JPS58223359A - 三次元構造半導体装置 - Google Patents

三次元構造半導体装置

Info

Publication number
JPS58223359A
JPS58223359A JP57106225A JP10622582A JPS58223359A JP S58223359 A JPS58223359 A JP S58223359A JP 57106225 A JP57106225 A JP 57106225A JP 10622582 A JP10622582 A JP 10622582A JP S58223359 A JPS58223359 A JP S58223359A
Authority
JP
Japan
Prior art keywords
transistor
source
impurity
gate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57106225A
Other languages
English (en)
Other versions
JPH0636423B2 (ja
Inventor
Masanobu Miyao
正信 宮尾
Osamu Okura
理 大倉
Kayao Takemoto
一八男 竹本
Mitsunori Ketsusako
光紀 蕨迫
Kiichiro Mukai
向 喜一郎
Akira Haruta
亮 春田
Taijo Nishioka
西岡 泰城
Shinichiro Kimura
紳一郎 木村
Takashi Tokuyama
徳山 ▲巍▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57106225A priority Critical patent/JPH0636423B2/ja
Priority to US06/505,377 priority patent/US4570175A/en
Priority to KR1019830002677A priority patent/KR900004724B1/ko
Priority to DE8383106114T priority patent/DE3368351D1/de
Priority to EP83106114A priority patent/EP0097375B1/en
Publication of JPS58223359A publication Critical patent/JPS58223359A/ja
Publication of JPH0636423B2 publication Critical patent/JPH0636423B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は三次元構造の半導体装置に係り、特に゛高集積
密度化を図った三次元構造半導体装置に関する。   
                  1()従来、半
導体装置は、素子を半導体基板の表面・に形成するもの
がほとんどであり、特に集積密度・の大きなLSIでは
、その傾向が強い。集積密度をさらに−1−けるために
、基板内部に素子を形成し・たり、絶縁性の基板上に半
導体薄膜を形成してぞ・の上に素子を形成した例もある
が、それらはまだ・大規模に生産されるまでには至って
いない。
最近、集積度を」二げるために素子を多層に形成・する
技術、即ち三次元素子の形成技術、が検討さ・れている
。その−例がGibbonsらが提案したいわゆ・・)
る2階建て共通ケ−1・のMo8 )ランンスタ(TE
EE、 EDL−1、N7 、1980 )である。即
ち。
基板側にnチャネルMo8I−ランンスタを作り、そ゛
の1−にS OI (5ilicon On In5u
lator )技術を用いてSi/絶縁膜の多層構造を
作り、そのS+ /S+02界向を川”いてnチャネル
Mo8I−ランジスタを形成した。つまり、 一つのゲ
ートを1−ドのMo8 +・ラン/スタ゛の共通のゲー
トとじて用いている訳である。  ゛これにZ=I’ 
L 、本願発明は、第1図にその概念説。
明相の断面図を示ずように、半導体基板(例えは111
S]基板) 5(L、l−に絶縁膜(Si02膜) 6
1.62.63.  ・・・と半導体膜(Si膜) 7
1.72.73.・ とを交rlHに形成した多層描′
造の基板50内及び半導体膜7L72゜73、・・内に
それぞれ熱波fPfやイオン打込みなと周知の技術によ
って形成された複数個の p−1もしく1−・はN1の
不純物ドープ領域101.102.103. ]04゜
・・、115を作ることによって、これらの不純物1・
−プ領域を組合ぜて1−下方向に複数のMo8I・ラン
ノスタを形成するものであるか、その場合、ある半導体
膜内の1つの不純物1・−プ領域が、その1−・、)層
側の不純物ドープ領域との組合せてできるMO3’トう
/シスタのソースもしくはドレインであると。
ともにその下層側の不純物ドープ領域との組合せ゛でで
きるMo8 +・ランンスタのゲート極として動゛作す
る構成とすることも、また、−1−記ある半導体5膜内
のある不純物ドープ領域が、その−1一層側の不純物1
・゛−プ領域との組合せで構成されるMo8 +パラン
シスタのソースであると同時にその下層側の゛不純物1
・−プ領域との組合せでできるMo8 )う゛ンノスタ
のソースとして動作する構成とすること()も、いずれ
も1拝能である。例えば、第1図の不純。
物ドープ領域108.109.110.111.112
.114で考えると、最11層のPo1y Si膜内に
形成される不純物・1・−プ領域+14をゲート極とし
て、1月をソース、・112をM l/インとして1つ
のMo8+−ランジスタ1)を形成し、そして、111
をゲート、108をソース、。
109をドレインとして1つのMo8+−ランンスタを
、また112をゲー1−,109をソース、110をド
レ。
インとして1つのMo8+−ランンスタから、それ。
ぞれ形成される。従って、不純物ドープ領域111;・
1)112はソース(ドレイン)として動作すると同時
にゲートとじても動作していることになる。次に。
不純物1・−プ領域105. 108.  IOり、 
 IIIについて児。
ると、ゲート極がそれぞれ105 、 l l Iで、
ソース゛108及びドレイン109を共通とした2つの
Mo5t−’□う/ンスタを構成することも可能である
。   ゛即ち2本発明の特徴は、半導体基板上に絶縁
膜゛と半導体膜とを交LT、にそれぞれ少なくとも一層
以−1−積層してその基板内及び各半導体膜内にPl−
も゛しくはN1の不純物1・゛−プ領域をそれぞれ複数
個1′)形成し、最I一部に設けたゲート極とその下層
の半。
導体膜内の不純物ドープ領域とで1つあるいは複。
数個のMo8 l・ランシスタを形成するとともに。
−に記不純物ドープ領域とさらにその下層の半導体。
膜内の不純物ドープ領域とて別のMo8+−ランジ1、
スタを構成するものである。−1−記の場合、−1一層
側。
と下層側とに形成される2つのMo8 +・ランジス。
りは、一方のトランジスタのソース(ドレイン)が他方
のトランジスタのゲート極になる構成と、。
一方のトランジスタのソース(トレイン)が同I+芋、
に他方のトう/ジスタのソース(ドレイン)とも。
なる構成とがある。
以下図面により本発明の詳細な説明する。 ゛第2図は
−・実施例を示し、(a)は断面図、 +1))は回。
路図であり、これは1つの不純物ドープ領域を、52つ
のMo8 )ランジスタの一方のソースとする゛と同時
に他方のゲートとして用いた2段インバー。
夕回路である。半導体基板1の一1〕に、ます、N1 
 。
不純物ドープ領域3,4.6を形成し、その後に。
絶縁膜2を形成する。続いて非晶質または多結晶10S
iを堆積し、レーザ光照射、または電子ビーム照・則、
または線状ヒータによる局部加熱のいずれか・の方法で
堆積層を単結晶またはほとんど単結晶に・する。その後
、ゲート酸化膜7.ゲート電極8及び9を形成し、さら
にその後、ゲーI・電極8及びコ9をマスクにしてN1
−不純物を3’、  5. 6’の領域。
に導入する。
息子、の工程により作製された半導体装置は、 (1〕
)。
図に示すように、4個のMo8 )ランジスタT1〜。
T4が接続された2段インバータ回路を形成して(、>
z0ることになる。即ぢ、第1のトランジスタ′I゛1
  は。
ゲート電極9.及びソース・ドレイン5.6′て構。
成され、第2のトランジスタT2はゲー)・8.ソー。
ス・1・ルイン3′、5で構成され、第3のトランジス
タ′■゛3はケート6’、  ソース・ドレイン4,6
て構成され、そして第4のトランジスタT4はゲート5
゜ソース・ドレイン3,4で構成されている。ここ。
て、5は第1のトランジスタTIのソースであると゛同
時に第4のトランジスタT4のゲートとなりてお。
す、また、6′は第1のトランジスタT1の1・゛レイ
ン″。
であると同時に第3のトランジスタT3のゲートと・な
っている。更にこの場合、絶縁膜により完全に・分割さ
れた不純物ドープ層と、一部分接続されて・いる層とが
混在している点が本発明の一つの特徴・ともなっている
。即ちトう/ンスタT4においてはl)ゲート5とソー
ス4とは絶縁膜において完全に分8離されている。しか
しトランジスタ′F4とトランジスタT2とて考えると
2つのトランジスタは3及び。
3′で接続されている事になる。いい換えると3及び3
′で1ユ下のトランジスタか接続される事になり29こ
の点が三次元デバイスの構成に利する事になるLこのよ
うに第2図実施例によれば、比較的簡単゛に2階建ての
素子が形成され、従来技術における。
2個のMOS l−ランジスタの面積内に4個のMO8
’トランジスタが集積されることになる。
第3図は本発明の他の実施例説明図で、(a)は断。
面図、 (1))は回路図であり、これは、1つの不純
物。
1/ −−f 領域を、2つのMO8+−ランジスタの
共通゛のソース(ドレイン)として用いるOR,回路で
あ。
る。製造[−程は第1図実施例の場合とほぼ同じで10
あり、半導体基板1帆不純物ドープ領域12.13.・
M、 15.絶縁膜I1..16.及びゲート電極]7
.18に・より構成さね、ぞの中に3個のMos+、ラ
ンジス・りT5〜T7が含まれている。第1のトランジ
スタ・1゛5はゲート18.ソース・1・゛レイン14
. ]5で構成l′iされ、第2のトランジスタT6は
ゲー1−17.  ソース・ドレイン12. 14て構
成され、そして第3の1・。
ランンスタT7はゲー1−13.  ソース・1・ルイ
ン14゜15で構成されている。ここで、 ]4.15
は、第1の。
トランジスタT5のソース壷トレインであると同時、)
()7 ・ に第3のトランジスタT7のソース・1・゛レインでも
ある。いま、13及び18を入力端子と考えると、そ。
のいずれかに入力端子が入ると出力端子14に出力。
が発生することになるから、第3図実施例はNOR’回
路を構成する半導体装置となる。このように、′″第3
図実施例によれは、従来技術での2個のトランジスタが
占有する面積内に3個のトランジスタ。
が入った論理回路が形成されることになる。  ゛第4
図は本発明をSOIの多層構造に拡張した場。
合の実施例を示す断面図と回路図で、これは、第102
図の2段のインバータ回路を拡張して3段のイ・ンバー
タ回路となっており、この実施例によりは。
従来技術における2個のMO8+−ランノスタが占・め
る面積内に6個のMOS )ランンスタが集積さ・れる
ことになる。尚2発明の実施例においては不1j純物ド
ープ層としてN土層の場合を示したが、不・鈍物1・゛
−プ層がP(一層であっても、同様の回路が・形成され
る事は当然である。
以、1−説明したように2本発明によれば、半導体装置
の同−面積内に、従来技術による場合より多20・ 8
 ・ い個数のMOS l・ランジスタを形成することが可。
能となり、高集積密度化を実現することができる−
【図面の簡単な説明】 第1図は本発明の概念説明用の断面図、第2図°。 第3図、第4図はそれぞれ本発明実施例を示す断5面図
2回路図である。 符号の説明 ]、 10.50・・半導体基板 3、3’、 3”、 4 、5.6.6’、 6”、 
10.12〜15・・N1不純物ドープ領域     
            1f1101〜]13・・・
N1又はPl−不純物ドープ領域2、7. ]]、、 
16.6]〜64・・・絶縁膜8、9. +7.18.
114.115・・・ゲート電極71〜73・・・半導
体膜 代理人弁理士 中村純之助 第1 図 ′l1P2図 (Q)         (b) 矛3図 b 才4 図 (a)          (b) 第1頁の続き Qう発 明 者 向喜一部 国分寺市東恋ケ窪−下目280番 地株式会社日立製作所中央研究 所内 q〉発 明 者 春田亮 国分寺市東恋ケ窪−丁目280番 地株式会社日立製作所中央研究 所内 Q争発 明 者 西岡泰城 国分寺市東恋ケ窪−下目280番 地株式会社日立製作所中央研究 所内 q多発 明 者 木村紳一部 国分寺市東恋ケ窪−丁目280番 地株式会社日立製作所中央研究 所内 ヴ多発 明 者 徳山搬 国分寺市東恋ケ窪−丁目280番 地株式会社日立製作所中央研究 所内

Claims (1)

  1. 【特許請求の範囲】 (1)  半導体基板」−に交互に積層されたそわそれ
    □少なくとも一層の絶縁膜および半導体膜と、上記半導
    体基板の表面領域および上記半導体膜内にそれぞれ少な
    くとも1個以上形成された不純物ト−プ領域とを備え、
    −1−記不純物1・゛−プ領域をゲート。 ソースもしくはドレインとして構成されたMOS l・
    )]・ランジスタを複数個含むことを特徴とする三次元
    構造半導体装置。 (2、特許請求の範囲第1項記載の装置において、。 前記MOSトランジスタと前記別のMO8+−ランノ。 スタとは、前者トランジスタのソース、ドレイン))が
    それぞれ後者トランジスタのゲート極となって1つの前
    者トランジスタに対して2つの後者トランジスタが形成
    されるものであることを特徴とず。 る三次元構造半導体装置。 (3)特許請求の範囲第1項記載の装置において1前記
    M OS l・う/シスタと前記別のMOS +・ラン
    ン゛スタとは、前者トランジスタのソース、トレイン′
    が同時に後者トランジスタのソース、ドレインと゛なっ
    て1つの前者トランジスタに対して1つの後。 者トランジスタが形成されるものであることを特9徴と
    する三次元構造半導体装置。
JP57106225A 1982-06-22 1982-06-22 三次元構造半導体装置 Expired - Lifetime JPH0636423B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57106225A JPH0636423B2 (ja) 1982-06-22 1982-06-22 三次元構造半導体装置
US06/505,377 US4570175A (en) 1982-06-22 1983-06-16 Three-dimensional semiconductor device with thin film monocrystalline member contacting substrate at a plurality of locations
KR1019830002677A KR900004724B1 (ko) 1982-06-22 1983-06-16 3차원 구조 반도체 장치(三次元構造半導體裝置)
DE8383106114T DE3368351D1 (en) 1982-06-22 1983-06-22 Three-dimensional semiconductor device
EP83106114A EP0097375B1 (en) 1982-06-22 1983-06-22 Three-dimensional semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57106225A JPH0636423B2 (ja) 1982-06-22 1982-06-22 三次元構造半導体装置

Publications (2)

Publication Number Publication Date
JPS58223359A true JPS58223359A (ja) 1983-12-24
JPH0636423B2 JPH0636423B2 (ja) 1994-05-11

Family

ID=14428190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57106225A Expired - Lifetime JPH0636423B2 (ja) 1982-06-22 1982-06-22 三次元構造半導体装置

Country Status (5)

Country Link
US (1) US4570175A (ja)
EP (1) EP0097375B1 (ja)
JP (1) JPH0636423B2 (ja)
KR (1) KR900004724B1 (ja)
DE (1) DE3368351D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009538535A (ja) * 2006-05-22 2009-11-05 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 集積回路の相互接続

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089975A (ja) * 1983-10-24 1985-05-20 Toshiba Corp 半導体装置
CA1237828A (en) * 1984-08-01 1988-06-07 Simon M. Sze Semiconductor-on-insulator (soi) device having electrical short to avoid charge accumulation
DE3671124D1 (de) * 1985-02-13 1990-06-13 Toshiba Kawasaki Kk Halbleiterspeicherzelle.
JPS61187362A (ja) * 1985-02-15 1986-08-21 Nec Corp 半導体集積回路装置
US4748485A (en) * 1985-03-21 1988-05-31 Hughes Aircraft Company Opposed dual-gate hybrid structure for three-dimensional integrated circuits
US5350933A (en) * 1990-02-21 1994-09-27 Sony Corporation Semiconductor CMOS static RAM with overlapping thin film transistors
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
US6291858B1 (en) * 2000-01-03 2001-09-18 International Business Machines Corporation Multistack 3-dimensional high density semiconductor device and method for fabrication

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162875A (en) * 1980-05-19 1981-12-15 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589705A1 (de) * 1967-11-15 1970-04-30 Itt Ind Gmbh Deutsche Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung
US3946418A (en) * 1972-11-01 1976-03-23 General Electric Company Resistive gate field effect transistor
DE2503864C3 (de) * 1975-01-30 1981-09-24 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement
US4240097A (en) * 1977-05-31 1980-12-16 Texas Instruments Incorporated Field-effect transistor structure in multilevel polycrystalline silicon
US4139786A (en) * 1977-05-31 1979-02-13 Texas Instruments Incorporated Static MOS memory cell using inverted N-channel field-effect transistor
JPS5810863B2 (ja) * 1978-04-24 1983-02-28 株式会社日立製作所 半導体装置
US4272880A (en) * 1979-04-20 1981-06-16 Intel Corporation MOS/SOS Process
JPS5683075A (en) * 1979-12-10 1981-07-07 Nippon Telegr & Teleph Corp <Ntt> Insulating gate type field-effect transistor circuit device
JPS6037620B2 (ja) * 1979-12-11 1985-08-27 株式会社東芝 半導体記憶装置
JPS56125868A (en) * 1980-03-07 1981-10-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin-film semiconductor device
JPS56150864A (en) * 1980-04-24 1981-11-21 Toshiba Corp Semiconductor device
DE3028111A1 (de) * 1980-07-24 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement und seine verwendung fuer statische 6-transistorzelle
JPS57211267A (en) * 1981-06-22 1982-12-25 Toshiba Corp Semiconductor device and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162875A (en) * 1980-05-19 1981-12-15 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009538535A (ja) * 2006-05-22 2009-11-05 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 集積回路の相互接続

Also Published As

Publication number Publication date
KR900004724B1 (ko) 1990-07-05
KR840005278A (ko) 1984-11-05
EP0097375B1 (en) 1986-12-10
US4570175A (en) 1986-02-11
JPH0636423B2 (ja) 1994-05-11
EP0097375A1 (en) 1984-01-04
DE3368351D1 (en) 1987-01-22

Similar Documents

Publication Publication Date Title
CN102610576B (zh) 多层单晶三维堆栈式存储器及其制造方法
JP2016192560A (ja) 複数のプログラマブル領域を有するゲートアレイ構造
TW201114005A (en) 3D integrated circuit layer interconnect
JPH0851353A (ja) BiCMOSおよびCMOSゲートアレイ用の基本セル
JPS58223359A (ja) 三次元構造半導体装置
US6312980B1 (en) Programmable triangular shaped device having variable gain
JPH07283377A (ja) 小型ゲートアレイおよびその製造方法
JPS58204568A (ja) 半導体装置
JPH02246264A (ja) 半導体装置およびその製造方法
US7423285B2 (en) Wire cross-point fet structure
JPS59232440A (ja) 半導体装置の製造方法
JPS58127348A (ja) 大規模半導体集積回路装置
CA1199427A (en) Three-dimensional semiconductor device
JPS5835968A (ja) 半導体記憶装置
JPS5861645A (ja) マスタ−スライス集積回路装置
JPS58164265A (ja) 半導体装置およびその製造方法
JPS58139445A (ja) 半導体集積回路装置
JPH0140499B2 (ja)
JPS583291A (ja) 半導体装置
JPS62165971A (ja) ダイナミツク型半導体記憶素子
JPS58119647A (ja) Lsiマスタスライスチツプ
JPS5911660A (ja) 半導体集積回路装置
JP2770348B2 (ja) 半導体記憶装置
JPH0480945A (ja) 半導体装置の製造方法
JP3015927B2 (ja) 半導体集積回路における配線接続方法