JPS61187362A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、半導体集積回路として製造される記憶装置の
記憶素子部を形成する。フリップ・フロップの構造に関
するものである。

（従来技術） 半導体集積回路として製造される記憶装置の記憶素子部
を形成するフリップ・７０ツブ（以後単にフリップ・７
０ツブと略す）の基本的回路構成は、第１図に示す様に
゛、ドライバ・トランジスタＱ１のドレイン８をドライ
バｅトランジスタＱ２のゲート６と接続して第１のノー
ド３とし、他方Ｑ２のドレイン７をＱｌのゲート５と接
続して第２のノード４とし、Ｑｌのソース１０とＱ２の
ソ−ス９とを接続したものであり、トランジスタＱ１及
びＱ２の種類がｎチャンネル型であるかｐチャンネル型
であるかに応じて、共通のソースを低電位側或は高電位
側に、また２つのノードを態別に負荷を介して高電位側
或は低電位側の電源にそれぞれ接続して用いるものであ
る。

従来、シリコン基板表面にこの７リツプ・７０ツブを実
現する最も一般的な方法は、活性領域の分離のための基
板表面の選択的酸化、ポリシリコン・ゲート、活性領域
とポリシリコンとを接続する埋込みコンタクト、それに
ポリシリコンゲートをマスクとして活性領域のソース、
ドレイン、及び配線として用いる部分に基板と反対導電
性の不純物をセルフ＃アラインに導入する技術を組み合
わせたものであシ、最も単純な形で典屋を示すと第２図
及び第３図のように表されるものであった。

これら２図においては、シリコン単結晶基板１１表面の
選択的酸化によシ厚く形成された酸化膜１２により分離
された活性領域１，２表面にポリシリコンゲート５，６
の被着形成に先立ってゲート戚化膜が露出した基板表面
の熱酸化にょシ形成され、埋込コンタクト３，４が該酸
化膜に開孔されている。次いで基板と反対導電性の不純
物を含有するポリシリコン薄膜が被着された後にポリシ
リコンゲート５，６として形成され、ポリシリコンゲー
ト５，６或は選択的酸化にょシ厚く形成された酸化膜１
２をマスクとして基板と反対導電性の不純物が活性領域
に導入され熱処理によって基板中を拡散されて拡散層１
４を形成している。

しかしながら、上記従来構造により実現されるフリップ
・フロップは、近年ますます強まっている半導体集積回
路の大規模化・高集積化の要求と。

微細加工技術の進展と；こよ〕小型化していくとき。

自然放射線やパッケージ材に含まれる不安定な放射性同
位元素から放射縁が惹き起こす記憶の変化。

いわゆるソフト拳エラーに対して弱くなっていく欠点を
有する。それは、α線を主とする前記放射線が７リツプ
・２０ツブのノードや基板中でのイオン化により生成す
る過剰な電荷が一時的ｌこノードの電位を変えてしまい
、フリップ・フロップの状態を反転させてしまう現象で
、小型化によ少不純物拡故領域等が小さくなってノード
の電気容量が減少してくると、前記電荷が再結合により
最早スリップ・７０ツブの状態に影響を与えなくなるよ
り速くノードの電位がたやすく変動するため、頻繁に起
こるようになるのである。この欠点を解消するためには
、小屋化の制約内でノードの電気容ｔ’を減少させない
ようにすれば良い。そのために先ず考えられるのは、基
板の不純物濃度を高くしてノードを形成するドライバ・
トランジスタのドレイン拡散層の接合容量七人きくする
ことである。しかしながら、半導体集積回路として用い
られるフリップ・フロップは、ノード状態の読み出しと
薔き込みとのためスイッチとして働き、行列状に配置さ
れたフリップ・フロップの情報を１列或は１行ぶんまと
めて取扱うディジット線に連なるトランスファーゲート
を付随して２つずつ配置した通常の構成で用いる場合、
トランスファーゲートを形成するトランジスタのソース
・ドレインの拡散容量、従ってディジット線の電気容量
が増大して、各７リツプーフロツプの状態読み出し時の
電位の確定が遅くなるために、小屋化に伴って必然的に
齋らされる高速動作性を相殺してしまい好ましくない。

次に考えられるのは、フリップ・７０ツブを形成するト
ランジスタのノードたるドレイン拡散層を近接して配置
し、相互に容量を増す方法であり、第２図に則して説明
すれば、活性領域】および２の中央部を互に近接する方
向に拡げ、ノードである１％！！ｉ１ｍ度不純物拡散領
域の７と８とを近づけることである。しかし、フリップ
・７０ツブを高密度に配した記憶装置では、第２図に示
される構造の上ｌこ層間膜を介して相互結締のための等
えばアルミニウムのパターンが配線として被着形成され
るのが通常であるため、７及び８″ｆ：ソース・ドレイ
ンとする寄生トランジスタの閾値電圧が低くなり、各々
の電気答鍬増７ｔａｌと効果が出るほど近づけることは
不可能である。

（発明の目的） 本発明は、上記＄情に鑑みて高集積化のための小屋化と
小屋化に伴う動作速度の向上という２大要求を損ねるこ
となく、ノードの電気容量が十分に大きくてンフトエラ
ーを起こし碌いフリップ・７０ツブの構造を与えること
を目的としている。

（発明の桝成） 本発明のフリップ・７０ツブは、第１のノードたを半導
体基板の表面に形成された第１０）　Ｍ　Ｏ８トランジ
スタ（絶縁ゲートｆｆ１Ｗ界効果トランジスタ）ドレイ
ン、ソースのうちたとえばドレイン領域とオーミックに
接触し、第２のノードたる半導体基板の表面に形成され
た第２のＭＯＳトランジスタ（絶縁ゲートｍｔ界効果ト
ランジスタ）のソース、ドレインのうちたとえばドレイ
ン領域と絶縁物の薄膜を介して相対し、前記第２のＭＯ
Ｓ）ランジスタのドレインと交叉して配置された第１の
ノードとしての狸込み拡散層含有すること金特敞とする
半導体集積回路装置である。

（実施様態） より具体的には、前記埋込み拡散層を第２のＭＯＳ）ラ
ンジスタのドレイン拡散層との交叉部分を越えて延長し
、シリコン基板表面に別に設けた不純物拡散層とオーミ
ックに接触させ、第２のＭＯＳ）ランジスタのゲート電
極と該拡散層との埋込みコンタクトにより、第１のノー
ドを形成すべく配置した構造にするのが妥当である。

（発明の作用） このような構造をとることによシ、第１のノードである
埋込み拡散層と第２のノードである第２のＭＯＳ）ラン
ジスタのドレイン拡散層との関係が、絶縁物の薄膜をは
さむコンデンサーの極板状になるため相互に大きな電気
容量を持ち、従ってこのぶんだけ２つのノードそれぞれ
の電気容量が増すことになつて、所期目的が達成される
わけである。しかも、両拡散層は基板の不純物濃度に較
べて桁違いに大きい不純物濃度をもつため、相互に干渉
して交叉部分に寄生トランジスタができることはない。

また基板の不純物濃度とこの容量とは独立であるから、
動作速度を遅（するような高不純物濃度の基板を用いる
必要がない。

（実施例） 以下本発明の一実施例を、その平面図の第４図及び断面
図の第５図を用いて説明する。図中】ｌはシリコン単結
晶基板である。下層より順に述べると、先ず最初に基板
１１と反対導電性の十分高濃度の不純物拡散領の埋込み
拡散層１５を形成する。次に全面を薄（所望の厚さに熱
酸化した後、二酸化シリコンの薄膜１６のみ金残して、
残りの部分をエツチング除去する。次に基板と同じ導電
性の不純物を含むシリコン単結晶層１Ｂをエピタキシャ
ル法によシ成長する。この際前記二酸化シリコンの薄膜
１６の存在する部分が十分に小さいため１周囲の露出し
たシリコン単結晶基板１１の表面を棟として全体を単結
晶化することが可能である。次に活性領域１人、２人及
び１７をシリコン単結晶層１８表面の通訳的酸化法によ
り、厚いフィールド酸化Ｊｌ［１２により分離された形
膠こ設ける。

以下、活性領域の露出した基板表面を熱酸化してゲート
酸化膜とし、埋め込みコンタクト３人及び４Ａｔ開孔し
た後、基板と反対導電性の不純物金倉むポリシリコンを
被着してゲート電極５人及び６人として形成し、ゲート
電極或はフィールド酸化膜１２をマスクとしてセル７ア
ラインに不純物を活性領域１人、２人、１７に導入し熱
処理によりシリコン単結晶層１８の深部に拡がる不純物
拡散層１４を形成する工程までは、前述した従来構造の
例と全（変わらない。ただし、不純物拡散層１４と埋込
み拡散層１５とは、第１のＭＯＳ）ランジスタのドレイ
ン領域８人および新たに設けた活性領域１７の埋込拡散
層】５との重なシ部分の少（とも一部に於いて連続した
基板と反対導電性の不純物の拡散領域となるように、ま
たこれと反対に第２のＭＯＳ）ランジスタのドレイン領
域７人と埋込み拡散層との交叉部分では二酸化シリコン
の薄膜の側面からの不純物拡散により連続して基板と反
対導電性不純物拡散層を形成しないように、ンリコン単
結晶の膜厚、導入する不純物量および熱処理の条件を選
んである。また、従来構造と異シ、第２のＭＯＳ）ラン
ジスタのゲート電極は別に設けられた活性領域】７と埋
込コンタクトによシ接続されている。

（まとめ） 以上実施例により本発明を説明してきたが１本発明はシ
リコン基板表面に形成される場合に限定されず、原理的
に任意の半導体基板を用いることが可能であり、喪は埋
込み拡散層と表面の拡散層との間の大きな電気容１ｔ−
利用して、高密度化や高速化の要求を損うことなく、ソ
フトエラーの起こり難い構造となっている点にある。勿
論、ＭＯＳトランジスタの型はｐｉｉであるかｎｇであ
るかを問わないし、ゲート電極もポリシリコンである必
要はない。ゲート電極は例えばタングステン、チタン、
モリブデンとシリコンの化合物でもかまわないし、ポリ
シリコンとこれら化合物の２層構造であってもかまわな
い。高密度化の可能性についてつけ加えるならば、実施
例に示したように埋込みコンタクトの向きをそろいて配
置することは、埋込みコンタクトのある活性領域を同じ
方向に延長することにより、トランスファーゲートを構
成する２つのＭＯＳトランジスタを近接して配置するこ
とか出来るので、ワード線とトランスファーゲートのゲ
ート電極を別々に設けず、２つの活性領域をまたぐ一本
のワード線で両者を兼用する構造が簡単に取れるため１
行列状に配置された実際の記憶素子の単位胞としての面
積が埋込み拡散層を用いない従来構造よシ小さくなると
いう利点も持っている。

【図面の簡単な説明】 第１図はクリップ・７０．プの回路図である。 第２図及び＠３図は従来構造の７リツプ・フロップの最
も単純な典型を示す平面図及び−断面図、第４図及び第
５図は本発明の７リツプ・７０ツブの一実施例を示す平
面図及び−断面図である。 これらの図において各信号の持つ意味を以下に簡単に示
す。　　　　パ□ Ｑｌ、Ｑ２・・・・・・フリップ・７０ツブ（以下単に
ＦＦ）を構成するＭＯＳトランジスタ、１．ＩＡ。 ２．２Ａ、１７・・・・・・活性領域、３，３人・・・
・−Ｆ　Ｆの第１のノード、或は埋込みコンタクト、４
，４人・・・・−Ｆ　Ｆのｗ、２のノード或は埋込みコ
ンタクト、５．６・・・・・−Ｑｌ、Ｑｌ２のゲート或
はポリシリコンにより形成されたゲート電極、７，８・
・・・・・Ｑ２゜Ｑｌのドレイン或はシリコン基板表面
に形成された不純物拡散層、９，１０・・・・−Ｑ２．
Ｑｌのソース或はシリコン基板表面に形成された不純物
拡散層、１１・・・・・・単結晶シリコン基板、１２・
・・・・・フィールド酸化膜、１３・・・・・・埋込み
コンタクト工程によりゲート酸化層に開孔された穴、１
４・・・・・・不純物拡散層、１５・・・・・・埋込み
不純物拡散層、１′６・・・・・・二酸化シリコン博Ｍ
、１Ｂ・・・・・・エピタキシャル成長した単結晶シリ
コン膚、１９・・・・・・活性領域１７と埋込み拡散層
１６の重なシ部分、２０・・・・・・９と１０或は９Ａ
とＩＯＡとを接続する何らかの構造を示す（本発明の要
旨とあまシ関係がないので簡略化した）線分を指しＣい
る。 な詔、断面図であるｉ＠３図は第２図中の線分Ｘ１・Ｘ
２、ｉｇ５図は第４図中の線分Ｙ】・Ｙ２における断面
を表わしている。 第１図 ×１ 第２図 第３図 第４図 第５図

Claims (2)

【特許請求の範囲】
1. （１）第１のノードたる半導体基板の表面に形成された
   第１の絶縁ゲート型電界効果トランジスタのソースおよ
   びドレインのうちの一方の領域とオーミックに接触し、
   第２のノードたる半導体基板の表面に形成された第２の
   絶縁ゲート型電界効果トランジスタのソースおよびドレ
   インの一方の領域と絶縁膜を介して相対し、前記第２の
   トランジスタの一方の領域と交叉して配置された第１の
   ノードとしての埋め込み不純物領域を有することを特徴
   とする半導体集積回路装置。
2. （２）前記埋込み不純物領域は、前記第２のトランジス
   タの一方の領域との交叉部分を越えて延長し、半導体基
   板表面に別に設けた不純物領域とオーミックに接触し、
   該不純物領域は、前記第２のトランジスタのゲート電極
   と埋込みコンタクトによりオーミックに接触しているフ
   リップ・フロップ回路を内蔵することを特徴とする特許
   請求の範囲第（１）項に記載の半導体集積回路装置。