JPS5911660A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

本発明は半導体集積回路装置（以下工Ｃと称する）に関
する。 −ｆｉＫパイホーラ形工Ｃにおいては、例えハル型Ｓｉ
（シリコン）半導体基板上にｎ型ＳｉＪｍｋエピタキシ
ャル成長させてこのｎ型Ｓ１増τｐｎ接合等ケ利用した
分離餠域によジ４’Ｈ互に電気旧に分離−さｊ、た線斂
の半導体の島領域を形成し、こｎら島領域の表面に半導
体素子？組み込んで平面的に回ｗＩｋ　Ｗｅｌｔ成する
ものである。 このようなＩＣ構造でリニア回路とロジック回路ヶ共存
芒せた工Ｏｒ実現しようとすると仄の問題が生じる。 バイポーラ形ＩＣではロジック部にエエ１１（注入集積
論理）が多く採用さｎているが、リニア部とＩＩＬ部と
は動作電圧が一力は尚（他方は低いように異なっている
ため相互の］…で嵯気的分離が完全になさｎなけれはな
らない。各島領域は同じ半導体基板士に接合分４さｎて
おり、完全な分離７行なうためには分離領域の横幅ゲ太
きくとらなければならずしたがってチップ（基低）全体
の面積が大きくなってし１う。殊に各ロジック領域ごと
に電位が段階的に笈るスタック型エエＬの載台その影響
が大さい。この他に、リニア部と１１５部とでは耐電圧
が異なることＫより、島短城の半畳体層の理芒や不純！
／Ｉ祷度の犬定にりたってどらら紮基ｔ■とするかによ
って回路全体の付性が変つてくる寺の問題がある。 本発明においては島領域の形成さｎた半唱体層ｒ上下に
槓増し、かつ電気的に分簾する工うに形成することによ
Ｖ上記の問題ｔＭ決したものでその目的とするところは
一つの基板にリニア・ロジック葡共存芒ゼた工Ｃの性能
ケ同上させ、（７かも同時に巣檀化ｒ商めることにある
。 本発明の一つの実施形態（ケ＠ｌし１に示すようにｐ−
型Ｓ１基＝１の上にエピタキシャル成長させたｎ型Ｓ１
層２？第１の半導体層とし、この第１の半導体１１ｉの
上に５１０２のごと＠絶縁膜３τ弁して第２の半畳体層
４ヶ形成し、第１の半導体ノー２及び第２の半畳体層４
はそｎぞれの人聞から底面にかけて部分的に形成したア
イソレーションｐ　ｍ１敗増５によって相互に゛電気的
に分離さｔＬｋ島領域１．１１・・・・・・川、　ＩＶ
７Ｍし、谷島鴇域内にそｎぞ１７゜トランジスタや抵抗
婚の半纒体素子ｒ形成するものでりる。 ところで、この工うに半碑体層ケ絶縁腹を弁して２層Ｖ
こ形成丁ゐｍ童では在米は止層の半畳体層’に絶ｍ膜上
にエピタキシャル法によってＳｉケ成長ぜせた場合に多
結晶層構造？とるためｐｎ接合で構成下るトランジスタ
吟ンつくることができなかったが、最近のレーザーや′
成子ヒーム寺ｒ用いた局部的高錦アニール処理技術ケ利
用することにより多結晶層ｒ単結晶層に変化させること
が可能となつ之。本発明はかかる技術を応用したもので
ある。 本発明においては例えば第１の半導体層２の各島＠＊に
リニア回路の半導体裕子を形成し、５ＩＯ２膜？弁して
形成した上層の多結晶Ｓ１増ｒレーザや電子ビーム寺？
用いたアニール処理によって単結晶化した第２の牛４１
４層４の各頭載に工ＩＬ素子？形成したｚａ２＠成する
。この場合、リニア部の形ＪＪｙ、さｎた巣ｌの半畳体
層の一つの島領域から？１」えばｐ＋イ広敢〕曽ｒ弁し
て七の上のｎ型ｊ−ケ含む島領域のエエＬ素子のｐｎｐ
トランジスタのベースに嵌絖した上下間の按絖τ打なう
ことができる。 第２図（ａ）〜（ｅ）は本兜明による工Ｃの一つの実施
例の才製造プロセスに従って示すものであり、各し１ｔ
ゴＦｉｊ己の各工程（ａ）〜（θ）Ｋ対応するものであ
る。 （ａ）　　〕ｍ常のバイボーラエＯプロセスに従って、
ｐ−型８１基板１土Ｋｎ“埋込層６τ部分的に介在ｇｅ
ｆｃｎ型ｓｔｌ曽２？第１の半導体層として二−ビタキ
シャル成艮憾せ、表面の酸化膜（８１０，膜）７オマス
クとしてアイソレーションｐ＃５ｋｐ−基板１に皮絖す
るように拡散し、島領域２１゜２１１、τつくる。 （ｂ）　　一つの島領域２■内に表ｔｈ酸化膜？マスク
としてインジェクタｐ層８ｒイオン杓込み拡Ｐｕｔはデ
ボ拡散し、同時に他の島領域２■内にベースｐ／１９．
コレクタＮ＋ＪｍＩＯ，工ばツタＮＮ１１１ｒイオン打
込み拡散筒たはテボ拡散した彼、融化゛ノ戻にコンタク
ト部

【展開し、ｈｔｋ’Ｎ＋看、パターニングして嵐億
−配＃１２τ形成し、さらに七の上に（ＪＶＤ（気相化
学堆積）法号によるＳｔＯ，膜１３で穫う。この５１０
２腺１２は部分的にエッチ除去してインジェクタｐＪ曽
８のＳｉＪ麹の一部？露田させる。 （Ｃ）　　全面ＶＣＯＶＤ法咎にエリポリ（多結晶）ｓ
ｔｊ−１４ケ適当の埋さく２０υＯ〜５０υＯＡ）に形
成する。このポリＳＬＩ偕１４はエピタキシャル法によ
り形成してもよい。この後、このポリ８１層１４に対し
てレーザー照射、又は電子ビーム照射により高幅アニー
ル処理することに工り、８１層の霧出部分力・ら単結晶
化が進行（７てボ１７８１１１１４全体？単軸晶Ｓｔ／
１１４とする。単結晶化したＳｉ層の一部に利してＮ　
埋込）１　（１，５）’に形成するためのＳｂ（アンチ
モン）不純物の選択的デポジションケ部分的に付う。 （ｃｌｌ　　ｆｆ１面にエピタキシャル成長によるｎ型
Ｓ１層４ン第２の半導体１−として形成する。このｎ型
５１１ｍ　４は第ｌの半導体層でめるＥ３１／ｄ２エリ
も〜さ？薄く形成する。例えｔ／１ＳｉＪＷ１２の＃ざ
’２＋ｏ〜２０ｐｍと丁ｎは、８１層４のｎＧ？１４〜
１０　ｐｍ程度又は七７１以下とする。このｎ型８１鳩
４は単結晶化し′ｆｃｓｉ７１１２の上に形成さｔＬる
から当然にＪ＄結晶）曽である。又、前記工程でテポジ
ションさｔ′した不純物ＳｂはＳ１増４内にＤ　埋込層
１５として拡散ζノしる。 （ｅ）　　この債、通常のバイポーラプロセス、あるい
は工ＩＩ＋プロセスに従って、アイソレーションｐ拡？
層１６七Ｓ１層４の表面から５ｉ０２　ＨＩＩＡｌ　２
に到達するように形成することにより島領域４１１１゜
４■に形成する。妊らに各島領域にホ択的イオン打込み
乃至拡散によって島領域４１１１内にｎｐｎインバータ
のペースｐ）ｆｆｔ１７．マルチコレクタＮ＋層１ｆｌ
−形成し７、同時に他の島領域■にインジェクタｐ／’
ｍ１９．インバータのベース９層２０．マルチコレクタ
Ｎ　＋　を曽２１に形成した後、表面版化膜２２のコン
タクトホトエツチケ行ってＡ　を蒸着膜によるＡ　ｔ　
ｖ！Ｌ極・配ＩＹｉｉ！！２３會配設することによ−り
本発明による２層構造のリニア・工ｉＬ共存■゛Ｏ７兇
成する。 上記２層削造のＩＣにおいて、第１の半導体ノーの各軸
領域のうら領域２ｎにはリニア回路であるｎｐｎトラン
ジスタが形成さノし、領域２１ＶＣはロジック回路の一
部で必るエエＬ素子のインジェクタ部が形成さ扛、第２
０半導体層の各軸領域４　Ｉｌｌ　。 ４■にはロジック回路である工ＩＬ素子がｊし成これる
。この第２の半導体１−の島領域のうち第１の半導体層
の島領域２Ｉの直上の領域４■は島領域２■と半導体層
の一部が直結し、上の島領域に形成式れたインバータ（
ベースｐｊ曽１７．コレクタＮ＋１ｍ１８）と下の島領
域のインジェクタ（２層８）とによって一つの縦型エエ
Ｌケ構成している。 この継型エエＬのインジェクタ（ＰＪｄ８）はｌ？ｊＪ
　Ｌ第１の半導体Ｉｖ１の他の島領域に形成さｎたリニ
ア部のトランジスタよジ配緋し２ｉ通じてａ：意の電位
に設定することができる。第２０牛専体層の各島領域に
形成されたロジック（ロ）路である各エエＬ素子は相互
に′イ気的にＮ！！、縁さｎるとともに第１の半畳体層
の島領域に形成さ／ｌたリニア部からは完全に分離感ｎ
でスタック（積層）エエＬケ構成することかでき、各Ｍ
３領域の１工ＩＩ　ｌ’ｄｌ　’ｆ配線２３で胸当に接
続することに、ｌ：９谷島餠域のエエＬ素子の電位ｒ段
階的に変えた１回路τ侍ることができる。 以上の夷力山汐りで述べた２Ｆ−元ψＪｖｃエノｔは一
トｄ己の効果が倚られる。 （１）　　半導体／ｍｋｅｋ膜？弁して２層構造とする
ことにより、半導体チップの平面積ｒ犬幅に縮小するこ
とができる。 （２）各島領域間の分離領域が狭くて丁み、呆梢度か大
となる。 （３）各島領域間の電気的分離が確実にでき待に上下２
　ｔｄ　＋４１の絶縁が完全となる。 （４）下の半導体層にリニア部を形ｌｊｙ、シ、上の半
導体１妙にロジック部ｔＹｌ／ｌｊｉ、することにエリ
両名の（す１路の間での心付を任意に変えるように設定
でさる。 ｔ５）工ＩＬ部の形成された上層の半導体層の埋８、面
槓不糾′＋９１Ｊ講度？適切に選ぶことで工ＩＬの注入
効率特性の改善、動作連関の向上が司叱となる。 （６）リニア部の形成式Ｉした下層の半纏体層のノリさ
ｒ九分にと９、不純′吻儂度ケ小芒く選ぷことにより、
リニア部のトランジスタの耐圧を同上することができる
。 （′ｌ）　　エエＬの一部を上下２Ｊ＊の縦構造とする
ことで下ノーのリニア部と上ｊ曽のエエＬＩＪ］の配線
がｃ’Ｊ　ｆ４５となると同時Ｖこも素子の心付を１山
に】６ぶことができる。 本発明は前記実施例に限定されることなくこれ以外に種
々の髪形実施例ｒＭするものである。 例えば第３図に示すように第１の半導体層２上に絶縁膜
３ｒ弁して形成された第２の半導体ノー４において島領
域（ＩＩＩ　、ｌＶ）間の嵯気的分１１［ｔｋ牛牛体体
表面ら選択拡散し底面の酸化膜に運する埋い酸化膜２４
によって行なうことができる。なおこの摩い酸化膜２４
は半導体層４ｒ表面から直接に選択酸化してもよいし、
又は選択エッチしてできた四部ｒ酸化するようにしても
よい。このような酸化膜分離した島餉域内には酸化膜ｒ
マスクとして自己整合的拡散に工Ｖロジック素子ｒ形成
丁ｔしは一屑高集槓度の回路が構成できる。 本発明はリニア・ロジック共存回路ｒ有する工Ｃ全般に
通用できる。

【図面の簡単な説明】

第１図１は本発明による工０の原理的病′遺τ示す縦ｌ
＃面図、 第２図（ａ）〜（θ）ｒ′ｉ本発明によるＩＣの一実ゐ
９１１のｍ造プロセスの工程断面図、 第３図は本発明による工Ｏの他のｒｓ造の例紮示す縦断
面図である。 １・・・ｐ−型Ｓ１基板、２・・・ｎ型Ｓｉｊ曽（第１
の半導体層）、３・・・？縁膜、４・・・ｎ型ｓ　１ｒ
ｍ　（川２の半纏体層）、５・・・アイソレーションｐ
ｒＬ　　６・・・Ω１埋込層、７・・・表面酸化膜、８
・・・インジェクタＰ＃９・・・ペースｐ層、ｌｏ・・
・コレクタｎ　層、１１・・・エミッタｎ　層、１２・
・・Ａｔ配線、１３・・・ＯＶＤ［化膜、ｌ　４−（３
Ｖ　Ｄ　Ｓ　Ｌ　Ｉｌｌ、１５・　ｎ＋埋鉢層、１６・
・・アイソレーションＰ／ｎ、１７・・・ペースＰｍ、
１８・・・マルチコレクタｎ／ｍ、１９・・・インジェ
クタＰ層、２０・・・ベースＰ層、２ｔ・・・マルチコ
レクタｎＪ１ｍ、２２・・・表面ば化１戻、２３・・・
Ａｔ配線、２４・・・分離用絶縁膜。 第　　１　　図 第　　２　図 第　　２　　図 第　　３　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の上に第１の半導体層か形成さｎ１斗１
   の半導体層の上に絶鮎・膜？弁して第２の半導体層か形
   成さ扛、第１の半導体層及び第２の半導体ノーは各半導
   体層の表面から底面にかけて部分的に形ｔＲＬ、た分離
   領域によって少数の島領域に分離されるとともに、各島
   領域内に牛導体素子か形成をｎでいることケ特徴と下る
   半導体集積回路装置。 ２、第１層の島領域Ｖこ形ｈｙ、さｒした半専体素子に
   対して第２層の島領域に形Ｘζｎた半導体素子はその電
   位？変えて接続さｎている％Ｉｙ−１：請求のｌｌＩα
   囲第１四組／ｉｌ：記載の半導体集積回路装置。 ３、第１層の島領域にはＩＪ　ニＩｔＪ路の素子が形成
   場ｎ１第２１幡の島領域ＶＣＩＩよロジック回路の素子
   が形成場ｎている特ｆ−Ｆ請求の範囲第１項又は第２項
   に目己載の半導体集積回路装置。 ４、半導体基板の上に第ｌの半導体層が形ｂｙ、芒扛、
   第１の半導体層の上に絶蘇族を弁して第２の半導体６層
   が形成ざｎ１第１の半導体層及び第２の半導体層はそγ
   しぞれの表面から底面にかけて部分的に形成した分離餠
   域によって複数の島領域、に分離芒ｎた半導体果檀回路
   装宵において、第１の半導体層の島領域にはリニア回路
   及びロジック（ロ）路の一部で必る■工り素子のインジ
   ェクタが形成され、第２の半導体層の島領域にはロジッ
   ク回路である工ＸＬ素子が形成され、前記インジェクタ
   の形成さｎた島領域の半導体層とその上の島領域の半導
   体層は一部で直結し、上の島領域に形成さｒしたインバ
   ーｌと上把インジェクタとによって縦形の工よりが構成
   さｊＬでいることケ特徴とする半導体集禎回に装置。