JPS647501B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体基板内に、その主面側から絶
縁領域が形成されていることによつて、その半導
体基板内に、その主面側から素子形成領域が形成
され、そして、その素子形成領域内に、所定の導
電型を有する少くとも１つの半導体領域が形成さ
れ、その半導体領域に、主面側から、局部的に、
その半導体領域と同じ導電型を有するがその半導
体領域に比し低い比抵抗を有する他の半導体領域
が連接され、その半導体領域に、導電性層が連結
されている、という構成を有する半導体素子を構
成している半導体装置の製法に関する。

このような半導体装置の製法として、従来種々
の製法が提案されているが、いずれも、多くの工
程、就中、多くのホトリソグラフイ工程を必要と
し、また、半導体素子を、半導体基板に小さな面
積しか占めないものとして且つ高精度、高性能を
有するものとして構成するのに一定の限度を有す
る、などの欠点を有していた。

よつて、本発明は、上述した欠点のない新規な
半導体装置の製法を提案せんとするもので、以
下、半導体素子がバイポーラトランジスタであ
る、という半導体装置の製法に本発明を適用した
場合の実施例を詳述するところから、明らかとな
るであろう。

第１図イ〜オは、半導体素子がバイポーラトラ
ンジスタである、という半導体装置の製法に本発
明を適用した場合の実施例を示し、次に述べる工
程を有する。

すなわち、予め、Ｐ型を有し且つ例えばシリコ
ンである半導体ウエフア１１を用意する（第１図
イ）。

そして、その半導体ウエフア１１内に、それ自
体は公知の不純物のイオン打込法、不純物の拡散
法などによつて、半導体ウエフア１１の主面１２
側から、N⁺型の半導体領域１３を形成する（第
１図ロ）。

次に、半導体ウエフア１１の主面１２上に、例
えばエピタキシヤル成長法によつて、Ｎ型を有し
且つ例えばシリコンである半導体層１４を形成
し、よつて、N⁺型の半導体領域１３を主面１２
側から形成しているＰ型の半導体ウエフア１１の
主面１２上にＮ型の半導体層１４を形成している
構成を有する半導体基板１５を形成する（第１図
ハ）。

次に、上述したようにして形成された半導体基
板１５の半導体層１４内に、半導体ウエフア１１
側とは反対側の主面１６側から、ホトリソグラフ
イ法によつて、Ｐ型の半導体領域１７を、主面１
６側からみて半導体領域１３を取囲むように且つ
半導体ウエフア１１に達する深さに形成する（第
１図ニ）。

次に、上述したようにして半導体領域１７を形
成している半導体層１４を有する半導体基板１５
の主面１６上に、例えば半導体層１４及び半導体
領域１７に対する熱酸化処理によつて形成され且
つ二酸化シリコンでなる薄い絶縁層１８を形成
し、次で、その絶縁層１８上に、気相成長法によ
つて、例えば窒化シリコンでなる耐酸化層１９
と、例えば二酸化シリコンでなる薄い絶縁層２０
と、例えば多結晶シリコンでなる比較的厚い中間
層２１と、例えば窒化シリコンでなる耐酸化性層
２２とがそれらの順に積層されている構成を有す
る積層体２３を形成する（第１図ホ）。

次に、上述したようにして形成された積層体２
３上に、半導体領域１３とと対向する領域におい
て、ホトリソグラフイ法によつて、例えばホトレ
ジストでなるエツチング用マスク（図示せず）を
形成し、次で、それをマスクとする積層体２３に
対するエツチング処理によつて、積層体２３か
ら、その耐酸化性層１９、絶縁層２０、中間層２
１及び耐酸化性層２２による耐酸化性層２４、絶
縁層２５、中間層２６及び耐酸化性層２７の積層
体でなり且つ半導体領域１３と対向している耐酸
化性マスク体２８及び２９を形成する（第１図
ヘ）。

この場合、エツチング処理は、積層体２３の絶
縁層２０に対する例えばバツフアード液
（HF1：NH₃F3.5：H₂O6.5）を用いたエツチング
処理と、耐酸化性層１９及び２２、及び中間層２
１に対するCF₄系のガスプラズマを用いたエツチ
ング処理とによるものとすることができる。

次に、耐酸化性マスク体２８及び２９を構成し
ている中間層２６に対する例えばHNO₃−HF系
などの液を用いたサイドエツチング処理によつ
て、中間層２６から、耐酸化性層２４及び２７と
絶縁層２５とよりも一周り小さな大きさを有する
中間層３０を形成し、よつて、耐酸化性マスク体
２８及び２９から、上述した耐酸化性層２４と、
上述した絶縁層２５と、上述した中間層３０と、
上述した耐酸化性層２７とがそれらの順に積層さ
れている構成を有する積層体でなる耐酸化性マス
ク体３１及び３２を形成する（第１図ト）。

次に、上述したようにして形成された耐酸化性
マスク体３１及び３２をマスクとした半導体層１
４及び半導体領域１７に対する熱酸化処理によつ
て、半導体層１４のマスク体３１及び３２下以
外の領域及び半導体領域１７の全域によるそれら
の材料の酸化物でなる絶縁領域３４を、半導体ウ
エフア１１には達しないが深い深さに形成し、よ
つて、半導体層１４を、耐酸化性マスク体３２下
における素子形成領域４３と、耐酸化性マスク体
３１下における領域４３′と、絶縁領域３４及び
半導体ウエフア１１間に延長している領域４３″
とからなるものとし、且つ半導体領域１７を、
絶縁領域３４及び半導体ウエフア１１間に延長し
ている領域からなるものとするとともに、耐酸
化性マスク体３１及び３２の中間層３０の外表面
に、その材料の酸化物でなる絶縁層３５を形成
し、よつて、中間層３０から、外周に絶縁層３５
を形成し且つ中間層３０によるそれよりも一周り
小さな中間層３６を形成する（第１図チ）。

次に、耐酸化性マスク体３１及び３２の耐酸化
性層２７を、例えば熱燐酸を用いたエツチング処
理によつて除去し、次で、耐酸化性マスク体３１
及び３２の中間層３６の周りに形成されている絶
縁層３５及び絶縁層２５の中間層３６下以外の領
域を、絶縁領域３４の耐酸化性マスク体３１及び
３２の耐酸化性層２４下以外の領域の表面ととも
に、エツチング処理によつて除去し、よつて、耐
酸化性マスク体３１及び３２から、上述した耐酸
化性層２７による耐酸化性層は有しないが、上述
した耐酸化性層２４と、その耐酸化性層２４に比
し一周り小さな大きさを有する絶縁層２５による
絶縁層３８と、上述した中間層３６とがそれらの
順に積層されている構成を有する積層体３９及び
４０を形成する（第１図リ）。

次に、絶縁領域３４上に、積層体４０を埋設し
て延長しているが、積層体３９及び絶縁領域３４
の積層体３９の周りの一部領域を外部に臨ませて
いる窓４１を有し且つ例えばアルミニウムでなる
イオン打込用マスク４２を形成する（第１図ヌ）。

次に、イオン打込用マスク４２をマスクとする
積層体３９の中間層３６及びその中間層３６下の
絶縁層３８に対する順次のエツチング処理によつ
て、それら中間層３６及び絶縁層３８を耐酸化性
層２４上から除去し、よつて、積層体３９を、耐
酸化性層２４のみからなる構成にさせる（第１図
ル）。

次に、イオン打込用マスク４２をマスクした耐
酸化性層２４を通じての領域４３′内への例えば
燐でなるＮ型不純物のイオン打込処理を行い、続
いて、熱処理を施して、半導体層１４を構成して
いる領域４３′を、N⁺型の半導体領域４４にさせ
るとともに、半導体層１４を構成している領域４
３″の半導体領域１３上の領域を、半導体領域１
３に含まれているＮ型不純物の導入によつて形成
され且つ半導体領域４４に連接しているN⁺型の
半導体領域４５にさせる（第１図ヲ）。

次に、イオン打込用マスク４２を、エツチング
処理によつて除去する（第１図ワ）。

次に、積層体４０の中間層３６に対する熱酸化
処理によつて、中間層３６の外表面に、その中間
層３６の材料の酸化物でなる絶縁層４６を形成
し、よつて、積層体４０から、耐酸化性層２４
と、その耐酸化性層２４上の絶縁層３８と、その
絶縁層３８上の、外周に絶縁層４６を形成してい
る中間層３６とからなる構成の積層体４７を形成
する（第１図カ）。

次に、絶縁領域３４上に、半導体領域４４上に
おける耐酸化性層２４を埋設して延長していると
ともに、積層体４７と、絶縁領域３４の積層体４
７の周りの一部領域とを外部に臨ませる窓４８を
有し且つ例えばアルミニウムでなるイオン打込用
マスク４９を形成する（第１図ヨ）。

次に、マスク４９及び積層体４７の絶縁層４６
をマスクとする、積層体４７の耐酸化性層２４に
対する例えばCF₄系のガスプラズマを用いたエツ
チング処理によつて、積層体４７の耐酸化性層２
４の絶縁層３８下以外の領域を除去し、よつて、
積層体４７から、耐酸化性層２４による耐酸化性
層５０と、その耐酸化性層５０上の絶縁層３８
と、その絶縁層３８上の、外表面に絶縁層４６を
形成している中間層３６とからなる構成の積層体
５１を形成する（第１図タ）。

次に、イオン打込用マスク４９及び積層体５１
をマスクとする、例えばボロンでなるＰ型不純物
のイオン打込処理によつて、素子形成領域４３の
積層体５１下以外の領域、及び絶縁領域３４のマ
スク４９下以外の領域に、Ｐ型不純物導入領域５
３、及び５４をそれぞれ形成する（第１図レ）。

次に、イオン打込用マスク４９を、エツチング
処理によつて除去し、次で、積層体５１の絶縁層
４６及び中間層３６を、順次のエツチング処理に
よつて除去し、次で、絶縁層１８の耐酸化性層５
０下以外の領域を、エツチング処理によつて除去
するとともに、絶縁領域３４の耐酸化性層２４下
以外の領域の表面を、絶縁層１８の厚さに相当す
る深さだけ除去し、且つ耐酸化性層５０上の絶縁
層３８を除去し、よつて、積層体５１を、耐酸化
性層５０のみからなる構成にさせ、且つ不純物導
入領域５３及び５４を外部に臨ませる（第１図
ソ）。

次に、不純物導入領域５３を形成している素子
形成領域４３の耐酸化性層５０下以外の領域上、
従つて、不純物導入領域５３上、及び不純物導入
領域５４を形成している絶縁領域３４の耐酸化性
層２４下以外の領域上に、耐酸化性層２４及び５
０を埋設して連続延長している例えば多結晶シリ
コンでなる多結晶半導体層５８を、例えば気相成
長法により形成する（第１図ツ）。

次に、熱処理を施し、多結晶半導体層５８の不
純物導入領域５３及び５４上の領域に、それら不
純物導入領域５３及び５４からのＰ型不純物が導
入されているP⁺型の多結晶半導体領域５９を形
成させるとともに、素子形成領域４３の不純物導
入領域５３を、P⁺型の半導体領域６１にさせる
（第１図ネ）。

次に、P⁺型の多結晶半導体領域５９を形成し
ている多結晶半導体層５８に対するエツチング処
理を、多結晶半導体層５８の多結晶半導体領域５
９が他の領域に比し遅い速度でエツチングされる
ことになるエツチング液を用いて行い、多結晶半
導体領域５９による、半導体領域６１に連結して
絶縁領域３４及び耐酸化性層５０上に延長してい
る導電性層６２を形成する（第１図ナ）。

次に、導電性層６２に対する熱酸化処理によつ
て、導電性層６２の外表面に、その導電性層６２
の材料の酸化物でなり且つ絶縁層１８に比し厚い
厚さを有する絶縁層６３を形成する（第１図ラ）。

次に、絶縁層６３をマスクとする耐酸化性層２
４及び５０、及び絶縁層１８に対する順次のエツ
チング処理を行い、耐酸化性層２４及びその耐酸
化性層２４下に延長している絶縁層１８を除去し
て、領域４４を外部に臨ませるとともに、耐酸化
性層５０及び絶縁層１８の、絶縁層６３によつて
マスクされていない領域を除去して、耐酸化性層
５０及び絶縁層１８に、素子形成領域４３を外部
に臨ませる窓６４を形成する（第１図ム）。

次に、導電性層６２及びその外表面に形成され
ている絶縁層６３をマスクとする、素子形成領域
４３内へのＰ型不純物のイオン打込と熱処理との
組合せ、Ｐ型不純物の熱拡散などのＰ型の不純物
の導入処理によつて、素子形成領域４３の表面側
に、Ｐ型の半導体領域６６を形成する（第１図
ウ）。

この場合、半導体領域４４内にも、Ｐ型不純物
が導入されるが、その半導体領域４４が、素子形
成領域４３に比し十分高濃度のN⁺型であるので、
その素子形成領域４３内には、半導体領域６６と
同様のＰ型の半導体領域は形成されない。もちろ
ん、絶縁領域３４にＰ型不純物が導入されても、
それは問題にならない。

次に、半導体領域６６、絶縁領域３４、及び絶
縁層６３上に連続延長しているとともに、Ｎ型を
与える例えば燐でなる不純物を含み且つ例えば多
結晶シリコンでなる導電性層を、例えば気相成長
法によつて形成し、次で、その導電性層に対する
選択的なエツチング処理を行い、次で、熱処理を
施すことによつて、半導体領域６６内に、導電性
層側から、それに含まれているＮ型不純物の導入
によつて形成されたN⁺型の半導体領域６７を形
成するとともに、その半導体領域６７に付され且
つ絶縁層６３上に延長している上述した導電性層
による導電性層６８、及び半導体領域４４上に付
され且つ絶縁領域３４上に延長している上述した
導電性層による導電性層６９を形成する（第１図
ヰ）。

次に、絶縁領域３４、絶縁層６３、及び導電性
層６８及び６９上に連続して延長し且つ導電性層
６８及び６９を外部に臨ませる窓７０及び７１を
有するとともに、導電性層６２に対向する位置に
窓７２を有する絶縁層７３を、それ自体は公知の
方法によつて形成し、また、絶縁層６３の絶縁層
７３の窓７２下に、導電性層６２を外部に臨ませ
る窓７４を形成する（第１図ノ）。

次に、導電性層６８及び６９に絶縁層７３の窓
７０及び７１を通じてそれぞれ連結し且つ絶縁層
７３上に延長している導電性層７５及び７６と、
導電性層６２に絶縁層６３及び７３の窓７４及び
７２を通じて連結し且つ絶縁層７３上に延長して
いる導電性層７７とを、それ自体は公知の方法に
よつて形成する（第１図オ）。

以上が、本発明による半導体装置の製法の実施
例である。

このような本発明による半導体装置の製法の実
施例によつて製造される半導体装置（第１図オ）
は、半導体基板１５内に絶縁領域３４が形成され
ていることによつて、その半導体基板１５内に、
主面側から素子形成領域４３が形成され、そし
て、その素子形成領域４３における半導体領域４
５及び６６によつて挾まれた領域をコレクタ領域
とし、また半導体領域１３及び４５をコレクタ補
償兼引出用領域とし、さらに半導体領域４４をコ
レクタ引出用領域とし、また導電性層６９をコレ
クタ電極とし、さらに導電性層７６をコレクタ配
線とし、また半導体領域６６をベース領域とし、
さらに半導体領域６１をベース引出用領域とし、
また導電性層６２をベース電極とし、さらに導電
性層７７をベース配線とし、また半導体領域６７
をエミツタ領域とし、また導電性層６８をエミツ
タ電極とし、さらに導電性層７５をエミツタ配線
としているNPN型のバイポーラトランジスタを
構成している。

従つて、上述した本発明による半導体装置の製
法の実施例は、NPN型のバイポーラトランジス
タの製法の実施例ということができる。

そして、その本発明による半導体装置の製法の
実施例は、(a)半導体基板１５の主面上に、少くと
も第１の耐酸化性層２４と、第１の中間層２６ま
たは３０と、第２の耐酸化性層２７とが、それら
の順に積層されている構成を有する耐酸化性マス
ク体２９または３２を形成する工程（第１図ヘま
たはト）と、(b)耐酸化性マスク体２９または３２
をマスクとして用いて、半導体基板１５内に、そ
の主面側から、素子形成領域４３を画成するよう
に絶縁領域３４を形成する工程（第１図チ）と、
(c)耐酸化性マスク体２９または３２から、第２の
耐酸化性層２７による耐酸化性層は有していない
が、少なくとも第１の耐酸化性層２４によるそれ
に比し小さな大きさを有する第３の耐酸化性層５
０と、第１の中間層２６によるそれに比し小さな
大きさを有する第２の中間層３０とが、それらの
順に積層されている構成を有する積層体５１を形
成する工程（第１図タ）と、(d)積層体５１をマス
クとして用いて、少くとも素子形成領域４３内
に、主面側から、所定の導電型（Ｐ型）を与える
不純物を導入して、不純物導入領域５３を形成す
る工程（第１図レ）と、(e)積層体５１の第３の耐
酸化性層５０は残すが、積層体５の第２の中間層
３６を除去する工程（第１図ソ）と、(f)不純物導
入領域５３上に、第３の耐酸化性層５０上を埋設
して延長している多結晶半導体層５８を形成する
工程（第１図ツ）と、(g)多結晶半導体層５８に、
熱処理によつて、不純物導入領域５３からの不純
物が導入されている多結晶半導体領域５９を形成
するとともに、不純物導入領域５３から、所定の
導電型（P⁺型）を有する第１の半導体領域６１
を形成する工程（第１図ネ）と、(h)多結晶半導体
層５８に対するエツチング処理によつて、それに
形成されている不純物が導入されている多結晶半
導体領域５９による導電性層６２を形成する工程
（第１図ナ）と、(i)第３の耐酸化性５０をマスク
とする導電性層６２に対する酸化処理によつて、
その導電性層６２の外表面上に、絶縁層６３を形
成する工程（第１図ラ）と、(j)絶縁層６３をマス
クとして用いて、第３の耐酸化性層５０に、素子
形成領域４３を外部に臨ませる窓６４をを形成す
る工程（第１図ム）と、(k)素子形成領域４３内
に、第３の耐酸化性層５０の窓６４を通じて、不
純物導入領域５３に導入した不純物と同じ導電型
を与える不純物を導入して、所定の導電型（Ｐ
型）を有する第２の半導体領域６６を形成する工
程（第１図ウ）とを有して、半導体基板１５内
に、その主面１６側から、絶縁領域３４が形成さ
れていることによつて、その半導体基板１５内
に、その主面１６側から、素子形成領域４３が形
成され、そして、その素子形成領域４３内に、所
定の導電型を有する少くとも１つの半導体領域６
６が形成され、その半導体領域６６に、主面１６
側から、局部的に、その半導体領域６６と同じ導
電型を有するがその半導体領域６６に比し低い比
抵抗を有する他の半導体領域６１が連接され、そ
の半導体領域６１に、導電性層６２が連結されて
いる、という構成を有する、半導体素子（上述し
た本発明による半導体装置の製法の実施例の場
合、バイポーラトランジスタ）を構成している半
導体装置を製造する、というものである。

このため、半導体装置を、従来の半導体装置の
製法に比し、少ない工程で製造することができ
る。

しかも、半導体装置を構成している半導体素子
が有している各部を、ホトリソグラフイ工程をと
つて形成される耐酸化性マスク体３２に基き、自
己整合的に、高精度に容易に得ることができるの
で、半導体装置を、半導体基板上に小なる面積を
占めるものとして、容易に構成することができる
とともに、それに伴い、半導体装置を、性能の優
れたものとして容易に製造することができる特徴
を有する。

また、上述した本発明による半導体装置の製法
の実施例の場合、耐酸化性マスク体３１及び３２
によるマスクを用いるのみで、バイポーラトラン
ジスタを構成している多くの層乃至領域を、自己
整合的に、正確に位置決めして、且つ各層乃至領
域間の間隔を近接させて容易に構成することがで
き、よつて、半導体基板１５上に小なる面積しか
占めず且つ高速動作するバイポーラトランジスタ
を、容易に製造することができる特徴を有する。

なお、上述においては本発明による半導体装置
の製法の１つの実施例を示したに留まり、上述し
た本発明による半導体装置の製法の実施例におい
て、半導体基板１５内に絶縁層３４を形成するの
に、第１図トの工程で得られる耐酸化性マスク体
３１及び３２をマスクとして用いるのに代え、第
１図ヘの工程で得られる耐酸化性マスク体２８及
び２９をマスクとして用いることもできる。

その他、本発明の精神を脱することなしに、
種々の変型、変更をなし得るであろう。

【図面の簡単な説明】

第１図イ〜オは本発明による半導体装置の製法
の実施例を示す順次の工程における略線的断面図
である。 １５……半導体基板、２４，５０……耐酸化性
層、２６，３０，３６……中間層、２７……耐酸
化性層、２８，２９，３１，３２……耐酸化性マ
スク体、３４……絶縁領域、４３……素子形成領
域、４０，４７，５１……積層体、５３，５４…
…不純物導入領域、５８……多結晶半導体層、６
２……導電性層、６３……絶縁層、６４……窓、
６６，６７……半導体領域。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板の主面上に、少くとも第１の耐酸
   化性層と、第１の中間層と、第２の耐酸化性層と
   がそれらの順に積層されている構成を有する耐酸
   化性マスク体を形成する工程と、 上記耐酸化性マスク体をマスクとして用いて、
   上記半導体基板内に、その主面側から、素子形成
   領域を画成するように絶縁領域を形成する工程
   と、 上記耐酸化性マスク体から、上記第２の耐酸化
   性層による耐酸化性層は有していないが、少くと
   も上記第１の耐酸化性層によるそれに比し小さな
   大きさを有する第３の耐酸化性層と、上記第１の
   中間層によるそれに比し小さな大きさを有する第
   ２の中間層とが、それらの順に積層されている構
   成を有する積層体を形成する工程と、 上記積層体をマスクとして用いて、少くとも上
   記素子形成領域内に、上記主面側から、所定の導
   電型を与える不純物を導入して、不純物導入領域
   を形成する工程と、 上記積層体の上記第３の耐酸化性層は残すが、
   上記積層体の上記第２の中間層を除去する工程
   と、 上記不純物導入領域上に、上記第３の耐酸化性
   層を埋設して延長している多結晶半導体層を形成
   する工程と、 上記多結晶半導体層に、熱処理によつて、上記
   不純物導入領域からの不純物が導入されている多
   結晶半導体領域を形成するとともに、上記不純物
   導入領域から、所定の導電型を有する第１の半導
   体領域を形成する工程と、 上記多結晶半導体層に対するエツチング処理に
   よつて、それに形成されている上記不純物の導入
   されている多結晶半導体領域による導電性層を形
   成する工程と、 上記第３の耐酸化性層をマスクとする上記導電
   性層に対する酸化処理によつて、当該導電性層の
   外表面上に、絶縁層を形成する工程と、 上記絶縁層をマスクとして用いて、上記第３の
   耐酸化性層に、上記素子形成領域を外部に臨ませ
   る窓を形成する工程と、 上記素子形成領域内に、上記第３の耐酸化性層
   の窓を通じて、上記不純物導入領域に導入した不
   純物と同じ導電型を与える不純物を導入して、所
   定の導電型を有する第２の半導体領域を形成する
   工程とを有することを特徴とする半導体装置の製
   法。