JPS58197168A - エレベ−タの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はエレベータの制御装置の改良に関するものであ
る。

ム般に、エレベータの良好な乗心地と安定した着床特性
を得るためには、エレベータの速度制御と共にカゴの現
在位置を正しく検出する必要がある。そこで、現在位置
から停止予定階までの残距離を正しく演算できれば、こ
の残距離に応じた減速指令信号の発生によって駆動用電
動機の速度制御を適正に行わしめ、カゴ床と階床との間
の段差、すなわち着床誤差を減らすことが可能となる。

従来、カゴの現在位置を検出し、停止予定階までの残距
離を演算する手段として１階床の位置に対応する出力を
２進数で記憶する読出し専用メモリから成る階床記憶装
置と、カゴ駆動用電動機に連結された速度計用発電機の
パルス化した出力を利用してカゴの現在位置を演算し、
この現在位置に対応した出力を同じく２進数で発生する
現在位置カウンタとが用いられた。そして、前記階床記
憶装置には、建築設計書による各階床位置を記憶させで
ある。

しかし、実際の階床位・・置は建築誤差や建物の収縮等
のため、建築設計書の値とは僅かではあるが差を生じる
のが普通である。そのため、カゴが階床に停止したとき
、カゴ床と階床との間に段差、すなわち着床誤差を生じ
ることになる。

また、据付誤差があれば、それはそのま″１着床誤差と
なって現われる。これらの着床誤差を減少させるため、
適当な位置点を昇降路に設け。

この位置点で位置修正を行うようにすればよいが、その
ために特別の装置が必要となシ設備費が大幅に増加して
しｔ５゜また、位置修正によって乗心地が悪化すること
４避けられない。

このような不具合を改良するための手段は、本出願人に
よって、既に提案がなされているが、これらは実階床関
距離が建築設計書よりも短がし）場合、学習制御運転の
着床時に予定床を行き過ぎることになシ、良好な精度は
依然として得られていない。また尚該装置自体も高価で
あるという難点がある。

本発明は上記の欠点を解消するもので、建築設計値との
間に差があっても正確な階床位置を得て着床誤差をなく
し、かつこれが安価に構成できるようにしたエレベータ
の制御装置を提供しようとするものである。

以下、第１図〜第９図によってこの発明の一実施例を説
明する。

第１図はこの発明の一実施例を示すもので。

図中、１〜６はそれぞれ１階〜６階の階ｊｌｉ［、ＩＡ
〜６Ａはそれぞれ前記１階１〜６階６に対応して昇降路
に設けられた誘導板、１０はカゴ、１１はカゴ１０に設
けられ、前記誘導板ＩＡ〜６Ａと対向する毎に出力１１
ｍを発生する階床検出装置、１２は主索、１３はつ９合
おもシ、１４は前記主索１２が巻き掛けられた鋼車、１
５はこの鋼車１４を駆動する巻上電動機、１６はこの巻
上電動機１５の速度に対応するパルス信号１６ｍを発生
するパルス発生器、１７はこのパルス発生器１６の出力
から速度信号１７１を発生する速度信号発生装置、１８
はｉ度制御装置、１９は前記パルス信号１６　＆を入力
し、前記カゴ１０の移動量からカゴ１０の現在位置を演
算して、その演算結果を２進数で表現したカゴ位置信号
１９　＆を発生する現在位置カウンタ、加は本発明によ
って成る制御装置、３１は呼びを検出する呼び検出回路
である。

第２図は前記制御装置を鮮細に示すものであって、図中
、加ムは入力をコンピュータの情報に変換する入力変換
器、２０Ｂは中央処理装置（ＣＰＵ）、２０．０は割込
み周期制御用タイマ、２０Ｄは後述のプログラム、減速
指令値２階床データ等が書き込まれている読出し専用メ
モリ（ＲＯＭ）、２０Ｅは記憶アドレスにデータを記憶
する読み書き可能メモリ（ＲＡＭ　）、２０Ｆはコンピ
ュータの情報をエレベータ機器の信号に変換する出力変
換器、２０Ｇはアドレスバス、データバス等の母線であ
る。

第３図ａ　ｉＪ　ＲＯＭ（２０Ｄ　）の内容、同図すは
ＲＡＭ（２０Ｅ）の内容を示すものであって、図中、３
１は建築設計値による各階の絶対位置を２進数で表現し
九階床データ、３２は後述のプログラムによシ学習され
た各階の階床データエリア、３３はこの各階の階床デー
タ３１が学習済みか未学習かを判定する学習フラグであ
る。

第４図〜第９図はそれぞれ本発明の一実施例の動作手順
プログラムを示すフローチャートである。

以下に、本発明の一実施例の動作を第４図〜第９図と共
に説明する。

まず、第４図において、手順４１でコンピュータに電源
が投入されると、手順４２で初期設定が行われ、手順４
３の割込み待ちへ進む。次に、第５図において前記初期
設定の手順４２の後に、ＲＡＭ（２０Ｋ）の初期設定を
手＠５１で実行し、手順犯で第３図に示す如く、ＲＯＭ
（２０Ｄ）の階床データ：（１をＲＡＭ（２０Ｅ）の階
床データエリア℃へ移動し、学習フラグおを学習前の状
態にセットする。そして、スタックポイント設定の手順
＆。

割込みマスクを解除する手順５４．及び割込み周期制御
用タイマ２０Ｃを起動する手順間を実行する。

第６図の手順ωはタイマ２０Ｃからの割込みがあると、
次のプログラムが実行されることを示す。すなわち、手
順６１で停止中の処理を行い。

手順６２で起動指令の有無を検出し、起動指令が無けれ
ば、手順６２〜６５をスキップして演算を終了する。前
記起動指令が有ると、次の手順軸で停止目標階を設定し
、加速中の処理の手順図及び減速中の処理の手順ｉを実
行する。

以下に、カゴｌＯの動作を第７図〜第９図と共に説明す
る。

まず、カゴ１０が第１図に示すように２階２に停止して
いると１階床検出器１１は動作しているので、上述の手
順軸は、第７図に示す如く、手順７１によシ次の手順７
２の実行に移る。この手順７２では、２階２の学習フラ
グおをＲＡＭ　（２０Ｋ　）のアドレス（８０Ｙ＋１）
よシ読み出し、学習前であることを検出すると５次の手
順７３で現在位置カウンタ１９の内容（ＳＹＮＣ）　　
を入力し、これを手順７４でＲＡＭ（２０Ｅ）の階床デ
ータエリア３２の２階のアドレス（ムＦＬ＋ｌ）に書き
込み、２階の階床データの学習が終了したことを示すた
め、手順７５で２階用の学習フラグ（８ＤＹ＋１）をリ
セットし、手順軸を終了する。

次に、いま、例えば３階に呼びが発生し、起動指令が出
されると、手順８１で呼検出回路２１より呼階を示すｎ
　＝　３を入力し５次の手順８２で３階の階床データ（
Ｓｔ摩前前記ＡＭ（２０Ｋ＞の所足アドレス（ＡＦＬ＋
２　）より読み出し、これを目標位置（ＳＴＰ）として
設定する。手順＆では、３階の階床データ（Ｓｔ）が学
習済みかどうかを検出するため、３階用の学習フラグを
（ＳＤＹ＋２）より読み出し、これがセットされていれ
ば、次の手順あに進む。この手順あでは、前記手順８２
で設定した（ＳＴＰ）より、所定値（Ｌ）を上昇走行な
らば減算し、下降走行ならば加算するが、本実施例では
上昇走行であるから（ＳＴＰ）と（Ｌ）との差（ＳＴＰ
−Ｌ）を演算し、これを新たな（ＳＴＰ）として設定す
る。すなわち、目標位置を３階の前記階床データ（Ｓｔ
）よシ所定値（Ｌ）だけ手前の（Ｓ、−Ｌ）に設定する
。いま、カゴ１０が起動すると、加速中の処理６４（図
示せず）によって加速され、減速点に達すると、第９図
に示す如く減速中の処理団が実行される。

第９図において、手順９１では現在位置カウンタ１９よ
り前記カゴＩＯの現在位１ｉ（ＳＹＮＣ）を入力し、次
の手順９２で、目標位ｔ（ＳＴＰ）に前記カゴｌＯが到
達したかどうか判断する。すなわち、目標位＆（８ＴＰ
）と現在位［（ＳＹＮＣ）とが等しくなければ、手順餡
で目標位置（ＳＴＰ）までの残距離＜１）を演算し、次
の手順鳴で前記残距離（Ｒ）に対応する減速パターン（
ＶＤＣ）をＲＯＭテーブルよシ抽出する。また、手順９
５　、９６は前記減速パターン（ＶＤＣ）の値が所定値
（ｖｃｐ）以下にならないようにするためのもので、こ
れによシ減速パターンは所定値（ｖｃｐ）でクリップさ
れる。学習運転中は目標位置（ＳＴＰ）は実際の階よシ
も所定値（Ｌ）だけ手前に設定されているから、残距離
（Ｒ）がゼロになる位置点、すなわち８ＴＰ　＝　５Ｙ
ＮＣとなる位置点は必ず原画となるので、前記減速パタ
ーン（ＶＤＣ）は所定値（ｖｃｐ）でクリップされ、低
速で実際の階床に接近し、手順Ｍで３階の誘導板３ムに
工り階床検出器１１が動作すると１着床の処理６８（図
示せず）でカゴ１０は精度よく３階に停止する。さて、
カゴｌＯが停止すると、手順軸で３階の階床データが書
き換えられ、３階の階床データの学習は終了する。

本発明は以上説明したとおり、各階床位置を予め記憶し
た読み出し専用の階床記憶装置の内容を所定時期に読み
出し書き込み可能な階床一時記憶装置に移し、カゴが所
定条件におれば、カゴの移動量から演算された位置信号
の内容に前記階床一時記憶装置の内容を学習修正せしめ
てカゴの位置を制御することにより、通常の走行中でも
学習させるので位置誤差をなくすことができ、しかも、
この学習走行時、誤動作による行過ぎ停止となるような
ことを完全に防ぐことができ、その結果、エレベータの
制御精度を著しく向上させることができるという効果を
奏するものである。まだ、本発明によって成る制御装置
は安価に、かつ簡単に構成できるという利点もある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図、第２
図は本実施例の制御装置を示すブロック構成図、第３図
は本実施例のＲＯＭプログラムを示すプログラム説明図
、第４図〜第９図は本実施例の動作を示すフローチャー
トである。 ＩＯ−・・カゴ、１１・・・階床検出装置、１５・・・
巻上電動機、１６・・・パルス発生器、１７・・・装置
信号発生装置、１８・・・速度制御装置、１９・・・現
在位置カウンタ、加・・・制御装置、２ＯＡ・−・入力
変換器、２０Ｂ・・・中央処理装置、２０Ｄ・・・読出
し専用メモＩＪ　（ＲＯＭ）、２０Ｋ・・・読み書き可
能メモリ（ＲＡＭ）、２０Ｆ・・・出力変換器、２１・
・・呼び検出回路。 なお１図中同一符号は同一部分、又は相当部分を示す。 代理人　　葛　野　信　− ６＼・Ｃ１ ！　１　図 ｔ３図 Ｃｃｔ）　　　　　　　　　　　　（１）矛４図　　　
　　矛ｅｓＷａ ４ず 牙　９　図 手続補正書（自発） 特許庁長官殿 １、事件の表示　　　　特願昭１７−７８６ＯＳ＋２、
発明の名称　　　　エレベータの制御装置３、補正をす
る者 事件との関係　　　特許出願人 代表者片由仁へ部 ４、代理人 ５、補正の対象 （１）　　明細書の発明の詳細な説明の欄（２）　　図
面第７図 ６、補正の内存 （１）明細書簡７頁６行目「手順４２の後に、」とある
ｔ「手順４２では、」と補正する。 （２）　　同第７頁１１行目「スタックポイント」とあ
るを「スタックポインタ」と補正する。 （３）　　同第７員加行目「手順軸で」とあるを「手順
６３で」と補正する。 （４）同第８頁７行目「手＠６２は、」とあるを「手順
６１は、」と補正する。 （５）同第８頁１７行目「手順６２を」とあるｔ「手順
６１を」と補正する。 （６）同第１０）ｉｊ１９行目「手順軸で」とある會「
手１願６１で」と補正する。 （７）図面第７図を別紙の通シ補正する。 ７、添付書類 （１）補正図面　　　　　　　１通 ｔ７図 り ） ７、 りく ５ ３８４− 桶゛ 証 図 ［

Claims (1)

1. 【特許請求の範囲】 ＋１１　　カゴの移動量から演算されたカゴ位置信号と
   予め記憶された階床位置信号とで、前記カゴの現在位置
   と停止予定階の目標位置との距離置体を検出することに
   より前記カゴの速度を制御するエレベータの制御装置に
   おいて、各階床位置を予め記憶した読み出し専用の階床
   記憶装置と、読み出し書き込み可能な階床一時配憶装置
   とを備え、所定時期に前記階床記憶装置の内容を前記階
   床一時記憶装置に移し、それを前記階床位ｆ１１信号と
   して発生する第１の機能へ手段と、前記カゴが前記目標
   位置に対応したことを検出する階床検出装置を備え、こ
   の階床検出装置が動作したとき、前記カゴが欣足条件Ｖ
   Ｃメれば、前記階床一時記憶装置の内容を前記カゴ位置
   信号の内容に学習修正させ、それを前記階床位置信号と
   して発生する第２の機能へ手段とを設けたことを特徴と
   するエレベータの制御装置。 （２）　　所定時期が電波投入時であることを特徴とす
   る特許請求の範囲第１項記載のエレベータの制御装置。 （３）所定条件がカゴが呼びのある階へ到着し、かつそ
   の階に対応する階床一時記憶装置の内容がまだ一度も修
   正されていないときであることを特徴とする特許請求の
   範囲第１項記載のエレベータの制御装置。 （４）　　階床一時記憶装置の内容がまだ一度も修正さ
   れない階を走行するとき、実際の階床位置よ）も手前の
   位置を目標位置としてカゴを走行させるようにしたこと
   を特徴とする特許請求の範囲第１項記載のエレベータの
   制御装置。