JPH1196090A - Ｉ２ｃバス回路及びバス制御方法 - Google Patents

Ｉ２ｃバス回路及びバス制御方法

Info

Publication number
JPH1196090A
JPH1196090A JP10196220A JP19622098A JPH1196090A JP H1196090 A JPH1196090 A JP H1196090A JP 10196220 A JP10196220 A JP 10196220A JP 19622098 A JP19622098 A JP 19622098A JP H1196090 A JPH1196090 A JP H1196090A
Authority
JP
Japan
Prior art keywords
bus
bit
sub
multiplexer
slave device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10196220A
Other languages
English (en)
Other versions
JP3320657B2 (ja
Inventor
Goukei Son
豪奎 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1196090A publication Critical patent/JPH1196090A/ja
Application granted granted Critical
Publication of JP3320657B2 publication Critical patent/JP3320657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】Ｉ２Ｃバスをシステム診断及び制御の目的で使
用するシステムにおいて、１つのバスに接続可能なＩ２
Ｃバススレーブデバイス数の制限を無くすための回路及
びその制御方法を提供する。 【解決手段】Ｉ２ＣバスマスタデバイスからＩ２Ｃバス
スレーブデバイスへ通信する際に、Ｉ２Ｃバスマルチプ
レクサにより経路を選択して目的のＩ２Ｃバススレーブ
デバイスと通信を行う。そのためのＩ２Ｃバス回路は、
１つのメインＩ２Ｃバスに接続されるＩ２Ｃバスマスタ
デバイスと、メインＩ２Ｃバスを多数のサブＩ２Ｃバス
に分離し、Ｉ２Ｃバスマスタデバイスによりバスの経路
を制御するＩ２Ｃバスマルチプレクサモジュールと、サ
ブＩ２Ｃバスに接続されるＩ２Ｃバススレーブデバイス
と、を含んた構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＩ２Ｃバスを利用し
た診断／制御システムに係り、特に１つのバスに接続可
能なＩ２Ｃバススレーブデバイス数の制限を無くすため
の回路及びその制御方法に関する。
【０００２】
【従来の技術】図１は、Ｎ個のＩ２Ｃバスマスタデバイ
ス１０が接続されたＩ２Ｃバス１５の構成図である。こ
のようなＩ２Ｃバス１５は、多くのモジュールを持つ大
型コンピュータに用いられ、Ｉ２Ｃバスマスタデバイス
１０はモジュールの診断及び制御を行う。システム全体
の管理はホストにより行う。
【０００３】図２は、１つのＩ２Ｃバスマスタデバイス
１０とＮ個のＩ２Ｃバススレーブデバイス２０が接続さ
れたＩ２Ｃバス１５の構成図である。このようなＩ２Ｃ
バス１５は、マザーボードを中心に構成されるサーバ級
以下のシステムに用いられ、システムを効率的に管理す
るために、Ｉ２Ｃバススレーブデバイス２０で多様な診
断及び制御機能が提供され、これらのＩ２Ｃバススレー
ブデバイス２０を１つのＩ２Ｃバスマスタデバイス１０
によって制御する。またＩ２Ｃバスマスタデバイス１０
は、セルフプログラムを実行し、必要な時にシステムホ
ストと通信して命令や情報等の交信を行う。
【０００４】図３は、多数（Ｎ個）のＩ２Ｃバスマスタ
デバイス１０と多数（Ｎ個）のＩ２Ｃバススレーブデバ
イス２０が接続されたＩ２Ｃバス１５の構成図である。
このＩ２Ｃバス１５は、図１と図２に示すＩ２Ｃバス１
５の構成を結合したもので、図１の構成でメインプロセ
ッサモジュール部分を図２のように構成し、システムを
診断及び制御する管理体制である。Ｉ２Ｃバスマスタデ
バイス１０は１２８個まで、Ｉ２Ｃバススレーブデバイ
ス２０は同じ種類のデバイスを８個まで接続できる。
【０００５】
【発明が解決しようとする課題】以上のようなＩ２Ｃバ
ス１５は、接続可能なＩ２Ｃバスデバイス数が制限され
ている。特に、Ｉ２Ｃバススレーブデバイス２０の制限
は、システムの診断及び制御の制約になる。例えばＳＤ
ＲＡＭ−ＤＩＭＭの場合、Ｉ２Ｃインタフェースを持つ
ＥＥＰＲＯＭにより製品に関する情報を管理する方法を
提供するが、従来のバス構造では８個のＤＩＭＭしか管
理できない。
【０００６】また、遠隔８ビットＩ／Ｏエクスパンダ
（expander）の場合、システムの制御及びモニタのため
には複雑なシステムが必要であり、多くのデバイスが必
要になる。しかし従来のＩ２Ｃバス１５では制限がある
ために動作に制約がでてくる。このように、Ｉ２Ｃバス
スレーブデバイス２０の制限は管理機能の制約となる。
【０００７】よって本発明は、Ｉ２Ｃバスをシステム診
断及び制御の目的で使用するシステムにおいて、１つの
バスに接続可能なＩ２Ｃバススレーブデバイス数の制限
を無くすための回路及びその制御方法を提供する。
【０００８】
【課題を解決するための手段】以上のような課題を解決
する本発明のＩ２Ｃバス回路は、１つのメインＩ２Ｃバ
スに接続されるＩ２Ｃバスマスタデバイスと、メインＩ
２Ｃバスを多数のサブＩ２Ｃバスに分離し、Ｉ２Ｃバス
マスタデバイスによりバスの経路を制御するＩ２Ｃバス
マルチプレクサモジュールと、サブＩ２Ｃバスに接続さ
れるＩ２Ｃバススレーブデバイスと、を含んた構成とす
ることを特徴とする。Ｉ２Ｃバススレーブデバイスは、
８ビットデータによりアドレスが決定するようにすると
よい。このときのＩ２Ｃバスマルチプレクサは、メイン
Ｉ２Ｃバスのシリアルデータをパラレルデータに変換す
る遠隔８ビットＩ／Ｏエクスパンダと、遠隔８ビットＩ
／ＯエクスパンダのＩ２Ｃバススレーブデバイスアドレ
スを決定する抵抗と、メインＩ２Ｃバスに電流を流す抵
抗と、遠隔８ビットＩ／Ｏエクスパンダの出力のうち３
ビットを選択入力信号に使用し、１ビットを出力イネー
ブルとして使用し、ＳＣＬ信号とＳＤＡ信号をそれぞれ
８個のサブＩ２Ｃバスに分離する８ビットマルチプレク
サクイックスイッチと、サブＩ２Ｃバスの上位群と下位
群を区別するため遠隔８ビットＩ／Ｏエクスパンダの出
力のうち１ビットを反転して出力イネーブル信号を生成
するインバータと、サブＩ２Ｃバスに電流を流す抵抗と
から構成することができ、そのインバータは後述の表２
を満たす出力イネーブル回路であればよい。
【０００９】このように本発明では、Ｉ２Ｃバスの制御
方法として、Ｉ２ＣバスマスタデバイスからＩ２Ｃバス
スレーブデバイスへ通信する際に、Ｉ２Ｃバスマルチプ
レクサにより経路を選択して目的のＩ２Ｃバススレーブ
デバイスと通信を行うことを特徴とする。この場合、Ｉ
２Ｃバスを通して送信されるＳＣＬ信号及びＳＤＡ信号
のうち、ＳＣＬ信号によりクロック信号を、ＳＤＡ信号
によりＩ２Ｃバススレーブデバイスのアドレスとデータ
送信を行う。また、ＳＣＬ信号のハイ状態時にＳＤＡ信
号がハイからローに遷移すればデータ送信開始であると
Ｉ２Ｃバスマルチプレクサが判断する段階と、データ送
信開始が判断された後にＩ２Ｃバススレーブデバイスの
アドレスをＩ２Ｃバスマスタデバイスから送信する段階
と、アドレスの送信が終わるとＩ２Ｃバスマルチプレク
サからＡＣＫ（確認）信号をＩ２Ｃバスマスタデバイス
に返信する段階と、該ＡＣＫ信号の受信でデータを送信
する段階と、データを正常に受信するとＩ２Ｃバスマル
チプレクサからＡＣＫ信号をＩ２Ｃバスマスタデバイス
に返信する段階と、該ＡＣＫ信号の受信でＳＣＬ信号の
ハイ状態時にＳＤＡ信号をローからハイに遷移させて動
作を終了する段階と、を行うとよい。このときのアドレ
スデータは、８ビットで構成され２５６通りのアドレス
を指定できる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明を詳
細に説明する。まず、本発明の主要用語を説明する。
【００１１】１）Ｉ２Ｃバスマスタデバイス：Ｉ２Ｃバ
スに対する使用権限を持っており、他のマスタ又はスレ
ーブデバイスにアクセスでき、他のマスタデバイスから
のアクセスに対してはスレーブデバイスとして対応す
る。 ２）Ｉ２Ｃバススレーブデバイス：Ｉ２Ｃバスに対して
使用権限がなく、常にマスタデバイスからのアクセスに
対応する。 ３）Ｉ２Ｃバスアドレス：Ｉ２Ｃバスに接続された各デ
バイスは固有のアドレスを持っており、プロトコル上こ
のアドレスで識別される。Ｉ２Ｃバスアドレスは７ビッ
トで構成され、最大１２８個のアドレスを設定できる。 ４）Ｉ２Ｃバスマスタデバイスアドレス：デバイス内部
で７ビットを利用して設定するアドレス。 ５）Ｉ２Ｃバススレーブデバイスアドレス：７ビットの
アドレスのうち４ビットをデバイスの種類を区別するた
めに、３ビットを同じ種類のデバイス間で区別するため
に用いる。１つのバス上に同じ種類のデバイスは８個ま
でしか接続できない。 ６）Ｉ２Ｃバススレーブデバイスの種類：デバイスの種
類は次のように分けられる。０１００：遠隔８ビットＩ
／Ｏエクスパンダ，１００１：温度検出器，１０１０：
ＥＥＰＲＯＭ，０１０１：H／Wモニタ．
【００１２】図４は本発明のＩ２Ｃバスの構成図であ
る。Ｉ２Ｃバスに接続できるＩ２Ｃバススレーブデバイ
ス数を増やすため、メインＩ２Ｃバス２５をＩ２Ｃバス
マルチプレクサ３０を使用して複数のサブＩ２Ｃバス
（３５）０〜ｎに分離し、サブＩ２Ｃバス０〜ｎ上にＩ
２Ｃバススレーブデバイス（２０）００〜０Ｎ、１０〜
１Ｎ、…、Ｎ０〜ＮＮを接続した。
【００１３】Ｉ２Ｃバスマルチプレクサ３０は、Ｉ２Ｃ
バススレーブデバイス００〜０Ｎ、１０〜１Ｎ、…、Ｎ
０〜ＮＮにアクセスする際に、アクセスを制御するマス
タデバイス（簡単のためにＩ２Ｃバスマスタデバイス０
とする：以下マスタ０）の制御により、バスをサブＩ２
Ｃバス０〜ｎから選択してメインＩ２Ｃバス２５に接続
する。
【００１４】従ってマスタ（１０）０は、Ｉ２Ｃバスス
レーブデバイス００〜０Ｎ、１０〜１Ｎ、…、Ｎ０〜Ｎ
Ｎにアクセスする前に、Ｉ２Ｃバスマルチプレクサ３０
によりバスをサブＩ２Ｃバス０〜ｎから選択し、目的の
Ｉ２Ｃバススレーブデバイスにアクセスすることにな
る。
【００１５】図５はＩ２Ｃバスマルチプレクサ３０の回
路図である。
【００１６】Ｉ２Ｃバスマルチプレクサ３０は、メイン
Ｉ２Ｃバス２５のシリアルデータをパラレルデータに変
換する遠隔８ビットＩ／ＯエクスパンダＵ１と、遠隔８
ビットＩ／ＯエクスパンダＵ１のＩ２Ｃバススレーブデ
バイスアドレスを決定する抵抗Ｒ１と、メインＩ２Ｃバ
ス２５に電流を流す抵抗Ｒ２、Ｒ３と、遠隔８ビットＩ
／ＯエクスパンダＵ１の出力のうち３ビットＰ０〜Ｐ２
を選択入力信号、１ビットＰ３を出力イネーブルとして
使用し、メインＩ２Ｃバス２５のＳＣＬ信号とＳＤＡ信
号をそれぞれ８個のサブＩ２Ｃバスに分離する８ビット
マルチプレクサクイックスイッチＵ２〜Ｕ５と、サブＩ
２Ｃバスの上位群Ｉ２Ｃ８＿ＸＸＸ〜Ｉ２Ｃ１５＿ＸＸ
Ｘと下位群Ｉ２Ｃ０＿ＸＸＸ〜Ｉ２Ｃ７＿ＸＸＸを区別
するために遠隔８ビットＩ／ＯエクスパンダＵ１の出力
のうち１ビットＰ３を反転して８ビットマルチプレクサ
クイックスイッチＵ２、Ｕ３のイネーブル信号を生成す
るインバータＵ６と、１６個のサブＩ２Ｃバスに電流を
流す抵抗ＲＮ１〜ＲＮ４とから構成されている。
【００１７】メインＩ２Ｃバス２５は、ＳＣＬ信号とＳ
ＤＡ信号で構成されている。Ｉ２Ｃバス用遠隔８ビット
Ｉ／ＯエクスパンダＵ１は、メインＩ２Ｃバス２５に接
続されたＩ２Ｃバススレーブデバイスとしてマスタ０に
制御される。サブＩ２ＣバスＩ２Ｃ０＿ＸＸＸ〜Ｉ２Ｃ
１５＿ＸＸＸは、それぞれ独立したＩ２Ｃバスとして動
作する。
【００１８】マスタ０が任意のＩ２Ｃバススレーブデバ
イスと通信するためには、まず遠隔８ビットＩ／Ｏエク
スパンダＵ１と通信し、その出力を求めるサブＩ２Ｃバ
スの番号に合う値に設定しなければならない。
【００１９】例えば、サブＩ２Ｃバス０〜ｎの１２番と
通信するためには、まず遠隔８ビットＩ／Ｏエクスパン
ダＵ１の出力を（Ｐ３，Ｐ２，Ｐ１，Ｐ０）＝（１，
１，０，０）に設定し、これにより８ビットマルチプレ
クサクイックスイッチＵ２〜Ｕ５に（Ｓ２，Ｓ１，Ｓ
０）＝（１，０，０）が入力され、８ビットマルチプレ
クサクイックスイッチＵ２〜Ｕ５の内部で出力端子Ｂ４
と入力端子Ａが接続される。
【００２０】８ビットマルチプレクサクイックスイッチ
Ｕ２〜Ｕ５はローアクティブのイネーブル端子を持って
おり、遠隔８ビットＩ／ＯエクスパンダＵ１の出力Ｐ３
が‘１’のとき、イネーブル端子ＯＥの入力が‘０’の
８ビットマルチプレクサクイックスイッチＵ２、Ｕ３の
出力がイネーブルされ、入力が‘１’の８ビットマルチ
プレクサクイックスイッチＵ４、Ｕ５の出力がディスエ
ーブルされる。
【００２１】このようにしてメインＩ２Ｃバス２５とサ
ブＩ２Ｃバスの１２番が接続されてメインＩ２Ｃバス２
５のＳＣＬはＩ２Ｃ１２＿ＳＣＬと接続され、ＳＤＡは
Ｉ２Ｃ１２＿ＳＤＡと接続される。Ｉ２Ｃバスが接続さ
れると、マスタ０はサブＩ２Ｃバスの１２番上のＩ２Ｃ
バススレーブデバイスと通信する。マスタ０は、サブＩ
２Ｃバスを変更するたびに遠隔８ビットＩ／Ｏエクスパ
ンダＵ１を設定しなければならない。
【００２２】サブＩ２Ｃバス０〜ｎは２５６個まで拡張
できる。これは、遠隔８ビットＩ／ＯエクスパンダＵ１
の出力Ｐ０〜Ｐ７を全て利用した際に、２５６通りのア
ドレスを指定できることからわかる。
【００２３】この時、インバータＵ６は表２のようなブ
ール論理式（boolean expression）を表す出力イネーブ
ル回路でもよい。
【表２】 ！ＯＥ０ ＝！Ｐ７＆！Ｐ６＆！Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ１ ＝！Ｐ７＆！Ｐ６＆！Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ２ ＝！Ｐ７＆！Ｐ６＆！Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ３ ＝！Ｐ７＆！Ｐ６＆！Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ４ ＝！Ｐ７＆！Ｐ６＆ Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ５ ＝！Ｐ７＆！Ｐ６＆ Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ６ ＝！Ｐ７＆！Ｐ６＆ Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ７ ＝！Ｐ７＆！Ｐ６＆ Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ８ ＝！Ｐ７＆ Ｐ６＆！Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ９ ＝！Ｐ７＆ Ｐ６＆！Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ１０＝！Ｐ７＆ Ｐ６＆！Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ１１＝！Ｐ７＆ Ｐ６＆！Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ１２＝！Ｐ７＆ Ｐ６＆ Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ１３＝！Ｐ７＆ Ｐ６＆ Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ１４＝！Ｐ７＆ Ｐ６＆ Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ１５＝！Ｐ７＆ Ｐ６＆ Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ１６＝ Ｐ７＆！Ｐ６＆！Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ１７＝ Ｐ７＆！Ｐ６＆！Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ１８＝ Ｐ７＆！Ｐ６＆！Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ１９＝ Ｐ７＆！Ｐ６＆！Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ２０＝ Ｐ７＆！Ｐ６＆ Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ２１＝ Ｐ７＆！Ｐ６＆ Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ２２＝ Ｐ７＆！Ｐ６＆ Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ２３＝ Ｐ７＆！Ｐ６＆ Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ２４＝ Ｐ７＆ Ｐ６＆！Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ２５＝ Ｐ７＆ Ｐ６＆！Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ２６＝ Ｐ７＆ Ｐ６＆！Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ２７＝ Ｐ７＆ Ｐ６＆！Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ２８＝ Ｐ７＆ Ｐ６＆ Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ２９＝ Ｐ７＆ Ｐ６＆ Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ３０＝ Ｐ７＆ Ｐ６＆ Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ３１＝ Ｐ７＆ Ｐ６＆ Ｐ５＆ Ｐ４＆ Ｐ３；
【００２４】例えば、！ＯＥ０は遠隔８ビットＩ／Ｏエ
クスパンダＵ１の出力ポートＰ３〜Ｐ７が全て０であ
り、８ビットマルチプレクサクイックスイッチＵ４、Ｕ
５の出力を制御する事になる。
【００２５】図６はＩ２Ｃバス記録動作の基本プロトコ
ルを表すタイムチャートである。Ｉ２Ｃバスマスタデバ
イス０〜ｎは、Ｉ２Ｃバスを通してＩ２Ｃバススレーブ
デバイスに記録しようとするとき、まず、ＳＣＬ信号を
ハイ状態、ＳＤＡ信号をハイからローに遷移する。これ
により開始条件を満たし、次にＩ２Ｃバススレーブデバ
イスのアドレス８ビットを送信する。指定されたＩ２Ｃ
バススレーブデバイスは、８ビット目のデータの次のク
ロック時にＳＤＡ信号をローにする事によってＡＣＫ信
号をＩ２Ｃバスマスタデバイス０〜ｎに返し、Ｉ２Ｃバ
スマスタデバイスに異常がない事を知らせる。
【００２６】ＡＣＫ信号を受信したＩ２Ｃバスマスタデ
バイスは、データ８ビットをＳＣＬ信号に合わせてＳＤ
Ａ信号を送信し、Ｉ２Ｃバススレーブデバイスはこれを
受信して記憶する。Ｉ２Ｃバススレーブデバイスは、デ
ータを正常に受信すると、ＳＤＡ信号をローに遷移して
ＡＣＫ信号を送る。ＡＣＫ信号を受信したＩ２Ｃバスマ
スタデバイスは、ＳＣＬ信号がハイ状態時にＳＤＡ信号
をローからハイに遷移してバス動作を終了する。
【００２７】図７はバスをサブＩ２Ｃバス５番から１２
番に変更する時のタイムチャートである。遠隔８ビット
Ｉ／ＯエクスパンダＵ１の出力（Ｐ３又はＰ０）はＴ１
で変わり、Ｔ１でメインＩ２Ｃバスに接続されたサブＩ
２Ｃバスが５番から１２番に変更される。
【００２８】Ｉ２Ｃ１２＿ＸＸＸの波形を見ると、Ｔ１
で開始条件を満たしＴ２で停止条件が発生しているため
ダミー動作が生じる事になっているが、該サイクルは完
全に正常終了するのでＩ２Ｃバススレーブデバイス動作
には影響を与えない。すなわち、サブＩ２Ｃバス１２番
上のアドレス‘０１０００１０Ｘ’を持つＩ２Ｃバスス
レーブデバイスはT３時点の開始条件に対して応答する
ようになる。
【００２９】
【発明の効果】本発明により、Ｉ２Ｃバスに最高２５６
個のＩ２Ｃバススレーブデバイスを接続できるようにな
る。
【図面の簡単な説明】
【図１】従来のＩ２Ｃバス構成図。
【図２】従来のＩ２Ｃバス構成図。
【図３】従来のＩ２Ｃバス構成図。
【図４】本発明のＩ２Ｃバス構成図。
【図５】Ｉ２Ｃバスマルチプレクサ回路図。
【図６】記録動作時の基本プロトコルを示すタイムチャ
ート。
【図７】サブＩ２Ｃバス変更時のタイムチャート。
【符号の説明】
１０ Ｉ２Ｃバスマスタデバイス １５ Ｉ２Ｃバス ２０ Ｉ２Ｃバススレーブデバイス ２５ メインＩ２Ｃバス ３０ Ｉ２Ｃバスマルチプレクサ ３５ サブＩ２Ｃバス Ｕ１ Ｉ２Ｃバス用８ビット遠隔Ｉ／Ｏエクスパンダ Ｕ２〜Ｕ５ ８ビットマルチフプレクサクイックスイッ
チ Ｕ６ インバータ Ｒ１〜Ｒ３、ＲＮ１〜ＲＮ４ 抵抗

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 １つのメインＩ２Ｃバスに接続されるＩ
    ２Ｃバスマスタデバイスと、メインＩ２Ｃバスを多数の
    サブＩ２Ｃバスに分離し、Ｉ２Ｃバスマスタデバイスに
    よりバスの経路を制御するＩ２Ｃバスマルチプレクサモ
    ジュールと、サブＩ２Ｃバスに接続されるＩ２Ｃバスス
    レーブデバイスと、を含んで構成されることを特徴とす
    るＩ２Ｃバス回路。
  2. 【請求項２】 Ｉ２Ｃバススレーブデバイスは、８ビッ
    トデータによりアドレスが決定する請求項１記載のＩ２
    Ｃバス回路。
  3. 【請求項３】 Ｉ２Ｃバスマルチプレクサは、メインＩ
    ２Ｃバスのシリアルデータをパラレルデータに変換する
    遠隔８ビットＩ／Ｏエクスパンダと、遠隔８ビットＩ／
    ＯエクスパンダのＩ２Ｃバススレーブデバイスアドレス
    を決定する抵抗と、メインＩ２Ｃバスに電流を流す抵抗
    と、遠隔８ビットＩ／Ｏエクスパンダの出力のうち３ビ
    ットを選択入力信号に使用し、１ビットを出力イネーブ
    ルとして使用し、ＳＣＬ信号とＳＤＡ信号をそれぞれ８
    個のサブＩ２Ｃバスに分離する８ビットマルチプレクサ
    クイックスイッチと、サブＩ２Ｃバスの上位群と下位群
    を区別するため遠隔８ビットＩ／Ｏエクスパンダの出力
    のうち１ビットを反転して出力イネーブル信号を生成す
    るインバータと、サブＩ２Ｃバスに電流を流す抵抗とか
    ら構成される請求項２記載のＩ２Ｃバス回路。
  4. 【請求項４】 インバータに代えて表１を満たす回路を
    使用する請求項２記載のＩ２Ｃバス回路。 【表１】 ！ＯＥ０ ＝！Ｐ７＆！Ｐ６＆！Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ１ ＝！Ｐ７＆！Ｐ６＆！Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ２ ＝！Ｐ７＆！Ｐ６＆！Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ３ ＝！Ｐ７＆！Ｐ６＆！Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ４ ＝！Ｐ７＆！Ｐ６＆ Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ５ ＝！Ｐ７＆！Ｐ６＆ Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ６ ＝！Ｐ７＆！Ｐ６＆ Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ７ ＝！Ｐ７＆！Ｐ６＆ Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ８ ＝！Ｐ７＆ Ｐ６＆！Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ９ ＝！Ｐ７＆ Ｐ６＆！Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ１０＝！Ｐ７＆ Ｐ６＆！Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ１１＝！Ｐ７＆ Ｐ６＆！Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ１２＝！Ｐ７＆ Ｐ６＆ Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ１３＝！Ｐ７＆ Ｐ６＆ Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ１４＝！Ｐ７＆ Ｐ６＆ Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ１５＝！Ｐ７＆ Ｐ６＆ Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ１６＝ Ｐ７＆！Ｐ６＆！Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ１７＝ Ｐ７＆！Ｐ６＆！Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ１８＝ Ｐ７＆！Ｐ６＆！Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ１９＝ Ｐ７＆！Ｐ６＆！Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ２０＝ Ｐ７＆！Ｐ６＆ Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ２１＝ Ｐ７＆！Ｐ６＆ Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ２２＝ Ｐ７＆！Ｐ６＆ Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ２３＝ Ｐ７＆！Ｐ６＆ Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ２４＝ Ｐ７＆ Ｐ６＆！Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ２５＝ Ｐ７＆ Ｐ６＆！Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ２６＝ Ｐ７＆ Ｐ６＆！Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ２７＝ Ｐ７＆ Ｐ６＆！Ｐ５＆ Ｐ４＆ Ｐ３； ！ＯＥ２８＝ Ｐ７＆ Ｐ６＆ Ｐ５＆！Ｐ４＆！Ｐ３； ！ＯＥ２９＝ Ｐ７＆ Ｐ６＆ Ｐ５＆！Ｐ４＆ Ｐ３； ！ＯＥ３０＝ Ｐ７＆ Ｐ６＆ Ｐ５＆ Ｐ４＆！Ｐ３； ！ＯＥ３１＝ Ｐ７＆ Ｐ６＆ Ｐ５＆ Ｐ４＆ Ｐ３；
  5. 【請求項５】 Ｉ２ＣバスマスタデバイスからＩ２Ｃバ
    ススレーブデバイスへ通信する際に、Ｉ２Ｃバスマルチ
    プレクサにより経路を選択して目的のＩ２Ｃバススレー
    ブデバイスと通信を行うことを特徴とするＩ２Ｃバス制
    御方法。
JP19622098A 1997-07-10 1998-07-10 Ｉ２ｃバス回路及びバス制御方法 Expired - Fee Related JP3320657B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970032148A KR100224965B1 (ko) 1997-07-10 1997-07-10 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
KR1997P32148 1997-07-10

Publications (2)

Publication Number Publication Date
JPH1196090A true JPH1196090A (ja) 1999-04-09
JP3320657B2 JP3320657B2 (ja) 2002-09-03

Family

ID=19514120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19622098A Expired - Fee Related JP3320657B2 (ja) 1997-07-10 1998-07-10 Ｉ２ｃバス回路及びバス制御方法

Country Status (3)

Country Link
US (1) US6233635B1 (ja)
JP (1) JP3320657B2 (ja)
KR (1) KR100224965B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233635B1 (en) * 1997-07-10 2001-05-15 Samsung Electronics Co., Ltd. Diagnostic/control system using a multi-level I2C bus
KR100439640B1 (ko) * 1999-12-16 2004-07-12 가부시키가이샤 리코 옵션 기기의 제어 방법
JP2007133826A (ja) * 2005-11-14 2007-05-31 Fujitsu Ltd サイドバンド・バス設定回路
JP2008077486A (ja) * 2006-09-22 2008-04-03 Fuji Xerox Co Ltd シリアル通信制御装置及びシリアル通信方法
EP1358564B1 (en) * 2001-02-08 2010-12-01 International Business Machines Corporation System having i2c self bus switching devices

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285956B1 (ko) * 1998-06-30 2001-04-16 윤종용 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법
US6460139B1 (en) * 1998-11-20 2002-10-01 Compaq Information Technologies Group, L.P. Apparatus and method for programmably and flexibly assigning passwords to unlock devices of a computer system intended to remain secure
US6510522B1 (en) * 1998-11-20 2003-01-21 Compaq Information Technologies Group, L.P. Apparatus and method for providing access security to a device coupled upon a two-wire bidirectional bus
KR100291036B1 (ko) * 1999-03-03 2001-05-15 윤종용 마이크로 콘트롤러와 표준 아이스퀘어씨 버스 프로토콜을 이용한시스템 하드웨어 관리 장치 및 방법
US6339806B1 (en) * 1999-03-23 2002-01-15 International Business Machines Corporation Primary bus to secondary bus multiplexing for I2C and other serial buses
US6728908B1 (en) * 1999-11-18 2004-04-27 California Institute Of Technology I2C bus protocol controller with fault tolerance
US6874052B1 (en) * 2000-09-29 2005-03-29 Lucent Technologies Inc. Expansion bridge apparatus and method for an I2C bus
DE10052627A1 (de) * 2000-10-24 2002-05-08 Abb Patent Gmbh Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems
US6925516B2 (en) * 2001-01-19 2005-08-02 Raze Technologies, Inc. System and method for providing an improved common control bus for use in on-line insertion of line replaceable units in wireless and wireline access systems
US7036033B1 (en) * 2001-01-04 2006-04-25 3Pardata, Inc. Disk enclosure with multiplexers for connecting 12C buses in multiple power domains
US7058740B2 (en) * 2001-03-08 2006-06-06 Sony Corporation Effective bus utilization using multiple buses and multiple bus controllers
US7149838B2 (en) * 2001-05-29 2006-12-12 Sun Microsystems, Inc. Method and apparatus for configuring multiple segment wired-AND bus systems
US20040225814A1 (en) * 2001-05-29 2004-11-11 Ervin Joseph J. Method and apparatus for constructing wired-AND bus systems
KR20030005140A (ko) * 2001-07-05 2003-01-17 삼성전자 주식회사 아이스퀘어씨 통신을 이용한 자기진단 기능을 갖는전자기기 및 그 자기진단방법
KR100423998B1 (ko) * 2001-07-05 2004-03-22 주식회사 휴로펙 필드 버스 통신 시스템
DE10133500A1 (de) * 2001-07-10 2003-01-30 Siemens Ag Verfahren zur Übertragung von Daten über eine Datenübertragungseinheit und Datenverarbeitungsanlage
US20030018823A1 (en) * 2001-07-18 2003-01-23 Roberto Ponticelli Network enabled low-cost smart microdevice
KR20030056567A (ko) * 2001-12-28 2003-07-04 한국전자통신연구원 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스구조
US6874050B2 (en) * 2002-01-16 2005-03-29 Hewlett-Packard Development Company, L.P. Circuit and method for expanding a serial bus
US6912607B2 (en) * 2002-02-06 2005-06-28 Hewlett-Packard Development Company, L.P. Method and apparatus for ascertaining the status of multiple devices simultaneously over a data bus
US6816939B2 (en) * 2002-05-09 2004-11-09 International Business Machines Corporation Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
US7100056B2 (en) * 2002-08-12 2006-08-29 Hewlett-Packard Development Company, L.P. System and method for managing processor voltage in a multi-processor computer system for optimized performance
US7058828B2 (en) * 2002-08-12 2006-06-06 Hewlett-Packard Development Company, L.P. System, method and apparatus for the frequency management of blades in a bladed architecture based on performance requirements
US7080263B2 (en) * 2002-08-12 2006-07-18 Hewlett-Packard Development Company, L.P. Voltage management of processors in a bladed system based on number of loaded processors
US7039734B2 (en) * 2002-09-24 2006-05-02 Hewlett-Packard Development Company, L.P. System and method of mastering a serial bus
US7334234B2 (en) * 2003-04-28 2008-02-19 International Business Machines Corporation Method and apparatus for transferring data to virtual devices behind a bus expander
US7334233B2 (en) * 2003-04-28 2008-02-19 International Business Machines Corporation Method and apparatus for multiple slaves to receive data from multiple masters in a data processing system
GB2422697A (en) * 2003-04-30 2006-08-02 Agilent Technologies Inc Serial communication between master and slave devices
US20040255070A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. Inter-integrated circuit router for supporting independent transmission rates
US20040255193A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. Inter integrated circuit router error management system and method
US20040255195A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. System and method for analysis of inter-integrated circuit router
EP1494125A1 (en) * 2003-07-03 2005-01-05 Thomson Licensing S.A. Method and data structure for random access via a bus connection
US7085863B2 (en) * 2003-10-30 2006-08-01 International Business Machines Corporation I2C device including bus switches and programmable address
TWI305617B (en) * 2003-11-27 2009-01-21 Hon Hai Prec Ind Co Ltd Multi-channel inter integrated circuit and decode circuit therein
WO2005106689A1 (en) * 2004-04-29 2005-11-10 Koninklijke Philips Electronics N.V. Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore
US7962721B1 (en) * 2004-05-04 2011-06-14 Oracle America, Inc. Method and apparatus for management of bus transactions relating to shared resources
KR20050122678A (ko) * 2004-06-25 2005-12-29 삼성전자주식회사 인터 인테그레이티드 회로 버스를 이용한 통신장치 및 그통신방법
KR100668605B1 (ko) * 2004-08-16 2007-01-12 에스케이 텔레콤주식회사 핸드 오버 실패로 인한 ｗｃｄｍａ 호 단절 방지 방법 및시스템
DE602004026195D1 (de) * 2004-10-21 2010-05-06 Hewlett Packard Development Co Serielles Bussystem
JP2006244416A (ja) * 2005-03-07 2006-09-14 Fujitsu Ltd マスターノード及びスレーブノードを有する電子装置システム
US9606795B1 (en) * 2005-05-05 2017-03-28 Alcatel-Lucent Usa Inc. Providing intelligent components access to an external interface
KR100696111B1 (ko) * 2005-07-15 2007-03-20 삼성전자주식회사 통신시스템
US7660926B2 (en) * 2005-11-16 2010-02-09 Sun Microsystems, Inc. Apparatus and method for a core for implementing a communications port
TWM289939U (en) * 2005-11-25 2006-04-21 Tatung Co Audio/video switching circuit using I2C bus control
US8032745B2 (en) * 2005-12-20 2011-10-04 International Business Machines Corporation Authentication of I2C bus transactions
US8185680B2 (en) * 2006-02-06 2012-05-22 Standard Microsystems Corporation Method for changing ownership of a bus between master/slave devices
KR100848545B1 (ko) * 2007-08-20 2008-07-25 주식회사 디지털존 Ｉ２ｃ 버스 프로토콜을 기반으로 마스터와 복수의슬레이브를 구비한 장치
TWI407316B (zh) * 2008-03-12 2013-09-01 Inventec Corp 解決具有相同定址位址之兩ｉ2ｃ從屬裝置間產生衝突的裝置
US7882282B2 (en) 2008-05-21 2011-02-01 Silicon Laboratories Inc. Controlling passthrough of communications between multiple buses
US9569912B2 (en) 2008-06-26 2017-02-14 Shopatm Bv (Sarl) Article storage and retrieval apparatus and vending machine
US9122809B2 (en) 2008-07-01 2015-09-01 Hewlett-Packard Development Company, L.P. Segmenting bus topology
CN101763331B (zh) * 2010-01-18 2014-04-09 中兴通讯股份有限公司 一种实现i2c总线控制的系统及方法
TW201201023A (en) * 2010-06-30 2012-01-01 Hon Hai Prec Ind Co Ltd Inter-Integrated Circuit device communication circuit
US20120066423A1 (en) * 2010-09-13 2012-03-15 Boon Siang Choo Inter-integrated circuit bus multicasting
TWI547784B (zh) * 2011-04-22 2016-09-01 緯創資通股份有限公司 動態調整匯流排時脈的方法及其裝置
CN103123528A (zh) * 2011-11-18 2013-05-29 环旭电子股份有限公司 即插式模块、电子系统以及相应的判断方法与查询方法
US8909844B2 (en) 2012-07-04 2014-12-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Inter-integrated circuit (I2C) multiplexer switching as a function of clock frequency
US8832343B2 (en) * 2012-07-17 2014-09-09 International Business Machines Corporation Double density I2C system
US20140025965A1 (en) * 2012-07-18 2014-01-23 Yu-Yuan Chang Power data switch communication architecture
US20140122756A1 (en) * 2012-10-30 2014-05-01 Anayas360.Com, Llc Address based serial communication interface for control and monitoring of system-on-chip implementations
US8943256B1 (en) * 2013-08-08 2015-01-27 Cypress Semiconductor Corporation Serial data intermediary device, and related systems and methods
KR102187781B1 (ko) * 2013-12-09 2020-12-08 삼성디스플레이 주식회사 I2c 라우터 시스템
US10204065B2 (en) * 2014-02-07 2019-02-12 Ascensia Diabetes Care Holdings Ag Methods and apparatus for a multiple master bus protocol
US9665528B2 (en) 2014-11-20 2017-05-30 International Business Machines Corporation Bus serialization for devices without multi-device support
KR102450296B1 (ko) * 2017-12-26 2022-10-04 삼성전자주식회사 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
US10579581B2 (en) * 2018-02-28 2020-03-03 Qualcomm Incorporated Multilane heterogeneous serial bus
US10671531B2 (en) * 2018-07-13 2020-06-02 Seagate Technology Llc Secondary memory configuration for data backup
US10579572B2 (en) * 2018-07-20 2020-03-03 Dell Products, Lp Apparatus and method to provide a multi-segment I2C bus exerciser/analyzer/fault injector and debug port system
CN111124979B (zh) * 2019-10-31 2021-07-06 苏州浪潮智能科技有限公司 一种基于堆栈结构的i2c多主访问方法和系统
JP2022082839A (ja) * 2020-11-24 2022-06-03 エイブリック株式会社 バス調停回路及びそれを備えたデータ転送システム
CN114579491A (zh) * 2022-01-28 2022-06-03 新华三技术有限公司合肥分公司 一种集成电路总线复用装置以及网络设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825438A (en) 1982-03-08 1989-04-25 Unisys Corporation Bus error detection employing parity verification
US4610013A (en) 1983-11-08 1986-09-02 Avco Corporation Remote multiplexer terminal with redundant central processor units
GB2268817B (en) 1992-07-17 1996-05-01 Integrated Micro Products Ltd A fault-tolerant computer system
US5376928A (en) 1992-09-18 1994-12-27 Thomson Consumer Electronics, Inc. Exchanging data and clock lines on multiple format data buses
US5448703A (en) * 1993-05-28 1995-09-05 International Business Machines Corporation Method and apparatus for providing back-to-back data transfers in an information handling system having a multiplexed bus
US5522050A (en) 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
TW230808B (en) * 1993-06-04 1994-09-21 Philips Electronics Nv A two-line mixed analog/digital bus system and a station for use in such a system
US5598538A (en) * 1993-08-16 1997-01-28 Tektronix, Inc. SCSI multiplexer for coupling a computer local bus to a shared peripheral global bus
US5555372A (en) 1994-12-21 1996-09-10 Stratus Computer, Inc. Fault-tolerant computer system employing an improved error-broadcast mechanism
US5682484A (en) * 1995-11-20 1997-10-28 Advanced Micro Devices, Inc. System and method for transferring data streams simultaneously on multiple buses in a computer system
US5754807A (en) 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233635B1 (en) * 1997-07-10 2001-05-15 Samsung Electronics Co., Ltd. Diagnostic/control system using a multi-level I2C bus
KR100439640B1 (ko) * 1999-12-16 2004-07-12 가부시키가이샤 리코 옵션 기기의 제어 방법
US6823400B2 (en) 1999-12-16 2004-11-23 Ricoh Company, Ltd. Method and apparatus for serial communications between a host apparatus and optional equipment having unique identification values
EP1358564B1 (en) * 2001-02-08 2010-12-01 International Business Machines Corporation System having i2c self bus switching devices
JP2007133826A (ja) * 2005-11-14 2007-05-31 Fujitsu Ltd サイドバンド・バス設定回路
JP4640126B2 (ja) * 2005-11-14 2011-03-02 富士通株式会社 サイドバンド・バス設定回路
JP2008077486A (ja) * 2006-09-22 2008-04-03 Fuji Xerox Co Ltd シリアル通信制御装置及びシリアル通信方法

Also Published As

Publication number Publication date
KR19990009678A (ko) 1999-02-05
JP3320657B2 (ja) 2002-09-03
US6233635B1 (en) 2001-05-15
KR100224965B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
JPH1196090A (ja) Ｉ２ｃバス回路及びバス制御方法
US4451886A (en) Bus extender circuitry for data transmission
US5949982A (en) Data processing system and method for implementing a switch protocol in a communication system
US20060195639A1 (en) System and method for dynamically allocating inter integrated circuits addresses to multiple slaves
US4692862A (en) Rapid message transmission system between computers and method
US5574869A (en) Bus bridge circuit having configuration space enable register for controlling transition between various modes by writing the bridge identifier into CSE register
JPH11298511A (ja) ネットワークシステム
US6185651B1 (en) SCSI bus extender utilizing tagged queuing in a multi-initiator environment
JPS6239580B2 (ja)
US6970961B1 (en) Reliable and redundant control signals in a multi-master system
WO2002067515A1 (en) Method and system for generating multiple self-id packets on the 1394 bus using a standard phy chip
JP4683845B2 (ja) 通信モジュールにおいて隠しアドレスを実装するシステムおよび方法
KR100230375B1 (ko) 직렬 데이터 통신 시스템
JP2003124947A (ja) シリアル通信方式によるデージーチェーン・データ入出力システム
US5987558A (en) Method and apparatus for resolving over lapping selection and reselection operations of SCSI bus protocols
EP0482951B1 (en) Method of and system for data communication in communication network on automobile
JPS62129890A (ja) 電子楽器ネツトワ−クシステム
JP3704469B2 (ja) Ｉｏポート接続方式
JPS59171237A (ja) デ−タ転送方式
JP2616490B2 (ja) 共有データ蓄積方式
JPH03105656A (ja) バス制御方式
JP2002009799A (ja) マスタデバイス、スレーブデバイス、およびマスタ・スレーブシステム
JP2001067274A (ja) 主記憶装置の自己診断方式および方法
JP2000020458A (ja) バス制御回路及びその制御方法
JP2000148671A (ja) バス制御システムおよびバス制御装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees