KR20050122678A - 인터 인테그레이티드 회로 버스를 이용한 통신장치 및 그통신방법 - Google Patents

인터 인테그레이티드 회로 버스를 이용한 통신장치 및 그통신방법 Download PDF

Info

Publication number
KR20050122678A
KR20050122678A KR1020040048299A KR20040048299A KR20050122678A KR 20050122678 A KR20050122678 A KR 20050122678A KR 1020040048299 A KR1020040048299 A KR 1020040048299A KR 20040048299 A KR20040048299 A KR 20040048299A KR 20050122678 A KR20050122678 A KR 20050122678A
Authority
KR
South Korea
Prior art keywords
data
bus
communication device
microprocessor
receiver
Prior art date
Application number
KR1020040048299A
Other languages
English (en)
Inventor
이갑근
한동훈
김건태
이봉근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040048299A priority Critical patent/KR20050122678A/ko
Priority to US11/028,609 priority patent/US20050289273A1/en
Publication of KR20050122678A publication Critical patent/KR20050122678A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

버스를 이용한 통신장치 및 그 통신방법이 개시된다. 본 발명에 따른 버스를 이용한 통신장치는, 인터럽트 활성화 신호에 의해 수신된 데이터를 처리하는 마이크로프로세서, 외부기기로부터 전송되는 데이터를

Description

인터 인테그레이티드 회로 버스를 이용한 통신장치 및 그 통신방법 {Communication apparatus using inter integrated circuit bus and communication method thereof}
본 발명은 버스를 이용한 통신장치 및 그 통신방법에 관한 것으로, 더욱 상세하게는 독립된 마이크로프로세서가 I/O 확장기를 통해 연결됨으로써, 마이크로프로세서간의 충돌을 방지할 수 있는 버스를 이용한 통신장치 및 그 통신방법에 관한 것이다.
는 Inter Integrated Circuit의 약자로, IIC라고도 한다. 버스는 두 개의 선이 다양한 디바이스(device)들 간의 정보를 전송하며, 이때 하나의 선은 데이터용(SDA)으로 사용되고, 다른 하나의 선은 클럭용(SCL)으로 사용된다.
도 1은 종래의 버스를 이용한 통신시스템의 블럭도이다.
도 1을 참조하면, 독립된 기능을 수행하는 제1 통신장치(100)와 제2 통신장치(200)의 각 마이크로프로세서(미도시)가 버스를 통해 상호 연결되어 소정의 데이터를 송수신한다.
제1 통신장치(100) 및 제2 통신장치(200)는 버스를 통해 연결되어 데이터가 송수신된다. 그러나, 버스만을 이용하여 데이터를 전송하는 경우, 데이터의 전송방향을 결정할 수 없는 문제점이 있으므로, 버스에서의 데이터 전송방향을 결정하기 위한 방안으로 두개의 인터럽트를 이용한다.
즉, 도 1에 도시된 바와 같이, 제1 통신장치(100)로부터 제2 통신장치(200)에 데이터를 전송하고자 하는 경우에는, 인터럽트 A를 활성화 시킨 후 데이터를 전송한다. 이때, 제1 통신장치(100)는 마스터(master) 입장에서 포트를 출력으로 설정하고, 제2 통신장치(200)는 슬레이브(slave) 입장에서 포트를 입력으로 설정한다.
또한, 제2 통신장치(200)로부터 제1 통신장치(100)에 데이터를 전송하고자 하는 경우에는, 인터럽트 B를 활성화 시킨 후 데이터를 전송한다. 이때, 제2 통신장치(200)는 마스터 입장에서 포트를 출력으로 설정하고, 제1 통신장치(100)는 슬레이브 입장에서 포트를 입력으로 설정한다.
이와 같은 통신 시스템은 버스만을 이용하여 통신하는 경우보다는 안정적인 신호의 송수신이 가능하나, 제1 통신장치(100) 및 제 2 통신장치(200)의 마이크로프로세서의 프로그램 수행주기, 현재 수행중인 프로그램의 우선순위 등에 의해 데이터 전송시 에러가 발생할 소지가 있다.
또한, 제1 통신장치(100) 및 제2 통신장치(200)가 데이터의 송수신을 위해서는 포트를 출력 및 입력으로 변경하여야 한다. 이때, 각 장치가 동일 클럭의 포트를 사용하더라도 완전히 동일할 수 없으므로, 인터럽트 A 및 B의 활성화 이후, 버스를 통해 데이터를 전송하는 시점까지의 시간 결정에 문제가 발생한다.
즉, 출력 및 입력 변경 시점의 오차가 발생할 수 있으므로, 제1 통신장치(100) 및 제2 통신장치(200) 중 어느 하나의 장치가 출력 및 입력을 변경하기 이전에 데이터가 전송될 경우, 데이터가 손실될 우려가 있다.
따라서, 본 발명의 목적은 버스를 통해 연결되어 데이터를 송수신하는 독립된 마이크로프로세서가 버퍼(buffer) 역할을 수행하는 I/O 확장기를 통해 연결되는 버스를 이용한 통신장치 및 그 통신방법을 제공하고자 하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 버스를 이용한 통신장치는,인터럽트 활성화 신호에 의해 수신된 데이터를 처리하는 마이크로프로세서, 외부기기로부터 전송되는 데이터를 버스를 통해 수신하고, 데이터가 소정 단위 수신될 때까지 데이터를 일시적으로 저장하는 제1 수신부, 및 인터럽트 활성화 신호를 발생하며, 제1 수신부로부터 소정 단위로 출력되는 데이터를 수신하여 마이크로프로세서로 전송하는 제2 수신부를 포함한다.
바람직하게, 제1 수신부는 외부기기로부터 버스를 통해 전송된 데이터를 8비트의 데이터로 변환하여 출력하는 제1 I/O 확장기를 포함할 수 있다.
또한 바람직하게, 제2 수신부는 제1 I/O 확장기에 의해 변환된 8비트의 데이터를 직렬 데이터로 변환하여 출력하는 제2 I/O 확장기를 포함할 수 있다.
또한 바람직하게, 제2 수신부와 마이크로프로세서간의 데이터 전송은, 버스를 통해 이루어질 수 있다.
또한 바람직하게, 마이크로프로세서는 버스를 통해 외부기기로 처리된 데이터를 전송할 수 있다.
한편, 버스를 이용한 통신장치의 통신방법은, 제1 수신부가 외부기기로부터 전송되는 데이터를 버스를 통해 수신하며, 데이터가 소정 단위 수신될 때가지 일시 저장한 후, 소정 단위의 데이터를 제2 수신부로 전송하는 단계, 제2 수신부에 의해 인터럽트 활성화 신호가 발생하는 단계, 제2 수신부가 수신한 데이터를 마이크로프로세서로 전송하는 단계, 및 마이크로프로세서로부터 수신된 데이터를 처리하는 단계를 포함한다.
바람직하게, 제2 수신부로 전송하는 단계는, 제1 수신부가 외부기기로부터 버스를 통해 전송된 데이터를 8비트의 데이터로 변환하여 제2 전송부에 전송할 수 있다.
또한 바람직하게, 마이크로프로세서로 전송하는 단계는, 제2 수신부가 8비트의 데이터를 직렬 데이터로 변환하여 마이크로프로세서에 전송할 수 있다.
또한 바람직하게, 마이크로프로세서로 전송하는 단계는, 버스를 통해 이루어질 수 있다.
또한 바람직하게, 마이크로프로세서로부터 처리된 데이터를 외부기기로 전송하는 단계를 더 포함할 수 있다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 버스를 이용한 통신장치를 적용한 통신시스템의 블럭도이다.
본 실시예에 따르면, 통신장치(300 또는 400)는 외부기기 즉, 다른 통신장치(300 또는 400)와 연결되어 데이터를 상호 송수신하는 것으로, 이를 설명하기 위하여 제1 통신장치(300)와 제2 통신장치(400)가 버스를 통해 연결된 상태를 도 2에 도시하였다.
본 발명에 따른 제1 통신장치(300)는 제1 송수신부, 제2 송수신부, 및 제1 마이크로프로세서(330)를 포함하며, 제2 통신장치(400)는 제1 송수신부, 제2 송수신부, 및 제2 마이크로프로세서(430)를 포함한다.
본 발명의 바람직한 일 실시예에 따르면, 제1 내지 제2 송수신부는 I/O 확장기(expander)를 적용한다. 여기서, 제1 통신장치(300)의 제1 송수신부는 제1 I/O 확장기(310), 제2 송수신부는 제2 I/O 확장기(320)인 것으로 나타내었으며, 제2 통신장치(400)의 제1 송수신부는 제3 I/O 확장기(410), 제 2 송수신부는 제4 I/O 확장기(420)인 것으로 나타내었다.
하기에서는 제2 통신장치(400)로부터 제1 통신장치(300)에 데이터가 전송될 경우를 설명하기 위하여 제1 I/O 확장기(310), 제2 I/O 확장기(320), 제1 마이크로프로세서(330)에 대하여 언급한다.
제1 I/O 확장기(310)는 제2 통신장치(400)의 제2 마이크로프로세서(430)로부터 버스를 통해 전송되는 직렬 데이터(SDA)를 수신하며, 수신된 데이터가 소정단위 수신될 때까지 데이터를 일시저장하여 소정 단위의 데이터를 출력한다.
제2 I/O 확장기(320)는 제2 통신장치(400)의 제2 마이크로프로세서(430)로부터 제1 I/O 확장기(310)에 전송된 데이터를 입력받으며, 인터럽트 활성화 신호를 발생하여 제1 마이크로프로세서(330)가 데이터를 수신할 수 있는 준비를 하도록 한다.
제1 마이크로프로세서(330)는 제2 I/O 확장기(320)로부터 발생되는 인터럽트 활성화 신호에 의해 데이터를 수신할 준비를 하고, 제2 I/O 확장기(320)로부터 전송되는 데이터를 수신하여 처리한다.
상기와 달리, 데이터가 제1 통신장치(300)로부터 제2 통신장치(400)에 전송될 경우에는, 제1 I/O 확장기(310), 제2 I/O 확장기(320), 및 제1 마이크로프로세서(330)의 역할이 각각 제3 I/O 확장기(410), 제4 I/O 확장기(420), 및 제2 마이크로프로세서(430)에 의해 수행된다.
도 3은 도 2의 제1 I/O 확장기(310)의 블럭도이다.
도 3을 참조하여, 도 2에 도시된 제1 통신장치(300)의 제1 I/O 확장기(310)에 대하여 보다 상세히 살펴본다. 제2 통신장치(400)의 제3 I/O 확장기(410)도 이와 동일한 구성을 갖는다.
본 발명의 일 실시예에 따른 제1 I/O 확장기(310)는 입력필터부(311), 시프트 레지스터(312), 및 입출력 포트(313)를 포함한다.
입력필터부(311)는 제2 통신장치(400)의 제2 마이크로프로세서(430)로부터 버스를 통해 전송되는 직렬 데이터(SDA)를 입력받으며, 노이즈를 필터링하여 출력한다.
시프트 레지스터(312)는 입력필터부(311)를 통해 입력된 데이터를 수신하여 데이터가 소정 단위 예컨데, 8비트가 수신될때까지 데이터를 일시 저장한다.
통상적으로, 시프트 레지스터(312)는 복수개의 D-플립플롭(Flip Flop)이 순차적으로 연결되는 구조로, 입력되는 데이터를 저장 또는 이동하기 위하여 사용된다. 이에 따라, 제1 I/O 확장기(310)가 시프트 레지스터(312)에 의해 데이터를 일시 저장하는 버퍼 역할을 수행할 수 있다.
입출력 포트(313)는 시프트 레지스터(312)로부터 출력되는 데이터를 8비트의 데이터(P0 내지 P7)로 변환하여 출력한다.
도 4는 도 2의 제2 I/O 확장기(320)의 블럭도이다.
도 4를 참조하여, 도 2에 도시된 제1 통신장치(300)의 제2 I/O 확장기(320)에 대하여 보다 상세히 살펴본다. 제2 통신장치(400)의 제4 I/O 확장기(420)도 이와 동일한 구성을 갖는다.
제2 I/O 확장기(320)는 제1 I/O 확장기(310)와 마찬가지로 입력필터부(321), 시프트 레지스터(322), 및 입출력 포트(323)를 포함하나, 여기에 인터럽트 발생부(324)를 더 포함한다.
입력필터부(321)는 제1 I/O 확장기(310)의 입출력 포트(313)로부터 출력되는 8비트의 데이터(P0 내지 P7)를 입력받는다.
시프트 레지스터(322)는 입력필터부(321)를 통해 입력된 데이터를 수신하여 데이터를 일시 저장한다.
입출력 포트(323)는 시프트 레지스터(322)로부터 출력되는 데이터를 직렬 데이터(SDA)로 변환하여 출력한다.
인터럽트 발생부(324)는 시프트 레지스터(322)로부터 입출력 포트(323)에 데이터가 입력되면, 인터럽트 활성화 신호를 발생시켜 인터럽트(INT)를 출력한다. 인터럽트 발생부(324)의 인터럽트 활성화 신호에 의해 제1 마이크로프로세서(330)가 데이터를 수신할 준비를 하게 된다.
도 5는 본 발명에 따른 버스를 이용한 통신장치의 통신방법을 설명하기 위한 흐름도이다.
여기에서는, 도 1 내지 도 5를 참조하여 본 발명에 따른 버스를 통해 데이터를 상호 송수신하는 제1 통신장치(300)와 제2 통신장치(400)간의 통신방법을 설명한다.
제2 통신장치(400)의 제2 마이크로프로세서(430)로부터 제1 통신장치(300)의 제1 I/O 확장기(310)로 데이터가 전송된다(S500).
제1 I/O 확장기(310)는 입력필터부(311)에 의해 제2 통신장치(400)의 제2 마이크로프로세서(430)로부터 전송되는 직렬 데이터를 수신하고, 시프트 레지스터(312)에 의해 데이터가 소정단위(8비트) 수신될 때까지 일시 저장한다. 이후, 시프트 레지스터(312)에 데이터가 소정단위 수신되면, 입출력 포트(313)를 통해 출력한다(S510).
제1 I/O 확장기(310)의 입출력 포트(313)로부터 제2 I/O 확장기(320)의 입력필터부(321) 및 시프트 레지스터(322)에 순차적으로 8비트의 데이터가 전송되고(S520), 제2 I/O 확장기(320)는 인터럽트 발생부(324)에 의해 인터럽트 활성화 신호를 발생한다(S530).
여기서, 제2 I/O 확장기(320)의 인터럽트 발생부(324)로부터 발생한 인터럽트 활성화 신호는 제1 마이크로프로세서(330)로 입력되며, 이에 의해 제1 마이크로프로세서(330)는 데이터를 수신할 준비를 한다.
제2 I/O 확장기(320)의 입출력 포트(323)를 통해 데이터가 제1 마이크로프로세서(330)에 전송되며(S540), 제1 마이크로프로세서(33)는 이를 수신하여 처리한다(S550).
본 실시예에서는, 제2 통신장치(400)로부터 제1 통신장치(300)에 데이터를 전송하는 것을 예로 들어 설명하였으나, 이를 변경하여 제1 통신장치(300)로부터 제2 통신장치(400)로 데이터를 전송하고자 하는 경우에도 상기의 방법이 동일하게 적용된다.
이상 설명한 바와 같이, 본 발명에 따른 버스를 이용한 통신장치 및 그 통신방법은 독립된 두 장치의 마이크로프로세서들이 직접 연결되지 않고, 버퍼 역할을 수행하는 I/O 확장기를 통해 연결됨으로써, 두 장치간의 데이터 송수신 시점의 오차발생을 방지하여 데이터의 손실을 방지할 수 있으며, 이로 인해 두 장치의 마이크로프로세서들간의 충돌을 방지할 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
도 1은 종래의 버스를 이용한 통신시스템의 블럭도,
도 2는 본 발명의 일 실시예에 따른 버스를 이용한 통신장치를 적용한 통신시스템의 블럭도,
도 3은 도 2의 제1 I/O 확장기의 블럭도,
도 4는 도 2의 제2 I/O 확장기의 블럭도, 그리고
도 5는 본 발명에 따른 버스를 이용한 통신장치의 통신방법을 설명하기 위한 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
300 : 제1 통신장치 310 : 제1 I/O 확장기
320 : 제2 I/O 확장기 330 : 제1 마이크로프로세서
400 : 제2 통신장치 410 : 제3 I/O 확장기
420 : 제4 I/O 확장기 430 : 제2 마이크로프로세서

Claims (10)

  1. 외부기기와 버스를 통해 데이터를 상호 송수신하는 통신장치에 있어서,
    인터럽트 활성화 신호에 의해 수신된 데이터를 처리하는 마이크로프로세서;
    상기 외부기기로부터 전송되는 데이터를 상기 버스를 통해 수신하고, 상기 데이터가 소정 단위 수신될 때까지 상기 데이터를 일시적으로 저장하는 제1 수신부; 및
    상기 인터럽트 활성화 신호를 발생하며, 상기 제1 수신부로부터 소정 단위로 출력되는 데이터를 수신하여 상기 마이크로프로세서로 전송하는 제2 수신부;를 포함하는 것을 특징으로 하는 버스를 이용한 통신장치.
  2. 제 1 항에 있어서,
    상기 제1 수신부는 상기 외부기기로부터 상기 버스를 통해 전송된 데이터를 8비트의 데이터로 변환하여 출력하는 제1 I/O 확장기를 포함하는 것을 특징으로 하는 버스를 이용한 통신장치.
  3. 제 2 항에 있어서,
    상기 제2 수신부는 상기 제1 I/O 확장기에 의해 변환된 8비트의 데이터를 직렬 데이터로 변환하여 출력하는 제2 I/O 확장기를 포함하는 것을 특징으로 하는 버스를 이용한 통신장치.
  4. 제 1 항에 있어서,
    상기 제2 수신부와 상기 마이크로프로세서간의 데이터 전송은, 버스를 통해 이루어지는 것을 특징으로 하는 버스를 이용한 통신장치.
  5. 제 1 항에 있어서,
    상기 마이크로프로세서는 상기 버스를 통해 상기 외부기기로 처리된 데이터를 전송하는 것을 특징으로 하는 버스를 이용한 통신장치.
  6. 외부기기와 버스를 통해 연결되어 상기 외부기기로부터 데이터를 수신하는 제1 수신부, 상기 제1 수신부로부터 출력되는 데이터를 수신하는 제2 수신부, 상기 제2수신부로부터 출력되는 데이터를 수신하는 마이크로프로세서를 포함하는 버스를 이용한 통신장치의 통신방법에 있어서,
    상기 제1 수신부가 상기 외부기기로부터 전송되는 데이터를 상기 버스를 통해 수신하며, 상기 데이터가 소정 단위 수신될 때가지 일시 저장한 후, 상기 소정 단위의 데이터를 상기 제2 수신부로 전송하는 단계;
    상기 제2 수신부에 의해 인터럽트 활성화 신호가 발생하는 단계;
    상기 제2 수신부가 수신한 데이터를 상기 마이크로프로세서로 전송하는 단계; 및
    상기 마이크로프로세서가 수신된 데이터를 처리하는 단계;를 포함하는 것을 특징으로 하는 버스를 이용한 통신장치의 통신방법.
  7. 제 6 항에 있어서,
    상기 제2 수신부로 전송하는 단계는, 상기 제1 수신부가 상기 외부기기로부터 상기 버스를 통해 전송된 데이터를 8비트의 데이터로 변환하여 상기 제2 전송부에 전송하는 것을 특징으로 하는 버스를 이용한 통신장치의 통신방법.
  8. 제 7 항에 있어서,
    상기 마이크로프로세서로 전송하는 단계는, 상기 제2 수신부가 상기 8비트의 데이터를 직렬 데이터로 변환하여 상기 마이크로프로세서에 전송하는 것을 특징으로 하는 버스를 이용한 통신장치의 통신방법.
  9. 제 6 항에 있어서,
    상기 마이크로프로세서로 전송하는 단계는, 버스를 통해 이루어지는 것을 특징으로 하는 버스를 이용한 통신장치의 통신방법.
  10. 제 6 항에 있어서,
    상기 마이크로프로세서로부터 처리된 데이터를 상기 외부기기로 전송하는 단계를 더 포함하는 것을 특징으로 하는 버스를 이용한 통신장치의 통신방법.
KR1020040048299A 2004-06-25 2004-06-25 인터 인테그레이티드 회로 버스를 이용한 통신장치 및 그통신방법 KR20050122678A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040048299A KR20050122678A (ko) 2004-06-25 2004-06-25 인터 인테그레이티드 회로 버스를 이용한 통신장치 및 그통신방법
US11/028,609 US20050289273A1 (en) 2004-06-25 2005-01-05 Communication apparatus using inter integrated circuit bus and communication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048299A KR20050122678A (ko) 2004-06-25 2004-06-25 인터 인테그레이티드 회로 버스를 이용한 통신장치 및 그통신방법

Publications (1)

Publication Number Publication Date
KR20050122678A true KR20050122678A (ko) 2005-12-29

Family

ID=35507413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048299A KR20050122678A (ko) 2004-06-25 2004-06-25 인터 인테그레이티드 회로 버스를 이용한 통신장치 및 그통신방법

Country Status (2)

Country Link
US (1) US20050289273A1 (ko)
KR (1) KR20050122678A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4341043B2 (ja) * 1995-03-06 2009-10-07 真彦 久野 Ｉ／ｏ拡張装置，外部記憶装置，この外部記憶装置へのアクセス方法及び装置
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US6286073B1 (en) * 1998-12-01 2001-09-04 Lucent Technologies Inc. Integrated circuit interface between a personal computer and an external device
US6339806B1 (en) * 1999-03-23 2002-01-15 International Business Machines Corporation Primary bus to secondary bus multiplexing for I2C and other serial buses
US6438624B1 (en) * 1999-03-30 2002-08-20 International Business Machines Corporation Configurable I/O expander addressing for I/O drawers in a multi-drawer rack server system
US6842806B2 (en) * 2001-05-29 2005-01-11 Sun Microsystems, Inc. Method and apparatus for interconnecting wired-AND buses
US6816939B2 (en) * 2002-05-09 2004-11-09 International Business Machines Corporation Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
JP2005128747A (ja) * 2003-10-23 2005-05-19 Fujitsu Ltd シリアル転送バス用の送受信マクロを有する集積回路装置
KR20050076924A (ko) * 2004-01-26 2005-07-29 삼성전자주식회사 양방향 통신이 가능한 ｉ2ｃ 통신시스템 및 그 방법

Also Published As

Publication number Publication date
US20050289273A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
CN103714029B (zh) 新型二线同步通信协议及应用
CN109902053A (zh) 一种基于双控制器的spi通信方法、终端设备及存储介质
US20080235405A1 (en) USB controller and a testing method of the USB controller
US7590146B2 (en) Information processing unit
US9197394B2 (en) Clock for serial communication device
US11782474B2 (en) Clock control method, apparatus, and device, and storage medium
CN112243209B (zh) 通信装置及通信系统
US8422613B2 (en) Clock-synchronous communication apparatus and communication system
US20100306422A1 (en) Communication apparatus
CN101464844B (zh) 一种ram使用权的控制方法及总线接口
JP4737049B2 (ja) 通信システム及び電子制御装置
KR20050122678A (ko) 인터 인테그레이티드 회로 버스를 이용한 통신장치 및 그통신방법
US7085325B2 (en) Serial interface unit with transmit monitor
JP2006304011A (ja) インタフェース回路
JP2958601B2 (ja) データ通信方式
EP3038375A1 (en) Communication verification system and method of using the same
KR101276837B1 (ko) 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치
KR101377066B1 (ko) 멀티 채널 시리얼 통신 장치
JP2005512439A (ja) クロックドインターフェイスを有するシステム
JPH07146842A (ja) バスインターフェース回路
KR100460994B1 (ko) 직접 메모리 액세스 기능을 구비한 광대역 입출력 장치 및그 방법
KR0143684B1 (ko) I2c 프로토콜 지원용 인터페이스
JP2003152745A (ja) データ伝送システム、送信装置及び受信装置
JP2949118B1 (ja) バス通信型エンコーダ装置のエンコーダデータ出力方法
KR19980035115A (ko) 시리얼 인터페이스를 위한 데이터 수신 방법 및 그 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid