CN111124979B - 一种基于堆栈结构的i2c多主访问方法和系统 - Google Patents
一种基于堆栈结构的i2c多主访问方法和系统 Download PDFInfo
- Publication number
- CN111124979B CN111124979B CN201911053220.XA CN201911053220A CN111124979B CN 111124979 B CN111124979 B CN 111124979B CN 201911053220 A CN201911053220 A CN 201911053220A CN 111124979 B CN111124979 B CN 111124979B
- Authority
- CN
- China
- Prior art keywords
- layer
- data
- transport
- feedback data
- encapsulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000005540 biological transmission Effects 0.000 claims abstract description 61
- 239000000284 extract Substances 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 14
- 238000005538 encapsulation Methods 0.000 claims description 7
- 230000009471 action Effects 0.000 claims description 6
- 238000013461 design Methods 0.000 abstract description 14
- 238000011161 development Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 238000004590 computer program Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000013468 resource allocation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000002054 transplantation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
Abstract
本发明公开了一种基于堆栈结构的I2C多主访问方法，包括以下步骤：I2C传输栈中的业务层接收主控设备发送的I2C数据；业务层将I2C数据封装并发送到I2C传输栈中的传输层；传输层将封装的I2C数据提取并发送到I2C传输栈中的设备层；设备层将封装的I2C数据解除封装，提取I2C数据并通过下行I2C总线发送到被控设备；设备层接收被控设备发送回的反馈数据，将反馈数据封装并发送回传输层，并由传输层发送回业务层；业务层将封装的反馈数据解除封装并发送回端口相连接的主控设备。本发明还公开了一种计算机系统。本发明提出的基于堆栈结构的I2C多主访问方法以及设备通过多层模型的设计提高了系统的可扩展性和可移植性，并且提高了开发效率，节约成本。
Description
技术领域
本发明涉及计算机领域，更具体地，特别是指一种基于堆栈结构的I2C多主访问方法和系统。
背景技术
最近十年，物联网行业快速增长。据资料预估，至2020年，将会有250亿设备接入互联网。大规模的设备接入带来的最大问题是网络上将会产生大量的流量。因此，为承载如此大规模的网络流量，对网络设备提出了更高的要求。目前主流的网络设备厂商单个交换机内最多已经达到了128个端口，每个端口支持单向100G的网络带宽。如此多的端口带来的直接影响是增加了设计的复杂度。这种设计的复杂度的其中一个方面体现在系统的管理链路的设计上。
网络设备中的大量的器件都是通过系统管理总线(System Management Bus，简称SMBus)管理的，例如对于100G的光模块来说，对其状态的监控和设置都是通过集成电路总线(Inter－Integrated Circuit，简称I2C)链路来完成的。目前主流的白盒网络设备沿用服务器的设计思路，除了CPU之外还在系统中引入了BMC的管理平面，因此白盒网络设备的I2C链路设计需要考虑双主控的使用情景。这对于动辄上百个I2C器件的网络设备来说，将会是一个不小的挑战。
目前双主控的I2C系统主要有以下两种架构，分别是基于仲裁模块的双主架构和基于点对点的多主架构。图1示出了现有技术中基于仲裁模块的双主构架的结构示意图。这种架构的特点在于通过一个仲裁模块来为2个主控设备之间做切换。其优点在于方案成熟，仲裁模块有很多商业化可选方案。缺点在于仲裁的判断条件简单，仅能从电气层面上做仲裁，无法从逻辑层面来引入更多的仲裁算法，另外该架构仅支持双主控的模式，无法拓展至多主控的情况。图2示出了现有技术中基于点对点的多主构架的结构示意图，这种架构的特点在于使用了一个I2C控制器，这种控制器一般使用可编程器件来实现。其优点在于双主的切换算法可以通过编程来灵活定义，支持多主控，支持预读取等功能。缺点在于可移植性差，对于不同的项目需要重新编写程序。因此，急需一套新的控制系统在保证系统的灵活性和可靠性外，同时保证较高的可移植性和可拓展性。
发明内容
有鉴于此，本发明实施例的目的在于提供一种基于堆栈结构的I2C多主访问方法和设备，解决目前系统架构设计中所遇到的多个主控设备的设计难点，并且解决多主控设备系统中的可靠性、可扩展性和可移植性的问题。
基于上述目的，本发明一方面提供了一种基于堆栈结构的I2C多主访问方法，该方法包括以下步骤：
I2C传输栈中的业务层接收主控设备发送的I2C数据；
业务层将I2C数据封装并发送到I2C传输栈中的传输层；
传输层将封装的I2C数据提取并发送到I2C传输栈中的设备层；
设备层将封装的I2C数据解除封装，提取I2C数据并通过下行I2C总线发送到被控设备；
设备层接收被控设备发送回的反馈数据，将反馈数据封装并发送回传输层，并由传输层发送回业务层；
业务层将封装的反馈数据解除封装并发送回端口相连接的主控设备。
根据本发明的基于堆栈结构的I2C多主访问方法的实施例，业务层将I2C数据封装并发送到I2C传输栈中的传输层还包括：
响应于业务层将I2C数据封装完成，业务层为封装的I2C数据标注端口号以及附加信息。
根据本发明的基于堆栈结构的I2C多主访问方法的实施例，附加信息包括传输层对封装的I2C数据的处理动作。
根据本发明的基于堆栈结构的I2C多主访问方法的实施例，业务层将I2C数据封装并发送到I2C传输栈中的传输层还包括：
传输层判断传输层的资源池是否锁定；
响应于资源池锁定，I2C数据发送到传输层队列等待资源池解除锁定。
根据本发明的基于堆栈结构的I2C多主访问方法的实施例，设备层接收被控设备发送回的反馈数据，将反馈数据封装并发送回传输层，并由传输层发送回业务层还包括：
响应于传输层将封装的反馈数据发送回业务层完成，传输层对资源池进行解锁操作。
根据本发明的基于堆栈结构的I2C多主访问方法的实施例，业务层将封装的反馈数据解除封装并发送回端口相连接的主控设备还包括：
根据标注的端口号确定反馈数据相对应的端口。
另一方面，本发明还提供了一种计算机系统，该设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现以下步骤：
I2C传输栈中的业务层接收主控设备发送的I2C数据；
业务层将I2C数据封装并发送到I2C传输栈中的传输层；
传输层将封装的I2C数据提取并发送到I2C传输栈中的设备层；
设备层将封装的I2C数据解除封装，提取I2C数据并通过下行I2C总线发送到被控设备；
设备层接收被控设备发送回的反馈数据，将反馈数据封装并发送回传输层，并由传输层发送回业务层；
业务层将封装的反馈数据解除封装并发送回端口相连接的主控设备。
根据本发明的计算机系统的实施例，业务层将I2C数据封装并发送到I2C传输栈中的传输层还包括：
响应于业务层将I2C数据封装完成，业务层为封装的I2C数据标注端口号以及附加信息。
根据本发明的计算机系统的实施例，业务层将I2C数据封装并发送到I2C传输栈中的传输层还包括：
传输层判断传输层的资源池是否锁定；
响应于资源池锁定，I2C数据发送到传输层队列等待资源池解除锁定。
根据本发明的计算机系统的实施例，设备层接收被控设备发送回的反馈数据，将反馈数据封装并发送回传输层，并由传输层发送回业务层还包括：
响应于传输层将封装的反馈数据发送回业务层，传输层对资源池进行解锁操作。
本发明至少具有以下有益技术效果：本发明提供了一种基于堆栈结构的I2C多主访问方法，通过栈型结构的设计解决了多主控系统里针对可靠性、可扩展性和可移植性的设计难点。相比于基于仲裁模块的传统方案，本发明通过传输层的调度，更加高效的为每一次的I2C访问操作分配资源，从而避免了传统双主方案里经常会遇到的两个主控设备互相干扰对方的问题。相比于点对点的传统方案，本发明通过多层模型的设计，提高了系统的可扩展性和可移植性，仅需要改动少量的代码即可实现新系统的移植，从而提高了开发效率，节约成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1示出了现有技术中基于仲裁模块的双主构架的结构示意图；
图2示出了现有技术中基于点对点的多主构架的结构示意图；
图3示出了根据本发明的基于堆栈结构的I2C多主访问系统的实施例的结构示意图；
图4示出了根据本发明的基于堆栈结构的I2C多主访问系统的实施例的I2C传输栈结构示意图；
图5示出了根据本发明的基于堆栈结构的I2C多主访问方法的实施例的示意性框图；
图6示出了根据本发明的基于堆栈结构的I2C多主访问方法的实施例的I2C传输栈处理流程图；
图7示出了根据本发明的基于堆栈结构的I2C多主访问系统的一种实施例的具体结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
图3示出的是根据本发明的基于堆栈结构的I2C多主访问方法的实施例的结构示意图。如图3所示，基于堆栈结构的I2C多主访问系统包括主控设备、栈处理模块、被控设备。
1到n个主控设备10通过I2C接口连接到栈处理模块20的1到n个端口2上。栈处理模块20是由现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者单片微型计算机(Microcontroller Unit，简称MCU)所组成，内部烧录有集成了I2C传输栈40的程序。图4示出了根据本发明的基于堆栈结构的I2C多主访问系统的实施例的I2C传输栈40结构示意图。栈处理模块20的下行链路通过一个下行I2C总线3和1到n个被控设备30连接。其中I2C传输栈40是本发明的核心，其是由3层模块组成了一种堆栈结构。该3层模块分别为业务层4、传输层5和设备层6。其中，业务层4位于堆栈的栈顶，设备层6位于栈底，传输层5位于中间。
图5示出了根据本发明的基于堆栈结构的I2C多主访问方法的实施例的示意性框图，在如图5所示的实施例中，该方法至少包括如下步骤：
S100、业务层将I2C数据封装并发送到I2C传输栈中的传输层；
传输层将封装的I2C数据提取并发送到I2C传输栈中的设备层；
S200、设备层将封装的I2C数据解除封装，提取I2C数据并通过下行I2C总线发送到被控设备；
S300、设备层接收被控设备发送回的反馈数据，将反馈数据封装并发送回传输层，并由传输层发送回业务层；
S400、业务层将封装的反馈数据解除封装并发送回端口相连接的主控设备。
根据本发明的基于堆栈结构的I2C多主访问方法的实施例，业务层将I2C数据封装并发送到I2C传输栈中的传输层还包括：
响应于业务层将I2C数据封装完成，业务层为封装的I2C数据标注端口号以及附加信息。
I2C主控设备10的每一次发出指令，都会从业务层4进入堆栈，在每一个子层中处理完之后发给下一个子层，最终从设备层6发给对应的被控设备30。被控设备30收到指令后作出反馈，发出的反馈信息通过设备层6反馈给堆栈，经过3层处理后最终从业务层4出栈，至此完成了主控设备10与被控设备30之间的一次I2C访问操作。这种多层的传输栈结构层与层之间互不依赖，每一层的处理动作只在本层内进行。这样的结构保证了系统的可靠性、可扩展性和可移植性。可靠性是因为多个主控设备10的I2C指令经过业务层4的封装后发往传输层5，在传输层5内按照先入先出的原则做调度，保证了多个主控设备10的指令都可以得到响应，不需要通过仲裁来为两个主控设备10做资源分配，保证了系统的高可靠性；可扩展性是指业务层4可以根据实际需要设计多个端口2，从而可以支持多个主控设备10；可移植性是指通过分层结构，来保证移植的时候仅需要对业务层4和设备层6来做适配，不需要再重写代码，从而实现高可移植性。
根据本发明的基于堆栈结构的I2C多主访问方法的一些实施例，其中，业务层将I2C数据封装并发送到I2C传输栈中的传输层还包括：
响应于业务层将I2C数据封装完成，业务层为封装的I2C数据标注端口号以及附加信息。
根据本发明的基于堆栈结构的I2C多主访问方法的一些实施例，其中，附加信息包括传输层对封装的I2C数据的处理动作。
图6示出了根据本发明的基于堆栈结构的I2C多主访问方法的实施例的I2C传输栈40处理流程图。如图6所示，处理流程开始启动之后，主控设备10会通过所连接的端口2向I2C传输栈的业务层4发送I2C数据。业务层4收到I2C数据后会对I2C数据进行封装，为I2C数据标注端口号和附加信息。其中，附加信息包括传输层对数据的处理动作等。
根据本发明的基于堆栈结构的I2C多主访问方法的一些实施例，其中，业务层将I2C数据封装并发送到I2C传输栈中的传输层还包括：
传输层判断传输层的资源池是否锁定；
响应于资源池锁定，I2C数据发送到传输层队列等待资源池解除锁定。
如图6所示，传输层5在收到I2C数据后会判断传输层5的资源池是否锁定，如果锁定说明此时资源正在被占用，该I2C数据需要进入一个队列里等待上一次操作的完成。直到资源池解锁后，传输层5将队列里的I2C数据提取并发送给设备层6。设备层6会将业务层4封装的I2C数据解封装，将主控设备10的原始指令提取出来后发到下行I2C总线3上，并等待被控设备30的回应。
根据本发明的基于堆栈结构的I2C多主访问方法的一些实施例，其中，设备层接收被控设备发送回的反馈数据，将反馈数据封装并发送回传输层，并由传输层发送回业务层还包括：
响应于传输层将封装的反馈数据发送回业务层完成，传输层对资源池进行解锁操作。
如图6所示，在得到被控设备30的反馈信息或者异常信息之后，重新封装信息数据并发往传输层5，传输层5发给业务层4并根据需求对资源池进行解锁等操作。
根据本发明的基于堆栈结构的I2C多主访问方法的一些实施例，其中，业务层将封装的反馈数据解除封装并发送回端口相连接的主控设备还包括：
根据标注的端口号确定反馈数据相对应的端口。
如图6所示，业务层4收到封装的数据并解除封装后，根据数据里的端口号将设备反馈的指令发送给对应端口2的主控设备10。至此，整个流程结束。
图7示出了根据本发明的基于堆栈结构的I2C多主访问系统的一种实施例的具体结构示意图。如图7所示，该实施例是一种基于混合架构的光模块控制系统，该包括光模块控制系统包括处理器、控制模块、多路选择模块。
其中，基于堆栈结构的I2C多主访问系统包括：主控设备10，被控设备30，以及集成有I2C传输栈40程序的栈处理模块20。
在该实施例中，栈处理模块20选择Xilinx公司的Spartan-6系列的FPGA来实现。主控设备10之一的第一主控设备7是使用的Intel公司的Xeon-D系列的CPU。该系列的CPU包括一组对外的I2C控制接口，另一个主控设备10中的第二主控设备8是使用的Aspeed公司的AST2520BMC芯片实现。的第一主控设备7和第二主控设备8连接到栈处理模块20的2个端口2上，其中被控设备30包括128个光模块等，通过菊花链的形式挂在栈处理模块20的下行I2C总线3上。由于被控设备30数量较多，出于对I2C驱动能力的考虑，在菊花链上每隔4个被控设备30会设置一个驱动模块1，该驱动模块1选择NXP公司的PCA9617芯片。
另一方面，本发明还提供了一种计算机系统，该设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现以下步骤：
I2C传输栈中的业务层接收主控设备发送的I2C数据；
业务层将I2C数据封装并发送到I2C传输栈中的传输层；
传输层将封装的I2C数据提取并发送到I2C传输栈中的设备层；
设备层将封装的I2C数据解除封装，提取I2C数据并通过下行I2C总线发送到被控设备；
设备层接收被控设备发送回的反馈数据，将反馈数据封装并发送回传输层，并由传输层发送回业务层；
业务层将封装的反馈数据解除封装并发送回端口相连接的主控设备。
根据本发明的计算机系统的一些实施例，其中，业务层将I2C数据封装并发送到I2C传输栈中的传输层还包括：
响应于业务层将I2C数据封装完成，业务层为封装的I2C数据标注端口号以及附加信息。
根据本发明的计算机系统的一些实施例，其中，业务层将I2C数据封装并发送到I2C传输栈中的传输层还包括：
传输层判断传输层的资源池是否锁定；
响应于资源池锁定，I2C数据发送到传输层队列等待资源池解除锁定。
根据本发明的计算机系统的一些实施例，其中，被设备层接收被控设备发送回的反馈数据，将反馈数据封装并发送回传输层，并由传输层发送回业务层还包括：
响应于传输层将封装的反馈数据发送回业务层，传输层对资源池进行解锁操作。
本发明使用的一种基于堆栈结构的I2C多主访问方法和系统，除了应用于交换机领域外，针对其他的存在复杂I2C系统的使用情景，例如服务器领域的硬盘阵列控制逻辑等，也具有借鉴价值。另外，本发明除了针对I2C总线外，对于其他类型的基于一主多从模式的总线，例如串行计算机总线(Peripheral Component Interconnect，简称PCI)，也有借鉴价值。
同样地，本领域技术人员应当理解，以上针对根据本发明的基于堆栈结构的I2C多主访问方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的计算机系统。为了本公开的简洁起见，在此不再重复阐述。
需要特别指出的是，上述基于堆栈结构的I2C多主访问方法和系统的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于基于应用创建存储卷镜像的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，基于应用创建存储卷镜像的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种基于堆栈结构的I2C多主访问方法，其特征在于，包括：
I2C传输栈中的业务层接收主控设备发送的I2C数据；
所述业务层将所述I2C数据封装并发送到所述I2C传输栈中的传输层；
所述传输层将封装的所述I2C数据提取并发送到所述I2C传输栈中的设备层；
所述设备层将所述封装的I2C数据解除封装，提取所述I2C数据并通过下行I2C总线发送到被控设备；
所述设备层接收所述被控设备发送回的反馈数据，将所述反馈数据封装并发送回所述传输层，并由所述传输层发送回所述业务层；
所述业务层将封装的所述反馈数据解除封装并发送回与端口相连接的所述主控设备。
2.根据权利要求1所述的方法，其特征在于，所述业务层将所述I2C数据封装并发送到所述I2C传输栈中的传输层还包括：
响应于所述业务层将所述I2C数据封装完成，所述业务层为所述封装的I2C数据标注端口号以及附加信息。
3.根据权利要求2所述的方法，其特征在于，所述附加信息包括所述传输层对所述封装的I2C数据的处理动作。
4.根据权利要求3所述的方法，其特征在于，所述业务层将所述I2C数据封装并发送到所述I2C传输栈中的传输层还包括：
所述传输层判断所述传输层的资源池是否锁定；
响应于所述资源池锁定，所述I2C数据发送到所述传输层的队列等待所述资源池解除锁定。
5.根据权利要求4所述的方法，其特征在于，所述设备层接收所述被控设备发送回的反馈数据，将所述反馈数据封装并发送回所述传输层，并由所述传输层发送回所述业务层还包括：
响应于所述传输层将封装的反馈数据发送回所述业务层完成，所述传输层对所述资源池进行解锁操作。
6.根据权利要求2所述的方法，其特征在于，所述业务层将所述封装的反馈数据解除封装并发送回与端口相连接的所述主控设备还包括：
根据标注的所述端口号确定反馈数据相对应的所述端口。
7.一种计算机系统，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现以下步骤：
I2C传输栈中的业务层接收主控设备发送的I2C数据；
所述业务层将所述I2C数据封装并发送到所述I2C传输栈中的传输层；
所述传输层将封装的所述I2C数据提取并发送到所述I2C传输栈中的设备层；
所述设备层将所述封装的I2C数据解除封装，提取所述I2C数据并通过下行I2C总线发送到被控设备；
所述设备层接收所述被控设备发送回的反馈数据，将所述反馈数据封装并发送回所述传输层，并由所述传输层发送回所述业务层；
所述业务层将封装的所述反馈数据解除封装并发送回与端口相连接的所述主控设备。
8.根据权利要求7所述的计算机系统，其特征在于，所述业务层将所述I2C数据封装并发送到所述I2C传输栈中的传输层还包括：
响应于所述业务层将所述I2C数据封装完成，所述业务层为所述封装的I2C数据标注端口号以及附加信息。
9.根据权利要求8所述的计算机系统，其特征在于，所述业务层将所述I2C数据封装并发送到所述I2C传输栈中的传输层还包括：
所述传输层判断所述传输层的资源池是否锁定；
响应于所述资源池锁定，所述I2C数据发送到所述传输层的队列等待所述资源池解除锁定。
10.根据权利要求9所述的计算机系统，其特征在于，所述设备层接收所述被控设备发送回的反馈数据，将所述反馈数据封装并发送回所述传输层，并由所述传输层发送回所述业务层还包括：
响应于所述传输层将封装的反馈数据发送回所述业务层，所述传输层对所述资源池进行解锁操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911053220.XA CN111124979B (zh) | 2019-10-31 | 2019-10-31 | 一种基于堆栈结构的i2c多主访问方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911053220.XA CN111124979B (zh) | 2019-10-31 | 2019-10-31 | 一种基于堆栈结构的i2c多主访问方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111124979A CN111124979A (zh) | 2020-05-08 |
| CN111124979B true CN111124979B (zh) | 2021-07-06 |
Family
ID=70495489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911053220.XA Active CN111124979B (zh) | 2019-10-31 | 2019-10-31 | 一种基于堆栈结构的i2c多主访问方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111124979B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022056793A1 (zh) * | 2020-09-17 | 2022-03-24 | 华为技术有限公司 | 一种基于内部集成电路的通信方法及装置 |
| CN112631510B (zh) * | 2020-12-02 | 2023-05-12 | 海光信息技术股份有限公司 | 堆栈区域扩充的方法、装置及硬件平台 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224965B1 (ko) * | 1997-07-10 | 1999-10-15 | 윤종용 | 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 |
| US7313136B2 (en) * | 2003-06-26 | 2007-12-25 | Nokia Corporation | Method and system establishing a data link layer protocol on a I2C™ physical layer connection |
| KR100696111B1 (ko) * | 2005-07-15 | 2007-03-20 | 삼성전자주식회사 | 통신시스템 |
| CN101894088A (zh) * | 2010-07-21 | 2010-11-24 | 中兴通讯股份有限公司 | 一种解决i2c总线上多主机冲突的方法及装置 |
| CN102193889B (zh) * | 2011-06-08 | 2014-01-22 | 杭州国芯科技股份有限公司 | 一种i2c总线转发器及其读写方法 |
| CN103885910B (zh) * | 2012-12-21 | 2017-08-25 | 深圳市兴飞科技有限公司 | 多设备在主模式下进行iic通信的方法 |
| CN104346310B (zh) * | 2013-08-05 | 2018-01-02 | 豪威科技(上海)有限公司 | 一种高性能i2c从机数据交换电路及方法 |
| US10204065B2 (en) * | 2014-02-07 | 2019-02-12 | Ascensia Diabetes Care Holdings Ag | Methods and apparatus for a multiple master bus protocol |
| CN104899170B (zh) * | 2014-03-07 | 2019-05-10 | 中兴通讯股份有限公司 | 分布式智能平台管理总线ipmb连接方法及atca机框 |
| US9665528B2 (en) * | 2014-11-20 | 2017-05-30 | International Business Machines Corporation | Bus serialization for devices without multi-device support |
| CN106155952B (zh) * | 2016-06-24 | 2019-04-09 | 武汉光迅科技股份有限公司 | 一种具有优先级仲裁机制的i2c多机通信方法 |
| CN106155971A (zh) * | 2016-07-04 | 2016-11-23 | 锐捷网络股份有限公司 | I2c总线的仲裁方法及装置 |
| CN106933765A (zh) * | 2017-03-31 | 2017-07-07 | 山东超越数控电子有限公司 | 一种基于fpga的多主多从数据采集系统及其交叉通信控制方法 |
| CN107357648B (zh) * | 2017-05-25 | 2020-05-15 | 吕锦柏 | 一种多核cpu访问资源时自旋锁的实现方法 |
| CN107766267B (zh) * | 2017-10-12 | 2020-03-03 | 郑州云海信息技术有限公司 | 一种i2c总线的仲裁方法及系统 |
| CN108280041B (zh) * | 2017-12-29 | 2020-03-10 | 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） | 一种内部集成电路主机的通信方法和装置 |
| CN108920401B (zh) * | 2018-06-04 | 2020-07-28 | 深圳柴火创客教育服务有限公司 | 多主多从的i2c通信方法、系统及节点设备 |
-
2019
- 2019-10-31 CN CN201911053220.XA patent/CN111124979B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111124979A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230176919A1 (en) | Cloud-based scale-up system composition | |
| KR101831550B1 (ko) | 다중슬롯 링크 계층 플릿에서의 제어 메시징 | |
| EP3451635A1 (en) | Technologies for processing network packets in agent-mesh architectures | |
| US9477280B1 (en) | Specification for automatic power management of network-on-chip and system-on-chip | |
| DE102020122301A1 (de) | Konfigurationsschema für link-herstellung | |
| CN111124979B (zh) | 一种基于堆栈结构的i2c多主访问方法和系统 | |
| CN105446657B (zh) | 一种监控raid卡的方法 | |
| US9026704B2 (en) | Priority based connection arbitration in a SAS topology to facilitate quality of service (QoS) in SAS transport | |
| US20210311800A1 (en) | Connecting accelerator resources using a switch | |
| US11693690B2 (en) | Method of completing a programmable atomic transaction by ensuring memory locks are cleared | |
| CN105677605B (zh) | 一种高效的可配置片上互联系统及其实现方法、装置 | |
| US10031685B2 (en) | Power management of storage subsystem | |
| CN113711570B (zh) | 用于使计算设备能够与云网络通信的方法和系统 | |
| CN104769886A (zh) | 添加全装置能力和参数到分离架构装置 | |
| WO2024146157A1 (zh) | 服务器系统和网卡集成设备 | |
| CN114691354A (zh) | 动态分解及线程分配 | |
| US7917728B2 (en) | Integrated circuit and method for transaction retraction | |
| WO2018004931A1 (en) | Techniques for virtual ethernet switching of a multi-node fabric | |
| US20130262735A1 (en) | Data processing apparatus, computation device, control method for data processing apparatus | |
| US20190028392A1 (en) | Systems and methods for enhanced autonegotiation | |
| CN105528319B (zh) | 基于fpga的加速卡及其加速方法 | |
| US20230027516A1 (en) | Method and apparatus to perform packet switching between services on different processors in a compute node in a server | |
| CN106155573B (zh) | 用于存储设备扩展的方法、装置以及扩展的存储设备 | |
| US20230056665A1 (en) | Mechanism to provide reliable receipt of event messages | |
| CN113452538B (zh) | 控制设备、执行设备、设备管理方法和设备管理系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |