JP2007133826A - サイドバンド・バス設定回路 - Google Patents

サイドバンド・バス設定回路 Download PDF

Info

Publication number
JP2007133826A
JP2007133826A JP2005328825A JP2005328825A JP2007133826A JP 2007133826 A JP2007133826 A JP 2007133826A JP 2005328825 A JP2005328825 A JP 2005328825A JP 2005328825 A JP2005328825 A JP 2005328825A JP 2007133826 A JP2007133826 A JP 2007133826A
Authority
JP
Japan
Prior art keywords
sideband
setting
target
bus
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005328825A
Other languages
English (en)
Other versions
JP4640126B2 (ja
Inventor
Seisuke Obara
成介 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005328825A priority Critical patent/JP4640126B2/ja
Priority to US11/528,696 priority patent/US7715450B2/en
Publication of JP2007133826A publication Critical patent/JP2007133826A/ja
Application granted granted Critical
Publication of JP4640126B2 publication Critical patent/JP4640126B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】 本発明は電子機器に搭載されるICの設定や状態読み出しに用いられるI2CやTWIなどのサイドバンド・バスによるICの設定や状態読み出しが、経路異常により正常に行われないことがないように構成することを目的とする。
【解決手段】 電子機器に搭載されたICの設定や状態読み出しに用いられるサイドバンド・バスの径路として、マスタデバイスからサイドバンド・マルチプレクサを介して複数のターゲットデバイスを接続してあり、マスタデバイスによりターゲットデバイスの内部レジスタを設定する回路であって、
サイドバンド・マルチプレクサの異なるポートに、同一アドレスのターゲットデバイスがあり、同一アドレスのターゲットデバイスの内部レジスタには、それぞれ別の初期値が設定されるように外部ピンの設定がなされており、マスタデバイスは、ターゲットデバイスの設定を行う際に、その内部レジスタの初期設定値を読み出してポートを確認する手段を有するサイドバンド・バス設定回路。
【選択図】図１

Description

本発明は電子機器に搭載されるICの設定や状態読み出しに用いられるサイドバンド・バスの設定回路に関する。
より具体的には、I2CやTWI(Two Wire Interface)などのサイドバンド・バスによるICの設定や状態読み出しが、経路異常により正常に行われないことがないように構成することを目的とする。
サーバなどのコンピュータが大型化するに伴い、コンピュータのユニットに搭載されるICの種類、数量は増加の一途をたどっている。それにより、主プロセッサから主となるデータパスを用いて全てのICの設定を矛盾なく行うことが難しくなってきており、多くのICはサイドバンド・バス用のポートを持ち、データパスとは別の経路で、主プロセッサがアクセスを始める以前に設定を行うようになっている。
このようなサイドバンド・バスの規格としてはPhilips Semiconductor社によって提唱されたI2Cまたはその一般化であるTWI（２線式シリアルインターフェース）と呼ばれるインターフェースが多く用いられている。I2Cは半二重、マルチドロップで100-400KHzの低速で動作し、クロック(SCL)とデータ(SDA)の2本の信号だけで制御される。
図１にI2Cバスにより接続されたシステムの一例を示す。I2Cの規定上はマスタデバイスが複数存在することができるが、一般的には１つのマスタデバイスに複数のターゲットデバイスが接続される形態をとる。各ターゲットデバイスにはユニークなデバイスアドレスが設定されなければならない。
デバイスアドレスの設定はICに依存する。固定のアドレスをもつものもあれば、外部ピンから自由にアドレスを設定できるものもあり、個々のデバイスおよび装置の実装に任されている。
図１(a)に示す例では、ターゲットデバイス３の中の数字が、２進数で表したデバイスアドレスを示しており、下位２桁（太字の部分）が外部ピン５から自由に設定できるビットを示している。例えばターゲットデバイス３の#00と#01は同種デバイスであり、７ビットアドレスのうちの上位５ビットは固定されている。ターゲットデバイス３の#00は、２本のアドレス設定用外部ピンをGNDに接続することで、下位の２ビットを“00”に設定され、ターゲットデバイス３の#01は、１本ずつGNDとVDDに接続することで“01”に設定されている。ターゲットデバイス３の#30は７ビットアドレス全てが固定となっている。
上記の説明のとおり、１本のI2Cバスにはプロトコル上128個(2の7乗)のデバイスを接続することが可能であるが、実際のターゲットデバイスが上記のように２ビットしかアドレス設定用の外部ピンを持っていなければ、４個(2の2乗)のデバイスしか接続できない。
この問題を回避するために、サイドバンド・マルチプレクサ、I2C-MUXがある。
I2C-MUXは、それ自体もI2Cターゲットデバイスであり、内部のレジスタをI2Cバスから設定できるようになっている。I2C-MUXは、１つのマスタポートと複数のターゲットポートをもち、自分自身がターゲットでないときは、内部レジスタの設定に応じてターゲットポートのうちの１つとマスタポートとの間で信号を通過させる機能を持つ。
図２にI2C-MUX2の概念的な構成図を示す。マスタデバイス（I2Cターゲットコントローラ）はマスタポート24に接続され、I2C-MUX2は、マスタデバイスから受けた自身に対するコマンドに従って内部レジスタ（ポート指定レジスタ）22を設定する。またマスタポート24はトランスミッションゲート23により、４つのターゲットポート25に接続されている。内部レジスタ（ポート指定レジスタ）22の設定値によりいずれか１つのトランスミッションゲートだけが接続状態になる。
すなわち、I2C-MUX2により１本のI2Cバスを複数のポートにより複数のドメインに分割することが可能となり、異なるドメインであれば同じアドレスのデバイスが存在することができる。
このようにして多くのターゲットデバイスを接続した例を図１(b)に示す。図１(b)のI2C-MUX2のポートCH1と、ポートCH2に接続されているターゲットデバイスはそれぞれ同じアドレスであるが、ドメインが異なるので存在できる。
The I2C-Bus Specification Version 2.1 サイドバンド・バスの仕様の例である。http://www.semiconductors.philips.com/markets/mms/protocols/i2c/index.html I2C-MUXの例として、Philips Technology社のPCA9544がある。
上記のようにして、サイドバンド・マルチプレクサ（I2C-MUX）を用いることにより１本のサイドバンドバス（I2Cバス）に接続するデバイスの数をデバイスの作りとは無関係に増やすことが可能となるが、I2C-MUXが故障した場合には正しく目的のデバイスにアクセスできないにもかかわらず、そのことが検出できないという問題がある。
図１(b)においてターゲットデバイス#10-#13、および#20-#23は全て同じ種類のICであるとする。
マスタデバイス１からターゲットデバイス３の#10にアクセスする場合、まずI2C-MUX2にアクセスして内部レジスタを設定することによりポートCH1を有効にする。
その後、有効になったポートCH1を経由してデバイス３の#10へアクセスするが、I2C-MUX2の故障によりポートCH1ではなくてポートCH2が有効になってしまう場合が考えられる。この時、デバイス３の#10へのアクセスは、同じアドレスを持つデバイス３の#20へのアクセスとなってしまうが、これら２つのデバイスは同じものであるために、全てのアクセスは正常に終了してしまう。
通常、I2Cによるデバイス内部のレジスタ設定が正しく行われたかどうかは、ライト後にリードして設定値を確認することにより行うが、上記のI2C-MUX2の故障が固定故障であった場合、確認のためのリードもデバイス３の#20が受け取って応答するため、正常な場合と区別がつかない。
このようなI2C経路の故障に影響されないようにするには、図３のようにI2C-MUX2の数を増やして、同じタイプのI2Cデバイスを別のI2C-MUXに割り当てることである。こうすればI2C-MUXが故障した場合に間違って同じタイプのI2Cデバイスへアクセスされるのを回避することができる。しかし、I2C-MUXの数が増える。
ターゲットデバイスの内部レジスタの初期値（一部）はストラップピン（外部ピン）でも設定できる場合が多い。その値はI2Cからアクセス可能なレジスタに表示される。これを利用する。
すなわち、サイドバンド・マルチプレクサの複数のポートにターゲットデバイスが接続され、それらに異なるアドレスを設定できない場合、ターゲットデバイスのストラップピンにより、それぞれに別の初期値を設定するように回路を構成する。
例えば、図１(b)においてターゲットデバイス３の#10-#13のストラップピンをGNDに接続し、ターゲットデバイス３の#20-#23のストラップピンをVDDに接続する。
これにより、例えばターゲットデバイス内のこのストラップピンの値を表示するレジスタのあるビットの初期値がデバイス#10-13では“0”になり、デバイス#20-23では“1”になる。
サイドバンド・マルチプレクサの故障によるアクセスの異常は、デバイス３の#10へのアクセスを#20へ、#11へのアクセスを#21へ・・・のような間違いとなるため、上記レジスタが期待通り読み出せれば故障はないものと判断できる。
なお、それらの初期値がデバイスの動作に影響を与える場合があるが、I2Cから書き換え可能なため実際に動作させる前にI2Cから再設定を行えば問題はない。
このシステムに電源が投入され、初期設定や診断などのためにサイドバンド・バスによるアクセスを開始するときに必ずこのレジスタの値を読み出し、期待通りの値が読み出せるかどうかを確認すれば異常を見逃すことはない。
上記の方法により、サイドバンド・マルチプレクサの故障を事前に検出することができ、設定の異常により装置が誤動作してもわからない状態を防ぐことができる。
同種のI2Cターゲットデバイスを多数使用する例としてストレージシステムの例を示す。大規模ストレージシステムは、複数のユニット(CPUなどの多数のICが搭載されたプリント板）で構成するユニットがバックプレーンによって接続される。
図４にこのようなストレージシステムのブロック構成図を示す。ストレージシステムの機能・動作については本発明に関連がないので説明は省略する。
ストレージシステムは多数のディスク・ドライブを制御する複数の主コントローラCMによって制御される。主コントローラCMはディスクキャッシュ、DMA制御回路をもち、ホスト計算機の指示に従ってデータ転送を制御する。ホスト計算機とはチャネルアダプタCAにより接続され、ディスク・ドライブとはドライブアダプタDAで結合される。そして可用性を高めるため、複数のホスト計算機、複数のドライブとの間の接続ルートを切り替えるユニットとして、フロントエンド・ルータFRTとバックエンド・ルータBRTとを有する。
主コントローラCMとフロントエンド・ルータFRTの間は、例えばPCI-Expressインターフェースで接続されているが、バックプレーン上の伝送路の距離が長いため、信号波形を整形するために、図５に示すように主コントローラCM及びフロントエンド・ルータFRTにリピータIC30を搭載する。バックエンド・ルータBRTについても同様である。
また、これらのユニットには制御監視部60,70が搭載され、ユニットの状態の監視や初期設定を行う役割を担う。制御監視部はマイコンとフラッシュメモリとで構成され、フラッシュメモリ上のファームウエアにより、I2Cマスタデバイスとして動作し、I2Cターゲットデバイスの状態参照や設定を行うことができる。
リピータIC30はこのI2Cターゲットデバイスの１つであり、I2Cバス４により設定、参照できるようになっている。
例としてあげるリピータIC（PMC-Sierra社のPM8380）は１つのローカルポートと２つのリモートポートをもち、設定によってローカルポートをどちらのリモートポートと接続するか選択できる。この選択は、ストラップピンと内部レジスタの両方から行うことができる。
図６にこのリピータICの構成図を示す。
ストラップピン36をGNDに接続すると、ローカルポート31とリモートポートA32の間の接続が有効となり、VDDに接続するとローカルポート31とリモートポートB33の間の接続が有効となる。またストラップ信号での設定値は内部レジスタ35に反映され、I2Cバス４からレジスタ値を読み出すことでどちらに設定されているかが分かる。さらに設定を内部レジスタ35に上書きして変更することも可能であり、I2Cバス４からレジスタ値を書き換えることで上記のストラップピン36での設定を変更できる。
例えば、ターゲットデバイスがリピータICであるとして、図１においてターゲットデバイス#10-#13のストラップピンをGNDに接続し、ターゲットデバイス#20-#23のストラップピンをVDDに接続する。
これにより、ターゲットデバイス内のこのストラップピンの値を表示するレジスタの初期値がデバイス#10-#13では“0”になり、デバイス#20-#23では“1”になる。
サイドバンド・マルチプレクサ２の故障によるアクセスの異常は、デバイス#10へのアクセスを#20が受け取り、#11へのアクセスに対して#21が応答する・・・のような間違いとなるため、上記レジスタが期待通り読み出せれば故障はないものと判断できる
I2Cの上のパケットの流れの基本例を図３に示す。
マスタデバイスの送出するStart-bit(STA)で開始され、その後に８ビットのデバイスアドレス(DA7-DA0)とコマンドが続く。デバイスアドレスは７ビットで、残りの１ビットはコマンドであり、“1”のときリード、“0”の時はライトを示す。
I2Cバス上に接続されたターゲットデバイスは自分のアドレスと受け取ったパケットのアドレスが一致すればACKで応答する。
アドレスとコマンドに続いてマスタデバイスは８ビットのレジスタアドレス(A7-A0)を送出する。上記で選択されたターゲットデバイスがこのレジスタアドレスを受けとり、ACKで応答する。
ここでコマンドが“0”でライトの場合は、続けてマスタデバイスが８ビットのデータ(D7-D0)を送信し、ターゲットデバイスはそのデータを受信する。ターゲットデバイスはデータを受信し終えるともう一度ACKで応答する。マスタデバイスはACKを受け取るとStop-bit(STP)を送出して転送が終了する。
コマンドが“1”でリードの場合はターゲットが続けてマスタデバイスに対して８ビットのデータ(D7-D0)を送信し、マスタデバイスがそのデータを受信する。マスタデバイスはデータを受信し終えるとStop-bit(STP)を送出し転送が終了する。
以上を踏まえて、本実施例によるI2C経路の確認シーケンスは図８に示すようになる。
(01) I2C-MUXのレジスタを設定しCH1を有効にする。
(02)-(05) CH1に接続されたI2Cターゲット#10-#13の確認用の内部レジスタ(経路の確認のために故意に特別の値に設定されたレジスタ)を読み出して値を確認する。正しくなければエラー処理ルーチンへ移る。
(11) I2C-MUXのレジスタを設定しCH2を有効にする。
(12)-(15) CH2に接続されたI2Cターゲット#20-#23の確認用の内部レジスタを読み出して値を確認する。正しくなければエラー処理ルーチンへ移る。
(21)-(24) ターゲット#20-#23の確認用に使用した内部レジスタは実際に使用する設定値を再設定して、他の処理へ移る。
サイドバンド・バスの構成例 サイドバント・マルチプレクサの構成図 従来のサイドバンド・マルチプレクサ使用例 ストレージシステムのブロック構成図 ストレージシステムにおけるサイドバンド・バス・デバイス使用例 リピータICの構成図 I2Cバス制御シーケンス例 実施例のI2Cバス制御シーケンス例
符号の説明
1 マスタデバイス
2 サイドバント・マルチプレクサ
3 ターゲットデバイス
4 サイドバンド・バス
40,41,42 サイドバント・マルチプレクサの異なるポート（ドメイン）
5 アドレス設定用外部ピン
21 ターゲットデバイスのコントローラ
22 レジスタ
23 トランスファゲート
24 マスタポート
25 ターゲットポート
6 主コントローラ
60,70 制御監視部
30 リピータIC
31 ローカルポート
32,33 リモートポート
34 切替回路
35 内部レジスタ
36 ストラップピン
62 DMA制御回路
63,73 チップセット
64 マイクロプロセサ
65 メモリ
7 フロントエンド・ルータ

Claims (2)

  1. 電子機器に搭載されたICの設定や状態読み出しに用いられるサイドバンド・バスの径路として、マスタデバイスからサイドバンド・マルチプレクサを介して複数のターゲットデバイスを接続してあり、マスタデバイスによりターゲットデバイスの内部レジスタを設定する回路であって、
    サイドバンド・マルチプレクサの異なるポートに、同一アドレスのターゲットデバイスがあり、
    同一アドレスのターゲットデバイスの内部レジスタには、それぞれ別の初期値が設定されるように外部ピンの設定がなされており、
    マスタデバイスは、ターゲットデバイスの設定を行う際に、その内部レジスタの初期設定値を読み出してポートを確認する手段を有する
    ことを特徴とするサイドバンド・バス設定回路。
  2. 請求項１に記載のサイドバンド・バス設定回路において、サイドバンド・バスの規格はI2Cバスである
    ことを特徴とするサイドバンド・バス設定回路。
JP2005328825A 2005-11-14 2005-11-14 サイドバンド・バス設定回路 Expired - Fee Related JP4640126B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005328825A JP4640126B2 (ja) 2005-11-14 2005-11-14 サイドバンド・バス設定回路
US11/528,696 US7715450B2 (en) 2005-11-14 2006-09-28 Sideband bus setting system and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005328825A JP4640126B2 (ja) 2005-11-14 2005-11-14 サイドバンド・バス設定回路

Publications (2)

Publication Number Publication Date
JP2007133826A true JP2007133826A (ja) 2007-05-31
JP4640126B2 JP4640126B2 (ja) 2011-03-02

Family

ID=38042267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005328825A Expired - Fee Related JP4640126B2 (ja) 2005-11-14 2005-11-14 サイドバンド・バス設定回路

Country Status (2)

Country Link
US (1) US7715450B2 (ja)
JP (1) JP4640126B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217435A (ja) * 2008-03-10 2009-09-24 Fujitsu Ltd 制御方法、情報処理装置及びストレージシステム
JP2011090489A (ja) * 2009-10-22 2011-05-06 Asahi Kasei Electronics Co Ltd 装置間通信システムおよび通信装置
JP2017010105A (ja) * 2015-06-17 2017-01-12 富士通株式会社 接続装置およびストレージ装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110072247A1 (en) * 2009-09-21 2011-03-24 International Business Machines Corporation Fast application programmable timers
TW201201023A (en) * 2010-06-30 2012-01-01 Hon Hai Prec Ind Co Ltd Inter-Integrated Circuit device communication circuit
US20120066423A1 (en) * 2010-09-13 2012-03-15 Boon Siang Choo Inter-integrated circuit bus multicasting
US8706944B2 (en) 2010-12-22 2014-04-22 Intel Corporation Dual bus standard switching bus controller
KR101819235B1 (ko) * 2011-06-08 2018-01-16 엘에스산전 주식회사 병렬 통신 장치
US8874976B2 (en) * 2011-09-29 2014-10-28 Intel Corporation Providing error handling support to legacy devices
CN103946829B (zh) 2011-10-05 2016-09-21 美国亚德诺半导体公司 用于高速数据和电力分配的双线通信系统
US10311010B2 (en) 2011-10-05 2019-06-04 Analog Devices, Inc. Two-wire communication systems and applications
US10649948B2 (en) * 2011-10-05 2020-05-12 Analog Devices, Inc. Two-wire communication systems and applications
US9053251B2 (en) 2011-11-29 2015-06-09 Intel Corporation Providing a sideband message interface for system on a chip (SoC)
US9396145B1 (en) * 2012-07-25 2016-07-19 Marvell International Ltd. In-chip bus tracer
US9772665B2 (en) 2012-10-05 2017-09-26 Analog Devices, Inc. Power switching in a two-wire conductor system
US10146608B2 (en) 2015-04-06 2018-12-04 Rambus Inc. Memory module register access
US11314668B2 (en) * 2018-02-19 2022-04-26 Intel Corporation Method, apparatus and system for device transparent grouping of devices on a bus
US11288187B2 (en) * 2018-03-28 2022-03-29 SK Hynix Inc. Addressing switch solution

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1196090A (ja) * 1997-07-10 1999-04-09 Samsung Electron Co Ltd Ｉ２ｃバス回路及びバス制御方法
JPH1197658A (ja) * 1997-09-16 1999-04-09 Nikon Corp センサ装置及びその検査方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878234A (en) * 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
US5897663A (en) * 1996-12-24 1999-04-27 Compaq Computer Corporation Host I2 C controller for selectively executing current address reads to I2 C EEPROMs
JPH10207834A (ja) 1997-01-17 1998-08-07 Mitsubishi Electric Corp シリアル入出力回路
US7391788B2 (en) * 2002-11-01 2008-06-24 Broadcom Corporation Method and system for a three conductor transceiver bus
KR101044937B1 (ko) * 2003-12-01 2011-06-28 삼성전자주식회사 홈 네트워크 시스템 및 그 관리 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1196090A (ja) * 1997-07-10 1999-04-09 Samsung Electron Co Ltd Ｉ２ｃバス回路及びバス制御方法
JPH1197658A (ja) * 1997-09-16 1999-04-09 Nikon Corp センサ装置及びその検査方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217435A (ja) * 2008-03-10 2009-09-24 Fujitsu Ltd 制御方法、情報処理装置及びストレージシステム
JP4644720B2 (ja) * 2008-03-10 2011-03-02 富士通株式会社 制御方法、情報処理装置及びストレージシステム
JP2011090489A (ja) * 2009-10-22 2011-05-06 Asahi Kasei Electronics Co Ltd 装置間通信システムおよび通信装置
JP2017010105A (ja) * 2015-06-17 2017-01-12 富士通株式会社 接続装置およびストレージ装置

Also Published As

Publication number Publication date
JP4640126B2 (ja) 2011-03-02
US7715450B2 (en) 2010-05-11
US20070112984A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
JP4640126B2 (ja) サイドバンド・バス設定回路
KR100711157B1 (ko) 액티브 터미네이션 제어를 위한 방법, 메모리, 모듈 레지스터, 집적 회로, 메모리 모듈 및 시스템
US8898358B2 (en) Multi-protocol communication on an I2C bus
US5499346A (en) Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US6874052B1 (en) Expansion bridge apparatus and method for an I2C bus
USRE44270E1 (en) System for providing access of multiple data buffers to a data retaining and processing device
US7689756B2 (en) Apparatus and system for an address translation device
US8667204B2 (en) Method to differentiate identical devices on a two-wire interface
US20170161137A1 (en) System Is Applied to Control Indicator Lights for Non-Volatile Memory Express Solid State Disk
JP3782994B2 (ja) コンピュータ・バス・アーキテクチャ
KR100640037B1 (ko) 파일 제어 시스템 및 파일 제어 장치
US7917664B2 (en) Storage apparatus, storage apparatus control method, and recording medium of storage apparatus control program
JP5442634B2 (ja) 読出ステータスのコントローラ
US20220327074A1 (en) PERIPHERAL COMPONENT INTERCONNECT EXPRESS (PCIe) SYSTEM AND METHOD OF OPERATING THE SAME
US20080288684A1 (en) Design structure for an address translation device
US7676622B2 (en) System and method for improved bus communication
WO2012046634A1 (ja) 電子装置およびシリアルデータ通信方法
US9542251B2 (en) Error detection on a low pin count bus
CN101620652B (zh) 一种保护存储器数据的主板、计算机和方法
US20090119420A1 (en) Apparatus and method for scaleable expanders in systems management
US8769167B2 (en) Channel device, information processing system and data transfer method
JP2008102886A (ja) バス制御方法および装置
JP2001005720A (ja) 共有メモリアクセス管理装置
KR20140123713A (ko) 직렬 인터페이스를 통한 디바이스 접근 장치 및 그 방법
JP2014186500A (ja) Ｉ２ｃバス通信用デバイス、ｉ２ｃバス通信システム、及びｉ２ｃバス通信方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees