JPH1187241A - 多結晶半導体材料、その製造方法、それを用いた半導体装置及びその評価方法 - Google Patents
多結晶半導体材料、その製造方法、それを用いた半導体装置及びその評価方法Info
- Publication number
- JPH1187241A JPH1187241A JP9239752A JP23975297A JPH1187241A JP H1187241 A JPH1187241 A JP H1187241A JP 9239752 A JP9239752 A JP 9239752A JP 23975297 A JP23975297 A JP 23975297A JP H1187241 A JPH1187241 A JP H1187241A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline semiconductor
- semiconductor layer
- structures
- hydride
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- -1 manufacture thereof Substances 0.000 title claims abstract description 31
- 239000000463 material Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000011156 evaluation Methods 0.000 title claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 33
- 229910000096 monohydride Inorganic materials 0.000 claims abstract description 29
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 20
- 238000001069 Raman spectroscopy Methods 0.000 claims abstract description 12
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 53
- 238000010438 heat treatment Methods 0.000 claims description 46
- 239000001257 hydrogen Substances 0.000 claims description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 238000001228 spectrum Methods 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000010183 spectrum analysis Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 43
- 238000005984 hydrogenation reaction Methods 0.000 description 28
- 229920005591 polysilicon Polymers 0.000 description 17
- 230000005684 electric field Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000000790 scattering method Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000010494 dissociation reaction Methods 0.000 description 3
- 230000005593 dissociations Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000004678 hydrides Chemical group 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229920006771 PE-C Polymers 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 キャリア移動度を向上させることが可能な多
結晶半導体材料、その製造方法、それを用いた半導体装
置及びその評価方法を提供する。 【解決手段】 Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる
多結晶半導体材料であって、その中にＨ原子を含有し、
ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライ
ド構造の数がそれよりも高次のハイドライド構造の数よ
りも多い。言い換えれば、ラマン分光分析により測定し
た局在振動子モードのモノハイドライド構造に対応する
ピーク強度が、それより高次のハイドライド構造に対応
するピーク強度より大きい。
結晶半導体材料、その製造方法、それを用いた半導体装
置及びその評価方法を提供する。 【解決手段】 Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる
多結晶半導体材料であって、その中にＨ原子を含有し、
ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライ
ド構造の数がそれよりも高次のハイドライド構造の数よ
りも多い。言い換えれば、ラマン分光分析により測定し
た局在振動子モードのモノハイドライド構造に対応する
ピーク強度が、それより高次のハイドライド構造に対応
するピーク強度より大きい。
Description
【０００１】
【発明の属する技術分野】本発明は、大きなキャリア移
動度を得るのに適した多結晶半導体材料、その製造方
法、それを用いた半導体装置、及びその評価方法に関す
る。
動度を得るのに適した多結晶半導体材料、その製造方
法、それを用いた半導体装置、及びその評価方法に関す
る。
【０００２】アクティブマトリクス型液晶表示装置に組
み込まれる薄膜トランジスタ（ＴＦＴ）のチャネル層と
して、アモルファスＳｉが用いられてきたが、これを多
結晶Ｓｉに置き換えることにより、チャネル中のキャリ
ア移動度を向上させることができる。キャリア移動度が
大きくなると、トランジスタの最大駆動電流も大きくな
る。その結果、液晶表示装置の画素領域内に占めるＴＦ
Ｔの割合を小さくでき、開口率を高めることが可能にな
る。また、同一サイズの基板を用いて画素数を増やし、
高精細の液晶表示装置を得ることが可能になる。
み込まれる薄膜トランジスタ（ＴＦＴ）のチャネル層と
して、アモルファスＳｉが用いられてきたが、これを多
結晶Ｓｉに置き換えることにより、チャネル中のキャリ
ア移動度を向上させることができる。キャリア移動度が
大きくなると、トランジスタの最大駆動電流も大きくな
る。その結果、液晶表示装置の画素領域内に占めるＴＦ
Ｔの割合を小さくでき、開口率を高めることが可能にな
る。また、同一サイズの基板を用いて画素数を増やし、
高精細の液晶表示装置を得ることが可能になる。
【０００３】
【従来の技術】多結晶シリコン層には、粒界や粒内欠陥
が存在し、これらは局在準位を形成する。局在準位は、
キャリア移動度の低下やリーク電流の増加の要因にな
り、半導体素子の特性の悪化の要因になる。多結晶シリ
コン層に水素を添加すると、粒界や粒内欠陥が電気的に
不活性になり、半導体素子の特性が向上することが知ら
れている（特開昭６２−８４５６２号公報）。
が存在し、これらは局在準位を形成する。局在準位は、
キャリア移動度の低下やリーク電流の増加の要因にな
り、半導体素子の特性の悪化の要因になる。多結晶シリ
コン層に水素を添加すると、粒界や粒内欠陥が電気的に
不活性になり、半導体素子の特性が向上することが知ら
れている（特開昭６２−８４５６２号公報）。
【０００４】多結晶シリコン層に水素を添加する方法と
して、多結晶シリコン層を水素プラズマに晒す方法（特
開昭６３−４６７７５号公報）、水素を含むＳｉＯ2 膜
やＳｉＮ膜を多結晶シリコン層上に形成して加熱する方
法（特開平６−３１４６９７号公報、特開平８−３２０
７７号公報）、多結晶シリコン層を水素ガス中で加熱す
る方法（特開昭６３−２００５７１号公報）等が知られ
ている。
して、多結晶シリコン層を水素プラズマに晒す方法（特
開昭６３−４６７７５号公報）、水素を含むＳｉＯ2 膜
やＳｉＮ膜を多結晶シリコン層上に形成して加熱する方
法（特開平６−３１４６９７号公報、特開平８−３２０
７７号公報）、多結晶シリコン層を水素ガス中で加熱す
る方法（特開昭６３−２００５７１号公報）等が知られ
ている。
【０００５】
【発明が解決しようとする課題】上記従来例により、多
結晶半導体層中のキャリア移動度を大きくすることがで
きるが、キャリア移動度のより大きな多結晶半導体層を
形成する技術が望まれている。
結晶半導体層中のキャリア移動度を大きくすることがで
きるが、キャリア移動度のより大きな多結晶半導体層を
形成する技術が望まれている。
【０００６】本発明の目的は、キャリア移動度を向上さ
せることが可能な多結晶半導体材料、その製造方法、そ
れを用いた半導体装置及びその評価方法を提供すること
である。
せることが可能な多結晶半導体材料、その製造方法、そ
れを用いた半導体装置及びその評価方法を提供すること
である。
【０００７】
【課題を解決するための手段】本発明の一観点による
と、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導
体材料であって、その中にＨ原子を含有し、Ｓｉもしく
はＧｅとＨとの結合のうち、モノハイドライド構造の数
がそれよりも高次のハイドライド構造の数よりも多い多
結晶半導体材料が提供される。
と、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導
体材料であって、その中にＨ原子を含有し、Ｓｉもしく
はＧｅとＨとの結合のうち、モノハイドライド構造の数
がそれよりも高次のハイドライド構造の数よりも多い多
結晶半導体材料が提供される。
【０００８】本発明の他の観点によると、Ｓｉ、Ｇｅ、
もしくはＳｉＧｅからなる多結晶半導体材料であって、
その中にＨ原子を含有し、ラマン分光分析により測定し
た局在振動子モードのモノハイドライド構造に対応する
ピーク強度が、それより高次のハイドライド構造に対応
するピーク強度より大きい多結晶半導体材料が提供され
る。
もしくはＳｉＧｅからなる多結晶半導体材料であって、
その中にＨ原子を含有し、ラマン分光分析により測定し
た局在振動子モードのモノハイドライド構造に対応する
ピーク強度が、それより高次のハイドライド構造に対応
するピーク強度より大きい多結晶半導体材料が提供され
る。
【０００９】本発明の他の観点によると、支持基板の上
に、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導
体層を形成する工程と、ＳｉもしくはＧｅとＨとの結合
のうち、モノハイドライド構造の数がそれよりも高次の
ハイドライド構造の数よりも多くなるように、前記多結
晶半導体層に水素を添加する工程とを有する多結晶半導
体層の製造方法が提供される。
に、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導
体層を形成する工程と、ＳｉもしくはＧｅとＨとの結合
のうち、モノハイドライド構造の数がそれよりも高次の
ハイドライド構造の数よりも多くなるように、前記多結
晶半導体層に水素を添加する工程とを有する多結晶半導
体層の製造方法が提供される。
【００１０】本発明の他の観点によると、支持基板の上
に、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導
体層を形成する工程と、前記多結晶半導体層に水素を添
加する工程と、水素を添加された前記多結晶半導体層を
加熱することにより、ＳｉもしくはＧｅとＨとの結合の
うち、モノハイドライド構造の数がそれよりも高次のハ
イドライド構造の数よりも多くなるように水素を脱離さ
せる工程とを有する多結晶半導体層の製造方法が提供さ
れる。
に、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導
体層を形成する工程と、前記多結晶半導体層に水素を添
加する工程と、水素を添加された前記多結晶半導体層を
加熱することにより、ＳｉもしくはＧｅとＨとの結合の
うち、モノハイドライド構造の数がそれよりも高次のハ
イドライド構造の数よりも多くなるように水素を脱離さ
せる工程とを有する多結晶半導体層の製造方法が提供さ
れる。
【００１１】上述のような構成とすることにより、キャ
リア移動度の大きな多結晶半導体層を得ることができ
る。
リア移動度の大きな多結晶半導体層を得ることができ
る。
【００１２】本発明の他の観点によると、絶縁性表面を
有する支持基板と、前記支持基板の絶縁性表面上に形成
されたＳｉ、ＧｅもしくはＳｉＧｅからなる多結晶半導
体層であって、その中にＨ原子を含有し、Ｓｉもしくは
ＧｅとＨとの結合のうち、モノハイドライド構造の数が
それよりも高次のハイドライド構造の数よりも多い多結
晶半導体層と、前記多結晶半導体層の一部の領域上に形
成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成
されたゲート電極と、前記ゲート絶縁膜の両側の領域に
おいて、それぞれ前記多結晶半導体層にオーミック接触
するソース電極及びドレイン電極とを有する半導体装置
が提供される。
有する支持基板と、前記支持基板の絶縁性表面上に形成
されたＳｉ、ＧｅもしくはＳｉＧｅからなる多結晶半導
体層であって、その中にＨ原子を含有し、Ｓｉもしくは
ＧｅとＨとの結合のうち、モノハイドライド構造の数が
それよりも高次のハイドライド構造の数よりも多い多結
晶半導体層と、前記多結晶半導体層の一部の領域上に形
成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成
されたゲート電極と、前記ゲート絶縁膜の両側の領域に
おいて、それぞれ前記多結晶半導体層にオーミック接触
するソース電極及びドレイン電極とを有する半導体装置
が提供される。
【００１３】上述の構成とすることにより、電界移動度
の大きなＴＦＴを得ることができる。
の大きなＴＦＴを得ることができる。
【００１４】本発明の他の観点によると、透明基板の表
面上に形成され、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからな
るチャネル領域を有する薄膜トランジスタの該チャネル
領域にレーザ光を照射する工程と、前記チャネル領域か
らの散乱光のスペクトルを観測し、該チャネル領域を形
成するＳｉもしくはＧｅとＨとの結合のうちモノハイド
ライド構造に対応するピークとそれよりも高次のハイド
ライド構造に対応するピークとの高さを比較する工程と
を含む半導体装置の評価方法が提供される。
面上に形成され、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからな
るチャネル領域を有する薄膜トランジスタの該チャネル
領域にレーザ光を照射する工程と、前記チャネル領域か
らの散乱光のスペクトルを観測し、該チャネル領域を形
成するＳｉもしくはＧｅとＨとの結合のうちモノハイド
ライド構造に対応するピークとそれよりも高次のハイド
ライド構造に対応するピークとの高さを比較する工程と
を含む半導体装置の評価方法が提供される。
【００１５】モノハイドライド構造に対応するピークと
それよりも高次のハイドライド構造に対応するピークと
の高さを比較することにより、チャネル領域のキャリア
移動度を推定することができる。
それよりも高次のハイドライド構造に対応するピークと
の高さを比較することにより、チャネル領域のキャリア
移動度を推定することができる。
【００１６】
【発明の実施の形態】多結晶シリコン層を形成する場合
を例にとって、本発明の実施例を説明する。
を例にとって、本発明の実施例を説明する。
【００１７】本願発明者らは、多結晶シリコン層を水素
プラズマに晒して水素化処理を行い、水素化処理の時間
とキャリア移動度との関係を調査した。
プラズマに晒して水素化処理を行い、水素化処理の時間
とキャリア移動度との関係を調査した。
【００１８】図１は、多結晶シリコン層のキャリア移動
度と水素化処理の時間との関係を示す。横軸は、水素化
処理の時間を単位「分」で表し、縦軸はキャリア移動度
を単位ｃｍ2 ／Ｖｓで表す。なお、キャリア移動度は、
多結晶シリコン層中にリンをドーズ量５×１０13ｃｍ-2
の条件でドープしてホール効果を測定することにより求
めた。なお、水素化処理は、平行平板型のプラズマ励起
型化学気相堆積（ＰＥ−ＣＶＤ）装置を用いて行った。
平行平板電極は直径約１０ｃｍ（４インチ）であり、こ
の平行平板電極に３０Ｗの高周波電力を印加し、水素ガ
ス圧を３００ｍＴｏｒｒ、基板温度を３５０℃とした。
度と水素化処理の時間との関係を示す。横軸は、水素化
処理の時間を単位「分」で表し、縦軸はキャリア移動度
を単位ｃｍ2 ／Ｖｓで表す。なお、キャリア移動度は、
多結晶シリコン層中にリンをドーズ量５×１０13ｃｍ-2
の条件でドープしてホール効果を測定することにより求
めた。なお、水素化処理は、平行平板型のプラズマ励起
型化学気相堆積（ＰＥ−ＣＶＤ）装置を用いて行った。
平行平板電極は直径約１０ｃｍ（４インチ）であり、こ
の平行平板電極に３０Ｗの高周波電力を印加し、水素ガ
ス圧を３００ｍＴｏｒｒ、基板温度を３５０℃とした。
【００１９】図１に示すように、約１分間の水素化処理
を行うと、キャリア移動度が約１．５ｃｍ2 ／Ｖｓから
約２０ｃｍ2 ／Ｖｓまで上昇する。水素化処理時間をさ
らに長くすると、キャリア移動度は緩やかに低下する。
を行うと、キャリア移動度が約１．５ｃｍ2 ／Ｖｓから
約２０ｃｍ2 ／Ｖｓまで上昇する。水素化処理時間をさ
らに長くすると、キャリア移動度は緩やかに低下する。
【００２０】図２は、１０分間の水素化処理を行った多
結晶シリコン層を熱処理した場合の、キャリア移動度と
熱処理温度との関係を示す。横軸は熱処理温度を単位℃
で表し、縦軸はキャリア移動度を単位ｃｍ2 ／Ｖｓで表
す。なお、熱処理時間は、いずれも１０分間である。な
お、熱処理前のキャリア移動度を破線で示す。
結晶シリコン層を熱処理した場合の、キャリア移動度と
熱処理温度との関係を示す。横軸は熱処理温度を単位℃
で表し、縦軸はキャリア移動度を単位ｃｍ2 ／Ｖｓで表
す。なお、熱処理時間は、いずれも１０分間である。な
お、熱処理前のキャリア移動度を破線で示す。
【００２１】熱処理温度が２５０℃から４５０℃の範囲
では、熱処理温度の上昇に伴ってキャリア移動度も上昇
する。熱処理温度が４００〜５００℃の間でキャリア移
動度が最大値を示し、その温度を越えるとキャリア移動
度は急激に低下する。
では、熱処理温度の上昇に伴ってキャリア移動度も上昇
する。熱処理温度が４００〜５００℃の間でキャリア移
動度が最大値を示し、その温度を越えるとキャリア移動
度は急激に低下する。
【００２２】水素化時間および熱処理温度によるキャリ
ア移動度の変化の要因を調べるため、多結晶シリコン層
をラマン散乱法により評価した。
ア移動度の変化の要因を調べるため、多結晶シリコン層
をラマン散乱法により評価した。
【００２３】図３は、多結晶シリコン層のラマン散乱ス
ペクトルを示す。横軸は波数を単位ｃｍ-1で表し、縦軸
はラマン散乱強度を任意目盛りで表す。曲線ａ1 、ａ2
は１分間の水素化処理を行った多結晶シリコン層のスペ
クトルを示し、曲線ｂ1 、ｂ 2 は１０分間の水素化処理
を行った多結晶シリコン層のスペクトルを示す。なお、
曲線ａ1 とｂ1 は熱処理前、曲線ａ2 とｂ2 は４５０℃
で１０分間の熱処理を行った後の多結晶シリコン層のス
ペクトルである。
ペクトルを示す。横軸は波数を単位ｃｍ-1で表し、縦軸
はラマン散乱強度を任意目盛りで表す。曲線ａ1 、ａ2
は１分間の水素化処理を行った多結晶シリコン層のスペ
クトルを示し、曲線ｂ1 、ｂ 2 は１０分間の水素化処理
を行った多結晶シリコン層のスペクトルを示す。なお、
曲線ａ1 とｂ1 は熱処理前、曲線ａ2 とｂ2 は４５０℃
で１０分間の熱処理を行った後の多結晶シリコン層のス
ペクトルである。
【００２４】波数２０００ｃｍ-1近傍に現れているピー
クがＳｉ−Ｈ結合（モノハイドライド構造）に対応し、
波数２０９０ｃｍ-1近傍に現れているピークがＳｉ−Ｈ
2 （２次のハイドライド構造）に対応する。
クがＳｉ−Ｈ結合（モノハイドライド構造）に対応し、
波数２０９０ｃｍ-1近傍に現れているピークがＳｉ−Ｈ
2 （２次のハイドライド構造）に対応する。
【００２５】曲線ａ1 及びｂ1 は、それぞれ図１の水素
化時間１分及び１０分の場合に相当する。すなわち、モ
ノハイドライド構造のピークのみが現れ、２次のハイド
ライド構造のピークが現れていない場合に、高いキャリ
ア移動度を示し、２次のハイドライド構造のピークが高
くなると、キャリア移動度が低下すると考えられる。
化時間１分及び１０分の場合に相当する。すなわち、モ
ノハイドライド構造のピークのみが現れ、２次のハイド
ライド構造のピークが現れていない場合に、高いキャリ
ア移動度を示し、２次のハイドライド構造のピークが高
くなると、キャリア移動度が低下すると考えられる。
【００２６】曲線ａ1 とａ2 、及び曲線ｂ1 とｂ2 を比
較すると、熱処理を行うことによりピーク強度が低下し
ていることがわかる。これは、熱処理によりハイドライ
ド構造の水素原子が脱離するためである。曲線ｂ1 とｂ
2 を比較すると、２次のハイドライド構造に対応するピ
ーク強度の低下量の方が、モノハイドライド構造に対応
するピーク強度の低下量よりも大きいことがわかる。こ
れは、２次のハイドライド構造の解離エネルギの方がモ
ノハイドライド構造の解離エネルギよりも小さいためで
ある。
較すると、熱処理を行うことによりピーク強度が低下し
ていることがわかる。これは、熱処理によりハイドライ
ド構造の水素原子が脱離するためである。曲線ｂ1 とｂ
2 を比較すると、２次のハイドライド構造に対応するピ
ーク強度の低下量の方が、モノハイドライド構造に対応
するピーク強度の低下量よりも大きいことがわかる。こ
れは、２次のハイドライド構造の解離エネルギの方がモ
ノハイドライド構造の解離エネルギよりも小さいためで
ある。
【００２７】図２で説明したように、熱処理によりキャ
リア移動度が上昇するのは、曲線ｂ 2 で示すように、２
次のハイドライド構造に対応するピーク強度が、モノハ
イドライド構造に対応するピーク強度に対して相対的に
低下したためと考えられる。キャリア移動度を大きくす
るためには、モノハイドライド構造に対応するピーク強
度が２次以上の高次のハイドライド構造に対応するピー
ク強度よりも大きくなるような構成とすることが好まし
いであろう。
リア移動度が上昇するのは、曲線ｂ 2 で示すように、２
次のハイドライド構造に対応するピーク強度が、モノハ
イドライド構造に対応するピーク強度に対して相対的に
低下したためと考えられる。キャリア移動度を大きくす
るためには、モノハイドライド構造に対応するピーク強
度が２次以上の高次のハイドライド構造に対応するピー
ク強度よりも大きくなるような構成とすることが好まし
いであろう。
【００２８】なお、ラマン散乱スペクトルのピーク強度
は、ハイドライド構造の数に比例すると考えられるた
め、上記の好ましい構成は、モノハイドライド構造の数
がそれよりも高次のハイドライド構造の数よりも多くな
るような構成と等価である。
は、ハイドライド構造の数に比例すると考えられるた
め、上記の好ましい構成は、モノハイドライド構造の数
がそれよりも高次のハイドライド構造の数よりも多くな
るような構成と等価である。
【００２９】図２に示すように、熱処理温度を高くしす
ぎるとキャリア移動度が低下するのは、モノハイドライ
ド構造の解離も進んでしまうためと考えられる。
ぎるとキャリア移動度が低下するのは、モノハイドライ
ド構造の解離も進んでしまうためと考えられる。
【００３０】図２では、熱処理時間を１０分間とした場
合を示した。この場合の、好適な熱処理温度は約４５０
℃程度である。熱処理温度と熱処理時間との一方を変え
ると、他方の好適な範囲も変わる。
合を示した。この場合の、好適な熱処理温度は約４５０
℃程度である。熱処理温度と熱処理時間との一方を変え
ると、他方の好適な範囲も変わる。
【００３１】図４は、熱処理温度と好適な熱処理時間と
の関係を示す。熱処理温度を２５０℃とした場合の好適
な熱処理時間は約３０００秒であり、熱処理時間の増加
に伴って、好適な熱処理時間は短くなる。熱処理温度が
低すぎると、好適な熱処理時間が長くなり、生産性の低
下につながる。また、熱処理温度が高すぎると、好適な
熱処理時間が短くなり、熱処理の安定した制御が困難に
なる。このため、熱処理温度を２５０〜５００℃とする
ことが好ましい。
の関係を示す。熱処理温度を２５０℃とした場合の好適
な熱処理時間は約３０００秒であり、熱処理時間の増加
に伴って、好適な熱処理時間は短くなる。熱処理温度が
低すぎると、好適な熱処理時間が長くなり、生産性の低
下につながる。また、熱処理温度が高すぎると、好適な
熱処理時間が短くなり、熱処理の安定した制御が困難に
なる。このため、熱処理温度を２５０〜５００℃とする
ことが好ましい。
【００３２】なお、モノハイドライド構造の数が高次の
ハイドライド構造の数よりも多くなるような構成が好ま
しいが、前者が後者よりも多くないとしても、水素化処
理後の熱処理により高次のハイドライド構造の数をモノ
ハイドライド構造の数に比べて相対的に減少させること
により、キャリア移動度向上の効果が期待できる。
ハイドライド構造の数よりも多くなるような構成が好ま
しいが、前者が後者よりも多くないとしても、水素化処
理後の熱処理により高次のハイドライド構造の数をモノ
ハイドライド構造の数に比べて相対的に減少させること
により、キャリア移動度向上の効果が期待できる。
【００３３】次に、図５Ａ〜５Ｇを参照し、上記実施例
による多結晶シリコン層の形成方法を適用した薄膜トラ
ンジスタについて説明する。
による多結晶シリコン層の形成方法を適用した薄膜トラ
ンジスタについて説明する。
【００３４】図５Ａは、薄膜トランジスタの概略平面図
を示す。ガラス基板上に、図の横方向に延在するポリシ
リコン膜１２が配置されている。ポリシリコン膜１２の
長さ方向のほぼ中央部においてポリシリコン膜１２と交
差するゲート電極１４が配置されている。ゲート電極１
４の一端は、図の横方向に延在するゲート線に連続して
いる。ゲート電極１４及びゲート線は、Ａｌで形成され
た低抵抗部１４ｂとその側面を取り囲む陽極酸化膜１４
ａにより構成されている。
を示す。ガラス基板上に、図の横方向に延在するポリシ
リコン膜１２が配置されている。ポリシリコン膜１２の
長さ方向のほぼ中央部においてポリシリコン膜１２と交
差するゲート電極１４が配置されている。ゲート電極１
４の一端は、図の横方向に延在するゲート線に連続して
いる。ゲート電極１４及びゲート線は、Ａｌで形成され
た低抵抗部１４ｂとその側面を取り囲む陽極酸化膜１４
ａにより構成されている。
【００３５】図５Ｂ〜Ｇは、図５Ａの一点鎖線Ａ８−Ａ
８で示す断面における工程図を示す。
８で示す断面における工程図を示す。
【００３６】図５Ｂにおいて、ガラス基板１１の上に、
厚さ約５０ｎｍのアモルファスシリコン層を堆積する。
このアモルファスシリコン層にエキシマレーザ光を照射
して多結晶化する。エキシマレーザ光として、例えば波
長３０８ｎｍ、エネルギ密度約３００ｍＪ／ｃｍ2 、パ
ルス繰り返し周波数１００Ｈｚ、１パルスあたりの照射
時間は１０ｎｓのゼノンクロライド（ＸｅＣｌ）エキシ
マレーザを用いることができる。レーザ照射領域は、例
えば、幅１ｍｍ、長さ１００ｍｍの細長い形状であり、
この照射領域を、幅方向に１パルスあたり０．１ｍｍず
つ移動させながら広い領域にレーザ照射を行う。この程
度の厚さのアモルファスシリコン層であれば、多結晶化
されたシリコン層の厚さ方向に関してほぼ１つのグレイ
ンのみが形成される。多結晶化したシリコン層の平均粒
径は、約１００ｎｍである。
厚さ約５０ｎｍのアモルファスシリコン層を堆積する。
このアモルファスシリコン層にエキシマレーザ光を照射
して多結晶化する。エキシマレーザ光として、例えば波
長３０８ｎｍ、エネルギ密度約３００ｍＪ／ｃｍ2 、パ
ルス繰り返し周波数１００Ｈｚ、１パルスあたりの照射
時間は１０ｎｓのゼノンクロライド（ＸｅＣｌ）エキシ
マレーザを用いることができる。レーザ照射領域は、例
えば、幅１ｍｍ、長さ１００ｍｍの細長い形状であり、
この照射領域を、幅方向に１パルスあたり０．１ｍｍず
つ移動させながら広い領域にレーザ照射を行う。この程
度の厚さのアモルファスシリコン層であれば、多結晶化
されたシリコン層の厚さ方向に関してほぼ１つのグレイ
ンのみが形成される。多結晶化したシリコン層の平均粒
径は、約１００ｎｍである。
【００３７】多結晶化したシリコン層をパターニングし
てポリシリコン膜１２を形成する。なお、ガラス基板１
１とポリシリコン膜１２との間に、拡散バリア層として
ＳｉＯ2 膜を形成しておいてもよい。シリコン層のパタ
ーニングは、例えばＣｌ2 系ガスを用いたドライエッチ
ングにより行う。
てポリシリコン膜１２を形成する。なお、ガラス基板１
１とポリシリコン膜１２との間に、拡散バリア層として
ＳｉＯ2 膜を形成しておいてもよい。シリコン層のパタ
ーニングは、例えばＣｌ2 系ガスを用いたドライエッチ
ングにより行う。
【００３８】ポリシリコン膜１２を覆うように基板１１
の全面にＳｉＯ2 からなる厚さ約１２０ｎｍのゲート絶
縁膜１３を堆積する。ゲート絶縁膜１３の堆積は、例え
ばＳｉＨ4 とＮ2 Ｏを用いたＰＥ−ＣＶＤにより行う。
の全面にＳｉＯ2 からなる厚さ約１２０ｎｍのゲート絶
縁膜１３を堆積する。ゲート絶縁膜１３の堆積は、例え
ばＳｉＨ4 とＮ2 Ｏを用いたＰＥ−ＣＶＤにより行う。
【００３９】ゲート絶縁膜１３の上に、スパッタリング
により厚さ約３５０ｎｍのＡｌ膜を堆積する。このＡｌ
膜上に、図５Ａのポリシリコン膜１２と交差するゲート
電極１４と同一パターンを有するレジストパターン１５
を形成する。レジストパターン１５をエッチングマスク
として、Ｃｌ2 系ガスを用いたドライエッチングにより
Ａｌ膜をパターニングし、レジストパターン１５で覆わ
れた領域にゲート電極１４を残す。
により厚さ約３５０ｎｍのＡｌ膜を堆積する。このＡｌ
膜上に、図５Ａのポリシリコン膜１２と交差するゲート
電極１４と同一パターンを有するレジストパターン１５
を形成する。レジストパターン１５をエッチングマスク
として、Ｃｌ2 系ガスを用いたドライエッチングにより
Ａｌ膜をパターニングし、レジストパターン１５で覆わ
れた領域にゲート電極１４を残す。
【００４０】図５Ｃに示すように、レジストパターン１
５をマスクとして用い、ゲート電極１４の露出した表面
を陽極酸化する。ゲート電極１４の内部にＡｌからなる
低抵抗部１４ｂが残り、その側面に厚さ約１〜２μｍの
陽極酸化膜１４ａが形成される。陽極酸化は、シュウ酸
を成分とした水溶液中で行う。陽極酸化後、レジストパ
ターン１５を除去する。
５をマスクとして用い、ゲート電極１４の露出した表面
を陽極酸化する。ゲート電極１４の内部にＡｌからなる
低抵抗部１４ｂが残り、その側面に厚さ約１〜２μｍの
陽極酸化膜１４ａが形成される。陽極酸化は、シュウ酸
を成分とした水溶液中で行う。陽極酸化後、レジストパ
ターン１５を除去する。
【００４１】図５Ｄに示すように、ゲート電極１４をマ
スクとしてゲート絶縁膜１３をエッチングし、ゲート電
極１４の直下にのみゲート絶縁膜１３ａを残す。ゲート
絶縁膜１３のエッチングは、例えばフッ素系ガスを用い
たドライエッチングにより行う。ゲート絶縁膜１３ａの
両側にポリシリコン膜１２の表面の一部が露出する。
スクとしてゲート絶縁膜１３をエッチングし、ゲート電
極１４の直下にのみゲート絶縁膜１３ａを残す。ゲート
絶縁膜１３のエッチングは、例えばフッ素系ガスを用い
たドライエッチングにより行う。ゲート絶縁膜１３ａの
両側にポリシリコン膜１２の表面の一部が露出する。
【００４２】図５Ｅに示すように、基板全面にＰ+ イオ
ンを注入し、レーザ照射による活性化アニールを行う。
注入量は、ポリシリコン膜１２のイオン注入領域のシー
ト抵抗が約１ｋΩ／□以下となる量とする。ポリシリコ
ン膜１２のうち、ゲート絶縁膜１３ａの両側に露出した
部分にｎ+ 型のソース領域１２Ｓ及びドレイン領域１２
Ｄが形成される。
ンを注入し、レーザ照射による活性化アニールを行う。
注入量は、ポリシリコン膜１２のイオン注入領域のシー
ト抵抗が約１ｋΩ／□以下となる量とする。ポリシリコ
ン膜１２のうち、ゲート絶縁膜１３ａの両側に露出した
部分にｎ+ 型のソース領域１２Ｓ及びドレイン領域１２
Ｄが形成される。
【００４３】このようにして、Ａｌからなる低抵抗部１
４ｂと、そのソース領域１２Ｓ側及びドレイン領域１２
Ｄ側に配置された高抵抗部１４ａからなるゲート電極１
４が形成される。
４ｂと、そのソース領域１２Ｓ側及びドレイン領域１２
Ｄ側に配置された高抵抗部１４ａからなるゲート電極１
４が形成される。
【００４４】図５Ｆに示すように、基板全面に厚さ約３
０ｎｍのＳｉＯ2 膜と厚さ約２７０ｎｍのＳｉＮ膜がこ
の順番に積層された層間絶縁膜１６を堆積する。ＳｉＯ
2 膜の堆積は、例えば原料ガスとしてＳｉＨ4 とＮ2 Ｏ
を用い、成長温度を３００℃としたＰＥ−ＣＶＤにより
行い、ＳｉＮ膜の堆積は、例えば原料ガスとしてＳｉＨ
4 とＮＨ3 を用い、成長温度を３００℃としたＰＥ−Ｃ
ＶＤにより行う。
０ｎｍのＳｉＯ2 膜と厚さ約２７０ｎｍのＳｉＮ膜がこ
の順番に積層された層間絶縁膜１６を堆積する。ＳｉＯ
2 膜の堆積は、例えば原料ガスとしてＳｉＨ4 とＮ2 Ｏ
を用い、成長温度を３００℃としたＰＥ−ＣＶＤにより
行い、ＳｉＮ膜の堆積は、例えば原料ガスとしてＳｉＨ
4 とＮＨ3 を用い、成長温度を３００℃としたＰＥ−Ｃ
ＶＤにより行う。
【００４５】層間絶縁膜１６に、ソース領域１２Ｓ及び
ドレイン領域１２Ｄの各々の表面の一部を露出させるコ
ンタクトホール１７Ｓ及び１７Ｄを形成する。ＳｉＮ膜
のエッチングは、例えばフッ素系ガスを用いたドライエ
ッチングにより行い、ＳｉＯ 2 膜のエッチングは、例え
ばＮＨ4 ＦとＨＦとＨ2 Ｏとを混合したバッファード弗
酸を用いたウェットエッチングにより行う。
ドレイン領域１２Ｄの各々の表面の一部を露出させるコ
ンタクトホール１７Ｓ及び１７Ｄを形成する。ＳｉＮ膜
のエッチングは、例えばフッ素系ガスを用いたドライエ
ッチングにより行い、ＳｉＯ 2 膜のエッチングは、例え
ばＮＨ4 ＦとＨＦとＨ2 Ｏとを混合したバッファード弗
酸を用いたウェットエッチングにより行う。
【００４６】図５Ｇにおいて、基板全面に厚さ約５０ｎ
ｍのＴｉ膜と厚さ約３００ｎｍのＡｌ膜をこの順番に積
層する。この積層構造をパターニングし、ソース領域１
２Ｓに接続されたソース引出線１８Ｓ及びドレイン領域
１２Ｄに接続されたドレイン引出線１８Ｄを形成する。
Ｔｉ膜及びＡｌ膜のエッチングは、例えば塩素系ガスを
用いたドライエッチングにより行う。
ｍのＴｉ膜と厚さ約３００ｎｍのＡｌ膜をこの順番に積
層する。この積層構造をパターニングし、ソース領域１
２Ｓに接続されたソース引出線１８Ｓ及びドレイン領域
１２Ｄに接続されたドレイン引出線１８Ｄを形成する。
Ｔｉ膜及びＡｌ膜のエッチングは、例えば塩素系ガスを
用いたドライエッチングにより行う。
【００４７】その後、上記実施例による方法でポリシリ
コン層１２の水素化処理を行う。なお、上記実施例で
は、多結晶シリコン層が水素プラズマに直接晒される
が、ＴＦＴを構成した後の水素化処理では、ポリシリコ
ン層１２がゲート絶縁膜１３ａ、層間絶縁膜１６等を介
して水素プラズマに晒されることになる。このため、水
素化処理時間を長くする必要がある。
コン層１２の水素化処理を行う。なお、上記実施例で
は、多結晶シリコン層が水素プラズマに直接晒される
が、ＴＦＴを構成した後の水素化処理では、ポリシリコ
ン層１２がゲート絶縁膜１３ａ、層間絶縁膜１６等を介
して水素プラズマに晒されることになる。このため、水
素化処理時間を長くする必要がある。
【００４８】図６は、図５Ｇに示すＴＦＴの電界移動度
を示す。横軸は、左から順番に水素化処理なしの場合、
水素化処理１時間の場合、２時間の場合、２時間の水素
化処理後４００℃で１０分間の熱処理を行った場合を表
し、縦軸はＴＦＴの電界移動度を単位ｃｍ2 ／Ｖｓで表
す。
を示す。横軸は、左から順番に水素化処理なしの場合、
水素化処理１時間の場合、２時間の場合、２時間の水素
化処理後４００℃で１０分間の熱処理を行った場合を表
し、縦軸はＴＦＴの電界移動度を単位ｃｍ2 ／Ｖｓで表
す。
【００４９】１時間の水素化処理を行うことにより、電
界移動度が６０ｃｍ2 ／Ｖｓまで上昇する。また、水素
化処理を２時間行うと、水素化処理１時間の場合に比べ
て電界移動度がやや低下し、４５ｃｍ2 ／Ｖｓになる
が、その後の熱処理により５５ｃｍ2 ／Ｖｓまで回復す
る。
界移動度が６０ｃｍ2 ／Ｖｓまで上昇する。また、水素
化処理を２時間行うと、水素化処理１時間の場合に比べ
て電界移動度がやや低下し、４５ｃｍ2 ／Ｖｓになる
が、その後の熱処理により５５ｃｍ2 ／Ｖｓまで回復す
る。
【００５０】また、上述の実施例の効果は、電界移動度
の上昇のみならず、オフ電流の減少、しきい値電圧の低
下としても現れる。オフ電流及びしきい値のばらつきが
少なくなるため、ＴＦＴを搭載した液相表示装置の歩留
向上につながる。
の上昇のみならず、オフ電流の減少、しきい値電圧の低
下としても現れる。オフ電流及びしきい値のばらつきが
少なくなるため、ＴＦＴを搭載した液相表示装置の歩留
向上につながる。
【００５１】図５Ｇに示すＴＦＴのポリシリコン膜１２
の評価は、顕微ラマン散乱法により行うことができる。
ここで、顕微ラマン散乱法とは、顕微鏡を通して試料に
レーザビームを照射し、試料からの散乱光をその顕微鏡
を用いて観測し分光する方法である。顕微ラマン散乱法
を用いることにより、特定微小領域の評価を行うことが
可能であり、約１μｍの面分解能を得ることができる。
ここで、レーザとしてアルゴンイオンレーザ（波長５１
４．５ｎｍ）を用いた。
の評価は、顕微ラマン散乱法により行うことができる。
ここで、顕微ラマン散乱法とは、顕微鏡を通して試料に
レーザビームを照射し、試料からの散乱光をその顕微鏡
を用いて観測し分光する方法である。顕微ラマン散乱法
を用いることにより、特定微小領域の評価を行うことが
可能であり、約１μｍの面分解能を得ることができる。
ここで、レーザとしてアルゴンイオンレーザ（波長５１
４．５ｎｍ）を用いた。
【００５２】ポリシリコン膜１２の上面は、電極や配線
用金属で覆われているため、ガラス基板１１の裏側から
レーザビームを照射する。ガラス基板の厚さが約１ｍｍ
程度であり、その屈折率も大きいため、顕微鏡の対物レ
ンズには、液晶表示装置用として市販されている長焦点
レンズを用いることが好ましい。
用金属で覆われているため、ガラス基板１１の裏側から
レーザビームを照射する。ガラス基板の厚さが約１ｍｍ
程度であり、その屈折率も大きいため、顕微鏡の対物レ
ンズには、液晶表示装置用として市販されている長焦点
レンズを用いることが好ましい。
【００５３】ガラス基板１１の裏面からレーザビームを
照射すると、迷光が強くなるため、得られたスペクトル
のバックグラウンドを補正する必要がある。この方法に
よりポリシリコン膜１２の評価を行ったところ、モノハ
イドライド構造のピークに対する高次のハイドライド構
造のピークの相対強度と、電界移動度との間には、ホー
ル効果の測定により得られた移動度の場合と同様に、相
関が得られた。
照射すると、迷光が強くなるため、得られたスペクトル
のバックグラウンドを補正する必要がある。この方法に
よりポリシリコン膜１２の評価を行ったところ、モノハ
イドライド構造のピークに対する高次のハイドライド構
造のピークの相対強度と、電界移動度との間には、ホー
ル効果の測定により得られた移動度の場合と同様に、相
関が得られた。
【００５４】顕微ラマン散乱法を用いることにより、評
価対象を破壊することなく評価することができる。この
ため、液晶表示装置の製造工程の途中でシリコン層の評
価を行うことができる。この評価結果、より具体的には
モノハイドライド構造のピーク強度と高次のハイドライ
ド構造のピーク強度との比較結果に基づいてＴＦＴの特
性を推定することができる。所望の特性が得られていな
いと判断される場合には、水素化処理、または熱処理を
再度実施することにより、歩留り向上を図ることが可能
になる。
価対象を破壊することなく評価することができる。この
ため、液晶表示装置の製造工程の途中でシリコン層の評
価を行うことができる。この評価結果、より具体的には
モノハイドライド構造のピーク強度と高次のハイドライ
ド構造のピーク強度との比較結果に基づいてＴＦＴの特
性を推定することができる。所望の特性が得られていな
いと判断される場合には、水素化処理、または熱処理を
再度実施することにより、歩留り向上を図ることが可能
になる。
【００５５】図５Ａ〜５Ｇでは、ＴＦＴを形成した後図
５Ｇの工程で水素化処理を行ったが、ポリシリコン層を
形成した後ＴＦＴの形成途中に水素化処理を行ってもよ
い。
５Ｇの工程で水素化処理を行ったが、ポリシリコン層を
形成した後ＴＦＴの形成途中に水素化処理を行ってもよ
い。
【００５６】上記実施例では、多結晶シリコン層を形成
する場合を例に説明したが、その他多結晶ゲルマニウム
（Ｇｅ）層、多結晶シリコンゲルマニウム（ＳｉＧｅ）
層を形成する場合にも適用可能である。
する場合を例に説明したが、その他多結晶ゲルマニウム
（Ｇｅ）層、多結晶シリコンゲルマニウム（ＳｉＧｅ）
層を形成する場合にも適用可能である。
【００５７】また、上記実施例では、多結晶シリコン層
を水素プラズマに晒して水素化処理を行う場合を説明し
たが、モノハイドライド構造の数が高次のハイドライド
構造の数よりも多くなるような構成になれば、その他の
方法で水素化処理を行ってもよい。例えば、水素イオン
注入、水素を含む不純物のイオンドーピング、多結晶シ
リコン層に重ねて堆積した絶縁膜からの水素原子の拡散
等の方法を用いてもよい。
を水素プラズマに晒して水素化処理を行う場合を説明し
たが、モノハイドライド構造の数が高次のハイドライド
構造の数よりも多くなるような構成になれば、その他の
方法で水素化処理を行ってもよい。例えば、水素イオン
注入、水素を含む不純物のイオンドーピング、多結晶シ
リコン層に重ねて堆積した絶縁膜からの水素原子の拡散
等の方法を用いてもよい。
【００５８】また、水素化処理後の熱処理は、窒素雰囲
気中で行ってもよいし、水素あるいは窒素で希釈した水
素雰囲気中で行ってもよい。熱処理の雰囲気を水素とす
ることにより、モノハイドライド構造が解離しにくくな
るであろう。また、酸素や水分を含む雰囲気中で熱処理
を行と、粒界を酸化させて不活性化させる効果が期待で
きる。
気中で行ってもよいし、水素あるいは窒素で希釈した水
素雰囲気中で行ってもよい。熱処理の雰囲気を水素とす
ることにより、モノハイドライド構造が解離しにくくな
るであろう。また、酸素や水分を含む雰囲気中で熱処理
を行と、粒界を酸化させて不活性化させる効果が期待で
きる。
【００５９】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
多結晶半導体材料中への水素の添加の形態を制御するこ
とにより、キャリア移動度を向上させることができる。
この多結晶半導体材料を用いてＴＦＴを構成することに
より、電界移動度の大きなＴＦＴを得ることができると
ともに、ＴＦＴのオフ電流やしきい値等を改善できる。
多結晶半導体材料中への水素の添加の形態を制御するこ
とにより、キャリア移動度を向上させることができる。
この多結晶半導体材料を用いてＴＦＴを構成することに
より、電界移動度の大きなＴＦＴを得ることができると
ともに、ＴＦＴのオフ電流やしきい値等を改善できる。
【図１】多結晶シリコン層のキャリア移動度を、水素化
処理時間の関数として示すグラフである。
処理時間の関数として示すグラフである。
【図２】多結晶シリコン層のキャリア移動度を、水素化
処理後の熱処理温度の関数として示すグラフである。
処理後の熱処理温度の関数として示すグラフである。
【図３】多結晶シリコン層のラマン散乱スペクトルを示
すグラフである。
すグラフである。
【図４】水素化処理後の熱処理の温度と好適な熱処理時
間との関係を示すグラフである。
間との関係を示すグラフである。
【図５】図５（Ａ）は、実施例による方法で形成したシ
リコン層を用いたＴＦＴの作製方法を説明するための平
面図であり、図５（Ｂ）〜（Ｇ）は、図５（Ａ）の一点
鎖線Ａ８−Ａ８における断面に相当する各工程における
断面図である。
リコン層を用いたＴＦＴの作製方法を説明するための平
面図であり、図５（Ｂ）〜（Ｇ）は、図５（Ａ）の一点
鎖線Ａ８−Ａ８における断面に相当する各工程における
断面図である。
【図６】ＴＦＴの電界移動度を示すグラフである。
１１ ガラス基板 １２ ポリシリコン膜 １２Ｓ ソース領域 １２Ｄ ドレイン領域 １３、１３ａ ゲート絶縁膜 １４ ゲート電極 １４ａ 陽極酸化膜、高抵抗部 １４ｂ 低抵抗部 １５ レジストパターン １６ 層間絶縁膜 １７Ｓ、１７Ｄ コンタクトホール １８Ｓ、１８Ｄ 引出線
Claims (9)
- 【請求項１】 Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる
多結晶半導体材料であって、その中にＨ原子を含有し、
ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライ
ド構造の数がそれよりも高次のハイドライド構造の数よ
りも多い多結晶半導体材料。 - 【請求項２】 Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる
多結晶半導体材料であって、その中にＨ原子を含有し、
ラマン分光分析により測定した局在振動子モードのモノ
ハイドライド構造に対応するピーク強度が、それより高
次のハイドライド構造に対応するピーク強度より大きい
多結晶半導体材料。 - 【請求項３】 支持基板の上に、Ｓｉ、Ｇｅ、もしくは
ＳｉＧｅからなる多結晶半導体層を形成する工程と、 ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライ
ド構造の数がそれよりも高次のハイドライド構造の数よ
りも多くなるように、前記多結晶半導体層に水素を添加
する工程とを有する多結晶半導体層の製造方法。 - 【請求項４】 支持基板の上に、Ｓｉ、Ｇｅ、もしくは
ＳｉＧｅからなる多結晶半導体層を形成する工程と、 前記多結晶半導体層に水素を添加する工程と、 水素を添加された前記多結晶半導体層を加熱することに
より、ＳｉもしくはＧｅとＨとの結合のうち、モノハイ
ドライド構造の数がそれよりも高次のハイドライド構造
の数よりも多くなるように水素を脱離させる工程とを有
する多結晶半導体層の製造方法。 - 【請求項５】 前記水素を脱離させる工程において、前
記多結晶半導体層の温度を２５０〜５００℃として熱処
理を行う請求項４に記載の多結晶半導体層の製造方法。 - 【請求項６】 支持基板の上に、Ｓｉ、Ｇｅ、もしくは
ＳｉＧｅからなる多結晶半導体層を形成する工程と、 前記多結晶半導体層に水素を添加する工程と、 水素を添加された前記多結晶半導体層を加熱し、一部の
ハイドライド構造の水素を脱離させる工程とを有する多
結晶半導体層の製造方法。 - 【請求項７】 前記水素を脱離させる工程において、前
記多結晶半導体層の温度を２５０〜５００℃として熱処
理を行う請求項６に記載の多結晶半導体層の製造方法。 - 【請求項８】 絶縁性表面を有する支持基板と、 前記支持基板の絶縁性表面上に形成されたＳｉ、Ｇｅも
しくはＳｉＧｅからなる多結晶半導体層であって、その
中にＨ原子を含有し、ＳｉもしくはＧｅとＨとの結合の
うち、モノハイドライド構造の数がそれよりも高次のハ
イドライド構造の数よりも多い多結晶半導体層と、 前記多結晶半導体層の一部の領域上に形成されたゲート
絶縁膜と、 前記ゲート絶縁膜の上に形成されたゲート電極と、 前記ゲート絶縁膜の両側の領域において、それぞれ前記
多結晶半導体層にオーミック接続するソース電極及びド
レイン電極とを有する半導体装置。 - 【請求項９】 透明基板の表面上に形成され、Ｓｉ、Ｇ
ｅ、もしくはＳｉＧｅからなるチャネル領域を有する薄
膜トランジスタの該チャネル領域にレーザ光を照射する
工程と、 前記チャネル領域からの散乱光のスペクトルを観測し、
該チャネル領域を形成するＳｉもしくはＧｅとＨとの結
合のうちモノハイドライド構造に対応するピークとそれ
よりも高次のハイドライド構造に対応するピークとの高
さを比較する工程とを含む半導体装置の評価方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23975297A JP3998765B2 (ja) | 1997-09-04 | 1997-09-04 | 多結晶半導体層の製造方法及び半導体装置の評価方法 |
| TW087103317A TW419829B (en) | 1997-09-04 | 1998-03-06 | Polycrystalline semiconductor material, its manufacture method, semiconductor device using such material, and its evaluation method |
| KR1019980018138A KR100301355B1 (ko) | 1997-09-04 | 1998-05-20 | 다결정반도체재료,그제조방법,그것을사용한반도체장치및그평가방법 |
| US09/570,684 US6335266B1 (en) | 1997-09-04 | 2000-05-15 | Hydrogen-doped polycrystalline group IV-based TFT having a larger number of monohydride-IV bonds than higher order-IV bonds |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23975297A JP3998765B2 (ja) | 1997-09-04 | 1997-09-04 | 多結晶半導体層の製造方法及び半導体装置の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187241A true JPH1187241A (ja) | 1999-03-30 |
| JP3998765B2 JP3998765B2 (ja) | 2007-10-31 |
Family
ID=17049406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23975297A Expired - Fee Related JP3998765B2 (ja) | 1997-09-04 | 1997-09-04 | 多結晶半導体層の製造方法及び半導体装置の評価方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6335266B1 (ja) |
| JP (1) | JP3998765B2 (ja) |
| KR (1) | KR100301355B1 (ja) |
| TW (1) | TW419829B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016116A (ja) * | 2000-06-28 | 2002-01-18 | Semiconductor Energy Lab Co Ltd | 不純物添加装置および半導体装置の作製方法 |
| JP2004327777A (ja) * | 2003-04-25 | 2004-11-18 | Fujitsu Ltd | ショットキーソース・ドレイン構造を有する電界効果トランジスタの製造方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3792903B2 (ja) * | 1998-07-22 | 2006-07-05 | 株式会社カネカ | 半導体薄膜および薄膜デバイス |
| JP4056195B2 (ja) * | 2000-03-30 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6861339B2 (en) * | 2002-10-21 | 2005-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for fabricating laminated silicon gate electrode |
| US20050170104A1 (en) * | 2004-01-29 | 2005-08-04 | Applied Materials, Inc. | Stress-tuned, single-layer silicon nitride film |
| US20060095001A1 (en) * | 2004-10-29 | 2006-05-04 | Transcutaneous Technologies Inc. | Electrode and iontophoresis device |
| WO2006055729A1 (en) * | 2004-11-16 | 2006-05-26 | Transcutaneous Technologies Inc. | Iontophoretic device and method for administering immune response-enhancing agents and compositions |
| JP2006346368A (ja) * | 2005-06-20 | 2006-12-28 | Transcutaneous Technologies Inc | イオントフォレーシス装置及びその製造方法 |
| JP2007037868A (ja) * | 2005-08-05 | 2007-02-15 | Transcutaneous Technologies Inc | 経皮投与装置及びその制御方法 |
| US8386030B2 (en) * | 2005-08-08 | 2013-02-26 | Tti Ellebeau, Inc. | Iontophoresis device |
| US8295922B2 (en) * | 2005-08-08 | 2012-10-23 | Tti Ellebeau, Inc. | Iontophoresis device |
| US20070060860A1 (en) * | 2005-08-18 | 2007-03-15 | Transcutaneous Technologies Inc. | Iontophoresis device |
| WO2007026672A1 (ja) * | 2005-08-29 | 2007-03-08 | Transcu Ltd. | イオントフォレーシス用汎用性電解液組成物 |
| WO2007029611A1 (ja) * | 2005-09-06 | 2007-03-15 | Tti Ellebeau, Inc. | イオントフォレーシス装置 |
| US20070112294A1 (en) * | 2005-09-14 | 2007-05-17 | Transcutaneous Technologies Inc. | Iontophoresis device |
| JPWO2007032446A1 (ja) * | 2005-09-15 | 2009-03-19 | Ｔｔｉ・エルビュー株式会社 | ロッド型イオントフォレーシス装置 |
| NZ566628A (en) * | 2005-09-16 | 2010-02-26 | Tti Ellebeau Inc | Catheter type iontophoresis apparatus using alternating layers of electrolytes and ion exchange membranes |
| WO2007037324A1 (ja) * | 2005-09-28 | 2007-04-05 | Transcu Ltd. | 乾燥型イオントフォレーシス用電極構造体 |
| US20070074590A1 (en) * | 2005-09-30 | 2007-04-05 | Transcutaneous Technologies Inc. | Method and system to detect malfunctions in an iontophoresis device that delivers active agents to biological interfaces |
| JP2009509691A (ja) * | 2005-09-30 | 2009-03-12 | Ｔｔｉ・エルビュー株式会社 | 生体界面に多数の活性物質を送達するためのイオントフォレーシス装置 |
| US20090299265A1 (en) * | 2005-09-30 | 2009-12-03 | Tti Ellebeau, Inc. | Electrode Assembly for Iontophoresis Having Shape-Memory Separator and Iontophoresis Device Using the Same |
| US20070078376A1 (en) * | 2005-09-30 | 2007-04-05 | Smith Gregory A | Functionalized microneedles transdermal drug delivery systems, devices, and methods |
| WO2007037476A1 (ja) * | 2005-09-30 | 2007-04-05 | Tti Ellebeau, Inc. | 睡眠導入剤と興奮剤の投与量および投与時期を制御するイオントフォレーシス装置 |
| US20070232983A1 (en) * | 2005-09-30 | 2007-10-04 | Smith Gregory A | Handheld apparatus to deliver active agents to biological interfaces |
| WO2007041322A2 (en) * | 2005-09-30 | 2007-04-12 | Tti Ellebeau, Inc. | Iontophoretic delivery of active agents conjugated to nanoparticles |
| US20070197955A1 (en) * | 2005-10-12 | 2007-08-23 | Transcutaneous Technologies Inc. | Mucous membrane adhesion-type iontophoresis device |
| WO2007079190A2 (en) * | 2005-12-29 | 2007-07-12 | Tti Ellebeau, Inc. | Device and method for enhancing immune response by electrical stimulation |
| WO2008030497A2 (en) * | 2006-09-05 | 2008-03-13 | Tti Ellebeau, Inc. | Transdermal drug delivery systems, devices, and methods using inductive power supplies |
| US8062783B2 (en) * | 2006-12-01 | 2011-11-22 | Tti Ellebeau, Inc. | Systems, devices, and methods for powering and/or controlling devices, for instance transdermal delivery devices |
| US20100312168A1 (en) * | 2009-06-09 | 2010-12-09 | Yoshimasa Yoshida | Long life high capacity electrode, device, and method of manufacture |
| US9955087B1 (en) | 2016-12-30 | 2018-04-24 | Wisconsin Alumni Research Foundation | Hydrogen-doped germanium nanomembranes |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197775A (ja) | 1982-05-13 | 1983-11-17 | Canon Inc | 薄膜トランジスタ |
| DE3331601A1 (de) * | 1982-09-02 | 1984-03-08 | Canon K.K., Tokyo | Halbleitervorrichtung |
| JPH0621459A (ja) | 1992-07-02 | 1994-01-28 | Hitachi Ltd | アクティブマトリクス基板及びその製造方法 |
| JPH07153769A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
| JPH09148581A (ja) * | 1995-11-17 | 1997-06-06 | Sharp Corp | 薄膜半導体装置の製造方法 |
-
1997
- 1997-09-04 JP JP23975297A patent/JP3998765B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-06 TW TW087103317A patent/TW419829B/zh not_active IP Right Cessation
- 1998-05-20 KR KR1019980018138A patent/KR100301355B1/ko not_active IP Right Cessation
-
2000
- 2000-05-15 US US09/570,684 patent/US6335266B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016116A (ja) * | 2000-06-28 | 2002-01-18 | Semiconductor Energy Lab Co Ltd | 不純物添加装置および半導体装置の作製方法 |
| JP2004327777A (ja) * | 2003-04-25 | 2004-11-18 | Fujitsu Ltd | ショットキーソース・ドレイン構造を有する電界効果トランジスタの製造方法 |
| JP4647889B2 (ja) * | 2003-04-25 | 2011-03-09 | 富士通セミコンダクター株式会社 | ショットキーソース・ドレイン構造を有する電界効果トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100301355B1 (ko) | 2001-11-22 |
| US6335266B1 (en) | 2002-01-01 |
| TW419829B (en) | 2001-01-21 |
| KR19990029202A (ko) | 1999-04-26 |
| JP3998765B2 (ja) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3998765B2 (ja) | 多結晶半導体層の製造方法及び半導体装置の評価方法 | |
| US7135741B1 (en) | Method of manufacturing a semiconductor device | |
| US7186600B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5970369A (en) | Semiconductor device with polysilicon layer of good crystallinity and its manufacture method | |
| US7037811B1 (en) | Method for fabricating a semiconductor device | |
| KR100555195B1 (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
| US20060236920A1 (en) | Fabrication method of semiconductor device | |
| US6337229B1 (en) | Method of making crystal silicon semiconductor and thin film transistor | |
| JPH07258893A (ja) | 陽極酸化物及び陽極酸化方法 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| US7186601B2 (en) | Method of fabricating a semiconductor device utilizing a catalyst material solution | |
| JP3326013B2 (ja) | 半導体装置の作製方法 | |
| US6656779B1 (en) | Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof | |
| US6140164A (en) | Method of manufacturing a semiconductor device | |
| JP4162727B2 (ja) | 半導体装置の作製方法 | |
| JPH0832077A (ja) | 薄膜トランジスタの水素化方法 | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JP2006332172A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4443652B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3140303B2 (ja) | 半導体装置およびその作製方法 | |
| JP4063986B2 (ja) | 多結晶シリコン膜の作製方法 | |
| JP2940653B2 (ja) | 半導体装置およびその作製方法 | |
| JPH06260498A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3535453B2 (ja) | 半導体装置 | |
| KR20020085258A (ko) | 유전막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |