TW419829B - Polycrystalline semiconductor material, its manufacture method, semiconductor device using such material, and its evaluation method - Google Patents

Polycrystalline semiconductor material, its manufacture method, semiconductor device using such material, and its evaluation method Download PDF

Info

Publication number
TW419829B
TW419829B TW087103317A TW87103317A TW419829B TW 419829 B TW419829 B TW 419829B TW 087103317 A TW087103317 A TW 087103317A TW 87103317 A TW87103317 A TW 87103317A TW 419829 B TW419829 B TW 419829B
Authority
TW
Taiwan
Prior art keywords
polycrystalline semiconductor
semiconductor layer
hydrogen
hydride
forming
Prior art date
Application number
TW087103317A
Other languages
English (en)
Inventor
Kuninori Kitahara
Satoshi Murakami
Akito Hara
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW419829B publication Critical patent/TW419829B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Description

4 彳 382 9 A7 B7 五、發明説明（1 ) 「 本案係基於1997年9月4日提出申請之g本專利争請案 第9-239752號，其全部内容併述於此以供參考。 發明背景 a)發明領域 本發明係關於適合獲得大載子移動率之多晶半導體材 料H去’含有該材科之半導體裝置，及其評估方法。 不定形矽曾經用作薄膜電晶體（TFT)之通路層材料供 用於主動矩陣型液晶顯示面板❶若不定形矽以多晶矽替代 ，則可使通路的載子移動率變高。隨著載子移動率的變高 ’電晶體之最大驅動電流變大。目此可減少於液晶顯示面 板各像素區由TFT佔有的面積，且使孔隙比變高。因此可 增加每單位面積基材之像素數目並獲得高度精確的液晶顯 不面板。 b)相關技術之說明 多晶矽層含有晶粒邊界及晶粒瑕疵其形成局限狀態（ 局限層面）。此等局限狀態降低載子移動率或增加漏電流 ，故半導體裝置性能降低。已知若氫原子攙雜於多晶矽層 經濟部中央標準局員工消費合作社印製 ，晶粒邊界及晶粒瑕疲變成電純性，則可改良半導體裝置 性能（JP-A-62-84562)。 已知攙雜氫原子於多晶矽層之方法包含多晶矽層暴露 於氫電漿（JP-A-63-46775)，於多晶矽層上形成含氫原子之 二氧化石夕膜或氮化石夕膜及加熱至（jp_A_6_3l4697，JP-A-8_ 32077) ’及於氫氣下加熱多晶石夕層（jp_A_63_2〇〇571)。 本紙張尺度適用中囷國家標準（CNS }人4说格（210X297公餐） 4 4 1 9 82 9 Λ7 B7 五、發明説明（2 ) 請- 先 閱- 讀 背 面 之 注 意 事 項 再 填 寫 本 頁 雖然此等習知方法可提供多晶半導體層之載子移動率 至某種程度，但長久以來希望尋求可形成具有遠更高載子 移動率之多晶半導體層形成的技術。 發明概述 本發明之目的係提祺可提供載子移動率之多晶半導體 材料，其製法，使用此種材料之半導體裝置及其評估方法 〇 根據本發明之一態樣，提供一種主要包含矽，錄或石夕 -鍺之多晶半導體材料，其中該材料含有氫原子及矽或鍺 與氫偶合之一氧化物結構數目大於更高階氫化物數目。 訂 根據本發明之另一態樣，提供一種主要包含矽，鍺或 矽-鍺之多晶半導體材料，其中該材料含有氫原子及藉雷 蒙光譜分析於局部擺動器模式測試一氫化物結構之強度峰 值高於更咼階氫化物結構之強度峰值。 Λ 根據本發明之另一態樣提供一種形成多晶半導體層之 方法’包含下列步驟：於撐體基材上形成主要包含矽，鍺 或矽-鍺之多晶半導體層；及添加氫至多晶半導體層使矽 經濟部中央標準局負工消費合作杜印^ 或錯與氫偶合之一氫化物結構數目大於更高階氫化物結構 數目。 根據本發明之另一態樣提供一種形成多晶半導體層之 方法’包含下列步驟：於撐體基材上形成主要包含矽，鍺 或石夕-錯之多晶半導體層；及添加氫至多晶半導體層；及 藉加熱該多晶半導體層解離於添加氫之多晶半導體層内之 本紙張適财關家標準（CNS ) Α4規格（21GX297公楚） Λ7 B7 41 g829 發明説明（3 ) 氫’使矽或鍺與氫偶合之一氫化物結構數目大於更高階氫 化物結構數目。 以前述結構，可形成具有高載子移動率之多晶半導體 層。 根據本發明之另一態樣，提供—種半導體裝置包含： 一個撐體基材具有絕緣面；一層多晶半導體層形成於撐體 基材之絕緣面上’一種主要包含矽，鍺或矽_鍺之多晶半 導體材料’其中該材料含有氩原子及矽或鍺與氫偶合之一 •氫化物結構數目大於更高階氫化物數目；一層閘極絕緣膜 形成於多晶半導體層之局部表面積上；一個閛極電極形成 於閘極絕緣膜上；及一個源極電極及一個汲極電極與多晶 半導體層作歐姆接觸分別位於閘極絕緣膜之兩側上。 使用此種結構可形成具有高電場移動率性質TFT。 根據本發明之另一態樣提供一種評估半導體裝置之方 法，包含下列步驟：照射雷射束至形成於透明基材表面上 之薄膜電晶體通路區’該通路區主要包含石夕，鍺或矽_錯 ，及經由觀察由通路區散射光之光譜比較石夕或錯與氫間偶 合之一氫化物結構之強度峰值與更高階氣化物結構之強度 峰值。 經由比較一氫化物結構之強度峰值與更高階氫化物結 構之強度峰值，可估計通路區之載子移動率。 如前述，經由控制氫添加至多晶半導體材料可使載子 移動率變向。經由使用此種多晶半導體村料形成TFT，可 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X2517公釐） J *衣------ΐτ------^ (諳先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局I工消費合作社印製 y 82 9 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（4 ) 實現具有高電場移動率的TFT具有改良斷電流特性，閭值 等。 圖式之簡單說明 第1圖為線圖顯示多晶矽層之載子移動率呈氫化時間 之函數。 第2圖為線圖顯示多晶矽層之載子移動率呈氫化處理 後加熱處理溫度之函數。 第3圖為線圖顯示多晶石夕層之雷蒙光譜。 第4圖為線圖顯示於氫化處理後加熱處理溫度與較佳 加熱處理時間間之關係。 第5 A圖為平面圖示例說明使用藉具體例方法形成之 矽層形成TFT之方法，及第5B至5G圖為沿第5Λ圖之單點 鏈線A8-A8所取之剖面圖示例說明各方法。 第6圖為線圖顯示TFT電場移動率。 較佳具體例之細述 以多晶石夕層為例說明本發明之具體例。 發明人研九多日g砍層暴露於風電漿氫化後氫化處理時 間與載子移動率間之關係。 第1圖為線圖顯示於多晶矽層之載子移動率與氫化時 間之關係。橫座標表示氫化時間，單位為分鐘及縱座標表 .示載子移動率’單位為cm2/Vs。載子移動率係藉以5 X 10l3ciir2劑量攙雜磷的多晶矽層之赫爾效應測埤:藉赫爾 效應測試導電類型為η型。氫化處理係於二極體平行板電 本紙張尺度適用中國國家標孪（CNS ) Α4規格（210X2SI7公釐） T--------1------,玎------線 (锖先閱讀背面之注意事項再填寫本頁)
4 ] 9 82 P A7 B7 五、發明説明（5 ) 漿增進化學蒸氣沉積（PE-CVD)系統進行。兩片平行板直 徑10厘米（4叶）及射頻功率30瓦（寧率13.56 MHz)於氫氣壓 力300毫托耳及基材溫度350°C施加於電極。 如第1圖所示’氫化處理約1分鐘將載子移動率由約1 · 5 cm2/Vs提升至20 cm2/Vs。但隨著氫化處理進行超過i分鐘 ，載子移動率缓慢降低。 第2圖為線圖顯示氛化10分鐘之多晶石夕層之載子移動 率與加熱處理溫度間之關係。橫座標表示加熱處理溫度， 單位為它及縱座標表示載子移動率，單位為cm2/vs。於各 溫度之加熱處理時間設定為10分鐘》加熱處理前载子之移 動率以虛線表示。 於250°C至450°C之加熱處理溫度範圍，載子移動率隨 著加熱處理溫度之升高而增加。於400°C至500。(：之温度範 圍出現載子移動率峰值；及於高於此範圍之溫度載子移動 率遽然下降。 多晶矽層係藉雷蒙散射方法評估俾研究氫化時間及加 熱處理溫度呈改變載子移動率因素之函數。 第3圖顯示多晶矽層之雷蒙散射光譜》橫座標表示波 數，單位為cm·1及縱座標表示雷蒙散射強度，以任意刻度 表示。曲線a,及a2顯示氫化1分鐘之多晶矽層光譜，而曲 線b!及bi顯示氫化1 〇分鐘之多晶矽層光譜。曲線a|及b|顯 示處理前之雷蒙散射光譜，而曲線32及1)2顯示於450°C加 熱處理10分鐘後之雷蒙散射光譜。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公着） -7--------杜衣------1T------m (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消资合作社印製 Μ Β7 4 Ί ^ 82 9 五、發明説明（6 接近波數2_ cnr ί之峰值對應於鍵結（—氯化物 結構）之局㈣㈣式，及接近波數测⑽乂 +值對應 於Si-H2鍵結（第二階氫化物結構）之局部擺動模式。 曲線aAb,分別對應於第i圖所示氫化時間^分鐘及1〇 分鐘。假定當-氫化物結構之峰錢然出現而第二階氣化 物結構之峰祕小時，假定獲得高載子移動率，及載子移 動率隨著第二階氫化物結構之峰值變大而下降。 由比較曲線a!與4及曲線bi與1>2可知加熱處理可降低 峰值強度。原因為加熱處理去偶合氫化物結構之氩原子。 經由比較曲線匕與匕也可瞭解第二階氫化物結構之強度峰 值減少量大約一氫化物結構之強度峰值減少量。原因為第 二階氫化物結構之解離能小於一氫化物結構之故。 如第2圖所述，載子移動率為何藉加熱處理增高的理 由可歸諸於第二階氫化物結構之強度峰值比較一氩化物結 構遠更低。因此瞭解欲使載子移動率變高，多晶矽層之構 型較佳為與一氩化物結構之強度♦值比第二階及更高階氫 化物結構之強度峰值更大。 因考慮雷蒙散射光譜之強度峰值與氫化物結構數目成 比例，前述較佳構型等於一氫化物結構數目本於第二階及 更高階氫化物結構數目之構型。 如第2圖所示，載子移動率因雷蒙散射光譜處理溫度 設定過高而降低。可能原因為一氫化物結構進行解離之故 本紙張尺度適用中國國家標準（CNS ) A4规格（2丨OX297公楚） ----------^------1T------ (請先W讀背面之注意事項再填寫本頁·} 經濟部中央標準局員工消资合作社印製 4 1 9 82 9 Λ7 B7 五、發明説明（7 ) ^ ~" 第2圖所示實驗之加熱處理時間設定為10分鐘。此種 情泥下以約450°c加熱處理溫度為佳。較佳加熱處理溫度 範圍可隨加熱處理時間改變，反之亦然。 第4圖顯示加熱處理溫度與較佳加熱處理時間間之關 係。於250 C加熱溫度處理時’較佳加熱處理時間為約3 秒。隨著加熱處理時間的延長，較佳加熱處理時間縮短。 若加熱處理溫度過低，則較佳加熱處理時間延長，結果導 致生產力低。相反地，若加熱處理溫度過高，則較佳加熱 處理時間縮短，結構導致難以穩定控制加熱處理。因此較 佳加熱處理溫度設定為25〇r至50〇。(：。 多晶矽層之構型較佳設定為—氫化物結構數目多於更 高階氫化物結構數目。即使前者不大於後者，若於氩化處 理後加熱處理減少較高階氫化物結構數目比一氫化物結構 數目遠更多，則可預期提供載子移動率效果。 其次參照第5 A至5G圖，說明合併前述形成多晶矽層 之具體例方法形成薄膜電晶體。 第5A圖為簡單顯示薄膜電晶體之平面圖。於玻璃基 材上，多晶矽膜12於第5A圖之水平方向設置。於多晶矽 膜12縱向之概略中部，閘極電極14設置交又多晶矽膜12。 閘極電極14之一端係與水平方向延伸的閘極線連續。閘極 電極14及閘極線各別由紹製成的低電阻膜1及陽極氧化 膜14a包圍低電阻膜14b側壁組成。 第5B至5G圖為沿第5 A圖單點鏈線A8_A8所取剖面圖 本紙張尺度適f中國國家標準（CNS ) A4規格（210Χ297·^~ϊ~~ ------— ---------ΐ衣------ΐτ------^ (請先聞讀背面之注意事項再填寫本頁〕 經濟部中央標準局員工消費合作社印製 10 經濟部中夾標準局員工消費合作社印製 41 982 9 at ______B7 五、發明説明（8 ) ' ’示例說明各種製法。 如第5B圓所示’於玻璃基材n上沉積不定形矽層至 約50毫微米厚度。激光雷射束照射而多晶化不定形矽層。 激光雷射束可為氣化氙（XeCl)激光雷射具有波長3〇8毫微 米’能量密度約300毫焦/平方厘米，脈衝重覆頻率1〇〇 Hz 及照射時間每一脈衝1〇毫微秒。雷射曝光區為細長區例如 寬1毫米及長100毫米<雷射束於寬度方向每一脈衝移動 毫米而施加至寬廣面積。由此種厚度之不定形矽層多晶化 形成的多晶矽層於厚度方向概略有一個晶粒。多晶矽層之 平均晶粒直徑為約1 〇〇毫微米。 多晶矽層加圊樣形成多晶矽膜12 ^作為擴散障層的二 氧化矽膜可於玻璃基材11與多晶矽膜12間形成。多晶矽層 可使用含氣乾體藉乾式麵刻加圖樣。 閘極絕緣膜13於基材Π全表面上沉積約12〇毫微米厚 度’覆蓋多晶矽膜12。閘極絕緣膜丨3可使用SiH4及NjJD藉 PE-CVD 沉積。 閘極絕緣膜13上，藉濺鍍沉積鋁膜至約35〇毫微米厚 度。銘膜上形成阻罩圖樣15，如第5 A圖所示，阻罩圖樣 之圖樣如同加叉多晶矽膜12之閘極電極η圖樣。經由使用 阻罩圖樣15作為蝕刻阻罩，鋁膜使用含氣氣體藉乾式蝕刻 加圖樣’而留下閘極電極14於覆蓋有阻罩圖樣丨5之區。 如第5C圖所示，經由使用光阻圖樣丨5，閘極電極14 之暴露面進行陽極氡化。因此鋁製成的低電阻膜14b留在 ϋ尺度朝t關家料{ CNS^A视格（2獻29'7公釐) '— 1·--------^------IX------.^ (請先聞讀背面之注意事項再填寫本頁} 經濟部中央梂準局員工消費合作社印製 4 1 ^ 82 9 - A7 B7 五、發明説明（9 ) 閘極電極14上’厚約1至2微米之陽極氧化膜14a形成於低 電阻膜14b之側壁上。陽極氧化係於含草酸作為主要成份 & _的水溶液進行。陽極氧化後去除阻罩圖樣15。 如第5D圖所示，經由使用閘極電極14作阻罩，閘極 絕緣膜13經蝕刻而留下正位於閘極電極14下方之閘極絕緣 膜13a。閘極絕緣.膜13可使用含氟氣體藉乾式蝕刻蝕刻。 因而暴露出閘極絕緣臈13a兩側上的部分多晶矽膜12表面 如第5Ε圖所示，Ρ+離子於基材全表面植入，雷射束 照射而退火及活化植入離子。劑量設定為多晶矽膜丨2之離 子攙雜區之薄片電阻為約1 k Ω /□或以下。因此於閘極絕 緣膜13a兩側上的暴露區，於多晶矽膜12形成n+型源極區 及汲極區12S及12D。 使用第5B至5E圖示例說明之方法，形成源極區12S， 汲極區12D及閘極電極14。閘極電極14係由鋁製之低電阻 膜14b及於源極没極區12S及12D兩侧上的高電阻膜14a組 成。 如第5F圖所示，層間絕緣膜16沉積於基材全表面上 。層間絕緣膜16為厚約30毫微米之二氧化矽膜與厚約270 毫微米之氮化矽膜以此種順序沉積之疊合物。二氧化矽膜 •於300°C增長溫度使用SiH4&N20作為來源氣體藉PE-CVD沉積》氮化矽膜可於300。(：增長溫度使用^114及>}20 作為來源氣體藉PE-CVD沉積。 本紙張尺度速用中國國家標準（cns) A4規格（2!ox297公釐） J,--------1------1T------，^ (請先聞讀背面之注$項再填寫本頁) 經濟部中央樣準局貝工消費合作社印製 4 1 y 82 9 Λ7 __B7__ 五、發明説明（10 ) 接觸孔17S及17D於層間絕緣膜16成形而暴露源極區 及汲極區12S及12D之部分表面積。氮化矽膜可使用含氟 氣體藉乾式蝕刻蝕刻，二氧化矽膜可使用經緩衝的氟酸亦 即NH4F、HF及H20之混合物藉濕式蝕刻蝕刻。 如第5G圖所示，厚約50毫微米之鈦膜及厚約300毫微 来之紹膜以此種順序疊置於基材全表面上。叠合結構加圖 樣而形成源極引線1 8S連結至源極區12S及汲極引線18D連 結至汲極區12D。鈦膜及鋁膜可使用含氣氣體藉乾式蝕刻 触刻。 隨後多晶矽層12藉前述具體例方法氫化。前述具體例 中’多晶石夕層直接暴露於氫電漿。但此種情況下，因氫化 處理係於TFT结構形成後進行，故多晶；5夕層12經由閘極絕 緣膜13a，層間絕緣膜16等暴露於氫電漿。因此需要延長 氫化處理時間。 第6圖顯示第5G圖所示TFT之電場移動率B電場移動 率係由TFT之電流-電壓特性獲得。橫座標由左開始順序 表示無氫化處理，一小時氩化處理，二小時氫化處理，二 小時氫化處理後於400。(：加熱處理10分鐘《縱座標表示TFT 之電場移動率，單位為Cm2/Vs。 進行一小時氫化處理時，電場移動率升高至6〇cm2/Vs 。進行二小時氫化處理時，電場移動率由—小時氫化處理 略降，值為45 cm2/Vs。隨後進行加熱處理時升高至55 cm2/Vs。 本紙用中iS標準（⑽> A4規-格（210><297公楚） —----- J--------真------訂------線 (請先聞讀背面之注意事項再填寫本頁) 13 經濟部中央標準局員工消費合作社印聚 4 19 82 9 ^ Λ7 _____Β7_ 五'發明説明（η ) 具體例之優異效果不僅提供電場移動率的升高同日夸& 減少斷電流及閾值下降。因斷電流及閾值變化減少，故可 改良以TFTs製造液晶顯示裝置之產率。 第5G圊所示TFT之多晶矽膜12之評估可藉顯微雷蒙散 射方法進行，藉該方法，雷射束經顯微鏡照射至檢品，使 用顯微鏡觀察由檢品散射光之光譜。使用顯微雷蒙散射法 可評估局限化微小區，獲得表面解析度約1微米。使用氣 離子雷射（波長為514.5毫微米）。 因多晶矽膜12上表面覆蓋電極及布線金屬，雷射束係 由玻璃基材11背側施加。因玻璃基材厚約1毫米且有大折 射指數，故較佳使用市面上出售用於液晶顯示裝置的長焦 距透鏡作為顯微鏡的物鏡。 當雷射束由玻璃基材11底側施加時，背光強度變強。 因此需要對此種背光補償觀察光譜背景。多晶矽膜12係以 至目前為止所述方法評估。評估顯示電場移動率與一氩化 物結構峰值與更高階氫化物結構峰值間之相對強度有交互 關係*如同藉赫爾效應測得之移動率般。 檢品可使用顯微雷蒙散射法非破壞性評估，故矽層可 於液晶顯示裝置製造過程中隨時評估。TFT特性可依評估 結果估計，特別與一氫化物結構強度峰值及更高階氫化物 強度峰值間之比較結構估計〃若判定無法達成所需特性， 則可再度進行氩彳b處理或加熱處理俾改良製造產率。 第5A至5G圖所示具體例中，於TFT完成後於第5G圖 本紙張尺度逋用中國國家橾率（CNS ) A4規格（21〇x297公釐） (請先聞^背面之注意事項再填寫本頁) -訂 線 14 4 1 9 82 9 A7 B7 五、發明説明（12 之過程執行氫化處理。此種氫化處理可於多晶矽膜形成後 而TFT完成前進行。 前述具體例中已經說明多晶矽層。本發明亦適用於多 晶鍺（Ge)層及多晶矽-鍺（8丨(^)層。 又前述具體例中，雖然氫化處理係藉多晶矽層暴露於 氩電漿進行，但若一氫化物結構數目變成多於更高階氫化 物結構數目則可使用其他氫化方法。例如也可使用攙雜氫 離子，攙雜含氫之雜質離子，氫離子由沉積於多晶矽層上 的絕緣膜擴散，及其他方法。 氫化處理後之加熱處理可於氮氣氛或氫或以氮稀釋之 氫氣氛下進行。加熱處理之氫氣氛可能使一氫化物結構難 以解離。含氧或水成份供加熱處理之氣氛預期可氧化及鈍 化晶粒邊界。 已經就較佳具體例說明本發明。本發明非僅限於前述 具體例。顯然對業界人士可作多種修改、改良、組合等。 (諫先閱'讀背面之注意事項再填寫本頁) Α. 訂 經濟部中央梂準局貝工消費合作社印装 良紙張尺度適用中國國家標準（CNS)A4規格（25Ox297公t) 15
4 1 9 82 Q 、 Λ7 B7 五、發明説明（13 ) ? 元件標號對照 11.. .玻璃基材 12…多晶矽膜 13.. .閘極絕緣膜 14…閘極電極 12S…源極區 12D...汲極區 14a...高電阻膜 14b...低電阻膜 15.. .阻罩圖樣 16.. .層間絕緣膜 17S，17D...接觸孔 185.. .源極引線 18 D... ί及極引線 ---------Λ------ΐτ------線 (讀先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 16

Claims (1)

  1. 9 2 8 9 V-- 7 f 8 88 8 ABCD 經濟部中央標準局員工消費合作社印裝 六、申請專利範圍 f L 一種多晶半導體材料，其主要包含Si、Ge或SiGe，其 中該材料含有Η原+及Si4(^H間之偶合之一氮化物 結構數目大於更高階氫化物結構數目。 2. —種多晶半導體材料，其主要包含Si、Ge4Si(}e，其 中该材料含有Η原子及藉雷蒙（Raman)光譜分析測量於 局部擺動模式之一氫化物結構強度峰值高於更高階氫 化物結構強度峰值。 3. —，形成多晶半導體層之方法，包含下列步驟： 形成主要包含Si、Ge或SiGe之多晶半導體層於支 撐基材上：及 添加氫至多晶半導體層，使&與Ge間偶合之一氩 化物結構數目大於更高階氫化物結構數目。 4_ 一種形成多晶半導體層之方法，包含下列步驟： 形成主要包含Si、Ge或SiGe之多晶半導體層於支 撐基材上； 添加氩至多晶半導體層；及 藉加熱多晶半導體層解離於添加氩之多晶半導體 層内之氫’使Si與Ge間偶合之一氫化物結構數目大於 更高階氫化物結構數目。 5. 如申請專利範圍第4項之形成多晶半導體層之方法，其 中該氫解離步驟係於250°C至500°C加熱處理多晶半導 體層進行。 6. 如申請專利範圍第4項之形成多晶半導體層之方法，其 本紙張尺度適用中國國家標準（CNS ) A4規格(21 OX 297公釐） .77 - ^ I I I I I I n ^ I n ^ C請先聞讀背面之注^^項再填寫本頁) AS B8 C8 D8 4 1 9 82 9 六、申請專利範圍 中該氫解離步驟係於氫氣氛下加熱多晶半導體層。 7·如申請專利範圍第4項之形成多晶半導體層之方法，其 中該氫解離步驟係於含氧或水含量之氣氛下加熱多晶 半導體層。 8. —種形成多晶半導體層之方法，包含下列步驟： 形成主要包含Si、Ge或SiGe之多晶半導體層於支 撐基材上； 添加氫至多晶半導體層；及 經由加熱添加氫之多晶半導體層而解離若干氫化 物結構之氫。 9. 如申請專利範圍第8項之形成多晶半導體暦之方法，其 中該氫解離步驟係於250°C至500°C加熱處理多晶半導 體層進行。 10. 如申請專利範圍第8項之形成多晶半導體層之方法，其 中該氫解離步驟係於氫氣氛下加熱多晶半導體層。 11·如申請專利範圍第8項之形成多晶半導體層之方法，其 中該氫解離步驟係於含氧或水含量之氣氛下加熱多晶 半導體層》 I2. ~種半導體裝置，其包含： 一個支撐基材，其具有一個絕緣面； 一層多晶半導體層，其形成於支撐基材之絕緣面 上，多晶半導體材料主要包含Si、Ge或SiGe，其中該 材料含有Η原子及介於Si或Ge與Η間之偶合之一氫化物 本紙張尺度逋用中國國家梯準（CNS )八4胁（21〇><297公楚） ~ '— Ί--------β------,1Τ------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 41 982 9 A8 Β8 C8 D8 六、申請專利範圍 ^ ^ 結構數目大於更高階氫化物結構數目； 一張閘極絕緣膜’其係形成於多晶半導體層之局 部表面積上； 一個閘極電極，其係形成於閘極絕緣臈上；及 一個源極電極及一個沒極電極，其分別係與位在 閘極絕緣膜兩側上的多晶半導體層作歐姆接觸。 13. —種評估半導體裝置之方法，其包含下列步驟： 照射雷射束至於透明基材表面上形成的薄膜電晶 體通路區’通路區主要包含Si、Ge或SiGe;及 經由觀察由通路區散射的光之光譜來比較介於Si 或Ge與Η偶合之一氫化物結構強度峰值與更高階氫化 物結構強度峰值。 J.--------β------?τ------0 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央操準局員工消費合作社印製 本紙張尺度逍用中國國家標準（CNS ) A4規格（210X297公釐） 19
TW087103317A 1997-09-04 1998-03-06 Polycrystalline semiconductor material, its manufacture method, semiconductor device using such material, and its evaluation method TW419829B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23975297A JP3998765B2 (ja) 1997-09-04 1997-09-04 多結晶半導体層の製造方法及び半導体装置の評価方法

Publications (1)

Publication Number Publication Date
TW419829B true TW419829B (en) 2001-01-21

Family

ID=17049406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087103317A TW419829B (en) 1997-09-04 1998-03-06 Polycrystalline semiconductor material, its manufacture method, semiconductor device using such material, and its evaluation method

Country Status (4)

Country Link
US (1) US6335266B1 (zh)
JP (1) JP3998765B2 (zh)
KR (1) KR100301355B1 (zh)
TW (1) TW419829B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792903B2 (ja) * 1998-07-22 2006-07-05 株式会社カネカ 半導体薄膜および薄膜デバイス
JP4056195B2 (ja) * 2000-03-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4562868B2 (ja) * 2000-06-28 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6861339B2 (en) * 2002-10-21 2005-03-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for fabricating laminated silicon gate electrode
JP4647889B2 (ja) * 2003-04-25 2011-03-09 富士通セミコンダクター株式会社 ショットキーソース・ドレイン構造を有する電界効果トランジスタの製造方法
US20050170104A1 (en) * 2004-01-29 2005-08-04 Applied Materials, Inc. Stress-tuned, single-layer silicon nitride film
US20060095001A1 (en) * 2004-10-29 2006-05-04 Transcutaneous Technologies Inc. Electrode and iontophoresis device
WO2006055729A1 (en) * 2004-11-16 2006-05-26 Transcutaneous Technologies Inc. Iontophoretic device and method for administering immune response-enhancing agents and compositions
JP2006346368A (ja) * 2005-06-20 2006-12-28 Transcutaneous Technologies Inc イオントフォレーシス装置及びその製造方法
JP2007037868A (ja) * 2005-08-05 2007-02-15 Transcutaneous Technologies Inc 経皮投与装置及びその制御方法
US8386030B2 (en) * 2005-08-08 2013-02-26 Tti Ellebeau, Inc. Iontophoresis device
US8295922B2 (en) * 2005-08-08 2012-10-23 Tti Ellebeau, Inc. Iontophoresis device
US20070060860A1 (en) * 2005-08-18 2007-03-15 Transcutaneous Technologies Inc. Iontophoresis device
WO2007026672A1 (ja) * 2005-08-29 2007-03-08 Transcu Ltd. イオントフォレーシス用汎用性電解液組成物
WO2007029611A1 (ja) * 2005-09-06 2007-03-15 Tti Ellebeau, Inc. イオントフォレーシス装置
US20070112294A1 (en) * 2005-09-14 2007-05-17 Transcutaneous Technologies Inc. Iontophoresis device
JPWO2007032446A1 (ja) * 2005-09-15 2009-03-19 Ｔｔｉ・エルビュー株式会社 ロッド型イオントフォレーシス装置
NZ566628A (en) * 2005-09-16 2010-02-26 Tti Ellebeau Inc Catheter type iontophoresis apparatus using alternating layers of electrolytes and ion exchange membranes
WO2007037324A1 (ja) * 2005-09-28 2007-04-05 Transcu Ltd. 乾燥型イオントフォレーシス用電極構造体
US20070074590A1 (en) * 2005-09-30 2007-04-05 Transcutaneous Technologies Inc. Method and system to detect malfunctions in an iontophoresis device that delivers active agents to biological interfaces
JP2009509691A (ja) * 2005-09-30 2009-03-12 Ｔｔｉ・エルビュー株式会社 生体界面に多数の活性物質を送達するためのイオントフォレーシス装置
US20090299265A1 (en) * 2005-09-30 2009-12-03 Tti Ellebeau, Inc. Electrode Assembly for Iontophoresis Having Shape-Memory Separator and Iontophoresis Device Using the Same
US20070078376A1 (en) * 2005-09-30 2007-04-05 Smith Gregory A Functionalized microneedles transdermal drug delivery systems, devices, and methods
WO2007037476A1 (ja) * 2005-09-30 2007-04-05 Tti Ellebeau, Inc. 睡眠導入剤と興奮剤の投与量および投与時期を制御するイオントフォレーシス装置
US20070232983A1 (en) * 2005-09-30 2007-10-04 Smith Gregory A Handheld apparatus to deliver active agents to biological interfaces
WO2007041322A2 (en) * 2005-09-30 2007-04-12 Tti Ellebeau, Inc. Iontophoretic delivery of active agents conjugated to nanoparticles
US20070197955A1 (en) * 2005-10-12 2007-08-23 Transcutaneous Technologies Inc. Mucous membrane adhesion-type iontophoresis device
WO2007079190A2 (en) * 2005-12-29 2007-07-12 Tti Ellebeau, Inc. Device and method for enhancing immune response by electrical stimulation
WO2008030497A2 (en) * 2006-09-05 2008-03-13 Tti Ellebeau, Inc. Transdermal drug delivery systems, devices, and methods using inductive power supplies
US8062783B2 (en) * 2006-12-01 2011-11-22 Tti Ellebeau, Inc. Systems, devices, and methods for powering and/or controlling devices, for instance transdermal delivery devices
US20100312168A1 (en) * 2009-06-09 2010-12-09 Yoshimasa Yoshida Long life high capacity electrode, device, and method of manufacture
US9955087B1 (en) 2016-12-30 2018-04-24 Wisconsin Alumni Research Foundation Hydrogen-doped germanium nanomembranes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197775A (ja) 1982-05-13 1983-11-17 Canon Inc 薄膜トランジスタ
DE3331601A1 (de) * 1982-09-02 1984-03-08 Canon K.K., Tokyo Halbleitervorrichtung
JPH0621459A (ja) 1992-07-02 1994-01-28 Hitachi Ltd アクティブマトリクス基板及びその製造方法
JPH07153769A (ja) * 1993-11-30 1995-06-16 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JPH09148581A (ja) * 1995-11-17 1997-06-06 Sharp Corp 薄膜半導体装置の製造方法

Also Published As

Publication number Publication date
JPH1187241A (ja) 1999-03-30
KR100301355B1 (ko) 2001-11-22
US6335266B1 (en) 2002-01-01
KR19990029202A (ko) 1999-04-26
JP3998765B2 (ja) 2007-10-31

Similar Documents

Publication Publication Date Title
TW419829B (en) Polycrystalline semiconductor material, its manufacture method, semiconductor device using such material, and its evaluation method
TWI249182B (en) Semiconductor device
TW454260B (en) Thin film transistor and manufacturing method thereof
TW234771B (zh)
US4741964A (en) Structure containing hydrogenated amorphous silicon and process
TW449928B (en) A low temperature polycrystalline silicon type thin film transistor and a method of the thin film transistor fabrication
TW409278B (en) Electronic device and method for manufacturing the same
EP0569470A1 (en) Polysilicon thin film transistor
US20020145143A1 (en) Active matrix display device
TW201105814A (en) Method to improve nucleation of materials on graphene and carbon nanotubes
JPH05507390A (ja) 基板の薄化エッチングのための方法
TWI261929B (en) Switching device for a pixel electrode and methods for fabricating the same
Perevalov et al. Electronic structure of silicon oxynitride films grown by plasma-enhanced chemical vapor deposition for memristor application
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JP3054862B2 (ja) ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法
JP2009081383A (ja) 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
US5858853A (en) Method for forming capacitor electrode having jagged surface
TW463378B (en) Method of manufacturing semiconductor device
JPH0422120A (ja) 薄膜半導体装置の製造方法
US5616233A (en) Method for making a fluorinated silicon dioxide layer on silicon substrate by anodic oxidation at room temperature
TWI305055B (en) Semiconductor device and method of manufacturing the same
TW514995B (en) Semiconductor device and method for fabricating a semiconductor device
JP3225268B2 (ja) シリコン酸化物の改質方法
JP3437540B2 (ja) 半導体部材及び半導体装置の製造方法
Tsai et al. Laser-assisted plasma-enhanced chemical vapor deposition of silicon nitride thin film

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent