KR20020085258A - 유전막 제조방법 - Google Patents
유전막 제조방법 Download PDFInfo
- Publication number
- KR20020085258A KR20020085258A KR1020010024662A KR20010024662A KR20020085258A KR 20020085258 A KR20020085258 A KR 20020085258A KR 1020010024662 A KR1020010024662 A KR 1020010024662A KR 20010024662 A KR20010024662 A KR 20010024662A KR 20020085258 A KR20020085258 A KR 20020085258A
- Authority
- KR
- South Korea
- Prior art keywords
- laser beam
- dielectric film
- deposited
- drain
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 8
- 239000001257 hydrogen Substances 0.000 claims abstract description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 230000005284 excitation Effects 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 abstract description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000011737 fluorine Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 69
- 238000002161 passivation Methods 0.000 description 22
- 238000000206 photolithography Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 유전막 제조방법에 관한 것으로, 종래 유전막 제조방법은 고온에서 장시간 동안 열처리 공정을 수행함으로써, 그 유전막의 성분변화가 유발되며 이에 따라 유전율이 증가하여 유전막의 특성을 열화시키는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 a-C:F(fluorinated amorphous carbon)을 증착하고 어닐링하는 과정을 레이저빔을 a-C:F에 조사하여, a-C:F에 포함된 수소만을 여기시켜 유전율의 증가없이 열적으로 안정된 유전막을 형성하도록 구성되어, 유전막의 특성열화를 방지하는 효과가 있다.
Description
본 발명은 유전막 제조방법에 관한 것으로, 특히 유전막을 저온공정으로 형성하여, 유전율의 증가없이 용이하게 유전막을 형성할 수 있는 유전막 제조방법에 관한 것이다.
도1은 일반적인 액정표시소자의 단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부일부에 위치하는 게이트전극(2)과; 그 게이트전극(2)이 형성된 유리기판(1)의 상부전면에 위치하는 게이트절연막(3)과; 상기 게이트전극(2)의 위치에 대향하는 게이트절연막(3)의 상부측과 그 주변일부에 위치하는 액티브영역(4)과; 상기 액티브영역(4)의 상부측 좌우에 상호 채널길이만큼 이격되어 위치하는 소스(5) 및 드레인(6)과; 상기 구조의 상부전면에 위치하는 패시베이션막(7)과; 상기 패시베이션막(7)에 형성된 콘택홀을 통해 상기 드레인(6)의 상부일부에 접합되는 ITO박막(8)을 포함하여 구성된다.
이하, 상기와 같은 구조의 액정표시소자를 제조하는 방법을 상세히 설명한다.
먼저, 유리기판(1)의 상부에 금속을 증착하고, 사진식각공정을 통해 상기 유리기판(1)의 상부일부에 위치하는 게이트전극(2)을 형성한다.
그 다음, 상기 구조의 상부전면에 유전막과 비정질실리콘층을 증착하고, 사진식각공정을 통해 상기 비정질실리콘층을 패터닝하여 상기 게이트전극(2)과 대향하는 유전막의 상부에 액티브영역(4)을 형성한다. 이때 상기 유전막은 게이트절연막(3)으로 사용된다.
그 다음, 상기 구조의 상부전면에 금속을 증착하고, 사진식각공정을 통해 금속을 패터닝하여 상기 액티브영역(4)의 좌우측 상부 및 측면부에 위치하는 소스(5) 및 드레인(6)을 형성하고, 그 소스(5)와 드레인(6) 사이의 액티브영역(4)을 소정 깊이로 식각하여 채널영역을 형성한다.
그 다음, 상기 구조의 상부전면에 유전막인 패시베이션막(7)을 증착한다.
이때 패시베이션막(7)은 비정질의 C와 F의 화합물(fluorinated amorphous carbon, 이하 a-C:F)를 사용한다. 상기 a-C:F를 증착하면 도2a에 도시한 a-C:F의 화학구조식에서 알수 있듯이 수소(H)가 포함된 형태로 증착된다.
이와 같이 패시베이션막을 증착한 후 400℃ 이상의 고온으로 장시간 동안 열처리 공정을 진행하여 상기 도2a에 도시한 수소와 탄소의 결합이 끊어지고, 주위의 탄소간에 재결합이 일어나 도2b에 도시한 바와 같이 크로스링크(CROSSLINK)가 발생하여 열적으로 안정된 유전층인 패시베이션막(7)을 획득할 수 있게 된다.
그러나, 상기 열처리 공정은 고온에서 장시간동안 진행하기 때문에 수소 뿐만아니라 유전율에 영향을 미치는 F의 결합도 끊어지게 되고, 그 F가 외부로 유출되어 패시베이션막(7) 내의 F성분이 감소하게 되어 유전율이 3이상으로 커지게 된다.
도3은 실리콘(10) 상에 증착된 a-C:F를 400℃이상에서 10분이상 열처리 하는 경우 F원자의 유출을 보인 모식도이다. 이처럼 F원자가 외부로 여기되는 이유는 외부로 여기될 충분한 시간동안 고온에 의해 충분한 에너지를 얻어 여기될 수 있으며, 이와 같이 F원자가 여기되어 상기 도2b에서 알 수 있듯이 F가 결합되지 않은 C가 존재하게 된다.
이와 같이 유전율이 커지게 되면 각 배선간의 간섭으로 기생커패시터 등, 액정표시소자의 특성에 영향을 주는 성분들이 증가하게 되며, 이에 따라 액정표시소자의 특성이 열화된다.
그 다음, 상기 패시베이션막(7)에 콘택홀을 형성하여 상기 드레인(6)의 상부일부를 노출시키고, 그 노출된 드레인에 접속되는 ITO박막(8)을 형성하여 픽셀전극을 형성한다.
상기의 a-C:F를 어닐링하는 방법은 표시소자의 제조에 국한되는 것이 아니고, 반도체 공정등의 유전막 형성시에도 동일하게 적용되는 것이다.
상기한 바와 같이 종래 유전막 제조방법은 고온에서 장시간 동안 열처리 공정을 수행함으로써, 그 유전막의 성분변화가 유발되며 이에 따라 유전율이 증가하여 유전막의 특성을 열화시키는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 유전막의 성분을 변화시키지 않고, 열적으로 안정된 유전막을 획득할 수 있는 유전막 제조방법을 제공함에 그 목적이 있다.
도1은 일반적인 액정표시소자의 단면도.
도2a 및 도2b는 종래 유전막의 어닐링 전과 어닐링 후의 원자구조도.
도3은 종래 유전막의 어닐링방법의 모식도.
도4a 및 도4b는 본 발명 유전막 제조방법에 의해 어닐링 전과 어닐링 된 후 유전막의 원자구조도.
도5a 내지 도5d는 본 발명이 적용되는 액정표시소자 제조공정 수순단면도.
도6은 본 발명 유전막의 어닐링방법의 모식도.
도7a 내지 도7c는 본 발명이 적용되는 반도체 소자 제조공정 수순단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:유리기판2:게이트전극
3:게이트절연막4:액티브영역
5:소스6:드레인
7:패시베이션막8:ITO박막
상기와 같은 목적은 a-C:F(fluorinated amorphous carbon)를 증착하는 단계와; 상기 증착된 a-C:F에 레이저비믈 조사하여, 유전율의 증가없이 열적으로 안정된 유전막을 형성하는 단계로 구성되어 유전율의 증가없이 열적으로 안정된 유전막을 형성함으로써 달성되는 것으로, 이와 같은 본 발명의 실시예를 첨부한 도1의 일반적인 액정표시소자의 단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 유리기판(1)의 상부에 게이트전극(2)을 형성하고, 그 게이트전극(2)이 형성된 유리기판(1)의 상부에 절연막과 비정질실리콘을 증착하고, 그 비정질실리콘을 사진식각공정으로 패터닝하여 상기 게이트전극(2)에 대향하는 게이트절연막(3)의 상부에 액티브영역(4)을 형성한다.
그 다음, 상기 구조의 상부전면에 금속을 증착하고, 그 증착된 금속을 사진식각공정으로 패터닝하여 상기 액티브영역(4)의 좌우 상부측에 상호 소정거리 이격되어 위치하는 소스(5)와 드레인(6)을 형성한다. 이때, 상기 액티브영역(4)과 소스(5) 및 드레인(6)을 동시에 형성할 수도 있으며, 이때는 마스크의 사용을 줄일 수 있다.
그 다음, 상기 소스(5)와 드레인(6) 사이의 액티브영역(4)을 소정의 깊이로 식각하여 채널영역을 형성한다.
그 다음, 상기 구조의 상부전면에 a-C:F를 증착하여 패시베이션막(7)을 형성한다. 이때 증착된 a-C:F는 도4a에 도시한 바와 같이 수소원자를 포함하는 구조식으로 나타낼 수 있다.
그 다음, 50~100mJ/sec의 에너지를 갖는 레이저를 1~10초동안 조사하여 a-C:F에 포함된 수소(H)를 외부로 여기시켜, 도4b에 도시한 바와 같이 크로스 링크되어 열적으로 안정된 패시베이션막(7)을 획득한다.
이와 같이 상온에서 레이저의 에너지를 조절하여 짧은 시간동안 어닐링하는 경우 수소(H)는 탄소(C)와의 결합이 끊어저 외부로 유출될 수 있으며, F는 짧은 시간동안 여기에 필요한 에너지를 얻지못해 도4b에서 알 수 있듯이 패시베이션막(7)내에 계속 존재하게 되어 최초의 패시베이션막의 형성시 계획한 유전율에서 더이상 유전율이 증가하지 않게 된다.
즉, 유전율을 3.0이하인 2.5~3.0 사이의 값을 가지게 되며, 이에 따라 기생 커패시턴스 등의 액정표시소자의 특성을 열화시키는 문제점을 줄일 수 있게 된다.
그 다음, 상기 패시베이션막(7)에 콘택홀을 형성하여 상기 드레인(6)의 상부일부를 노출시키고, 그 노출된 드레인(6)에 접속되는 ITO박막(8)을 형성하여 픽셀전극을 형성하게 된다.
도5a 내지 도5d는 본 발명이 적용되는 상기 도1에 도시한 액정표시소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부에 금속층을 증착하고, 사진식각공정을 통해 증착된 금속층을 패터닝하여 유리기판(1)의 상부 일부에 게이트전극(2)을 형성하고, 그 게이트전극(2)이 형성된 유리기판(1)의 상부에 절연막과 비정질실리콘을 증착하고, 그 비정질실리콘을 사진식각공정으로 패터닝하여 상기 게이트전극(2)에 대향하는 게이트절연막(3)의 상부에 액티브영역(4)을 형성하는 단계(도5a)와; 상기 구조의 상부전면에 금속을 증착하고 패터닝하여 상기 액티브영역(4)의 측면으로 부터 상부측까지 위치하며 상호 소정거리 이격되어 위치하는 소스(5)와 드레인(6)을 형성하는 단계(도5b)와; 상기 구조의 상부전면에 a-C:F를 증착하고 레이저를 사용하여 어닐링함으로써 패시베이션막(7)을 형성하는 단계(도5c)와; 상기 패시베이션막(7)에 콘택홀을 형성하여 상기 드레인(6)의 상부일부를 노출시킨 후, 그 상부전면에 ITO를 증착하고 사진식각공정으로 패터닝하여 상기 노출된 드레인(6)에 접속되며, 상기 트랜지스터가 형성되지 않은 영역에 소정의 면적으로 위치하는 ITO전극(8)을 형성하는 단계(도5d)로 이루어진다.
이하, 상기와 같은 본 발명이 적용되는 박막 트랜지스터 표시소자의 제조공정을 좀 더 상세히 설명한다.
먼저, 도5a에 도시한 바와 같이 유리기판(1)의 상부에 금속을 증착하고, 패터닝하여 상기 유리기판(1)의 상부일부에 게이트전극(2)을 형성한다.
그 다음, 상기 구조의 상부전면에 절연막과 비정질실리콘을 증착한다. 이때의 공정은 단일공정으로 진행할 수 있으며, 본 발명을 적용하면 a-C:F를 증착하고, 레이저 어닐링을 통해 상기 설명한 바와 같이 2.5~3.0 사이의 유전율을 가지는 게이트절연막(3)을 형성한 후, 그 상부에 비정질실리콘을 증착하고 사진식각공정을 통해 패터닝하여 액티브영역(4)을 형성한다.
즉, 본 발명은 박막 트랜지스터 표시소자에 적용되는 경우 게이트절연막과 패시베이션막에 적용할 수 있으며, 게이트절연막의 경우 공정의 편의상 이전의 어닐링공정 등을 사용할 수 있고, 패시베이션막의 경우 반드시 본 발명에서와 같이 저온 레이저 어닐링 법을 사용하여 그 특성을 향상시켜야 한다.
그 다음, 도5b에 도시한 바와 같이 상기 구조의 상부전면에 금속을 증착하고, 패터닝하여 상기 형성한 액티브영역의 중앙부에서 상호 채널길이만큼 이격되며, 그 액티브영역(4)의 상부측 및 측면부에 위치하는 소스(5) 및 드레인(6)을 형성한다.
그 다음, 도5c에 도시한 바와 같이 상기 구조의 상부전면에 a-C:F를 증착하고, 레이저빔을 상기 증착된 a-C:F를 조사하여 어닐링한다. 이때 레이저빔은 그 에너지를 50~100mJ/sec로 1~10초 동안 인가하게 되며, 짧은 시간동안 에너지를 a-C:F에 인가하여 수소(H)는 탄소(C)와의 결합이 끊어저 외부로 유출될 수 있도록 하며, F는 여기에 필요한 에너지를 얻을 수 없는 짧은 시간동안 어닐링하여 F가 여기되지 않도록 한다.
이와 같은 과정을 통해 상기 패시베이션막(7)은 2.5~3.0 사이의 유전율을 갖도록 생성된다.
그 다음, 도5d에 도시한 바와 같이 상기 구조의 상부전면에 포토레지스트(도면미도시)를 도포하고, 노광 및 현상하여 상기 드레인(6)의 상부일부에 대향하는 패시베이션막(7)을 노출시키는 패턴을 형성하고, 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 콘택홀을 형성하여 상기 드레인(6)의 상부일부를 노출시킨다.
그 다음, 상기 포토레지스트 패턴을 제거한 후, 그 상부전면에 ITO를 증착하고 사진식각공정을 통해 패터닝하여 ITO전극(8)을 형성한다.
상기의 실시예는 본 발명 유전막 제조방법을 액정표시소자의 제조공정에 적용한 예이며, 일반적인 반도체 공정에서 사용이 빈번한 실리콘의 상부측에 유전막을 증착하고, 어닐링 하는 과정에서도 상기 설명한 레이저 어닐링의 조건이 동일하게 적용된다.
즉, 도6은 실리콘(10)의 상부에 a-C:F(7)을 증착하고, 레이저를 조사하여 어닐링하는 과정의 모식도로서, 이에 도시한 바와 같이 종래 고온에서 장시간 동안 열처리하는 과정에서 F의 여기가 일어나는 것을 방지할 수 있다.
이와 같은 과정은 반도체 공정중 일반적인 트랜지스터 제조공정에 응용할 수 있다.
즉, 도7a 내지 도7c는 반도체 제조공정 중 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 실리콘기판(10)의 상부전면에 a-C:F를 증착하고, 레이저빔을 조사하여 어닐링하여 게이트절연막(11)을 형성하는 단계(도7a)와; 상기 구조의 상부전면에 다결정실리콘을 증착하고, 사진식각공정을 통해 패터닝하여 상기 게이트절연막(11)의 상부일부에 게이트전극(12)을 형성한 후, 그 게이트전극(12)의 측면 기판하부에 불순물 이온을 저농도로 주입하여 저농도 소스 및 드레인(13)을 형성하는 단계(도7b)와; 상기 구조의 상부전면에 질화막등의 절연막을 증착하고, 건식식각하여 상기 게이트전극(12)의 측면에 측벽(14)을 형성하고, 그 측벽(14)의 측면 기판(10) 하부에 불순물 이온을 고농도로 주입하여 고농도 소스 및 드레인(15)을 형성하는 단계(도7c)로 이루어진다.
이하, 상기와 같은 본 발명 유전막 제조방법이 적용되는 다른 실시예인 반도체 제조공정을 좀 더 상세히 설명한다.
먼저, 도7a에 도시한 바와 같이 단결정 실리콘 기판(10)의 상부에 a-C:F를 증착하고, 레이저빔을 조사하여 상기 a-C:F를 어닐링하여 게이트절연막(11)을 형성한다.
이때 역시 상기 레이저빔은 그 에너지를 50~100mJ/sec로 1~10초 동안 인가하게 되며, 짧은 시간동안 에너지를 a-C:F에 인가하여 H는 C와의 결합이 끊어저 외부로 유출될 수 있도록 하며, F는 여기에 필요한 에너지를 얻을 수 없는 짧은 시간동안 어닐링하여 F가 여기되지 않도록 한다.
이와 같은 과정을 통해 상기 게이트절연막(11)은 2.5~3.0 사이의 유전율을 갖도록 생성된다.
그 다음, 도7b에 도시한 바와 같이 상기 게이트절연막(11)의 상부전면에 다결정실리콘을 증착하고, 사진식각공정을 통해 패터닝하여 게이트전극(12)을 형성한다.
그 다음, 상기 게이트전극(12)의 측면 기판(10)의 하부에 붕소 또는 인 이온을 저농도로 주입하여 저농도 소스 및 드레인(13)을 형성한다.
그 다음, 도7c에 도시한 바와 같이 상기 구조의 상부전면에 질화막 등의 절연막을 증착하고, 그 절연막을 건식식각하여 게이트전극(12)의 측면에 측벽(14)을 형성한다.
그 다음, 상기 측벽(14)의 측면 기판(10)의 하부에 붕소 또는 인이온을 고농도로 주입하여 고농도 소스 및 드레인(15)을 형성하여 트랜지스터 제조공정을 완료한다.
상기한 바와 같이 본 발명은 특정한 박막의 상부에 유전막을 증착한 후, 그유전막을 레이저를 사용하여 어닐링함으로써, 유전율의 증가에 영향을 미치는 성분 원자의 여기없이 열적으로 안정된 유전막을 획득할 수 있게 되어, 유전막의 특성열화를 방지하는 효과가 있다.
Claims (8)
- a-C:F(fluorinated amorphous carbon)를 증착하는 단계와; 상기 증착된 a-C:F에 레이저빔을 조사하여, 유전율의 증가없이 열적으로 안정된 유전막을 형성하는 단계로 이루어진 것을 특징으로 하는 유전막 제조방법.
- 제 1항에 있어서, 상기 조사하는 레이저빔은 a-C:F에 포함된 H 만이 여기되도록 하고, F는 여기되지 않도록 그 에너지와 조사 시간을 제어하는 것을 특징으로 하는 유전막 제조방법.
- 제 1항 또는 제 2항에 있어서, 상기 레이저빔은 그 에너지를 50~100mJ/sec로 1~10초 동안 조사하여 a-C:F를 어닐링하는 것을 특징으로 하는 유전막 제조방법.
- 유리기판의 상부에 게이트전극, 게이트절연막, 액티브영역을 형성하고, 그 액티브 영역의 좌우측 상부에 상호 소정거리 이격되는 소스 및 드레인을 형성한 다음, 그 상부에 a-C:F(fluorinated amorphous carbon)을 증착하고 어닐링하는 과정을 포함하는 액정표시소자의 제조방법에 있어서, 상기 a-C:F을 증착하고 어닐링하는 과정은 레이저빔을 a-C:F에 조사하여, a-C:F에 포함된 수소만을 여기시켜 유전율의 증가없이 열적으로 안정된 유전막을 형성하는 것을 특징으로 하는 유전막 제조방법.
- 제 4항에 있어서, 상기 레이저빔은 그 에너지를 50~100mJ/sec로 1~10초 동안 인가하여 a-C:F를 어닐링하는 것을 특징으로 하는 유전막 제조방법.
- 제 4항에 있어서, 상기 게이트절연막은 a-C:F를 증착하고, 에너지가 50~100mJ/sec인 레이저빔을 1~10초동안 조사하여 형성하는 것을 특징으로 하는 유전막 제조방법.
- 반도체 기판의 상부에 게이트절연막을 형성하는 단계와; 상기 게이트절연막의 상부에 다결정실리콘을 증착하고, 그 다결정실리콘을 패터닝하여 게이트전극을 형성하는 단계와; 상기 게이트전극의 측면 기판하부에 불순물 이온을 저농도로 주입하여 저농도 소스 및 드레인을 형성하는 단계와; 상기 게이트전극의 측면에 측벽을 형성한 후, 그 측벽의 측면 기판 하부에 불순물 이온을 고농도로 주입하여 고농도 소스 및 드레인을 형성하는 단계로 구성되는 반도체 장치 제조방법에 있어서, 상기 게이트절연막은 a-C:F(fluorinated amorphous carbon)을 증착하고 레이저빔을 그 a-C:F에 조사하여 어닐링하여 형성하는 것을 특징으로 하는 유전막 제조방법.
- 제 7항에 있어서, 상기 게이트절연막을 형성하는 단계는 a-C:F(fluorinated amorphous carbon)을 증착하고 에너지가 50~100mJ/sec인 레이저빔을 1~10초동안 조사하여 형성하는 것을 특징으로 하는 유전막 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024662A KR100375093B1 (ko) | 2001-05-07 | 2001-05-07 | 유전막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024662A KR100375093B1 (ko) | 2001-05-07 | 2001-05-07 | 유전막 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020085258A true KR20020085258A (ko) | 2002-11-16 |
| KR100375093B1 KR100375093B1 (ko) | 2003-03-08 |
Family
ID=27703909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0024662A KR100375093B1 (ko) | 2001-05-07 | 2001-05-07 | 유전막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100375093B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200457834Y1 (ko) * | 2010-04-01 | 2012-01-05 | 이정화 | 진동모터 케이스 및 이를 포함하는 진동 마사지 신발 |
| WO2024058355A1 (ko) * | 2022-09-15 | 2024-03-21 | 충남대학교 산학협력단 | 고유전 비정질 불소화 탄소 박막 게이트 유전층을 갖는 반도체 소자 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109087B2 (en) * | 2003-10-03 | 2006-09-19 | Applied Materials, Inc. | Absorber layer for DSA processing |
-
2001
- 2001-05-07 KR KR10-2001-0024662A patent/KR100375093B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200457834Y1 (ko) * | 2010-04-01 | 2012-01-05 | 이정화 | 진동모터 케이스 및 이를 포함하는 진동 마사지 신발 |
| WO2024058355A1 (ko) * | 2022-09-15 | 2024-03-21 | 충남대학교 산학협력단 | 고유전 비정질 불소화 탄소 박막 게이트 유전층을 갖는 반도체 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100375093B1 (ko) | 2003-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995053B2 (en) | Vertical thin film transistor | |
| KR100285020B1 (ko) | 반도체장치 제작방법 | |
| US5940690A (en) | Production method for a thin film semiconductor device with an alignment marker made out of the same layer as the active region | |
| US6335266B1 (en) | Hydrogen-doped polycrystalline group IV-based TFT having a larger number of monohydride-IV bonds than higher order-IV bonds | |
| JP3474604B2 (ja) | 薄膜トランジスタおよびその製法 | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| US7981811B2 (en) | Semiconductor device and method for manufacturing same | |
| KR100703467B1 (ko) | 박막트랜지스터 | |
| KR100375093B1 (ko) | 유전막 제조방법 | |
| JPH11251599A (ja) | 薄膜半導体装置の製造方法 | |
| JP4675433B2 (ja) | 半導体装置の作製方法 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| US6482682B2 (en) | Manufacturing method for improving reliability of polysilicon thin film transistors | |
| US20060267115A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6396077B1 (en) | Semiconductor device provided with conductive layer and liquid crystal display | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| KR100482462B1 (ko) | 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법 | |
| KR20040085688A (ko) | 초미세 채널을 가지는 ｍｏｓｆｅｔ 소자 및 그 제조 방법 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| JP3600886B2 (ja) | 絶縁ゲイト型トランジスタの作製方法 | |
| JP4417327B2 (ja) | 半導体装置の作製方法 | |
| JP3600890B2 (ja) | 絶縁ゲイト型トランジスタの作製方法 | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
| JPH05102181A (ja) | 高耐圧半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 18 |