JPH11506569A - エピタキシャル半導体領域を有する半導体装置の製造 - Google Patents

Abstract

(57)【要約】 絶縁材料の第１層（８）と、非単結晶シリコンの第１層（９）と、絶縁材料の第２層（10）とをこの順序でシリコンウェファ（１）の表面上に設け、急峻な壁面（16，39）を有する窓（15，38）を絶縁材料の第２層と、非単結晶シリコンの第１層とを通してエッチング形成し、窓の壁面に保護層（19，40）を設け、窓内と、この窓に隣接する非単結晶シリコンの第１層の縁部（21，41）の下側とで第１絶縁層を選択的にエッチング除去して、非単結晶シリコンの第１層の縁部自体とウェファの表面との双方を前記窓内と前記縁部の下側とで露出させ、半導体材料を選択的に堆積させて、エピタキシャル半導体領域をウェファの露出表面上に形成するとともにこのエピタキシャル半導体領域に接続された多結晶半導体材料の縁部（24，43）を非単結晶シリコンの第１層の露出縁部上に形成し、前記窓の壁面上の前記保護層上に絶縁用のスペーサ層（26，45）を設け、非単結晶シリコンの第２層（28，47）を堆積し、これによりエピタキシャル半導体領域を有する半導体装置を製造する方法。半導体材料の選択堆積中に非単結晶半導体材料が上に成長する材料より成る頂部層（11）を設け、この頂部層は半導体材料の選択堆積前に絶縁材料の第２層上に設け、選択堆積処理を良好に監視しうるようにする。

Description

【発明の詳細な説明】 エピタキシャル半導体領域を有する半導体装置の製造 本発明は、 −絶縁材料の第１層と、非単結晶シリコンの第１層と、絶縁材料の第２層とを この順序でシリコンウェファの表面上に設け、 − 急峻な壁面を有する窓を絶縁材料の第２層と、非単結晶シリコンの第１層 とを通してエッチング形成して、絶縁材料の第１層を露出させ、 − 窓の壁面に保護層を設け、 − 窓内と、この窓に隣接する非単結晶シリコンの第１層の縁部の下側とで第 １絶縁層を選択的にエッチング除去して、非単結晶シリコンの第１層の縁部自体 とシリコンウェファの表面との双方を前記窓内と前記縁部の下側とで露出させ、 − 半導体材料を選択的に堆積させて、エピタキシャル半導体領域をシリコン ウェファの露出表面上に形成するとともにこのエピタキシャル半導体領域に接続 された多結晶半導体材料の縁部を非単結晶シリコンの第１層の露出縁部上に形成 し、 − 前記窓の壁面上の前記保護層上に絶縁用のスペーサ層を設け、 − 非単結晶シリコンの第２層を堆積し、 これによりエピタキシャル半導体領域を有する半導体装置を製造する方法に関す るものである。 この場合、半導体装置はバイポーラトランジスタとし、エピタキシャル半導体 領域がこのトランジスタのベースを構成するようにすることができる。この場合 、トランジスタのエミッタは非単結晶シリコンの第２層からの拡散により形成さ れる。ベースにはシリコンの第１非単結晶層を介して接点が形成され、エミッタ はシリコンの第２非単結晶層を介して接点が形成される。半導体装置はＭＯＳト ランジスタとすることもできる。この場合、ＭＯＳトランジスタはエピタキシャ ル半導体領域内に形成される。この場合、ゲート酸化物層は、非単結晶のシリコ ンの第２層を堆積する前にエピタキシャル領域上に形成される。ソース及びドレ イン領域をエピタキシャル領域内に拡散する導体のパターンは、絶縁材料の第２ 層を堆積する前に非単結晶シリコンの第１層内に形成される。ソース及びドレイ ンには非単結晶シリコンの第１層内に形成された導体を以って接点が形成される 。この場合、非単結晶シリコンの第２層がＭＯＳトランジスタのゲート電極を構 成する。 バイポーラトランジスタの製造及びＭＯＳトランジスタの製造の双方にとって 特に重要なことは、選択堆積中に、窓の縁部上に設けられた保護層上に半導体材 料を堆積してはならないということである。ここに半導体材料の層が堆積される と、場合によってエミッタからベースに或いはソースからドレインに短絡を生ぜ しめてしまう。 欧州特許出願公開第ＥＰ−Ａ−０５３５３５０号明細書には、絶縁材料の第１ 層がシリコン酸化物を有し、絶縁材料の第２層がシリコン窒化物を有し、窓の壁 面上に設けられる保護層がシリコン窒化物を有する、頭書に記載した種類の方法 が開示されている。半導体材料としてはＳｉ_1-xＧｅ_xが選択的に堆積され、ｘは ０．２よりも大きく０．４よりも小さい。 実際には、反応室内で半導体材料の選択堆積中に１個又は複数個のシリコンウ ェファ上に混合ガスを流している間これらシリコンウェファを加熱する。堆積処 理は、層をありのままの試験用のシリコンウェファ上に堆積することにより得ら れた試験データにより監視される。堆積中、この試験用のシリコンウェファの全 表面上に半導体材料の層が被覆される。しかし、この方法を実行すると、反応室 内に配置されたフェファの全表面上には堆積中に半導体材料が被覆されず、半導 体材料はウェファ上に存在する窓内で露出されたシリコン上のみを被覆するも、 窓の壁面上の保護層上や絶縁材料の第２層上を被覆しない。堆積処理は、比較的 小さな窓内では、全表面上に半導体材料が被覆された試験用のウェファ上と完全 に異なるように進行する。従って、試験用のウェファから得られた試験データは 窓内の堆積を表わすものではない。更に、処理が比較的小さな窓内でいかに進行 するかを直接測定することができない為、エピタキシャル半導体領域の形成中に 選択堆積処理を監視することが極めて困難となる。 本発明の目的は特に、エピタキシャル半導体領域の形成中の選択堆積処理を簡 単に監視しうるように、頭書に記載の方法を改善することにある。 この目的のために、本発明方法においては、 半導体材料の選択堆積の前に絶 縁材料の第２層上に頂部層を設け、この頂部層はその上に非単結晶半導体材料が 半導体材料の選択堆積中に成長する材料を以って構成することを特徴とする。 本発明によれば、ウェファ上に存在する窓内で露出されたシリコンのみならず 、反応室内に存在するウェファ上の絶縁材料の第２層上に設けられた頂部層にも 半導体材料が被覆される。半導体材料が設けられないのは、保護層が被覆された 窓の壁面のみである。このことは、ウェファが殆ど完全に半導体材料で被覆され るということを意味する。この場合、試験用のウェファから得られる試験データ により堆積を実際に監視しうるということを現に確かめた。単結晶層は試験用の ウェファ上に迅速に且つ窓内で露出されたシリコン上と同じ厚さに堆積されると いうことも確かめた。更に、驚いたことに、頂部層上に堆積する材料は単結晶で なく非単結晶であるも、窓内の単結晶の成長の監視は可成り改善されるというこ とを確かめた。 非単結晶シリコンの頂部層を絶縁材料の第２層上に設けるのが好ましい。次に 、半導体材料の堆積中この頂部層上に非単結晶半導体材料の層を堆積する。次に 、エピタキシャル半導体領域を形成した後で、絶縁用のスペーサ層を窓の壁面上 に設けた後に、非単結晶シリコンの第２層を堆積する。バイポーラトランジスタ の場合、この非単結晶シリコンの第２層にエミッタ領域に対する接続導体を形成 し、ＭＯＳトランジスタの場合この非単結晶シリコンの第２層にゲート電極を形 成する。この場合、接続導体又はゲート電極を形成するために非単結晶シリコン の頂部層と、この頂部層上に堆積された非単結晶半導体材料の層と、非単結晶シ リコンの第２層とに同じパターンを簡単にエッチング形成しうる。このパターン は、半導体材料をシリコン又はＳ_1-xＧｅ_x（０．１＜ｘ＜０．４）とした場合に 、全く同一のプラズマでエッチング形成しうる。 頂部層が窓のエッチング形成前に絶縁材料の第２層上に既に設けられており、 この窓をこの頂部層をも通してエッチング形成するようにすれば、この頂部層を 絶縁材料の第２層上に簡単に形成しうる。 以下、本発明を図面を参照して実施例につき詳細に説明する。 図中、 図１〜６は、本発明方法により製造したエピタキシャルベースを有するバイポ ーラトランジスタの幾つかの製造工程を線図的に断面図で示し、 図７〜９は、本発明方法により製造した、エピタキシャルチャネル領域を有す るＭＯＳトランジスタの幾つかの製造工程を線図的に断面図で示す。 図１〜６に示す、エピタキシャルベースを有するバイポーラトランジスタの製 造は、ｎ⁺型埋込み層２とエピタキシャル形成されたｎ型層３とを有するシリコ ンウェファ１であって、ｎ型層３内に通常のようにして、例えばシリコンの局部 酸化によりフィールド酸化物４を形成したものから開始する。２つの領域５及び ６はフィールド酸化物４により囲まれている。トランジスタは領域５内に形成し 、埋込み層２には領域６内で接点を形成する。領域５内のエピタキシャル層３は トランジスタのコレクタ領域を形成する。 このシリコンウェファ１の表面７上に絶縁材料の第１層８と、非単結晶シリコ ンの第１層９と、絶縁材料の第２層１０とをこの順序で設ける。この場合、絶縁 材料の第１層８は約１５０ｎｍの厚さのシリコン酸化物層であり、非単結晶シリ コンの第１層９は約３００ｎｍの厚さの多結晶シリコンのｐ⁺型層であり、絶縁 材料の第２層１０は約１５０ｎｍの厚さのシリコン窒化物の層である。絶縁材料 の第２層１０上には以下に更に説明するように多結晶シリコンの頂部層１１を設 ける。 層１０及び１１を設ける前に、非単結晶シリコン層９をあるパターンにエッチ ングする。非単結晶シリコンの層９は領域５の上方に存在するも、領域６の上方 には存在させない。頂部層１１上にはエッチングマスク１２を通常のようにして 形成し、このエッチングマスクには、エピタキシャルベースを領域５内に形成す る個所で窓１３をあけるとともに、埋込み層２に領域６内で接点を形成する個所 で窓１４をあける。エッチングマスク１２はホトレジストマスクとすることがで きるも、例えばシリコン酸化物の硬質マスクとすることもできる。 領域５の個所では通常の異方性プラズマエッチング処理により、頂部層１１、 絶縁材料の第２層１０及び非単結晶シリコンの第１層９を経て、急峻壁面１６を 有する窓１５をエッチング形成する。領域６の個所では、頂部層１１、絶縁材料 の第２層１０、絶縁材料の第１層８及びエピタキシャル層３を経て、同じく急峻 な壁面１８を有する窓１７をエッチング形成する。次に、窓１５の壁面１６に保 護層１９を設け、窓１７の壁面１８にも保護層２０を設ける。本例では、この目 的のために、約５０ｎｍの厚さのシリコン窒化物の層を堆積し、次に、この層が 壁面１６及び１８を除いて再び除去されるまでこの層に異方性プラズマエッチン グ処理を行なう。 これに続く通常の等方性エッチング処理で、窓１５内とこの窓に隣接する非単 結晶シリコンの第１層９の縁部２１の下側とで絶縁材料の第１層８を選択的にエ ッチング除去し、これにより非単結晶シリコンの第１層９の縁部２１自体と、窓 １５内及び縁部２１の下側にあるウェファの表面７とを露出させる。 次に、９２５℃の温度での純粋水素の雰囲気中で清浄処理を行なった後、２０ リットルの水素と、２０ｃｃのジクロルシランと、７ｃｃの塩酸とを有する混合 ガスを、約２０トルの圧力で２００℃に加熱したウェファ上に通すことにより、 半導体材料を選択的に堆積する。このようにしてシリコンを選択的に堆積する。 上述した混合ガスに０．２ｃｃのゲルマニウムを追加すると、ｘ＝０．１とした Ｓｉ_1-xＧｅ_xが選択的に堆積される。窓１５内でウェファ１の露出表面７上にエ ピタキシャルベース領域２３を形成し、非単結晶シリコンの第１層の露出縁部２ １の上に、エピタキシャルベース領域２３に接続された多結晶半導体材料の縁部 ２４を形成する。これと同時に多結晶シリコンの頂部層上には半導体材料の多結 晶層２５が堆積する。窓１７内に堆積された半導体材料は除去する。半導体材料 の堆積は選択的に進行する為、窓１５及び１７の保護層１９及び２０上には半導 体材料が堆積されない。 窓１５及び１７の壁面１６及び１８上の保護層１９及び２０上に絶縁用スペー サ層２６及び２７を設ける。本例では、この目的のために、約１００ｎｍの厚さ のシリコン酸化物層を堆積し、次にこの層にスペーサ層２６及び２７が残存する まで異方性プラズマエッチング処理を行なう。最後に非単結晶シリコンの第２層 ２８、本例ではｎ⁺型多結晶シリコンの層を堆積する。非単結晶シリコンの第１ 層９からの拡散によりベース接点領域２９を形成し、非単結晶シリコンの第２層 ２８からの拡散によりエミッタ領域３０を形成する。最後に、層２８、層２５及 び層１１に導体３１及び３２をエッチング形成する。導体３１はエミッタ領域３ ０に接触し、導体３２は埋込み層に接触し、従ってトランジスタのコレクタ領域 に対する接点を形成する。層９は領域２４及び２９を経てベース領域２３に対す る接点を形成する。 図７〜９に示す、エピタキシャルゲート領域を有するＭＯＳトランジスタの製 造は、フィールド酸化物４が通常のようにして、例えばシリコンの局部酸化によ り形成されたシリコンウェファ１を以って開始する。ＭＯＳトランジスタを形成 する方形領域３５がこのフィールド酸化物４により囲まれている。図１〜６に対 応する図７〜９の部分には図１〜６と同じ符号を付している。 この場合も、絶縁材料の第１層８と、非単結晶シリコンの第１層９と、絶縁材 料の第２層１０とをこの順序でシリコンウェファ１の表面７上に設ける。この場 合、絶縁材料の第１層８は約５０ｎｍの厚さのシリコン酸化物の層とし、非単結 晶シリコンの第１層９は約１００ｎｍの厚さのｎ⁺型多結晶シリコンの層とし、 絶縁材料の第２層１０は約５０ｎｍの厚さのシリコン窒化物の層とする。絶縁材 料の第２層１０上には、以下に更に説明する多結晶シリコンの頂部層１１を設け る。 層１０及び１１を設ける前に非単結晶シリコンの層９をあるパターンにエッチ ングする。ＭＯＳトランジスタの場合、この層９に２つの導体細条３６及び３７ をエッチング形成する。図面の平面に対し垂直な方向で、本例の領域３５は１． ２μｍの幅を有し、各導体細条３６，３７は１μｍの幅を有する。他の層８，１ ０，１１はウェファ１の全表面７を被覆する。 領域３５の個所において、通常の異方性プラズマエッチング処理により頂部層 １１、絶縁材料の第２層１０及び非単結晶シリコンの第１層９を経て、急峻な壁 面３９を有する窓３８をエッチング形成する。次に、前の実施例におけるように シリコン窒化物より成る約２００ｎｍの厚さの保護層４０を壁面３９に設ける。 これに続く通常の等方性エッチング処理で、窓３８内とこの窓に隣接する非単 結晶シリコンの第１層９の縁部４１の下側とで絶縁材料の第１層８を選択的にエ ッチング除去し、これにより非単結晶シリコンの第１層９の縁部４１自体と、窓 ３８内及び縁部４１の下側にあるウェファの表面７とを露出させる。 次に、前の実施例におけるように、半導体材料を選択的に堆積する。これによ り窓３８内でウェファ１の露出表面７上にエピタキシャルゲート４２を形成し、 非単結晶シリコンの第１層９の露出縁部４１上に、エピタキシャルゲート領域４ ２に接続された多結晶半導体材料の縁部４３を形成する。多結晶シリコンの頂部 層上には半導体材料の多結晶層４４が堆積する。保護層４０上には半導体材料が 堆積されない。その理由は、半導体材料の堆積は選択的に進行する為である。 保護層４０上には前の実施例におけるように、シリコン酸化物より成る約２０ ０ｎｍの厚さの絶縁用スペーサ層４５を設ける。次に、エピタキシャルゲート領 域４２に通常のように酸化によってゲート酸化物層４６を設ける。最後に、非単 結晶シリコンの第２層４７、本例の場合ｎ⁺型の多結晶シリコンの層を堆積する 。非単結晶シリコンの第１層９からの拡散によりソース接続領域４８及びドレイ ン接続領域４９を形成する。最後に、層４７、層４４及び層１１にエッチングを 行なってゲート電極５０を形成する。導体３６は領域４３を介するソース接続領 域４８に対する接点を構成し、導体３７は領域４３を介するドレイン接続領域４ ９に対する接点を構成する。 上述した実施例では、半導体材料の選択堆積中に非単結晶半導体材料が上に成 長される材料の層１１が、エピタキシャルベース領域２３及びエピタキシャルゲ ート領域４２を形成する半導体材料の選択堆積前に絶縁材料の第２層１０上に設 けられている。 半導体材料の選択堆積中、反応室内で多数のシリコンウェファ上に混合ガスを 流してこれらシリコンウェファを加熱する。この際、この反応室内には、ありの ままの試験用のシリコンウェファをも配置する。この試験用のシリコンウェファ の全表面に堆積中半導体材料の層が被覆される。このシリコンウェファ上への半 導体材料の堆積中に測定されるデータを用いて堆積処理を監視することができる 。 上述した実施例では、ウェファ上に存在する窓１５，１７，３８内で露出され たシリコンのみならず、反応室内に存在するウェファ上の絶縁材料の第２層１０ 上に設けた頂部層１１にも半導体材料が被覆される。半導体材料が堆積されない のは保護層１９，２０，４０が被覆された窓１５，１７，３８の壁面１６，１８ ，３９のみである。このことは、実際上ウェファが完全に半導体材料で被覆され る ということを意味する。この場合、試験用のシリコンウェファから得られるデー タによって堆積を満足に監視することができるということを実際に確かめた。試 験用のシリコンウェファ上には単結晶層が迅速に且つ窓内で露出されたシリコン 上と同じ厚さに堆積されるということを確かめた。 反応室内に配置した他のウェファに頂部層１１がないと、これらウェファの全 表面には堆積中に半導体材料が被覆されず、ウェファ上に存在する窓１５，１７ ，３８内で露出されたシリコン上にのみ半導体材料が被覆される。しかし、堆積 処理は比較的小さな窓内では、全表面に半導体材料が被覆された試験用のシリコ ンウェファに比べて完全に異なって進行する。従って、試験用のシリコンウェフ ァから得られる試験データは前記の他のウェファ上の窓内の堆積を表すものでは ない。更に、比較的小さな窓内で処理がいかに進行するかを直接測定することが できない為、エピタキシャル半導体領域の形成中に選択堆積処理を監視するのは 極めて困難である。驚いたことに、頂部層１１上に堆積する材料は単結晶でなく 非単結晶であるも、窓内の単結晶の成長の監視は可成り改善されるということを 確かめた。 非単結晶シリコンの頂部層１１は絶縁材料の第２層１０上に設けるのが好まし い。この頂部層上には半導体材料の堆積中に非単結晶半導体材料の層２５，４４ が堆積される。エピタキシャル半導体領域２３，４２の形成後で、絶縁用スペー サ層２６，４５を窓１５，１７，３８の壁面上に設けた後、非単結晶シリコンの 第２層２８，４７が堆積される。この非単結晶シリコンの第２層において、バイ ポーラトランジスタの製造中エミッタ領域３０に対する接続導体３１が形成され 、一方、ＭＯＳトランジスタの製造中ゲート電極５０が形成される。この場合、 接続導体３１又はゲート電極５０を形成するために、非単結晶シリコンの頂部層 １１内と、この頂部層上に堆積された非単結晶半導体材料の層２５，４４内と、 非単結晶シリコンの第２層２８，４７内とに同じパターンを簡単にエッチング形 成しうる。このパターンは、半導体材料をシリコン又はＳｉ_1-xＧｅ_x（０．１＜ ｘ＜０．４）とした場合には、塩素を含む全く同一のプラズマでエッチング形成 しうる。 上述した実施例における頂部層１１は、この頂部層１１を窓１５，１７，３８ のエッチング前に既に絶縁材料の第２層１０上に設けるとともに、窓１５，１７ ，３８もこの頂部層１１を介してエッチング形成する為に、絶縁材料の第２層１ ０上に簡単に形成しうる。

【手続補正書】 【提出日】１９９７年１２月３日 【補正内容】 【図８】

───────────────────────────────────────────────────── フロントページの続き (72)発明者 テルプストラ ドゥーデ オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ (72)発明者 デ ブール ヴィーベ バーテルド オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ 【要約の続き】 り成る頂部層（11）を設け、この頂部層は半導体材料の 選択堆積前に絶縁材料の第２層上に設け、選択堆積処理 を良好に監視しうるようにする。

Claims (1)

1. 【特許請求の範囲】 １．− 絶縁材料の第１層と、非単結晶シリコンの第１層と、絶縁材料の第２層 とをこの順序でシリコンウェファの表面上に設け、 − 急峻な壁面を有する窓を絶縁材料の第２層と、非単結晶シリコンの第１ 層とを通してエッチング形成して、絶縁材料の第１層を露出させ、 − 窓の壁面に保護層を設け、 − 窓内と、この窓に隣接する非単結晶シリコンの第１層の縁部の下側とで 第１絶縁層を選択的にエッチング除去して、非単結晶シリコンの第１層の縁部自 体とシリコンウェファの表面との双方を前記窓内と前記縁部の下側とで露出させ 、 − 半導体材料を選択的に堆積させて、エピタキシャル半導体領域をシリコ ンウェファの露出表面上に形成するとともにこのエピタキシャル半導体領域に接 続された多結晶半導体材料の縁部を非単結晶シリコンの第１層の露出縁部上に形 成し、 − 前記窓の壁面上の前記保護層上に絶縁用のスペーサ層を設け、 − 非単結晶シリコンの第２層を堆積し、 これによりエピタキシャル半導体領域を有する半導体装置を製造するに当たり 、 半導体材料の選択堆積の前に絶縁材料の第２層上に頂部層を設け、この頂部 層はその上に非単結晶半導体材料が半導体材料の選択堆積中に成長する材料を以 って構成することを特徴とする半導体装置の製造方法。 ２．請求の範囲１に記載の半導体装置の製造方法において、絶縁材料の第２層上 に非単結晶シリコンの頂部層を設けることを特徴とする半導体装置の製造方法。 ３．請求の範囲１又は２に記載の半導体装置の製造方法において、前記頂部層は 窓のエッチング前に絶縁材料の第２層上に予め設け、窓はこの頂部層をも通して エッチング形成することを特徴とする半導体装置の製造方法。