JPH11296128A - ビデオ・クロックの周波数を下げる方法及びコンピュータ - Google Patents
ビデオ・クロックの周波数を下げる方法及びコンピュータInfo
- Publication number
- JPH11296128A JPH11296128A JP10071830A JP7183098A JPH11296128A JP H11296128 A JPH11296128 A JP H11296128A JP 10071830 A JP10071830 A JP 10071830A JP 7183098 A JP7183098 A JP 7183098A JP H11296128 A JPH11296128 A JP H11296128A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- video clock
- video
- clock
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
与えないように変更すること。 【解決手段】ビデオ・クロックの周波数を下げる契機を
検出するステップと、ビデオ・クロックを使用する回路
(例えばPLL(Phase Lock Loop)回路)が当該周波
数変動に追従できる範囲においてビデオ・クロックの周
波数を下げるステップと、ビデオ・クロックの周波数を
下げるステップを、当該ステップにより変更されたビデ
オ・クロックの周波数が所定の周波数になるまで繰り返
すステップとを含み、ビデオ・クロックの周波数を下げ
る契機を検出するステップと、ビデオ・クロックを使用
する表示装置の垂直帰線期間中に、ビデオ・クロックの
周波数を所定の周波数まで下げるステップと、ビデオ・
クロックの周波数を変更する必要が生じるまで、下げら
れたビデオ・クロックの周波数を所定の周波数に保持す
るステップとを実施する。
Description
ントに関し、より詳しくは、ビデオ・クロック(video
clock; Vclk)の周波数を下げることにより省電力を可
能にする技術に関する。なお、Vclkは、表示装置に表
示を行うためのタイミング信号であり、例えばLCD
(Liquid Crystal Display)への表示データを画素単位
で出力するためのタイミング信号を含む。
とにより電子回路の消費電力を減らす技術は従来から用
いられていた。近年特にCPU(Central Processing U
nit)の消費電力が多くなったため、CPUについては
必要とされる処理量に応じてクロックの周波数の低下又
は停止ということが実施されている。一方、LCDなど
の表示装置に関連するビデオ・クロックの周波数は、解
像度や表示色数の増加により増加傾向にあり、それに伴
い消費電力も増加している。しかし、ビデオ・クロック
の周波数を下げるとフリッカ等が発生し、表示品質が低
下するため、通常の表示装置では行われていない。ビデ
オ・クロックを下げる又は表示装置のリフレッシュ・レ
ートを下げる技術には、以下のようなものがある。な
お、リフレッシュ・レートを下げることとVclkを下げ
ることとは均等ではない。Vclkをそのままにしておき
水平又は垂直帰線期間を長くすることや、水平・垂直帰
線期間にあてるクロック数を一定にしたまま表示に関係
する全てのクロックの根本となるVclkの周波数を下げ
ることにより、リフレッシュ・レートを下げることがで
きる。しかし、消費電力を減少させるためにはVclkの
周波数を下げることが効果的であり、本願ではVclkを
下げることによりリフレッシュ・レートを下げることを
前提としている。
ド状態やスタンバイ状態等で表示装置の電力供給を停止
する際に、Pclk(ビデオ・クロックとほぼ同じ)を止
め、Mclk(メモリ・クロック:ビデオ・コントローラ
の駆動周波数)の周波数を下げるという技術を開示して
いる。しかし、サスペンド状態やスタンバイ状態等の省
電力モード以外の通常状態においてPclkを下げる又は
止めること、合わせて通常状態においてPclk及びMclk
を同時に下げるということは何等記載されていない。
(ビデオ・クロック)を水平及び垂直帰線期間に止める
こと、MCLKをフレーム・バッファへのアクセスがな
い場合には下げるという事項を開示している。しかし、
VCLKを通常の表示期間に下げるということ、及び通
常状態においてVCLKとMCLKを同時に下げるとい
うことは何等記載していない。
モリに対し所定時間内に各種情報データの書き込みが行
われず記憶内容が変更されない場合や、電源電圧の低下
が検出された場合、スリープ状態になった場合、LCD
への表示タイミングを遅くすることを開示している。し
かし、表示タイミイングを遅くすることにより生ずるフ
リッカ等の対応策や、表示内容に影響を与えないように
表示タイミングを遅くすることについては何等記載され
ていない。
ィブマトリクス型表示装置において、リフレッシュ操作
を、1フレームにつき表示装置の一部の行(例えば全2
0行のうち4行おき)を対象にして、数フレーム(上の
例では4フレーム)にかけて行うことを開示している。
ここではフリッカ対策として上記のようなリフレッシュ
操作を実施しているが、このような操作だけでは十分で
ない。さらに、パネル側の回路を変更する必要とする。
性液晶表示装置において、低フレーム周波数において
も、カーソルの移動、スムーズ・スクロールやマルチウ
インドウ等の動画表示又はビデオ動画表示を実質的に高
速化するため、画像情報の変更があった走査線のみをリ
フレッシュすることを開示している。これは強誘電性液
晶表示装置特有の性質を用いたものである。
意の1画素を書替え可能な液晶表示装置を用意し、当該
表示装置の駆動周波数を下げる技術について開示してい
る。当該駆動周波数は、表示色により又は動画か静止画
により選択される。また、静止画又は動画にかかわら
ず、フリッカの生じやすい画像と生じにくい画像で駆動
周波数を変更して、表示画像ごとに消費電力を最適化す
ることも開示している。表示色は、輝度についても考慮
されている。しかし、全画素中任意の1画素を書替え可
能な、特別な液晶表示装置を必要としている。
カ発生を防止するため、背景の色が明るいポジ表示と背
景の色が暗いネガ表示とを表示データから区別し、ポジ
表示ではフレーム周波数を増加し、ネガ表示ではフレー
ム周波数を減少させることが開示されている。しかし、
ネガ又はポジの2段階しか判断できず、さらにフレーム
周波数を変更する具体的時期、変更の具体的な仕方につ
いては詳しく記載されていない。
ロックの周波数を表示品質に影響を与えないように変更
することを目的とする。
的とする。
数を下げるため本発明は以下のステップを実施する。す
なわち、ビデオ・クロックの周波数を下げる契機を検出
するステップと、ビデオ・クロックを使用する回路(実
施例ではPLL(Phase Lock Loop)回路)が当該周波
数変動に追従できる範囲においてビデオ・クロックの周
波数を下げるステップと、ビデオ・クロックの周波数を
下げるステップを、当該ステップにより変更されたビデ
オ・クロックの周波数が所定の周波数になるまで繰り返
すステップとを含む。PLL回路等の動作が乱れること
による表示内容の乱れを防止することができる。
の周波数を下げるため、ビデオ・クロックの周波数を下
げる契機を検出するステップと、ビデオ・クロックを使
用する表示装置の垂直帰線期間中に、ビデオ・クロック
の周波数を所定の周波数まで下げるステップと、ビデオ
・クロックの周波数を変更する必要が生じるまで、下げ
られたビデオ・クロックの周波数を所定の周波数に保持
するステップとを実施する。液晶表示装置を用いる携帯
型コンピュータであってもCRTに接続される場合に備
え垂直帰線期間が存在する。この間は何等表示動作を実
施しないので、この間にビデオ・クロックの周波数を変
更すれば、表示内容に乱れを生じることなく、省電力を
達成することができる。
クの周波数を下げるために、ビデオ・クロックの周波数
を下げる契機を検出するステップと、表示装置のスクリ
ーン上の表示色をフリッカが目立たないような色に変更
するステップと、ビデオ・クロックの周波数を下げるス
テップとを実行する。従来、表示色を基準に駆動周波数
を変更する技術は存在したが(特開平9−5789号公
報)、これではいつまでもビデオ・クロックの周波数を
下げることができない。というのは、例えばWindo
ws 95(Miscrosoft社の商標)の環境では、ビデオ
・クロックの周波数を下げるとフリッカが目立ってしま
うような表示色が多く用いられており、表示色を基準に
しては省電力を達成することができない。よって、省電
力を達成するためには、逆に、フリッカが目立たないよ
うな色に表示画面を変更した上で、ビデオ・クロックの
周波数を下げることが必要である。これは、ワード・プ
ロセッサのような比較的静的なアプリケーションを実行
している際に、携帯型コンピュータのバッテリ残量が少
なくなってしまった場合等に特に有効であると考えられ
る。
は、表示装置のスクリーン上に表示されるウインドウの
アプリケーションの種類により検出されるようにするこ
とも考えられる。例えば、表示内容が頻繁に変わらない
ようなアプリケーションを実行しており、そのアプリケ
ーションのウインドウが最前面で且つ表示内容が頻繁に
変わるようなアプリケーションのウインドウが表示され
ていないような場合である。
に表示され且つ予め指定された注目ウインドウの大きさ
の変更により検出されるようにすることも考えられる。
例えば、表示内容が頻繁に変わるようなアプリケーショ
ンのウインドウが最小化された場合には、ビデオ・クロ
ックの周波数を下げることができる。
によって検出されるようにすることも考えられる。例え
ば、マウスやキーボード入力が頻繁に行われている場合
には、マウス・カーソルなどの動きがユーザにストレス
を感じさせないようにする必要があるため、ビデオ・ク
ロックの周波数を下げることができない。しかし、マウ
スやキーボード入力が所定のレベル以下である場合に
は、ビデオ・クロックの周波数を下げることができる。
変化によって検出されるようにすることも可能である。
通常、プロセッサの実行命令数が減少すると表示画面の
変更も減少する。よって、このことを検出することによ
りビデオ・クロックの周波数を下げることができる。
を、ビデオ・クロックの周波数と共に下げることも考え
られる。従来技術には、Mclkの周波数をビデオ・クロ
ックの停止と共に下げることを開示したものもあるが、
これは通常の表示動作を実施している場合ではない。本
発明の主たる対象である通常表示期間中のビデオ・クロ
ックの周波数の低下及びビデオ・コントローラの駆動周
波数の低下を示しているものではない。
ついて説明したものであるが、本発明は、以上の処理ス
テップを実行するプログラム又は回路又はそれらの組み
合わせにおいて実施可能である。また、プログラムは、
CD−ROMやフロッピー・ディスク、ROMなどの記
憶媒体に記憶される。
て説明する。ここでは、現在多く用いられているウイン
ドウ・システムを採用したコンピュータにおける処理の
一例を示す。最初に、Vclkの周波数を変更する契機を
検出する(ステップ110)。具体的には、ウインドウ
・メッセージをフックし、このウインドウ・メッセージ
を検査することにより、アプリケーションの起動等を検
出する。ウインドウ・メッセージは、ウインドウ・プロ
シジャにより処理される、アプリケーションの仕事の単
位に関連するものである。例えばWindows 95
のAPI(ApplicationProgram Interface)である Set
WindowsHookEx()を使用することで、特定のメッセージ
に応答して特定の処理をするためのメッセージ・フィル
タ関数(フック関数)をシステムに導入できる。この機
能を使用することで、ウインドウ・プロシジャにSendMe
ssage()を用いて送られてきたエッセージをモニタした
り(フック・タイプ WH_CALLWNDPROC のフック)、GetM
essage()又はPeekMessage()を呼び出した直後のメッセ
ージをモニタしたり(フック・タイプ WH-GETMESSAGEの
フック)することができる。アクティブ・ウィンドウの
切り替えは、WM_ACTIVATE メッセージやWM_ACTIVEAPPメ
ッセージをモニタすることで検出できる。
示されるウインドウのアプリケーションの名前により、
Vclkの周波数を変更するか判断する(ステップ12
0)。なお、Vclkの周波数を変更しない場合にはステ
ップ110に戻る。Windows 95では、各ウイ
ンドウに対してウインドウ・クラスがシステムにおいて
一意になるように定義されており、アプリケーションの
名前は、ウインドウ・クラス名とアプリケーション名と
の対応表を用いれば簡単に分かる。また、ダイアログ・
ボックス等で対応表に登録されていないものであって
も、ウインドウの所有関係をたどり、より上位のウイン
ドウを検査することによりアプリケーション名を判別す
ることができる。このことは下で詳しく述べる。最初に
スクリーン上に表示されているウインドウを調べる場合
には、デスクトップ上に開かれているウインドウのタイ
トル又はウインドウ・クラス名を検査していることでア
プリケーション名を知ることができる。ウインドウのタ
イトルは、Windows 95のAPIのGetWindowT
ext()を用いれば分かる。ウインドウ・クラス名は、同
じくAPIのGetClassName()で知ることができる。ま
た、本ステップの2回目以降の処理では、ウインドウ・
メッセージを検査すれば、新たに起動されたウインドウ
又は終了されたウインドウなどのアプリケーション名を
知ることができる。
アプリケーションの性質により、高速なVclkを必要と
するか否かを判断することができる。すなわち、動画を
伴うゲームやビデオを表示するアプリケーションなどは
高速なVclkを必要とするが、ワードプロセッサやスプ
レッド・シートのような比較的静的なアプリケーション
においては、フリッカを生じない程度のVclkでよい。
よって、一例としては、各アプリケーションごとにVcl
kの周波数を定義しておき、表示されるウインドウのア
プリケーションのうち最も高速なVclkを必要とするア
プリケーションのVclkを採用することが考えられる。
要とするアプリケーション群と低速なVclkで構わない
アプリケーション群に、実行する可能性のあるアプリケ
ーションを予め分類しておき、表示されるアプリケーシ
ョンが全て低速なVclkで構わないアプリケーションで
ある場合には、低速なVclkに変更する。一方、一つで
も表示されるアプリケーションに高速なVclkを必要と
する場合には、高速なVclkを採用する。
いし、コンピュータを出荷する際にプリ・インストール
するアプリケーションについてメーカーが予め登録して
おくことも可能である。
定するということを述べたが、ウインドウ・クラス名で
判断する場合には、あるアプリケーションが幾つかのウ
インドウを所有している場合や子供のウインドウを生成
した場合、アプリケーションが何であるかという問題が
生じる。この際には、Windows 95のAPIで
ある GetWindow() や GetParent() を用いることによ
り、ダイアログボックスなどの子ウィンドウから、呼び
出し元の親ウィンドウを調べることができる。これを用
いてアプリケーション名を知ることができる。
る場合には、周波数が増加する場合と減少する場合があ
り、いずれかによって処理が異なる(ステップ13
0)。当然、動画などを表示するウインドウがスクリー
ン上に新たに発生したり、前面に出されると、Vclkの
周波数を増加しなければならない(ステップ160)。
この場合には、なるべく早くVclkの周波数を増加させ
ないと、フリッカが生じたり、表示内容がとぎれたりし
て、ユーザビリティが低下する。
は、すぐさま周波数を減少させなくともユーザビリティ
の低下はない。よって、ここでユーザにVclkの周波数
を下げることを通知する(ステップ140)。このステ
ップは任意である。当該通知は、ユーザにポップアップ
・ウインドウを表示することにより行っても、音声によ
っておこなってもよい。単にVclkの周波数を削減する
だけでなく、さらに表示色の変更を行うとさらにVclk
の周波数を下げることができ、それにより消費電力を削
減することができることを通知するようにしてもよい。
Vclkの周波数を下げると副作用としてフリッカを生じ
るが、人間がフリッカを感じるのは特定の場合であり、
フリッカを感じにくい配色も存在する。例えば、中間調
を含まないRGB(赤・緑・青)三原色のみの組み合わ
せで作成される色や白黒は、フリッカを感じさせにく
い。また、Windows 95における画面のデザイ
ンでハイコントラスト(白)と呼ばれる配色もフリッカ
を感じさせにくい。よって、表示されているウインドウ
の各パーツの色を、フリッカを感じさせにくい色の組み
合わせに変更すれば、よりVclkの周波数を下げること
ができる。色の変更を実施する場合の処理の概略を図2
に示す。なお、ユーザに予告することなく色の変更を実
施してもよいが、故障等と誤解される場合もあるので、
少なくとも1度は通知することが好ましい。 #d なお、図2の処理は独立して実施可能であり、例えば図
2における契機は、ユーザの命令、ユーザ・インタラク
ションが所定時間なかったということ、画面の更新が所
定時間なかったということ、予め指定された注目ウイン
ドウがバックグランドになったこと等が考えられる。
理を実施する(ステップ150)。この処理については
後ほど詳しく述べる。そして、処理が終了するか否か判
断し、終了しない場合にはステップ110に戻る(ステ
ップ170)。
名によってVclkの周波数を変化させる場合を述べた
が、これだけがVclkの周波数を変化させる契機ではな
い。例えば、ウインドウ・メッセージのうちマウスやキ
ーボードに関するものをフック(WM_KEYDOWNメッセージ
やWM_LBOTTONDOWNなど)して、ユーザの操作頻度を検出
し、頻繁に操作を実施していると判断できる場合には、
Vclkの周波数を高速に保ち、あまり操作を実施してい
ないと判断された場合には、Vclkの周波数を低速にす
るということが考えられる。マウスやキーボードのイベ
ントを監視するのは、ウインドウ・メッセージのみなら
ず、デバイス・ドライバのレベルでハードウエア割り込
みを監視することでも実現することができる。
ドウのミニマイズやマキシマイズなどのウインドウの大
きさの変更も、ウインドウ・メッセージWM_SIZEを監視
することにより、検出することができる。そして、注目
ウインドウが例えば動画を表示するようなアプリケーシ
ョンのウインドウである場合には、ウインドウが所定以
下の大きさになった場合には、Vclkの周波数を下げる
ことも考えられる。また、注目ウインドウが例えばワー
ドプロセッサようなアプリケーションのウインドウであ
る場合、ウインドウがマキシマイズされた場合には、V
clkの周波数を下げることも考えられる。
グラウンドのアプリケーション・ウインドウのビットマ
ップを調べて、その内容によってフリッカを生じないよ
うなVclkの周波数を設定することも可能である。
標)プロセッサにおいては、MSR(Model Specific R
egister)というレジスタが用意されており、このレジ
スタからプロセッサの実行命令数や実行I/O命令数な
どが分かる。この実行命令数や実行I/O命令数等をM
SRから取得することにより、プロセッサの処理内容、
実行状況、負荷状態を検出することができる。例えば、
実行命令数が少ない場合には、通常は描画命令の実効数
も少ないばずであるので、Vclkの周波数を下げること
ができると考えられる。よって、プロセッサの実行状況
等を契機として、Vclkの周波数を変更することも可能
である。
(ステップ150)について述べる前に、図3を用いて
コンピュータ1の構成を説明しておく。コンピュータ1
では、プロセッサ3とビデオ・コントローラ7がバス5
に接続している。プロセッサ3は、周辺回路を介してバ
ス5に接続する場合もある。バス5は、バス・クロック
(Bus CLK)で動作している。ビデオ・コントローラ7
は、フレーム・バッファ29とLVDS1(Low Voltag
e Differential Signal19)とに接続している。ま
た、ビデオ・コントローラ7は外部からベース・クロッ
クが供給されている。ビデオ・コントローラ7に接続さ
れているLVDS1(19)は送信側であり、受信側の
LVDS2(25)に接続されている。なお、LVDS
1(19)にはPLL3(21)が、LVDS2(2
3)にはPLL4(23)が接続されている。LVDS
2(25)の出力は、ゲート・ドライバ31とデータ・
ドライバ33に接続され、これらゲート・ドライバ31
及びデータ・ドライバ33によりLCDパネル27が駆
動されるようになっている。なお、LVDS1及びLV
DS2は、PanelLink(Silicon Image Inc.
社の商標)など、複数ビットの画素データをシリアル化
してLCDパネル27へ送信する、同等なデバイスで代
替可能である。
L1(9)とPLL2(11)と、バス・インターフェ
ース13と、LCD出力回路17と、それ以外の制御回
路15がある。PLL1(9)はメモリ・クロックMcl
kを制御回路15に供給し、PLL2(11)はVclkを
LCD出力回路17に供給しており、制御回路15はM
clkで、LCD出力回路17はVclkで動作する。バス・
インターフェース13はバス・クロックにて動作してい
る。バス・インターフェース13と制御回路15、制御
回路15とLCD出力回路17は接続されている。
する。プロセッサ1はバス5を介してビデオ・コントロ
ーラ7に描画に必要なデータ及び命令を送信する。ビデ
オ・コントローラ7のバス・インターフェース13は、
バス5とやり取りをして必要な情報を制御回路15に渡
す。制御回路15は、フレーム・バッファ29の読み書
き、描画処理及びビデオ・コントローラ7の制御を実施
する。制御回路15はLCDパネル27の定期的なリフ
レッシュを行うため、フレーム・バッファ29の内容を
LCD出力回路17に出力する。そして、LCD出力回
路17は、表示されるRGBデータをVclkで出力し、
水平同期信号Hsync、垂直同期信号Vsyncも出力する。
LVDS1(19)は、EMI対策のためRGBのディ
ジタル信号をR・G・Bそれぞれ1本のシリアルな差動
電圧信号に変換し且つ送信するものであって、PLL3
(21)から供給されるクロックで動作している。一
方、受信側のLVDS2(25)は、LVDS1(1
9)からの信号を受信し、データ・ドライバにVclkで
RGBデータを出力する。さらに、ゲート・ドライバ3
1に、Hsync信号及びVsync信号を出力する。ここで、
LVDS2(25)は、LVDS1(19)から送られ
てくる信号を正確に取り込み、Vclkで信号を出力する
ため、PLL4(23)からのクロック信号を使用す
る。
バ31及びLCD27の動作は、通常と同様であって、
ゲート・ドライバ31がLCDパネル27をゲート線1
本ずつ走査していき、それに合わせてデータ・ドライバ
33は、ゲート線1本ずつデータを書き込んでいき、全
体として必要なデータをLCDパネル27に書き込む。
LCD出力回路17及びLVDS1(19)及びLVD
S2(25)及びデータ・ドライバ33においてであ
る。この図3のような構成において、Vclkの周波数を
下げると、PLL3(21)及びPLL4(23)の動
作に影響が及ぶ。これは、PLL3(21)はVclk又
はVclkに同期した信号を用いて発振しているからであ
る。特にLVDS1(19)に接続されるPLL3(2
1)の発振が乱れると、その影響が後ろの回路に及ぶ。
よって、PLL3(21)の発振が安定していないと、
表示される画像にも影響が生じてしまう。
追従できる範囲で少しずつ、Vclkが所望の周波数とな
るように変更していく。この処理を図4に示す。上で述
べたようにVclkの周波数を下げる契機を検出し(ステ
ップ210)、PLLが追従できる幅でVclkの周波数
を下げる(ステップ220)。例えば、最大5%の振れ
まで追従できるようなPLLであれば、1回当たり5%
以下の幅でVclkの周波数を下げる。例えば、このステ
ップ220を1フレーム当たり1回行う。そして、この
下げられたVclkの周波数が、所望の周波数になるまで
繰り返す(ステップ230)。なお、ステップ220及
びステップ230は、ソフトウエアによって実施するこ
とも、制御回路15にて実施することも可能である。
振は乱れることがないので、LVDS2(23)以降の
回路に混乱が伝搬されず、表示内容も乱れずに、ユーザ
ビリティの低下はない。なお、PLLの周波数は、分子
と分母と分周器の3パラメータで指定するのが一般的
で、次にセットする値を現在のパラメータ構成となるべ
く近い値にすれば、各パラメータがPLLの位相検出器
にロードされるタイミングの時間差に起因するPLLの
大きな動揺を抑えることができる。例えば、「分子=1
5、分母=23」でリフレッシュ・レート60Hzだと
すると、59Hzを達成するために「分子=30、分母
=43」をセットするのではなく、近似的に「分子=1
5、分母=22」の方が好ましい。
に解像度の高い(例えばXGA)コンピュータについて
の例である。このような解像度の場合、例えばVclkは
65MHzであり、Mclkは84MHzである。
ビデオ・コントローラ以降の回路を構成することも可能
である。図3に表されたものと機能的に同様のものには
同じ参照番号が付されている。ここでは、LCD出力回
路17の出力がそのままデータ・ドライバ33及びゲー
ト・ドライバ31に出力されている。このLCD出力回
路17の出力はVclkに従う。図3の回路と異なる点に
は、ビデオ・コントローラ41がフレーム・バッファ2
9を内蔵している点もあるが、これは本発明では大きな
問題ではない。このような構成では、解像度は図3の場
合のように高くなく、例えばSVGA(800×60
0)程度であり、例えばVclk=40MHz、Mclk=5
8MHzである。
回路17のRGBデータはデータ・ドライバ33に、H
sync信号及びVsync信号はゲート・ドライバ31に直接
出力される。このような構成においては、LVDSのP
LLの心配をする必要はないが、データ・ドライバ33
及びゲート・ドライバ31が描画動作を実施している間
にVclkの周波数を下げると、制御回路15からLCD
出力回路17へのデータの受渡しが乱れ、その結果表示
内容が乱れてしまう。よって、本発明では、Vclkの変
更を垂直帰線期間に行う。なお、Hsync信号Vsync信号
はVclkをカウンタで分周することにより生成されるの
で、Vclkが連続的に変化する限りVclkに追従できる。
検出しても(図6、ステップ310)、直ぐには周波数
を下げず、垂直帰線期間を検出して、その期間中に、所
定の周波数にVclkの周波数を下げる(ステップ32
0)。そして、次の周波数変更までVclkの周波数を保
持する(ステップ330)。なお、ステップ320及び
330は、ソフトウエアで実施することも可能であり、
また制御回路15が実施してもよい。
と、図7における垂直帰線期間中、Vsync信号より前を
フロント・ポーチ期間、後ろをバック・ポーチ期間とい
い、好ましくはフロント・ポーチ期間中にVclkの周波
数の変更を実施する。但し、ソフトウエアで実施する場
合には、Vsync信号のタイミングしか分からないような
場合もあるので、Hsync信号を乱さないように、バック
・ポーチ期間に変更することでも構わない。制御回路1
5で行う場合又は他の別の回路で行う場合には、各タイ
ミングを検出するようにすることが可能である。
Mclkの周波数より低く、通常Mclkは、Vclkに必要な
帯域幅(周波数)に加えて、フレーム・バッファのリフ
レッシュやプロセッサ及びビデオ・コントローラに必要
な帯域幅(周波数)を加えて設計される。よって、Vcl
kの周波数が下げられる場合には、Mclkには余裕が生じ
る。この余裕を、プロセッサやビデオ・コントローラに
振り分けることもできるが、実際にVclkの周波数を下
げる場合には描画が頻繁に行われる期間ではないので、
Vclkの周波数を減らした分はMclkを減らすことも可能
である。さらに、描画が頻繁に行われる期間ではないの
で、Vclkの周波数を減らした分以上にMclkの周波数を
減らすことも可能である。
ように変更することができた。
きた。
した図である。
図である。
した図である。
の図である。
した図である。
同期信号を表す図であり、(c)は垂直同期信号を表す
図であり、フロント・ポーチ期間とバック・ポーチ期間
を説明するための図である。
Claims (19)
- 【請求項1】ビデオ・クロックの周波数を下げる方法で
あって、 前記ビデオ・クロックの周波数を下げる契機を検出する
ステップと、 前記ビデオ・クロックを使用する回路が当該周波数変動
に追従できる範囲において前記ビデオ・クロックの周波
数を下げるステップと、 前記ビデオ・クロックの周波数を下げるステップを、当
該ステップにより変更されたビデオ・クロックの周波数
が所定の周波数になるまで繰り返すステップと、 を含むビデオ・クロックの周波数を下げる方法。 - 【請求項2】ビデオ・クロックの周波数を下げる方法で
あって、 前記ビデオ・クロックの周波数を下げる契機を検出する
ステップと、 前記ビデオ・クロックを使用する表示装置の垂直帰線期
間中に、前記ビデオ・クロックの周波数を所定の周波数
まで下げるステップと、 前記ビデオ・クロックの周波数を変更する必要が生じる
まで、下げられた前記ビデオ・クロックの周波数を前記
所定の周波数に保持するステップと、 を含むビデオ・クロックの周波数を下げる方法。 - 【請求項3】ビデオ・クロックの周波数を下げる方法で
あって、 前記ビデオ・クロックの周波数を下げる契機を検出する
ステップと、 表示装置のスクリーン上の表示色をフリッカが目立たな
いような色に変更するステップと、 前記ビデオ・クロックの周波数を下げるステップと、 を含むビデオ・クロックの周波数を下げる方法。 - 【請求項4】前記契機が、表示装置のスクリーン上に表
示されるウインドウのアプリケーションの種類により検
出されることを特徴とする請求項1乃至3いずれか記載
のビデオ・クロックの周波数を下げる方法。 - 【請求項5】前記契機が、表示装置のスクリーン上に表
示され且つ予め指定された注目ウインドウの大きさの変
更により検出されることを特徴とする請求項1乃至3い
ずれか記載のビデオ・クロックの周波数を下げる方法。 - 【請求項6】前記契機が、ユーザ操作頻度の変化によっ
て検出されることを特徴とする請求項1乃至3いずれか
記載のビデオ・クロックの周波数を下げる方法。 - 【請求項7】前記契機が、プロセッサの処理内容の変化
によって検出されることを特徴とする請求項1乃至3い
ずれか記載のビデオ・クロックの周波数を下げる方法。 - 【請求項8】ビデオ・コントローラの駆動周波数を、前
記ビデオ・クロックの周波数と共に下げるステップをさ
らに含む請求項1乃至3のいずれか記載のビデオ・クロ
ックの周波数を下げる方法。 - 【請求項9】表示装置を有するコンピュータであって、 ビデオ・クロックの周波数を下げる契機を検出する検出
器と、 前記ビデオ・クロックを使用する回路が当該周波数変動
に追従できる範囲において前記ビデオ・クロックの周波
数を下げる処理を、当該処理により変更されたビデオ・
クロックの周波数が所定の周波数になるまで繰り返すコ
ントローラと、 を有するコンピュータ。 - 【請求項10】表示装置を有するコンピュータであっ
て、 ビデオ・クロックの周波数を下げる契機を検出する検出
器と、 前記ビデオ・クロックを使用する前記表示装置の垂直帰
線期間中に、前記ビデオ・クロックの周波数を所定の周
波数まで下げ、前記ビデオ・クロックの周波数を変更す
る必要が生じるまで、下げられた前記ビデオ・クロック
の周波数を前記所定の周波数に保持するコントローラ
と、 を有するコンピュータ。 - 【請求項11】表示装置を有するコンピュータであっ
て、 ビデオ・クロックの周波数を下げる契機を検出する検出
器と、 前記表示装置のスクリーン上の表示色をフリッカが目立
たないような色に変更し、前記ビデオ・クロックの周波
数を下げるコントローラと、 を有するコンピュータ。 - 【請求項12】前記契機が、前記表示装置のスクリーン
上に表示されるウインドウのアプリケーションの種類に
より検出されることを特徴とする請求項9乃至11いず
れか記載のコンピュータ。 - 【請求項13】前記契機が、ユーザ操作頻度の変化によ
って検出されることを特徴とする請求項9乃至11いず
れか記載のコンピュータ。 - 【請求項14】ビデオ・コントローラをさらに有し、 前記コントローラは、 当該ビデオ・コントローラの駆動周波数を、前記ビデオ
・クロックの周波数と共に下げることを特徴する請求項
9乃至11のいずれか記載のコンピュータ。 - 【請求項15】ビデオ・クロックの周波数をコンピュー
タに下げさせるプログラムを記憶した記憶媒体であっ
て、前記プログラムは、 前記ビデオ・クロックの周波数を下げる契機を検出する
ステップと、 前記ビデオ・クロックを使用する回路が当該周波数変動
に追従できる範囲において前記ビデオ・クロックの周波
数を下げるステップと、 前記ビデオ・クロックの周波数を下げるステップを、当
該ステップにより変更されたビデオ・クロックの周波数
が所定の周波数になるまで繰り返すステップと、 を実行させる、記憶媒体。 - 【請求項16】ビデオ・クロックの周波数をコンピュー
タに下げさせるプログラムを格納した記憶媒体であっ
て、前記プログラムは、 前記ビデオ・クロックの周波数を下げる契機を検出する
ステップと、 前記ビデオ・クロックを使用する表示装置の垂直帰線期
間中に、前記ビデオ・クロックの周波数を所定の周波数
まで下げるステップと、 前記ビデオ・クロックの周波数を変更する必要が生じる
まで、下げられた前記ビデオ・クロックの周波数を前記
所定の周波数に保持するステップと、 を実行させる、記憶媒体。 - 【請求項17】ビデオ・クロックの周波数をコンピュー
タに下げさせるプログラムを格納した記憶媒体であっ
て、前記プログラムは、 前記ビデオ・クロックの周波数を下げる契機を検出する
ステップと、 表示装置のスクリーン上の表示色をフリッカが目立たな
いような色に変更するステップと、 前記ビデオ・クロックの周波数を下げるステップと、 を実行させる、記憶媒体。 - 【請求項18】前記契機が、表示装置のスクリーン上に
表示され且つ予め指定された注目ウインドウの大きさの
変更により検出されることを特徴とする請求項15乃至
17いずれか記載の記憶媒体。 - 【請求項19】前記契機が、プロセッサの処理内容の変
化によって検出されることを特徴とする請求項15乃至
17いずれか記載の記憶媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07183098A JP3586369B2 (ja) | 1998-03-20 | 1998-03-20 | ビデオ・クロックの周波数を下げる方法及びコンピュータ |
US09/270,416 US6678834B1 (en) | 1998-03-20 | 1999-03-16 | Apparatus and method for a personal computer system providing non-distracting video power management |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07183098A JP3586369B2 (ja) | 1998-03-20 | 1998-03-20 | ビデオ・クロックの周波数を下げる方法及びコンピュータ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004091139A Division JP3887755B2 (ja) | 2004-03-26 | 2004-03-26 | ビデオ・クロックの周波数を下げる方法、コンピュータおよび記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11296128A true JPH11296128A (ja) | 1999-10-29 |
JP3586369B2 JP3586369B2 (ja) | 2004-11-10 |
Family
ID=13471867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07183098A Expired - Fee Related JP3586369B2 (ja) | 1998-03-20 | 1998-03-20 | ビデオ・クロックの周波数を下げる方法及びコンピュータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US6678834B1 (ja) |
JP (1) | JP3586369B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1170968A2 (en) * | 2000-07-05 | 2002-01-09 | Kabushiki Kaisha Toshiba | Radio communication apparatus and method |
JP2002062838A (ja) * | 2000-08-14 | 2002-02-28 | Internatl Business Mach Corp <Ibm> | 表示装置、コンピュータ装置、記憶媒体 |
WO2003009272A1 (fr) * | 2001-07-12 | 2003-01-30 | International Business Machines Corporation | Appareil d'affichage, appareil d'informatique et procede de commande d'affichage |
JP2003177729A (ja) * | 2001-09-25 | 2003-06-27 | Samsung Electronics Co Ltd | Lcdフレーム比率制御回路及び方法とlcdシステム |
WO2004109484A1 (ja) * | 2003-05-30 | 2004-12-16 | Fujitsu Limited | 表示装置の制御装置、制御方法、及び電子機器 |
JP2005215332A (ja) * | 2004-01-29 | 2005-08-11 | Seiko Epson Corp | 表示装置、表示制御方法及びその方法をコンピュータに実行させるためのプログラム |
JP2006507515A (ja) * | 2002-04-19 | 2006-03-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディスプレイを有する装置 |
JP2007121699A (ja) * | 2005-10-28 | 2007-05-17 | Renesas Technology Corp | 半導体集積回路装置 |
JP2007272179A (ja) * | 2006-03-30 | 2007-10-18 | Lg Philips Lcd Co Ltd | 液晶表示装置の駆動装置及び方法 |
JP2008015006A (ja) * | 2006-07-03 | 2008-01-24 | Nec Electronics Corp | 表示コントローラ、表示装置、及び表示データ転送方法 |
JP2008524745A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
JP2008276132A (ja) * | 2007-05-07 | 2008-11-13 | Nec Electronics Corp | ドットクロック発生回路、半導体装置及びドットクロック発生方法 |
US7707436B2 (en) | 2004-12-02 | 2010-04-27 | Lenovo (Singapore) Pte. Ltd. | Managing laptop power based on display angle |
JP2013167882A (ja) * | 2008-01-22 | 2013-08-29 | Nec Corp | 端末装置、端末装置における表示器の制御方法、および表示器用制御プログラムを記録した記録媒体 |
WO2013183582A1 (ja) * | 2012-06-04 | 2013-12-12 | Necカシオモバイルコミュニケーションズ株式会社 | 情報機器、表示制御方法及びプログラム |
JP2015129873A (ja) * | 2014-01-08 | 2015-07-16 | 株式会社半導体エネルギー研究所 | プログラム、情報処理装置 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002123488A (ja) * | 2000-10-16 | 2002-04-26 | Sony Corp | 機器制御方法と装置 |
TW582000B (en) * | 2001-04-20 | 2004-04-01 | Semiconductor Energy Lab | Display device and method of driving a display device |
GB2378343B (en) * | 2001-08-03 | 2004-05-19 | Sendo Int Ltd | Image refresh in a display |
KR100418703B1 (ko) * | 2001-08-29 | 2004-02-11 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
JP4011320B2 (ja) * | 2001-10-01 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 表示装置及びそれを用いた電子機器 |
JP2003271099A (ja) * | 2002-03-13 | 2003-09-25 | Semiconductor Energy Lab Co Ltd | 表示装置および表示装置の駆動方法 |
KR20040013609A (ko) * | 2002-08-07 | 2004-02-14 | 삼성전자주식회사 | 휴대용 컴퓨터 및 그 제어방법 |
TWI359394B (en) * | 2002-11-14 | 2012-03-01 | Semiconductor Energy Lab | Display device and driving method of the same |
JP2004341101A (ja) * | 2003-05-14 | 2004-12-02 | Nec Corp | 表示パネル駆動装置 |
US7418606B2 (en) * | 2003-09-18 | 2008-08-26 | Nvidia Corporation | High quality and high performance three-dimensional graphics architecture for portable handheld devices |
US7315957B1 (en) | 2003-12-18 | 2008-01-01 | Nvidia Corporation | Method of providing a second clock while changing a first supplied clock frequency then supplying the changed first clock |
KR100609056B1 (ko) * | 2004-12-01 | 2006-08-09 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
US7337335B2 (en) * | 2004-12-21 | 2008-02-26 | Packet Digital | Method and apparatus for on-demand power management |
US7692642B2 (en) * | 2004-12-30 | 2010-04-06 | Intel Corporation | Method and apparatus for controlling display refresh |
EP1720149A3 (en) * | 2005-05-02 | 2007-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
CN102394049B (zh) * | 2005-05-02 | 2015-04-15 | 株式会社半导体能源研究所 | 显示装置的驱动方法 |
US7636078B2 (en) * | 2005-05-20 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US8059109B2 (en) * | 2005-05-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
EP1724751B1 (en) * | 2005-05-20 | 2013-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus |
JP4653561B2 (ja) * | 2005-05-31 | 2011-03-16 | 株式会社東芝 | 情報処理装置および表示制御方法 |
US7598959B2 (en) * | 2005-06-29 | 2009-10-06 | Intel Corporation | Display controller |
US7421600B2 (en) * | 2005-07-29 | 2008-09-02 | Silicon Integrated Systems Corp. | Power saving method |
US9262837B2 (en) | 2005-10-17 | 2016-02-16 | Nvidia Corporation | PCIE clock rate stepping for graphics and platform processors |
US8314806B2 (en) * | 2006-04-13 | 2012-11-20 | Intel Corporation | Low power display mode |
KR20080040281A (ko) * | 2006-11-02 | 2008-05-08 | 삼성전자주식회사 | 디스플레이 시스템 및 이의 구동방법 |
US8578192B2 (en) | 2008-06-30 | 2013-11-05 | Intel Corporation | Power efficient high frequency display with motion blur mitigation |
TWI406240B (zh) * | 2008-10-17 | 2013-08-21 | Hannstar Display Corp | Liquid crystal display and its control method |
TW201214372A (en) * | 2010-09-21 | 2012-04-01 | Chunghwa Picture Tubes Ltd | Display device |
KR102005872B1 (ko) | 2011-10-26 | 2019-08-01 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
US9110527B2 (en) * | 2012-06-08 | 2015-08-18 | Apple Inc. | Condition based controls for a display based on at least one operating parameter |
US9013493B2 (en) | 2012-12-18 | 2015-04-21 | Apple Inc. | Low power display port with arbitrary link clock frequency |
US11127106B2 (en) | 2019-06-28 | 2021-09-21 | Intel Corporation | Runtime flip stability characterization |
US11158292B2 (en) * | 2020-01-24 | 2021-10-26 | Intel Corporation | Method and apparatus for dynamically changing display clock frequency |
CN111443888B (zh) * | 2020-03-27 | 2024-03-22 | Tcl华星光电技术有限公司 | 显示控制方法、装置、电子设备及存储介质 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3090714B2 (ja) | 1990-06-27 | 2000-09-25 | テキサス インスツルメンツ インコーポレイテツド | 集積回路 |
JPH04107623A (ja) * | 1990-08-28 | 1992-04-09 | Seiko Epson Corp | 表示装置 |
JP3210385B2 (ja) | 1991-03-11 | 2001-09-17 | 株式会社東芝 | 液晶表示装置 |
JPH05273950A (ja) | 1992-01-24 | 1993-10-22 | Nec Corp | 画像表示装置 |
JP3063936B2 (ja) | 1992-06-29 | 2000-07-12 | 株式会社リコー | コンピュータ利用機器の省電制御システム |
JP3240218B2 (ja) | 1992-08-19 | 2001-12-17 | 株式会社日立製作所 | 多色表示可能な情報処理装置 |
US5537650A (en) * | 1992-12-14 | 1996-07-16 | International Business Machines Corporation | Method and apparatus for power management in video subsystems |
JPH0764665A (ja) | 1993-08-30 | 1995-03-10 | Mitsubishi Electric Corp | 表示制御装置 |
JPH07140933A (ja) | 1993-11-16 | 1995-06-02 | Sanyo Electric Co Ltd | 液晶表示装置の駆動方法 |
US5524249A (en) * | 1994-01-27 | 1996-06-04 | Compaq Computer Corporation | Video subsystem power management apparatus and method |
JP3476241B2 (ja) | 1994-02-25 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置の表示方法 |
JP2633191B2 (ja) | 1994-03-14 | 1997-07-23 | キヤノン株式会社 | 表示制御装置 |
JPH0818819A (ja) | 1994-07-01 | 1996-01-19 | Hitachi Ltd | 画像表示装置 |
US5615376A (en) | 1994-08-03 | 1997-03-25 | Neomagic Corp. | Clock management for power reduction in a video display sub-system |
DE69522633T2 (de) | 1994-10-19 | 2002-07-04 | Advanced Micro Devices Inc | Integrierte Prozessorsysteme für tragbare Informationsgeräte |
JPH08179269A (ja) | 1994-12-21 | 1996-07-12 | Canon Inc | 表示装置 |
US5739802A (en) * | 1995-05-24 | 1998-04-14 | Rockwell International | Staged active matrix liquid crystal display with separated backplane conductors and method of using the same |
JPH11507748A (ja) * | 1995-06-07 | 1999-07-06 | セイコーエプソン株式会社 | 節電モードを有するビデオ表示コントローラを備えたコンピュータ |
US5752044A (en) | 1995-06-07 | 1998-05-12 | International Business Machines Corporation | Computer system having multi-level suspend timers to suspend from operation in attended and unattended modes |
JP3234131B2 (ja) | 1995-06-23 | 2001-12-04 | 株式会社東芝 | 液晶表示装置 |
US5818419A (en) | 1995-10-31 | 1998-10-06 | Fujitsu Limited | Display device and method for driving the same |
JPH09128092A (ja) | 1995-10-31 | 1997-05-16 | Toshiba Corp | 情報処理装置 |
JPH09160520A (ja) | 1995-12-08 | 1997-06-20 | Fujitsu General Ltd | 画像表示装置 |
JPH09160521A (ja) | 1995-12-08 | 1997-06-20 | Fujitsu General Ltd | 画像表示装置 |
JPH09198016A (ja) | 1996-01-12 | 1997-07-31 | Canon Inc | 画像表示方法とその装置 |
JP3233010B2 (ja) | 1996-04-04 | 2001-11-26 | 株式会社日立製作所 | 液晶表示装置 |
JPH09265275A (ja) | 1996-03-28 | 1997-10-07 | Hitachi Ltd | 液晶表示装置 |
JPH09284614A (ja) | 1996-04-10 | 1997-10-31 | Canon Inc | 画像処理装置及び画像表示方法 |
JPH09282042A (ja) | 1996-04-15 | 1997-10-31 | Sony Corp | データ処理装置 |
JP3299117B2 (ja) | 1996-05-31 | 2002-07-08 | エヌイーシービューテクノロジー株式会社 | 情報処理装置 |
US5991883A (en) * | 1996-06-03 | 1999-11-23 | Compaq Computer Corporation | Power conservation method for a portable computer with LCD display |
FR2752312B1 (fr) | 1996-08-07 | 1998-10-30 | Motorola Semiconducteurs | Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique |
US6486862B1 (en) * | 1996-10-31 | 2002-11-26 | Kopin Corporation | Card reader display system |
US5952991A (en) * | 1996-11-14 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display |
US5822599A (en) * | 1996-12-17 | 1998-10-13 | Intel Corporation | Method and apparatus for selectively activating a computer display for power management |
US6476800B2 (en) * | 1998-03-23 | 2002-11-05 | International Business Machines Corporation | Method and apparatus for adjusting video refresh rate in response to power mode changes in order to conserve power |
-
1998
- 1998-03-20 JP JP07183098A patent/JP3586369B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-16 US US09/270,416 patent/US6678834B1/en not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1170968A3 (en) * | 2000-07-05 | 2003-07-02 | Kabushiki Kaisha Toshiba | Radio communication apparatus and method |
EP1170968A2 (en) * | 2000-07-05 | 2002-01-09 | Kabushiki Kaisha Toshiba | Radio communication apparatus and method |
JP2002062838A (ja) * | 2000-08-14 | 2002-02-28 | Internatl Business Mach Corp <Ibm> | 表示装置、コンピュータ装置、記憶媒体 |
WO2003009272A1 (fr) * | 2001-07-12 | 2003-01-30 | International Business Machines Corporation | Appareil d'affichage, appareil d'informatique et procede de commande d'affichage |
JP2003177729A (ja) * | 2001-09-25 | 2003-06-27 | Samsung Electronics Co Ltd | Lcdフレーム比率制御回路及び方法とlcdシステム |
JP2006507515A (ja) * | 2002-04-19 | 2006-03-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディスプレイを有する装置 |
WO2004109484A1 (ja) * | 2003-05-30 | 2004-12-16 | Fujitsu Limited | 表示装置の制御装置、制御方法、及び電子機器 |
JP2005215332A (ja) * | 2004-01-29 | 2005-08-11 | Seiko Epson Corp | 表示装置、表示制御方法及びその方法をコンピュータに実行させるためのプログラム |
US7707436B2 (en) | 2004-12-02 | 2010-04-27 | Lenovo (Singapore) Pte. Ltd. | Managing laptop power based on display angle |
US8020015B2 (en) | 2004-12-21 | 2011-09-13 | Packet Digital | Method and apparatus for on-demand power management |
JP2008524745A (ja) * | 2004-12-21 | 2008-07-10 | パケット ディジタル | オンデマンド電力管理の方法及び機器 |
US8095818B2 (en) | 2004-12-21 | 2012-01-10 | Packet Digital | Method and apparatus for on-demand power management |
JP2007121699A (ja) * | 2005-10-28 | 2007-05-17 | Renesas Technology Corp | 半導体集積回路装置 |
JP2007272179A (ja) * | 2006-03-30 | 2007-10-18 | Lg Philips Lcd Co Ltd | 液晶表示装置の駆動装置及び方法 |
US7864153B2 (en) | 2006-03-30 | 2011-01-04 | Lg Display Co., Ltd. | Apparatus and method for driving liquid crystal display device |
US8098223B2 (en) | 2006-03-30 | 2012-01-17 | Lg Display Co., Ltd. | Apparatus and method for driving a liquid crystal display device to prevent defective images during frequency conversion |
JP2008015006A (ja) * | 2006-07-03 | 2008-01-24 | Nec Electronics Corp | 表示コントローラ、表示装置、及び表示データ転送方法 |
JP2008276132A (ja) * | 2007-05-07 | 2008-11-13 | Nec Electronics Corp | ドットクロック発生回路、半導体装置及びドットクロック発生方法 |
JP2013167882A (ja) * | 2008-01-22 | 2013-08-29 | Nec Corp | 端末装置、端末装置における表示器の制御方法、および表示器用制御プログラムを記録した記録媒体 |
WO2013183582A1 (ja) * | 2012-06-04 | 2013-12-12 | Necカシオモバイルコミュニケーションズ株式会社 | 情報機器、表示制御方法及びプログラム |
JP2015129873A (ja) * | 2014-01-08 | 2015-07-16 | 株式会社半導体エネルギー研究所 | プログラム、情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3586369B2 (ja) | 2004-11-10 |
US6678834B1 (en) | 2004-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3586369B2 (ja) | ビデオ・クロックの周波数を下げる方法及びコンピュータ | |
US7692642B2 (en) | Method and apparatus for controlling display refresh | |
US5977933A (en) | Dual image computer display controller | |
US6919899B2 (en) | Continuous graphics display for single display device during the processor non-responding period | |
US8436863B2 (en) | Switch for graphics processing units | |
JP2903044B2 (ja) | ビデオ信号変換器及び方法 | |
US20070222774A1 (en) | Artifact-free transitions between dual display controllers | |
US20070285428A1 (en) | Self-refreshing display controller for a display device in a computational unit | |
JP2002323882A (ja) | フレームレートコントローラ | |
KR100910683B1 (ko) | 듀얼 디스플레이 컨트롤러 사이의 인공물이 없는 전환을제공하는 시스템 및 그 방법 | |
JP2002123223A (ja) | 液晶表示装置及びコンピュータ | |
US9542914B2 (en) | Display system with improved graphics abilities while switching graphics processing units | |
JP4868313B2 (ja) | 表示副システムの消費電力低減方法 | |
WO2002006885A1 (fr) | Affichage a cristaux liquides comprenant une cellule ocb et son procede de commande | |
US20020075251A1 (en) | Method and apparatus for adjusting video refresh rate in response to power mode changes in order to conserve power | |
US8194065B1 (en) | Hardware system and method for changing a display refresh rate | |
JPH113063A (ja) | 情報処理装置及び表示制御方法 | |
JPH05323281A (ja) | 表示制御装置及び方法 | |
US9087473B1 (en) | System, method, and computer program product for changing a display refresh rate in an active period | |
US5905483A (en) | Display control apparatus | |
EP1484737A1 (en) | Display controller | |
JP3887755B2 (ja) | ビデオ・クロックの周波数を下げる方法、コンピュータおよび記憶媒体 | |
JP2002297100A (ja) | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 | |
WO2007112021A2 (en) | Self-refreshing display controller for a display device in a computational unit | |
US7046227B2 (en) | System and method for continuously tracing transfer rectangles for image data transfers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20031224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040513 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040806 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |