JPH09128092A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH09128092A
JPH09128092A JP7283294A JP28329495A JPH09128092A JP H09128092 A JPH09128092 A JP H09128092A JP 7283294 A JP7283294 A JP 7283294A JP 28329495 A JP28329495 A JP 28329495A JP H09128092 A JPH09128092 A JP H09128092A
Authority
JP
Japan
Prior art keywords
state
mpu
resume
clock
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7283294A
Other languages
English (en)
Inventor
Hideki Fukuchi
秀樹 福地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7283294A priority Critical patent/JPH09128092A/ja
Publication of JPH09128092A publication Critical patent/JPH09128092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【課題】レジューム状態への移行および解除時における
電圧制御を改善し、電圧ドロップの発生を防止して正常
な処理動作を行う。 【解決手段】レジューム・スイッチ16の押下によって
レジューム状態への移行が指示された場合に、クロック
発振器14からMPU11に供給される動作クロックの
周波数を段階的に下げるようにする。また、レジューム
・スイッチ16の再度の押下によってレジューム状態か
ら通常動作状態への復帰が指示された場合に、クロック
発振器14からMPU11に供給される動作クロックの
周波数を段階的に上げるようにする。これにより、大き
な電圧ドロップの発生を防止でき、これに伴う誤動作を
防いで常に正常な処理動作を実行することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ等のリジューム機能を備えた情報処理装置に係
り、特にレジューム状態への移行および解除時における
電圧制御に特徴を有する情報処理装置に関する。
【0002】
【従来の技術】従来、パーソナルコンピュータ等の情報
処理装置では、その携帯性の実現、ユーザ作業に対する
復旧作業の簡易化を提供するために、レジューム機能を
備えたものがある。
【0003】このレジューム機能とは、ユーザが作業を
中断した際に、そのときの処理動作を完全に停止させる
のではなく、一部の素子(MPU、メモリ等)のみ生か
した状態(供電状態)にしておくことによって、ユーザ
が作業を復帰するときに、短時間で停止直前の状態に復
旧できるようにしたものである。
【0004】この場合、MPU(Micro Processing Uni
t )として、動作クロックを停止することが可能なスタ
ティックな構造を有するものを用い、図3に示すよう
に、通常の動作状態からレジューム状態に移行するとき
には、動作クロックを即停止させ、逆にレジューム状態
から通常動作状態に復帰するときには、停止状態から即
使用状態(通常、MPUが動作可能な最大周波数f0 )
に持っていくのが通常である。
【0005】なお、図3は従来のレジューム状態への移
行および解除時におけるMPUの動作周波数、消費電
流、供給電圧との関係を示す図であり、同図(a)はM
PU動作周波数、同図(b)はMPU消費電流、同図
(c)はMPU供給電圧を示している。
【0006】
【発明が解決しようとする課題】MPUの高性能化によ
り、その最高動作速度における最大消費電流の情報処理
全体に占める割合が大きくなっている。ここで、従来の
制御では、図3(a)に示すように、通常処理動作から
レジューム状態に移行するときに、MPUの動作周波数
をf0 から0[Hz]に急速に落としていた。このた
め、同図(b)に示すように、MPUに流れる電流がこ
の周波数の急速な変動に伴って数[μA]〜数十[μ
A]に急落することになる。この場合、I0 は2〜3
[A]に設定されているため、その落差は数千倍〜数万
倍となる。
【0007】通常、電圧は電流が下がると上がり、電流
が上がると下がるといった性質が持つ。つまり、負荷が
小さくなると電圧が高くなり、負荷が大きくなると電圧
が下がる。したがって、上述したように電流が急落する
と、負荷変動が大きくなり、同図(c)に示すように、
一時的に大きな電圧ドロップ(図中Δv)が発生する。
【0008】このような電圧ドロップが発生すると、例
えば電源監視回路が一時的にオーバ電流が流れたものと
判断してシステムをリセットしてしまうなどの誤動作を
招くことになる。
【0009】本発明は上記のような点に鑑みなされたも
ので、レジューム状態への移行および解除時における電
圧制御を改善し、電圧ドロップの発生を防止して正常な
処理動作を行うことのできる情報処理装置を提供するこ
とを目的とする。
【0010】
【課題を解決するための手段】本発明の情報処理装置
は、スタティックな構造を有するMPUと、このMPU
に動作クロックを供給するクロック発生手段と、レジュ
ーム状態に移行するときに上記MPUに供給すべき動作
クロックの周波数を段階的に下げ、レジューム状態から
復帰するときに上記MPUに供給すべき動作クロックの
周波数を段階的に上げるように上記クロック発生手段を
制御する制御手段とを具備したことを特徴とする。
【0011】このよう構成によれば、通常動作状態から
レジューム状態への移行およびレジューム状態から通常
動作状態への復帰時において、動作クロックの周波数が
段階的に変化する。これにより、大きな電圧ドロップの
発生を防止することができ、その発生に伴う誤動作も防
止することができる。
【0012】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態を説明する。図1は本発明の一実施形態に係る
情報処理装置の構成を示すブロック図である。本装置
は、例えばパーソナルコンピュータ等のレジューム機能
を備えた情報処理装置である。
【0013】図1において、MPU11は、ROM12
に予め格納された制御プログラムに従って本装置全体の
制御を行うでものであり、ここでは動作クロックを停止
させた状態を実現できるスタティックな構造を有する。
【0014】ROM12は、制御プログラムなど、MP
U11の処理動作に必要な各種の情報を格納している。
また、このROM12には、クロック発振器14の動作
パラメータを記憶した動作パラメータテーブル12aが
設けられている。
【0015】RAM13は、ROM12と同様、MPU
11の処理動作に必要な各種の情報を格納している。ク
ロック発振器(OSC)14は、MPU11を動作させ
るための動作クロックを発生するものであり、ここでは
動作クロックの周波数をパラメータとしてセットするこ
とで、その値を変更可能な構造を有する。
【0016】コントローラ(CONT)15は、各デバ
イスの制御をMPU11と共に司るものであり、常時レ
ジューム・スイッチ16の入力状態を監視している。レ
ジューム・スイッチ16は、レジューム機能を指示する
ためのスイッチである。
【0017】また、この他にも、データの入力を行うた
めのキーボード(KB)17、データの表示を行うため
のCRT (Cathode Ray Tube) 18、補助記憶装置とし
て用いられるHDD19等の各種のデバイスが設けられ
ている。
【0018】なお、図中20はクロック発振器14から
MPU11に動作クロックを供給するための信号線であ
る。21はコントローラ15からクロック発振器14に
オン/オフ信号を出力するための信号線である。また、
22はメインバス、23はI/Oバスである。
【0019】次に、図2を参照して同実施形態における
動作を説明する。図2は本装置のレジューム状態への移
行および解除時におけるMPUの動作周波数、消費電
流、供給電圧との関係を示す図であり、同図(a)はM
PU動作周波数、同図(b)はMPU消費電流、同図
(c)はMPU供給電圧を示している。
【0020】(a)レジューム状態への移行 通常動作時において、各デバイスは動作状態にあり、図
2(a)に示すように、MPU11はクロック発振器1
4に予めセットされたパラメータに従って供給される周
波数f0 の動作クロックで動作している。
【0021】ここで、ユーザが本装置の動作状態を通常
動作助値からレジューム状態に持っていくためにレジュ
ーム・スイッチ16を押下したとする。レジューム・ス
イッチ16を押下すると、コントローラ15がそれを検
出し、MPU11に知らせる。これにより、MPU11
はROM12に予め用意されたレジューム状態に入るた
めのルーチンを実行する。
【0022】本ルーチン内のソフトウェア(以下、SW
と称す)は、上位SW(OS)に対して作業の中断命
令、上位SWからの中断確認の作業をMPU11に対し
て実行させる。また、同ルーチンSWは、コントローラ
15に対して本装置内の各デバイの停止もしくは省エネ
ルギモード(RAM13に対するセルフリフレッシュモ
ード)への遷移を実行させる。
【0023】しかして、MPU11は、ROM12に格
納されたクロック発振器14の動作パラメータテーブル
12aを参照し、まず、現在の動作周波数f0 より低い
周波数f1 のパラメータをクロック発振器14にセット
して、図2(b)に示すように、消費電流をI0 から僅
かに減少させる。
【0024】一定時間経過後、MPU11は先にセット
したパラメータよりもさらに低いパラメータをクロック
発振器14にセットする。これを、指定回数まで繰り返
すことにより、図2(b)に示すように、消費電流を十
分に低下させる。
【0025】このとき、ルーチンSWは、コントローラ
15に対してクロック発振器14からMPU11に供給
している動作クロックを停止させてレジューム状態への
移行動作を完了する。
【0026】(b)レジューム状態からの復帰 レジューム状態から通常の動作状態に復帰する場合に
は、ユーザによる再度のレジューム・スイッチ16の押
下をトリガとする。
【0027】コントローラ15は、このレジューム・ス
イッチ16の押下を検出することによって、クロック発
振器14の停止状態を解除し、MPU11に対する動作
クロックの供給動作を再開させる。
【0028】このとき、MPU11はレジューム状態か
ら通常動作状態に復帰するためのルーチンSWを起動す
る。このルーチンSWは、上述した動作とは逆の動作、
つまり、クロック発振器14に対して動作クロックの低
いパラメータから順に高いパラメータへのセットを繰り
返させる動作を実行させる。これにより、図2(a)お
よび(b)に示すように、動作周波数が段階的に上がっ
ていき、それに伴って消費電流も段階的に上がってい
く。
【0029】MPU11の動作クロックが通常動作状態
に復帰すると、同ルーチンSWは他のデバイスの停止状
態を解除する。最後に、ルーチンSWが処理を中断して
いた上位SWへの処理の再開を指示した後、自らの一連
の処理を終えることによって、レジューム状態からの復
帰動作を完了する。
【0030】このように、通常動作状態からレジューム
状態への移行およびレジューム状態から通常動作状態へ
の復帰時において、動作クロックの周波数を段階的に変
化させるようにしたため、図2(b)に示すように負荷
変動を抑えることができる。これにより、同図(c)に
示すように、大きな電圧ドロップ(図中ΔV)の発生を
防止することができ、その結果、例えば電源監視回路が
一時的にオーバ電流が流れたものと判断してシステムを
リセットしてしまうなどの誤動作を未然に防いで、常に
正常な処理動作を実行することができる。
【0031】なお、動作クロックの周波数を段階的に変
化させると、その周波数が0[Hz]になるまでにある
程度の時間を要し、同様に復帰時にもある程度の時間を
要することになるが、これらの処理は高速にて実行され
ているため、その時間は無視することができ、特に問題
とはならない。
【0032】また、上記実施形態では、動作クロックの
周波数をソフトウェア的に変化させたが、ハードウェア
的に変化させるような構成としても良く、この場合でも
上記同様の効果が得られるものである。
【0033】
【発明の効果】以上のように本発明によれば、通常動作
状態からレジューム状態への移行およびレジューム状態
から通常動作状態への復帰時において、動作クロックの
周波数を段階的に変化させるようにしたため、大きな電
圧ドロップの発生を防止することができる。これによ
り、電圧ドロップの発生に伴う誤動作を防いで、常に正
常な処理動作を実行できるものである。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る情報処理装置の構成
を示すブロック図。
【図2】本装置のレジューム状態への移行および解除時
におけるMPUの動作周波数、消費電流、供給電圧との
関係を示す図。
【図3】従来のレジューム状態への移行および解除時に
おけるMPUの動作周波数、消費電流、供給電圧との関
係を示す図。
【符号の説明】
11…MPU、 12…ROM、 12a…動作パラメータテーブル、 13…RAM、 14…クロック発振器、 15…コントローラ、 16…レジューム・スイッチ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 スタティックな構造を有するMPUと、 このMPUに動作クロックを供給するクロック発生手段
    と、 レジューム状態に移行するときに上記MPUに供給すべ
    き動作クロックの周波数を段階的に下げ、レジューム状
    態から復帰するときに上記MPUに供給すべき動作クロ
    ックの周波数を段階的に上げるように上記クロック発生
    手段を制御する制御手段とを具備したことを特徴とする
    情報処理装置。
JP7283294A 1995-10-31 1995-10-31 情報処理装置 Pending JPH09128092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7283294A JPH09128092A (ja) 1995-10-31 1995-10-31 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7283294A JPH09128092A (ja) 1995-10-31 1995-10-31 情報処理装置

Publications (1)

Publication Number Publication Date
JPH09128092A true JPH09128092A (ja) 1997-05-16

Family

ID=17663592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7283294A Pending JPH09128092A (ja) 1995-10-31 1995-10-31 情報処理装置

Country Status (1)

Country Link
JP (1) JPH09128092A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0919905A1 (en) * 1997-11-10 1999-06-02 Fujitsu Limited Clock supplying method and information processing apparatus
JP2003022145A (ja) * 2001-07-05 2003-01-24 Fujitsu Ltd クロック制御装置およびクロック制御方法
US6678834B1 (en) 1998-03-20 2004-01-13 International Business Machines Corporation Apparatus and method for a personal computer system providing non-distracting video power management
WO2008114414A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Limited 半導体集積回路
JP2017058911A (ja) * 2015-09-16 2017-03-23 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0919905A1 (en) * 1997-11-10 1999-06-02 Fujitsu Limited Clock supplying method and information processing apparatus
US6223297B1 (en) 1997-11-10 2001-04-24 Fujitsu Limited Clock modifying method and information processing apparatus which gradually increase frequency of an external clock to be supplied to processing unit
EP1688820A2 (en) * 1997-11-10 2006-08-09 Fujitsu Limited Clock supplying method and information processing apparatus
EP1688820A3 (en) * 1997-11-10 2006-08-23 Fujitsu Limited Clock supplying method and information processing apparatus
US6678834B1 (en) 1998-03-20 2004-01-13 International Business Machines Corporation Apparatus and method for a personal computer system providing non-distracting video power management
JP2003022145A (ja) * 2001-07-05 2003-01-24 Fujitsu Ltd クロック制御装置およびクロック制御方法
JP4686065B2 (ja) * 2001-07-05 2011-05-18 富士通セミコンダクター株式会社 クロック制御装置およびクロック制御方法
WO2008114414A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Limited 半導体集積回路
JP2017058911A (ja) * 2015-09-16 2017-03-23 ルネサスエレクトロニクス株式会社 半導体装置
US10222847B2 (en) 2015-09-16 2019-03-05 Renesas Electronics Corporation Semiconductor device
US10782763B2 (en) 2015-09-16 2020-09-22 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US5471621A (en) Information processing systems having a main CPU and a sub-CPU which controls the overall system to achieve power savings
US7472291B2 (en) Method and apparatus for integrating ACPI functionality and power button functionality into a single power key
CN102890525B (zh) 功率控制电路和功率控制方法
JPH11259189A (ja) 周辺機器用電源制御装置
KR970071210A (ko) 컴퓨터 시스템
US7089413B2 (en) Dynamic computer system reset architecture
CN103049064B (zh) 计算终端的开机方法、系统及计算终端
US6272630B1 (en) Method and device for reserving wake-up functions of computer system after power loss
JPH09128092A (ja) 情報処理装置
JPH07191779A (ja) コンピュータシステム中の電力を節約するnapnop回路
JP2002287858A (ja) 電源装置
JPH04347535A (ja) 電源システム
JP2759588B2 (ja) 情報処理装置のための電力供給制御装置
EP1717663A1 (en) Power-managing key apparatus and method for the same
JP3373434B2 (ja) 情報処理装置
CN113342572B (zh) 一种看门狗自动重载系统、方法、设备及存储介质
KR100557607B1 (ko) 클럭 발생 장치
KR100300029B1 (ko) 자바엠씨유의파워관리장치
JP2000039930A (ja) 電子機器の低消費電力方式
CN118550749A (zh) 控制芯片的方法、装置、芯片以及存储介质
JPH08272478A (ja) クロック制御装置
JP2007027960A (ja) 信号変化タイミング遅延回路、順序信号出力回路および停電監視回路
JPH11184550A (ja) コンピュータシステムおよびタイマ割り込み制御方法
WO2022212141A1 (en) Dynamic system power load management
KR100776002B1 (ko) 컴퓨터시스템 및 그 제어방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees