JPH11290529A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 遊技制御基板の流用可能性を高め、開発コス
トや製造コストを低減できるとともにリサイクル性に優
れた遊技機が要望されている。 【解決手段】 メイン基板３１と、共通回路基板３５、
賞球基板３７、表示制御基板８０およびスイッチ基板４
２がシリアル送受信を行う通信線４１で接続されてい
る。ＣＰＵ５６は、Ｉ／Ｏポート５７を介して各基板上
の各回路を指定する信号を送出するとともに、通信回路
４７を介して各基板上の各回路に情報送信し、各回路か
ら情報受信する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ遊技機や
コイン遊技機等の遊技機に関し、特に、始動入賞等にも
とづいて特別の遊技が実行可能になり、遊技の結果、特
定の条件が成立すると所定の遊技価値が付与可能となる
遊技機に関する。

【０００２】

【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。

【０００３】可変表示部には複数の表示領域があり、通
常、複数の可変表示の表示結果を時期を異ならせて表示
するように構成されている。可変表示部には、例えば、
図柄等の複数の識別情報が可変表示される。可変表示部
の表示結果があらかじめ定められた特定の表示態様の組
合せとなることを、通常、「大当り」という。なお、遊
技価値とは、遊技機の遊技領域に設けられた可変入賞球
装置の状態が打球が入賞しやすい遊技者にとって有利な
状態になることや、遊技者にとって有利な状態となるた
めの権利を発生させたりすることである。「大当り」が
発生すると、例えば、遊技者に大量の賞球などの価値が
払い出される。

【０００４】また、「大当り」の組合せ以外の「はず
れ」の表示態様の組合せのうち、複数の可変表示部の表
示結果のうちの一部が未だに導出表示されていない段階
において、既に表示結果が導出表示されている可変表示
部の表示態様が特定の表示態様の組合せとなる表示条件
を満たしている状態を「リーチ」という。遊技者は、大
当りをいかにして発生させるかを楽しみつつ遊技を行
う。

【０００５】そのような遊技機には、可変表示部を実現
する表示装置、遊技効果を増すためのランプやＬＥＤ、
電動部品を駆動するためのソレノイド、賞球および玉貸
しのための機構、入賞や打球通過を検出するためのスイ
ッチ等、多数の電気部品が設けられている。それらの電
気部品は遊技の進行に伴って動作する必要があるので、
遊技の進行を制御する遊技制御手段から指令を受けた
り、遊技制御手段にセンサ情報を出力する必要がある。
遊技機の機種が異なると、各電気部品の構成の仕方（数
や配置など）が異なってくるので、基板も各機種対応に
設計および製造を行う必要がある。なお、遊技制御手段
は、一般には、マイクロコンピュータで実現される。ま
た、電気部品とは、電気的に駆動される全ての部品を指
す概念である。

【０００６】

【発明が解決しようとする課題】従って、遊技機の機種
が異なると、遊技制御マイクロコンピュータおよび各電
気部品の駆動回路を搭載した遊技制御基板を変更しなけ
ればならない。すなわち、新たな機種を開発する際に従
来の機種の遊技制御基板を流用できなくなり開発コスト
および製造コストがかさむ。また、従来機種の遊技制御
基板を他機種に流用できないので、不要になったときに
は廃棄せざるを得ず、環境問題も生じてくる。

【０００７】そこで、本発明は、各機種間で遊技制御マ
イクロコンピュータを搭載した主基板の共用化を図るこ
とができ、開発コストや製造コストを低減できるととも
にリサイクル性に優れた遊技機を提供することを目的と
する。

【０００８】

【課題を解決するための手段】本発明による遊技機は、
表示状態が変化可能な可変表示装置を含み、可変表示装
置に表示される識別情報の表示結果があらかじめ定めら
れた特定の表示態様となった場合に所定の遊技価値が付
与可能となる遊技機であって、遊技の進行を制御する主
制御部と情報通信制御部とが搭載された主制御基板と、
遊技機に設けられた電気部品の作動に関わる回路部と主
制御基板との間の情報通信を行う情報通信部とが設けら
れた回路基板とを備え、主制御基板と回路基板とは通信
可能に接続され、主制御部は、回路基板に情報を送信し
て各電気部品を制御するように構成されたものである。

【０００９】回路基板は、どの遊技機種にも共通して使
用される共通回路基板と、遊技機種に応じて使用される
独自の個別基板とから構成されていてもよい。また、回
路基板は、少なくとも所定の遊技機種のグループ毎に共
用され、グループにおける最大想定数のポートを有する
共通回路基板であってもよい。遊技機は、主制御部に供
給される情報を取り込む情報入力回路部を備え、情報入
力回路部は、主制御基板との間の情報通信を行う情報通
信部を有する情報入力回路基板に搭載された構成であっ
てもよい。情報通信部は、遊技制御部からの呼出に応じ
て、取り込んだ情報を主制御基板に送出する構成であっ
てもよい。情報通信制御部と情報通信部とは、シリアル
ラインで情報転送を行う構成であってもよい。また、主
制御部は、各回路に情報を送信する際に回路指定情報を
送出するように構成されていてもよい。

【００１０】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図、図２はパチンコ遊技
機１の内部構造を示す全体背面図、図３はパチンコ遊技
機１の遊技盤を背面からみた背面図である。なお、ここ
では、遊技機の一例としてパチンコ遊技機を示すが、本
発明はパチンコ遊技機に限られず、例えばコイン遊技機
やスロットマシン等であってもよく、また、始動入賞等
にもとづいて特別の遊技が実行可能になり、遊技の結
果、特定の条件が成立すると所定の遊技価値が付与可能
となる全ての遊技機に適用可能である。

【００１１】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた景品玉を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００１２】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための画像表示部９と７セグメントＬ
ＥＤによる可変表示器１０とを含む可変表示装置８が設
けられている。画像表示部９には、「左」、「中」、
「右」の３つの図柄表示エリアがあり、これらの図柄表
示エリアは可変表示部を構成する。可変表示装置８の側
部には、打球を導く通過ゲート１１が設けられている。
通過ゲート１１を通過した打球は、玉出口１３を経て始
動入賞口１４の方に導かれる。通過ゲート１１と玉出口
１３との間の通路には、通過ゲート１１を通過した打球
を検出するゲートセンサ１２がある。また、始動入賞口
１４に入った入賞球は、遊技盤６の背面に導かれ、始動
口センサ１７によって検出される。

【００１３】また、始動入賞口１４の下部には開閉動作
を行う可変入賞球装置１５が設けられている。可変入賞
球装置１５は、ソレノイド１６によって開状態とされ
る。可変入賞球装置１５の下部には、特定遊技状態（大
当り状態）においてソレノイド２１によって開状態とさ
れる開閉板２０が設けられている。開閉板２０から遊技
盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に
入った入賞球はＶカウントセンサ２２で検出され、他方
に入った入賞球はカウントセンサ２３で検出される。

【００１４】遊技盤６には、複数の入賞口１９，２４が
設けられている。遊技領域７の左右周辺には、遊技中に
点滅表示される装飾ランプ２５が設けられ、下部には、
入賞しなかった打球を吸収するアウト口２６がある。ま
た、遊技領域７の外側の左右上部には、効果音を発する
２つのスピーカ２７が設けられている。遊技領域７の外
周の枠部には、遊技効果ランプ・ＬＥＤ（枠ランプ）２
８が設けられている。そして、この例では、一方のスピ
ーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ
５１が設けられ、他方のスピーカ２７の近傍に、補給玉
が切れたときに点灯する玉切れランプ５２が設けられて
いる。さらに、図１には、パチンコ遊技台１に隣接して
設置され、プリペイドカードが挿入されることによって
玉貸しを可能にするカードユニット５０も示されてい
る。

【００１５】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートセ
ンサ１２で検出されると、可変表示器１０の表示数字が
連続的に変化する状態になる。また、打球が始動入賞口
１４に入り始動口センサ１７で検出されると、図柄の変
動を開始できる状態であれば、画像表示部９内の図柄が
回転を始める。図柄の変動を開始できる状態でなけれ
ば、始動入賞記憶を１増やす。画像表示部９内の画像の
回転は、一定時間が経過したときに停止する。停止時の
画像の組み合わせが大当り図柄の組み合わせであると、
大当り遊技状態に移行する。すなわち、開閉板２０が、
一定時間の経過と、所定個数（例えば１０個）の打球の
入賞とのうちのいずれかの条件が成立するまで開放す
る。そして、開閉板２０の開放中に打球が特定入賞領域
に入賞しＶカウントセンサ２２で検出されると、継続権
が発生し開閉板２０の開放が再度行われる。この継続権
の発生は、所定回数（例えば１６ラウンド）許容され
る。

【００１６】停止時の画像表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせであって、
可変表示器１０の示す図柄が所定の図柄である場合に
は、その後、可変入賞球装置１５が高い頻度で開状態と
なるとともに、次に大当りとなる確率が高くなる。すな
わち、遊技者にとってさらに有利な状態となる。

【００１７】次に、パチンコ遊技機１の裏面の構造につ
いて図２を参照して説明する。可変表示装置８の背面に
は、図２に示すように、機構板３６の上部に景品玉タン
ク３８が設けられ、パチンコ遊技機１が遊技機設置島に
設置された状態でその上方から景品玉が景品玉タンク３
８に供給される。景品玉タンク３８内の景品玉は、誘導
樋３９を通って玉払出装置に至る。

【００１８】機構板３６には、中継基板３０を介して画
像表示装置９を制御する可変表示制御ユニット２９、基
板ケース３２に覆われ遊技制御用マイクロコンピュータ
等が搭載された主制御基板３１、可変表示制御ユニット
２９と主制御基板３１との間の信号を中継するための中
継基板３３、および景品玉の払出制御と玉貸し制御とを
行う払出制御用マイクロコンピュータ等が搭載された賞
球基板３７が設置されている。さらに、機構板３６に
は、モータの回転力を利用して打球を遊技領域７に発射
する打球発射装置３４が設置されている。

【００１９】また、遊技盤６の裏面には、図３に示すよ
うに、各入賞口および入賞球装置に入賞した入賞玉を所
定の入賞経路に沿って導く入賞玉集合カバー４０が設け
られている。入賞玉集合カバー４０に導かれる入賞玉の
うち、開閉板２０を経て入賞したものは、玉払出装置９
７が相対的に多い景品玉数（例えば１５個）を払い出す
ように制御される。始動入賞口１４を経て入賞したもの
は、玉払出装置（図３において図示せず）が相対的に少
ない景品玉数（例えば６個）を払い出すように制御され
る。そして、その他の入賞口２４および入賞球装置を経
て入賞したものは、玉払出装置が相対的に中程度の景品
玉数（例えば１０個）を払い出すように制御される。

【００２０】このような制御を行うために、始動口セン
サ１７およびカウントセンサ２３からの信号が、主制御
基板３１に送られる。遊技制御基板３１に各センサから
の信号が送られると、遊技制御基板３１から賞球基板３
７に、各入賞に対する玉払出個数を示す賞球個数信号が
送られる。

【００２１】図４は、遊技制御用のマイクロコンピュー
タを搭載した主制御基板（メイン基板）３１とメイン基
板３１に電気的に接続される各基板との構成の一例を示
すブロック図である。図４に示す構成では、メイン基板
３１共通回路基板３５、賞球基板３７、スイッチ基板４
２および表示制御基板８０が設けられている。メイン基
板３１には、プログラムに従ってパチンコ遊技機１を制
御する基本回路５３が設けられている。基本回路５３
は、各基板との間の情報通信を行う通信回路４７、ゲー
ム制御用のプログラム等を記憶するＲＯＭ５４、ワーク
メモリとして使用されるＲＡＭ５５、制御用のプログラ
ムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポー
ト部５７を含む。なお、ＲＯＭ５４，ＲＡＭ５５はＣＰ
Ｕ５６に内蔵されている場合もある。

【００２２】ＣＰＵ５６には、スイッチ基板４２および
通信回路４７を介して、ゲートセンサ１２、始動口セン
サ１７、Ｖカウントセンサ２２およびカウントセンサ２
３からの信号が入力される。また、ＣＰＵ５６は、通信
回路４７および共通回路基板３５を介して、可変入賞球
装置１５を開閉するソレノイド１６および開閉板２０を
開閉するソレノイド２１を駆動する信号を与え、７セグ
メントＬＥＤによる可変表示器１０を駆動する信号を与
える。また、Ｉ／Ｏポート５７を介して、大当りの発生
を示す大当り情報、画像表示部９の画像表示開始に利用
された始動入賞球の個数を示す有効始動情報、確率変動
が生じたことを示す確変情報等をホール管理コンピュー
タ等のホストコンピュータに対して出力する。

【００２３】表示制御基板８０には、可変表示部を構成
する画像表示部（例えばＣＲＴ）９の表示制御を行う回
路が搭載される。ＣＰＵ５６は、通信回路４７を介して
表示制御基板８０に対して、遊技の進行に応じて、表示
内容を指示する表示制御コマンドデータを送信する。ま
た、ＣＰＵ５６は、遊技の進行に応じて、通信回路４７
を介して、装飾ランプ２５を点灯または滅灯させるため
の信号を共通回路基板３５に送信する。さらに、通信回
路４７を介して、賞球基板３７に賞球個数信号を送信す
る。また、通信回路４７を介して、共通回路基板３５に
ソレノイドをＯＮ／ＯＦＦするための信号を送信する。

【００２４】さらに、メイン基板３１には、電源投入時
に基本回路５３をリセットするための初期リセット回路
６５と、定期的（例えば、２ｍｓ毎）に基本回路５３に
リセットパルスを与えてゲーム制御用のプログラムを先
頭から再度実行させるための定期リセット回路６６と、
基本回路５３から与えられるアドレス信号をデコードし
てＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポート
を選択するための信号を出力するアドレスデコード回路
６７とが設けられている。

【００２５】実施の形態１．図５は、本発明の第１の実
施の形態の各基板上の回路構成を示すブロック図であ
る。図に示すように、この実施の形態では、メイン基板
３１と、共通回路基板３５、賞球基板３７、表示制御基
板８０およびスイッチ基板４２が通信線４１で接続され
ている。共通回路基板３５は、遊技機の全ての機種で共
用が可能な基板である。すなわち、各機種において備え
られるであろうと考えられる個数の電気部品を駆動でき
るだけの駆動回路とメイン基板３１からの情報を受信す
る受信回路とが設けられている。各機種において備えら
れるであろうと考えられる個数は最大値であるから、搭
載された駆動回路のうちには、機種によっては、使用さ
れない駆動回路もありうる。なお、この実施の形態で
は、共通回路基板３５はソレノイド１６，２１および装
飾ランプ２５を駆動するために用いられるので、ランプ
回路３５０およびソレノイド（ＳＯＬ）回路３６０とい
う名称の駆動回路（受信回路を含む）が図示されている
が、ランプやソレノイド以外の電気部品も駆動対象とす
ることができる。なお、スイッチ基板４２に搭載される
回路も、共通回路基板３５に搭載するようにしてもよ
い。

【００２６】各機種において独自の電気部品、または、
数機種では共用されるものの全機種で使用されるもので
はない電気部品を駆動するために、個別回路基板が設け
られる。この実施の形態では、賞球制御回路３７０を備
えた賞球基板３７、表示制御回路８００を備えた表示制
御基板８０、およびスイッチ回路を備えたスイッチ基板
４２が設けられている。賞球制御回路３７０は、メイン
基板３１から賞球個数信号を受信し、玉払出装置９７か
ら玉が払い出されるように制御する。表示制御回路８０
０は、メイン基板３１から表示制御コマンドデータを受
信し、表示制御コマンドデータに従った表示が画像表示
部９において行われるように制御する。

【００２７】図６は、各基板における要部を示すブロッ
ク図である。なお、この例では、通信線４１から分岐し
たラインに、共通回路基板３５、賞球基板３７、表示制
御基板８０およびスイッチ基板４２が接続される形態が
示されている。メイン基板３１において、ＣＰＵ５６
は、Ｉ／Ｏポート５７を介して各基板上の各回路を指定
する信号を送出するとともに、通信回路４７を介して各
基板上の各回路に情報送信し、各回路から情報受信す
る。通信回路４７として、例えば、汎用ＬＳＩである汎
用同期／非同期レシーバトランスミッタ（ＵＳＡＲＴ）
を用いることができる。

【００２８】通信回路４７は、ＣＰＵ５６から１バイト
のデータを入力すると、クロック信号に同期してそのデ
ータを通信線４１にシリアル出力する。また、クロック
信号に同期して通信線４１からシリアル信号を入力し、
１バイトのパラレルデータとしてＣＰＵ５６に転送す
る。クロック信号は通信線４１にも供給されるが、ここ
では、Ｉ／Ｏポート５７からの各基板上の各回路を指定
する信号（回路指定信号）がアクティブになっていると
きにのみ通信線４１にクロック信号が出力されるとす
る。そのような制御回路は図６には示されていないが、
ゲート回路を用いることによって容易に実現できる。

【００２９】共通回路基板３５には、通信線４１のシリ
アルデータを入力しクロック信号で入力データをシフト
するシフトレジスタ（シリアル−パラレル変換器）３５
２、シフトレジスタ３５２の出力を通信線４１からの回
路指定信号でラッチするラッチ回路３５３、およびラッ
チ回路３５３の出力を例えば１２Ｖに変換するドライバ
回路３５４が搭載される。シフトレジスタ３５２、ラッ
チ回路３５３およびドライバ回路３５４は、ランプ回路
３５０の実現例である。また、通信線４１のシリアルデ
ータを入力しクロック信号で入力データをシフトするシ
フトレジスタ（シリアル−パラレル変換器）３６２、シ
フトレジスタ３６２の出力を通信線４１からの回路指定
信号でラッチするラッチ回路３６３、およびラッチ回路
３６３の出力を例えば１２Ｖに変換するドライバ回路３
６４が搭載される。シフトレジスタ３６２、ラッチ回路
３６３およびドライバ回路３６４は、ソレノイド回路３
６０の実現例である。

【００３０】なお、１２Ｖ電源は、通信線４１を介して
メイン基板３１から供給されている。また、この例では
ランプ回路３５０とソレノイド回路３６０とを分けた
が、共通回路基板３５に１つの共通回路を設け、１つの
シフトレジスタおよび１つのラッチ回路を備えた構成と
してもよい。

【００３１】賞球基板３７には、メイン基板３１の通信
回路と４７と同様の通信回路３７１、玉払出制御を行う
ＣＰＵ３７２、および玉払出装置９７を構成する各機構
部品を駆動するドライバ回路３７３が搭載されている。
表示制御基板８０には、メイン基板３１の通信回路と４
７と同様の通信回路８０１、表示制御コマンドデータを
解釈して画像データを作成するＣＰＵ８０２、およびＣ
ＰＵ８０２が作成した画像データをＣＲＴで表示できる
映像データに変換するＣＲＴ制御部８０３が搭載されて
いる。

【００３２】スイッチ基板４２には、各センサの出力を
入力するレシーバ回路４２１、およびレシーバ回路４２
１の各出力を通信線４１からのクロック信号でシフトし
て通信線４１に送出するパラレル−シリアル変換器（Ｐ
−Ｓ変換器）４２２が搭載されている。なお、レシーバ
回路４２１は、例えば各センサ出力を受けるトランジス
タである。

【００３３】図７は、通信線４１の他の実現例を示すブ
ロック図である。図７に示された例では、通信線４１
は、共通回路基板３５、賞球基板３７、表示制御基板８
０およびスイッチ基板４２で中継される。

【００３４】図８は、図７に示された各基板における要
部を示すブロック図である。共通回路基板３５には、通
信線４１における下り通信線（メイン基板３１から各基
板に至る情報を伝えるライン：丸囲み１のライン）から
データを受信してそのデータをシフトレジスタ３５２に
出力するとともに、受信したデータをドライバ３５６に
出力するレシーバ３５５が設けられている。ドライバ３
５６は、レシーバ３５５からのデータを下り通信線に送
出する。また、通信線４１における上り通信線（各基板
からメイン基板３１に至る情報を伝えるライン：丸囲み
２のライン）からのデータ（この場合にはソレノイド回
路３６０のドライバ３６６からの下りデータ）は、レシ
ーバ３５５で受信され、ドライバ３５６を介して上り通
信線に送出される。

【００３５】また、下り通信線からデータ（この場合に
はランプ回路３５０のドライバ３５６からの下りデー
タ）を受信してそのデータをシフトレジスタ３６２に出
力するとともに、受信したデータをドライバ３６６に出
力するレシーバ３６５が設けられている。ドライバ３６
６は、レシーバ３６５からのデータを下り通信線に送出
する。また、通信線４１における上り通信線からのデー
タ（この場合には賞球制御回路３７０のドライバ３７６
からの上りデータ）は、レシーバ３６５で受信され、ド
ライバ３６６を介して上り通信線に送出される。

【００３６】賞球基板３７０には、下り通信線からデー
タ（この場合にはソレノイド回路３６０のドライバ３６
６からの下りデータ）を受信してそのデータを通信回路
３７２に出力するとともに、受信したデータをドライバ
３７６に出力するレシーバ３７５が設けられている。ド
ライバ３７６は、レシーバ３７５からのデータを下り通
信線に送出する。また、通信線４１における上り通信線
からのデータ（この場合には表示制御回路８００のドラ
イバ８０６からのデータ）は、レシーバ３７５で受信さ
れ、ドライバ３７６を介して上り通信線に送出される。

【００３７】表示制御基板８０には、下り通信線からデ
ータ（この場合には賞球制御回路３７０のドライバ３７
６からの下りデータ）を受信してそのデータを通信回路
８０２に出力するとともに、受信したデータをドライバ
８０６に出力するレシーバ８０５が設けられている。ド
ライバ８０６は、レシーバ８０５からのデータを下り通
信線に送出する。また、通信線４１における上り通信線
からのデータ（この場合にはスイッチ回路４２０のドラ
イバ４２６からのデータ）は、レシーバ８０５で受信さ
れ、ドライバ８０６を介して上り通信線に送出される。

【００３８】スイッチ基板４２には、下り通信線からデ
ータ（この場合には表示制御回路８００のドライバ８０
６からの下りデータ）を終端する終端器（終端抵抗）４
２６と、Ｐ−Ｓ変換器４２２からのデータを上り通信線
に送出するドライバ４２６が設けられている。なお、各
基板におけるその他の構成は、図６に示された構成と同
じである。また、図６に示された構成と図８に示された
構成とは、通信線４１に対する入出力構成が異なるだけ
で、情報送受信制御は同じである。

【００３９】次に動作について説明する。図９は、メイ
ン基板３１における基本回路５３のメイン動作の一例を
示すフローチャートである。上述したように、この処理
は、定期リセット回路６６が発するリセットパルスによ
って、例えば２ｍｓ毎に起動される。この例では、基本
回路５３が起動されると、ＣＰＵ５６は、まず、スタッ
クポインタの指定アドレスをセットするためのスタック
セット処理を行う（ステップＳ１）。次いで、初期化処
理を行う（ステップＳ２）。初期化処理では、ＣＰＵ５
６は、ＲＡＭ５５にエラーが含まれているか判定し、エ
ラーが含まれている場合には、ＲＡＭ５５を初期化する
などの処理を行う。そして、表示制御基板８０に送出さ
れる表示制御コマンドデータをＲＡＭ５５の所定の領域
に設定する処理を行った後に（ステップＳ３）、入賞球
信号処理を行う（ステップＳ４）。入賞球信号処理で
は、入賞があったか否かの判定と、入賞があった場合の
賞球個数を決定する処理が行われる。

【００４０】次いで、ＣＰＵ５６は、各基板に情報を送
出する処理および各基板から情報を受信する処理（デー
タ入出力処理）を行う（ステップＳ５）。図１０は、デ
ータ入出力処理を示すフローチャートである。また、図
１１は通信線４１で伝送される信号を示し、図１２は情
報送受信タイミングの一例を示すタイミング図である。
図１１に示すように、この例では、メイン基板３１から
各基板に対して、送信データ、同期クロック（クロック
信号）、回路指定信号となるイネーブル＃０〜＃４が通
信線４１の下り通信線に送出され、スイッチ基板４２か
らの受信データが通信線４１の上り通信線に送出され
る。

【００４１】この実施の形態では、データ入出力処理に
おいて、ランプ回路３５０への情報送信、ソレノイド回
路３６０への情報送信、賞球制御回路３７０への情報送
信、表示制御回路８００への情報送信、およびスイッチ
回路４２０からの情報受信のいずれかが実行される。す
なわち、２ｍｓの１回の基本回路５３の動作において、
いずれかの送受信動作が実行される。いずれが実行され
るのかは、通信カウンタの値で決まる。

【００４２】データ入出力処理において、ＣＰＵ５６
は、まず、通信カウンタの値を１増やす（ステップＳ５
１）。通信カウンタの値が５であったなら０に戻す。そ
して、通信カウンタの値＝０ならば共通回路基板３５に
おけるランプ回路３５０への情報送信を行い、通信カウ
ンタの値＝１ならば共通回路基板３５におけるソレノイ
ド回路３６０への情報送信を行い、通信カウンタの値＝
２ならば賞球基板３７への情報送信を行い、通信カウン
タの値＝３ならば表示制御基板８０への情報送信を行
い、通信カウンタの値＝４ならばスイッチ基板４２から
の情報受信を行う。

【００４３】ＣＰＵ５６は、通信カウンタの値が４であ
るならば（ステップＳ５２）、Ｉ／Ｏポート５７を介し
てスイッチ回路イネーブル信号（イネーブル＃４）をア
クテイブであるローレベルにする（ステップＳ５３）。
よって、スイッチ基板４２のみに通信線４１を介してイ
ネーブル信号が与えられる。また、通信線４１にクロッ
ク信号が出力される。イネーブル信号が与えられると、
スイッチ基板４２のＰ−Ｓ変換器４２２は動作可能状態
になる。すると、図１２（Ｂ）に示すように、Ｐ−Ｓ変
換器４２２はクロック信号立ち上がりに同期してシフト
動作を行い、情報を１ビットずつ通信線４１の受信デー
タのラインに送出する。

【００４４】メイン基板３１の通信回路４７は、ＣＰＵ
５６によって受信イネーブル状態に設定される（ステッ
プＳ５４）。通信回路４７はもクロック信号が入力され
るので、通信回路４７は、図１２（Ｂ）に示すように、
クロック信号の立ち下がりに同期して、通信線４１の受
信データのラインを取り込み、８ビットのデータの取り
込みが完了すると受信終了通知をＣＰＵ５６に出力す
る。

【００４５】受信終了通知を受けると、ＣＰＵ５６は、
通信回路４７から受信データを入力し、それを保存する
（ステップＳ５４，Ｓ５５）。保存されたデータは各セ
ンサの状態を示す情報であり、例えば、入賞球信号処理
（ステップＳ４）で使用される。

【００４６】通信カウンタが０であるならば（ステップ
Ｓ６１）、ＣＰＵ５６は、Ｉ／Ｏポート５７を介してラ
ンプ回路イネーブル信号（イネーブル＃０）をアクテイ
ブであるローレベルにする（ステップＳ６２）。また、
通信回路４７に、装飾ランプ２５の点灯／滅灯および可
変表示器１０に表示される普通図柄を示す１バイトのデ
ータを設定する（ステップＳ６３）。通信回路４７には
クロック信号が入力されるので、通信回路４７は、図１
２（Ａ）に示すように、ＣＰＵ５６によって設定された
データをクロック信号の立ち上がりに同期して１ビット
ずつ通信線４１の送信データのラインに出力する。

【００４７】この場合、共通回路基板３５のランプ回路
３５０のみに通信線４１を介してイネーブル信号が与え
られる。また、通信線４１にクロック信号が出力され
る。イネーブル信号が与えられると、図１２（Ａ）に示
すように、共通回路基板３５のシフトレジスタ３５２は
クロック信号に同期して通信線４１の送信データのライ
ンからデータを取り込みそれをシフトする。

【００４８】通信回路４７は、８ビットのデータ送出が
完了すると送信完了通知をＣＰＵ５６に出力する（ステ
ップＳ６４）。すると、ＣＰＵ５６は、Ｉ／Ｏポート５
７を介してイネーブル信号を非アクティブにする（ステ
ップＳ６５）。共通回路基板３５のラッチ回路３５４
は、イネーブル＃０の立ち上がりでシフトレジスタのパ
ラレル出力をラッチし、そのデータをドライバ回路３５
４に出力する。よって、ドライバ回路３５４は、メイン
基板３１のＣＰＵ５６が設定した装飾ランプ２５の点灯
／滅灯を示すデータに応じて装飾ランプ２５を点灯また
は滅灯させることができ、ＣＰＵ５６が設定した普通図
柄を可変表示器１０に表示することができる。

【００４９】通信カウンタが１であるならば（ステップ
Ｓ６６）、ＣＰＵ５６は、Ｉ／Ｏポート５７を介してソ
レノイド回路イネーブル信号（イネーブル＃１）をアク
テイブであるローレベルにする（ステップＳ６７）。ま
た、通信回路４７に、ソレノイド１６，２１の駆動状態
を示すデータを設定する（ステップＳ６８）。そして、
ＣＰＵ５６は、通信回路４７から送信完了通知を受ける
と、Ｉ／Ｏポート５７を介してイネーブル信号を非アク
ティブにする（ステップＳ６４，Ｓ６５）。すると、ラ
ンプ回路３５０の場合と同様に、シフトレジスタ３６２
およびラッチ回路３６３が動作し、メイン基板３１のＣ
ＰＵ５６が設定したソレノイド１６，２１の駆動状態を
示すデータに応じてソレノイド１６，２１が駆動され
る。

【００５０】通信カウンタが２であるならば（ステップ
Ｓ６９）、ＣＰＵ５６は、Ｉ／Ｏポート５７を介して賞
球制御回路イネーブル信号（イネーブル＃２）をアクテ
イブであるローレベルにする（ステップＳ７０）。ま
た、通信回路４７に、賞球個数信号を示す１バイトのデ
ータを設定する（ステップＳ７２）。通信回路４７は、
図１２（Ａ）に示すように、ＣＰＵ５６によって設定さ
れたデータをクロック信号の立ち上がりに同期して１ビ
ットずつ通信線４１の送信データのラインに出力する。

【００５１】この場合には、賞球基板３７のみに通信線
４１を介してイネーブル信号が与えられている。イネー
ブル信号が与えられると、図１２（Ａ）に示すように、
賞球基板３７の通信回路３７１はクロック信号に同期し
て通信線４１の送信データのラインからデータを取り込
みそれをシフトする。

【００５２】メイン基板３１の通信回路４７は、８ビッ
トのデータ送出が完了すると送信完了通知をＣＰＵ５６
に出力する（ステップＳ６４）。すると、ＣＰＵ５６
は、Ｉ／Ｏポート５７を介してイネーブル信号を非アク
ティブにする（ステップＳ６５）。一方、賞球基板３７
の通信回路３７１は、８ビットのデータ入力が完了する
と、賞球基板３７のＣＰＵ３７２に対して受信完了通知
を出力する。ＣＰＵ３７２は、その通知に応じて通信回
路３７１が受信したデータを入力する。よって、賞球基
板３７のＣＰＵ３７２は、メイン基板３１のＣＰＵ５６
が送信した賞球個数信号を受信し、その信号に応じて玉
払出制御を行うことができる。

【００５３】通信カウンタが０，１，２，４でないなら
ば、ＣＰＵ５６は、Ｉ／Ｏポート５７を介して表示制御
回路イネーブル信号（イネーブル＃３）をアクテイブで
あるローレベルにする（ステップＳ７２）。また、通信
回路４７に、表示制御コマンドデータを示す１バイトの
データを設定する（ステップＳ７３）。通信回路４７
は、図１２（Ａ）に示すように、ＣＰＵ５６によって設
定されたデータをクロック信号の立ち上がりに同期して
１ビットずつ通信線４１の送信データのラインに出力す
る。

【００５４】この場合には、表示制御基板８０のみに通
信線４１を介してイネーブル信号が与えられている。イ
ネーブル信号が与えられると、図１２（Ａ）に示すよう
に、表示制御基板８０の通信回路８０１はクロック信号
に同期して通信線４１の送信データのラインからデータ
を取り込みそれをシフトする。

【００５５】メイン基板３１の通信回路４７は、８ビッ
トのデータ送出が完了すると送信完了通知をＣＰＵ５６
に出力する（ステップＳ６４）。すると、ＣＰＵ５６
は、Ｉ／Ｏポート５７を介してイネーブル信号を非アク
ティブにする（ステップＳ６５）。一方、表示制御基板
８０の通信回路８０１は、８ビットのデータ入力が完了
すると、表示制御基板８０のＣＰＵ８０２に対して受信
完了通知を出力する。ＣＰＵ８０２は、その通知に応じ
て通信回路８０１が受信したデータを入力する。よっ
て、表示制御基板８０のＣＰＵ８０２は、メイン基板３
１のＣＰＵ５６が送信した表示制御コマンドデータを受
信し、表示制御コマンドデータに応じてＣＲＴに表示す
る画像データを作成することができる。

【００５６】なお、クロック信号の周波数は例えば２０
ｋＨｚ（周期５０μｓ）であり、４００μｓ（＝０．４
ｍｓ）で１バイトのデータ転送が完了する。すなわち、
２ｍｓのＣＰＵ５６の動作時間に対して、データ入出力
処理に０．４ｍｓ費やされる。ただし、クロック周波数
２０ｋＨｚは単なる例であって、実際の遊技機では、Ｃ
ＰＵ５６の処理量や通信線４１の長さ等を考慮して適宜
選定される。

【００５７】その後、メイン基板３１のＣＰＵ５７は、
パチンコ遊技機１の内部に備えられている自己診断機能
によって種々の異常診断処理が行われ、その結果に応じ
て必要ならば警報が発せられる（エラー処理：ステップ
Ｓ６）。また、各判定用乱数（大当りとするか否か決定
するための乱数等）を示す各カウンタを更新する処理を
行う（ステップＳ７）。

【００５８】次に、ＣＰＵ５６は、特別図柄プロセス処
理を行う（ステップＳ８）。特別図柄プロセス制御で
は、遊技状態に応じてパチンコ遊技機１を所定の順序で
制御するための特別図柄プロセスフラグに従って該当す
る処理が選び出されて実行される。そして、特別図柄プ
ロセスフラグの値は、遊技状態に応じて各処理中に更新
される。また、普通図柄プロセス処理を行う（ステップ
Ｓ９）。普通図柄プロセス処理では、７セグメントＬＥ
Ｄによる可変表示器１０を所定の順序で制御するための
普通図柄プロセスフラグに従って該当する処理が選び出
されて実行される。そして、普通図柄プロセスフラグの
値は、遊技状態に応じて各処理中に更新される。その
後、ＣＰＵ５６は、次に定期リセット回路６６からリセ
ットパルスが与えられるまで、ステップＳ１０の表示用
乱数（大当り図柄を決定するための乱数等）の更新処理
を繰り返す。すなわち、各表示用乱数を発生させるため
の各カウンタの値の１加算を行う。

【００５９】実施の形態２．第１の実施の形態では、メ
イン基板３１のＣＰＵ５６は、各基板上の回路を指定す
る信号である各イネーブル信号を各基板に転送した。し
かし、送信データ中にアドレス信号を含めることによっ
て各基板上の回路を指定することもできる。図１３は、
そのような実施の形態を示すブロック図である。

【００６０】この実施の形態では、共通制御基板３５に
も、通信回路３５８およびＣＰＵ３５９が搭載される。
そして、ＣＰＵ３５９には、メイン基板３１から通信線
４１を介して、送信データがアドレスであるかデータで
あるのかを示す信号（Ａ／Ｄ信号）が入力される。ま
た、スイッチ回路４２にも通信回路４２８およびＣＰＵ
４２９が搭載される。そして、ＣＰＵ４２９には、メイ
ン基板３１から通信線４１を介してＡ／Ｄ信号が入力さ
れる。そして、賞球基板３７および表示制御基板８０の
ＣＰＵ３７２，８０２にもＡ／Ｄ信号が入力される。

【００６１】図１４は、この実施の形態での通信線４１
で伝送される信号を示し、図１５は情報送受信タイミン
グの一例を示すタイミング図である。図１４に示すよう
に、メイン基板３１から各基板に対して、送信データ、
同期クロック（クロック信号）、回路指定信号となるＡ
／Ｄ信号が通信線４１の下り通信線に送出され、スイッ
チ基板４２からの受信データが通信線４１の上り通信線
に送出される。なお、Ａ／Ｄ信号は、ローレベルで送信
データがアドレスであることを示し、ハイレベルで送信
データがデータであることを示すとする。

【００６２】メイン基板３１のＣＰＵ５６は、いずれか
の基板に情報を送信するときおよびいずれかの基板から
情報を入力するときには、まず、図１５（Ａ）に示すよ
うに、ローレベルのＡ／Ｄ信号をＩ／Ｏポート５７から
通信線４１２に出力する。そして、送信対象の基板また
は受信対象の基板に割り当てられたアドレスデータを通
信回路４７に出力する。通信回路４７は、クロック信号
の立ち上がりに同期してアドレスデータを通信線４１に
送出する。

【００６３】各基板において、Ａ／Ｄ信号は各ＣＰＵ３
５９，３７２，８０２，４２９に入力されている。従っ
て、各ＣＰＵ３５９，３７２，８０２，４２９は、各通
信回路３５８，３７１，８０１，４２８を介して受信し
たデータがアドレスであるのかデータであるのか認識で
きる。各通信回路３５８，３７１，８０１，４２８は、
通信線４１からのクロック信号の立ち下がりに同期して
通信線４１からのデータを取り込み、８ビットのデータ
を受信したらＣＰＵ３５９，３７２，８０２，４２９に
受信完了通知を出力する。各ＣＰＵ３５９，３７２，８
０２，４２９は、受信完了通知を受けたら各通信回路３
５８，３７１，８０１，４２８からデータを入力する。
このデータはアドレスデータであるから、各ＣＰＵ３５
９，３７２，８０２，４２９は、受信したアドレスデー
タが自身のアドレスを指しているのかどうか判定する。

【００６４】次いで、メイン基板３１のＣＰＵ５６は、
Ａ／Ｄ信号をハイレベルにして、直前に送出したアドレ
スデータに対応する基板に送出するデータを通信回路４
７に設定する。または、直前に送出したアドレスデータ
に対応する基板からデータを受信するために通信回路４
７を受信可能状態に設定する。

【００６５】通信回路４７は、データが設定されると、
クロック信号の立ち上がりに同期してデータを通信線４
１に送出する。このデータは、図１５（Ｂ）に示すタイ
ミングで全ての基板の通信回路３５８，３７１，８０
１，４２８において受信され、各ＣＰＵ３５９，３７
２，８０２，４２９に転送される。各ＣＰＵ３５９，３
７２，８０２，４２９は、直前に自身のアドレスと一致
するアドレスデータを受信していた場合にのみ、そのデ
ータを使用する。そうでなければ、そのデータを廃棄す
る。なお、各ＣＰＵ３５９，３７２，８０２，４２９
は、直前に自身のアドレスと一致するアドレスデータを
受信していない場合には、通信回路３５８，３７１，８
０１，４２８を受信可能状態にしないようにしてもよ
い。

【００６６】アドレスデータがスイッチ基板４２を指定
していた場合には、メイン基板３１のＣＰＵ５６は、通
信回路４７を受信可能状態にする。また、スイッチ基板
４２のＣＰＵ４２９は、レシーバ回路４２１を介して入
力したした各センサのＯＮ／ＯＦＦ状態を通信回路４２
８に設定する。通信回路４２８は、ＣＰＵ４２９からデ
ータを受信すると、図１５（Ｃ）に示すように、通信線
４１からのクロック信号の立ち上がりに同期して１ビッ
トずつデータを通信線４１に送出する。メイン基板３１
の通信回路４７は、クロック信号の立ち下がりに同期し
て通信線４１からデータを取り込み、８ビットのデータ
の取り込みが完了したら、ＣＰＵ５６に受信完了通知を
出力する。ＣＰＵ５６は、受信完了通知に応じて、通信
回路４７からデータを入力し、そのデータをスイッチ情
報として保存する。

【００６７】以上のようにして、メイン基板３１から各
基板に対する情報転送と、各基板からメイン基板３１へ
の情報転送とが実現される。この場合には、本来のデー
タの他にアドレスデータも送信する必要があるので、ク
ロック周波数が例えば２０ｋＨｚである場合には、１回
の情報送受信に０．８ｍｓかかる。

【００６８】実施の形態３．共通回路基板３５は、全て
の機種で共用が可能な基板であるから、変更が施されな
い基板である。すると、全ての機種間で共通化されるメ
イン基板３１に共通回路基板３５に搭載される回路を設
けてもよいことになる。図１６は、そのような考え方に
もとづく第３の実施の形態を示すブロック図である。第
１および第２の実施の形態では共通回路基板３５に搭載
されていた各回路は、メイン基板３１における共通回路
部３５ａとして実現される。ただし、この実施の形態で
は、共通回路部３５ａは、ＣＰＵ５６とＩ／Ｏポート５
７で接続される。よって、共通回路部３５ａには、ラン
プやソレノイドを駆動するドライバ回路のみが設けられ
ている。ドライバ回路の個数は、各機種において備えら
れるであろうと考えられる個数の電気部品を駆動できる
だけの個数、すなわち想定しうる最大値である。

【００６９】図１７は、この実施の形態の各基板上の回
路構成を示すブロック図である。図に示すように、この
実施の形態では、メイン基板３１と、賞球基板３７、表
示制御基板８０およびスイッチ基板４２が通信線４１で
接続されている。また、図１８は、各基板における要部
を示すブロック図である。賞球基板３７、表示制御基板
８０およびスイッチ基板４２の構成は、図６に示された
構成と同じである。従って、メイン基板３１との間の情
報送受信の仕方は、第１の実施の形態の場合と同じであ
る。なお、図１８には通信線４１から分岐したライン
に、賞球基板３７、表示制御基板８０およびスイッチ基
板４２が接続される形態が示されているが、図８に示さ
れたような、通信線４１が、賞球基板３７、表示制御基
板８０およびスイッチ基板４２で中継される形態として
もよい。また、図１３に示されたようなＡ／Ｄ信号によ
って各基板を指定する構成にしてもよい。

【００７０】実施の形態４．スイッチ基板４２はメイン
基板３１の遊技制御手段に情報を送り込むものである。
よって、不正信号が遊技制御手段に送り込まれる可能性
を低減するために、スイッチ基板４２に搭載される回路
をメイン基板３１に設けてもよい。図１９は、そのよう
な考え方にもとづく第４の実施の形態を示すブロック図
である。第１〜第３の実施の形態ではスイッチ基板４２
に搭載されていた各回路は、メイン基板３１におけるス
イッチ回路部４２ａとして実現される。ただし、この実
施の形態では、スイッチ回路部４２ａは、ＣＰＵ５６と
Ｉ／Ｏポート５７で接続される。よって、スイッチ回路
部４２ａには、各センサの情報を入力するレシーバ回路
のみが設けられている。なお、メイン基板３１と賞球制
御基板３７および表示制御基板８０との間は、上記の各
実施の形態の場合と同様に、通信線４１で接続される。

【００７１】以上のように、ＣＰＵ５６を含み遊技制御
手段を構成する基本回路５３が搭載されたメイン基板３
１と、電気部品の駆動回路が搭載された各基板との間を
シリアルデータ転送を行う通信線４１で接続したので、
新たな機種を開発する場合には、メイン基板３１以外の
基板を設計・製造するとともに、基本回路５３のソフト
ウェアを変更すればよい。従って、メイン基板３１のハ
ードウェアを変更する必要はなく、各機種間でメイン基
板３１を共通に使用することができる。

【００７２】また、各機種において備えられるであろう
と考えられる個数の電気部品を駆動できるだけの駆動回
路を搭載した共通回路基板３５を備えた場合には、各機
種間でその共通回路基板３５共通に使用できるので、設
計・製造のコストをさらに低減することができる。

【００７３】実施の形態５．上記の各実施の形態の遊技
機は、始動入賞にもとづいて画像表示部９に可変表示さ
れる特別図柄の停止図柄が所定の図柄の組み合わせにな
ると所定の遊技価値が遊技者に付与可能になる第１種パ
チンコ遊技機であったが、第１種パチンコ遊技機、第２
種パチンコ遊技機および第３種パチンコ遊技機のそれぞ
れの遊技機において必要とされる駆動回路数は、機種が
異なっても似かよっている。そこで、第１種パチンコ遊
技機用の共通回路基板、第２種パチンコ遊技機用の共通
回路基板および第３種パチンコ遊技機用の共通回路基板
３５をそれぞれ用意し、メイン基板３１に搭載される回
路以外の全ての電気回路を、それぞれの共通回路基板３
５に搭載しておいてもよい。

【００７４】図２０はそのような実施の形態を示すブロ
ック図である。図２０に示すように、共通回路基板３５
には、通信回路３５８とＣＰＵ３５９が搭載される。そ
して、ＣＰＵ３５９には、各線からの情報を入力するレ
シーバ回路３５６と、各電気部品を駆動するドライバ回
路３５７が接続される。そして、このような共通回路基
板３５が、第１種パチンコ遊技機、第２種パチンコ遊技
機および第３種パチンコ遊技機のそれぞれに応じて用意
される。各共通回路基板３５のドライバ回路３５７にお
けるドライバの数は、第１種パチンコ遊技機、第２種パ
チンコ遊技機および第３種パチンコ遊技機のそれぞれに
ついて想定される最大数とする。

【００７５】図２１は、この実施の形態での通信線４１
で伝送される信号を示す。図に示すように、メイン基板
３１から共通回路基板３５に対して、送信データおよび
同期クロック（クロック信号）が通信線４１の下り通信
線に送出され、共通回路基板３５からの受信データが通
信線４１の上り通信線に送出される。メイン基板３１と
共通回路基板３５との間の情報送受信の仕方は上記の各
実施の形態の場合と同様であるが、この場合には、例え
ば、ｎバイト（ｎ：整数）のコマンドがメイン基板３１
から共通回路基板３５に送信される。そして、ｎバイト
のうちの第１バイトがヘッダとされる。ＣＰＵ３５９
は、通信回路３５８を介してヘッダを受信すると、その
後に送られてくる（ｎ−１）バイトを取り込む。（ｎ−
１）バイトのデータ中には、ランプやソレノイドの駆動
を示す信号、賞球個数信号、表示制御コマンドデータ等
が含まれる。ＣＰＵ３５９は、それらのデータに従っ
て、各電気部品および機構部品を駆動する。

【００７６】また、ｎバイトのコマンドに加えて１バイ
トの情報受信を示すコマンドが定義される。メイン基板
３１から共通回路基板３５にそのコマンドが送信される
と、ＣＰＵ３５７はそのコマンドを解釈し、レシーバ回
路３５６を介して入力したセンサ情報を、通信回路３５
８を介して通信線４１に送出する。なお、この実施の形
態でも、レシーバ回路３５６をメイン基板３１に搭載す
るようにしてもよい。

【００７７】このように、第１種パチンコ遊技機、第２
種パチンコ遊技機および第３種パチンコ遊技機のそれぞ
れに応じた共通の共通回路基板３５を用意しておけば、
遊技機全体でさらに基板の共通化を図ることができる。
なお、第２種パチンコ遊技機および第３種パチンコ遊技
機用の共通回路基板３５には、それぞれ、ランプ回路、
ソレノイド回路以外にも例えばモータ回路が搭載され
る。また、第１種パチンコ遊技機、第２種パチンコ遊技
機および第３種パチンコ遊技機に応じて分けられる３種
類の共通回路基板３５を用意しておくことは好ましい一
例であるが、他の観点によって分けられる複数種類の共
通回路基板３５を用意してもよい。さらに、全ての機種
に適用可能な共通回路基板３５を用意してもよい。その
ような共通回路基板３５では、入出力ポート（例えばレ
シーバとドライバ）を最大の機種に合わせて設けておく
必要があるが、遊技機全体でより基板の共通化を図るこ
とができる。

【００７８】実施の形態６．第５の実施の形態における
共通回路基板３５は、あるグループ（例えば、第１種パ
チンコ遊技機、第２種パチンコ遊技機または第３種パチ
ンコ遊技機）で共用が可能な基板、または、全ての機種
で共用が可能な基板であるから、機種間で共通化される
メイン基板３１に、共通回路基板３５に搭載される回路
を設けてもよいことになる。図２２は、そのような考え
方にもとづく第６の実施の形態を示すブロック図であ
る。第５の実施の形態では共通回路基板３５に搭載され
ていた各回路は、メイン基板３１における共通回路部３
５ｂとして実現される。この実施の形態では、共通回路
部３５ｂは、ＣＰＵ５６とＩ／Ｏポート５７で接続され
る。よって、共通回路部３５ｂには、レシーバ回路およ
びドライバ回路のみが設けられている。ドライバ回路の
個数は、各機種において備えられるであろうと考えられ
る個数の電気部品を駆動できるだけの個数、すなわち想
定しうる最大値である。

【００７９】実施の形態７．上述したように、共通回路
基板３５は、全ての遊技機種に適用できるように、また
は、遊技機種をグループ分けした場合の各グループに共
通に適用できるように、想定しうる必要最大限の入出力
ポートを備えていた。そのような共通回路基板３５を用
いてもポート数が不足してしまう場合には、図２３に示
すように、共通基板３５とともに機種専用基板４４を設
けてもよい。図２３に示すように、機種専用基板４４に
は、通信回路４４１が搭載されるとともに、スイッチ回
路４４２、ランプ回路４４３およびソレノイド回路４４
４が搭載される。スイッチ回路４４２、ランプ回路４４
３およびソレノイド回路４４４は、各機種で共用される
共通回路基板３５では足りないポートを追加するために
用いられる。従って、スイッチ回路４４２、ランプ回路
４４３およびソレノイド回路４４４のうちには搭載され
ないものもある。なお、通信回路４４１、スイッチ回路
４４２、ランプ回路４４３およびソレノイド回路４４４
が搭載される。スイッチ回路４４２、ランプ回路４４３
およびソレノイド回路４４４は、共通回路基板３５やス
イッチ基板４２に搭載されていたものと同じ機能を果た
す。

【００８０】このように、各機種専用の機種専用基板４
４を用いる場合には、共通回路基板３５によると不足す
るポートを容易に設けることができる。よって、ある機
種において共通回路基板３５によるポートでは足りない
場合に、共通回路基板３５の変更等を行う必要がなく、
その結果、共通回路基板３５をより広範囲の機種で共用
できる。

【００８１】なお、上記の各実施の形態では、共通回路
基板３５以外の基板として賞球基板３７および表示制御
基板８０を例示したが、共通回路基板３５以外の基板構
成として、機種に応じて種々の構成を採用することがで
きる。

【００８２】メイン基板３１から各基板に対してシリア
ルデータで情報を転送するようにした場合には、装置の
検査を容易に行うことができる。図２４は、検査時の各
基板の接続を示すブロック図である。図２４に示すよう
に、検査時には、コネクタ（ＣＮ１〜ＣＮ４）１２１〜
１２４を有する中継基板１１０が設置される。コネクタ
１２１〜１２４には、例えば、検査装置２００に至るケ
ーブルが接続される。なお、ここでは、共通回路基板３
５、賞球基板３７、表示制御基板８０およびスイッチ基
板４２を有する形態を例にする。

【００８３】また、中継基板１１０には、メイン基板３
１のコネクタ（ＣＮＡ）６９からの情報を入力するため
のコネクタ（ＣＮＭ）１２０、表示制御基板８０のコネ
クタ（ＣＮＣ）１００に対して情報を出力するためのコ
ネクタ（ＣＮＦ）１１３、スイッチ基板４２のコネクタ
（ＣＮ３１）３０１からの情報を入力するためのコネク
タ（ＣＮＧ）１１４、賞球基板３７のコネクタ（ＣＮ４
１）４０１に対して情報を出力するためのコネクタ（Ｃ
ＮＨ）１１５、および共通回路基板３５のコネクタ（Ｃ
Ｎ５１）５０１に対して情報をで力するためのコネクタ
（ＣＮＬ）１１６が設けられている。

【００８４】中継基板１１０に搭載されている変換回路
１１１は、シリアルデータ送受信機能の他に、コネクタ
１２１〜１２４を介して検査装置２００と入出力される
検査データの変換機能を有する。

【００８５】図２５および図２６は、中継基板１１０に
検査装置２００から入出力される信号のフォーマットの
一例を示す説明図である。図２５に示された例では、フ
ォーマット１には、以下の信号が含まれる。なお、フォ
ーマット１による信号は、中継基板１１０から検査装置
２００に出力される信号である。

【００８６】発射球信号：発射球センサ３３のオン／オ
フ情報。 図柄番号： 後述するフォーマット２で指定される桁の
表示図柄の図柄番号。変換回路１１０は、メイン基板３
１からの表示制御コマンドデータにもとづいて図柄番号
を設定する。 カラーデータ： 図柄の色を示す。同一図柄であっても
色違いのものがある場合に設定される。変換回路１１０
は、メイン基板３１からの表示制御コマンドデータにも
とづいてカラーデータを生成する。

【００８７】保留ランプ１信号〜保留ランプ４信号：
メイン基板３１の基本回路５３が制御する始動入賞記憶
に対応したもの。 大入賞口ソレノイド信号： 大入賞口を開閉するための
ソレノイドの状態を示す。この実施の形態では、開閉板
２０を開閉するためのソレノイド２１の状態であり、メ
イン基板３１から出力される信号である。 始動口ソレノイド信号： 始動口を開閉するためのソレ
ノイドの状態を示す。この実施の形態では、可変入賞球
装置１５を開閉するためのソレノイド１６の状態であ
り、メイン基板３１から出力される信号である。

【００８８】大当たり信号： 大当たりとなる図柄の組
合せの停止時から大当たり処理終了までオンにする。変
換回路１１０は、例えば、表示制御コマンドデータによ
る情報から、この大当たり信号を生成する。 普通図柄当たり信号： この実施の形態では、７セグメ
ントＬＥＤによる可変表示器１０の表示態様による当た
り時にオンにする。変換回路１１０は、メイン基板３１
から出力される可変表示器１０の表示図柄からこの信号
を生成する。

【００８９】確率変動中信号： 高確率時にオン、低確
率時にオフにする。 図柄変動中信号： 図柄の変動中にオンにする。変換回
路１１０は、メイン基板３１から入力した表示制御コマ
ンドデータから、この信号を生成する。 図柄確定信号： 図柄の変動が停止してから所定期間
（例えば１秒間）オンにする。変換回路１１０は、メイ
ン基板３１から入力した表示制御コマンドデータから、
この信号を生成する。 エラー信号： 遊技機がエラー状態になるとオンにす
る。 入賞口信号１〜６：通常の入賞口へ入賞したときにオン
にする。

【００９０】ここでは、フォーマット１において、図柄
番号として８ビットが用意されているので、２５６種類
の図柄を扱うことができる。また、カラーデータとして
４ビットが用意されているので、１６種類の色を扱うこ
とができる。このように多くの図柄および色を取り扱え
るように決められているのは、多数の図柄表示領域をも
つ遊技機を考慮したためである。すなわち、多くの機種
間でこのフォーマットを共用したいからである。

【００９１】図２６に示された例では、フォーマット２
には、以下の信号が含まれる。なお、フォーマット２に
よる信号は、検査装置２００から中継基板１１０に入力
される信号である。なお、検査装置２００から中継基板
１１０に入力される信号は、変換回路１１１でフォーマ
ット逆変換された後、表示制御基板８０にシリアルデー
タとして与えられる。

【００９２】図柄桁指定コード： フォーマット１に設
定されるべき図柄番号の表示桁を指定する信号。変換回
路１１０は、図柄桁指定コードで指定された桁の表示図
柄を図柄番号に変換してフォーマット１に設定する。こ
こでは図柄表示領域は３つであるので、図柄桁指定コー
ドでは、１〜３のいずれかが指定される。

【００９３】始動口スイッチ： 図柄変動を開始させる
ためのパルス信号。この実施の形態では、スイッチ基板
４２からの始動口センサ１７のオンに対応した信号であ
る。この信号が検査装置２００からメイン基板３１に与
えられることによって、検査のために図柄変動を開始さ
せることができる。 変動時間短縮ボタン： 図柄の変動時間を短縮させるた
めのパルス信号。この信号が表示制御基板８０側に与え
られることによって、検査装置２００から検査のために
図柄変動時間を短縮させることができる。 １０カウントスイッチ： 大入賞口に入賞する打玉の代
わりとなるパルス信号。この実施の形態では、カウント
センサ２３のオンに対応した信号である。この信号が検
査装置２００から遊技機に与えられることによって、検
査のために大入賞口に打玉が入賞した状態を生成するこ
とができる。 Ｖスイッチ： 大入賞口の特定領域（Ｖゾーン）に入賞
する打玉の代わりとなるパルス信号。この実施の形態で
は、Ｖカウントセンサ２２のオンに対応した信号であ
る。この信号が検査装置２００からメイン基板３１に与
えられることによって、検査のために大入賞口内のＶゾ
ーンに打玉が入賞した状態を生成することができる。

【００９４】ここでは、フォーマット２において、図柄
桁指定コードとして４ビットが用意されているので、図
柄表示領域として１６桁を扱うことができる。このよう
に多くの桁を取り扱えるように決められているのは、多
くの機種間でこのフォーマットを共用したいからであ
る。

【００９５】図２６に示された例では、フォーマット３
には、以下の信号が含まれる。なお、フォーマット３に
よる信号は、中継基板１１０から検査装置２００への信
号である。

【００９６】普通図柄番号： 後述するフォーマット４
で指定される桁の普通図柄の図柄番号。この実施の形態
では、可変表示器１０に表示される図柄の番号に相当す
る。変換回路１１０は、メイン基板３１から入力した普
通図柄に関する情報を図柄番号に変換する。 普通図柄カラーデータ： 普通図柄の色を示す。同一図
柄であっても色違いのものがある場合に設定される。こ
の実施の形態では可変表示器１０は７セグメントＬＥＤ
で構成されているので、普通図柄カラーデータはない。
その場合には０が設定される。

【００９７】保留ランプ１信号〜保留ランプ４信号：
普通図柄表示器に対する保留ランプが設けられている場
合には、変換回路１１１は、メイン基板３１から出力さ
れる保留ランプの点灯信号を用いて生成する。

【００９８】ここでは、フォーマット３において、普通
図柄番号として４ビットが用意されているので、１６種
類の図柄を扱うことができる。また、カラーデータとし
て４ビットが用意されているので、１６種類の色を扱う
ことができる。このように多くの図柄および色を取り扱
えるように決められているのは、多くの機種間でこのフ
ォーマットを共用したいからである。

【００９９】図２６に示された例では、フォーマット４
には、以下の信号が含まれる。なお、フォーマット２に
よる信号は、検査装置２００から中継基板１１０への信
号である。

【０１００】普通図柄桁指定コード： フォーマット３
に設定されるべき普通図柄番号の表示桁を指定する信
号。変換回路１１０は、普通図柄桁指定コードで指定さ
れた桁の表示図柄を普通図柄番号に変換してフォーマッ
ト３に設定する。この実施の形態では普通図柄表示領域
は１つであるので、図柄桁指定コードでは、１が指定さ
れる。

【０１０１】作動口スイッチ： 普通図柄変動を開始さ
せるためのパルス信号。この実施の形態では、ゲートセ
ンサ１２のオンに対応した信号である。この信号が検査
装置２００からメイン基板３１に与えられることによっ
て、検査のために可変表示器１０の図柄変動を開始させ
ることができる。 変動時間短縮ボタン： 普通図柄の変動時間を短縮させ
るためのパルス信号。この信号が検査装置２００からメ
イン基板３１に与えられることによって、検査のために
普通図柄変動時間を短縮させることができる。 入賞スイッチ： 普通電動役物によって作動する入賞口
に入賞する打玉の代わりとなるパルス信号。この実施の
形態では、可変入賞球装置１５への入賞に対応した信号
である。この信号が検査装置２００からメイン基板３１
に与えられることによって、検査のために入賞口に打玉
が入賞した状態を生成することができる。

【０１０２】ここでは、フォーマット４において、普通
図柄桁指定コードとして４ビットが用意されているの
で、普通図柄表示領域として１６桁を扱うことができ
る。このように多くの桁を取り扱えるように決められて
いるのは、多くの機種間でこのフォーマットを共用した
いからである。

【０１０３】図２４に示された中継基板１１０におい
て、各コネクタ１２１〜１２４が、検査装置２００との
間でフォーマット１〜４の信号を入出力するコネクタと
なる。このように、遊技機内部の情報を外部に伝達する
ための中継基板１１０を設け、かつ、変換回路１１１に
よって、所定のフォーマットで遊技機と検査装置２００
との間で信号授受を行えるように構成すれば、検査が容
易になるとともに、各機種間で共通の検査装置２００を
使用することができる。従って、機種に応じて検査装置
を作成する必要はなく、検査の簡略化を図ることができ
る。また、遊技機稼働時には、メイン基板３１と他の基
板との間はシリアルデータ転送を行う通信線４１で接続
されるので、変換回路１１１にシリアル通信機能を備え
ることによって、容易に各基板に試験のための信号を送
ったり、各基板からの情報を検査装置２００に送出する
ことができる。なお、図２５および図２６に示されたフ
ォーマットは簡単な一例であって、遊技機の機能に応じ
て種々の変形や追加を行うことができる。また、中継基
板１１０は、一般に、装置出荷時には装置から外されて
いる。

【０１０４】

【発明の効果】以上のように、本発明によれば、遊技機
を、遊技の進行を制御する主制御部と情報通信制御部と
が搭載された主制御基板と、遊技機に設けられた電気部
品の作動に関わる回路部と主制御基板との間の情報通信
を行う情報通信部とが設けられた回路基板とを備えた構
成とし、主制御基板と回路基板とを通信可能に接続し、
主制御部が回路基板に情報を送信して各電気部品を制御
するように構成したので、主制御基板の流用可能性が高
められて、開発コストや製造コストを低減でき、かつ、
リサイクル性に優れた遊技機を提供できる効果がある。

【０１０５】回路基板が、どの遊技機種にも共通して使
用される共通回路基板と、遊技機種に応じて使用される
独自の個別基板とから構成されている場合には、共通回
路基板によって基板の共通化が図れるとともに、個別基
板によって機種に最適の構成をとることができるので、
全体として、製造コストを低減できる。回路基板を、少
なくとも所定の遊技機種のグループ毎に共用されるもの
とし、グループにおける最大想定数のポートを有する共
通回路基板で構成した場合には、回路基板の側において
さらに共通化を図ることができる。

【０１０６】主制御部に供給される情報を取り込む情報
入力回路部が備えられ、情報入力回路部が、主制御基板
との間の情報通信を行う情報通信部を有する情報入力回
路基板に搭載された場合には、主制御部に供給される情
報を取り扱う基板を機種特有の基板とすることができ、
その結果、入力側の空きをなくすことによって不正入力
を防止できる効果がある。情報入力回路基板の情報通信
部が、遊技制御部からの呼出に応じて情報を主制御基板
に送出するように構成されている場合には、情報通信部
は情報出力タイミングを特定でき、ラッチ回路等を有す
ることなく構成できる。情報通信制御部と情報通信部と
が、シリアルラインで情報転送を行うように構成されて
いる場合には、情報転送のためのライン数が少なくて済
む。そして、主制御部が、各回路に情報を送信する際に
回路指定情報を送出するように構成されている場合に
は、各回路基板における情報転送制御が簡略化されると
ともに、回路基板を容易に増設できる。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた正面図であ
る。

【図２】 パチンコ遊技機の内部構造を示す全体背面図
である。

【図３】 パチンコ遊技機の遊技盤を背面からみた背面
図である。

【図４】 主制御基板とそれに電気的に接続される各基
板との構成の一例を示すブロック図である。

【図５】 本発明の第１の実施の形態の各基板上の回路
構成を示すブロック図である。

【図６】 図５に示された各基板における要部を示すブ
ロック図である。

【図７】 通信線の他の実現例を示すブロック図であ
る。

【図８】 図７に示された各基板における要部を示すブ
ロック図である。

【図９】 基本回路のメイン処理の一例を示すフローチ
ャートである。

【図１０】 データ入出力処理を示すフローチャートで
ある。

【図１１】 通信線で伝送される信号を示す説明図であ
る。

【図１２】 情報送受信タイミングの一例を示すタイミ
ング図である。

【図１３】 第２の実施の形態を示すブロック図であ
る。

【図１４】 第２の実施の形態での通信線で伝送される
信号を示す説明図である。

【図１５】 第２の実施の形態での情報送受信タイミン
グの一例を示すタイミング図である。

【図１６】 第３の実施の形態を示すブロック図であ
る。

【図１７】 第３の実施の形態の各基板上の回路構成を
示すブロック図である。

【図１８】 図１７に示された各基板における要部を示
すブロック図である。

【図１９】 第４の実施の形態を示すブロック図であ
る。

【図２０】 第５の実施の形態を示すブロック図であ
る。

【図２１】 第５の実施の形態での通信線で伝送される
信号を示す説明図である。

【図２２】 第６の実施の形態を示すブロック図であ
る。

【図２３】 第７の実施の形態を示すブロック図であ
る。

【図２４】 検査時の各基板の接続を示すブロック図で
ある。

【図２５】 中継基板に検査装置から入出力される信号
のフォーマットの一例を示す説明図である。

【図２６】 中継基板に検査装置から入出力される信号
のフォーマットの一例を示す説明図である。

【符号の説明】

２５ 装飾ランプ ３１ 主制御基板（メイン基板） ３５ 共通回路基板 ３７ 賞球基板 ４１ 通信線 ５３ 基本回路 ５４ ＲＯＭ ５６ ＣＰＵ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 特定入賞部への遊技媒体の進入により特
   別遊技を行い、特別遊技の結果が所定の態様になったこ
   とにもとづいて遊技者に所定の遊技価値が付与可能とな
   る遊技機であって、 遊技の進行を制御する主制御部と情報通信制御部とが搭
   載された主制御基板と、 遊技機に設けられた電気部品の作動に関わる回路部と前
   記主制御基板との間の情報通信を行う情報通信部とが設
   けられた回路基板とを備え、 前記主制御基板と回路基板とは通信可能に接続され、 前記主制御部は、前記回路基板に情報を送信して各電気
   部品を制御することを特徴とする遊技機。
2. 【請求項２】 回路基板は、どの遊技機種にも共通して
   使用される共通回路基板と、遊技機種に応じて使用され
   る独自の個別基板とから構成される請求項１記載の遊技
   機。
3. 【請求項３】 回路基板は、少なくとも所定の遊技機種
   のグループ毎に共用される共通回路基板であり、 前記共通回路基板は、グループにおける最大想定数のポ
   ートを有する請求項１記載の遊技機。
4. 【請求項４】 主制御部に供給される情報を取り込む情
   報入力回路部を備え、前記情報入力回路部は、前記主制
   御基板との間の情報通信を行う情報通信部を有する情報
   入力回路基板に搭載された請求項１記載の遊技機。
5. 【請求項５】 特定入賞部への遊技媒体の進入により特
   別遊技を行い、特別遊技の結果が所定の態様になったこ
   とにもとづいて遊技者に所定の遊技価値が付与可能とな
   る遊技機であって、 遊技の進行を制御する主制御部と情報通信制御部とが搭
   載された主制御基板と、 前記主制御部に供給される情報を取り込む情報入力回路
   部とを備え、 前記情報入力回路部は、前記主制御基板との間の情報通
   信を行う情報通信部を有する情報入力回路基板に搭載さ
   れたことを特徴とする遊技機。
6. 【請求項６】 情報通信部は、遊技制御部からの呼出に
   応じて、取り込んだ情報を主制御基板に送出する請求項
   ５記載の遊技機。
7. 【請求項７】 情報通信制御部と情報通信部とは、シリ
   アルラインで情報転送を行う請求項１ないし請求項６記
   載の遊技機。
8. 【請求項８】 情報通信部は、回路指定情報で指定され
   た回路を認識可能であり、 主制御部は、各回路に情報を送信する際に回路指定情報
   を送出する請求項１ないし請求項７記載の遊技機。