JP4703916B2

JP4703916B2 - 遊技機

Info

Publication number: JP4703916B2
Application number: JP2001259703A
Authority: JP
Inventors: 雅哉坂本
Original assignee: 株式会社藤商事
Priority date: 2001-08-29
Filing date: 2001-08-29
Publication date: 2011-06-15
Anticipated expiration: 2021-08-29
Also published as: JP2003062279A

Description

【０００１】
【発明の属する技術分野】
本発明は、パチンコ機、回胴式遊技機、アレンジボール機、雀球遊技機などの遊技機に関し、特に、汎用的に使用できる部分が多くリサイクル性に優れた遊技機に関するものである。
【０００２】
【従来の技術】
大衆娯楽機器のうち、運が良いと出資した以上の景品を取得できるものとしてパチンコ機などが広く一般に親しまれている。このパチンコ機では、液晶画面などに各種のキャラクタを出現させてゲームの進行を盛上げている。
【０００３】
このような遊技機を楽しむ遊技者は、一般に、常に新しいゲーム性を望む傾向にあるため、遊技ホールでは次々と新機種を導入して遊技者の期待に応えるようにしている。そのため、パチンコ機などの遊技機は、その耐久年数とは無関係に比較的短期間のうちに遊技ホールから撤去されるのが実情である。
【０００４】
【発明が解決しようとする課題】
そのため、遊技ホールから撤去される遊技機をどのように処分するかが大きな問題となり、廃棄や焼却には相当のコストがかかることを考えると、全ての遊技ホールに適正な処理を期待することはできない。したがって、遊技機メーカとしても遊技機のリサイクルの問題に正面から取り組む必要があり、確実なリサイクル・システムを構築すると共に、機器設計上もリサイクル容易な機器を完成させる必要がある。すなわち、ゲーム性の異なる新機種を次々と提供して遊技者の要請に応えつつ、リサイクル性を考慮して汎用的に使用できる部分を多く含むような回路設計とすべきである。
【０００５】
本発明は、かかる点に鑑みてなされたものであって、汎用的に使用できる部分を多く含みリサイクル性に優れた遊技機を提供することを課題とする。
【０００６】
【課題を解決するための手段】
上記の課題を解決するため、本発明は、遊技者に有利な利益状態を発生させるか否かの抽選を行い、その抽選結果に基づいて遊技動作を制御する制御回路を備えた遊技機において、前記制御回路は、遊技動作を実現する制御プログラムを記憶するメモリ、及び前記制御プログラムを実行するＣＰＵを備える第１基板と、この第１基板から制御コマンドを受ける一方、外部から受けた情報を前記第１基板に伝える第２基板とに区分されて構成され、前記第１基板には、データの伝送方向を変更可能な中継回路が設けられ、前記第２基板からの指令信号によって中継回路のデータ伝送方向が制御され、前記中継回路を経由して第１基板と第２基板の間でデータ送受信がされるよう構成されている。
【０００７】
本発明では、データの伝送方向を変更可能な中継回路が設けられ、第２基板からの指令信号によって中継回路のデータ伝送方向が制御されるので、第２基板の設計が変っても第１基板を変更する必要がなく、第１基板を汎用的に使用することができる。すなわち、第１基板のメモリ部の制御プログラムを書き換えるだけで、回路構成を変更することなく新規の遊技機を実現できる。なお、本発明における第２基板は必ずしも単数個である必要はない。
【０００８】
【発明の実施の態様】
以下、実施例に基づいて、この発明を更に詳細に説明する。図１は、本実施例に係るパチンコ機の制御系を示す回路構成図である。このパチンコ機は、２枚の基板からなる主制御回路１と、図柄制御基板２と、音声制御基板３と、ランプ制御基板４と、払出制御基板５とを中心的な構成要素としており、それぞれＣＰＵ、ＲＯＭ、ＲＡＭを備えるコンピュータ回路で構成されている。主制御回路１は、第１基板１ａと第２基板１ｂとからなり、遊技動作を中心的に制御する部分である。その他の制御基板２〜５は、主制御回路１（具体的には主制御回路１の第２基板１ｂ）から制御コマンドを受けて所定の遊技動作を実現するようになっている。
【０００９】
図柄制御基板２は、ＬＣＤモニタ８を駆動する基板であり、例えば、入賞口に遊技球が入った場合には、主制御基板１からの制御コマンドにしたがってＬＣＤモニタ８の画面内容を変動表示している。音声制御基板３とランプ制御基板４とは、それぞれ主制御基板１からの制御コマンドにしたがって遊技動作を音声的又は視覚的に盛上げる動作を実現している。
【００１０】
払出制御基板５は、主制御基板１からの制御コマンドにしたがって動作するが、賞球計数スイッチなどのスイッチ入力を受けて、所定数の賞球の払出しを実現している。なお、払出制御基板５は、補給切れ検出スイッチ、下受け皿スイッチ、玉貸し計数スイッチなどからの情報も受けている。また、払出制御基板５は、発射制御基板７に対して指令信号（発射許可信号）を出力しており、発射制御基板７は、遊技者の操作に応答して遊技球を発射させる機能を果たしている。なお、図１において、電源基板６は、ＡＣ２４Ｖを受けて装置各部に直流電圧を供給する部分である。
【００１１】
図２は、主制御基板１の内部構成を図示したものである。図示の通り、主制御基板１は、第１基板１ａと第２基板１ｂとがコネクタＣＮ１，ＣＮ２及びケーブルＣＢＬによって接続されて構成されている。第１基板１ａは、電源基板６からの直流電圧を受けて各部に供給する電源回路部１０と、電源基板６から電源リセット信号や電源異常信号などを受けてＣＰＵ用のリセット信号やＮＭＩ(Non Maskable Interrupt)信号を生成するリセット回路部１１と、ＣＰＵ、ＲＯＭ、ＲＡＭその他のＩＣからなるＣＰＵ回路部（ワンチップマイコン）１２と、アドレス信号をデコードしてチップセレクト信号ＣＳを生成するデコード回路部１３とで構成されている。なお、ワンチップマイコン１２には、Ｚ８０ＣＰＵ（Ｚｉｌｏｇ社）相当品が内蔵されている。
【００１２】
第２基板１ｂは、第１基板１ａから受けた制御コマンドを各制御基板２〜５に送信する機能の他、遊技盤上に配置された入賞口や電動チューリップなどからのスイッチ信号を第１基板１ａに伝える機能を果たしている。そのため、第２基板１ｂは、第１基板１ａから他の制御基板２〜５に制御データを出力する出力ポート回路部１４と、遊技盤に配置された各種各遊技部品からのデータなどを受ける入力ポート回路部１５と、出力駆動用のインターフェイス部である出力駆動回路部１６と、スイッチ類との入力インターフェイス部であるスイッチ入力回路部１７とで構成されている。
【００１３】
図３は出力ポート回路部１４及び入力ポート回路部１５と、第１基板１ａとの接続関係を図示したものである。ＣＰＵのデータバスＤ０−Ｄ７と入出力ポート回路部１４，１５とは、中継回路１８及びコネクタＣＮ１，ＣＮ２を通して接続されている。中継回路１８は、この実施例では、３つのバストランシーバ１８ａ〜１８ｃ（７４２４５相当品）で構成されている。なお、第３のバストランシーバ１８ｃは、この実施例では未使用状態である。
【００１４】
中継回路１８を構成しているバストランシーバは、ＣＰＵのバスライン（８ビット）増強用のＩＣであり、イネーブル端子ＧがＬレベルの状態で、方向制御端子ＤＲの電圧レベルをＨレベルにするとＡ側端子からＢ側端子に向けて信号が伝送され、逆に、方向制御端子ＤＲの電圧レベルをＬレベルにするとＢ側端子からＡ側端子に向けて信号が伝送されるようになっている。すなわち、中継回路１８の各ＩＣは、信号伝送方向を制御可能な方向制御端子ＤＲを有しており、この方向制御端子ＤＲを第２基板１ｂから制御するようにしている。
【００１５】
図示の回路例の場合、バストランシーバ１８ａの方向制御端子ＤＲは、第２基板１ｂからの方向指令信号によってＨレベルに設定されているので、データバスの信号は、第２基板１ｂの出力ポート回路部１４に伝えられることになる。一方、バストランシーバ１８ｂの方向制御端子ＤＲは、第２基板１ｂからの信号によってＬレベルに設定されているので、バストランシーバ１８ｂは、第２基板１ｂの入力ポート回路部１５からの信号を受けて、これをＣＰＵ側に伝えることになる。
【００１６】
出力ポート回路部１４は、この実施例では、４個のＤ形フリップフロップ（７４２７３相当品）によって構成されており、それぞれ出力駆動回路１６を構成する４個のバスバッファ（７４２４４相当品）を経由して、図柄制御基板２、音声制御基板３、ランプ制御基板４、払出制御基板５に制御コマンド（８ｂｉｔ）を出力している。
【００１７】
図４（ａ）は、出力ポート回路部１４の動作内容を説明するタイムチャートである。Ｚ８０ＣＰＵがＯＵＴ命令を実行すると、ＩＯＲＥＱ信号やＷＲ信号の立下りに対応してデータバスには制御コマンドが出力される。また、それに合わせてバストランシーバ１８ａは、制御コマンドを第２基板１ｂに出力する。一方、チップセレクト信号ＣＳｏは、ＷＲ信号よりやや遅れて立ち上がるよう回路設計されているので、チップセレクト信号ＣＳｏがＤ型フリップフロップのクロック端子ＣＫに供給されるタイミングで、バストランシーバ１８ａから受けた制御コマンドがＤ型フリップフロップ１４から出力される。
【００１８】
この制御コマンドは、出力駆動回路部たるバスバッファ１６を介して、各種の制御基板２，３，４，５に供給される。なお、チップセレクト信号ＣＳｏ₂に同期して図柄制御基板２への制御コマンドが出力され、チップセレクト信号ＣＳｏ₃に同期して音声制御基板３への制御コマンドが出力され、チップセレクト信号ＣＳｏ₄に同期してランプ制御基板４への制御コマンドが出力され、チップセレクト信号ＣＳｏ₅に同期して払出制御基板５への制御コマンドが出力される。
【００１９】
入力ポート回路部１５は、この実施例では、２個のバスバッファ（７４５４１相当品）によって構成されており、それぞれスイッチ入力回路部１７を構成する２個のコンパレータ回路を経由して、スイッチ信号を受けている。コンパレータ回路には基準電圧とスイッチ信号とが入力されており、入力信号のレベルが基準電圧を超えるか否かが検出されている。また、バスバッファは、２つの制御端子Ｇ１，Ｇ２が共にＬレベルとなると、入力された８ビットデータを出力する。そして、制御端子Ｇ１，Ｇ２には、ＣＰＵが出力するＲＤ信号と、デコーダ回路部１３が出力するチップセレクト信号ＣＳｉとが第１基板１ａから供給されている。
【００２０】
図４（ｂ）は、入力ポート回路部１５の動作内容を説明するタイムチャートである。Ｚ８０ＣＰＵがＩＮ命令を実行すると、ＩＯＲＥＱ信号やＲＤ信号が立下がる。これに合わせて、デコーダ回路部１３からはチップセレクト信号ＣＳｉが出力されるので、ＣＰＵのデータバスにはスイッチ回路からのスイッチ信号が出力されてＣＰＵに取得されることになる。
【００２１】
ところで、この実施例の場合、第２基板１ｂで実際に必要とされるチップセレクト信号は６種類であるが、制御プログラムを書き換えることによって第１基板１ａを汎用的に使用するため、６個以上のチップセレクト信号を出力している。図示例の場合には、出力ポート用としてＣＳｏ₁〜ＣＳｏ_n（ｎ個）、入力ポート用としてＣＳｉ₁〜ＣＳｉ_m（ｍ個）を出力している。また、予備のバストランシーバ１８ｃを第１基板１ａに搭載しており、入出力ポートの数が増加したり、或いは、第２基板とは別の第３基板とのデータの授受にも対処できるようにしている。
【００２２】
しかも、中継回路１８を構成するバストランシーバ（７４２４５相当品）の方向制御端子ＤＲは、第１基板１ａ以外から制御するように構成されているので、遊技機の回路構成が変っても第１基板１ａの回路構成を変更することなく、そのまま使用することができる。すなわち、第１基板１ａと第２基板１ｂ側の間に設けられた中継回路１８は、その使用方法（データの伝送方向）が別の基板から方向指令信号で制御できるので、遊技機の機種変更に自由に対処できる。なお、第１基板１ａには、予備のものも含め３つのバストランシーバ１８ｃが搭載されているので、各々を入出力用に自由に使用できる。
【００２３】
また、この実施例は、未使用の端子の終端方法にも特徴がある。先に説明したように、この実施例では、パチンコ機の機種に応じて第２基板１ｂの回路構成が変ったとしても、第１基板１ａを汎用的に使用するため、最大数のチップセレクト信号ＣＳｏ₁〜ＣＳｏ_n及びＣＳｉ₁〜ＣＳｉ_mを出力するようにしている。そのため、未使用のチップセレクト信号が発生する場合があるが、それら未使用のチップセレクト信号に対応する全ての端子は、第２基板側１ｂにおいて保護用抵抗ｒ（不図示）を介してグランドに落とすようにしている。ここで、保護用抵抗ｒの値は、第１基板１ａ側の対応素子からＨレベルの電圧が出力された場合でも最大定格電流以下になるような値に設定されている。したがって、仮に、第１基板側１ａにおいてＣＰＵが暴走して、第１基板１ａからＨレベルの電圧が出力されても、これらのＩＣが破損する恐れはない。
【００２４】
また、保護用抵抗の抵抗値としては、最小限の値を選択し、常にスレシホールドレベル以下の電圧しか出力できないようにするのが好ましい。なお、第１基板１ａ側の対応素子に電流制限用の素子や回路が内蔵されている場合には、保護用抵抗ｒを用いることなく、未使用のチップセレクト信号に対応する端子を全てグランドに直結するのが好ましい。
【００２５】
以上、本発明の実施例について説明したが、具体的な説明内容は特に本発明を限定する趣旨ではない。例えば、中継回路としてバストランシーバを例示したが特にこれに限定されるものではない。また、第１基板の回路構成は適宜に変更可能であり、ＣＰＵ回路部は、複数個のＩＣで構成しても良いし、ワンチップマイコンを用いても良い。なお、出力ポートとしてＤ型フリップフロップを例示し、入力ポートとしてバスバッファを例示したが、その他の回路構成を採っても良いのは勿論である。
【００２６】
続いて、上記した回路を備えるカード式弾球遊技機について確認的に説明する。図５は、本実施例のパチンコ機２２を示す斜視図であり、図６は、同パチンコ機２２の側面図である。
【００２７】
図５に示すパチンコ機２２は、島構造体に着脱可能に装着される矩形枠状の木製の外枠２３と、外枠２３に固着されたヒンジＨを介して開閉可能に枢着される前枠２４とで構成されている。なお、このパチンコ機２２は、カード式球貸し機２１に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。
【００２８】
ヒンジＨを介して外枠２３に枢着される前枠２４には、遊技盤２５が裏側から着脱自在に装着され、この遊技盤２５の前側に対応して、窓部を有するガラス扉２６と前面板２７とが夫々開閉自在に枢着されている。前面板２７には発射用の遊技球を貯留する上皿２８が装着され、前枠２４の下部には、上皿２８から溢れ出し又は抜き取った遊技球を貯留する下皿２９と、発射手段３０の発射ハンドル３１とが設けられている。
【００２９】
発射手段３０は、回動操作可能な発射ハンドル３１と、この発射ハンドル３１の回動角度に応じた打撃力で打撃槌３２（図８）により遊技球を発射させる発射モータなどを備えている。上皿２８の右部には、カード式球貸し機２１に対する球貸し操作用の操作パネル３３が設けられ、この操作パネル３３には、カード残額を３桁の数字で表示するカード残額表示部３３ａと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ３３ｂと、ゲーム終了時にカードの返却を指令する返却スイッチ３３ｃとが設けられている。
【００３０】
図７に示すように、遊技盤２５には、金属製の外レールと内レールとからなるガイドレール３５がほぼ環状に設けられ、このガイドレール３５の内側の遊技領域２５ａには、カラーの液晶ディスプレイ（ＬＣＤモニタ）８、検出スイッチを備える図柄始動口（図柄始動手段兼入賞手段）３７、開閉式入賞手段（大入賞手段）３８、複数の普通入賞手段３９（上段の普通入賞手段３９以外に、開閉式入賞手段３８の左右両側部に６つの普通入賞手段３９）、２つのゲート４０（通過口）が夫々所定の位置に配設されている。
【００３１】
液晶ディスプレイ８は、変動図柄を表示するとともに背景画像や各種のキャラクタの動画などを表示する第１図柄表示手段４２（可変表示装置）として機能する。第１図柄表示手段４２は、背景画やキャラクタをアニメーション的に表示するとともに、左右方向に並ぶ３個（左、中、右）の図柄表示部４２ａ〜４２ｃを有し、図柄始動口３７に遊技球が入賞することを条件に、各図柄表示部４２ａ〜４２ｃの表示図柄が所定時間だけ変動表示（スクロール表示）され、図柄始動口３７への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄パターンで停止する。
【００３２】
液晶ディスプレイ８の直ぐ上側に、普通入賞手段３９と第２図柄表示手段４３とが設けられている。第２図柄表示手段４３は１個の普通図柄を表示する普通図柄表示部を有し、ゲート４０を通過した遊技球が検出されたとき、普通図柄表示部（可変表示装置）の表示図柄が所定時間だけ変動し、遊技球のゲート４０通過時点において抽選された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。図柄始動口３７は、開閉自在な左右１対の開閉爪３７ａを備えた電動式チューリップであり、第２図柄表示手段４３の変動後の停止図柄が当り図柄を表示した場合に、開閉爪３７ａが所定時間だけ開放されて入賞し易くなっている。
【００３３】
開閉式入賞手段３８は前方に開放可能な開閉板３８ａを備え、第１図柄表示手段４２の変動後の停止図柄が「７７７」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板３８ａが前側に開放される。この開閉式入賞手段３８の内部に特定領域３８ｂがあり、この特定領域３８ｂを入賞球が通過すると、特別遊技が継続される。ここで、特別遊技状態が遊技者に有利な第１状態に相当する。
【００３４】
開閉式入賞手段３８の開閉板３８ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞して開閉板３８ａが閉じるときに、遊技球が特定領域３８ｂを通過していない場合には特別遊技が終了するが、特定領域３８ｂを通過していれば最大で例えば１６回まで特別遊技が継続され、遊技者に有利な状態に制御される。
【００３５】
前枠２４の裏側には、図８に示すように、遊技盤２５を裏側から押さえる裏機構板５０が着脱自在に装着され、この裏機構板５０には開口部５０ａが形成され、その上側に賞球タンク５３と、これから延びるタンクレール５４とが設けられ、このタンクレール５４に接続された払出手段５５が裏機構板５０の側部に設けられ、裏機構板５０の下側には払出手段（払出モータ）５５に接続された通路ユニット５６が設けられている。払出手段５５から払出された遊技球は通路ユニット５６を経由して上皿排出口２８ａ（図１）から上皿８に払出される。
【００３６】
裏機構板５０の開口部５０ａには、遊技盤２５の裏側に装着された裏カバー５７と、入賞手段３７〜３９に入賞した遊技球を排出する入賞球排出樋（不図示）とが夫々嵌合されている。この裏カバー５７に装着されたケース５８の内部に主制御基板１が配設され、その前側に図柄制御基板２が配設されている（図６）。主制御基板１の下側で、裏カバー５７に装着されたケース６１ａの内部にランプ制御基板４が設けられ、このケース６１ａに隣接するケース６１ｂの内部に音声制御基板３が設けられている。
【００３７】
これらケース６１ａ，６１ｂの下側で裏機構板５０に装着されたケース６４の内部には、電源基板６と払出制御基板５が夫々設けられている。この電源基板６には、図８に示すように、電源スイッチ８０と初期化スイッチ８５とが配置されている。これら両スイッチ８０，８５に対応する部位はケース６４が切欠かれ、両スイッチ８０，８５の各々を指で同時に操作可能になっている。
【００３８】
また、発射手段３０の後側に装着されたケース６７の内部には、発射制御基板７が設けられている。図１に関して説明したように、これら制御基板１〜７は夫々独立の基板であり、電源基板６と発射制御基板７を除く制御基板１〜５には、ワンチップマイコンを備えるコンピュータ回路が搭載されており、主制御基板３９と他の制御基板４０，４２，４３，４６とは、複数本の信号線でコネクタを介して電気的に接続されている。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、汎用的に使用できる部分を多く含む遊技機を実現できる。
【図面の簡単な説明】
【図１】実施例に係るパチンコ機の全体構成図である。
【図２】主制御部の回路構成を示すブロック図である。
【図３】主制御部の第１基板と第２基板の接続関係を示すブロック図である。
【図４】図３の回路動作を説明するタイムチャートである。
【図５】実施例に係るパチンコ機の斜視図である。
【図６】図５のパチンコ機の側面図である。
【図７】図５のパチンコ機の正面図である。
【図８】図５のパチンコ機の背面図である。
【符号の説明】
１制御回路（主制御回路）
２２遊技機（パチンコ機）
１ａ第１基板
１ｂ第２基板
１８中継回路（バストランシーバ）

Claims

遊技者に有利な利益状態を発生させるか否かの抽選を行い、その抽選結果に基づいて遊技動作を制御する制御回路を備えた遊技機において、
前記制御回路は、遊技動作を実現する制御プログラムを記憶するメモリ、及び前記制御プログラムを実行するＣＰＵを備える第１基板と、この第１基板から制御コマンドを受ける一方、外部から受けた情報を前記第１基板に伝える第２基板とに区分されて構成され、
前記第１基板には、データの伝送方向を変更可能な中継回路が設けられ、前記第２基板からの指令信号によって中継回路のデータ伝送方向が制御され、前記中継回路を経由して第１基板と第２基板の間でデータ送受信がされるよう構成されていることを特徴とする遊技機。
前記第１基板と第２基板とは複数本の信号線で接続され、前記信号線は、第２基板の回路構成に応じて信号伝送方向が任意に使用可能とされていることを特徴とする請求項１に記載の遊技機。
前記第２基板からの指令信号は、Ｈレベル又はＬレベルに固定されていることを特徴とする請求項１又は２に記載の遊技機。
前記中継回路と、第２基板に設けられた複数個の出力ポートとは、第１基板と第２基板を連結する同一の接続線を経由して接続され、第１基板から第２基板に出力される選択信号によって、複数個の出力ポートの何れか一つが選択されるようになっていることを特徴とする請求項１〜３の何れかに記載の遊技機。
前記中継回路と、第２基板に設けられた複数個の入力ポートとは、第１基板と第２基板を連結する同一の接続線を経由して接続され、第１基板から第２基板に出力される選択信号によって、複数個の入力ポートの何れか一つが選択されるようになっていることを特徴とする請求項１〜４の何れかに記載の遊技機。
前記制御回路は、遊技動作を中心的に制御する主制御部であり、前記複数個の出力ポートは、前記主制御部から制御コマンドを受けて、これを各々対応する複数個の副制御部に伝送し、各副制御部では前記制御コマンドに応じて所定の遊技動作を実行していることを特徴とする請求項１〜５の何れかに記載の遊技機。