JP2003190480A

JP2003190480A - 遊技機

Info

Publication number: JP2003190480A
Application number: JP2001401231A
Authority: JP
Inventors: Masaya Sakamoto; 雅哉坂本
Original assignee: Fuji Shoji Co Ltd
Current assignee: Fuji Shoji Co Ltd
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2003-07-08

Abstract

(57)【要約】【課題】カウンタ回路を高速度で動作させても何のト
ラブルもなく、また大当り状態の発生タイミングをラン
ダムにした遊技機を提供する。【解決手段】遊技動作を実現する制御プログラムを記
憶したメモリと、制御プログラムに基づいて動作するＣ
ＰＵと、ＣＰＵとは無関係にクロック信号Φを発振する
プログラマブル発振器６０と、クロック信号Φを計数す
る計数部６２とを備え、ＣＰＵは、プログラマブル発振
器６０の発振周期を適宜に変更する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ機、アレ
ンジボール機、雀球遊技機、回胴式遊技機などの遊技機
に関し、特に、大当り状態の発生タイミングを予測不能
にした遊技機に関するものである。

【０００２】

【従来の技術】パチンコ機などの弾球遊技機は、遊技盤
に設けた図柄始動口と、複数個の図柄を所定時間変動さ
せた後に停止させる図柄表示手段と、開閉板を開閉駆動
する大入賞手段などを備えて構成されている。そして、
図柄始動口に設けられた検出スイッチが遊技球の通過を
検出すると、図柄表示手段が表示図柄を所定時間変動さ
せ、その後、特別図柄が整列して停止すると、大入賞手
段が機能して遊技者に有利な利益状態を発生させるよう
にしている。

【０００３】この種の遊技機では、大当り用カウンタＣ
Ｔをソフトウェア的に実現すると共に、大当り確率が１
／Ｎの場合、大当り用カウンタＣＴを０〜Ｎ−１の数値
範囲内で循環動作させ、その数値範囲内の一つを大当り
当選値Ｈｉｔに設定するようにしている。そして、この
大当り用カウンタＣＴは、電源投入後の初期処理によっ
てゼロクリアされた後、所定の実行周期（例えば２ｍ
ｓ）ごとに発せられる割込み信号に応答してインクリメ
ント処理などによって更新されている。

【０００４】このような循環動作をする大当り用カウン
タＣＴの値は、図柄始動口の検出スイッチが遊技球を検
出したことを条件に、抽選用乱数値ＲＮＤとして抽出さ
れる。そして、抽出された抽選用乱数値ＲＮＤが大当り
当選値Ｈｉｔと一致する場合には、図柄表示手段の変動
後の停止状態で特別図柄が整列することになる。

【０００５】

【発明が解決しようとする課題】しかしながら、大当り
当選値Ｈｉｔは、遊技機を入手してプログラムを解析す
るだけで把握できるので、仮に、上記のような構成の遊
技機に違法回路を取付けて電源投入後の割込み信号をカ
ウントすれば、大当り用カウンタＣＴの値が大当り当選
値Ｈｉｔに一致する大当りタイミングを知られてしまう
という問題点がある。しかも、この大当りタイミング
は、その後もＮ個目の割込み信号に対応して規則的に到
来するので、この大当りタイミングに合わせて図柄始動
口の検出スイッチを違法に誤動作させれば、任意に大当
り状態を実現できることになる。

【０００６】ここで、大当り用カウンタＣＴをハードウ
ェア構成にする対策は考えられるが、単なるカウンタ回
路では、発生する数値列を不規則なものとすることはで
きない。しかも、カウンタ回路を高速度で動作させて違
法行為に対処しようとすると、ＣＰＵがカウンタ計数値
を取得している最中にもカウンタ値が更新されることに
なり、取得値が不正確となって正確な抽選動作が実現で
きない。

【０００７】本発明は、このような問題点に鑑みてなさ
れたものであって、カウンタ回路を高速度で動作させて
も何のトラブルもなく、また大当り状態の発生タイミン
グをランダムにした遊技機を提供することを課題とす
る。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
め、本発明は、遊技動作に関連して遊技者に有利な状態
を発生させるか否かの抽選処理を行い、その抽選結果に
基づいて遊技動作を制御可能な遊技機において、遊技動
作を実現する制御プログラムを記憶した記憶部と、前記
制御プログラムに基づいて動作するＣＰＵと、前記ＣＰ
Ｕとは無関係にクロック信号を発振する発振部と、前記
クロック信号を計数する計数部とを備えると共に、前記
発振部の発振周期が、前記ＣＰＵによって変更可能に構
成され、前記計数部の計数結果に応じて前記抽選動作が
実行されている。本発明では、発振部の発振周期がＣＰ
Ｕによって変更可能に構成されているので、大当り状態
の発生タイミングをランダムなものとすることができ
る。

【０００９】本発明の計数部は、外部からの第１信号に
応答して、その時の計数結果を保持するレジスタを備え
ているのが好ましく、この場合にはクロック信号の周波
数を上げても、ＣＰＵは安定して計数結果を取得するこ
とができる。

【００１０】

【発明の実施の形態】以下、本発明の一実施例であるカ
ード式弾球遊技機に基づいて本発明の実施の形態を説明
する。図１は、本実施例のパチンコ機２を示す斜視図で
あり、図２は、同パチンコ機２の側面図である。

【００１１】図１に示すパチンコ機２は、島構造体に着
脱可能に装着される矩形枠状の木製の外枠３と、外枠３
に固着されたヒンジＨを介して開閉可能に枢着される前
枠４とで構成されている。なお、このパチンコ機２は、
カード式球貸し機１に電気的に接続された状態で、パチ
ンコホールの島構造体の長さ方向に複数個が配設されて
いる。

【００１２】ヒンジＨを介して外枠３に枢着される前枠
４には、遊技盤５が裏側から着脱自在に装着され、この
遊技盤５の前側に対応して、窓部を有するガラス扉６と
前面板７とが夫々開閉自在に枢着されている。前面板７
には発射用の遊技球を貯留する上皿８が装着され、前枠
４の下部には、上皿８から溢れ出し又は抜き取った遊技
球を貯留する下皿９と、発射手段１０の発射ハンドル１
１とが設けられている。

【００１３】発射手段１０は、回動操作可能な発射ハン
ドル１１と、この発射ハンドル１１の回動角度に応じた
打撃力で打撃槌１２（図４）により遊技球を発射させる
発射モータなどを備えている。上皿８の右部には、カー
ド式球貸し機１に対する球貸し操作用の操作パネル１３
が設けられ、この操作パネル１３には、カード残額を３
桁の数字で表示するカード残額表示部１３ａと、所定金
額分の遊技球の球貸しを指示する球貸しスイッチ１３ｂ
と、ゲーム終了時にカードの返却を指令する返却スイッ
チ１３ｃとが設けられている。

【００１４】図３に示すように、遊技盤５には、金属製
の外レールと内レールとからなるガイドレール１５がほ
ぼ環状に設けられ、このガイドレール１５の内側の遊技
領域５ａには、カラーの液晶ディスプレイ１６、検出ス
イッチを備える図柄始動口（図柄始動手段兼入賞手段）
１７、開閉式入賞手段（大入賞手段）１８、複数の普通
入賞手段１９（上段の普通入賞手段１９以外に、開閉式
入賞手段１８の左右両側部に６つの普通入賞手段１
９）、２つのゲート２０（通過口）が夫々所定の位置に
配設されている。

【００１５】液晶ディスプレイ１６は、変動図柄を表示
するとともに背景画像や各種のキャラクタの動画などを
表示する第１図柄表示手段２２（可変表示装置）として
機能する。第１図柄表示手段２２は、背景画やキャラク
タをアニメーション的に表示するとともに、左右方向に
並ぶ３個（左、中、右）の図柄表示部２２ａ〜２２ｃを
有し、図柄始動口１７に遊技球が入賞することを条件
に、各図柄表示部２２ａ〜２２ｃの表示図柄が所定時間
だけ変動表示（スクロール表示）され、図柄始動口１７
への遊技球の入賞タイミングに応じた抽選結果に基づい
て決定される停止図柄パターンで停止する。

【００１６】液晶ディスプレイ１６の直ぐ上側に、普通
入賞手段１９と第２図柄表示手段２３とが設けられてい
る。第２図柄表示手段２３は１個の普通図柄を表示する
普通図柄表示部を有し、ゲート２０を通過した遊技球が
検出されたとき、普通図柄表示部（可変表示装置）の表
示図柄が所定時間だけ変動し、遊技球のゲート２０通過
時点において抽選された抽選用乱数値により決定される
停止図柄を表示して停止するようになっている。図柄始
動口１７は、開閉自在な左右１対の開閉爪１７ａを備え
た電動式チューリップであり、第２図柄表示手段２３の
変動後の停止図柄が当り図柄を表示した場合に、開閉爪
１７ａが所定時間だけ開放されて入賞し易くなってい
る。

【００１７】開閉式入賞手段１８は前方に開放可能な開
閉板１８ａを備え、第１図柄表示手段２２の変動後の停
止図柄が「７７７」などの当り図柄のとき、「大当り」
と称する特別遊技が開始され、開閉板１８ａが前側に開
放される。この開閉式入賞手段１８の内部に特定領域１
８ｂがあり、この特定領域１８ｂを入賞球が通過する
と、特別遊技が継続される。ここで、特別遊技状態が遊
技者に有利な第１状態に相当する。

【００１８】開閉式入賞手段１８の開閉板１８ａが開放
された後、所定時間が経過し、又は所定数（例えば１０
個）の遊技球が入賞して開閉板１８ａが閉じるときに、
遊技球が特定領域１８ｂを通過していない場合には特別
遊技が終了するが、特定領域１８ｂを通過していれば最
大で例えば１６回まで特別遊技が継続され、遊技者に有
利な状態に制御される。

【００１９】図４に示すように、前枠４の裏側には、遊
技盤５を裏側から押さえる裏機構板３０が着脱自在に装
着され、この裏機構板３０には開口部３０ａが形成さ
れ、その上側に賞球タンク３３と、これから延びるタン
クレール３４とが設けられ、このタンクレール３４に接
続された払出し手段３５が裏機構板３０の側部に設けら
れ、裏機構板３０の下側には払出し手段３５に接続され
た通路ユニット３６が設けられている。払出し手段３５
から払出された遊技球は通路ユニット３６を経由して上
皿排出口８ａ（図１）から上皿８に払出される。

【００２０】裏機構板３０の開口部３０ａには、遊技盤
５の裏側に装着された裏カバー３７と、入賞手段１７〜
１９に入賞した遊技球を排出する入賞球排出樋（不図
示）とが夫々嵌合されている。この裏カバー３７に装着
されたケース３８の内部に主制御基板３９が配設され、
その前側に図柄制御基板４０が配設されている（図
２）。主制御基板３９の下側で、裏カバー３７に装着さ
れたケース４１ａの内部にランプ制御基板４２が設けら
れ、このケース４１ａに隣接するケース４１ｂの内部に
サウンド制御基板４３が設けられている。

【００２１】これらケース４１ａ，４１ｂの下側で裏機
構板３０に装着されたケース４４の内部には、電源基板
４５と払出し制御基板４６が夫々設けられている。この
電源基板４５には、図４に示すように、電源スイッチ８
０と初期化スイッチ８５とが配置されている。これら両
スイッチ８０，８５に対応する部位はケース４４が切欠
かれ、両スイッチ８０，８５の各々を指で同時に操作可
能になっている。

【００２２】また、発射手段１０の後側に装着されたケ
ース４７の内部には、発射制御基板４８が設けられてい
る。これら制御基板３９〜４０，４２〜４３，４５〜４
６，４８は夫々独立の基板であり、電源基板４５と発射
制御基板４８を除く制御基板３９，４０，４２，４３，
４６には、ワンチップマイコンを備えるコンピュータ回
路が搭載されており、主制御基板３９と他の制御基板４
０，４２，４３，４６とは、複数本の信号線でコネクタ
を介して電気的に接続されている。

【００２３】主制御基板３９とその他の制御基板４０，
４２，４３，４６とは、複数本の信号線でコネクタを介
して電気的に接続され、主制御基板３９から各制御基板
４０，４２，４３，４６に、所定の遊技動作を実行させ
る種々の制御コマンドを一方向通信で送信可能になって
いる。制御コマンドの一方向通信を採用することで、不
正を確実に防止できるとともに、主制御基板３９の制御
負荷を格段に軽減でき、送信制御を簡単化することがで
きる。

【００２４】図５は、主制御基板３９の回路構成を示す
ブロック図である。図示の通り、主制御基板３９は、ワ
ンチップマイコンであるＣＰＵ回路５０と、ＣＰＵに供
給されるシステムクロックの整数倍の周波数であるクロ
ック信号を発生するシステムクロック発生部５１と、Ｃ
ＰＵからのアドレス信号に基づき各部のチップセレクト
信号を生成するデコード回路５２と、ＣＰＵからのデー
タを出力するための出力ポート回路５３と、外部データ
をＣＰＵが取り込むための入力ポート回路５４と、各制
御基板にコマンドなどを出力する出力駆動回路５５と、
遊技盤各部のスイッチ類のＯＮ／ＯＦＦ状態を入力する
スイッチ入力回路５６と、抽選用乱数値ＲＮＤを生成す
るカウンタ回路５７とを中心に構成されている。なお、
ＣＰＵ回路は、Ｚ８０ＣＰＵ（Ｚｉｌｏｇ社）相当品、
ＲＡＭ、ＲＯＭ、及びその他の回路を内蔵している。

【００２５】カウンタ回路５７は、出力ポート回路５３
に接続されており、出力ポートから制御データを受け
て、カウンタ回路５７のパルス列Φの発振周期を変更す
るよう構成されている。また、このカウンタ回路５７
は、入力ポート回路５４にも接続されており、上記パル
ス列Φを計数した計数結果（抽選用乱数値ＲＮＤ）は、
ＩＮ命令に応じて入力ポートを通してＣＰＵ回路５０に
取得されるようになっている。

【００２６】図６は、カウンタ回路５７の具体的回路構
成を図示したものである。このカウンタ回路５７は、発
振周期を変更可能なプログラマブル発振器６０と、プロ
グラマブル発振器６０の発振パルスΦに同期して、Ｄ入
力端子に受けたラッチ信号ＣＳＬＡＴＣＨを出力する第
１回路６１と、プログラマブル発振器６０の発振パルス
Φの反転信号を計数すると共にＣＳＬＯＷ信号に同期し
て計数結果を出力する下位カウンタ６２_Lと、下位カウ
ンタ６２_Lの桁上がり信号ＲＣＯを計数すると共にＣＳ
ＨＩＧＨ信号に同期して計数結果を出力する上位カウン
タ６２_Hと、プログラマブル発振器６０の発振パルスΦ
を反転させるＮＯＴゲートとで構成されている。

【００２７】プログラマブル発振器６０は、水晶振動子
を内蔵した発振回路であり、制御端子Ａ，Ｂ，Ｃに受け
る３ビットデータに応じて、原発振周波数の分周比が１
／２ ¹〜１／２⁸まで任意に設定できるようになってい
る。プログラマブル発振器６０の制御端子Ａ，Ｂ，Ｃ
は、出力ポート回路５３の一部であるＤ型フリップフロ
ップの出力端子に接続されており、クロック端子ＣＫに
供給されるチップセレクト信号ＣＳｏの立ち上がりタイ
ミングで、３ビットの制御データが供給される。

【００２８】第１回路６１として、この実施例では７４
７４相当品のＤ型フリップフロップが使用されている
が、そのＤ入力端子にはラッチ信号ＣＳＬＡＴＣＨが供
給されている。前記したように、このラッチ信号ＣＳＬ
ＡＴＣＨは、プログラマブル発振器６０の発振パルスΦ
に同期して読み込まれ、ＲＣＬＯＣＫ信号として下位カ
ウンタ６２_L及び下位カウンタ６２_LのＲＣＬＫ端子に供
給される。

【００２９】上位カウンタ６２_H及び下位カウンタ６２_L
として、この実施例では７４５９０相当品の非同期カウ
ンタを使用しているが、この非同期カウンタＩＣは、内
部にカウンタ部とレジスタ部とを備えている。カウンタ
部は、ＣＣＬＫ端子のクロック信号が立ち上がる毎に計
数動作を進め、その計数結果（８ビット長）はＲＣＬＫ
端子の立ち上がりタイミングに同期してレジスタ部にス
トアされる。また、レジスタ部は３ステート出力となっ
ており、制御端子ＧがＬレベルの場合には、レジスタ部
のＱ出力がイネーブル状態となり、Ｈレベルの場合には
ディスイネーブル状態となる。

【００３０】上位カウンタ６２_H及び下位カウンタ６２_L
の制御端子Ｇには、それぞれＣＳＨＩＧＨ信号とＣＳＬ
ＯＷ信号が供給されている（これらが第２信号に該当す
る）。また、上位カウンタ６２_H及び下位カウンタ６２_L
のＲＣＬＫ端子には、Ｄ型フリップフロップ６１からの
ＲＣＬＯＣＫ信号（これが第１信号に該当する）が供給
されている。そのため、ＲＣＬＯＣＫ信号に同期して計
数結果がレジスタ部にストアされ、ＣＳＨＩＧＨ信号か
ＣＳＬＯＷ信号がＬレベルになるタイミングで計数結果
が出力される。

【００３１】出力された計数結果は、この実施例では７
４５４１相当品のバスバッファで構成された入力ポート
に加わり、入力ポートのＧ１、Ｇ２端子がＬレベルとな
るタイミングで計数結果がＣＰＵ回路に取得される。な
お、上位カウンタ６２_H及び下位カウンタ６２_LのＣＣＬ
Ｒ端子にはリセット信号ＵＲＳＴが供給されており、電
源投入時などにはレジスタ部の値がゼロクリアされる。

【００３２】図７は、プログラマブル発振器６０の発振
周期を変更する場合の動作内容を示すタイムチャートで
ある。ＣＰＵがＯＵＴ命令を実行すると、ＩＯＲＥＱの
タイミングでチップセレクト信号ＣＳｏが立ち上がるよ
うに回路構成されているので、これに合わせて出力ポー
トから３ビットの制御データが出力され、これに応じて
プログラマブル発振器６０の分周比が１／２ⁿに設定さ
れる。なお、ｎ＝１〜８の何れかであり、制御データに
よって決定される。

【００３３】図８は、上位カウンタ６２_H及び下位カウ
ンタ６２_Lの動作内容を説明するタイムチャートであ
る。ＣＰＵは、カウンタ回路５７から計数結果を取得す
る際には、先ず、ラッチ信号ＣＳＬＡＴＣＨをＨレベル
にする。すると、このラッチ信号ＣＳＬＡＴＣＨは、発
振パルスΦの立ち上がりタイミングでＤ型フリップフロ
ップ６１のＲＣＬＯＣＫ信号（第１信号）として出力さ
れる。

【００３４】出力されたＲＣＬＯＣＫ信号は、上位カウ
ンタ６２_H及び下位カウンタ６２_LのＲＣＬＫ端子に供給
されているので、ＲＣＬＯＣＫ信号の立ち上がりタイミ
ングでカウンタ６２_H及び６２_Lの内部レジスタに計数結
果がストアされる。このように、ＲＣＬＯＣＫ信号に同
期してカウンタ６２の計数値が保持されるので、発振パ
ルスΦの周波数が高くても、ＣＰＵは、変化しつつある
計数値を取得することがなく、取得した計数結果を抽選
用乱数値として利用しても何の弊害もない。

【００３５】その後、ＣＰＵがＩＮ命令を２回実行する
が、１回目のＩＮ命令によってＣＳＬＯＷ信号（第２信
号）が立ち上がるように回路構成されているので、ＣＳ
ＬＯＷ信号の立ち上がりに合わせて、下位カウンタ６２
_Lの計数結果が出力され、この出力値が入力ポートを介
してＣＰＵに取得される。一方、２回目のＩＮ命令の実
行時には、ＣＳＨＩＧＨ信号（第２信号）が立ち上がる
ように回路構成されているので、ＣＳＨＩＧＨ信号の立
ち上がりに合わせて、上位カウンタ６２_Hの計数結果が
出力され、この出力値が入力ポートを介してＣＰＵに取
得される。

【００３６】図９及び図１０は、主制御基板３９の制御
プログラムを示すフローチャートである。主制御基板３
９の制御プログラムは、電源投入後に実行され、通常は
無限ループ処理（ＳＴ７）で終わる初期処理プログラム
（図９）と、２ｍｓ毎に起動されるタイマ割込み処理
（Maskable Interrupt禁止可能割込み）プログラム（図
１０（ａ））と、電源電圧が所定値を下回るとＮＭＩ
（Non Maskable interrupt）信号によって駆動されてＣ
ＰＵのレジスタ値をバックアップするＮＭＩ処理プログ
ラム（不図示）とで構成されている。

【００３７】電源が投入されると、ＣＰＵが割込み禁止
状態に設定された後、ＣＰＵのレジスタの初期設定がさ
れ（ＳＴ１）、ＣＰＵは割込みモード２に設定される
（ＳＴ２）。その後、ＲＡＭクリア信号がチェックされ
る（ＳＴ３）。ＲＡＭクリア信号は、初期化スイッチ８
５に対応したものであり、営業開始時のように、パチン
コ機２の前枠４を前方に開いた状態で初期化スイッチ８
５を押圧操作しながら電源スイッチ８０をオン側に切換
えると、ＲＡＭクリア信号がＯＮ状態になっている。

【００３８】ＲＡＭクリア信号がＯＦＦ状態の場合と
は、初期化スイッチ８５を押すことなく電源が投入され
たことを意味する。この場合は、停電などからの復旧時
であると考えられるので、ＮＭＩ割込み処理においてバ
ックアップされていたデータを復帰させて（ＳＴ４）、
中断前の処理を再開させる（ＳＴ５）。

【００３９】一方、ＲＡＭクリア信号がＯＮ状態であれ
ば、ＲＡＭに記憶保持されている遊技情報の全てが消去
された後、ＣＰＵは、第１図柄表示手段２２に表示する
初期図柄を設定したり、この遊技制御の実行中に周期的
に割込み処理を実行させる割込み周期を設定する等の初
期処理を行った後、ＥＩ命令を実行して自らを割込み許
可状態にする（ＳＴ６）。その後は、無限ループ状に繰
り返される外れ図柄用の乱数処理（ＳＴ７）が行われ
る。なお、外れ図柄用の乱数処理は、後述する割込み処
理おいて特別図柄の抽選に外れた場合に液晶ディスプレ
イ１６に描かれる外れ図柄パターンを規定するものであ
る。

【００４０】このような無限ループ状の処理の間に、２
ｍ秒ごとにタイマ割込みが生じ、図１０（ａ）に示す処
理が実行される。割込み処理プログラムでは、最初に、
普通当りカウンタＲＧの更新処理が行われる（Ｓ１
０）。なお、大当り用カウンタＣＴとして図６に示すカ
ウンタ回路５７を利用するので、大当り用カウンタＣＴ
をソフトウェア的に更新することはない。

【００４１】普通当りカウンタＲＧの更新処理が終われ
ば、次に、入賞検出センサを含む各種のスイッチからの
スイッチ信号を読み込むスイッチ信号入力処理が実行さ
れる（Ｓ１１）。このスイッチ信号入力処理によって、
遊技球がゲート２０を通過したか否か、遊技球が図柄始
動口１７を通過したか否かなどを含む遊技盤５における
各種の情報が把握される。

【００４２】続いて、タイマ減算処理が行われ、ステッ
プＳ１３やＳ１４で初期設定されたワークエリアのタイ
マ用の各数値ＴＩＭＥが減算される（Ｓ１２）。次に、
第２図柄表示手段２３の普通図柄表示部に関する普通図
柄処理が実行される（Ｓ１３）。例えば、今回のスイッ
チ信号入力処理（Ｓ１１）によって、遊技球がゲート２
０を通過したことが把握されれば、ステップＳ１０で更
新された当り用カウンタＲＧの値に応じて、普通図柄表
示部２３に当り図柄を表示するか否かを判定する。

【００４３】そして、この判定処理によって当選状態と
なると、普通図柄を変動表示させる時間や、その後の停
止図柄や、始動口１７の電動チューリップや開閉板の開
放時間などを決定して、変動表示時間や開放時間などに
対応する数値ＴＩＭＥ１をＲＡＭのワークエリアに記憶
させる。

【００４４】続いて、特別図柄に関する処理が実行され
る（Ｓ１４）。図１０（ｂ）に示すように、特別図柄処
理では、図柄始動口１７への入賞があったか否かがステ
ップＳ１１での入力結果に基づいて判定される（Ｓ３
０）。ここで、図柄始動口１７への入賞があった場合に
は、ＣＰＵは、カウンタ回路５７から計数結果を取得す
る（Ｓ３１）。具体的な動作内容は、図８に関して説明
した通りであり、ＩＮ命令を２回実行することにより、
下位データＣＴ_Lと上位データＣＴ_Hを取得し、両者を合
わせて抽選用乱数値ＲＮＤとする。

【００４５】次に、ＣＰＵは、この抽選用乱数値ＲＮＤ
を大当り当選値Ｈｉｔと比較して当否判定し、その結果
に対応した処理を行う（Ｓ３３）。例えば、大当り状態
であれば、特別図柄の変動が停止した後、大入賞口１８
の開閉板をどれだけの時間開放させるかの時間データＴ
ＩＭＥ２をワークエリアに書き込む。

【００４６】また、当否判定の結果、大当り状態であれ
ば、カウンタ回路５７のプログラマブル発振器６０の発
振周期を変更する（ＳＴ３４）。この処理の結果、カウ
ンタ回路５７の計数値が一巡する時間がそれまでとは異
なることになり、カウンタ回路５７の計数結果が大当り
当選値Ｈｉｔに一致するタイミングが変化して不正遊技
を防止することができる。

【００４７】ステップＳＴ３４の具体的な動作内容は、
図７に関して説明した通りであり、３ビットの制御デー
タを出力することで、プログラマブル発振器６０の分周
比を変更する。出力する制御データの値を任意である
が、ランダム性を実現するのが望ましく、例えば、Ｚ８
０ＣＰＵのＲレジスタの下位３ビットが使用される。Ｒ
レジスタは、ＤＲＡＭ番地のリフレッシュ動作用の７ビ
ットレジスタであり、ＣＰＵへのリセット信号でゼロと
なり、フェッチサイクルごとに１づつ増加するので制御
データの不規則性が実現される。

【００４８】上記のような特別図柄処理（Ｓ１４）の
後、図柄制御基板４０、払出し制御基板４６、サウンド
制御基板４３、ランプ制御基板４２に出力するべき制御
コマンドがある場合には、その出力すべき制御コマンド
を送信先の制御基板に出力する出力処理が実行される
（Ｓ１５）。

【００４９】最後に、図柄始動口１７及び大入賞口１８
の開閉爪や開閉板を開閉駆動するソレノイドに駆動信号
を出力する駆動信号出力処理が実行されて（Ｓ１６）割
込み処理を終える。なお、駆動信号出力処理（Ｓ１６）
では、ステップＳ１３やＳ１４の処理で初期設定されス
テップＳ１２の処理で減算されたワークエリアの内容を
参照し、各ワークエリアの数値が特定値より小さくなる
とソレノイドをＯＮ駆動して始動口１７の開閉爪や大入
賞口１８の開閉板を開放させ、各ワークエリアの数値が
０に達するとソレノイドをＯＦＦ駆動して開閉爪や開閉
板を閉じるようにしている。なお、各ワークエリアの数
値は、ステップＳ１３やＳ１４においてタイマ初期値Ｔ
ＩＭＥ１，ＴＩＭＥ２が設定される以前は共に０であ
る。

【００５０】以上、本発明の実施例を説明したが、具体
例を例示したに過ぎず、特に本発明を限定するものでは
ない。例えば、カウンタ回路の発振回路は、その発振状
態を変更できるものであれば具体的構成は例示したもの
に限定されない。また、発振状態を変更させるタイミン
グも、必ずしも大当り状態の発生時である必要はなく、
大当り確率が増加するいわゆる確変大当り状態や所定の
変動パターン選択時やその他のタイミングで変更したの
でも良い。また、カウンタ回路の発振周期だけでなく、
発振状態を変更させるタイミングについても、何らかの
乱数抽選結果に基づいて変更したのでも良い。

【００５１】なお、実施例の説明では、８ビット長の２
つの２進カウンタを説明したが、必ずしも、１６ビット
長の全範囲を使用する必要はなく、適宜なビット長の乱
数値ＲＮＤを使用すれば良い。また、数値範囲が２ⁿ以
外である乱数値ＲＮＤを生成したい場合には、２進カウ
ンタに代えて任意のＮ進カウンタを設ければ良い。

【００５２】

【発明の効果】以上説明したように、本発明によれば、
カウンタ回路を高速度で動作させても何のトラブルもな
く、また大当り状態の発生タイミングをランダムにした
遊技機を実現できる。

【図面の簡単な説明】

【図１】実施例に係るパチンコ機の斜視図である。

【図２】図１のパチンコ機の側面図である。

【図３】図１のパチンコ機の正面図である。

【図４】図１のパチンコ機の背面図である。

【図５】主制御基板の回路構成を示すブロック図であ
る。

【図６】実施例で用いるカウンタ回路のブロック図であ
る。

【図７】プログラマブル発振器の分周比の変更動作を説
明するタイムチャートである。

【図８】カウンタ回路から乱数値を取得する際の動作を
説明するタイムチャートである。

【図９】主制御基板のメイン処理を示すフローチャート
である。

【図１０】主制御基板のタイマ割込み処理を示すフロー
チャートである。

【符号の説明】

２遊技機（パチンコ機）６０発振部（プログラマブル発振器）６２計数部（２進カウンタ）

Claims

【特許請求の範囲】

【請求項１】遊技動作に関連して遊技者に有利な状態
を発生させるか否かの抽選処理を行い、その抽選結果に
基づいて遊技動作を制御可能な遊技機において、遊技動作を実現する制御プログラムを記憶した記憶部
と、前記制御プログラムに基づいて動作するＣＰＵと、
前記ＣＰＵとは無関係にクロック信号を発振する発振部
と、前記クロック信号を計数する計数部とを備えると共
に、前記発振部の発振周期が、前記ＣＰＵによって変更可能
に構成され、前記計数部の計数結果に応じて前記抽選動
作が実行されていることを特徴とする遊技機。
【請求項２】前記ＣＰＵは、制御データを出力して前
記発振部の分周比を変更していることを特徴とする請求
項１に記載の遊技機。
【請求項３】前記計数部は、外部からの第１信号（Ｒ
ＣＬＯＣＫ）に応答して、その時の計数結果を保持する
レジスタを備えていることを特徴とする請求項１又は２
に記載の遊技機。
【請求項４】前記計数部は、外部からの第２信号（Ｃ
ＳＬＯＷ，ＣＳＨＩＧＨ）に応答して、前記レジスタの
内容を出力するよう構成されていることを特徴とする請
求項１〜３の何れかに記載の遊技機。
【請求項５】前記ＣＰＵは、前記計数部の計数結果を
取得するに先だって、所定時間幅のラッチ信号（ＣＳＬ
ＡＴＣＨ）を出力していることを特徴とする請求項１〜
４の何れかに記載の遊技機。
【請求項６】前記ラッチ信号を、前記クロック信号
（Φ）に同期して保持する保持回路を備えることを特徴
とする請求項５に記載の遊技機。
【請求項７】保持された前記ラッチ信号は、前記第１
信号として前記計数部に供給されることを特徴とする請
求項６に記載の遊技機。
【請求項８】前記ＣＰＵは、遊技動作に関連して実行
される所定の乱数抽選結果に基づいて、前記発振部の発
振周期を変更するよう構成されていることを特徴とする
請求項１〜７の何れかに記載の遊技機。