JP2004057584A - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP2004057584A JP2004057584A JP2002221615A JP2002221615A JP2004057584A JP 2004057584 A JP2004057584 A JP 2004057584A JP 2002221615 A JP2002221615 A JP 2002221615A JP 2002221615 A JP2002221615 A JP 2002221615A JP 2004057584 A JP2004057584 A JP 2004057584A
- Authority
- JP
- Japan
- Prior art keywords
- port
- board
- unit
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
【解決手段】主制御部34は、処理部35が処理基板38に、ポート部36がポート基板39に、デコード部37がデコード基板40に分けて設けられ、該各基板38〜40単位で各部35〜37が独立分離可能となるように構成されている。そのため、パチンコ機の仕様変更などが生じた場合には、変更が必要な基板は交換し、変更が不要な基板はそのまま継続して使用することが可能である。即ち、主制御部34自体(全体)を新たな主制御部34に変更する必要がない。従って、パチンコ機に関するコスト増大を抑制することができる。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、処理部と、ポート部と、デコード部とを有する制御手段を備えた遊技機に関するものである。
【0002】
【従来の技術】
従来、遊技機の一種であるパチンコ機は、該パチンコ機を制御するための複数の制御基板を備えている。例えば、このような制御基板としては、遊技を全体的に制御する主制御基板、図柄表示装置に対して図柄制御を実行する図柄制御基板、各種ランプに対してランプ制御を実行するランプ制御基板及びスピーカに対して音声制御を実行する音声制御基板などがある。これら各制御基板は、その制御基板が所定の制御を行う上で必要な各種電子部品が1枚の基板上にまとめて設けられている。具体的には、所定の演算処理を実行する処理部と、処理部が各種信号を入出力する(出力する)際に使用されるポート部と、処理部からのアドレス信号をデコードし、所定の信号を生成するデコード部とに大別される3つの部分が1枚の基板上に設けられている。
【0003】
【発明が解決しようとする課題】
ところで、パチンコ機においては、その仕様変更などに基づき、処理部からの制御信号によって制御される制御部品や被検出体を検出して該検出結果を処理部に対して出力する検出部品を追加又は削除する場合があった。例えば、可動体を有する役物を追加する場合には、該可動体を動作させるための制御部品であるアクチュエータ(ソレノイドなど)を制御基板に接続する必要がある。このとき、ポート部のポートにアクチュエータを接続するための未使用の接続ピン(接続端子)が無い場合には、ポート部にアクチュエータを接続するためのポートを新たに追加しなければならなかった。さらに、前記ポートの追加に伴ってデコード部にセレクト回路(OR回路などにより構成される)を追加しなければならなかった。一方、アクチュエータを削除する場合には、不要となったポート部のポートやデコード部のセレクト回路などを削除しなければならなかった。
【0004】
このように制御部品を追加又は削除する場合、ポート部やデコード部に対しては電子部品を追加又は削除するなどの変更が生じるものの、処理部に対しては電子部品を追加又は削除するなどの変更が殆ど生じることがない。しかしながら、従来のように、処理部、ポート部及びデコード部が1枚の基板上に設けられている場合、このような制御基板に対して局所的な変更を加えることは、非常に困難性を伴うことになる。そのため、仕様変更に応じた制御基板を新たに設計し、変更する必要のない処理部も含めて制御基板自体を新たな制御基板に変更(交換)していた。従って、パチンコ機に仕様変更が生じた場合には、制御基板自体を交換しているため、パチンコ機のコストが増大する要因となっていた。
【0005】
一方、検出部品である各種検出センサを追加又は削除する場合においても同様に制御基板自体を交換する必要が生じていた。例えば、検出センサを追加する際、ポート部のポートに検出センサを接続するための未使用の接続ピン(接続端子)が有る場合には、該ポートに検出センサからの信号線を新たに追加しなければならなかった。さらに、前記ポートと処理部を接続するための信号線も新たなに追加しなければならなかった。一方、検出センサを削除する場合には、不要となったポートと検出センサを接続する信号線や該ポートと処理部を接続する信号線を削除しなければならなかった。
【0006】
このように検出部品を追加又は削除する場合には、ポート部や処理部に対して信号線の追加又は削除などの変更が生じるものの、デコード部に対しては信号線の追加又は削除などの変更が殆ど生じることがない。しかしながら、制御基板上には、信号線がプリントされているため、該信号線の追加又は削除などの変更を行うには、仕様変更に応じた制御基板を新たに設計しなければならなかった。そのため、変更する必要のないデコード部も含めて制御基板自体を新たな制御基板に交換しなければならなかった。従って、パチンコ機に仕様変更が生じた場合には、制御基板自体を交換しているため、パチンコ機のコストが増大する要因となっていた。
【0007】
この発明は、このような従来の技術に存在する問題点に着目してなされたものであり、その目的は、遊技機に関するコスト増大を抑制することができる遊技機を提供することにある。
【0008】
【課題を解決するための手段】
上記問題点を解決するために、請求項1に記載の発明は、所定の演算処理を実行する処理部と、前記処理部が各種信号を入出力する際に使用するポート部と、前記処理部からのアドレス信号をデコードし、所定の信号を生成するデコード部とを有する制御手段を備え、前記制御手段は、前記処理部、ポート部及びデコード部が複数の基板に分けて設けられ、該基板単位で前記処理部、ポート部及びデコード部が独立分離可能となるように構成されたことを要旨とする。
【0009】
請求項2に記載の発明は、請求項1に記載の遊技機において、前記ポート部には、複数のポートが設けられており、該各ポートは、前記各種信号の入力及び出力のうち少なくともいずれか一方を行うことが可能とされており、前記ポート部は、前記各ポートが複数の基板に分けて設けられ、該基板単位で前記各ポートが独立分離可能となるように構成されたことを要旨とする。
【0010】
請求項3に記載の発明は、請求項1又は請求項2に記載の遊技機において、前記ポート部には、複数のポートが設けられており、該各ポートは、前記各種信号の入力及び出力のうち少なくともいずれか一方を行うことが可能とされており、前記各ポートには、前記処理部からの制御信号に基づき制御される制御部品及び被検出体を検出して該検出結果を前記処理部に出力する検出部品のうち少なくともいずれか一方が接続されるようになっていると共に、前記各ポートは、遊技機の機種に対して共通の制御部品及び検出部品のうち少なくともいずれか一方が接続される共通ポートと、遊技機の機種に対して専用の制御部品及び検出部品のうち少なくともいずれか一方が接続される専用ポートに分類され、前記ポート部は、前記共通ポートと専用ポートが別々の基板に分けて設けられ、該基板単位で前記共通ポートと専用ポートが独立分離可能となるように構成されたことを要旨とする。
【0011】
【発明の実施の形態】
(第1の実施形態)
以下、本発明をその一種であるパチンコ遊技機(以下、「パチンコ機」という。)に具体化した第1の実施形態を図1〜図4に基づき説明する。
【0012】
図1にはパチンコ機10の機表側が略示されており、パチンコ機10において機体の外郭をなす外枠11の開口前面側には、各種の機構成部材をセットする縦長方形の中枠12が開閉及び着脱自在に組み付けられている。また、中枠12の前面側には、機内部に配置された遊技盤13を透視保護するためのガラス枠を備えた前枠14と上球皿15が共に横開き状態で開閉可能に組み付けられている。また、前枠14の周囲前面側及び遊技盤13の遊技領域13aには、点灯(点滅)・消灯などの発光装飾を行う電飾ランプ16が設けられている。また、上球皿15の両側方には、所定の音声(効果音)を出力するスピーカ17が設けられている。さらに、中枠12の下部には下球皿18、発射装置19等が装着されている。
【0013】
また、遊技盤13の遊技領域13aの略中央には、複数種類の図柄を変動させて表示する図柄組み合わせゲームを行う図柄表示装置20が配設されている。前記図柄表示装置20には、液晶画面からなる可視表示部Hが設けられており、該可視表示部Hには、複数列(例えば、3列)の図柄が各列毎に表示されるようになっている。従って、遊技者は、可視表示部Hに表示された各列の図柄の組み合わせから大当り状態、リーチ状態、又ははずれ状態の何れかの状態を認識することができる。そして、図柄組み合わせゲームの結果、全列の図柄が同一種類の図柄からなる組み合わせとなった場合には、大当り状態が付与され、遊技者は多数の遊技球(賞球)が獲得できるチャンスを得ることができるようになっている。
【0014】
また、図柄表示装置20の下方には、ソレノイドなどからなる第1アクチュエータA1(図3に示す)により開閉動作を行う普通電動役物21aを備えた始動入賞口21が配設されている。この始動入賞口21の奥方には、入賞した遊技球を検知するための始動入賞口センサS1(図3に示す)が配設されている。また、始動入賞口21の下方には、ソレノイドなどからなる第2アクチュエータA2(図3に示す)により開閉動作を行う大入賞口22が配設されている。この大入賞口22の奥方には、入賞した遊技球を検知し入賞個数をカウントするためのカウントセンサS2(図3に示す)、及び特定入賞(所謂V入賞)を検知するための特定通過カウントセンサS3(図3に示す)が配設されている。
【0015】
また、始動入賞口21及び大入賞口22の両側方には、遊技球の入賞により所定個数の賞球が払出される第1入賞口23、第2入賞口24、第3入賞口25、及び第4入賞口26が配設されている。これらの第1〜第4入賞口23〜26の奥方には、入賞した遊技球を検知するための第1入賞口センサS4、第2入賞口センサS5、第3入賞口センサS6、及び第4入賞口センサS7(共に図3に示す)が配設されている。
【0016】
一方、図2には、パチンコ機10の機裏側が略示されており、中枠12の裏側には、各種球通路及び処理装置などを備えた機構セット盤28が着脱自在にセットされている。そして、機構セット盤28には、遊技盤13の裏側と対応する位置に保護カバー29が開閉可能にセットされている。前記保護カバー29内には、図柄表示装置20において図柄組み合わせゲームを行うための図柄制御を実行する図柄制御基板(以下、「図柄基板」という。)30が装着されている。さらに、保護カバー29内には、電飾ランプ16の点灯(点滅)・消灯を制御するためのランプ制御を実行するランプ制御基板(以下、「ランプ基板」という。)31が装着されている。また、保護カバー29下方の右方領域には、賞球などの遊技球の払出しを制御するための払出し制御を実行する払出し制御基板(以下、「払出し基板」という。)32が装着されている。さらに、保護カバー29下方の右方領域には、スピーカ17からの音声出力を制御するための音声制御を実行する音声制御基板(以下、「音声基板」という。)33が装着されている。
【0017】
また、保護カバー29下方の左方領域には、パチンコ機10を全体的に制御する制御手段としての主制御部34が配置されている。この主制御部34は、独立した複数枚(本実施形態では3枚)の基板(処理基板38、ポート基板39、デコード基板40)同士を接続して形成されている。そして、主制御部34を形成する複数枚の基板が保護ケース(図示略)に収容された状態で機構セット盤28に対して装着されている。なお、各基板が保護ケースに収容される形態は、適宜変更しても良い。例えば、各基板夫々が別々の保護ケースに収容されていても良いし、各基板が単一の保護ケースに収容されていても良い。また、各基板が単一の保護ケースに収容される場合には、例えば、各基板を積層した状態や各基板を水平方向(横方向)に配置した状態とする。
【0018】
前記主制御部34は、各センサS1〜S7などからの入賞信号N1〜N7を入力し、各基板30〜33及び第1,第2アクチュエータA1,A2に対して所定の制御を指示する制御コマンドを演算処理すると共に、該制御コマンドを制御信号として出力する処理を実行している。この一連の処理は、所定の演算処理を実行する処理部35、該処理部35が各種信号を入出力する際に使用するポート部36、及び処理部35からのアドレス信号を入力し、所定の信号を生成するデコード部37が夫々の役割を担うことによって実行されている(共に図3に示す)。そのため、本実施形態の主制御部34は、前述のように大別される前記各部35〜37を別々の基板(処理部35は処理基板38、ポート部36はポート基板39、デコード部37はデコード基板40)に設け、その基板の集合によって形成されている。従って、本実施形態の主制御部34は、処理基板38、ポート基板39及びデコード基板40の基板単位で、前記各部35〜37が独立分離可能(本実施形態では3分割)とされている。
【0019】
次に、本実施形態のパチンコ機10の各種構成部材及び各種基板の接続態様を図3に基づき説明する。本実施形態において、各基板上には、該基板が信号を入力する側に入力側コネクタ(図示略)が、信号を出力する側に出力側コネクタ(図示略)が設けられている。そして、基板同士は、一方の基板の出力側コネクタと他方の基板の入力側コネクタを所定の信号線で接続することにより接続されている。また、基板とアクチュエータは、基板の出力側コネクタとアクチュエータを所定の信号線で接続することにより接続されている。その一方で、各基板上の各種電子部品(CPU、RAMなど)同士、及び各種電子部品とその基板上の入力側コネクタ又は出力側コネクタなど、内部構成同士は、基板にプリントされた信号線で接続されている。以下の説明では、これらの信号線を区別するために基板にプリントされた信号線を「プリント線」と示す。
【0020】
前記処理基板38(処理部35)とポート基板39(ポート部36)は、双方に信号(データ)を入出力可能な状態で接続されている。前記ポート基板39には、図柄基板30、ランプ基板31、払出し基板32、音声基板33、第1,第2アクチュエータA1,A2、各センサS1〜S7が接続されている。また、デコード基板40(デコード部37)は、処理基板38(処理部35)からの信号(データ)を入力可能な状態で処理基板38(処理部35)に接続されている。また、ポート基板39(ポート部36)は、デコード基板40(デコード部37)からの信号(データ)を入力可能な状態でデコード基板40(デコード部37)に接続されている。
【0021】
前記処理部35は、パチンコ機10全体を制御するために各種の演算処理を実行するCPU41を備えており、該CPU41にはROM42及びRAM43が接続されている。前記CPU41は、大当り判定用乱数、リーチ判定用乱数などの各種の乱数を所定の周期毎に順次更新するようになっている。また、ROM42には、パチンコ機10を制御するための制御プログラムなどが記憶されている。また、RAM43には、パチンコ機10の動作中に適宜書き換えられる各種情報(各種乱数の値など)が記憶されるようになっている。
【0022】
前記CPU41は、各センサS1〜S7が出力した入賞信号N1〜N7や前述した各種乱数を用いて、所定の制御を指示するための各種の制御コマンドを演算処理するようになっている。そして、CPU41は、演算処理した各種の制御コマンドを制御信号M1〜M5として、ポート部36に出力するようになっている。また、CPU41は、演算処理した各種の制御コマンドをアドレス信号AS、ライト信号WSとして、デコード部37に出力するようになっている。本実施形態では、CPU41、ROM42、及びRAM43の各種電子部品によって処理部35の主要部分が構成されている。「主要部分」とは、所定の処理を実行する上で、必要な電子部品(又は構成部材)である。
【0023】
前記ポート部36は、複数(本実施形態では、5つ)のポートとしての出力ポートP1〜P5と、単数のポートとしての入力ポートP6を備えている。前記各ポートP1〜P6は、夫々、複数の入力端子と複数の出力端子を備えている。そして、出力ポートP1の出力端子には払出し基板32が接続され、出力ポートP2の出力端子には図柄基板30が接続されている。また、出力ポートP3の出力端子にはランプ基板31が接続され、出力ポートP4の出力端子には音声基板33が接続されている。また、出力ポートP5の出力端子には、アクチュエータ回路ACを介して第1,第2アクチュエータA1,A2が接続されている。また、入力ポートP6の入力端子には、賞球情報入力回路SCを介して各センサS1〜S7が接続されている。
【0024】
また、出力ポートP1〜P5の入力端子及び入力ポートP6の出力端子には、処理部35のCPU41が接続されている。なお、CPU41と各出力ポートP1〜P5の間、各出力ポートP1〜P4と各基板30〜33のCPUの間、及び出力ポートP5とアクチュエータ回路ACの間は、複数の信号線を介して接続されているが、図3,図5では信号線を簡略している。また、CPU41と入力ポートP6の間、及び入力ポートP6と賞球情報入力回路SCの間は、複数の信号線を介して接続されているが、図3,図5では信号線を簡略している。
【0025】
前記出力ポートP1は、払出し基板32に対して、CPU41が出力した払出し制御を指示する制御信号M1を出力可能となっている。前記出力ポートP2は、図柄基板30に対して、CPU41が出力した図柄制御を指示する制御信号M2を出力可能となっている。前記出力ポートP3は、ランプ基板31に対して、CPU41が出力したランプ制御を指示する制御信号M3を出力可能となっている。前記出力ポートP4は、音声基板33に対して、CPU41が出力した音声制御を指示する制御信号M4を出力可能となっている。前記出力ポートP5は、第1,第2アクチュエータA1,A2に対して、CPU41が出力した作動を指示する制御信号M5を出力可能となっている。また、入力ポートP6は、各センサS1〜S7からの入賞信号N1〜N7を入力し、CPU41は、入力ポートP6を介して入賞信号N1〜N7を入力するようになっている。
【0026】
本実施形態において、各基板30〜33、アクチュエータ回路AC、及び第1,第2アクチュエータA1,A2は、処理部35(CPU41)からの各種制御信号M1〜M5に基づき制御される制御部品となる。また、本実施形態において、賞球情報入力回路SC及び各センサS1〜S7は、被検出体としての遊技球を検出し、その検出結果である入賞信号N1〜N7を処理部35のCPU41に出力する検出部品となる。また、本実施形態では、出力ポートP1〜P5及び入力ポートP6の各種電子部品によってポート部36の主要部分が構成されている。
【0027】
また、前記デコード部37は、複数(本実施形態では、2つ)のデコード回路44,45、及び複数(本実施形態では、5つ)のセレクト回路46〜50を備えている。前記セレクト回路46〜50は、例えば、OR回路などによって構成されている。前記デコード回路44,45は、複数の入力端子及び複数の出力端子を備えている。また、各セレクト回路46〜50は、複数(本実施形態では2つ)の入力端子と単数の出力端子を備えている。
【0028】
前記デコード回路44の入力端子には、処理部35のCPU41が接続されていると共に、デコード回路44の出力端子には、各セレクト回路46〜49の一方の入力端子が接続されている。また、デコード回路45の入力端子には、処理部35のCPU41が接続されていると共に、デコード回路45の出力端子には、セレクト回路50の一方の入力端子が接続されている。なお、CPU41と各デコード回路44,45の間は、複数の信号線を介して接続されているが、図3,図5では信号線を簡略している。また、各セレクト回路46〜50の他方の入力端子には、処理部35のCPU41が接続されている。
【0029】
また、セレクト回路46の出力端子には、出力ポートP1の入力端子が接続されていると共に、セレクト回路47の出力端子には、出力ポートP2の入力端子が接続されている。また、セレクト回路48の出力端子には、出力ポートP3の入力端子が接続されていると共に、セレクト回路49の出力端子には、出力ポートP4の入力端子が接続されている。また、セレクト回路50の出力端子には、出力ポートP5の入力端子が接続されている。
【0030】
前記デコード回路44,45は、CPU41からのアドレス信号ASをデコードし、デコード結果を各セレクト回路46〜50に出力するようになっている。そして、各セレクト回路46〜50のうち、デコード結果を示す信号とライト信号WSの信号レベルが一致したセレクト回路46〜50は、該セレクト回路46〜50に対応する出力ポートP1〜P5に対してセレクト信号SL1〜SL5(所定の信号)を出力するようになっている。前記セレクト信号SL1〜SL5は、出力ポートP1〜P5を選択する(指定する)信号である。このようにデコード部37は、アドレス信号ASをデコードし、各種制御信号M1〜M5の出力先に対応する出力ポートP1〜P5に対してのみセレクト信号SL1〜SL5を出力するようになっている。本実施形態では、デコード回路44,45、及び各セレクト回路46〜50の各種電子部品によってデコード部37の主要部分が構成されている。
【0031】
次に、このように構成された主制御部34の制御態様について説明する。
前記処理部35のCPU41は、各基板30〜33及び第1,第2アクチュエータA1,A2に対して所定の制御を指示するための制御コマンドを演算処理する。そして、CPU41は、所定の制御を指示するための制御コマンドを制御信号M1〜M5としてポート部36の各出力ポートP1〜P5に出力する。また、CPU41は、前記制御コマンドを制御信号M1〜M5として出力する際に使用する出力ポートP1〜P5を指定するための制御コマンドを演算処理する。そして、CPU41は、出力ポートP1〜P5を指定するための制御コマンドをアドレス信号ASとしてデコード部37の各デコード回路44,45に出力する。
【0032】
前記各デコード回路44,45は、アドレス信号ASをデコードし、そのデコード結果を示す信号を各セレクト回路46〜50に出力する。前記デコード結果を示す信号を入力した各セレクト回路46〜50は、CPU41から出力されるライト信号WSとデコード結果を示す信号の信号レベルが一致するか否か判定する。前記両信号の信号レベルが一致したセレクト回路46〜50は、そのセレクト回路46〜50に接続された出力ポートP1〜P5にセレクト信号SL1〜SL5を出力する。そして、セレクト信号SL1〜SL5を入力した出力ポートP1〜P5は、CPU41から出力された制御信号M1〜M5を出力する。
【0033】
以下、処理部35のCPU41が払出し制御基板32に対して払出し制御を指示する態様を例にして説明する。
前記発射装置19の操作により、遊技盤13の遊技領域13aに発射された遊技球が、第1入賞口23に入賞すると、該第1入賞口23に配設された第1入賞口センサS4は入賞信号N4を出力する。この入賞信号N4は、ポート部36の入力ポートP6を介してCPU41に入力される。前記入賞信号N4を入力したCPU41は、第1入賞口23への遊技球の入賞に伴い遊技者に付与する賞球数を示す賞球払出しコマンドを演算処理する。そして、CPU41は、演算処理した賞球払出しコマンドを制御信号M1としてポート部36に出力する。この制御信号M1は、ポート部36を構成する各出力ポートP1〜P5に出力される。
【0034】
また、CPU41は、賞球払出しコマンドの演算処理と共に、その賞球払出しコマンドの出力先である払出し制御基板32のアドレスを示す制御コマンドを演算処理する。この払出し制御基板32のアドレスを示す制御コマンドは、アドレス信号ASとしてデコード部37の各デコード回路44,45に出力される。そして、各デコード回路44,45は、アドレス信号ASをデコードし、そのデコード結果を示す信号を各セレクト回路46〜50に出力する。この例の場合、セレクト回路46において、デコード結果を示す信号とライト信号WSの信号レベルが一致し、セレクト回路46のみが、セレクト信号SL1を出力ポートP1に出力する。その結果、CPU41が出力した制御信号M1は、セレクト信号SL1を入力した出力ポートP1からのみ出力されることになる。そして、制御信号M1を入力した払出し制御基板32は、制御信号M1が示す賞球払出しコマンドに基づいて払出し制御を実行し、上球皿15(又は下球皿18)に所定個数の遊技球(賞球)を払出す。
【0035】
次に、本実施形態のパチンコ機10において、パチンコ機10の仕様変更(又は機種変更)により、例えば、遊技領域13aに可動体を有する役物を設ける(追加する)必要が生じた場合の態様を図3に基づき説明する。
【0036】
前記可動体を有する役物を追加する場合、該可動体を動作させるためのソレノイドなどからなる制御部品としての第3アクチュエータA3(図3に二点鎖線で示す)が必要となる。この第3アクチュエータA3を、主制御部34で制御する場合には、第3アクチュエータA3と主制御部34とを新たに接続する必要がある。このとき、アクチュエータ回路ACに接続された出力ポートP5に未使用の接続ピン(出力端子)が無い場合には、新たな出力ポートP7(図3に二点鎖線で示す)を追加する必要がある。そして、出力ポートP7を追加する場合には、デコード部37に出力ポートP7を新たに接続する必要がある。このとき、出力ポートP7の追加に伴って、新たなセレクト回路51(図3に二点鎖線で示す)を追加する必要がある。
【0037】
そして、可動体を有する役物の追加に伴い、前述した出力ポートP7とセレクト回路51を新たに追加する必要が生じた場合、本実施形態の主制御部34は次のように変更される。
【0038】
即ち、デコード部37にセレクト回路51が追加されて設計された新たなデコード基板40aを用意する。このデコード基板40a上には、セレクト回路51の追加により、該セレクト回路51とデコード回路45との間に、両者間を接続するためのプリント線(図3に二点鎖線で示す)が追加されている。また、デコード基板40a上には、入力側コネクタとセレクト回路51との間にプリント線(図3に二点鎖線で示す)が追加されている。また、デコード基板40a上には、セレクト回路51と出力側コネクタとの間にプリント線(図3に二点鎖線で示す)が追加されている。
【0039】
また、ポート部36に出力ポートP7が追加されて設計された新たなポート基板39aを用意する。このポート基板39a上には、入力側コネクタと出力ポートP7との間にプリント線(図3に二点鎖線で示す)が追加されている。また、ポート基板39a上には、アクチュエータ回路AC(第3アクチュエータA3が接続される)と接続される出力側コネクタと出力ポートP7との間にプリント線(図3に二点鎖線で示す)が追加されている。
【0040】
そして、デコード基板40をデコード基板40aに交換すると共に、ポート基板39をポート基板39aに交換する。一方、処理部35は、第3アクチュエータA3の追加に伴い、ROM42に記憶された制御プログラムの修正(又は変更)を行う。しかしながら、処理部35は、第3アクチュエータA3の追加に伴う物理的な電子部品の変更(追加)がないため、ROM42に記憶された制御プログラムの修正を行った後の処理基板38をそのまま使用することが可能である。そして、処理基板38、デコード基板40a、ポート基板39aを信号線で接続して主制御部34を形成する。その結果、処理基板38のCPU41と新たに追加されたセレクト回路51、及び該セレクト回路51と新たに追加された出力ポートP7が接続されることになる。このように、各基板38,40a,39aが信号線で接続された後の主制御部34は、前述同様に制御可能な状態となる。
【0041】
ここで、CPU41が第3アクチュエータA3を制御する態様について簡単に説明する。
前記CPU41は、第3アクチュエータA3の作動を指示するための制御コマンドを演算処理し、該制御コマンドを制御信号M5として各出力ポートP1〜P5,P7に出力する。なお、本実施形態では、第3アクチュエータA3を制御する際に、第1,第2アクチュエータA1,A2の作動を指示する制御信号M5を利用するようになっている。また、CPU41は、出力ポートP7を指定するための制御コマンドをアドレス信号ASとして各デコード回路44,45に出力する。また、各デコード回路44,45は、アドレス信号ASをデコードし、そのデコード結果を示す信号を各セレクト回路46〜51に出力する。そして、CPU41からのライト信号WSとデコード結果を示す信号の信号レベルが一致したセレクト回路51は、出力ポートP7にセレクト信号SL6を出力する。前記セレクト信号SL6を入力した出力ポートP7は、アクチュエータ回路ACを介して第3アクチュエータA3に対して、CPU41から出力された制御信号M5を出力する。そして、前記制御信号M5を入力した第3アクチュエータA3は、該制御信号M5が示す制御コマンドに基づき作動する。
【0042】
一方、主制御部34が処理基板38、ポート基板39a、及びデコード基板40aによって形成されている場合に、仕様変更などにより役物を削除する際には主制御部34が次のように変更される。
【0043】
この場合には、第3アクチュエータA3が不要になると共に、該第3アクチュエータA3に接続されている出力ポートP7及びセレクト回路51も不要になる。これらの不要となった出力ポートP7やセレクト回路51の接続端子は、未使用の「空きピン」として残るため、このような「空きピン」を残しておくことは遊技機に対する不正行為を抑制する意味で好ましいとは言えない。従って、「空きピン」を残さないために、不要となった出力ポートP7やセレクト回路51を基板上から削除する必要がある。
【0044】
そのため、主制御部34の変更に際して、デコード部37からセレクト回路51及びプリント線が削除されて設計された新たなデコード基板40を用意する。また、ポート部36から出力ポートP7及びプリント線が削除されて設計された新たなポート基板39を用意する。そして、デコード基板40aをデコード基板40に交換すると共に、ポート基板39aをポート基板39に交換する。一方、処理部35は、第3アクチュエータA3の削除に伴い、ROM42に記憶された制御プログラムの修正(又は変更)を行う。しかしながら、処理部35は、第3アクチュエータA3の削除に伴う物理的な電子部品の変更(削除)がないため、処理基板38をそのまま使用することが可能である。そして、処理基板38、デコード基板40、ポート基板39を信号線で接続して主制御部34を形成することにより、主制御部34は前述同様に制御可能な状態となる。
【0045】
以上のように、第3アクチュエータA3を追加又は削除する場合、ポート部36やデコード部37に対しては、電子部品(出力ポートP7及びセレクト回路51)及びプリント線を追加又は削除するなどの変更が生じる。一方で、処理部35に対しては電子部品及びプリント線を追加又は削除するなどの変更が生じていない。従って、主制御部34を独立分離可能に構成することで、物理的な変更が生じるポート基板39(39a)、デコード基板40(40a)のみを交換し、物理的な変更が生じない処理基板38はそのまま使用することが可能となる。
【0046】
次に、本実施形態のパチンコ機10において、パチンコ機10の仕様変更(又は機種変更)により、例えば、遊技領域13aに第5入賞口を設ける(追加する)必要が生じた場合の態様を図3及び図4に基づき説明する。
【0047】
前記第5入賞口を追加する場合、該第5入賞口に入賞した遊技球を検知するための検出部品としての第5入賞口センサS8(図3に二点鎖線で示す)が必要となる。この第5入賞口センサS8が出力する入賞信号N8を主制御部34に入力させるためには、第5入賞口センサS8と主制御部34とを新たに接続する必要がある。このとき、入力ポートP6に未使用の接続ピン(入力端子)が有る場合には、該入力ポートP6と第5入賞口センサS8を賞球情報入力回路SCを介して新たに接続する必要がある。さらに、第5入賞口センサS8の追加に伴って、入力ポートP6と処理部35とを新たに接続する必要がある。
【0048】
ところで、入力ポートP6と賞球情報入力回路SC(各センサS1〜S7)は、図4(a)に示すように、ポート基板39上に設けられた入力側コネクタCNを介して接続されている。そして、ポート基板39上には、各センサS1〜S7が接続される入力ポートP6の第1〜第7の接続ピン(入力端子)と入力側コネクタCNとの間にプリント線が設けられている。その一方で、入力ポートP6の入力端子である第8の接続ピン(未使用の接続ピン)は、前述同様に不正行為を抑制するために、第8の接続ピンと入力側コネクタCNとの間にプリント線が設けられていない。即ち、第8の接続ピンは、「空きピン」として残されておらず、入力側コネクタCNに賞球情報入力回路SCを介して第5入賞口センサS8を接続しても入賞信号N8が入力されない状態となっている。
【0049】
そのため、第5入賞口センサS8の追加に伴い、該第5入賞口センサS8を入力ポートP6及びCPU41に新たに接続する必要が生じた場合、本実施形態の主制御部34は次のように変更される。
【0050】
即ち、所定のプリント線が追加されて設計された新たなポート基板39bを用意する。このポート基板39b上には、図4(b)に示すように、入力ポートP6の第8の接続ピンと入力側コネクタCNとの間に、両者間を接続するためのプリント線が追加されている。さらに、ポート基板39b上には、入力ポートP6と出力側コネクタとの間にプリント線(図3に二点鎖線で示す)が追加されている。また、所定のプリント線が追加されて設計された新たな処理基板38aを用意する。この処理基板38a上には、入力側コネクタとCPU41との間にプリント線(図3に二点鎖線で示す)が追加されている。
【0051】
そして、ポート基板39をポート基板39bに交換すると共に、処理基板38を処理基板38aに交換する。また、処理部35については、第5入賞口センサS8の追加に伴い、ROM42に記憶された制御プログラムの修正(又は変更)を行う。しかしながら、デコード部37は、第5入賞口センサS8の追加に伴う物理的な変更(追加)がないため、デコード基板40をそのまま使用することが可能である。そして、処理基板38a、デコード基板40、ポート基板39bを信号線で接続して主制御部34を形成する。その結果、CPU41と新たに追加された第5入賞口センサS8は、入力ポートP6を介して接続されることになる。このように、各基板38a,40,39bが信号線で接続された後の主制御部34は、前述同様に制御可能な状態となる。
【0052】
一方、主制御部34が処理基板38a、ポート基板39b、及びデコード基板40によって形成されている場合に、仕様変更などにより第5入賞口を削除する際には主制御部34が次のように変更される。
【0053】
この場合には、第5入賞口センサS8(図3参照)が不要となる。また、前述同様に不正行為を抑制をするために、ポート基板39b上における入力ポートP6(第8の接続ピン)と入力側コネクタCNとの間のプリント線、及び入力ポートP6とCPU41との間のプリント線が不要となる。さらに、処理基板38a上におけるCPU41と入力ポートP6との間のプリント線が不要となる。
【0054】
そのため、主制御部34の変更に際して、ポート部36から不要となったプリント線が削除されて設計された新たなポート基板39を用意する。また、処理部35から不要となったプリント線が削除されて設計された新たな処理基板38を用意する。そして、ポート基板39bをポート基板39に交換すると共に、処理基板38aを処理基板38に交換する。また、処理部35は、第5入賞口センサS8の削除に伴い、ROM42に記憶された制御プログラムの修正(又は変更)を行う。しかしながら、デコード部37は、第5入賞口センサS8の削除に伴う物理的な変更(削除)がないため、デコード基板40をそのまま使用することが可能である。そして、処理基板38、デコード基板40、ポート基板39を信号線で接続して主制御部34を形成することにより、該主制御部34は前述同様に制御可能な状態となる。
【0055】
以上のように、第5入賞口センサS8を追加又は削除する場合、ポート部36や処理部35に対しては、プリント線を追加又は削除するなどの変更が生じる。一方で、デコード部37に対しては、プリント線を追加又は削除するなどの変更が生じていない。従って、主制御部34を独立分離可能に構成することで物理的な変更が生じるポート基板39(39b)、処理基板38(38a)のみを交換し、物理的な変更が生じないデコード基板40はそのまま使用することが可能となる。
【0056】
従って、本実施形態によれば、以下に示す効果を得ることができる。
(1) 主制御部34は、処理部35が処理基板38に、ポート部36がポート基板39に、デコード部37がデコード基板40に分けて設けられ、該各基板38〜40単位で各部35〜37が独立分離可能となるように構成した。そのため、パチンコ機10の仕様変更などが生じた場合には、変更が必要な基板は交換し、変更が不要な基板はそのまま継続して使用することが可能である。即ち、従来のように、制御基板自体を新たな制御基板に変更(交換)する必要がない。従って、パチンコ機10に関するコスト増大を抑制することができる。
【0057】
(2) また、主制御部34に故障が発生した場合でも、各基板38〜40毎に故障をチェックすればよく、従来のように、主制御部34が1枚の基板で形成されている場合に比して、故障箇所の特定が容易になる。そのため、メンテナンス性の向上に貢献することができる。また、故障した基板のみを交換すればよいので、その他の故障していない基板については継続して使用することができる。従って、この点からもパチンコ機10に関するコスト増大の抑制に貢献することができる。
【0058】
(3) また、近時においては、資源の有効利用が広く叫ばれているため、パチンコ機10などの遊技機においても、使用できる部品を再利用(流用)することが考えられている。そのため、主制御部34を、各基板38〜40単位で独立分離可能に構成することにより、各基板38〜40の汎用性を確保し、再利用に好適に対応可能なパチンコ機10を提供することができる。従って、この点からもパチンコ機10に関するコスト増大の抑制に貢献することができる。
【0059】
(4)また、パチンコ機10では、主制御部34が実行する処理内容(制御内容)については機種に関係なく略共通している。その一方で、主制御部34からの指示を受けて具体的な制御を実行する図柄基板30、ランプ基板31、音声基板33などのサブ制御手段側は、各制御対象に応じて処理内容(制御内容)が多種多様であり、基板上に設けられる各種電子部品も処理内容に左右される。そのため、仕様変更時、主制御部34については一部の変更を行えば継続使用可能となる一方で、サブ制御手段側については変更を加えるよりは全体を交換した方が効率が良い場合が多い。従って、このような汎用性の高い主制御部34を、各基板38〜40単位で独立分離可能に構成することで、パチンコ機10に関するコスト増大の抑制に貢献することができる。
【0060】
(5) また、主制御部34では、処理部35、ポート部36及びデコード部37が夫々の役割を担うことによって一連の処理が実行されている。そして、仕様変更時には、この処理の単位で電子部品やプリント線などを追加又は削除する必要が生じてくる。そのため、主制御部34を、処理の単位で独立分離可能にすることで、仕様変更時などには、継続使用できる基板と交換が必要な基板を明確に差別化することができる。従って、この点からもパチンコ機10に関するコスト増大の抑制に貢献することができる。
【0061】
(第2の実施形態)
以下、本発明をその一種であるパチンコ遊技機(以下、「パチンコ機」という。)に具体化した第2の実施形態を図1,図2及び図5に基づき説明する。なお、以下に説明する実施形態では既に説明した実施形態と同一構成(又は同一内容)には同一符号を付すなどして、その重複した説明を省略又は簡略する。
【0062】
本実施形態のパチンコ機10は、各ポートP1〜P6が複数枚(本実施形態では2枚)の基板に分けて設けられ、該基板単位でポート部36が独立分離可能となるように構成されている。即ち、主制御部34は、夫々が独立した処理基板38、第1のポート基板62、第2のポート基板63、デコード基板40の4枚の基板を信号線などで接続して形成されている。従って、本実施形態において、主制御部34は、処理基板38、第1のポート基板62、第2のポート基板63及びデコード基板40の単位で、処理部35、ポート部36、及びデコード部37が独立分離可能(本実施形態では4分割)とされている。
【0063】
以下、第1のポート基板62及び第2のポート基板63について詳しく説明する。
前記第1のポート基板62には、第1のポート部60が設けられている。本実施形態の第1のポート部60には、パチンコ機10の機種に対して(又は機種に関係なく)共通の制御基板が接続される共通ポートが設けられている。具体的に言えば、第1のポート部60には、払出し基板32が接続される出力ポートP1、図柄基板30が接続される出力ポートP2、ランプ基板31が接続される出力ポートP3、音声基板33が接続される出力ポートP4が設けられている。「共通」とは、パチンコ機10の機種に関係なく、遊技を制御する上で必要不可欠なものであることを示している。具体例を挙げると、パチンコ機10では図柄組み合わせゲームを行うための図柄表示装置20が設けられているため、該図柄表示装置20の種類(例えば、液晶式、機械式)に関係なく、制御を行う図柄基板30が必要不可欠なものとなる。従って、例えば、制御基板においては基板構成(処理内容、電子部品、配線など)が同一の場合及び異なる場合の何れでも良い。
【0064】
一方、第2のポート基板63には、第2のポート部61が設けられている。本実施形態の第2のポート部61には、パチンコ機10の機種に対して(又は機種に関係なく)専用のセンサ、アクチュエータなどが接続される専用ポートが設けられている。具体的に言えば、第2のポート部61には、アクチュエータ回路ACが接続される出力ポートP5、及び賞球情報入力回路SCが接続される入力ポートP6が設けられている。これらのアクチュエータ回路ACや賞球情報入力回路SCは、前述のように仕様変更に伴って、アクチュエータやセンサなどが追加又は削除される可能性が高くなっている。「専用」とは、パチンコ機10の機種に対して、遊技を制御する際にその機種においてのみ必要不可欠なものであることを示している。具体例を挙げると、遊技盤13に配設される演出用可動体を作動させるためのアクチュエータは、可動演出を行う機種においてのみ必要不可欠なものとなり、可動演出を行わない機種においては不要なものとなる。
【0065】
従って、本実施形態のパチンコ機10では、パチンコ機10の仕様変更に伴って、主制御部34は次のように変更される。
前記遊技領域13aに可動体を有する役物を追加する場合には、前述同様に、出力ポートP7とセレクト回路51を追加する必要がある。そのため、本実施形態では、デコード基板40aと、出力ポートP7が追加されて設計された新たな第2のポート基板63aを用意する。そして、デコード基板40をデコード基板40aに交換すると共に、第2のポート基板63を第2のポート基板63aに交換する。その結果、物理的な電子部品の変更(又は追加)がない処理基板38及び第1のポート基板62をそのまま使用することが可能となる。一方、前記役物を削除する場合も同様に、物理的な電子部品の変更(削除)がない処理基板38及び第1のポート基板62をそのまま使用することが可能となる。
【0066】
また、第5入賞口センサS8を追加する場合には、前述同様に、第5入賞口センサS8と入力ポートP6、及び入力ポートP6とCPU41を接続する必要がある。そのため、本実施形態では、処理基板38aと、所定のプリント線が追加されて設計された新たな第2のポート基板63aを用意する。そして、処理基板38を処理基板38aに交換すると共に、第2のポート基板63を第2のポート基板63aに交換する。その結果、プリント線を追加する必要がないデコード基板40及び第1のポート基板62をそのまま使用することが可能となる。一方、前記第5入賞口センサS8を削除する場合も同様に、プリント線を削除する必要がないデコード基板40及び第1のポート基板62をそのまま使用することが可能となる。
【0067】
従って、本実施形態によれば、前記第1の実施形態の効果(1)〜(5)と同様の効果に加えてさらに以下に示す効果を得ることができる。
(6) ポート部36は、共通ポートが設けられる第1のポート基板62と専用ポートが設けられる第2のポート基板63の単位で独立分離可能となるように構成した。そのため、ポート部36の各ポートP1〜P6を、パチンコ機10の機種に対して共通使用できるポートと専用使用されるポートに分類することで、仕様変更時などに変更が必要となる割合が高いポート部36において継続使用できる部分(第1のポート基板62)を作り出すことができる。従って、パチンコ機10に関するコスト増大をさらに抑制することができる。
【0068】
なお、前記各実施形態は以下のように変更してもよい。
・ 前記各実施形態では、主制御部34の処理部35、ポート部36及びデコード部37が独立分離可能となるように複数の基板に設けているが、各基板30〜33の処理部、ポート部及びデコード部が独立分離可能となるように複数の基板に設けても良い。
【0069】
・ 前記各実施形態において、主制御部34は、処理部35を単一の基板に設ける一方で、ポート部36及びデコード部37を単一の基板に設け、該基板単位(2枚の基板)で前記各部35〜37が独立分離可能(2分割)となるように構成しても良い。即ち、図6に示すように、処理部35を処理基板38に設け、ポート部36及びデコード部37を制御基板70に設けても良い。なお、図6は、パチンコ機10の各種構成部材及び各種基板の接続態様を示す概略図である。このような構成としても、前記第1の実施形態の効果(1)〜(4)と同様の効果を得ることができる。さらに、パチンコ機10の仕様変更により、例えば、第3アクチュエータA3を追加又は削除する場合においては、1枚の制御基板70のみを変更すれば良く、作業性を向上させることができる。
【0070】
・ 前記各実施形態において、ポート部36の構成を出力ポートP1〜P5のみの構成としても良い。即ち、入力ポートP6を省略しても良い。この場合、CPU41は、入力ポートとしての機能を有することを前提に、賞球情報入力回路SCを介して入賞信号N1〜N7が直接的に入力される構成となる。又は、入力ポートP6が処理基板38の処理部35に設けられていても良い。
【0071】
・ 前記各実施形態では、各部35〜37,60,61の処理を司る主要部分の構成のみが各基板38〜40,62,63に設けられているが、各基板38〜40,62,63には前記各部35〜37,60,61の主要部分に加えて他の構成(電子部品)が設けられていても良い。即ち、主制御部34は、前記各部35〜37,60,61の主要部分単位(=主要部分が設けられた基板単位)で独立分離可能となるように形成されていても良い。
【0072】
・ 前記各実施形態において、主制御部34を独立分離させるための構成は任意に変更しても良い。例えば、前記各実施形態において、デコード部37を、デコード回路44及び各セレクト回路46〜49が設けられる第1のデコード基板と、デコード回路45及びセレクト回路50が設けられる第2のデコード基板でさらに分けても良い。また、前記第2の実施形態において、ポート部36を、3枚や4枚などの基板に分けても良い。
【0073】
・ 前記各実施形態では、各ポートP1〜P6が、各種信号(制御信号M1〜M5、入賞信号N1〜N7)の入力及び出力のうちいずれか一方のみを行うようになっていたが、各ポートP1〜P6に代えて、各種信号の入力及び出力を行う入出力ポートを用いても良い。
【0074】
・ 前記各実施形態では、各基板同士が入力側コネクタ又は出力側コネクタを介して所定の信号線で接続されているが、各基板上のコネクタ同士を直接接続しても良い。
【0075】
・ 前記各実施形態において、処理部35、ポート部36、及びデコード部37における主要部分の構成は任意に変更しても良い。例えば、処理部35の主要部分を、複数のROMやRAMを設けて構成しても良い。
【0076】
・ 前記第2の実施形態において、第1のポート部60と第2のポート部61に設けられるポートの種類は任意に変更しても良い。例えば、第1,第2アクチュエータA1,A2が接続される出力ポートP5を第1のポート部60に設ける一方で、第3アクチュエータA3が接続される出力ポートP7を第2のポート部61に設けても良い。
【0077】
次に、前記実施形態及び別例から把握できる技術的思想を以下に追記する。
(イ) 所定の演算処理を実行する処理部と、前記処理部が各種信号を出力する際に使用するポート部と、前記処理部からのアドレス信号をデコードし、所定の信号を生成するデコード部とを有する制御手段を備え、前記制御手段は、前記処理部、ポート部及びデコード部が複数の基板に分けて設けられ、該基板単位で前記処理部、ポート部及びデコード部が独立分離可能となるように構成された遊技機。
【0078】
(ロ) 前記ポート部には、複数の出力ポートが設けられており、前記ポート部は、前記各出力ポートが複数の基板に分けて設けられ、該基板単位で前記各出力ポートが独立分離可能となるように構成された前記技術的思想(イ)に記載の遊技機。
【0079】
(ハ) 前記ポート部には、複数の出力ポートが設けられており、前記各出力ポートには、前記処理部からの制御信号に基づき制御される制御部品が接続されるようになっていると共に、前記各出力ポートは、遊技機の機種に対して共通の制御部品が接続される共通ポートと遊技機の機種に対して専用の制御部品が接続される専用ポートに分類され、前記ポート部は、前記共通ポートと専用ポートが別々の基板に分けて設けられ、該基板単位で前記共通ポートと専用ポートが独立分離可能となるように構成された前記技術的思想(イ)又は(ロ)に記載の遊技機。
【0080】
(ニ) 前記制御手段は、前記処理部、ポート部及びデコード部が別々の基板に分けて設けられ、該基板単位で前記処理部、ポート部及びデコード部が独立分離可能となるように構成された請求項1又は前記技術的思想(イ)に記載の遊技機。
【0081】
(ホ) 前記制御手段は、前記処理部が単一の基板に設けられると共に、前記ポート部及びデコード部が単一の基板に設けられ、該基板単位で前記処理部、ポート部及びデコード部が独立分離可能となるように構成された請求項1又は前記技術的思想(イ)に記載の遊技機。
【0082】
(ヘ) 前記制御手段は、遊技を統括的に制御する主制御部である請求項1〜請求項3及び前記技術的思想(イ),(ロ),(ハ)のうちいずれか一項に記載の遊技機。
【0083】
(ト) 所定の演算処理を実行する処理部と、前記処理部が各種信号を入出力する際に使用するポート部と、前記処理部からのアドレス信号をデコードし、所定の信号を生成するデコード部とを有する制御手段を備え、前記制御手段は、前記処理部、ポート部及びデコード部を構成する主要部分が複数の基板に分けて設けられ、該基板単位で前記処理部、ポート部及びデコード部を構成する主要部分が独立分離可能となるように構成された遊技機。
【0084】
(チ) 所定の演算処理を実行する処理部と、前記処理部が各種信号を出力する際に使用するポート部と、前記処理部からのアドレス信号をデコードし、所定の信号を生成するデコード部とを有する制御手段を備え、前記制御手段は、前記処理部、ポート部及びデコード部を構成する主要部分が複数の基板に分けて設けられ、該基板単位で前記処理部、ポート部及びデコード部を構成する主要部分が独立分離可能となるように構成された遊技機。
【0085】
【発明の効果】
本発明によれば、遊技機に関するコスト増大を抑制することができる。
【図面の簡単な説明】
【図1】パチンコ機の機表側を示す正面図。
【図2】パチンコ機の機裏側を示す背面図。
【図3】第1の実施形態における主制御部の具体的な構成を示すブロック図。
【図4】同じく、(a)は、第5入賞口センサの追加前の入力ポートと各センサの接続態様を示す要部拡大図、(b)は、第5入賞口センサの追加後の入力ポートと各センサの接続態様を示す要部拡大図。
【図5】第2の実施形態における主制御部の具体的な構成を示すブロック図。
【図6】別例における主制御部の構成を示す概略図。
【符号の説明】
A1…制御部品としての第1アクチュエータ、A2…制御部品としての第2アクチュエータ、AC…制御部品としてのアクチュエータ回路、AS…アドレス信号、M1〜M5…信号としての制御信号、N1〜N7…信号(検出結果)としての入賞信号、P1〜P4…共通ポート(ポート)としての出力ポート、P5…専用ポート(ポート)としての出力ポート、P6…専用ポート(ポート)としての入力ポート、S1…検出部品としての始動入賞口センサ、S2…検出部品としてのカウントセンサ、S3…検出部品としての特定通過カウントセンサ、S4〜S7…検出部品としての第1〜第4入賞口センサ、SC…検出部品としての賞球情報入力回路、SL1〜SL6…所定の信号としてのセレクト信号、10…遊技機としてのパチンコ遊技機、30…制御部品としての図柄制御基板、31…制御部品としてのランプ制御基板、32…制御部品としての払出し制御基板、33…制御部品としての音声制御基板、34…制御手段としての主制御部、35…処理部、36…ポート部、37…デコード部、38…基板としての処理基板、39…基板としてのポート基板、40…基板としてのデコード基板、62…基板としての第1のポート基板、63…基板としての第2のポート基板、70…基板としての制御基板。
Claims (3)
- 所定の演算処理を実行する処理部と、前記処理部が各種信号を入出力する際に使用するポート部と、前記処理部からのアドレス信号をデコードし、所定の信号を生成するデコード部とを有する制御手段を備え、
前記制御手段は、前記処理部、ポート部及びデコード部が複数の基板に分けて設けられ、該基板単位で前記処理部、ポート部及びデコード部が独立分離可能となるように構成された遊技機。 - 前記ポート部には、複数のポートが設けられており、該各ポートは、前記各種信号の入力及び出力のうち少なくともいずれか一方を行うことが可能とされており、
前記ポート部は、前記各ポートが複数の基板に分けて設けられ、該基板単位で前記各ポートが独立分離可能となるように構成された請求項1に記載の遊技機。 - 前記ポート部には、複数のポートが設けられており、該各ポートは、前記各種信号の入力及び出力のうち少なくともいずれか一方を行うことが可能とされており、
前記各ポートには、前記処理部からの制御信号に基づき制御される制御部品及び被検出体を検出して該検出結果を前記処理部に出力する検出部品のうち少なくともいずれか一方が接続されるようになっていると共に、前記各ポートは、遊技機の機種に対して共通の制御部品及び検出部品のうち少なくともいずれか一方が接続される共通ポートと、遊技機の機種に対して専用の制御部品及び検出部品のうち少なくともいずれか一方が接続される専用ポートに分類され、
前記ポート部は、前記共通ポートと専用ポートが別々の基板に分けて設けられ、該基板単位で前記共通ポートと専用ポートが独立分離可能となるように構成された請求項1又は請求項2に記載の遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221615A JP4313004B2 (ja) | 2002-07-30 | 2002-07-30 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221615A JP4313004B2 (ja) | 2002-07-30 | 2002-07-30 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004057584A true JP2004057584A (ja) | 2004-02-26 |
JP4313004B2 JP4313004B2 (ja) | 2009-08-12 |
Family
ID=31941879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002221615A Expired - Fee Related JP4313004B2 (ja) | 2002-07-30 | 2002-07-30 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4313004B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011083416A (ja) * | 2009-10-15 | 2011-04-28 | Kyoraku Sangyo Kk | 遊技機 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5983261A (ja) * | 1982-11-04 | 1984-05-14 | Sharp Corp | マイクロコンピユ−タシステム |
JPH02216510A (ja) * | 1989-01-31 | 1990-08-29 | Brother Ind Ltd | ディジタル電子回路装置 |
JPH05128063A (ja) * | 1991-10-31 | 1993-05-25 | Matsushita Electric Ind Co Ltd | データのシリアル転送方式 |
JPH11290529A (ja) * | 1998-04-09 | 1999-10-26 | Sankyo Kk | 遊技機 |
JP2001310054A (ja) * | 2000-04-28 | 2001-11-06 | Sankyo Kk | 遊技機 |
JP2002035383A (ja) * | 2000-07-25 | 2002-02-05 | Heiwa Corp | 遊技機 |
JP2002126197A (ja) * | 2000-10-27 | 2002-05-08 | Heiwa Corp | 遊技機 |
-
2002
- 2002-07-30 JP JP2002221615A patent/JP4313004B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5983261A (ja) * | 1982-11-04 | 1984-05-14 | Sharp Corp | マイクロコンピユ−タシステム |
JPH02216510A (ja) * | 1989-01-31 | 1990-08-29 | Brother Ind Ltd | ディジタル電子回路装置 |
JPH05128063A (ja) * | 1991-10-31 | 1993-05-25 | Matsushita Electric Ind Co Ltd | データのシリアル転送方式 |
JPH11290529A (ja) * | 1998-04-09 | 1999-10-26 | Sankyo Kk | 遊技機 |
JP2001310054A (ja) * | 2000-04-28 | 2001-11-06 | Sankyo Kk | 遊技機 |
JP2002035383A (ja) * | 2000-07-25 | 2002-02-05 | Heiwa Corp | 遊技機 |
JP2002126197A (ja) * | 2000-10-27 | 2002-05-08 | Heiwa Corp | 遊技機 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011083416A (ja) * | 2009-10-15 | 2011-04-28 | Kyoraku Sangyo Kk | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP4313004B2 (ja) | 2009-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4444133B2 (ja) | 遊技機 | |
JP6950965B2 (ja) | 遊技機 | |
JP4597813B2 (ja) | 遊技機 | |
JP2005131027A (ja) | 遊技機 | |
JP2008043613A (ja) | 遊技機 | |
JP2005040534A (ja) | 遊技機 | |
JP2008018021A (ja) | 遊技機 | |
JP2005124941A (ja) | 遊技機 | |
JP5653591B2 (ja) | 遊技機 | |
JP4666466B2 (ja) | パチンコ遊技機 | |
JP2006006828A (ja) | パチンコ機 | |
JP4768063B2 (ja) | 遊技機 | |
JP5449917B2 (ja) | 遊技機 | |
JP4598015B2 (ja) | 遊技機 | |
JP2005224379A (ja) | 遊技機 | |
JP4469546B2 (ja) | 遊技機 | |
JP2004057584A (ja) | 遊技機 | |
JP4505177B2 (ja) | 遊技機 | |
JP2005118288A (ja) | 遊技機 | |
JP5070244B2 (ja) | 遊技機 | |
JP4701432B2 (ja) | 遊技機 | |
JP2007252520A (ja) | パチンコ機 | |
JP5032763B2 (ja) | 遊技機 | |
JP4587209B2 (ja) | ゲーム装置 | |
JP2005224595A (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050610 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4313004 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150522 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |