JP2003284852A

JP2003284852A - 遊技機

Info

Publication number: JP2003284852A
Application number: JP2002088923A
Authority: JP
Inventors: Katsuhiro Ikeda; 勝弘池田
Original assignee: JB KK
Current assignee: JB KK
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2003-10-07

Abstract

(57)【要約】【課題】遊技機において、ＶＤＰの機能を十分に利用
した高度な画像表示を行いつつ、主制御基板との間で通
信漏れが発生したり、試験信号の出力タイミングにずれ
が発生する不都合を回避できる。【解決手段】パチンコ遊技機１は、図柄を変動表示可
能な特別図柄表示器７と、該特別図柄表示器７における
図柄変動パターンおよび停止図柄を指定する主制御基板
１４と、該主制御基板１４から送信される指定コマンド
を受信し、該受信コマンドに応じて前記図柄表示器７を
表示制御する図柄表示制御基板１５と、該図柄表示制御
基板１５の動作状況を、予め規定された試験信号として
出力する試験端子２８とを備えており、前記図柄表示制
御基板１５は、少なくとも、前記試験端子２８に対する
試験信号出力処理と、前記特別図柄表示器７の画像表示
処理とを個別に実行する複数のＣＰＵ２６、２７を備え
て構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ遊技機、
パチスロ遊技機等の遊技機に関し、詳しくは、図柄表示
制御基板を備えた遊技機の技術分野に属するものであ
る。

【０００２】

【従来の技術】近年、液晶パネル等の図柄表示器を搭載
し、該図柄表示器における図柄変動表示によって大当り
抽選を演出する遊技機が広く普及している。この種の遊
技機は、図柄表示器における図柄変動パターンおよび停
止図柄を指定する主制御基板と、図柄表示器を表示制御
する図柄表示制御基板とを別々に備えており、該図柄表
示制御基板は、上記主制御基板から送信される指定コマ
ンドを受信し、該受信コマンドに応じて図柄表示器を表
示制御するように構成される。ところで、パチンコ遊技
機、パチスロ遊技機等の遊技機は、新機種の販売に際
し、所定の検査機関で試験を受けることが義務付けられ
ている。この試験においては、図柄表示制御基板（図柄
表示器）の動作状況を試験信号として取り出すため、こ
の種の遊技機では、上記試験信号の出力処理を行う試験
信号出力処理プログラムと、試験信号を出力する試験端
子とを備える必要がある。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の遊技機においては、主制御基板との通信処理、図柄
表示器の画像表示処理、試験信号の出力処理等の多くの
処理を、図柄表示制御基板に設けられる１つのＣＰＵ
（Central Processing Unit：中央処理装置）で行って
いるため、下記に示すような問題がある。（１）上記ＣＰＵの負荷が大きいため、ＶＤＰ（Video
Display Processor：画像処理ＩＣ）の機能を十分に発
揮できない。（２）上記ＣＰＵにおいて画像表示処理を優先した場
合、主制御基板との間で通信漏れが発生したり、試験信
号の出力タイミングにずれが発生する可能性がある。（３）新機種の開発に際し、通信仕様や試験仕様に変更
がなくても、プログラム全体の再構築が必要になるた
め、表示制御プログラムのみを変更する場合に比べ、バ
グが発生する可能性が高くなると共に、バグの発見が難
しくなる。

【０００４】

【課題を解決するための手段】本発明は、上記の如き実
情に鑑みこれらの課題を解決することを目的として創作
されたものであって、図柄を変動表示可能な図柄表示器
と、該図柄表示器における図柄変動パターンおよび停止
図柄を指定する主制御基板と、該主制御基板から送信さ
れる指定コマンドを受信し、該受信コマンドに応じて前
記図柄表示器を表示制御する図柄表示制御基板と、該図
柄表示制御基板の動作状況を、予め規定された試験信号
として出力する試験端子とを備える遊技機において、前
記図柄表示制御基板は、少なくとも、前記試験端子に対
する試験信号出力処理と、前記図柄表示器の画像表示処
理とを個別に実行する複数のＣＰＵを備えることを特徴
とする。つまり、画像表示処理を専ら行うＣＰＵを備え
ることにより、ＶＤＰの機能を十分に利用した高度な画
像表示を行うことができる。また、試験信号出力処理を
別のＣＰＵで行うことにより、主制御基板との間で通信
漏れが発生したり、試験信号の出力タイミングにずれが
発生する不都合を回避できる。また、試験信号出力処理
プログラムと画像表示処理プログラムを別々に開発でき
るため、開発効率を高めることができる。また、新機種
の開発に際し、通信仕様や試験仕様に変更がない場合に
は、試験信号出力処理プログラムの流用が可能になるた
め、新機種開発時にプログラム全体を再構築していた従
来に比べ、バグの発生を抑制できるうえに、バグの発見
を容易にすることができる。また、前記図柄表示制御基
板は、前記主制御基板との通信処理および前記試験信号
出力処理を実行する主ＣＰＵと、前記画像表示処理を実
行する副ＣＰＵとを備えることを特徴とする。この場合
においては、仕様変更が少ない通信処理および試験信号
出力処理を主ＣＰＵで担当することにより、ＣＰＵ、Ｒ
ＯＭ等の流用が容易になり、また、副ＣＰＵを画像表示
処理専用とすることにより、表現力豊かな画像表示を行
うことができる。また、前記主ＣＰＵには、通信処理プ
ログラムおよび試験信号出力処理プログラムを格納する
ＲＯＭが内蔵されていることを特徴とする。この場合に
おいては、通信仕様および試験仕様が共通な機種との間
で主ＣＰＵおよびＲＯＭの流用が容易になり、図柄表示
制御基板の製造コストを削減することができる。また、
前記主ＣＰＵは、前記主制御基板から送信される指定コ
マンドを、７本のデータ信号線を介して入力することを
特徴とする。この場合においては、データ信号線が８本
であった従来に比べ、基板構成が簡素になり、コストダ
ウンを図ることができる。また、前記図柄表示制御基板
は、前記複数のＣＰＵをリセットするリセット回路を備
えることを特徴とする。この場合においては、各ＣＰＵ
毎にリセット回路を設ける場合に比べ、基板構成が簡素
になり、コストダウンを図ることができる。また、前記
リセット回路は、前記副ＣＰＵをリセットした後、前記
主ＣＰＵをリセットすることを特徴とする。この場合に
おいては、コマンド経路の下流側である副ＣＰＵからリ
セットすることにより、主ＣＰＵ側のイニシャライズ処
理を問題なく行うことができる。

【０００５】

【発明の実施の形態】次に、本発明の実施の形態の一つ
を図面に基づいて説明する。図面において、１はパチン
コ遊技機であって、該パチンコ遊技機１は、パチンコ島
の遊技球還元経路から供給される遊技球を貯溜する遊技
球タンク２と、該遊技球タンク２から遊技球を払い出す
払出装置３と、該払出装置３から払い出された遊技球を
貯溜する上皿４と、該上皿４から送り込まれる遊技球を
発射する発射装置５と、該発射装置５から発射された遊
技球を入賞口６ａ、始動入賞口６ｂ、ゲート６ｃ、大入
賞口６ｄまたはアウト口６ｅに導く遊技盤６と、該遊技
盤６において特別図柄を変動表示する特別図柄表示器
（液晶表示器）７と、前記遊技盤６において普通図柄を
変動表示する普通図柄表示器（ＬＥＤ表示器）８と、遊
技状態に応じて発光表示を行う発光表示ランプ（ＬＥ
Ｄ）９と、遊技状態に応じて効果音を発生させるスピー
カ１０と、前記上皿４における余剰球を貯溜する下皿１
１と、遊技球の貸し出し操作を行う貸出操作部１２とを
備えて構成される。パチンコ遊技機１の一側部には、プ
リペイドカードユニット１３が並設されており、該ユニ
ット１３のカード挿入口１３ａにプリペイドカードを挿
入した上、前記貸出操作部１２を操作することにより、
払出装置３から所定数の遊技球が貸し出され、パチンコ
遊技が可能になる。

【０００６】次に、パチンコ遊技機１の基本動作を説明
する。上皿４に遊技球が溜った状態で発射装置５の発射
ハンドル５ａを回し操作すると、遊技盤６に向けて遊技
球が発射される。発射された遊技球が入賞口６ａ（始動
入賞口６ｂ、大入賞口６ｄを含む）に入賞した場合は、
所定個数の遊技球が賞品球として払出装置３から払い出
される。また、遊技球がゲート６ｃを通過した場合は、
普通図柄表示器８において普通図柄の変動表示が行わ
れ、その停止図柄が所定の当たり図柄である場合は、始
動入賞口６ｂに設けられる普通電動役物が所定時間に亘
って開放動作される。また、遊技球が始動入賞口６ｂに
入賞した場合は、特別図柄表示器７において特別図柄の
変動表示が行われ、その停止図柄が揃った場合は、大当
り（特定遊技状態）となり、大入賞口６ｄに設けられる
特別電動役物が開放動作される。この開放動作は、所定
時間の経過（例えば３０秒）もしくは所定個数の入賞
（例えば１０球）を条件として終了するが、開放動作中
に入賞した遊技球が大入賞口６ｄ内のＶゾーン（図示せ
ず）を通過した場合は、上記開放動作が所定のラウンド
数（例えば１５ラウンド）を限度として繰り返される。

【０００７】図３は、パチンコ遊技機の制御系全体を示
すブロック図である。この図に示すように、パチンコ遊
技機１は、制御基板として、主制御基板１４、図柄表示
制御基板１５、音制御基板１６、ランプ制御基板１７、
払出制御基板１８および発射モータ制御基板１９を備え
る。主制御基板１４には、遊技球の入賞口６ａへの入賞
を検出する入賞口スイッチＳＷ１、始動入賞口６ｂへの
入賞を検出する始動入賞口スイッチＳＷ２、ゲート６ｃ
の通過を検出するゲートスイッチＳＷ３、大入賞口６ｄ
への入賞を検出する大入賞口スイッチＳＷ４、Ｖゾーン
の通過を検出するＶスイッチＳＷ５等のスイッチ類と、
特別電動役物を開閉動作させる特別電動役物ソレノイド
ＳＯＬ１、普通電動役物を開閉動作させる普通電動役物
ソレノイドＳＯＬ２等のソレノイド類と、上記制御基板
１５〜１８とが接続されており、上記各スイッチＳＷ１
〜ＳＷ５の検出信号に応じて、特別図柄抽選処理、普通
図柄抽選処理、特別図柄指定コマンド送信処理、普通図
柄指定コマンド送信処理、効果音指定コマンド送信処
理、ランプ表示指定コマンド送信処理、払出指定コマン
ド送信処理、ソレノイド駆動処理等の処理が行われる。

【０００８】特別図柄抽選処理は、始動入賞口スイッチ
ＳＷ２の入賞検出に応じて実行されるもので、乱数を用
いた大当り／外れの決定処理、停止図柄（例えば３つ）
の決定処理、図柄変動パターンの決定処理等が含まれ
る。普通図柄抽選処理は、ゲートスイッチＳＷ３の通過
検出に応じて実行されるもので、乱数を用いた当り／外
れの決定処理や停止図柄（例えば２つ）の決定処理が含
まれる。特別図柄指定コマンド送信処理は、上記特別図
柄抽選処理において決定した図柄変動パターンや停止図
柄を、所定のコマンドとして図柄表示制御基板１５に送
信するためのもので、これを受信した図柄表示制御基板
１５は、受信コマンドに応じて特別図柄表示器７の表示
制御を行う。普通図柄指定コマンド送信処理は、上記普
通図柄抽選処理において決定した停止図柄を、所定のコ
マンドとしてランプ制御基板１７に送信するためのもの
で、これを受信したランプ制御基板１７は、受信コマン
ドに応じて普通図柄表示器８の表示制御を行う。効果音
指定コマンド送信処理は、上記図柄変動パターン等に対
応する効果音パターンを、所定のコマンドとして音制御
基板１６に送信するためのもので、これを受信した音制
御基板１６は、受信コマンドに応じてスピーカ１０から
効果音を発生させる。ランプ表示指定コマンド送信処理
は、上記図柄変動パターン等に対応するランプ表示パタ
ーンを、所定のコマンドとしてランプ制御基板１７に送
信するためのもので、これを受信したランプ制御基板１
７は、受信コマンドに応じて発光表示ランプ９の発光制
御を行う。払出指定コマンド送信処理は、スイッチＳＷ
１、ＳＷ２、ＳＷ４の入賞検出に応じて実行されるもの
で、各入賞口に対応する賞品球の払出個数を、所定のコ
マンドとして払出制御基板１８に送信する。また、ソレ
ノイド駆動処理は、特別図柄抽選や普通図柄抽選の結果
に応じてソレノイドＳＯＬ１、ＳＯＬ２の駆動制御を行
うものである。

【０００９】払出制御基板１８には、玉切れスイッチ２
０、払出センサ２１、払出モータ２２等が接続されてお
り、上記主制御基板１４からの払出指定コマンドに応じ
て遊技球の払い出しを行う他、プリペイドカードユニッ
ト１３からの貸出指定コマンドに応じて遊技球の払い出
しを行う。また、発射モータ制御基板１９には、発射ス
イッチ２３、タッチセンサ２４、発射モータ２５等が接
続されており、発射スイッチ２３およびタッチセンサ２
４がＯＮのとき、発射モータ２５の駆動により発射装置
５を動作させる。

【００１０】図４は、図柄表示制御基板を示すブロック
図である。この図に示すように、図柄表示制御基板１５
は、主ＣＰＵ２６および副ＣＰＵ２７を備える。主ＣＰ
Ｕ２６は、主制御基板１４との通信処理や、試験端子２
８に対する試験信号出力処理を行うためのもので、通信
処理プログラムおよび試験信号出力処理プログラムを格
納するＲＯＭ（read Only Memory）と、その実行領域で
あるＲＡＭ（Random Access Memory）が内蔵されてい
る。これにより、通信仕様および試験仕様が共通な機種
との間で主ＣＰＵ２６およびＲＯＭの流用が容易にな
り、図柄表示制御基板１５の製造コストを削減すること
が可能になる。

【００１１】通信処理は、主制御基板１４が送信した指
定コマンドを、入力インタフェース回路２９を介して受
信する一方向通信処理であり、主制御基板１４から所定
ビット単位で送信される指定コマンド（所定ビット＋所
定ビット）を、ストローブ信号による割込みで受信処理
する。本実施形態では、７本のデータ信号線（ＤＡＴＡ
１〜ＤＡＴＡ７）と１本の転送信号線（ＳＴＢ）を用い
て指定コマンドを受信しており、その結果、データ信号
線が８本であった従来に比べ、基板構成が簡素になり、
コストダウンを図ることが可能になる。

【００１２】試験端子２８は、所定の検査機関で試験を
受ける際に使用されるものであり、図柄表示制御基板１
５の動作状況を、規定の試験信号（大当り信号、図柄変
動信号、図柄停止信号等）として出力することが要請さ
れている。試験信号出力処理は、この要請に応えるため
のもので、規定の試験信号が所定のタイミングで出力さ
れるように出力処理を行う。因みに、試験信号は、主Ｃ
ＰＵ２６と試験端子２８との間に介在する試験端子用出
力ＩＣ３０によって生成される。また、試験端子２８
は、６８ピンのコネクタであり、図柄表示制御基板１５
に４個まで設けることができる。

【００１３】副ＣＰＵ２７は、主制御基板１４からの指
定コマンドに応じて特別図柄表示器７の画像表示処理を
行うためのもので、画像表示処理プログラムは、外部の
プログラムＲＯＭ３１に格納される。上記画像表示処理
は、主ＣＰＵ２６が受信した指定コマンドに対応する表
示指令を、フレーム単位でＶＤＰ３２に順次出力する処
理であり、表示指令を受けたＶＤＰ３２は、指令内容に
応じて図柄データＲＯＭ３３から図柄データを読み出す
と共に、指定された画像処理を施した上、デジタルＲＧ
Ｂ信号として特別図柄表示器７に出力する。一般に、主
制御基板１４が送信する指定コマンドは、図柄変動パタ
ーン、停止図柄（３つ）、図柄停止タイミング、大当り
時の演出表示、大当り時の各ラウンド表示（１〜１５）
等の多くの指定項目を含み、これらを逐次処理する図柄
表示制御基板１５においては、その処理負荷が大きくな
るが、本発明の図柄表示制御基板１５は、画像表示処理
を専ら実行する副ＣＰＵ２７を備えることにより、前記
通信処理や試験信号出力処理に悪影響を及ぼすことな
く、ＶＤＰ３２の機能を十分に発揮した高度な画像表示
を行うことが可能になる。

【００１４】図柄表示制御基板１５は、さらに、特別図
柄表示器７のバックライト７ａを駆動させるバックライ
ト回路３４と、電源基板３５から供給される電流を変圧
して基板上の各デバイスに供給する電源回路３６と、各
デバイスのクロックパルスを生成する発振器回路３７
と、電源基板３５からのリセット信号に応じてリセット
処理を行うリセット回路３８とを備える。本実施形態の
リセット回路３８は、リセット信号を入力した場合、主
ＣＰＵ２６および副ＣＰＵ２７をリセットする。これに
より、リセット回路３８を兼用して基板構成を簡素化す
ることが可能になる。また、リセット回路３８は、副Ｃ
ＰＵ２７をリセットした後、主ＣＰＵ２６をリセットす
るように構成される。これにより、コマンド経路の下流
側である副ＣＰＵ２７からリセットが行われ、主ＣＰＵ
２６のイニシャライズ処理を外乱なく行うことが可能に
なる。

【００１５】叙述の如く構成されたものにおいて、パチ
ンコ遊技機１は、図柄を変動表示可能な特別図柄表示器
７と、該特別図柄表示器７における図柄変動パターンお
よび停止図柄を指定する主制御基板１４と、該主制御基
板１４から送信される指定コマンドを受信し、該受信コ
マンドに応じて前記図柄表示器７を表示制御する図柄表
示制御基板１５と、該図柄表示制御基板１５の動作状況
を、予め規定された試験信号として出力する試験端子２
８とを備えており、前記図柄表示制御基板１５は、少な
くとも、前記試験端子２８に対する試験信号出力処理
と、前記特別図柄表示器７の画像表示処理とを個別に実
行する複数のＣＰＵ２６、２７を備えて構成される。つ
まり、画像表示処理を専ら行うＣＰＵ２７を備えること
により、ＶＤＰ３２の機能を十分に利用した高度な画像
表示を行うことができる。また、試験信号出力処理を別
のＣＰＵ２６で行うことにより、主制御基板１４との間
で通信漏れが発生したり、試験信号の出力タイミングに
ずれが発生する不都合を回避できる。また、試験信号出
力処理プログラムと画像表示処理プログラムを別々に開
発できるため、開発効率を高めることができる。また、
新機種の開発に際し、通信仕様や試験仕様に変更がない
場合には、試験信号出力処理プログラムの流用が可能に
なるため、新機種開発時にプログラム全体を再構築して
いた従来に比べ、バグの発生を抑制できるうえに、バグ
の発見を容易にすることができる。

【００１６】また、前記図柄表示制御基板１５は、前記
主制御基板１４との通信処理および前記試験信号出力処
理を実行する主ＣＰＵ２６と、前記画像表示処理を実行
する副ＣＰＵ２７とを備えるため、仕様変更が少ない通
信処理および試験信号出力処理を主ＣＰＵ２６で担当す
ることにより、ＣＰＵやＲＯＭの流用が容易になり、ま
た、副ＣＰＵ２７を画像表示処理専用とすることによ
り、表現力豊かな画像表示を行うことができる。

【００１７】また、前記主ＣＰＵ２６には、通信処理プ
ログラムおよび試験信号出力処理プログラムを格納する
ＲＯＭが内蔵されているため、通信仕様および試験仕様
が共通な機種との間で主ＣＰＵ２６およびＲＯＭの流用
が容易になり、図柄表示制御基板１５の製造コストを削
減することができる。

【００１８】また、前記主ＣＰＵ２６は、前記主制御基
板１４から送信される指定コマンドを、７本のデータ信
号線を介して入力するため、データ信号線が８本であっ
た従来に比べ、基板構成が簡素になり、コストダウンを
図ることができる。

【００１９】また、前記図柄表示制御基板１５は、前記
複数のＣＰＵ２６、２７をリセットするリセット回路３
８を備えるため、各ＣＰＵ２６、２７毎にリセット回路
を設ける場合に比べ、基板構成が簡素になり、コストダ
ウンを図ることができる。

【００２０】また、前記リセット回路３８は、前記副Ｃ
ＰＵ２７をリセットした後、前記主ＣＰＵ２６をリセッ
トするため、コマンド経路の下流側である副ＣＰＵ２７
からリセットすることにより、主ＣＰＵ２６側のイニシ
ャライズ処理を問題なく行うことができる。

【００２１】尚、本発明は、前記実施形態に限定されな
いことは勿論であって、パチンコ遊技機の他、パチスロ
遊技機等の遊技機でも本発明が実施できることは言うま
でもない。また、前記実施形態では、指定コマンドの伝
達順序から複数のＣＰＵ２６、２７に主副の関係を持た
せたが、複数のＣＰＵを並列状に接続し、各ＣＰＵが個
別に指定コマンドを受信するように構成しても良い。以
下、２つのＣＰＵを並列状に接続した実施形態を図面に
沿って説明する。但し、第一実施形態と共通する構成に
ついては、第一実施形態の符号を援用し、詳細な説明を
省略する。

【００２２】図５は、第二実施形態における図柄表示制
御基板を示すブロック図である。この図に示すように、
第二実施形態の図柄表示制御基板１５は、入力インタフ
ェース回路２９に並列状に接続された第一ＣＰＵ３９お
よび第二ＣＰＵ４０を備える。第一ＣＰＵ３９は、前記
第一実施形態の主ＣＰＵ２６に相当し、主制御基板１４
との通信処理および試験端子２８に対する試験信号出力
処理を行う。一方、第二ＣＰＵ４０は、第一実施形態の
副ＣＰＵ２７と同様に、主制御基板１４からの指定コマ
ンドに応じて特別図柄表示器７の画像表示処理を行う
が、第一ＣＰＵ３９との通信は行わず、入力インタフェ
ース回路２９から指定コマンドを直接受信する。これに
より、第一ＣＰＵ３９と第二ＣＰＵ４０が主副の関係を
持たずに独立的に動作することになる。尚、この実施形
態においては、第二ＣＰＵ４０から第一ＣＰＵ３９への
フィードバックが不可能となるが、試験信号の生成に必
要なタイミング信号は、全て主制御基板１４から送信さ
れるため、試験信号出力処理に影響はない。

【図面の簡単な説明】

【図１】パチンコ遊技機の正面図である。

【図２】同上背面図である。

【図３】パチンコ遊技機の制御系全体を示すブロック図
である。

【図４】図柄表示制御基板を示すブロック図である。

【図５】第二実施形態における図柄表示制御基板を示す
ブロック図である。

【符号の説明】

１パチンコ遊技機６遊技盤７特別図柄表示器１４主制御基板１５図柄表示制御基板２６主ＣＰＵ２７副ＣＰＵ２８試験端子３２ＶＤＰ３８リセット回路

Claims

【特許請求の範囲】

【請求項１】図柄を変動表示可能な図柄表示器と、該
図柄表示器における図柄変動パターンおよび停止図柄を
指定する主制御基板と、該主制御基板から送信される指
定コマンドを受信し、該受信コマンドに応じて前記図柄
表示器を表示制御する図柄表示制御基板と、該図柄表示
制御基板の動作状況を、予め規定された試験信号として
出力する試験端子とを備える遊技機において、前記図柄
表示制御基板は、少なくとも、前記試験端子に対する試
験信号出力処理と、前記図柄表示器の画像表示処理とを
個別に実行する複数のＣＰＵを備えることを特徴とする
遊技機。
【請求項２】請求項１において、前記図柄表示制御基
板は、前記主制御基板との通信処理および前記試験信号
出力処理を実行する主ＣＰＵと、前記画像表示処理を実
行する副ＣＰＵとを備えることを特徴とする遊技機。
【請求項３】請求項２において、前記主ＣＰＵには、
通信処理プログラムおよび試験信号出力処理プログラム
を格納するＲＯＭが内蔵されていることを特徴とする遊
技機。
【請求項４】請求項２または３において、前記主ＣＰ
Ｕは、前記主制御基板から送信される指定コマンドを、
７本のデータ信号線を介して入力することを特徴とする
遊技機。
【請求項５】請求項１〜４において、前記図柄表示制
御基板は、前記複数のＣＰＵをリセットするリセット回
路を備えることを特徴とする遊技機。
【請求項６】請求項２〜５において、前記リセット回
路は、前記副ＣＰＵをリセットした後、前記主ＣＰＵを
リセットすることを特徴とする遊技機。