JP2006223585A - 遊技機 - Google Patents

Abstract

【課題】 遊技機において、ＲＡＭクリア完了などの状態把握を速やかに行えるようにする。
【解決手段】 遊技機の動作を制御する主制御基板１００に、ＲＡＭを強制消去するためのＲＡＭクリアスイッチ１１０を設ける。電源投入時にこのスイッチの操作によってＲＡＭが消去されると、主制御基板１００はサブ制御基板３００にＲＡＭクリアコマンドを送信し、スピーカ３５０から音声を発生させる。電源投入後、サブ制御基板３００は、起動処理として、制御に必要なソフトウェアやデータをＲＡＭに展開しているが、ＲＡＭクリアコマンドは、サブ制御基板３００の起動完了を待たずに送信される。サブ制御基板３００は、起動中であってもコマンドの受信、およびスピーカ３５０の制御は可能である。こうすることにより、作業員は、サブ制御基板３００の起動完了を待たずに速やかにＲＡＭクリアの完了を知ることが可能となる。
【選択図】 図１

Description

本発明は、複数の制御基板の分散処理によって制御される遊技機に関する。

パチンコ機その他の遊技機の動作は、ＣＰＵを用いた複数の制御基板の分散処理によって実現されている。動作の制御には、遊技機の音声、表示などの出力や、遊技中の入賞時の処理などが含まれる。このような遊技機においては、バックアップ電源を用いて、遊技中の情報を保持するためのバックアップ機能が設けられている。

バックアップ機能は、遊技中に停電が起きた場合や電源を切断した後でも、復旧後または電源再投入後も電源切断直前の状態から遊技を再開可能とできる利点がある。一方、閉店後に遊技機の電源を切断した後も、翌日には前日の終了時の状態から遊技が継続可能となることが弊害となる場合もある。例えば、大当たりの確率が高い状態で前日の遊技が終了していると、翌日には高い確率で遊技が再開されることとなり、遊技機の運営者は損失を被ることになる。同様に、遊技機の製造時に大当たりの確率を高める設定がなされているような場合にも、導入後の開店時に、運営者は損失を被ることになる。

遊技機には、こうした弊害を回避するための手段として、バックアップされた情報を強制的に消去するためのＲＡＭクリアスイッチが設けられている。ＲＡＭクリアスイッチが操作された状態で電源が投入されると、遊技機は電源切断時と無関係な初期状態から動作を開始する。従来、このＲＡＭクリアスイッチの操作が受け付けられたことを作業者に報知する技術が提案されていた（特許文献１、２参照）。これらの従来技術では、ＲＡＭクリアスイッチの操作を検知すると、主制御基板が、表示や音声の出力を制御するためのサブ制御基板にコマンドを出力し、ＲＡＭクリア音を発生させたり、装飾ランプを点灯させたりすることでＲＡＭクリアの報知が行われていた。

特開２００２−２４８２１９号公報 特開２００３−２０５１６１号公報

遊技機に備えられた制御基板は、電源投入後に、初期化および起動処理として、制御用のソフトウェアやデータをＲＡＭ上に展開する。これらの処理が完了すると、各制御基板は、種々の制御を実行可能な状態（以下、この状態を「レディ状態」と称する）となり、コマンドを受付可能となる。近年では、演出の多様化、精緻化に伴って、演出に使用されるソフトウェアやデータが増大し、レディ状態になるまでの起動期間が長期化する傾向にあった。かかる傾向は、特に、液晶パネルを搭載した遊技機において顕著であり、遊技機によっては起動期間が数秒以上となるものもあった。

このように起動期間が長期化すると、ＲＡＭクリアスイッチを操作して電源投入した後、ＲＡＭクリアが報知されるまで長期間を要するようになる。この間、作業者は、ＲＡＭクリアの操作が正しく受け付けられたか否かが不明であるため、ＲＡＭクリアスイッチを操作しつづける必要が生じ、作業上の苦痛が大きくなる。また、ＲＡＭクリアの報知を長期間待つ必要が生じるため、作業効率も悪くなる。更に、電源投入後、長期間、ＲＡＭクリアの報知がなされないと、操作が正常に認識されているか否かの判断ができず、操作をやり直したり、操作が正常に認識されていないにも関わらずＲＡＭクリア報知を待ち続けたりといった無駄時間が生じる。

これらの弊害は、ＲＡＭクリア操作時のみならず、電源投入後の遊技機の状態を作業員が確認するために利用可能な種々の機能について同様に生じ得る。本発明は、かかる課題に鑑み、電源投入後における遊技機の状態を、作業者が速やかに確認可能とするための技術を提供することを目的とする。

本発明は、複数の制御基板を備える遊技機を対象とする。これらの制御基板には、他の制御基板にコマンドを送信する上位制御基板と、コマンドを受信して動作する下位制御基板とが含まれる。上位制御基板としては、例えば、遊技機の全体を制御するための主制御基板が挙げられ、下位制御基板としては、遊技中の演出を行う演出制御基板（サブ制御基板と呼ぶこともある）などが含まれる。上位制御基板、下位制御基板は複数の制御基板間の相対的な関係を表すものであるから、例えば、演出制御基板を上位制御基板とし、演出制御基板からのコマンドに応じて液晶パネルを制御する基板を下位制御基板として本発明を適用することも可能である。

本発明では、下位制御基板は、電源投入後、全ての制御機能を実現可能なレディ状態となるまでの起動期間中も含めて、上位制御基板からコマンドを受信可能に構成する。レディ状態となるまでの間、下位制御基板は、制御機能に要求されるソフトウェアやデータの読み込み、ＲＡＭ上への展開を行うことになる（以下、これらの処理を総称して「起動」と呼ぶ）。受信したコマンドは必ずしも直ちに実行可能である必要はない。この受信機能を利用し、上位制御基板は、コマンドの少なくとも一部について、下位制御基板がレディ状態となっているか否かに関わらず送信する。こうすることにより、電源投入後、レディ状態となる前であっても、上位制御基板からのコマンドを下位制御基板が実行可能な範囲で遊技機の状態を速やかに確認可能となる。従って、電源投入後の種々の確認作業の効率化を図ることができる。

本発明は、例えば、遊技機の演出を制御するための演出制御基板を下位制御基板として適用することができる。遊技機において演出制御基板は、レディ状態になるまでの起動期間が比較的長いため、本発明による効率化の利点を十分に活かすことが可能である。また、作業員が遊技機の状態を確認するためには、音声や表示などの演出を利用することが簡便であるため、演出制御基板に本発明を適用すれば、遊技機の状態を速やかかつ容易に確認可能となる利点がある。

下位制御基板は、連携して動作する２以上のＣＰＵを有していることが好ましい。これらのＣＰＵは主従の関係にあってもよいし、並列の関係にあってもよい。また、ここにおけるＣＰＵには、ＶＤＰ（Video Display Processor）など、コマンドを解析して制御を実行する種々のチップが含まれる。このように２つのＣＰＵを搭載している場合には、下位制御基板の起動中においても、少なくとも一方のＣＰＵで、コマンド受信部の制御および受信したコマンドの実行を円滑に制御することが可能となる。

下位制御基板は、受信したコマンドを一時的に保持可能とすることが好ましい。コマンドを保持するために特別なメモリを用意しても良いし、予め設けられたＲＡＭの一部領域を、コマンド保持用のバッファとして活用してもよい。また、他の基板との通信を制御するためのＩＣに、コマンドを保持するための機能を組み込んでも良い。これらの方法でコマンドを保持可能とすることにより、上位制御基板から送信されたコマンドを漏れなく実行することが可能となり、正確な制御を実現することができる。

上位制御基板は、また、コマンドの種類に応じて送信タイミングを切り換えるようにしてもよい。例えば、予め規定された一部のコマンドについてはレディ状態となっているか否かに関わらず送信し、その他のコマンドについては、少なくとも起動期間を経た後に送信するようにしてもよい。こうすることで、起動期間中に下位制御基板に送信されるコマンドを限定することができるため、コマンドの受信および実行によって下位制御基板の起動が遅れることを抑制できる。

上述した遊技機のより具体的な構成について説明する。この構成では、上位制御基板には、電源が遮断された時に、従前の情報をＲＡＭ上に保持するバックアップ処理部と、バックアップされたＲＡＭ上の情報をリセットするためのＲＡＭクリア操作を検出するＲＡＭクリア検出部とを設ける。下位制御基板には、ＲＡＭクリアを外部に報知する処理を行う報知部を設ける。報知は、例えば、音声出力や表示制御によって行うことができる。かかる構成においては、下位制御基板がレディ状態となっているか否かに関わらずに送信すべきコマンドには、ＲＡＭクリア操作に応じたコマンドを含めることが好ましい。こうすることにより、作業員は、下位制御基板がレディ状態となるのを待つまでなく、ＲＡＭクリアの完了を知ることができ、作業効率の向上を図ることが可能となる。

本発明のＲＡＭクリア操作への適用は、ＲＡＭクリア操作を行うためのＲＡＭクリアスイッチが、上位制御基板に設けられている遊技機に特に有用である。遊技機では、上位制御基板への不適切な信号入力による不正行為を回避するため、上位制御基板に外部から入力し得る信号を排除することが要請されるのが通常である。かかる要請から、ＲＡＭクリアスイッチも上位制御基板に取り付けられることとなる。このようにＲＡＭクリアスイッチの取付部位が制約されている場合、作業員は、その操作のために無理な姿勢を強いられることが多い。従って、本発明によって、ＲＡＭクリアの完了を速やかに知ることができることは作業員にとって作業時の苦痛を緩和することができる。

先に示したバックアップ処理部を設ける場合の構成について説明する。遊技機には、上位制御基板または下位制御基板のいずれかに、電源停止予測部を設ける。電源停止予測部は、上位制御基板への電源の供給停止を予測する。電源停止予測部は、上位制御基板への電源の供給制御を併せて行ってもよい。ＲＡＭは、電源の供給停止後も所定期間、バックアップ電源によって制御処理に必要となる制御情報を保持可能に構成されている。制御情報としては、制御時には上位制御基板に保持されている情報も含まれる。

バックアップ処理部は、電源停止予測部からの割込信号によってバックアップ処理を開始する構成としてもよいが、予測の結果を周期的に点検し、その点検結果に応じて、バックアップ処理を実行する構成とすることが好ましい。バックアップ処理とは、停電前の制御処理を再現できるよう、制御情報をＲＡＭに格納する処理である。バックアップ処理は、予測結果の点検に続けて行うようにしてもよいし、この点検とは別のタイミングで実行するようにしてもよい。予測結果の点検は、定期的な割込処理の中で行うようにしてもよいし、通常の制御処理過程で定期的に行うようにしてもよい。このように停電の予測結果を周期的に点検してバックアップ処理を実行し、停電の予測を能動的に検出することにより、不定期な割込処理を利用した場合に比較して、停電時のバックアップ処理に関し、ノイズによる誤動作が生じる可能性を抑制することができる。

この態様は、制御処理が比較的高速でループしているタイプの遊技機、例えばパチンコ機に適している。回胴式遊技機など、１回のループに比較的長時間を要するタイプの遊技機では、１回のループ中の複数箇所で予測結果を点検するよう設定しておくことが望ましい。

バックアップ処理部は、上述の態様とは別の態様として、電源の供給停止が予測されると、この予測に呼応して、ＲＡＭに格納された制御情報の変更禁止を含むバックアップ処理を実行するものとしてもよい。バックアップ処理は、不定期の割込処理ではなく、制御処理の過程における規定のタイミングで実行される。即ち、制御処理の過程で停電が生じると、遊技機は、規定のタイミングに至るまで通常の動作を継続し、このタイミングに至った時点でバックアップ処理を開始する。遊技機は、通常、電源回路に電圧平滑化のためのコンデンサを有しており、停電発生後の通常動作およびバックアップ処理は、このコンデンサに蓄積された電力を利用して行うことができる。

停電の予測は、種々の方法およびタイミングで行うことができる。例えば、停電の予測結果自体は、割込処理によって検出可能としてもよい。また、先に説明したように周期的に停電予測結果を点検するようにしてもよい。この場合、停電予測結果の点検は、バックアップ処理を行う規定のタイミングで行うようにしてもよい。

このようにバックアップ処理を規定のタイミング、つまり一連の処理の中の決まった位置で実行することにより、割込処理の形で不定期にバックアップ処理が実行される場合に比較して、復旧のために保持すべき情報量を低減することができる。例えば、制御処理のどの時点でバックアップ処理が行われたかという情報、換言すれば、復電時に制御処理中のいかなる処理から開始すべきかを示す情報は、保持する必要がなくなる。

電源供給中、上位制御基板は、サブルーチンコールや割込処理などを制御するために、スタックポインタやレジスタなどの制御パラメータを記憶しながら一連の処理を実行する。これらの制御パラメータは、処理を実行する間、サブルーチンコールの状況などに応じて変動するものではあるが、例えば、メインルーチンを開始する最初の時点など、一定の位置では、処理状況に関わらず一定の値（以下、予め決まっている値という意味で「規定値」と呼ぶ）となることがある。この規定値には初期状態も含まれる。本発明のバックアップ処理は、このように制御パラメータが規定値となるタイミングで実行することが好ましい。かかるタイミングでバックアップ処理を実行すれば、制御パラメータは常に一定の値となっているため、改めて制御パラメータの値をバックアップしておくまでなく、上述の規定値を用いて、遊技機の動作状態を停電前の状態に復旧することが可能となる。ここでは、スタックポインタやレジスタを制御パラメータとして例示したが、制御パラメータは、この他、ソフト的またはハード的に一連の処理を実行する上で用いられる種々の変数も対象とすることができる。

バックアップ処理は、一例として、繰り返し実行される制御処理（例えば、メインルーチン）の開始直後に実行するようにしてもよい。かかる位置では、サブルーチンコールや割込処理が行われておらず、スタックポインタやレジスタの値が一定値となるため、バックアップしておくべき値を減らすことができる利点がある。

上述した種々のバックアップ処理が行われることを前提として、遊技機は、電源の供給停止後の復電時に、予め用意された規定の情報を上位制御基板に設定する復電処理部を備えることが好ましい。こうすることにより、停電前の動作状態を復旧させることができる。復電処理部が設定する情報には、上述した制御パラメータの値が含まれる。

復電時に用いられる規定の情報は、予め不揮発性メモリに保持しておくようにしてもよいし、バックアップ処理時にＲＡＭの規定の領域に格納しておくようにしてもよい。バックアップ処理が行われた後の復電時の処理と、通常のリセット後の初期化処理との間で、この規定の情報は、同一でもよいし、異なっていてもよい。

バックアップ処理が完了した後は、無限ループその他の待機処理を実行しながら電源停止に備えるよう構成してもよい。この態様を用いる場合には、ごく短時間の停電など（以下、「瞬停」と呼ぶ）によって、電源電圧が不安定となることによって、電源断発生時処理が開始されてしまったときに、自動的に待機処理から復帰可能とするための構成を併せて設けることが好ましい。かかる構成としては、例えば、バックアップ処理の実行によって、通常の遊技時の制御処理が行われなくなった後の経過期間が所定値を超えた場合には、制御処理を再起動させる復帰手段を設けても良い。経過期間は、タイマで計測された時間の他、無限ループで構成された待機処理のループ実行数やＣＰＵのステップ数などで計測するようにしてもよい。こうすることによって、瞬停時にも支障なく遊技機を稼働させることが可能となる。復帰手段は、先に説明した本発明のバックアップ処理を適用するか否かに関わらず、設けることが可能である。

本発明は、上述した種々の特徴を必ずしも全て備えている必要はなく、一部を省略したり、適宜組み合わせたりしてもよい。また、本発明は、遊技機において、電源投入後の上位制御基板から下位制御基板へのコマンドの送信を制御する制御方法として構成してもよい。更に、かかるコマンド送信を実現するためのコンピュータプログラム、および該コンピュータプログラムを記録したコンピュータ読み取り可能な記録媒体として構成することもできる。ここで、記録媒体としては、ＩＣカード、ＲＯＭカートリッジ、コンピュータの内部記憶装置（ＲＡＭやＲＯＭなどのメモリ）および外部記憶装置等、コンピュータが読取り可能な種々の媒体を利用できる。

本発明の実施例について以下の順序で説明する。本実施例では、パチンコ機としての構成を例示するが、本発明は、これに限らず回胴式遊技機など種々の遊技機に適用可能である。
Ａ．ハードウェア構成：
Ｂ．主制御基板１００の動作：
Ｃ．コマンド送信処理：
Ｄ．払出制御基板２００の動作：

Ａ．ハードウェア構成：
図１は実施例としての遊技機のハードウェア構成を示すブロック図である。遊技機の動作を制御する機構を中心に示した。本実施例では、遊技機の動作は、主制御基板１００、払出制御基板２００、サブ制御基板３００などの各制御基板の分散処理によって制御される。各制御基板は、内部にＣＰＵ、ＲＡＭ、ＲＯＭなどを備えたマイクロコンピュータとして構成されており、ＲＯＭに記録されたプログラムに従って種々の制御処理を実現する。

実施例の遊技機では、種々の不正を防止するため、主制御基板１００への外部からの入力が制限されている。例外的な指示入力手段として、主制御基板１００上には、ＲＡＭクリアスイッチ１１０が設けられており、電源投入時にこのスイッチを操作することで、ＲＡＭの記憶内容を強制的に消去することができる。主制御基板１００とサブ制御基板３００とはパラレル電気信号で接続されており、主制御基板１００と払出制御基板２００とは、制御処理の必要上、シリアル電気信号で接続されている。払出制御基板２００、サブ制御基板３００は、それぞれ主制御基板１００からのコマンドに応じて動作する。

パチンコ機は、主制御基板１００の制御に基づいて、遊技盤面に設けられた入賞口に球が入ると、球を払い出し、乱数に基づく当たり／はずれの判定を行うとともに、当たりと判定された場合には、遊技盤面に設けられた大入賞口を規定期間だけ解放するよう動作する。遊技時にかかる動作を実現するため、主制御基板１００には、入賞口への球の入賞を検出する入賞検出器１０１の検出結果が入力されている。また、主制御基板１００からは、大入賞口を解放するための大入賞口ソレノイド１０２の制御信号が出力される。

その他の遊技時における各動作の制御は、払出制御基板２００、サブ制御基板３００を介して行われる。払出制御基板２００は、遊技中の球の発射および払い出しを次の手順で制御する。球の発射は、直接的には発射制御基板２０２によって制御される。即ち、遊技者が、遊技盤面に設けられた発射ハンドル２０１を操作すると、発射制御基板２０２は、発射モータ２０３を制御し、球を発射する。払出制御基板２００は、発射制御基板２０２に対して、発射可否の制御信号を送出することで、間接的に球の発射を制御する。

遊技中に入賞した旨のコマンドを主制御基板１００から受信すると、払出制御基板２００は、払出しモータ２２０を制御し、球数をカウントしながら規定数の球を払い出す。払出制御基板２００は、払出し用に貯えられた球の不足の有無を球切れスイッチ２１０によって検出し、不足時には、球不足の検出信号を払出制御基板２００に出力する。

サブ制御基板３００は、音声、表示、ランプ点灯などの演出を制御する演出制御基板として構成されている。これらの演出は、通常時、入賞時、大当たり時など、遊技中のステータスに応じて変化する。主制御基板１００から、各ステータスに応じた演出用のコマンド（以下、「遊技コマンド」と呼ぶ）が送信されると、サブ制御基板３００は、各コマンドに対応したプログラムを起動して、主制御基板１００から指示された演出を実現する。サブ制御基板３００はＲＡＭの所定領域がコマンドバッファとして割り当てられている。サブ制御基板３００は、主制御基板１００からコマンドを受信すると、一旦、このコマンドバッファに格納した後、順次、コマンドを読み出して実行する。サブ制御基板３００は、電源投入後の起動処理中などにおいても、主制御基板１００からのコマンドを受信することは可能であるが、必ずしも全てのコマンドを実行可能とは限らない。本実施例のようにコマンドバッファを設けることにより、すぐには実行できないコマンドを受信した場合でも、その実行が可能となった時点で、漏れなく実行することができる利点がある。

サブ制御基板３００は、これらの遊技中の演出の他、作業員が遊技機の状態を確認するための出力も行う。例えば、本実施例では、主制御基板１００に設けられたＲＡＭクリアスイッチ１１０が操作された時に、ＲＡＭの消去指示（以下、「ＲＡＭクリア」と呼ぶ）を受け付けた旨の音声出力をスピーカ３５０から行う。併せて、枠装飾ランプ３７６を点灯制御してもよい。但し、ＲＡＭクリアの作業は、遊技板の背面で行われ、作業員が枠装飾ランプ３７６の点灯状態を確認しづらいことが多いため、ＲＡＭクリアの完了には音声出力を用いることが好ましい。ＲＡＭクリアの報知は、ＲＡＭの消去が完了した時点で行うようにしてもよいが、作業効率向上という観点からは、ＲＡＭクリアを受け付けた時点で速やかに報知することが好ましい。

本実施例では、図示する通り、サブ制御基板３００はスピーカ３５０を直接制御する。スピーカ３５０は、複数接続されていてもよい。液晶表示装置（以下、「ＬＣＤ」と呼ぶ）３６１は、表示制御基板３６０を介して制御する。表示制御基板３６０は、ＣＰＵ、ＲＡＭ、ＲＯＭを搭載しており、このＣＰＵの制御下でＶＤＰ（Video Display Processor）を駆動して、バッファ上にＬＣＤ３６１に表示する図柄を生成、記憶させ、これに基づいて、ＬＣＤ３６１の各セルを駆動制御して所望の図柄を表示させる機能を奏する。サブ制御基板３００の制御対象となるランプには、遊技盤面に設けられたパネル装飾ランプ３７１と、遊技盤の枠に設けられた枠装飾ランプ３７６がある。サブ制御基板３００は、信号分配用の基板であるランプ中継基板３７０、３７５を介して、これらのランプ３７１、３７６と接続されており、各ランプを個別に点滅させることができる。本実施例では、サブ制御基板３００と表示制御基板３６０を個別の基板として示したが、両者を統合した演出統合制御基板として構成してもよい。こうすることにより演出統合制御基板には、ＶＤＰも含めて複数のＣＰＵが搭載されることになり、後述する電源投入後の処理において、コマンド受信・実行と起動処理を各ＣＰＵ間で分散しながら円滑に実行することが可能となる。

電源制御基板４００は、これらの基板その他への電力の供給を行う。電力供給回路４０４は、外部電源から供給用の電力を生成する回路である。本実施例では、５Ｖ、１２Ｖ、２４Ｖ、３４Ｖの各電圧で電力を供給する。これらの電力によって、各制御装置、大入賞口ソレノイド１０２、モータ等が駆動される。図の煩雑化を回避するため、電力の供給線は図示を省略した。

バックアップ電源回路４０６は、交流を直流に変換した後に平滑化するためのコンデンサ、および電気二重層コンデンサ等から構成される回路であり、外部電源の停電時に、遊技機の各部へ一定期間電力を供給する。前者のコンデンサは、直流の平滑化の他、停電発生時の電源断発生時処理が完了するまでの各制御基板の動作確保に使用される。後者の電気二重層コンデンサは、停電後数日間のＲＡＭの記憶内容保持に使用される。

停電監視回路４０２は、電力供給回路４０４の出力電圧を監視する回路である。電力供給回路４０４からの出力電圧が、所定値よりも低下した場合には外部電源の停電が発生したものと判断し、停電予告信号を払出制御基板２００に出力する。停電予告信号は、更に、払出制御基板２００から主制御基板１００に伝達される。この信号は、直接、電力供給回路４０４から主制御基板１００に出力されるようにしてもよい。払出制御基板２００および主制御基板１００は、停電予告信号を受けると、後述する電源断発生時処理を実行する。この間の停電電圧の低下は、バックアップ電源回路４０６からの電力によって補償される。

以上で説明したハードウェア構成は、遊技機の一例である。各ハードウェアモジュールの接続先は、図示した例に限らず種々の構成を採ることが可能である。また、遊技機に要求される機能に応じて、図示したハードウェアモジュールの一部を省略した構成、別個のハードウェアモジュールを追加した構成を採ってもよい。

Ｂ．主制御基板１００の動作：
図２は主制御基板１００の制御処理（以下、「主制御処理」と呼ぶ）のフローチャートである。主制御基板１００のＲＯＭに記録されているプログラムに従って、ＣＰＵが実行する処理である。電源が投入されると、ＣＰＵは電源投入時処理を実行する（ステップＳ１００）。電源投入時処理の内容については後述する。

電源投入時処理が終了すると、ＣＰＵは遊技用の各処理を繰り返し実行するループを開始する。このループ開始時には、ＣＰＵは、まず停電予告信号が検知されているか否かを判定する（ステップＳ２００）。外部電源が停電したり、電源が切断されたりした場合など（以下、両者を含めて広義に「停電」と称する）、停電予告信号が検知されている場合には、電源断発生時処理を実行する（ステップＳ３００）。これは、電源が復旧した場合に（以下、「復電」と呼ぶ）、遊技機の動作を、停電前の状態から再開するための処理である。処理内容は、後述するが、本実施例においては、図示する通り、電源断発生時処理は、割込処理ではなく、ループの開始直後に、停電予告信号の検知有無に応じて実行される分岐処理として主制御処理内に組み込まれている。

停電予告信号が検知されていない場合（ステップＳ２００）、即ち外部電源からの電力が正常に供給されている場合には、ＣＰＵは遊技用の処理として、遊技開始処理（ステップＳ４００）、普通図柄遊技（ステップＳ４０２）、普通電動役物遊技（ステップＳ４０４）、特別図柄遊技（ステップＳ４０６）、および第１種特別電動役物遊技（ステップＳ４０８）を実行する。遊技開始処理では、ＣＰＵは、入賞口への遊技球の入賞有無の検知や、入賞球数に応じた賞球払出コマンドの払出制御基板２００への出力を行う。その他の処理は、それぞれ普通図柄、普通電動役物、特別図柄、第１種特別電動役物などの動作可否の判定、および表示、動作制御などを行う処理である。これらの各種処理において、他の制御基板へのコマンド送信は、後述するコマンド送信処理によって実行される。

図３は電源断発生時処理のフローチャートである。主制御処理において、停電予告信号が検出された時に実行される処理である。ＣＰＵは、まず割込処理が実行されないよう、割込禁止設定を行う（ステップＳ３０２）。そして、ＲＡＭのチェックサムを算出し、ＲＡＭ内の所定領域に保存する（ステップＳ３０４）。このチェックサムは、後述する通り、復電時に、停電前のＲＡＭの内容が保持されているか否かをチェックするのに使用される。

次に、ＣＰＵは、ＲＡＭの所定領域に設けられたバックアップフラグに、電源断発生時処理が実行されたことを表す規定値を設定する（ステップＳ３０６）。以上の処理を終えると、ＣＰＵはＲＡＭへのアクセスを禁止し（ステップＳ３０８）、無限ループに入って、電源停止に備える。

なお、この処理では、ごく短時間の停電など（以下、「瞬停」と呼ぶ）によって、電源電圧が不安定となることによって、電源断発生時処理が開始されてしまった場合、実際には電源は停止されないため、上記処理では、無限ループから復帰することができなくなるおそれがある。かかる弊害を回避するため、本実施例のＣＰＵには、ウォッチドッグタイマが設けられており、所定時間、ウォッチドッグタイマが更新されないと、リセットがかかるよう構成されている。ウォッチドッグタイマは、正常に処理が行われている間は、定期的に更新されるが、電源断発生時処理に入り、更新が行われなくなる。この結果、瞬停によって、電源断発生時処理に入り図３の無限ループに入った場合でも、所定時間経過後にリセットがかかり、電源投入時と同じプロセスでＣＰＵが起動することになる。

図４は電源投入時処理（「起動処理」または「ブート処理」と呼ぶこともある）のフローチャートである。主制御処理（図２）のステップＳ１００に相当する処理である。電源が投入されると、ＣＰＵは、まず割込モードの設定（ステップＳ１０１）、停電予告信号を一定時間監視（ステップＳ１０２）、ＲＡＭのアクセス許可（ステップＳ１０３）という電源投入後の規定の設定処理を実行する。

その後、スタックポインタに規定値Ａを設定する（ステップＳ１０４）。スタックポインタは、ＣＰＵが主制御処理を実行するために必要となる種々の制御情報、例えば、サブルーチンからの戻りアドレスやレジスタの値の一時的保存に使用されるメモリ領域を表す値である。スタックポインタは、主制御処理の実行中には、上述の制御情報の量に応じて変動するが、少なくともループ（図２参照）の開始時、つまり遊技開始処理等の一連の処理（図２のステップＳ４００〜Ｓ４０８）を完了した後では、サブルーチンコールや割込処理が行われていないため、常に一定の値となっている。従って、本実施例では、スタックポインタをバックアップするまでなく、一定の規定値Ａを設定することで、遊技機を停電直前の状態に復旧させることができる。

次に、ＣＰＵは、ＲＡＭクリアスイッチ１１０、即ちＲＡＭを強制的に初期化するためのスイッチがＯＮとなっていなければ（ステップＳ１０５）、ＲＡＭのチェックサムを算出する（ステップＳ１０６）。そして、算出結果を、先に電源断発生時処理（図３）で保存したチェックサムと比較する。両者が一致している場合には、チェックサムは正常と判断する（ステップＳ１０７）。

チェックサムが正常であれば、ＣＰＵはバックアップフラグが電源断発生時処理の設定値となっているか否かを判断する（ステップＳ１０８）。正常とは、この設定値に設定されていることを示す。バックアップフラグが正常でない場合には、通常起動時であると判断し、ＲＡＭの全てをクリアするとともに、初期設定を行う（ステップＳ１２０、Ｓ１２１）。この処理は、ＲＡＭクリアスイッチ１１０がＯＮとなっている場合（ステップＳ１０５）およびチェックサムの値が異常である場合（ステップＳ１０７）にも同様に行われる。また、ＲＡＭクリアと併せて、ＣＰＵはサブ制御基板３００に対して、ＲＡＭクリアの受付を報知させるためのコマンド、ＲＡＭクリアコマンドを送信する（ステップＳ１２２）。このコマンド送信も、後述するコマンド送信処理によって行われる。ＲＡＭクリアコマンドは、ＲＡＭクリアが完了した時点で送出するようにしてもよい。

バックアップフラグが正常値である場合には（ステップＳ１０８）、バックアップフラグをクリアし（ステップＳ１１０）、ＲＡＭの復電時処理を実行する（ステップＳ１１１）。本実施例の復電時処理では、遊技機を停電時の状態に復旧させるためにＣＰＵがレジスタに読み込むべき値を、ＲＡＭの所定領域にロードするものとした。ＣＰＵのレジスタの内容は、主制御処理の実行中には変動するが、図２のループ開始時点では、サブルーチンコールや割込処理がなされていないため、常に一定値となる。従って、復電時処理（ステップＳ１１１）では、停電の発生タイミングに関わらず規定値を設定すれば足りる。この設定値は、ＣＰＵによって読み込まれ、レジスタに設定される。

以上の処理を完了すると、ＣＰＵは周辺デバイスの初期設定を実行し（ステップＳ１３０）、割込許可の設定を行って（ステップＳ１３１）、電源投入時処理を終了する。図２に示した通り、この後、遊技用のループが開始されることになる。復電時には、電源投入時処理によって、停電時のスタックポインタおよびレジスタの状態が復旧されていることになるため、遊技機の動作も停電時の状態から再開されることになる。

起動処理は、払出制御基板２００、サブ制御基板３００、表示制御基板３６０においても、それぞれ個別に実行される。ただし、本実施例では、サブ制御基板３００、表示制御基板３６０についてはバックアップ機能が設けられていないため、図４におけるステップＳ１０４〜Ｓ１１１およびＳ１２２が省略された簡易な処理が実行されることになる。払出制御基板２００は、主制御基板１００と同様のバックアップ処理、復電処理を実行する。また、主制御基板１００がＲＡＭクリアを行う際には、主制御基板１００からの信号を受けて払出制御基板２００もＲＡＭクリアを実行する。

サブ制御基板３００、表示制御基板３６０の各制御基板は、初期設定（ステップＳ１３０）の一環として、それぞれの制御基板での制御を実現するために必要なソフトウェアやデータをＲＯＭからＲＡＭ領域に展開する処理を実行する。サブ制御基板３００や表示制御基板３６０では、展開すべきソフトウェアおよびデータのサイズが比較的大きいため、起動処理には、数秒を要することもある。先に説明した通り、サブ制御基板３００は、この起動処理中においても、主制御基板１００からのコマンドを受信することが可能である。同様に、払出制御基板２００は主制御基板１００からのコマンド受信が可能であり、表示制御基板３６０はサブ制御基板３００からのコマンド受信が可能である。

Ｃ．コマンド送信処理：
図５はコマンド送信処理のフローチャートである。先に示した主制御処理（図２）や電源投入時処理（図４）などにおいて、主制御基板１００が他の制御基板にコマンドを送信するために実行する処理である。コマンド送信処理が実行される際には、送信すべきコマンドが、主制御処理等によって指定されていることになる。図中の右側には、このコマンドを受信する側の処理例として、サブ制御基板３００が電源投入後に実行する処理を示した。

主制御基板１００のＣＰＵはこの処理が開始されると、送信すべきコマンド指定を入力し（ステップＳ１０）、送信タイミングを判定する（ステップＳ１１）。本実施例では、コマンドと送信タイミングとの対応関係が予めテーブル形式で規定されているものとした。図中に、この対応関係を示すテーブル例を示した。例えば、「ＲＡＭクリアコマンド」は、「即時」に送信する設定となっており、「演出パターン番号」など遊技中に使用されるコマンドについては、「ブート後」、即ち起動処理が完了した後に送信する設定となっている。先に説明した通り、本実施例では、主制御基板１００とサブ制御基板３００とは単方向のパラレル通信線で接続されており、主制御基板１００のＣＰＵはサブ制御基板３００の起動完了を検知することはできない構成となっている。従って、「ブート後」と設定されたコマンドに関しては、主制御基板１００はサブ制御基板３００の起動の所要時間（以下、「起動期間」と称する）に基づいて予め設定された時間を経過した後に、コマンドを送信することになる。

コマンドの送信タイミングは、図中に例示した他、種々の態様で設定することが可能であり、例えば、各コマンドに送信までの待ち時間を対応づけるようにしてもよい。こうすることにより、待ち時間の設定値によって、コマンド間に送信に関する優劣を設けることも可能となる。コマンド間に優劣を設けるようにしてもよいし、コマンドの送信先となる基板の種類によって優劣を設けるようにしてもよい。本実施例では、ＲＡＭクリアコマンドのみが即時と設定されていることから、サブ制御基板３００へのコマンドを、払出制御基板２００へのコマンドよりも優先した設定となっていることになる。

コマンドの送信タイミングは、必ずしもテーブル形式で設定しておく必要はなく、例えば、「ＲＡＭクリアコマンドか否か」という処理中の分岐条件として規定するようにしてもよい。コマンドの送信タイミングは、電源投入後の起動処理中、遊技中など、いくつかのモードに分けて個別に設定するようにしてもよい。

ＣＰＵは、上述の処理によって決定された送信タイミングに基づいてコマンドの送信を実行する。本実施例では、ブート後（ステップＳ１２）、または「即時」送信が指定されている場合（ステップＳ１３）は、直ちにコマンドの送信を実行する（ステップＳ１５）。遊技中でない場合（ステップＳ１２）、即ち起動中の場合において、「ブート後」が指定されている場合（ステップＳ１３）には、起動期間の経過を待って（ステップＳ１４）、コマンドを送信する（ステップＳ１５）。

このコマンドを受信する側の処理として、サブ制御基板３００の起動処理中を例示した。サブ制御基板３００は、電源が投入されると、ＲＡＭの初期化など必要な初期化処理を実行し（ステップＳ２０）、制御に必要なソフトウェアおよびデータをＲＯＭからＲＡＭ上に展開する（ステップＳ２１）。この間もサブ制御基板３００はコマンドの受信が可能である。従って、主制御基板１００からコマンドが送信されると、サブ制御基板３００は、これを受信して、コマンドバッファに格納する（ステップＳ２２）。そして、ソフトウェア・データの展開の途中で、適宜、割込をかけてコマンドを実行する（ステップＳ２３）。

主制御基板１００およびサブ制御基板３００が正常に動作している場合、起動中にサブ制御基板３００が受信し得るのは、本実施例では「ＲＡＭクリアコマンド」のみである。図中には、コマンド実行処理（ステップＳ２３）の例として、この「ＲＡＭクリアコマンド」に対応する処理を示した。サブ制御基板３００は、主制御基板１００から、ＲＡＭクリアコマンドを受信すると、作業員にＲＡＭクリアの受付を報知するため、スピーカ３５０から規定のＲＡＭクリア音を発生するとともに、枠装飾ランプ３７６を点灯する。枠装飾ランプ３７６の点灯制御を省略してもよい。図１で示した通り、スピーカ３５０および枠装飾ランプ３７６は、いずれも下位の制御基板を介することなく、サブ制御基板３００によって直接に制御されているため、起動中でも音声出力および点灯制御が可能である。

サブ制御基板３００は、以上の処理を起動完了まで繰り返し実行する（ステップＳ２４）。ここでは、図示の便宜上、ソフトウェア・データの展開と、コマンドの入力および実行とを、一つのシーケンスとして示したが、実際には、並列に実行される個別の処理によって実現されている。コマンドの受信および実行は、図中に示した他、遊技中にもサブ制御基板３００、払出制御基板２００でそれぞれ実行されることになる。

Ｄ．払出制御基板２００の動作：
図６は払出制御基板２００の制御処理（以下、「払出制御処理」と呼ぶ）のフローチャートである。払出制御基板２００のＲＯＭに記録されているプログラムに従って、ＣＰＵが実行する処理である。電源が投入されると、ＣＰＵは電源投入時処理を実行した後（ステップＳ５００）、ループを開始する。電源投入時処理は、主制御基板１００における処理（図４）と同様の処理である。主制御基板１００でＲＡＭクリアが行われる場合には、払出制御基板２００でもＲＡＭクリアが行われる。払出制御基板２００のＲＡＭクリアの実行指示は、例えば、主制御基板１００からＲＡＭクリアコマンドを払出制御基板２００に送出して行うようにしてもよいし、ＲＡＭクリアスイッチ１１０の操作を払出制御基板２００が検出するようにしてもよい。

本実施例では、払出制御基板２００は、ＲＡＭクリア指示を受け付けた場合でも、ＲＡＭクリアコマンドを出力しないものとした。払出制御基板２００でのＲＡＭクリアを確実に実行するためには、払出制御基板２００からもＲＡＭクリアコマンドを送出するようにしてもよい。例えば、ＲＡＭクリアコマンドを主制御基板１００経由でサブ制御基板３００に送出し、ＲＡＭクリアを報知する態様を採ることができる。この場合には、主制御基板１００と払出制御基板２００で、報知態様を変えることが好ましい。別の態様として、主制御基板１００は、自身がＲＡＭクリアを受け付けることに加えて、払出制御基板２００がＲＡＭクリアの指示を受け付けたことを確認した時点で、ＲＡＭクリアコマンドを出力するようにしてもよい。

ループの開始時点において、停電予告信号が検知されている場合には（ステップＳ５０１）、ＣＰＵは電源断発生時処理を実行する（ステップＳ５０５）。この処理は、主制御基板１００における処理（図３）と同様である。

停電予告信号が検知されていない場合には（ステップＳ５０１）、ＣＰＵは、賞球制御処理（ステップＳ５０２）、および球貸制御処理（ステップＳ５０３）をそれぞれ実行する。賞球制御処理は、払出しモータ２２０を制御して、賞球の払い出しを行う処理である。球貸制御処理は、払出しモータ２２０を制御して、遊技球の貸し出しを行う処理である。

以上で説明した本実施例の遊技機によれば、電源投入後の起動処理において、サブ制御基板３００の起動完了前であっても、ＲＡＭクリアコマンドがサブ制御基板３００に送信され、実行される。従って、作業員は、ＲＡＭクリアの受付を速やかに知ることができ、作業の効率化を図ることができる。

電源投入後に主制御基板１００が送信し得るコマンドが複数存在する場合、図５に例示したテーブルの設定などを利用して、各コマンドの送信タイミングに種々の態様で優劣を設けても良い。例えば、ＲＡＭクリアコマンドのように作業員が遊技機に対して何らかの操作を行う必要があるコマンドを優先的に送信するようにしてもよい。こうすることで作業性を向上することができる。

また、本実施例の遊技機によれば、停電予告信号が検出された後の「電源断発生時処理」を割込処理ではなく、ループの規定位置での分岐処理として実行する。このため、停電の発生タイミングに関わらず、スタックポインタおよびレジスタの値が規定値となる。従って、電源断発生時処理の内容を簡素化することができるとともに、スタックポインタおよびレジスタを記憶しておくためのメモリ容量を節約することができる。

電源断発生時処理は、ループ開始直後である必要はなく、スタックポインタおよびレジスタの値が予め確定している種々の位置で実行可能である。かかる位置としては、例えば、サブルーチンコールや割込処理がなされていない箇所、処理状況に関わらず決まったサブルーチンコールがなされる箇所などがあげられる。上位の処理（図２の制御処理など）から下位の処理（図２中の普通図柄遊技Ｓ４０２、普通電動役物遊技Ｓ４０４、特別図柄遊技Ｓ４０６、第１種特別電動役物遊技Ｓ４０８など）の呼び出し方法によっては、電源断発生時処理は、複数箇所で行うことも可能である。例えば、下位の処理を読み出す際の情報授受をレジスタ経由ではなく、ＲＡＭの予め定められた領域経由で受け渡すようにすれば、レジスタの値を一定値とすることができるため、下位の処理が実行されている最中を除き、いずれかの下位の処理の開始直前または終了後であれば、電源断発生時処理を実行することが可能となる。こうすることにより、電源断発生時処理の開始を、ループ開始直後まで待つ必要がなくなるため、バックアップ処理完了までに要求される電力の低減を図ることができる。

本実施例においては、電源断発生時処理として、スタックポインタおよびレジスタの値も含めてバックアップを行う処理を適用してもよい。かかる場合でも、停電予告信号については、割込処理ではなく、ＣＰＵが制御処理過程で能動的に検知するものとする。こうすることにより、割込処理を用いる場合に比較して、ノイズによる誤動作で電源断発生時処理が行われるおそれを抑制することができる。

本実施例においては、停電予告信号の検出と、電源断発生時処理の実行タイミングとを分けても良い。例えば、停電予告信号は割込処理でＣＰＵが受信するようにし、この受信があった後、規定のタイミングで電源断発生時処理を行うようにしてもよい。別の例として、停電予告信号を制御処理の複数のタイミングで、ＣＰＵが能動的に検知するようにし、この検知結果に応じて、電源断発生時処理を規定のタイミングで行うようにしてもよい。

本実施例では、主制御基板１００および払出制御基板２００のバックアップ処理を例示したが、サブ制御基板３００でも同様の処理を適用することができる。また、主制御基板１００または払出制御基板２００の一方においてのみ電源断発生時処理を分岐処理として実行し、他方においては割込処理として実行するようにしてもよい。

以上、本発明の種々の実施例について説明したが、本発明はこれらの実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成を採ることができることはいうまでもない。実施例においてソフトウェア的に実現されている種々の処理は、ＡＳＩＣなどによってハードウェア的に実現しても構わない。

実施例としての遊技機のハードウェア構成を示すブロック図である。 主制御処理のフローチャートである。 電源断発生時処理のフローチャートである。 電源投入時処理のフローチャートである。 コマンド送信処理のフローチャートである。 払出制御処理のフローチャートである。

符号の説明

１００…主制御基板
１０１…入賞検出器
１０２…大入賞口ソレノイド
１１０…ＲＡＭクリアスイッチ
２００…払出制御基板
２０１…発射ハンドル
２０２…発射制御基板
２０３…発射モータ
２１０…スイッチ
２２０…払出しモータ
３００…サブ制御基板
３５０…スピーカ
３６０…表示制御基板
３６１…ＬＣＤ
３７０…ランプ中継基板
３７１…パネル装飾ランプ
３７５…ランプ中継基板
３７６…枠装飾ランプ
４００…電源制御基板
４０２…停電監視回路
４０４…電力供給回路
４０６…バックアップ電源回路

Claims (7)

1. 複数の制御基板を備える遊技機であって、
   前記制御基板には、他の制御基板にコマンドを送信する上位制御基板と、該コマンドを受信して動作する下位制御基板とが含まれ、
   前記下位制御基板は、電源投入後、全ての制御機能を実現可能なレディ状態となるまでの起動期間中も含めて、前記上位制御基板からコマンドを受信可能なコマンド受信部を有し、
   前記上位制御基板は、前記コマンドの少なくとも一部を、前記下位制御基板が前記レディ状態となっているか否かに関わらず送信するコマンド送信部を備える遊技機。
2. 請求項１記載の遊技機であって、
   前記下位制御基板は、前記遊技機の演出を制御するための演出制御基板である遊技機。
3. 請求項１または２記載の遊技機であって、
   前記下位制御基板は、連携して動作する２以上のＣＰＵを有し、少なくとも一方のＣＰＵが前記コマンド受信部の制御および受信したコマンドの実行が可能である遊技機。
4. 請求項１〜３いずれか記載の遊技機であって、
   前記コマンド受信部は、前記受信したコマンドを一時的に保持可能である遊技機。
5. 請求項１〜４いずれか記載の遊技機であって、
   前記コマンド送信部は、予め規定された一部のコマンドについて前記下位制御基板が前記レディ状態となっているか否かに関わらず送信し、その他のコマンドについては、少なくとも前記起動期間を経た後に送信する遊技機。
6. 請求項１〜５いずれか記載の遊技機であって、
   前記上位制御基板は、
   電源が遮断された時に、従前の情報をＲＡＭ上に保持するバックアップ処理部と、
   前記バックアップされたＲＡＭ上の情報をリセットするためのＲＡＭクリア操作を検出するＲＡＭクリア検出部とを備え、
   前記下位制御基板は、前記ＲＡＭクリアを外部に報知する処理を行う報知部を有し、
   前記レディ状態となっているか否かに関わらずに送信すべきコマンドには、前記ＲＡＭクリア操作に応じたコマンドが含まれる遊技機。
7. 請求項６記載の遊技機であって、
   前記ＲＡＭクリア操作を行うためのＲＡＭクリアスイッチが、前記上位制御基板に設けられている遊技機。