JP2002292084A - 遊技機の制御装置及び制御方法 - Google Patents
遊技機の制御装置及び制御方法Info
- Publication number
- JP2002292084A JP2002292084A JP2001104531A JP2001104531A JP2002292084A JP 2002292084 A JP2002292084 A JP 2002292084A JP 2001104531 A JP2001104531 A JP 2001104531A JP 2001104531 A JP2001104531 A JP 2001104531A JP 2002292084 A JP2002292084 A JP 2002292084A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- control board
- saving mode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
(57)【要約】
【課題】遊技機の停電時において、バックアップ時間を
延長できる遊技機の制御装置及び、制御方法を提供す
る。 【解決手段】図柄表示基板4及び音声制御基板5及びラ
ンプ制御基板6とからなる制御基板群と、該制御基板群
を制御する主基板3と、前記主基板3及び制御基板群と
は分離され、前記主基板3及び複数の制御基板へ所定の
電力を供給する電源1を有し、前記制御基板群は、制御
信号によって節電モード設定される、または、制御信号
によって節電モードを解除される機能を有し、前記主基
板3は、前記電源1からの電源断の信号を受信して前記
制御基板群に節電モードコマンドを送出して停電時のバ
ックアップ電源の電力消費を軽減する。
延長できる遊技機の制御装置及び、制御方法を提供す
る。 【解決手段】図柄表示基板4及び音声制御基板5及びラ
ンプ制御基板6とからなる制御基板群と、該制御基板群
を制御する主基板3と、前記主基板3及び制御基板群と
は分離され、前記主基板3及び複数の制御基板へ所定の
電力を供給する電源1を有し、前記制御基板群は、制御
信号によって節電モード設定される、または、制御信号
によって節電モードを解除される機能を有し、前記主基
板3は、前記電源1からの電源断の信号を受信して前記
制御基板群に節電モードコマンドを送出して停電時のバ
ックアップ電源の電力消費を軽減する。
Description
【0001】
【発明の属する技術分野】本発明は、遊技機の停電時に
おいて、バックアップ時間を延長できる節電機能を有し
た遊技機の制御装置及び制御方法に関する。
おいて、バックアップ時間を延長できる節電機能を有し
た遊技機の制御装置及び制御方法に関する。
【0002】
【従来の技術】遊技機、例えばパチンコ機において、遊
技者が遊技をしている途中で停電があった場合、パチン
コ機に搭載されている電子制御機器が動作不能となり、
遊技の継続ができなくなる。この場合、パーラー等の設
備において、予備電源等を備えていれば比較的短い時間
で復旧することができるが、商用電源をそのまま用いて
いる場合には、復旧は電力会社等の復旧作業に頼るしか
ない。
技者が遊技をしている途中で停電があった場合、パチン
コ機に搭載されている電子制御機器が動作不能となり、
遊技の継続ができなくなる。この場合、パーラー等の設
備において、予備電源等を備えていれば比較的短い時間
で復旧することができるが、商用電源をそのまま用いて
いる場合には、復旧は電力会社等の復旧作業に頼るしか
ない。
【0003】一般に、パチンコ機には、複数種類のスイ
ッチング電源が備えられ、各電子制御機器に対応した電
力(5V、12V等)を供給している。具体的には、前
記電源から、電源中継基板を介して、主基板、図柄表示
基板、音声制御基板、ランプ制御基板、払出制御基板、
発射制御基板等に必要な電源が供給されている。
ッチング電源が備えられ、各電子制御機器に対応した電
力(5V、12V等)を供給している。具体的には、前
記電源から、電源中継基板を介して、主基板、図柄表示
基板、音声制御基板、ランプ制御基板、払出制御基板、
発射制御基板等に必要な電源が供給されている。
【0004】前記主基板は、遊技プログラムの実行経過
に対応する状態をRAM(揮発性メモリ)に保存しなが
ら、主基板に搭載されている遊技プログラムを有した制
御装置(CPU)によって全体のゲーム進行制御が行わ
れる。なお、前記遊技プログラムの他、入賞した場合の
パチンコ球の払い出し数(賞球)の制御についても主基
板によって管理されている。
に対応する状態をRAM(揮発性メモリ)に保存しなが
ら、主基板に搭載されている遊技プログラムを有した制
御装置(CPU)によって全体のゲーム進行制御が行わ
れる。なお、前記遊技プログラムの他、入賞した場合の
パチンコ球の払い出し数(賞球)の制御についても主基
板によって管理されている。
【0005】前記払出制御基板は、パチンコ球の賞球払
出プログラムの実行経過に対応する状態をRAMに保存
しながら、主制御基板からのパチンコ球の払出しに関す
るコマンンドに基づく払出制御を行うと共に、パチンコ
機の貸出プログラムの実行経過に対応する状態をRAM
に保存しながら、プリペイドカードユニットとの間での
通信により、パチンコ球の貸出制御を行うものである。
出プログラムの実行経過に対応する状態をRAMに保存
しながら、主制御基板からのパチンコ球の払出しに関す
るコマンンドに基づく払出制御を行うと共に、パチンコ
機の貸出プログラムの実行経過に対応する状態をRAM
に保存しながら、プリペイドカードユニットとの間での
通信により、パチンコ球の貸出制御を行うものである。
【0006】なお、図柄表示基板、音声制御基板、ラン
プ制御基板、払出制御基板は、主基板から送られる制御
コマンドに基づいて動作するようになっている。このよ
うなパチンコ機において、停電があると、パチンコ球が
入賞し、その入賞に応じたパチンコ球の払出残数保存デ
ータが消去されてしまい、停電前に入賞した分の払出が
できなくなってしまう。このために遊技者は、不利益を
こうむることになる。
プ制御基板、払出制御基板は、主基板から送られる制御
コマンドに基づいて動作するようになっている。このよ
うなパチンコ機において、停電があると、パチンコ球が
入賞し、その入賞に応じたパチンコ球の払出残数保存デ
ータが消去されてしまい、停電前に入賞した分の払出が
できなくなってしまう。このために遊技者は、不利益を
こうむることになる。
【0007】前記問題点を解決する手段として、例えば
特願平11−343688号に開示されている発明があ
り、遊技機の装置、払出制御部の電源断制御方法及び遊
技機に関するものである。
特願平11−343688号に開示されている発明があ
り、遊技機の装置、払出制御部の電源断制御方法及び遊
技機に関するものである。
【0008】前記従来例は、払出制御部に入賞球の払出
し残数を保存する揮発性のメモリを有し、停電の復帰す
るまで前記入賞球の払出し残数を保持するバックアップ
電源によって前記揮発性メモリに保存された入賞球の払
出し残数を保持する。前記保持されている払出し残数か
ら、電源復帰時に払出制御を続行することにより、遊技
者が不利益をこうむることのないようにしたものであ
る。
し残数を保存する揮発性のメモリを有し、停電の復帰す
るまで前記入賞球の払出し残数を保持するバックアップ
電源によって前記揮発性メモリに保存された入賞球の払
出し残数を保持する。前記保持されている払出し残数か
ら、電源復帰時に払出制御を続行することにより、遊技
者が不利益をこうむることのないようにしたものであ
る。
【0009】
【発明が解決しようとする課題】係る方法においては、
前記揮発性メモリによって入賞球の払出し残数を保持す
ることで、遊技者が不利益をこうむることを防止でき
た。しかし、係る方法では、 以下のような問題点
があった。
前記揮発性メモリによって入賞球の払出し残数を保持す
ることで、遊技者が不利益をこうむることを防止でき
た。しかし、係る方法では、 以下のような問題点
があった。
【0010】即ち、パチンコ機には、複数種類のスイッ
チング電源が備えられ、前記電源から、電源中継基板を
介して、主基板、図柄表示基板、音声制御基板、ランプ
制御基板、払出制御基板等に必要な電源が供給されてい
る。係る各種の制御基板には、停電時に対応して、バッ
クアップ電源が具備されている。該バックアップ電源
は、大容量のコンデンサなどで構成され、停電の時間が
短い間はコンデンサの容量も小さくてすむが、一般的に
は数時間のバックアップが可能なように設計されてい
る。この為に、バックアップコンデンサの容量が大きく
なり、電源部が大きくなると共に、電源のコストアップ
となっていた。
チング電源が備えられ、前記電源から、電源中継基板を
介して、主基板、図柄表示基板、音声制御基板、ランプ
制御基板、払出制御基板等に必要な電源が供給されてい
る。係る各種の制御基板には、停電時に対応して、バッ
クアップ電源が具備されている。該バックアップ電源
は、大容量のコンデンサなどで構成され、停電の時間が
短い間はコンデンサの容量も小さくてすむが、一般的に
は数時間のバックアップが可能なように設計されてい
る。この為に、バックアップコンデンサの容量が大きく
なり、電源部が大きくなると共に、電源のコストアップ
となっていた。
【0011】前記のバックアップ電源容量を低減する為
には、停電による電源断を検出して、必要なデータを不
揮発性のメモリに格納してから前記各制御基板の電源を
切断するようにしても良い。しかし、係る方法では、不
揮発性のメモリを必要とし、又、前記不揮発性メモリの
増設、制御基板への制御信号線の配線、バックアップ電
源の制御回路と中継基板などが必要になり、コストアッ
プとなる。
には、停電による電源断を検出して、必要なデータを不
揮発性のメモリに格納してから前記各制御基板の電源を
切断するようにしても良い。しかし、係る方法では、不
揮発性のメモリを必要とし、又、前記不揮発性メモリの
増設、制御基板への制御信号線の配線、バックアップ電
源の制御回路と中継基板などが必要になり、コストアッ
プとなる。
【0012】本発明は係る問題を解決するために、停電
等の予期せぬ電源断が発生し、電子制御機器に正規の電
源電圧が供給されない間(停電中)において、図柄表示
基板、音声制御基板、ランプ制御基板、払出制御基板と
を節電モードとすることにより、前記主基板、払出制御
基板に具備されている記憶手段の記憶保持時間を長く
し、又、バックアップ電源を小型低価格とし、少ない消
費電力で遊技者に不利益がこうむることを防止すること
ができる遊技機の制御装置及び制御方法を提供すること
を目的としてなされたものである。
等の予期せぬ電源断が発生し、電子制御機器に正規の電
源電圧が供給されない間(停電中)において、図柄表示
基板、音声制御基板、ランプ制御基板、払出制御基板と
を節電モードとすることにより、前記主基板、払出制御
基板に具備されている記憶手段の記憶保持時間を長く
し、又、バックアップ電源を小型低価格とし、少ない消
費電力で遊技者に不利益がこうむることを防止すること
ができる遊技機の制御装置及び制御方法を提供すること
を目的としてなされたものである。
【0013】
【課題を解決するための手段】本発明は上記目的を達成
するために請求項1記載の遊技機の制御装置は、複数の
電子部品が機能別に分類され、それぞれの機能に対して
前記各電子部品を制御する複数の制御部と、該制御部を
制御する主制御部と、前記主制御部及び複数の制御部と
は分離され、前記主制御部及び複数の制御部へ所定の電
力を供給する電源を有する遊技機において、前記複数の
制御部は、制御信号によって節電モードに設定される機
能、または、制御信号によって節電モードを解除される
機能を有し、前記主制御部は、前記電源からの電源断の
信号を受信して前記複数の制御部に節電モードコマンド
を送出することを特徴とする。
するために請求項1記載の遊技機の制御装置は、複数の
電子部品が機能別に分類され、それぞれの機能に対して
前記各電子部品を制御する複数の制御部と、該制御部を
制御する主制御部と、前記主制御部及び複数の制御部と
は分離され、前記主制御部及び複数の制御部へ所定の電
力を供給する電源を有する遊技機において、前記複数の
制御部は、制御信号によって節電モードに設定される機
能、または、制御信号によって節電モードを解除される
機能を有し、前記主制御部は、前記電源からの電源断の
信号を受信して前記複数の制御部に節電モードコマンド
を送出することを特徴とする。
【0014】請求項2記載の遊技機の制御方法は、電源
に供給される電源が所定値以下になったことを検出する
電源断監視手段により主制御部に電源断の信号を送出
し、前記主制御部は、前記電源断監視手段からの電源断
信号を検出すると複数の制御部に節電モードコマンドを
送出し、前記複数の制御部は、前記節電モードコマンド
を受信すると実行中の処理を停止して節電モードにな
り、電源が復帰された後、該電源から電源復帰のリセッ
ト信号を発し、該リセット信号により前記主制御部と複
数の制御部との処理を復帰させることを特徴とする。
に供給される電源が所定値以下になったことを検出する
電源断監視手段により主制御部に電源断の信号を送出
し、前記主制御部は、前記電源断監視手段からの電源断
信号を検出すると複数の制御部に節電モードコマンドを
送出し、前記複数の制御部は、前記節電モードコマンド
を受信すると実行中の処理を停止して節電モードにな
り、電源が復帰された後、該電源から電源復帰のリセッ
ト信号を発し、該リセット信号により前記主制御部と複
数の制御部との処理を復帰させることを特徴とする。
【0015】請求項3記載の遊技機の制御方法は、電源
に供給される電源が所定値以下になったことを検出する
電源断監視手段により主制御部に電源断の信号を送出
し、前記主制御部は、前記電源断監視手段からの電源断
信号を検出すると複数の制御部に節電モードコマンドを
送出し、前記複数の制御部は、前記節電モードコマンド
を受信すると実行中の処理を停止して節電モードにな
り、電源が復帰された後、該電源から電源復帰のリセッ
ト信号を発し、該リセット信号によって前記主制御部の
処理を復帰し、前記主制御部は、処理を復帰して前記複
数の制御部に節電モード解除コマンドを各々送出し、前
記複数の制御部は、前記節電モード解除コマンドを受信
することにより複数の制御部の処理を復帰させることを
特徴とする。
に供給される電源が所定値以下になったことを検出する
電源断監視手段により主制御部に電源断の信号を送出
し、前記主制御部は、前記電源断監視手段からの電源断
信号を検出すると複数の制御部に節電モードコマンドを
送出し、前記複数の制御部は、前記節電モードコマンド
を受信すると実行中の処理を停止して節電モードにな
り、電源が復帰された後、該電源から電源復帰のリセッ
ト信号を発し、該リセット信号によって前記主制御部の
処理を復帰し、前記主制御部は、処理を復帰して前記複
数の制御部に節電モード解除コマンドを各々送出し、前
記複数の制御部は、前記節電モード解除コマンドを受信
することにより複数の制御部の処理を復帰させることを
特徴とする。
【0016】
【発明の実施の形態】図1は、本発明の実施形態の概略
説明図である。発明の理解を容易にするために、図1を
用いて本発明の概略を説明する。図1(a)は、遊技機
が通常状態に動作している時に電流がスイッチング電源
1から各基板に流れる様子、図1(b)は、停電時に電
流がスイッチング電源1から各基板に流れる様子を説明
する図である。
説明図である。発明の理解を容易にするために、図1を
用いて本発明の概略を説明する。図1(a)は、遊技機
が通常状態に動作している時に電流がスイッチング電源
1から各基板に流れる様子、図1(b)は、停電時に電
流がスイッチング電源1から各基板に流れる様子を説明
する図である。
【0017】図1(a)において、遊技機が通常状態に
動作している時には、スイッチング電源1から主基板3
に電流I3が、払出制御基板8に電流I8が、図柄制御
基板4に電流I4が、音声制御基板5に電流I5が、ラ
ンプ制御基板6に電流I6が各々流れている。以下、図
柄制御基板4及び音声制御基板5及びランプ制御基板6
とを制御基板群と称する。
動作している時には、スイッチング電源1から主基板3
に電流I3が、払出制御基板8に電流I8が、図柄制御
基板4に電流I4が、音声制御基板5に電流I5が、ラ
ンプ制御基板6に電流I6が各々流れている。以下、図
柄制御基板4及び音声制御基板5及びランプ制御基板6
とを制御基板群と称する。
【0018】主基板3からは、払出制御基板8と前記制
御基板群に対して、各基板を制御するコマンド信号Cが
印加され、各基板の遊技制御が行われる。
御基板群に対して、各基板を制御するコマンド信号Cが
印加され、各基板の遊技制御が行われる。
【0019】前記制御基板群は、停電時には保持すべき
データがないので、電源断が発生した場合にはその動作
を停止してもよい。しかし、主基板3及び払出制御基板
8とは、停電が復帰したときに遊技者が不利益を受けな
いようにする為に、入賞球の払出し残数と動作状態を保
持することが必要である。
データがないので、電源断が発生した場合にはその動作
を停止してもよい。しかし、主基板3及び払出制御基板
8とは、停電が復帰したときに遊技者が不利益を受けな
いようにする為に、入賞球の払出し残数と動作状態を保
持することが必要である。
【0020】本発明の実施形態では、停電時に前記制御
基板群への電流消費を低減し、主基板3及び払出制御基
板8が入賞球の払出し残数と動作状態の保持処理を行
う。前記制御基板群への電流消費を低減することにより
バックアップ電源の小型化、又は、前記入賞球の払出し
残数と動作状態の保持処理時間の延長を行えるようにす
る。制御基板群に搭載されている図示していないCPU
は、制御信号によって節電モードに設定される機能、ま
たは、制御信号によって節電モードを解除される機能を
有している周知のCPUである。
基板群への電流消費を低減し、主基板3及び払出制御基
板8が入賞球の払出し残数と動作状態の保持処理を行
う。前記制御基板群への電流消費を低減することにより
バックアップ電源の小型化、又は、前記入賞球の払出し
残数と動作状態の保持処理時間の延長を行えるようにす
る。制御基板群に搭載されている図示していないCPU
は、制御信号によって節電モードに設定される機能、ま
たは、制御信号によって節電モードを解除される機能を
有している周知のCPUである。
【0021】電源断が発生すると、主基板3は、制御基
板群に搭載されている図示していないCPUに対して、
該CPUが節電モードになるコマンド信号を発する。該
コマンド信号を前記CPUが受信すると、前記制御基板
群は節電モード(サスペンド状態)となる。係るモード
により前記の各基板のCPUは、サスペンド状態とな
り、消費電流が減少して図1(b)に示すようになる。
板群に搭載されている図示していないCPUに対して、
該CPUが節電モードになるコマンド信号を発する。該
コマンド信号を前記CPUが受信すると、前記制御基板
群は節電モード(サスペンド状態)となる。係るモード
により前記の各基板のCPUは、サスペンド状態とな
り、消費電流が減少して図1(b)に示すようになる。
【0022】即ち、制御基板群に流入する各電源電流I
4、I5、I6は、各々I4S、I5S、I6Sに減少
する。但し、I4>>I4S、I5>>I5S、I6>
>I6Sとする。
4、I5、I6は、各々I4S、I5S、I6Sに減少
する。但し、I4>>I4S、I5>>I5S、I6>
>I6Sとする。
【0023】停電になると、スイッチング電源1に具備
されている、例えば大容量のコンデンサとダイオードな
どで構成される、図示していない周知のバックアップ電
源(BP1)から各基板に前記CPUが動作する主電源
を供給する。係るバックアップ電源BP1の電流は、前
記制御基板群が節電モードになり消費電流が減少する
と、減少した分は主基板3及び払出制御基板8とで消費
することができる。
されている、例えば大容量のコンデンサとダイオードな
どで構成される、図示していない周知のバックアップ電
源(BP1)から各基板に前記CPUが動作する主電源
を供給する。係るバックアップ電源BP1の電流は、前
記制御基板群が節電モードになり消費電流が減少する
と、減少した分は主基板3及び払出制御基板8とで消費
することができる。
【0024】前記したように、主基板3と払出制御基板
8とは、入賞球の払出し残数と動作状態を保持するため
の処理をしている間、前記バックアップ電源BP1が所
定の値に保持される必要がある。従って、前記制御基板
群が消費する電流が減少することにより、処理時間に余
裕が生じる。または、同一の処理時間であれば、前記バ
ックアップ電源BP1のバックアップ用のコンデンサ容
量を減少することができる。
8とは、入賞球の払出し残数と動作状態を保持するため
の処理をしている間、前記バックアップ電源BP1が所
定の値に保持される必要がある。従って、前記制御基板
群が消費する電流が減少することにより、処理時間に余
裕が生じる。または、同一の処理時間であれば、前記バ
ックアップ電源BP1のバックアップ用のコンデンサ容
量を減少することができる。
【0025】前記制御基板群が節電モードになると、主
基板3と払出制御基板8とは、前記バックアップ電源B
P1によって主電源の電圧が所定値に保持されている間
に、入賞球の払出し残数と動作状態を保持するための処
理を行う。そして、前記入賞球の払出し残数と動作状態
を保持する図示していない揮発性のメモリの内容を、ス
イッチング電源1に具備されている図示していないバッ
クアップ電源BP2により停電が復帰するまで保存す
る。
基板3と払出制御基板8とは、前記バックアップ電源B
P1によって主電源の電圧が所定値に保持されている間
に、入賞球の払出し残数と動作状態を保持するための処
理を行う。そして、前記入賞球の払出し残数と動作状態
を保持する図示していない揮発性のメモリの内容を、ス
イッチング電源1に具備されている図示していないバッ
クアップ電源BP2により停電が復帰するまで保存す
る。
【0026】停電が復帰して、電源が元に戻ると、主基
板3と払出制御基板8とは、前記保持した入賞球の払出
し残数と動作状態とから遊技者に対して所定の払出処理
を行う。また、制御基板群は起動の所定の処理がなされ
て動作可能な状態になる。
板3と払出制御基板8とは、前記保持した入賞球の払出
し残数と動作状態とから遊技者に対して所定の払出処理
を行う。また、制御基板群は起動の所定の処理がなされ
て動作可能な状態になる。
【0027】図2は、本発明の実施の形態における、遊
技機の制御基板の接続を示す制御ブロック図である。該
制御ブロックは、スイッチング電源1、電源中継基板
2、主基板3、払出制御基板8、発射制御基板7、前記
制御基板群とにより構成されている。前記主基板3、前
記制御基板群、払出制御基板8とには、図示していない
CPU及び電子部品が機能別に分類されて実装されてい
る。それぞれの機能に対して前記各基板は、制御プログ
ラムを有する図示していないCPUにより制御される。
前記制御基板群に具備されているCPUは、主基板3に
具備されているCPUからの節電モードコマンドにより
節電モードに設定される機能、または、制御信号によっ
て節電モードを解除される機能を有している周知のCP
Uである。
技機の制御基板の接続を示す制御ブロック図である。該
制御ブロックは、スイッチング電源1、電源中継基板
2、主基板3、払出制御基板8、発射制御基板7、前記
制御基板群とにより構成されている。前記主基板3、前
記制御基板群、払出制御基板8とには、図示していない
CPU及び電子部品が機能別に分類されて実装されてい
る。それぞれの機能に対して前記各基板は、制御プログ
ラムを有する図示していないCPUにより制御される。
前記制御基板群に具備されているCPUは、主基板3に
具備されているCPUからの節電モードコマンドにより
節電モードに設定される機能、または、制御信号によっ
て節電モードを解除される機能を有している周知のCP
Uである。
【0028】図2の制御ブロックを用いて実現される遊
技機(例えばパチンコ機)の構造、及び動作は、周知の
遊技機と同様であるので説明を省略する。なお、以下の
説明においては、遊技機は、パチンコ機として説明をす
る。
技機(例えばパチンコ機)の構造、及び動作は、周知の
遊技機と同様であるので説明を省略する。なお、以下の
説明においては、遊技機は、パチンコ機として説明をす
る。
【0029】図2において、スイッチング電源1には、
電源線1Cを介して、図示していない、例えば24Vの
交流電源ACが印加されている。前記スイッチング電源
1は、電源線1bと信号線1aとを介して電源中継基板
2に、電源線1dと信号線1eとを介して払出制御基板
8に各々接続されている。前記電源中継基板2は、信号
線2dと電源線2eとを介して主基板3に、信号線及び
電源線2aを介してランプ制御基板6に、信号線及び電
源線2bを介して音声制御基板5に、信号線及び電源線
2cを介して図柄制御基板4に各々接続されている。
電源線1Cを介して、図示していない、例えば24Vの
交流電源ACが印加されている。前記スイッチング電源
1は、電源線1bと信号線1aとを介して電源中継基板
2に、電源線1dと信号線1eとを介して払出制御基板
8に各々接続されている。前記電源中継基板2は、信号
線2dと電源線2eとを介して主基板3に、信号線及び
電源線2aを介してランプ制御基板6に、信号線及び電
源線2bを介して音声制御基板5に、信号線及び電源線
2cを介して図柄制御基板4に各々接続されている。
【0030】主基板3は、信号線3aを介して図柄制御
基板4に、信号線3bを介して音声制御基板5に、信号
線3cを介してランプ制御基板6に、信号線3dを介し
て払出制御基板8に各々接続されている。払出制御基板
8は、信号線及び電源線8eを介して発射制御基板7に
接続されている。
基板4に、信号線3bを介して音声制御基板5に、信号
線3cを介してランプ制御基板6に、信号線3dを介し
て払出制御基板8に各々接続されている。払出制御基板
8は、信号線及び電源線8eを介して発射制御基板7に
接続されている。
【0031】なお、前記した信号線及び電源線には、特
に断らない限り所定の接地線が設けられている。
に断らない限り所定の接地線が設けられている。
【0032】信号線1a、1e、2dは複数本の信号線
と電源線からなり、各信号線には、リセット信号R、電
源断検出信号PD、初期化信号INとが各々送出され
る。又、電源線には、図示していない揮発性メモリのバ
ックアップ用の直流電源PB2がバックアップ電源線P
Bに供給される。
と電源線からなり、各信号線には、リセット信号R、電
源断検出信号PD、初期化信号INとが各々送出され
る。又、電源線には、図示していない揮発性メモリのバ
ックアップ用の直流電源PB2がバックアップ電源線P
Bに供給される。
【0033】信号線1b、1d、2eは複数本の電源線
からなり、各電源線には、小電力電源PS、直流24V
電源RDC、直流5V電源DCとが各々供給され、接地
線GDが各電源に共通に設けられている。
からなり、各電源線には、小電力電源PS、直流24V
電源RDC、直流5V電源DCとが各々供給され、接地
線GDが各電源に共通に設けられている。
【0034】信号線2a、2b、2cは複数本の信号線
及び電源線からなり、各電源線には、小電力電源PS、
直流5V電源DC、接地線GDとが各々供給され、信号
線にはリセット信号Rが送出される。
及び電源線からなり、各電源線には、小電力電源PS、
直流5V電源DC、接地線GDとが各々供給され、信号
線にはリセット信号Rが送出される。
【0035】信号線3a、3b、3c、3dは複数本の
信号線からなり、各信号線には、主基板3から制御コマ
ンドCMが送出される。
信号線からなり、各信号線には、主基板3から制御コマ
ンドCMが送出される。
【0036】信号線8eは複数本の信号線及び電源線か
らなり、各電源線には、小電力電源PS、直流24V電
源RDC、直流5V電源DC、接地線GDとが供給さ
れ、信号線には発射制御コマンド線CMMが送出され
る。
らなり、各電源線には、小電力電源PS、直流24V電
源RDC、直流5V電源DC、接地線GDとが供給さ
れ、信号線には発射制御コマンド線CMMが送出され
る。
【0037】前記小電力電源PS、直流24V電源RD
C、直流5V電源DC、バックアップ電源PB、接地線
GDとは、主基板3、払出制御基板8、発射制御基板7
及び制御基板群とに直流電源を供給し、主基板3及び発
射制御基板7及び制御基板群の図示していない所定の電
源端子に接続されている。
C、直流5V電源DC、バックアップ電源PB、接地線
GDとは、主基板3、払出制御基板8、発射制御基板7
及び制御基板群とに直流電源を供給し、主基板3及び発
射制御基板7及び制御基板群の図示していない所定の電
源端子に接続されている。
【0038】直流24V電源RDCは、直流24Vの脈
流電源であって、ソレノイドの駆動をする電源である。
直流5V電源DCは、主基板3と払出制御基板8とに供
給され、主基板3と払出制御基板8とが行う、後述する
入賞球の払出しに必要な所定の処理が終了するまでの時
間所定の電圧を保持する。小電力電源PSは、制御基板
群のCPUを駆動する直流5Vの電源である。
流電源であって、ソレノイドの駆動をする電源である。
直流5V電源DCは、主基板3と払出制御基板8とに供
給され、主基板3と払出制御基板8とが行う、後述する
入賞球の払出しに必要な所定の処理が終了するまでの時
間所定の電圧を保持する。小電力電源PSは、制御基板
群のCPUを駆動する直流5Vの電源である。
【0039】前記発射制御コマンド線CMMは、払出制
御基板8に設けられている図示していないCPUの、図
示していない出力ポートから信号線8eを介して発射制
御基板7に出力され、遊技球の発射制御を行う。
御基板8に設けられている図示していないCPUの、図
示していない出力ポートから信号線8eを介して発射制
御基板7に出力され、遊技球の発射制御を行う。
【0040】リセット信号Rは、スイッチング電源1の
前記CPUの電源である直流5V電源DCが所定の電圧
になってから所定時間経過した後に、図示していない遅
延回路と電圧検出手段とで構成される周知の電圧監視回
路から出力される。電源中継基板2を介して、主基板
3、払出制御基板8及び制御基板群に具備されている図
示していないCPUのリセット端子に接続されていて、
前記CPUをリセットして初期状態にする。
前記CPUの電源である直流5V電源DCが所定の電圧
になってから所定時間経過した後に、図示していない遅
延回路と電圧検出手段とで構成される周知の電圧監視回
路から出力される。電源中継基板2を介して、主基板
3、払出制御基板8及び制御基板群に具備されている図
示していないCPUのリセット端子に接続されていて、
前記CPUをリセットして初期状態にする。
【0041】電源断検出信号PDは、停電又は事故など
により交流24Vが遮断されるとスイッチング電源1か
ら出力される。主基板3および、払出制御基板8の図示
していないCPUのマスクできない割り込み端子NM
I、及び図示していない入力ポートとに各々接続されて
いる。
により交流24Vが遮断されるとスイッチング電源1か
ら出力される。主基板3および、払出制御基板8の図示
していないCPUのマスクできない割り込み端子NM
I、及び図示していない入力ポートとに各々接続されて
いる。
【0042】初期化信号INは、スイッチング電源1に
具備されている図示していないスイッチから出力され、
電源中継基板2を介して主基板3に、及び払出制御基板
8の図示していないCPUのリセット端子に接続されて
いる。即ち、初期化信号INは前記リセット信号Rと同
一機能を有し、スイッチング電源1の直流5V電源DC
を検知して出力される信号がリセット信号Rで、手動ス
イッチにより出力される信号が初期化信号INである。
具備されている図示していないスイッチから出力され、
電源中継基板2を介して主基板3に、及び払出制御基板
8の図示していないCPUのリセット端子に接続されて
いる。即ち、初期化信号INは前記リセット信号Rと同
一機能を有し、スイッチング電源1の直流5V電源DC
を検知して出力される信号がリセット信号Rで、手動ス
イッチにより出力される信号が初期化信号INである。
【0043】なお、前記制御基板群及び払出制御基板8
とは、主基板3から送られる制御コマンドに基づいて動
作するようになっている。係る制御コマンドは、主基板
3から送信され、信号線3a、3b、3c、3dを介し
て、前記制御基板群と払出制御基板8とにより各々受信
される。
とは、主基板3から送られる制御コマンドに基づいて動
作するようになっている。係る制御コマンドは、主基板
3から送信され、信号線3a、3b、3c、3dを介し
て、前記制御基板群と払出制御基板8とにより各々受信
される。
【0044】前記パチンコ機における図2の制御ブロッ
クについて、各基板の機能及び電源について以下に説明
する。初期化信号INは、主基板3および、払出制御基
板8に具備されている図示していないCPUを初期化す
るために設けた、図示していないスイッチが必要に応じ
て押されると出力される。
クについて、各基板の機能及び電源について以下に説明
する。初期化信号INは、主基板3および、払出制御基
板8に具備されている図示していないCPUを初期化す
るために設けた、図示していないスイッチが必要に応じ
て押されると出力される。
【0045】電源中継基板2は、パチンコ店の島側に設
けられた図示していない電源を主基板3及び制御基板群
に供給する。
けられた図示していない電源を主基板3及び制御基板群
に供給する。
【0046】主基板3は、コントローラとしてのCPU
を有し、該CPUにより演算及び制御処理を行う。遊技
の手順を保存する図示していないROM及び、プログラ
ムの制御状態(賞球残数、タイマ値等)を保存する図示
していない揮発性のメモリとを有している。前記主基板
3のCPUは、遊技プログラムの実行経過に対応する状
態を前記の記憶手段(揮発性メモリ)に保存しながら、
主基板3に搭載されている前記CPUによりパチンコ機
のゲーム進行制御を行う。なお、前記遊技プログラムの
他、入賞した場合のパチンコ球の払い出し数(賞球)の
制御についても主基板によって管理されている。
を有し、該CPUにより演算及び制御処理を行う。遊技
の手順を保存する図示していないROM及び、プログラ
ムの制御状態(賞球残数、タイマ値等)を保存する図示
していない揮発性のメモリとを有している。前記主基板
3のCPUは、遊技プログラムの実行経過に対応する状
態を前記の記憶手段(揮発性メモリ)に保存しながら、
主基板3に搭載されている前記CPUによりパチンコ機
のゲーム進行制御を行う。なお、前記遊技プログラムの
他、入賞した場合のパチンコ球の払い出し数(賞球)の
制御についても主基板によって管理されている。
【0047】払出制御基板8は、パチンコ球の賞球払出
プログラムの実行経過に対応する状態を図示していない
揮発性のメモリに保存しながら、主基板3からのパチン
コ球の払出しに関するコマンンドに基づく払出制御を行
う。また、パチンコ機の貸出プログラムの実行経過に対
応する状態を揮発性のメモリに保存しながら、図示して
いないプリペイドカードユニットとの間での通信によ
り、パチンコ球の貸出制御を行う。
プログラムの実行経過に対応する状態を図示していない
揮発性のメモリに保存しながら、主基板3からのパチン
コ球の払出しに関するコマンンドに基づく払出制御を行
う。また、パチンコ機の貸出プログラムの実行経過に対
応する状態を揮発性のメモリに保存しながら、図示して
いないプリペイドカードユニットとの間での通信によ
り、パチンコ球の貸出制御を行う。
【0048】発射制御基板7は、払出制御基板8のもと
で機能し、図示していない発射ソレノイドの駆動を制御
する。図柄表示制御基板4は、図示していない図柄表示
器の表示を制御する。
で機能し、図示していない発射ソレノイドの駆動を制御
する。図柄表示制御基板4は、図示していない図柄表示
器の表示を制御する。
【0049】音声制御基板5は、図示していないスピー
カの出力を制御し、ランプ制御基板6は、各種ランプの
点灯を制御する。なお、主基板3のもとで機能する図柄
表示基板4、音声制御基板5、ランプ制御基板6、払出
制御基板8は、前記の如く4つに分割されていることに
限定されるものではなく、遊技機の構成に応じて統廃合
されてもよい。
カの出力を制御し、ランプ制御基板6は、各種ランプの
点灯を制御する。なお、主基板3のもとで機能する図柄
表示基板4、音声制御基板5、ランプ制御基板6、払出
制御基板8は、前記の如く4つに分割されていることに
限定されるものではなく、遊技機の構成に応じて統廃合
されてもよい。
【0050】又、前記リセット信号によって、電源投入
時に直流5V電源DCの電源電圧が規定値を超えてか
ら、所定時間遅延後主基板3のCPUが初期状態にされ
る。電源断時には、直流5V電源DCの電源電圧が規定
値以下となると前記CPUの電源が切断可能な状態にす
る。
時に直流5V電源DCの電源電圧が規定値を超えてか
ら、所定時間遅延後主基板3のCPUが初期状態にされ
る。電源断時には、直流5V電源DCの電源電圧が規定
値以下となると前記CPUの電源が切断可能な状態にす
る。
【0051】前記主基板3のCPUには、パチンコ機の
図示していない各種入賞検出スイッチからの信号が、図
示していない入力ポートを介してCPUに入力されてい
て遊技機の各種情報が入力される。
図示していない各種入賞検出スイッチからの信号が、図
示していない入力ポートを介してCPUに入力されてい
て遊技機の各種情報が入力される。
【0052】図3は、前記図2における主基板3と払出
制御基板8と前記制御基板群との動作を説明するフロー
チャートである。更に詳しくは、主基板3と、払出制御
基板8と、前記制御基板群に供給される直流5V電源D
Cが所定値以下になったことを検出した後に行われる、
主基板3と払出制御基板8と前記制御基板群との電源断
処理について、図2と図3を用いて以下に説明する。
制御基板8と前記制御基板群との動作を説明するフロー
チャートである。更に詳しくは、主基板3と、払出制御
基板8と、前記制御基板群に供給される直流5V電源D
Cが所定値以下になったことを検出した後に行われる、
主基板3と払出制御基板8と前記制御基板群との電源断
処理について、図2と図3を用いて以下に説明する。
【0053】図3において、パチンコ機は通常の処理を
行っているものとする。係る状態で信号線1cに印加さ
れている24Vの交流電源AC交流電源が切断される
と、スイッチング電源1から信号線1aと1eとに電源
断検出信号PDが、タイミングAで印加される。
行っているものとする。係る状態で信号線1cに印加さ
れている24Vの交流電源AC交流電源が切断される
と、スイッチング電源1から信号線1aと1eとに電源
断検出信号PDが、タイミングAで印加される。
【0054】係る電源断検出信号PDは、スイッチング
電源1から出力され、主基板3および、払出制御基板8
の図示していないCPUのマスクできない割り込み端子
NMI及び、図示していない入力ポートとに各々印加さ
れる。
電源1から出力され、主基板3および、払出制御基板8
の図示していないCPUのマスクできない割り込み端子
NMI及び、図示していない入力ポートとに各々印加さ
れる。
【0055】払出制御基板8は、タイミングAで前記電
源断検出信号PDが割り込み端子NMIに印加される
と、処理を中断し、タイミングBで図示していない入力
ポートから割り込み要因を判定する。割り込み要因が電
源断検出信号PDである場合には、入賞球の払出しに必
要な所定の処理を行うと共に、払出制御基板8に設けら
れている、図示していない揮発性のメモリに保存されて
いる賞球払出残数を前記揮発性のメモリに保存して保護
する。
源断検出信号PDが割り込み端子NMIに印加される
と、処理を中断し、タイミングBで図示していない入力
ポートから割り込み要因を判定する。割り込み要因が電
源断検出信号PDである場合には、入賞球の払出しに必
要な所定の処理を行うと共に、払出制御基板8に設けら
れている、図示していない揮発性のメモリに保存されて
いる賞球払出残数を前記揮発性のメモリに保存して保護
する。
【0056】その後、払出制御基板8は、制御プログラ
ムを無限ループにして、主基板3からの節電コマンド待
ちになる。これにより、データを破壊したり、プログラ
ムが暴走することを防止することができる。前記入賞球
の払出し残数を保存する揮発性のメモリの内容は、信号
線1eの電源線PBから供給されるバックアップ電源P
B2によって、停電が復帰するまで保持される。
ムを無限ループにして、主基板3からの節電コマンド待
ちになる。これにより、データを破壊したり、プログラ
ムが暴走することを防止することができる。前記入賞球
の払出し残数を保存する揮発性のメモリの内容は、信号
線1eの電源線PBから供給されるバックアップ電源P
B2によって、停電が復帰するまで保持される。
【0057】主基板3は、タイミングAで前記電源断検
出信号PDが割り込み端子NMIに印加されると、処理
を中断し、図示していない入力ポートから割り込み要因
を判定する。割り込み要因が電源断検出信号PDである
場合には、図柄表示基板4及び音声制御基板5及びラン
プ制御基板6とに節電モード制御コマンド、CC1、C
C2、CC3とを順次送出する。
出信号PDが割り込み端子NMIに印加されると、処理
を中断し、図示していない入力ポートから割り込み要因
を判定する。割り込み要因が電源断検出信号PDである
場合には、図柄表示基板4及び音声制御基板5及びラン
プ制御基板6とに節電モード制御コマンド、CC1、C
C2、CC3とを順次送出する。
【0058】図柄表示基板4及び音声制御基板5及びラ
ンプ制御基板6は、前記節電モード制御コマンド、CC
1、CC2、CC3を受信すると処理を中断して、各々
タイミングC、D、Eにおいてサスペンド状態になり、
低消費電流の状態になる。
ンプ制御基板6は、前記節電モード制御コマンド、CC
1、CC2、CC3を受信すると処理を中断して、各々
タイミングC、D、Eにおいてサスペンド状態になり、
低消費電流の状態になる。
【0059】前記制御基板群がサスペンド状態になると
タイミングE以降のタイミングQで小電力電源PSは所
定の電圧が低下する。なお、直流24V電源RDCは、
タイミングA以降のタイミングWで所定の電圧が低下す
る。
タイミングE以降のタイミングQで小電力電源PSは所
定の電圧が低下する。なお、直流24V電源RDCは、
タイミングA以降のタイミングWで所定の電圧が低下す
る。
【0060】又、主基板3は、タイミングAで前記電源
断検出信号PDが割り込み端子NMIに印加されると、
前記節電モード制御コマンド、CC1、CC2、CC3
の送信を行うと共に、前記払出制御基板8との入賞球の
払出しに必要な所定の処理を行う。そして、プログラム
の制御状態(賞球残数、タイマ値等)を図示していない
揮発性のメモリに保存する。前記揮発性のメモリの内容
は、信号線2dの電源線PBから供給されるバックアッ
プ電源PB2によって停電が復帰するまで保持される。
断検出信号PDが割り込み端子NMIに印加されると、
前記節電モード制御コマンド、CC1、CC2、CC3
の送信を行うと共に、前記払出制御基板8との入賞球の
払出しに必要な所定の処理を行う。そして、プログラム
の制御状態(賞球残数、タイマ値等)を図示していない
揮発性のメモリに保存する。前記揮発性のメモリの内容
は、信号線2dの電源線PBから供給されるバックアッ
プ電源PB2によって停電が復帰するまで保持される。
【0061】前記主基板3と払出制御基板8との入賞球
の払出しに必要な所定の処理が終了すると、主基板3は
節電モード制御コマンドCC4を払出制御基板8に送信
する。
の払出しに必要な所定の処理が終了すると、主基板3は
節電モード制御コマンドCC4を払出制御基板8に送信
する。
【0062】払出制御基板8は、主基板3からの節電モ
ード制御コマンドCC4を受信するとタイミングSでサ
スペンド状態になり、払出制御基板8に具備されている
CPUは低消費電流の状態になる。その後、直流5V電
源DCは、タイミングS以降のタイミングFで所定の電
圧が低下する。直流5V電源DCの低下により主基板3
のCPUの処理はタイミングGで停止される。
ード制御コマンドCC4を受信するとタイミングSでサ
スペンド状態になり、払出制御基板8に具備されている
CPUは低消費電流の状態になる。その後、直流5V電
源DCは、タイミングS以降のタイミングFで所定の電
圧が低下する。直流5V電源DCの低下により主基板3
のCPUの処理はタイミングGで停止される。
【0063】なお、前記主基板3のCPUが制御基板群
に節電モードコマンドを出す順序と、前記主基板3と払
出制御基板8との入賞球の払出しに必要な所定の処理を
行う順序は、節電モードコマンドを先に送信してバック
アップ電源に余裕を持たせ、その後前記主基板3と払出
制御基板8との入賞球の払出しに必要な所定の処理を行
うようにするが、バックアップ電源容量及び、前記主基
板3と払出制御基板8との処理速度の関係でこれ以外で
あってもよい。
に節電モードコマンドを出す順序と、前記主基板3と払
出制御基板8との入賞球の払出しに必要な所定の処理を
行う順序は、節電モードコマンドを先に送信してバック
アップ電源に余裕を持たせ、その後前記主基板3と払出
制御基板8との入賞球の払出しに必要な所定の処理を行
うようにするが、バックアップ電源容量及び、前記主基
板3と払出制御基板8との処理速度の関係でこれ以外で
あってもよい。
【0064】停電が復帰し、タイミングHで交流電源A
Cが印加されると、直流5V電源DCがタイミングIで
所定の値になる。直流5V電源DCがタイミングIで所
定の値になると、タイミングIより少し遅れたタイミン
グJにおいて電源断検出信号PDが元の状態に戻る。
Cが印加されると、直流5V電源DCがタイミングIで
所定の値になる。直流5V電源DCがタイミングIで所
定の値になると、タイミングIより少し遅れたタイミン
グJにおいて電源断検出信号PDが元の状態に戻る。
【0065】電源断検出信号PDが元の状態に戻ると共
に小電力電源PSがタイミングRで、直流24V電源R
DCもタイミングLで各々所定の値に復帰する。
に小電力電源PSがタイミングRで、直流24V電源R
DCもタイミングLで各々所定の値に復帰する。
【0066】直流5V電源DC及び小電力電源PSが所
定の値に達すると、払出制御基板8はタイミングKで、
制御基板群はタイミングM、N、Pとにおいて前記リセ
ット信号Rによって各基板のCPUが各々起動される。
定の値に達すると、払出制御基板8はタイミングKで、
制御基板群はタイミングM、N、Pとにおいて前記リセ
ット信号Rによって各基板のCPUが各々起動される。
【0067】そして、最後のタイミングSにおいて主基
板3が前記リセット信号RによりCPUが起動される。
主基板3のCPUが起動されると、停電前の状態に復帰
する為の所定の処理を行う。
板3が前記リセット信号RによりCPUが起動される。
主基板3のCPUが起動されると、停電前の状態に復帰
する為の所定の処理を行う。
【0068】即ち、前記払出制御基板8に具備されてい
る、図示していない揮発性のメモリに保存されている賞
球払出残数と、主基板3に具備されている、図示してい
ない揮発性のメモリに保存されているプログラムの制御
状態(賞球残数、タイマ値等)とを用いて所定の払出制
御を行う。
る、図示していない揮発性のメモリに保存されている賞
球払出残数と、主基板3に具備されている、図示してい
ない揮発性のメモリに保存されているプログラムの制御
状態(賞球残数、タイマ値等)とを用いて所定の払出制
御を行う。
【0069】なお、主基板3は節電モード制御コマンド
CC4を払出制御基板8に送信しないで、主基板3と払
出制御基板8との入賞球の払出しに必要な所定の処理が
終了した後、払出制御基板8は無限ループで待機してい
て、小電力電源PSが所定の電圧以下になって処理を停
止するようにしてもよい。
CC4を払出制御基板8に送信しないで、主基板3と払
出制御基板8との入賞球の払出しに必要な所定の処理が
終了した後、払出制御基板8は無限ループで待機してい
て、小電力電源PSが所定の電圧以下になって処理を停
止するようにしてもよい。
【0070】図4は、前記図2における主基板3と払出
制御基板8と前記制御基板群との動作を説明する他の実
施形態のフローチャートである。更に詳しくは、前記制
御基板群の節電モードの解除を電源のリセット信号では
なく、主基板3からの制御コマンドによって、解除する
ものである。
制御基板8と前記制御基板群との動作を説明する他の実
施形態のフローチャートである。更に詳しくは、前記制
御基板群の節電モードの解除を電源のリセット信号では
なく、主基板3からの制御コマンドによって、解除する
ものである。
【0071】図4において、図3と同一個所に付いては
図3と同一符号を付し、説明を省略する。図4において
図3と異なる点は、前記制御基板群の節電モードの解除
方法である。前記制御基板群に具備されているCPU
は、主基板3に具備されているCPUからの制御信号に
よって節電モード設定される機能、または、制御信号に
よって節電モードを解除される機能を有している。
図3と同一符号を付し、説明を省略する。図4において
図3と異なる点は、前記制御基板群の節電モードの解除
方法である。前記制御基板群に具備されているCPU
は、主基板3に具備されているCPUからの制御信号に
よって節電モード設定される機能、または、制御信号に
よって節電モードを解除される機能を有している。
【0072】即ち、停電が復帰し、タイミングHで交流
電源ACが印加されると、直流5V電源DCがタイミン
グIで所定の値になる。直流5V電源DCがタイミング
Iで所定の値になると、タイミングIより少し遅れたタ
イミングJにおいて電源断検出信号PDが元の状態に戻
る。
電源ACが印加されると、直流5V電源DCがタイミン
グIで所定の値になる。直流5V電源DCがタイミング
Iで所定の値になると、タイミングIより少し遅れたタ
イミングJにおいて電源断検出信号PDが元の状態に戻
る。
【0073】電源断検出信号PDがタイミングJにおい
て元の状態に戻ると共に小電力電源PSがタイミングR
で、直流24V電源RDCもタイミングLで各々所定の
値に復帰する。
て元の状態に戻ると共に小電力電源PSがタイミングR
で、直流24V電源RDCもタイミングLで各々所定の
値に復帰する。
【0074】直流5V電源DC及び小電力電源PSが所
定の値に達すると、タイミングS以降に主基板3から図
柄表示基板4及び音声制御基板5及びランプ制御基板6
に節電モード解除の制御コマンドCC5、CC6、CC
7を送出する。また、CC7の送出に続いて、払出制御
基板8にも節電モード解除の制御コマンドCC8を送出
する。
定の値に達すると、タイミングS以降に主基板3から図
柄表示基板4及び音声制御基板5及びランプ制御基板6
に節電モード解除の制御コマンドCC5、CC6、CC
7を送出する。また、CC7の送出に続いて、払出制御
基板8にも節電モード解除の制御コマンドCC8を送出
する。
【0075】前記節電モード解除コマンドを受信すると
制御基板群及び払出制御基板8のCPUは、主基板3か
らの制御コマンド待ちになる。各基板は主基板3から遊
技を開始する所定のコマンドを受信して制御を開始す
る。
制御基板群及び払出制御基板8のCPUは、主基板3か
らの制御コマンド待ちになる。各基板は主基板3から遊
技を開始する所定のコマンドを受信して制御を開始す
る。
【0076】なお、前記図3の場合と同様に、主基板3
は節電モード制御コマンドCC4を払出制御基板8に送
信せず、払出制御基板8は、主基板3と払出制御基板8
との入賞球の払出しに必要な所定の処理が終了した後に
無限ループで待機していて、小電力電源PSが所定の電
圧以下になった時に払出制御基板8の処理が停止される
ようにしてもよい。
は節電モード制御コマンドCC4を払出制御基板8に送
信せず、払出制御基板8は、主基板3と払出制御基板8
との入賞球の払出しに必要な所定の処理が終了した後に
無限ループで待機していて、小電力電源PSが所定の電
圧以下になった時に払出制御基板8の処理が停止される
ようにしてもよい。
【0077】また、同様にして、主基板3は節電モード
制御コマンドCC4を払出制御基板8に送信せず、払出
制御基板8は、直流5V電源DC及び小電力電源PSが
所定の値に達した時に前記リセット信号Rによって起動
され、節電モードが解除されるようにしてもよい。
制御コマンドCC4を払出制御基板8に送信せず、払出
制御基板8は、直流5V電源DC及び小電力電源PSが
所定の値に達した時に前記リセット信号Rによって起動
され、節電モードが解除されるようにしてもよい。
【0078】更に又、主基板3が発する節電モード制御
コマンドを払出制御基板8のリセット端子に印加して、
該リセット端子に印加された信号によって払出制御基板
8が起動され、節電モードが解除されるようにしてもよ
い。
コマンドを払出制御基板8のリセット端子に印加して、
該リセット端子に印加された信号によって払出制御基板
8が起動され、節電モードが解除されるようにしてもよ
い。
【0079】
【発明の効果】請求項1記載の遊技機の制御装置によれ
ば、複数の制御部と、該制御部を制御する主制御部と所
定の電力を供給する電源を有する遊技機において、制御
信号によって節電モードに設定される、または、制御信
号によって節電モードを解除される機能を有する前記複
数の制御部に、前記主制御部は、前記電源の電源断の信
号を受信して前記複数の制御部に節電モードコマンドを
送出することにより、前記複数の制御部が消費する電流
が減少することにより、遊技の再開に必要な各種のデー
タの保存処理時間に余裕が生じた。または、同一の保持
時間であれば、バックアップ電源のコンデンサ容量を減
少することができ、不慮の事故、停電などにより電源が
切断されても遊技者に不利益のない遊技機の低価格化と
小型化を実現できた。
ば、複数の制御部と、該制御部を制御する主制御部と所
定の電力を供給する電源を有する遊技機において、制御
信号によって節電モードに設定される、または、制御信
号によって節電モードを解除される機能を有する前記複
数の制御部に、前記主制御部は、前記電源の電源断の信
号を受信して前記複数の制御部に節電モードコマンドを
送出することにより、前記複数の制御部が消費する電流
が減少することにより、遊技の再開に必要な各種のデー
タの保存処理時間に余裕が生じた。または、同一の保持
時間であれば、バックアップ電源のコンデンサ容量を減
少することができ、不慮の事故、停電などにより電源が
切断されても遊技者に不利益のない遊技機の低価格化と
小型化を実現できた。
【0080】請求項2及び請求項3に記載の遊技機の制
御方法によれば、制御信号によって節電モードに設定さ
れる、または、制御信号によって節電モードを解除され
る機能を有する前記複数の制御部に、前記主制御部は、
前記電源の電源断の信号を受信して前記複数の制御部に
節電モードコマンドを送出することにより、長時間の電
源保持ができ、不慮の事故、停電などにより電源が切断
されても遊技者に不利益のない遊技機の再開ができるよ
うになった。
御方法によれば、制御信号によって節電モードに設定さ
れる、または、制御信号によって節電モードを解除され
る機能を有する前記複数の制御部に、前記主制御部は、
前記電源の電源断の信号を受信して前記複数の制御部に
節電モードコマンドを送出することにより、長時間の電
源保持ができ、不慮の事故、停電などにより電源が切断
されても遊技者に不利益のない遊技機の再開ができるよ
うになった。
【図1】本発明の実施形態の概略説明図である。
【図2】本発明の実施形態に関わる遊技機の、制御基板
の接続を示すブロック図である。
の接続を示すブロック図である。
【図3】前記図2における主基板と制御基板群との動作
を説明する第1の実施形態のフローチャートである。
を説明する第1の実施形態のフローチャートである。
【図4】前記図2における主基板と制御基板群との動作
を説明する第2の実施形態のフローチャートである。
を説明する第2の実施形態のフローチャートである。
1 スイッチング電源 2 電源中継基板 3 主基板 4 図柄表示基板 5 音声制御基板 6 ランプ制御基板 7 発射制御基板 8 払出制御基板
Claims (3)
- 【請求項1】複数の電子部品が機能別に分類され、それ
ぞれの機能に対して前記各電子部品を制御する複数の制
御部と、該制御部を制御する主制御部と、前記主制御部
及び複数の制御部とは分離され、前記主制御部及び複数
の制御部へ所定の電力を供給する電源を有する遊技機に
おいて、前記複数の制御部は、制御信号によって節電モ
ードに設定される機能、または、制御信号によって節電
モードを解除される機能を有し、前記主制御部は、前記
電源からの電源断の信号を受信して前記複数の制御部に
節電モードコマンドを送出することを特徴とする遊技機
の制御装置。 - 【請求項2】請求項1に記載の遊技機の制御装置におい
て、電源に供給される電源が所定値以下になったことを
検出する電源断監視手段により主制御部に電源断の信号
を送出し、前記主制御部は、前記電源断監視手段からの
電源断信号を検出すると複数の制御部に節電モードコマ
ンドを送出し、前記複数の制御部は、前記節電モードコ
マンドを受信すると実行中の処理を停止して節電モード
になり、電源が復帰された後、該電源から電源復帰のリ
セット信号を発し、該リセット信号により前記主制御部
と複数の制御部との処理を復帰させることを特徴とする
遊技機の制御方法。 - 【請求項3】請求項1に記載の遊技機の制御装置におい
て、電源に供給される電源が所定値以下になったことを
検出する電源断監視手段により主制御部に電源断の信号
を送出し、前記主制御部は、前記電源断監視手段からの
電源断信号を検出すると複数の制御部に節電モードコマ
ンドを送出し、前記複数の制御部は、前記節電モードコ
マンドを受信すると実行中の処理を停止して節電モード
になり、電源が復帰された後、該電源から電源復帰のリ
セット信号を発し、該リセット信号によって前記主制御
部の処理を復帰し、前記主制御部は、処理を復帰して前
記複数の制御部に節電モード解除コマンドを各々送出
し、前記複数の制御部は、前記節電モード解除コマンド
を受信することにより複数の制御部の処理を復帰させる
ことを特徴とする遊技機の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001104531A JP2002292084A (ja) | 2001-04-03 | 2001-04-03 | 遊技機の制御装置及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001104531A JP2002292084A (ja) | 2001-04-03 | 2001-04-03 | 遊技機の制御装置及び制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002292084A true JP2002292084A (ja) | 2002-10-08 |
Family
ID=18957375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001104531A Pending JP2002292084A (ja) | 2001-04-03 | 2001-04-03 | 遊技機の制御装置及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002292084A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004154266A (ja) * | 2002-11-05 | 2004-06-03 | Sankyo Kk | 遊技機 |
JP2004154350A (ja) * | 2002-11-06 | 2004-06-03 | Sankyo Kk | 遊技機 |
JP2004154442A (ja) * | 2002-11-07 | 2004-06-03 | Sankyo Kk | 遊技機 |
JP2004154443A (ja) * | 2002-11-07 | 2004-06-03 | Sankyo Kk | 遊技機 |
JP2004159718A (ja) * | 2002-11-08 | 2004-06-10 | Sankyo Kk | 遊技機 |
JP2004159989A (ja) * | 2002-11-14 | 2004-06-10 | Sankyo Kk | 遊技機 |
JP2010125060A (ja) * | 2008-11-27 | 2010-06-10 | Kyoraku Sangyo Kk | 遊技機および遊技機システム |
JP2010124893A (ja) * | 2008-11-25 | 2010-06-10 | Kyoraku Sangyo Kk | 遊技機 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000271323A (ja) * | 1999-03-26 | 2000-10-03 | Seiko Epson Corp | パチンコ遊技機及びその制御方法 |
JP2001079165A (ja) * | 1999-09-16 | 2001-03-27 | Takao:Kk | 遊技機 |
-
2001
- 2001-04-03 JP JP2001104531A patent/JP2002292084A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000271323A (ja) * | 1999-03-26 | 2000-10-03 | Seiko Epson Corp | パチンコ遊技機及びその制御方法 |
JP2001079165A (ja) * | 1999-09-16 | 2001-03-27 | Takao:Kk | 遊技機 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004154266A (ja) * | 2002-11-05 | 2004-06-03 | Sankyo Kk | 遊技機 |
JP2004154350A (ja) * | 2002-11-06 | 2004-06-03 | Sankyo Kk | 遊技機 |
JP2004154442A (ja) * | 2002-11-07 | 2004-06-03 | Sankyo Kk | 遊技機 |
JP2004154443A (ja) * | 2002-11-07 | 2004-06-03 | Sankyo Kk | 遊技機 |
JP2004159718A (ja) * | 2002-11-08 | 2004-06-10 | Sankyo Kk | 遊技機 |
JP2004159989A (ja) * | 2002-11-14 | 2004-06-10 | Sankyo Kk | 遊技機 |
JP2010124893A (ja) * | 2008-11-25 | 2010-06-10 | Kyoraku Sangyo Kk | 遊技機 |
JP2010125060A (ja) * | 2008-11-27 | 2010-06-10 | Kyoraku Sangyo Kk | 遊技機および遊技機システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3444485B2 (ja) | 遊技機 | |
JP2001170326A (ja) | 遊技機 | |
JP4703820B2 (ja) | 遊技機 | |
JP4418999B2 (ja) | 遊技機 | |
JP4753589B2 (ja) | 遊技機 | |
JP2001046602A (ja) | 遊戯機及び遊戯機の制御装置 | |
JP2002292084A (ja) | 遊技機の制御装置及び制御方法 | |
JP2003210794A (ja) | 遊技機 | |
JP4938121B2 (ja) | 遊技機 | |
JP2001204898A (ja) | 遊技機 | |
JP4545218B1 (ja) | 遊技機 | |
JP4632375B2 (ja) | 遊技機 | |
JP2012091057A (ja) | 遊技機 | |
JP4008165B2 (ja) | 遊技機 | |
JP2003236093A (ja) | 弾球遊技機 | |
JP2001087472A (ja) | 遊技機 | |
JP4452667B2 (ja) | 遊戯機 | |
JP2001314616A (ja) | 遊技機 | |
JP2001314614A (ja) | 遊技機 | |
JP2002035240A (ja) | 遊技機 | |
JP4363032B2 (ja) | 遊技機 | |
JP2004105366A (ja) | 遊技機 | |
JP2001327665A (ja) | 遊技機 | |
JP2004105233A (ja) | 遊技機 | |
JP4085145B2 (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101027 |