JP2001204898A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】停電検出の正確性を向上させる。 【解決手段】交流電圧監視回路６２は、２４Ｖ交流電源
５１から２４Ｖ交流電源を供給されるトランジスタ及び
抵抗等から構成されたレベル検出回路６２ａ、レベル検
出回路６２ａの基準電圧を変更できるレベル調整回路６
２ｂと、レベル検出回路６２ａの出力と接続される、２
つのモノステーブルマルチバイブレータから構成された
タイマ回路６２ｃと、タイマ回路６２ｃのタイマ作動時
間を時定数を変更することで調整する、抵抗とコンデン
サから構成された時定数設定回路６２ｄとを備えたもの
であり、タイマ回路６２ｃから停電検出信号がパワーダ
ウンリセット回路６５へ出力され、遊技状態に係るデー
タをバックアップするタイミングとなる停電検出信号つ
まりＮＭＩを有効とする信号を交流波形に基づき出力
し、２４Ｖ交流信号が１サイクル欠落したときを停電発
生時とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は遊技機に関し、詳し
くは遊技の進行を司る主制御基板と、主制御基板以外の
サブ制御基板とを備えた遊技機に係わる。

【０００２】

【従来の技術】遊技機、例えばパチンコ遊技機において
は、発射された遊技球が入賞口に入賞すると予め定めら
れた個数の遊技球を景品球として払い出すよう構成され
ている。遊技盤面上の各入賞口に入賞した遊技球は、セ
ーフ球タンクに一旦停留され、停留された遊技球はセン
サにより１個づつ検出され、所定個数の景品球としての
遊技球をモータ等の駆動装置により遊技者に払い出した
後、検出された遊技球はセーフ球タンクから排出され
る。この従来のパチンコ遊技機は、入賞した遊技球がセ
ーフ球タンクに停留され、景品球を払い出してから機外
に排出することから、停電等の不測の事態が生じても入
賞した遊技球がセーフ球タンクに停留されていることか
ら、遊技者に不利益を与えることがないという効果を有
していた。

【０００３】しかしながら、前記従来のパチンコ遊技機
は、以下の課題を有していた。 （１）セーフ球タンクを備える必要のあることから構成
が嵩張る、複雑になる。 （２）停電等が発生したときには、払い出すべき景品球
数のデータが消滅することから、最大数の景品球を払い
出すことになり正確な景品球を払い出していない。例え
ば、入賞球１個に対して５個又は１０個の景品球を払い
出すべき場合でも１５個の景品球を払い出すことにな
る。 （３）パチンコ機は２４Ｖ交流電源から供給される交流
電圧にはノイズが内在するほか、パチンコ機の稼動に伴
うノイズ、例えば、賞球排出に伴うノイズが主制御基板
及びサブ制御基板に供給される直流電源に重畳すること
から、直流電圧によって停電検出を行うと、正確な停電
検出が困難である場合が生じ得ると考えられる。

【０００４】本発明の遊技機は、セーフ玉タンクによっ
て停電に備えることを止めて、バッテリでバックアップ
し、かつ、ノイズの影響を少なくすることを目的として
為されたものである。

【０００５】

【課題を解決するための手段】即ち、前記課題を解決す
るため、請求項１記載の発明は、遊技の進行を司る主制
御基板と、遊技者に景品を払い出す景品払い出し制御基
板を少なくとも含むサブ制御基板と、前記主制御基板及
びサブ制御基板に電源を供給する電源基板と、を含む遊
技機において、前記電源基板には交流電源が供給され、
該供給される交流電源の交流電圧の波形に基づいて停電
検出信号を生成する停電監視回路と、該停電監視回路の
停電検出信号の生成に起因して前記主制御基板及び前記
サブ制御基板の動作の停止を実行する動作停止手段と、
前記停電監視回路が前記停電検出信号を生成するタイミ
ングに起因して前記主制御基板及び前記景品払い出し制
御基板の遊技に係るデータを記憶保持する記憶保持手段
と、を備えたことを特徴とする。

【０００６】前記構成を有する請求項１に記載の遊技機
は、停電監視回路が交流電圧の波形に基づいて停電検出
を行っているので、前記課題を好適に解決できる。直流
電圧の波形に基づいて停電を検出する場合に比して、耐
ノイズ性、制御の正確性、迅速性に優位性が認められ
る。

【０００７】ここでいう遊技機の電源は、例えばパチン
コ機では、一般的には、２４Ｖ交流電源を供給し、各種
スイッチ及びランプ等に使用され、また、２４Ｖ交流か
ら、ソレノイド等に使用される３２Ｖ直流電源、各種ス
イッチ、リレー等に使用される１２Ｖ直流電源、各種制
御基板、液晶駆動等に使用される５Ｖ直流電源を生成す
る構成である。

【０００８】サブ制御基板とは、景品払い出し制御基板
を少なくとも含むものであって、パチンコ遊技機にあっ
ては図柄の変動表示を行う図柄制御基板等を含んでも良
い。景品払い出し制御基板とは、景品を払い出す駆動装
置を制御する基板であって、パチンコ遊技機では景品と
しての景品球（「賞品球」又は「賞球」ともいう。）を
払い出すモータ又はソレノイド等を駆動制御する基板を
いい、スロットル遊技機では景品としてのコインを払い
出すホッパーを駆動制御する基板をいう。

【０００９】停電監視回路は交流電圧の波形に基づいて
停電検出信号を生成しているが、その生成態様として
は、所定値以上の波形変化、所定期間の電圧低下、電圧
の所定サイクルの欠落等を監視するものである。例え
ば、交流電圧のレベル検出回路、タイマ回路を備え、タ
イマが制限時間内に交流波形の立ち上がり又は立下りを
検出しない場合を、又は交流電圧に基づき所定基準電圧
が所定時間以上出力されない場合を、停電と判断する回
路等が挙げられる。

【００１０】請求項２に記載の遊技機は、図柄作動口へ
の遊技球の入球に起因して図柄を変動表示させた後に停
止図柄を確定表示する図柄表示手段と、該変動表示の保
留記憶回数を表示する保留記憶回数表示手段と、前記電
源基板のパワーオン生成信号に起因して、前記遊技に係
るデータに基づいて、遊技を復旧させる復旧手段と、前
記パワーオン生成信号の生成に伴い、前記記憶保持手段
に記憶された停電直前の確定図柄及び保留記憶回数を表
示する表示手段を備えたことを特徴とする。

【００１１】ここでいう動作停止手段は、主制御基板及
びサブ制御基板の動作の停止を一斉に実行し、復旧手段
が主制御基板及びサブ制御基板の動作を立ち上げるとき
には、サブ制御基板が主制御基板より早く立ち上がるよ
う制御するものが例示され、動作の停止を実行する手段
と、動作の立ち上げを実行する手段とを一体に構成して
も良く、別々に構成しても良い。更に、各サブ制御基板
の動作の立ち上げは、一斉に立ち上げても良く、優先順
位を設けて立ち上げても良い。また、主制御基板よりサ
ブ制御基板の動作を早く立ち上げる構成としては、電源
基板のリセット回路から立ち上げのための信号に時間差
を設けて出力する構成としても良く、或いは１つの立ち
上げのための信号を送信し、各基板に遅延回路を設けて
動作の立ち上げタイミングを異なるよう構成しても良
い。

【００１２】前記構成を有する請求項２に記載の遊技機
は、前記課題を好適に解決できるとともに、前記パワー
オン生成信号の生成に伴い、前記記憶保持手段に記憶さ
れた停電直前の確定図柄及び保留記憶回数を表示するの
で、遊技者は停電前の確定図柄及び保留記憶回数を確認
することができる。ここで保留記憶回数は、図柄が変動
中に停電が発生した場合、変動中のものを１回の保留記
憶として加算した値を保留記憶回数とするのが好まし
い。例えば、保留記憶回数が２回と表示された状態で図
柄が変動中に停電した場合、停電からの復旧時に保留記
憶回数は３回と表示される。

【００１３】請求項３に記載の遊技機は、図柄作動口へ
の遊技球の入球に起因して図柄を変動表示させた後に停
止図柄を確定表示する図柄表示手段と、該図柄表示手段
の停止図柄を大当り図柄とした後に大当り制御に移行
し、大当り期間中は遊技球の入賞が著しく容易となるよ
う大入賞口を所定時間又は所定個数入賞するまで開放し
た後に閉鎖する操作を所定回数繰り返す大当り制御手段
と、前記主制御基板又は図柄制御基板は、前記大入賞口
の開放中に停電が検出された場合、停電が検出されるタ
イミングに起因した途中までの制御を記憶し、停電の復
旧時に、前記大当り制御手段は前記途中からの制御を実
行するとともに、前記所定時間の残り時間又は前記所定
個数の残り入賞数に係るデータを表示する途中データ表
示手段を備えたことを特徴とする。

【００１４】前記構成を有する請求項３に記載の遊技機
は、前記課題を好適に解決できるとともに、停電の復旧
時に、前記所定時間の残り時間又は前記所定個数の残り
入賞数に係るデータを表示するので、大入賞口の動作が
正確に復旧したか否かを確認することができる。

【００１５】

【発明の実施の形態】以下に、本発明の好適な実施例を
図面に基づいて説明する。尚、本発明の実施の形態は、
下記の実施例に何ら限定されるものではなく、本発明の
技術的範囲に属する限り種々の形態を採り得ることはい
うまでもない。図１に示すように、本実施例のパチンコ
機１０は、大きくは長方形の外枠１１と前面枠１２とか
らなり、外枠１１の左隣に公知のカードリーダ（プリペ
イドカードユニット）１３が設けられている。前面枠１
２は、左端上下のヒンジ１４により外枠１１に対し回動
可能に取り付けられている。前面枠１２の下方には上皿
１５が設けられ、この上皿１５に貸出釦１６、精算釦１
７及び残高表示部１８が設けられている。カードリーダ
１３のカード口１９にプリペイドカードを挿入すると、
記憶された残高が残高表示部１８に表示され、貸出釦１
６を押下すると遊技球の貸出しが実行され上皿１５の払
い出し口より遊技球が排出される。

【００１６】前面枠１２には、窓状の金枠２０が前面枠
１２に対して解放可能に取り付けられている。この金枠
２０には板ガラス２１が二重にはめ込まれている。板ガ
ラス２１の奥には遊技盤２２が収納されている。上皿１
５の前面枠１２下部には、下皿２３が設けられ、下皿２
３の右側には発射ハンドル２４が取り付けられている。
この発射ハンドル２４の外周には、図示しない回動リン
グが擁され、時計方向に回動すれば遊技球を遊技盤２２
上に発射することができる。上皿１５と下皿２３とは連
結されていて、上皿１５が遊技球で満杯状態になれば下
皿２３に遊技球を誘導するよう構成されている。

【００１７】図２はパチンコ機１０を裏側から見た裏面
図である。図示するように、前述した遊技盤２２を脱着
可能に取り付ける機構盤２６が前述した外枠１１に収納
されている。この機構盤２６には、上方から、球タンク
２７、誘導樋２８及び払出し装置２９が設けられてい
る。この構成により、遊技盤２２上の入賞口に遊技球の
入賞があれば球タンク２７から誘導樋２８を介して所定
個数の遊技球を払出し装置２９により前述した上皿１５
に排出することができる。また、機構盤２６には主制御
基板３０及び払出制御基板３１が脱着可能に、遊技盤２
２には特別図柄表示装置３２が、前面枠左下部には発射
制御基板３３が、特別図柄表示装置３２の左側に外部接
続端子基板４２が、各々取り付けられている。

【００１８】次に図３を用いて遊技盤２２について説明
する。遊技盤２２には、中央に特別図柄表示装置３２を
構成するＬＣＤパネルユニット（以下、「ＬＣＤ」とい
う。）３２ａ、その下部に第１種始動口としての普通電
動役物３６、ＬＣＤ３２ａ上部の普通図柄表示装置３
７、普通図柄表示装置３７に表示される図柄の変動開始
に用いられるＬＣＤ３２ａの左右の普通図柄作動ゲート
３８及び３９、普通電動役物３６下部の大入賞口４０、
盤面最下部のアウト口４１、その他の各種入賞口、風車
及び図示しない遊技釘等が備えられている。この構成に
より、前述した発射ハンドル２４を回動すれば発射制御
基板３３により駆動される発射モータ３３ａ（図４参
照）が駆動されて上皿１５上の遊技球がガイドレールを
介して遊技盤２２上に発射される。発射された遊技球が
各入賞口に入賞すれば遊技球は盤面裏面にセーフ球とし
て取り込まれ、入賞しなければアウト口４１を介してア
ウト球として同様に盤面裏面に取り込まれる。

【００１９】続いて前述したパチンコ機１０の電気的構
成を図４のブロック図を用いて説明する。パチンコ機１
０の電気回路は、図示するように、前述した主制御基板
３０、払出制御基板３１、特別図柄表示装置３２、発射
制御基板３３、ランプ制御基板３４及び音制御基板３５
等から構成されている。尚、この回路図には、信号の受
け渡しを行うために所謂中継基板等は記載していない。

【００２０】主制御基板３０は、遊技制御プログラムを
記憶したＲＯＭ及び演算等の作業領域として働くＲＡＭ
を内蔵した８ビットワンチップマイコンを中心とした論
理演算回路として構成され、この他各基板又は各種スイ
ッチ類及び各種アクチュエータ類との入出力を行うため
の外部入出力回路も設けられている。主制御基板３０の
入力側には、第１種始動口スイッチ３６ａ、普通図柄作
動スイッチ３８ａ及び３９ａ、役物連続作動スイッチ
（以下、単に「Ｖスイッチ」と呼ぶ）４０ａ、カウント
スイッチ４０ｂ、満タンスイッチ４３、補給スイッチ４
４、複数のその他入賞口スイッチ４５、玉抜スイッチ４
６等が接続されている。また、出力側には、大入賞口ソ
レノイド４０ｃ、Ｖソレノイド４０ｄ、普通役物ソレノ
イド３６ｂ及び外部接続端子基板４２等が接続されてい
る。

【００２１】第１種始動口スイッチ３６ａは前述した遊
技盤２２上の普通電動役物３６内、普通図柄作動スイッ
チ３８ａ及び３９ａは各々普通図柄作動ゲート３８及び
３９内、Ｖスイッチ４０ａは大入賞口４０内の特定領域
内、同じくカウントスイッチ４０ｂは大入賞口４０
内、、満タンスイッチ４３は下皿２３内、補給スイッチ
４４は球タンク２７内、その他入賞口スイッチ４５は普
通電動役物３６及び大入賞口４０以外の盤面上の各々の
入賞口、玉抜スイッチ４６は払出し装置２９の近傍に各
々取り付けられている。ここで、Ｖスイッチ４０ａは大
入賞口４０内に入賞した遊技球が特別装置作動領域（以
下、「特別領域」という。）を通過したことを、カウン
トスイッチ４０ｂは大入賞口４０内に入賞する全ての遊
技球を、満タンスイッチ４３は下皿２３内に遊技球が満
タン状態になったことを、補給スイッチ４４は球タンク
２７内に遊技球が存在することを、その他入賞口スイッ
チ４５は普通電動役物３６及び大入賞口４０以外の盤面
上の各々の入賞口に遊技球が入賞したことを、玉抜スイ
ッチ４６は玉抜操作ボタンが押下されたことを各々検出
するためのものである。また、出力側に接続された大入
賞口ソレノイド４０ｃは大入賞口４０内、Ｖソレノイド
４０ｄは大入賞口４０内の特別領域、普通役物ソレノイ
ド３６ｂは普通電動役物３６の開閉に各々使用されるも
のである。

【００２２】特別図柄表示装置３２は、前述したＬＣＤ
３２ａと、このＬＣＤ３２ａを駆動制御する図柄表示装
置制御基板（以下、単に「図柄制御基板」（「画像制御
基板」ともいう。）という。）３２ｂ、最大４個まで始
動記憶数を表示する特別図柄始動記憶表示装置３２ｃ
（図３参照）及びバックライト及びインバータ基板等の
付属ユニットから構成されている。図柄制御基板３２ｂ
は、前述した主制御基板３０と同様８ビットワンチップ
マイコンを中心とした論理演算回路として構成されてい
る。

【００２３】払出制御基板３１は、主制御基板３０と同
様マイクロコンピュータを用いた論理演算回路として構
成され、その入力回路には賞球払出スイッチ３１ａ及び
貸玉払出スイッチ３１ｂが接続され、出力回路には玉切
モータ３１ｃ及び玉貸モータ３１ｄが接続されている。
また、払出制御基板３１には、前述したカードリーダ１
３が双方向に接続され、カードリーダ１３にはＣＲ精算
表示基板４７が接続されている。賞球払出スイッチ３１
ａは、主制御基板３０にも接続されている。玉切モータ
３１ｃ及び玉貸モータ３１ｄは、前述した払出し装置２
９に設けられ、誘導樋２８から供給される遊技球を下方
に所定個数流下させるものである。玉切モータ３１ｃか
ら払い出される遊技球は賞球払出スイッチ３１ａにより
検出され、玉貸モータ３１ｄから払い出される遊技球は
貸玉払出スイッチ３１ｂにより検出される。ＣＲ精算表
示基板４７は、前述した上皿１５の貸出釦１６、精算釦
１７及び残高表示部１８等から構成されている。尚、Ｃ
Ｒ精算表示基板４７を払出制御基板３１に接続する構成
としても良い。

【００２４】前記構成により主制御基板３０から賞球払
い出し指令のデータが送信されると、このデータを受信
した払出制御基板３１は、未払の賞球データに送信され
たデータが示す賞球個数を加算して新たな賞球データと
して記憶し、所定個数の遊技球を賞球として払い出した
後に賞球払出スイッチ３１ａにより検出された遊技球を
記憶した賞球データから減算処理を実行して新たな賞球
データとし、この賞球データの値が零になるまで払い出
し処理を実行する。一方、ＣＲ精算表示基板４７の貸出
釦１６を押下すると、１００円の場合はカードリーダ１
３から払出制御基板３１に１パルスの信号が送信され、
５００円の場合には５パルスの信号が送信される。払出
制御基板３１は、１パルスの信号に対して２５個の遊技
球が貸玉払出スイッチ３１ｂにより検出されるまで玉貸
モータ３１ｄを駆動制御して貸し玉を払い出す処理を実
行する。

【００２５】発射制御基板３３は、遊技者が操作する発
射ハンドル２４の回動量に応じて発射モータ３３ａを駆
動制御するものであり、その他遊技者が発射停止スイッ
チ２４ｂを押下したとき発射を停止させたり、発射ハン
ドル２４に内蔵されたタッチスイッチ２４ａがオン状態
のときタッチランプ４８を点灯させるためのものであ
る。タッチスイッチ２４ａは発射ハンドル２４に内蔵さ
れ遊技者が発射ハンドル２４に触れていることを検出す
る。

【００２６】ランプ制御基板３４は主としてトランジス
タ等の駆動素子から構成されており、主制御基板３０か
らの指令を受けて普通図柄保留ランプ及び普通図柄用Ｌ
ＥＤを備えた普通図柄表示装置３７、大当りランプやエ
ラーランプ等のランプ類及びＬＥＤ等の各種ランプ類を
点灯表示させるためのものである。

【００２７】音制御基板３５は音源ＩＣ及びアンプ等か
ら構成されており、主制御基板３０の指令を受けてスピ
ーカ４９を駆動制御するためのものである。

【００２８】前述した特別図柄表示装置３２、払出制御
基板３１、発射制御基板３３、ランプ制御基板３４及び
音制御基板３５への送信は、主制御基板３０からのみ送
信することができるよう一方向通信の回路として構成さ
れている。この一方向通信の回路は、インバータ回路又
はラッチ回路を用いて具現化することができる。

【００２９】前記主制御基板３０、払出制御基板３１、
図柄制御基板３２ｂ、発射制御基板３３、ランプ制御基
板３４及び音制御基板３５等へは、図５、図６に示すよ
うに、電源基板５０から各種電源が供給されている。電
源基板５０は、２４Ｖ交流電源５１と接続され、２４Ｖ
交流電源５１と接続するダイオードブリッジ回路５２，
５３、ダイオードブリッジ回路５２と接続する全波２４
Ｖ生成回路５４及びＤＣ３２Ｖ生成回路５５、ダイオー
ドブリッジ回路５３と接続するＤＣ１２Ｖ生成回路５６
及びＤＣ５Ｖ生成回路５７、更に、ＤＣ５Ｖ生成回路５
７と接続されてコンデンサによりＤＣ５Ｖのバックアッ
プ電源を生成するＶＢＢ電源生成回路５８を備え、各制
御基板に必要な電源を供給するよう構成されている。Ｖ
ＢＢ電源生成回路５８は、主制御基板３０と払出制御基
板３１に接続されバックアップ電源を供給している。

【００３０】ここで、図６に示すように、電源基板５０
には、パワーオンリセット回路６１、交流電圧監視回路
６２、タイマ１回路６３、タイマ２回路６４及びパワー
ダウンリセット回路６５が備えられている。交流電圧監
視回路６２の出力側は、主制御基板３０のＣＰＵ６６の
強制割り込み端子ＮＭＩ及び払出制御基板３１のＣＰＵ
６７の強制割り込み端子ＮＭＩに接続されている。主制
御基板３０のＣＰＵ６６のリセット端子ＲＥＳには、パ
ワーダウンリセット回路６５とタイマ２回路６４とがオ
ア回路６８を介して接続されている。払出制御基板３１
のＣＰＵ６７のリセット端子ＲＥＳには、パワーダウン
リセット回路６５とタイマ１回路６３とがオア回路６９
を介して接続されている。図柄制御基板３２ｂのＣＰＵ
７０のリセット端子ＲＥＳには、パワーダウンリセット
回路６５とパワーオンリセット回路６１とがオア回路７
１を介して接続されている。同様に、発射制御基板３
３、ランプ制御基板３４及び音制御基板３５の各ＣＰＵ
７２，７４，７６にも、パワーダウンリセット回路６５
とパワーオンリセット回路６１とがオア回路７３，７
５，７７を介して接続されている。尚、ＶＢＢ電源生成
回路５８は、主制御基板３０のＣＰＵ６６のバックアッ
プ端子ＶＢＢ、及び払出制御基板３１のＣＰＵ６７のバ
ックアップ端子ＶＢＢに接続されている。

【００３１】パワーオンリセット回路６１は、図７に示
すように、電圧監視ＩＣ８、抵抗器Ｒ３８、Ｒ３９及び
４０、バイパスコンデンサＣ２２及びＣ２３等から構成
されている。電圧監視ＩＣ８の入力端子であるＶＳ端子
には、抵抗器Ｒ３９とＲ４０とで分圧したＤＣ１２Ｖの
電源が供給され、出力端子であるＲＥＳＥＴ端子は、抵
抗器Ｒ３８でＤＣ５Ｖにプルアップされている。前記構
成により電圧監視ＩＣ８の出力端子であるＲＥＳＥＴ端
子は、ＤＣ１２Ｖ電源の電圧が７．２０〜７．７５Ｖ以
下に低下すると、出力するリセット信号１を、ハイレベ
ルからロウレベルに変化させる。

【００３２】タイマ１回路６３は、パワーオンリセット
回路６１が出力するリセット信号１を、ハイレベルから
ロウレベルに変化させたときから所定時間（本具体例で
は、１００ｍｓ）経過後に出力するリセット信号２をハ
イレベルからロウレベルに変化させる遅延回路として構
成されている。タイマ２回路６４は、パワーオンリセッ
ト回路６１が出力するリセット信号１を、ハイレベルか
らロウレベルに変化させたときから所定時間（本具体例
では、３００ｍｓ）経過後に出力するリセット信号３を
ハイレベルからロウレベルに変化させる遅延回路として
構成されている。

【００３３】交流電圧監視回路６２は、図８に示すよう
に、２４Ｖ交流電源５１から２４Ｖ交流電源を供給され
るトランジスタ及び抵抗等から構成されたレベル検出回
路６２ａ、レベル検出回路６２ａの基準電圧を変更でき
るレベル調整回路６２ｂと、レベル検出回路６２ａの出
力と接続される、２つのモノステーブルマルチバイブレ
ータから構成されたタイマ回路６２ｃと、タイマ回路６
２ｃのタイマ作動時間を時定数を変更することで調整す
る、抵抗とコンデンサから構成された時定数設定回路６
２ｄとを備えたものであり、タイマ回路６２ｃから停電
検出信号がパワーダウンリセット回路６５へ出力される
ようになっている。即ち、遊技状態に係るデータをバッ
クアップするタイミングとなる停電検出信号つまりＮＭ
Ｉを有効とする信号を交流波形に基づき出力する。ここ
では２４Ｖ交流信号が１サイクル欠落したときを停電発
生時とする。レベル検出回路６２ａは交流波形をカレン
ト・スイッチ又はトリガ・レベル等で基準レベルと比較
し、矩形波とされたトリガ信号Ｂを生成する。レベル調
整回路６２ｂにより可変抵抗を調節することにより、Ａ
Ｃ２４Ｖ電源の停電検出レベルを任意に調整されたディ
ジタル波形に変換することができ、広い範囲で停電検出
レベルを設定することができる。

【００３４】図９の通り、レベル検出回路６２ａからタ
イマ回路６２ｃへディジタル化されたトリガ信号Ｂが入
力されると、タイマ回路６２ｃは時定数設定回路６２ｄ
で設定される、トリガ信号Ｂのパルス幅より短かい制限
時間信号Ｃ、及び、その時定数設定回路６２ｄによって
設定されるトリガ信号Ｂのパルス幅より長い停電検出信
号Ｄが現われる。すなわち、時定数設定回路６２ｄは再
トリガ可能であるため、トリガ信号Ｂが周期的に安定し
て入力されていれば、出力側には、常にトリガされたハ
イレベルの出力信号を出し続けることになる。一方、ト
リガ信号Ｂに図中点線で示す通り欠けが生じると（ＡＣ
電源が１サイクル欠ける）、制限時間信号Ｃは、ノント
リガ状態となるため、その出力もハイレベルからロウレ
ベルとなり、停電検出信号Ｄがハイレベルからロウレベ
ルとなる。このことにより、ＡＣ電源の周期抜けを検出
することができる。また、トリガ信号Ｂ中にノイズ成分
Ｎが存在する場合（２４ＶＡＣ電源にノイズが重畳され
ているとき）は、ノイズ成分Ｎがタイマ回路６２ｃに対
し再トリガ可能であるから、ノイズ部分に対応する制限
時間信号Ｃの出力はハイレベルを継続する。その結果、
ＡＣ電源のノイズを除去し、ＡＣ電源が安定するまでの
間、リセット信号を出力できるという効果がある。尚、
トリガ信号Ｂの立ち上がりからの経過時間が制限時間以
内に生じたか否かを判断するようにしているが、例え
ば、交流電圧周期の１．５倍〜１．９倍の任意の設定時
間内に１つでもパルスが来ていない場合には停電とする
ことで良い。電圧で監視するよりは正確と考えられる。
又、交流電圧の周期は５０Ｈｚ又は６０Ｈｚのいずれか
に応じてスイッチ等によって適宜変更が可能である。更
に、トリガ信号Ｂの立ち下がりに応答して制限時間信号
Ｃを発生させても良い。

【００３５】パワーダウンリセット回路６５は、交流電
圧監視回路６２が出力する停電検出信号を、ハイレベル
からロウレベルに変化させたときから所定時間（本具体
例では、１００ｍｓ）経過後に出力するＣＰＵリセット
信号４をハイレベルからロウレベルに変化させる遅延回
路として構成されている。

【００３６】前記構成により、パチンコ機１０に電源が
投入されたときの主制御基板３０、払出制御基板３１、
払出制御基板３１以外のその他のサブ制御基板、即ち、
図柄制御基板３２ｂ、発射制御基板３３、ランプ制御基
板３４及び音制御基板３５、の各々のＣＰＵの動作又は
制御動作の立ち上がり状態を、図１０に示すタイミング
チャートに従って説明する。パチンコ機１０に電源が投
入されると、電源基板５０によりＤＣ３２Ｖ、ＤＣ１２
Ｖ、ＤＣ５Ｖ、バッテリバックアップ電源（ＶＢＢ）が
それぞれ生成される。この生成された各電源は各制御基
板に供給されるが、パワーオンリセット回路６１、タイ
マ１回路６３及びタイマ２回路６４の働きにより図柄制
御基板３２ｂを含む各サブ制御基板、払出制御基板３１
及び主制御基板３０は次のように動作の立ち上げ処理を
行う。

【００３７】図１０に示すように、電源基板５０に電源
が投入されると（ポイントＰ１）、ＤＣ３２Ｖ、ＤＣ１
２Ｖ、ＤＣ５Ｖ各電源の電圧は各々放物線を描いて漸次
０Ｖから３２Ｖ、１２Ｖ、５Ｖに立ち上がる。この漸次
立ち上がるＤＣ１２Ｖ電源の電圧が、パワーオンリセッ
ト電圧を示す基準値ＬＶ２（ポイントＰ２）になってか
ら所定時間Ｔ１経過後にＮＭＩ制御信号がセットされ
る。その間にＤＣ３２Ｖは遊技機部品保証電圧レベルに
達し、その後、ＤＣ３２Ｖはバックアップ開始電圧に達
する。パワーオンリセット回路６１は、ＤＣ１２Ｖ電源
が基準値ＬＶ２になっても直ちにリセット制御信号を出
力するわけではなく、バックアップ電源ＶＢＢによるバ
ックアップ開始のタイミングより後に立ち上がるよう本
具体例では、パワーオンリセット時間Ｔ２＝約１００ｍ
ｓ後にパワーオンリセット回路６１の出力信号であるリ
セット制御信号がロウレベルからハイレベルとなるとと
もに（ポイントＰ３）、払出制御基板３１を除く図柄制
御基板３２ｂ等の各サブ制御基板に対し、ＣＰＵリセッ
ト信号１がロウレベルからハイレベルとなり（ポイント
Ｐ３）、リセット状態を解除し制御に係る動作を立ち上
げる。即ち、払出制御基板３１を除く全てのサブ制御基
板について、電源基板５０からのリセット信号を直接各
ＣＰＵのリセット端子に入力することとし、遅延時間は
設定していない。

【００３８】タイマ１回路６３は、ＤＣ１２Ｖ電源の電
圧が基準値ＬＶ２になってからＴ３＝約２００ｍｓ経過
後、即ち、パワーオンリセット回路６１の出力するＣＰ
Ｕリセット信号１がロウレベルからハイレベルになって
から１００ｍｓ経過後に出力するＣＰＵリセット信号２
をロウレベルからハイレベルとする（ポイントＰ４）。
これは、払出制御基板３１でのリセット信号遅延時間及
びセキュリティーチェック時間を考慮して設定したもの
である。リセット信号２を入力する払出制御基板３１の
ＣＰＵ６７は、ＣＰＵリセット信号２がハイレベルとな
ったときから約３２０ｍｓの時間をかけて正常なプログ
ラムであるか否かのセキュリィティチェックを実行し、
この後に払い出し等に係る制御を実行する。従って、払
出制御基板３１のＣＰＵ６７は、ＤＣ１２Ｖ電源の電圧
が基準値ＬＶ２になってから約５２０ｍｓ後に動作を立
ち上げることになる。

【００３９】タイマ２回路６４は、ＤＣ１２Ｖ電源の電
圧が基準値ＬＶ２になってから約４００ｍｓ経過後、即
ち、パワーオンリセット回路６１の出力するＣＰＵリセ
ット信号１がロウレベルからハイレベルになってからＴ
４＝３００ｍｓ経過後に出力するＣＰＵリセット信号３
をロウレベルからハイレベルとする（ポイントＰ５）。
これは、主制御基板３０でのリセット信号遅延時間及び
セキュリティーチェック時間を考慮して設定したもので
ある。ＣＰＵリセット信号３を入力する主制御基板３０
のＣＰＵ６６は、ＣＰＵリセット信号３がハイレベルと
なったときから約２００ｍｓの時間をかけて正常なプロ
グラムであるか否かのセキュリィティチェックを実行
し、この後に入賞検知等に係る制御を実行する。従っ
て、主制御基板３０のＣＰＵ６６は、ＤＣ１２Ｖ電源の
電圧が基準値ＬＶ２になってから約６００ｍｓ後に動作
を立ち上げることになる。

【００４０】これより、主制御基板３０のＣＰＵ６６が
ＲＯＭに書き込まれたプログラムに従って遊技の制御を
実行開始するときには、各サブ制御基板は既に遊技の制
御を実行している。この結果、電源投入後直ちに、主制
御基板３０のＣＰＵ６６が各サブ制御基板にデータを送
信しても、各サブ制御基板は本来の制御を実行している
ので確実にデータを受信することができる。

【００４１】次にパチンコ遊技機１０への電源投入が停
電等によって遮断されるときの動作を、図１１に示すタ
イミングチャートに従って説明することにする。パチン
コ遊技機１０への電源投入が停電により遮断されると、
交流電圧Ａは低下しゼロとなるとともに、各ＤＣ３２
Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖは図１１の通り低下する。電
源基板５０の交流電圧監視回路６２の停電検出信号Ｄ
は、ハイレベルからロウレベルに変化する。パワーダウ
ンリセット回路６５により、ＮＭＩ制御信号がリセット
され、ＤＣ３２Ｖがバックアップ開始電圧レベルＶに低
下すると（ポイントＰ６）、ＮＭＩ制御信号がリセット
され、ＤＣ３２Ｖが遊技機部品保証電圧レベルＶ₁に低
下する。ＮＭＩ制御信号のリセットから、所定時間Ｔ５
（約１００ｍｓ後）経過後に、リセット制御信号及び各
基板ＣＰＵリセット信号がリセットされる（ポイントＰ
７）。これは、ソフト処理の時間を考慮し、停電検出信
号を検知してから一定時間経過後に、強制リセット信号
を出力するためである。これにより、主制御基板３０の
ＣＰＵ６６、払出制御基板３１のＣＰＵ６７、図柄制御
基板３２ｂのＣＰＵ７０、その他サブ制御基板は、一斉
に動作を停止させる。その後にＤＣ３２Ｖはスイッチン
グ電源ＩＣ最低駆動電圧レベルＶ₂に達し、ＤＣ５Ｖが
ＣＰＵ動作保証最低電圧レベルＶ₃となり、ゼロレベル
に減衰する。従って、主制御基板３０のＣＰＵ６６、及
び払出制御基板３１のＣＰＵ６７の各強制割り込み端子
ＮＭＩがロウレベルとなり、ＣＰＵ６６及び６７にノン
マスカブルインターラプトがかかり、主制御基板３０及
び払出制御基板３１の各ＮＭＩ状態を停止させ、更に所
定時間経過後に各制御基板のＣＰＵの動作状態を停止さ
せる。これにより、主制御基板３０のＣＰＵ６６は、現
状のゲーム状態を示すデータを待避し、その後ＲＡＭへ
のアクセスを禁止することができる。又、払出制御基板
３１のＣＰＵ６７は、現状の賞球払い出し状態及び玉貸
しの払い出し状態を示すデータを待避し、その後ＲＡＭ
へのアクセスを禁止することができる。

【００４２】交流電圧監視回路６２が出力する停電検出
信号Ｄがハイレベルからロウレベルに変化する信号の立
ち下げ時から約１００ｍｓ後に出力するＣＰＵリセット
信号をハイレベルからロウレベルに変化させる（ポイン
トＰ７）。ここで、前述したように、主制御基板３０及
び払出制御基板３１各々のＲＡＭはバッテリバックアッ
プされており、電源遮断時もＲＡＭに記憶されたデータ
は所定時間（本具体例では、約３日間）記憶保持され
る。

【００４３】前述したように、電源投入が遮断される場
合、各制御基板が一斉にリセットされる。しかも、交流
電圧監視回路６２が出力する停電検出信号Ｄがハイレベ
ルからロウレベルに変化してから約１００ｍｓ後に必ず
リセットされる。これにより、制御の統一化を図ること
ができ、主制御基板３０が動作を停止しているにも係わ
らず発射モータ３３ａが駆動しているという弊害を未然
に防止することができる。

【００４４】次に前述した構成を有する本具体例の動作
を、電源投入時及び電源遮断時について説明し、電源投
入後から電源が遮断されるまでの処理は従来と同様なの
で詳細な説明は割愛する。ここでは、便宜上先ず、電源
遮断時の処理を図１２に示すフローチャートに従って説
明することにする。図１２に示すフローチャートは、主
制御基板３０のＣＰＵ６６及び払出制御基板３１のＣＰ
Ｕ６７により実行される処理であり、各々のＣＰＵの強
制割り込み端子ＮＭＩがハイレベルからロウレベルに変
化する信号の立ち下げ時に実行される処理である。ＣＰ
Ｕ６６及びＣＰＵ６７により実行される処理が本ルーチ
ンに移行すると、先ず、ＲＡＭの複数の所定領域に所定
値５５Ｈを書き込む処理が為される（ステップＳ１０
０）。書き込まれる所定値は、如何なる値でも良いが、
１バイト中の各々のビットが交互に「１」と「０」とに
なる５５Ｈ又はＡＡＨが好ましい。

【００４５】ＲＡＭの所定領域に所定値が書き込まれた
後、データの待避が実行される（ステップＳ１１０）。
このデータの待避処理は、主制御基板３０では現状のゲ
ームの進行状況、例えば、高確率中であるか否か、大当
り中であるか否か、大入賞口４０が開口中であるか否
か、特別図柄表示装置３２で図柄変動中であるか否か、
保留記憶中であるか否か、保留記憶が何個あるか否か、
乱数が抽出中か否か、未払い賞球数、未払い貸し球数等
のゲームの進行状況を示す各データをＲＡＭの所定領域
に書き込む処理である。一方、払出制御基板３１では、
現状の賞球個数の払い出し状態及び貸し球の払い出し状
態を示す各データをＲＡＭの所定領域に書き込む処理で
ある。この待避処理は、現状の状態を常にＲＡＭの所定
領域に書き込むアルゴリズムであれば、特にこの処理を
実行する構成としなくても良い。データの待避が実行さ
れると、次にＲＡＭへのアクセスが禁止される（ステッ
プＳ１２０）。

【００４６】このＲＡＭへのアクセス禁止処理は、電源
電圧の不安定な状態でのＲＡＭへの書き込みを禁止する
ことにより、待避するデータの正確性及び確実性を高め
るためである。ＲＡＭへのアクセスが禁止されると、リ
セット端子ＲＥＳがロウレベルに低下するのを待つ処理
が実行される（ステップＳ１３０）。リセット端子ＲＥ
Ｓがロウレベルに低下すると（ステップＳ１３０：Ｙｅ
ｓ）、処理はリターンに抜ける。本具体例では、強制割
り込みが実行されると、その後に電源が復旧してもパワ
ーダウンリセット回路６５により必ず所定時間後にリセ
ット処理が実行される。これにより、電源が不安定な状
態で強制割り込みの実行と復旧処理とが交互に繰り返さ
れるという弊害を未然に防止することができる。

【００４７】ここで、本具体例では、交流電圧監視回路
６２が出力する停電検出信号Ｄがハイレベルからロウレ
ベルに変化してから約１００ｍｓ後にＣＰＵリセット信
号を出力するよう構成したが、この１００ｍｓの時は次
のようにして算出されたものである。払出制御基板３１
のＣＰＵ６７は、強制割り込み端子ＮＭＩがロウレベル
になったときから前述した停電処理ルーチンを実行する
が、このとき玉切モータ３１ｃ及び玉貸モータ３１ｄの
駆動も停止する。これらのモータの駆動が停止する直前
に払い出された遊技球があるときには、この落下中の遊
技球を賞球払出スイッチ３１ａ又は貸玉払出スイッチ３
１ｂにより検知する必要がある。従って、モータの駆動
を停止したときに落下中の遊技球を各検出スイッチによ
り必ず検出できる時間を確保する必要がある。一方、こ
の時間をあまり長く確保すると、ＩＣ駆動用の５Ｖ電源
の電圧が低下し各検出スイッチにより検出できなくなる
可能性がある。そこで、この両者の兼ね合いにより本具
体例では約１００ｍｓと設定したのである。従って、各
モータから検出スイッチまでの距離及び電圧の低下状態
から適宜変更しても良い。要は、強制割り込み端子ＮＭ
ＩがロウレベルになったときからＩＣの駆動が保障され
ている時間内に落下中の遊技球を検出する時間を確保す
る構成とすれば良い。

【００４８】次に電源投入時の処理について説明する。
電源が投入され、セキュリティチェックが終了すると、
主制御基板３０のＣＰＵ６６は、図１３に示す「電源投
入時ルーチン」を実行する。このルーチンは、リセット
端子ＲＥＳがロウレベルからハイレベルに変化する信号
の立ち上げ時に１回だけ実行される。このルーチンに処
理が移行すると、通常時か否か判断される（ステップＳ
１５０）。本具体例では、ＤＣ５Ｖのバックアップ電源
は、前述したように、コンデンサにより約３日間ＣＰＵ
６６及びＣＰＵ６７のＲＡＭに記憶されたデータを記憶
保持するよう構成されている。このため、停電から復旧
したときや通常の営業状態で朝に電源を投入したときに
は、ＲＡＭの所定領域に書き込まれた値は記憶保持され
ている。これにより、通常時と判断されたときには、復
旧処理（ステップＳ１６０）が実行され処理はリターン
に抜ける。主制御基板３０及び払出制御基板３１は停電
時の記憶されたデータから処理を実行し、他の基板は初
期状態から実行する。尚、停電前のデータは主制御基板
３０から各種基板に送信される。

【００４９】復旧処理では、主制御基板３０のＣＰＵ６
６は、待避したゲームの進行を示すデータから通常の処
理を実行するための準備を実行し、各サブ制御基板に停
電から復旧したことを知らせるコマンドコードを送信す
る。このコマンドコードを受信した図柄制御基板３２ｂ
は、ＬＣＤ３２ａの画面上に「停電復旧処理実行」、
「停電前のゲーム内容から続行しています」等のメッセ
ージを表示する処理を行う。或いは、音制御基板３５
は、音声により停電があったことを報知する。この後、
ＣＰＵ６６は、図１４に示す周知の「メインルーチン」
を２ｍｓ毎のハード割り込みにより定期的に実行する。
このメインルーチンは、本処理と残余処理からなり、詳
細は略すが、正常割り込みが否かの判定（Ｓ２００）、
処理設定（Ｓ２１０）、乱数更新処理（Ｓ２２０）、各
入力処理（Ｓ２３０）、当否判定処理（Ｓ２４０）、画
像出力処理（Ｓ２５０）、各出力処理（Ｓ２６０）、外
れ図柄乱数更新処理（Ｓ２７０）の各処理が実行され
る。これにより、主制御基板３０のＣＰＵ６６は、停電
発生時には、停電前のゲームの進行状態から続行してゲ
ームの制御を司ることができ、遊技者に不測の不利益や
違和感を与えることがない。一方、前記ステップＳ１５
０において通常時でないとの否定判断が為されると初期
設定処理（ステップＳ１７０）を実行しリターンに抜け
る。通常時でない場合としては、３日間以上電源を遮断
していた場合や、コンピュータの暴走等によりＲＡＭに
書き込まれたデータが変化した場合が考えられる。これ
らの場合には、ＲＡＭの所定領域に書き込まれた所定値
は、記憶保持されることなく所定値とは異なった値とな
っている。初期設定処理では、ＲＡＭの値をクリアす
る、各サブ制御基板に初期データを送信する等の処理が
実行される。

【００５０】一方、払出制御基板３１のＣＰＵ６７は、
電源が投入されセキュリティチェックが終了すると、図
１５に示す「メインルーチン」を実行する。このルーチ
ンでは、前述したステップＳ１５０の処理と同様の処理
により、通常時か否か判定され（ステップＳ３００）、
通常時との肯定判定が為されると、記憶保持されたデー
タに基づき玉切モータ３１ｃを駆動制御して賞球の払い
出しを実行し（ステップＳ３１０）、玉貸モータ３１ｄ
を駆動制御して貸し玉の払い出しを実行する（ステップ
Ｓ３２０）。これにより、停電発生時に未払の賞球デー
タがあれば、停電復旧後に記憶保持されたデータに基づ
き賞球の払い出しが実行される。同様に、停電発生時に
未払の玉貸データがあれば、停電復旧後に記憶保持され
たデータに基づき玉貸しの払い出しが実行される。これ
により、停電が発生しても遊技者に不利益を与えること
はない。前記ステップＳ３００の判定処理により、通常
時でないとの否定判定が為されると、初期設定（ステッ
プＳ３３０）が実行された後に通常の処理が実行され
る。

【００５１】図１６に示す始動記憶復旧サブルーチン
は、図１３に示すＳ１６０の復旧処理のサブルーチンで
あり、まず処理を開始すると、主制御基板３０は始動中
に停電したか否かを判定する（ステップＳ４００）。Ｙ
ＥＳ（始動中）ならステップＳ４１０へ、ＮＯ（始動中
でない）ならリターンに抜ける。次に、主制御基板３０
は、ステップＳ４１０でメモリに記憶された停電直前の
確定表示図柄をＬＣＤ３２ａに表示するとともに、図１
８（ａ）の通り始動記憶数を特別図柄始動記憶表示装置
３２ｃに表示し、更に音制御基板３５からスピーカ４９
へ音無し信号を送信し、スピーカ４９を鳴動しないよう
に設定する。続いて、主制御基板３０は図１８（ｂ）の
通りＬＣＤ３２ａにおいて特別図柄の始動を開始し（ス
テップＳ４２０）、処理はリターンに抜ける。これによ
って、遊技者は停電直前の確定図柄が当りであったの
か、外れであったのか、高確率図柄であったのか否かを
視認可能となる。

【００５２】図１７に示す大当り中処理データ復旧サブ
ルーチンは、図１３に示すＳ１６０の復旧処理のサブル
ーチンであり、まず処理を開始すると、主制御基板３０
は大当り中に停電したか否かを判定する（ステップＳ５
００）。ＹＥＳ（大当り中）ならステップＳ５１０へ、
ＮＯ（大当り中でない）ならリターンに抜ける。次に、
主制御基板３０は、大入賞口４０が開口中に停電したか
否かを判定する（ステップＳ５１０）。ＹＥＳ（開口
中）ならステップＳ５２０へ、ＮＯ（開口中でない）な
らステップＳ５３０へ移行する。ステップＳ５２０でメ
モリに記憶された停電直前のラウンド残り回数、ラウン
ド残り時間及び残り入賞可能個数をＬＣＤ３２ａに表示
するとともに、音制御基板３５からスピーカ４９へも出
力し、ステップＳ５３０へ移行する。例えば、５ラウン
ドの途中で開口開始から２０秒経過し７個入賞した時点
で停電したとすると、図１９（ａ）の通り「ラウンド残
り回数はあと５回です」「残り１０秒です」「残り入賞
可能個数は３球です」表示される。復帰した場合、３０
秒経過時点又は１０球入賞した時点で大入賞口４０は閉
口する。上記メッセージに代えて、「ラウンドは１１回
消化しています」「開口から２０秒経過しています」
「既に７球入賞しています」等、同様な効果を生じるメ
ッセージでも良い。続いて、主制御基板３０は遊技球が
発射されている状態か否かを判定する（ステップＳ５３
０）。例えば、タッチスイッチ２４ａがオンしているか
否か、アウト口４１を遊技球が通過したか否か等、適宜
の手段によって、遊技球が発射状態か否かを判定する。
ＹＥＳ（発射状態）ならステップＳ５４０へ、ＮＯ（発
射状態でない）ならステップＳ５５０へ移行する。これ
によって、遊技者が遊技の意思があるのか否かを確認す
る。続いて、主制御基板３０は、ステップＳ５４０にお
いて、遊技者が発射ハンドル２４にタッチしていると判
断し、大当り中の大入賞口開放の途中からの制御を実行
すると共に、図柄制御基板３２ｂに途中からの制御を実
行する信号を出力する。一方、ステップＳ５５０では、
遊技者が発射ハンドル２４にタッチしていないと判断し
図１９（ｂ）の通り、「早く発射ハンドルにタッチして
ください」のメッセージをＬＣＤ３２ａに表示するとと
もに、音制御基板３５からスピーカ４９に出力する。続
いてステップＳ５６０では、復旧処理開始から所定時間
（例えば２，３時間）経過後しているか否かを判定す
る。ＹＥＳ（所定時間経過）ならステップＳ５７０へ、
ＮＯ（所定時間経過前）ならリターンに抜ける。Ｓ５７
０では、客が帰ったものと判断し、データは不用である
ので、データをクリアし、リターンに抜ける。

【００５３】ここで、本具体例では、交流電圧監視回路
６２は、ＤＣ１２Ｖ電源の電圧を監視するよう構成した
が、ＤＣ３２Ｖ電源の電圧を監視する構成としても良
い。斯かる構成では、強制割り込み信号であるバックア
ップ信号をいち早く立ち下げることができ、制御に時間
的余裕を持たせることができる。一方、電源投入時にも
同様の動作タイミングとなる。斯かる電源基板５０の構
成では、ＤＣ３２Ｖ監視回路によりバックアップ信号を
主制御基板３０及び払出制御基板３１の各ＣＰＵのＮＭ
Ｉ端子に出力する構成とし、ＤＣ３２Ｖ監視回路が出力
するバックアップ信号が立ち下がってから所定時間経過
後に制御を停止するリセット信号をリセット信号生成回
路より一斉に各制御基板に送信する構成とする。一方、
ＤＣ５Ｖの電圧を監視するパワーオンリセット生成回路
より一斉に各制御基板に制御の動作を立ち上げるリセッ
ト信号を出力し、各制御基板に遅延回路を設けて図柄制
御基板３２ｂを含むサブ制御基板、払出制御基板３１、
主制御基板３０の順に制御の動作を立ち上げる構成とす
る。即ち、動作の立ち上げは、電源基板５０が出力する
１つのリセット信号に基づき各制御基板の動作に時間差
を設ける構成とする。また、ここで２４Ｖ交流電圧を全
波整流してもよく、所定基準電圧が所定時間以上出力さ
れない場合に停電とする構成でもよい。

【００５４】（実施形態の効果）以上、詳細に説明した
本具体例によると、２４Ｖ交流電源５１の交流波形に基
づいて停電検出信号Ｄを検出しているので、交流電圧へ
のノイズによる悪影響を排除でき停電時の電源制御の正
確性を期すことが出来る。又、払出制御基板３１及び図
柄制御基板３２ｂを含むサブ制御基板及び主制御基板３
０は、制御動作を停止する前に、交流電圧監視回路６２
が出力する停電検出信号Ｄに従ってデータを待避させて
いるので、記憶保持されるデータの正確性及び確実性を
確保することができる。これにより、電源基板５０によ
り主制御基板３０及びサブ制御基板に電源を投入すると
きには、電源基板５０のリセット回路によりサブ制御基
板が主制御基板３０より早く立ち上げられ、電源が遮断
されるときには、電源基板５０のリセット回路により主
制御基板３０及びサブ制御基板が一斉に動作の停止が実
行され、一層制御が正確となる。即ち、主制御基板３０
が動作を開始するときには、サブ制御基板は既に動作を
開始しており、主制御基板３０が動作を停止するときに
は、サブ制御基板も同時期に動作を停止する。これによ
り、主制御基板３０が一方的に送信するデータをサブ制
御基板が受信しないことを未然に防ぐことができる。例
え、データの送信中に停電が発生し送信処理が途中で終
了しても、主制御基板３０はデータが完全に受信されて
いないことが判っているので、停電復旧後に再度、同じ
データを送信することができる。また、電源が遮断され
るときには各制御基板は一斉に動作を停止する構成なの
で、主制御基板３０が動作を停止するときには、他の制
御基板が動作を続行していることはなく制御の統一を図
ることができるという優れた効果も有する。更に、各制
御基板に個々にリセット回路を備えた場合は、同じタイ
ミングで動作の立ち上げ又は動作の終了を実行するよう
構成しても、部品の値の誤差等により必ずしも同じタイ
ミングになることは困難であるが、本発明では電源基板
５０のリセット回路により又は電源基板５０のリセット
回路の出力する信号に基づいて動作の立ち上げ又は動作
の停止を実行する構成なので、前記課題を解決してタイ
ミングを統一することができるという優れた効果を有す
る。リセットのタイミング等は電源基板５０だけをチェ
クすれば各制御基板でのタイミングを判定することがで
き検査効率を高めることができ、又、部品点数の削減を
図ることができるという効果も有する。主制御基板３０
及び払出制御基板３１が、停電時にデータを記憶保持す
るバックアップＲＡＭを備えて構成されているので、停
電復旧後には、記憶保持されたデータに基づき主制御基
板３０は停電前のゲーム内容を続行することができ、ま
た、払出制御基板３１は停電前の払い出し状態から続行
して景品の払い出し処理を続行することができる。バッ
クアップＲＡＭにより記憶保持動作を開始するときに
は、主制御基板３０及び払出制御基板３１が一斉に動作
を開始するので制御の統一を図ることができる。この結
果、例えば、電源遮断時の直前に主制御基板３０から払
出制御基板３１に送信される入賞データ等が記憶保持さ
れたか否かの問題を発生させることなく、正確な景品払
い出しを行うことができるという優れた効果を有する。
バックアップＲＡＭにより記憶保持を実行されれば、主
制御基板３０及びサブ制御基板の動作の停止が必ずリセ
ット回路により実行される。これにより、瞬時の停電に
より電圧が低下しバックアップＲＡＭにより記憶保持が
実行された後、電源が復旧することにより主制御基板３
０及びサブ制御基板が動作を直ちに再開するということ
はなく、一旦動作を停止した後、電源投入時からの処理
を手順通りに実行することができるという優れた効果を
有する。この結果、制御の統一を一層図ることができ
る。

【００５５】

【発明の効果】請求項１乃至３記載の発明によれば、交
流電源の交流波形に基づいて停電を検出し、払出制御基
板及び図柄制御基板を含むサブ制御基板及び主制御基板
は、１つの電源基板によりリセットされて制御動作の立
ち上げを実行し、また制御動作の停止を実行するよう構
成されている。これにより、ノイズによる影響を排除
し、電源制御、記憶保持等の正確性を期すことが出来
る。

【図面の簡単な説明】

【図１】本発明を採用した遊技機１０を示す外観斜視図
である。

【図２】遊技機１０を裏面からみた裏面図である。

【図３】遊技機１０の遊技盤２２の構成を示す正面図で
ある。

【図４】遊技機１０の電気的構成を示すブロック図であ
る。

【図５】電源基板５０から電源を供給する構成を示すブ
ロック図である。

【図６】電源基板５０と主制御基板３０及び各サブ制御
基板との関係を示すブロック図である。

【図７】パワーオンリセット回路６１の構成を示す回路
図である。

【図８】交流電圧監視回路６２の構成を示す回路図であ
る。

【図９】交流電圧監視回路６２の動作を示すタイミング
チャートである。

【図１０】電源投入時の状態を示すタイミングチャート
である。

【図１１】電源遮断時の状態を示すタイミングチャート
である。

【図１２】「停電処理ルーチン」での処理を示すフロー
チャートである。

【図１３】「電源投入時ルーチン」での処理を示すフロ
ーチャートである。

【図１４】主制御基板３０の「メインルーチン」で行わ
れる処理を示すフローチャートである。

【図１５】払出制御基板３１の「メインルーチン」で行
われる処理を示すフローチャートである。

【図１６】電源投入時ルーチンの復旧処理のうちの「始
動記憶復旧サブルーチン」を示すフローチャートであ
る。

【図１７】電源投入時ルーチンの復旧処理のうちの「大
当り中処理データ復旧サブルーチン」を示すフローチャ
ートである。

【図１８】（ａ）は始動記憶復旧サブルーチンでのＬＣ
Ｄパネルユニット３２ａにおける初期表示態様を示す説
明図、（ｂ）は変動中の表示態様を示す説明図である。

【図１９】（ａ）は大当り中処理データ復旧サブルーチ
ンでのＬＣＤパネルユニット３２ａにおける初期表示態
様を示す説明図、（ｂ）は遊技状態でないとの判断がな
された場合の表示態様を示す説明図である。

【符号の説明】

１０…パチンコ機 １３…カードリーダ（プリペイド
カードユニット） ２２…遊技盤 ２４…発射ハンドル ２４ａ…タッチスイッチ ２４ｂ…発射停止スイッチ ３０…主制御基板 ３１…払出制御基板 ３１ａ…賞球払出スイッチ ３１ｂ…貸玉払出スイ
ッチ ３１ｃ…玉切モータ ３１ｄ…玉貸モータ ３２…特別図柄表示装置 ３２ａ…ＬＣＤパネルユ
ニット（ＬＣＤ） ３２ｂ…図柄表示装置制御基板（図柄制御基板） ３３…発射制御基板 ３３ａ…発射モータ ３４…
ランプ制御基板 ３５…音制御基板 ３６…普通電動役物（始動口） ３６ａ…第１種始動スイッチ ３７…普通図柄表示
装置 ４０…大入賞口 ４０ａ…役物連続作動スイッチ
（ＶＳＷ） ４０ｂ…カウントスイッチ（カウントＳＷ） ４５…その他入賞口スイッチ ４６…玉抜スイッチ ４７…ＣＲ精算表示基板 ４８…タッチランプ ４９…スピーカ ５０…電源基板 ６１…パワーオンリセット回路 ６２…交流電圧監視
回路 ６３…タイマ１回路 ６４…タイマ２回路 ６５…パワーダウンリセット回路 ６６，６７，７０，７２，７４，７６…ＣＰＵ（ワンチ
ップマイコン） ６８，６９，７１，７３，７５，７７…オア回路

【手続補正書】

【提出日】平成１２年１２月１４日（２０００．１２．
１４）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項３

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００３

【補正方法】変更

【補正内容】

【０００３】しかしながら、前記従来のパチンコ遊技機
は、以下の課題を有していた。 （１）セーフ球タンクを備える必要のあることから構成
が嵩張り、複雑になる。 （２）停電等が発生したときには、払い出すべき景品球
数のデータが消滅することから、最大数の景品球を払い
出すことになり正確な景品球を払い出していない。例え
ば、入賞球１個に対して５個又は１０個の景品球を払い
出すべき場合でも１５個の景品球を払い出すことにな
る。 （３）パチンコ機は２４Ｖ交流電源から供給される交流
電圧にはノイズが内在するほか、パチンコ機の稼動に伴
うノイズ、例えば、賞球排出に伴うノイズが主制御基板
及びサブ制御基板に供給される直流電源に重畳すること
から、直流電圧によって停電検出を行うと、正確な停電
検出が困難である場合が生じ得ると考えられる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】請求項３に記載の遊技機は、請求項１又は
２記載の遊技機において、図柄作動口への遊技球の入球
に起因して図柄を変動表示させた後に停止図柄を確定表
示する図柄表示手段と、該図柄表示手段の停止図柄を大
当り図柄とした後に大当り制御に移行し、大当り期間中
は遊技球の入賞が著しく容易となるよう大入賞口を所定
時間又は所定個数入賞するまで開放した後に閉鎖する操
作を所定回数繰り返す大当り制御手段と、を備え、前記
主制御基板又は図柄制御基板は、前記大入賞口の開放中
に停電が検出された場合、停電が検出されるタイミング
に起因した途中までの制御を記憶し、停電の復旧時に、
前記大当り制御手段は前記途中からの制御を実行すると
ともに、前記所定時間の残り時間又は前記所定個数の残
り入賞数に係るデータを表示する途中データ表示手段を
備えたことを特徴とする。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正内容】

【００４９】復旧処理では、主制御基板３０のＣＰＵ６
６は、待避したゲームの進行を示すデータから通常の処
理を実行するための準備を実行し、各サブ制御基板に停
電から復旧したことを知らせるコマンドコードを送信す
る。このコマンドコードを受信した図柄制御基板３２ｂ
は、ＬＣＤ３２ａの画面上に「停電復旧処理実行」、
「停電前のゲーム内容から続行しています」等のメッセ
ージを表示する処理を行う。或いは、音制御基板３５
は、音声により停電があったことを報知する。この後、
ＣＰＵ６６は、図１４に示す周知の「メインルーチン」
を２ｍｓ毎のハード割り込みにより定期的に実行する。
このメインルーチンは、本処理と残余処理からなり、詳
細は略すが、正常割り込みか否かの判定（ステップＳ２
００）、初期設定（ステップＳ２１０）、乱数更新処理
（ステップＳ２２０）、各入力処理（ステップＳ２３
０）、当否判定処理（ステップＳ２４０）、画像出力処
理（ステップＳ２５０）、各出力処理（ステップＳ２６
０）、外れ図柄乱数更新処理（ステップＳ２７０）の各
処理が実行される。これにより、主制御基板３０のＣＰ
Ｕ６６は、停電発生時には、停電前のゲームの進行状態
から続行してゲームの制御を司ることができ、遊技者に
不測の不利益や違和感を与えることがない。一方、前記
ステップＳ１５０において通常時でないとの否定判断が
為されると初期設定処理（ステップＳ１７０）を実行し
リターンに抜ける。通常時でない場合としては、３日間
以上電源を遮断していた場合や、コンピュータの暴走等
によりＲＡＭに書き込まれたデータが変化した場合が考
えられる。これらの場合には、ＲＡＭの所定領域に書き
込まれた所定値は、記憶保持されることなく所定値とは
異なった値となっている。初期設定処理では、ＲＡＭの
値をクリアする、各サブ制御基板に初期データを送信す
る等の処理が実行される。

Claims (3)

【特許請求の範囲】
1. 【請求項１】遊技の進行を司る主制御基板と、 遊技者に景品を払い出す景品払い出し制御基板を少なく
   とも含むサブ制御基板と、 前記主制御基板及びサブ制御基板に電源を供給する電源
   基板と、 を含む遊技機において、 前記電源基板には交流電源が供給され、該供給される交
   流電源の交流電圧の波形に基づいて停電検出信号を生成
   する停電監視回路と、 該停電監視回路の停電検出信号の生成に起因して前記主
   制御基板及び前記サブ制御基板の動作の停止を実行する
   動作停止手段と、 前記停電監視回路が前記停電検出信号を生成するタイミ
   ングに起因して前記主制御基板及び前記景品払い出し制
   御基板の遊技に係るデータを記憶保持する記憶保持手段
   と、 を備えたことを特徴とする遊技機。
2. 【請求項２】図柄作動口への遊技球の入球に起因して図
   柄を変動表示させた後に停止図柄を確定表示する図柄表
   示手段と、 該変動表示の保留記憶回数を表示する保留記憶回数表示
   手段と、 前記電源基板のパワーオン生成信号に起因して、前記遊
   技に係るデータに基づいて、遊技を復旧させる復旧手段
   と、 前記パワーオン生成信号の生成に伴い、前記記憶保持手
   段に記憶された停電直前の確定図柄及び保留記憶回数を
   表示する表示手段を備えたことを特徴とする請求項１に
   記載の遊技機。
3. 【請求項３】図柄作動口への遊技球の入球に起因して図
   柄を変動表示させた後に停止図柄を確定表示する図柄表
   示手段と、 該図柄表示手段の停止図柄を大当り図柄とした後に大当
   り制御に移行し、大当り期間中は遊技球の入賞が著しく
   容易となるよう大入賞口を所定時間又は所定個数入賞す
   るまで開放した後に閉鎖する操作を所定回数繰り返す大
   当り制御手段と、 前記主制御基板又は図柄制御基板は、 前記大入賞口の開放中に停電が検出された場合、停電が
   検出されるタイミングに起因した途中までの制御を記憶
   し、停電の復旧時に、前記大当り制御手段は前記途中か
   らの制御を実行するとともに、前記所定時間の残り時間
   又は前記所定個数の残り入賞数に係るデータを表示する
   途中データ表示手段を備えたことを特徴とする請求項１
   又は２に記載の遊技機。