JP4452667B2 - 遊戯機 - Google Patents

遊戯機 Download PDF

Info

Publication number
JP4452667B2
JP4452667B2 JP2005256446A JP2005256446A JP4452667B2 JP 4452667 B2 JP4452667 B2 JP 4452667B2 JP 2005256446 A JP2005256446 A JP 2005256446A JP 2005256446 A JP2005256446 A JP 2005256446A JP 4452667 B2 JP4452667 B2 JP 4452667B2
Authority
JP
Japan
Prior art keywords
control board
power
backup
main control
power failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005256446A
Other languages
English (en)
Other versions
JP2005342541A (ja
Inventor
道春 赤坂
修一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heiwa Corp
Original Assignee
Heiwa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heiwa Corp filed Critical Heiwa Corp
Priority to JP2005256446A priority Critical patent/JP4452667B2/ja
Publication of JP2005342541A publication Critical patent/JP2005342541A/ja
Application granted granted Critical
Publication of JP4452667B2 publication Critical patent/JP4452667B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、獲得した遊戯球又は遊戯コイン等の賞品の数量で遊戯者の遊戯状態の優劣を決める遊戯機に関する。
遊戯機、例えばパチンコ機において、遊戯者の遊戯している途中で停電があった場合、パチンコ機に搭載される電子制御機器がダウンするため、遊戯の継続ができなくなる。この場合、パーラー等の設備において、予備電源等を備えていれば比較的短い時間で復旧することができるが、商用電源をそのまま用いている場合には、復旧は電力会社等の復旧作業に頼るしかない。
一般に、パチンコ機には、電源モジュールが備えられ、各電子制御機器に対応した電圧(5V、12V等)を電源電圧として供給している。具体的には、電源モジュールから、中継基板を介して、主基板、払出制御基板、図柄表示基板、音声制御基板、ランプ制御基板等に必要な電源を供給している。なお、発射制御基板へは払出制御基板を経由して電源が供給されている。
上記主基板は、遊戯プログラムの実行経過に対応する状態をRAM(揮発性メモリ)に記憶しながら、遊戯機全体のゲーム進行制御を行うものである(遊戯機能)。なお、上記遊戯プログラムの他、入賞した場合のパチンコ球の払い出し数(賞球)の制御(賞球機能)についても主基板によって管理している。
払出制御基板は、パチンコ球の賞球払出プログラムの実行経過に対応する状態をRAMに記憶しながら、主制御基板からのパチンコ球の払出しに関するコマンドに基づく払出制御を行うと共に、パチンコ機の貸出プログラムの実行経過に対応する状態をRAMに記憶しながら、プリペイドカードユニットとの間での通信により、パチンコ球の貸出制御を行うものである(払出機能)。
なお、払出制御基板、図柄表示基板、音声制御基板、ランプ制御基板は、主基板から送られるコマンド信号に基づいて動作するようになっている。
このようなパチンコ機において、停電があると、主基板のRAMに記憶されている大役、確率変動、賞球残数等の遊戯中における状態が消滅し、停電復帰後は、初期状態(店が開店した直後の状態)に戻ってしまうため、例えば、確率変動中であった遊戯者は、停電復帰後は基の確率に戻されるため、遊戯者にとって不利益をこうむることになる。
また、払出制御基板のRAMに記憶されている貸出残数等のパチンコ球貸出中における状態も消滅し、初期状態に戻ってしまうため、タイミングよく(運悪く)パチンコ球を受け取っている遊戯者に貸し出されるパチンコ球の数が少なくなるといった不具合が生じる。
本発明は上記事実を考慮し、停電が発生し、電子制御機器に正規の電源電圧が供給されない間(停電中)において、停電復帰時に停電復帰前の状態に戻すことができる必要最小限の記憶能力を継続維持し、少ない消費電力で遊戯者に不利益がこうむることを防止することができる遊戯機を得ることが目的である。
請求項1に記載の発明は、各機能の全般を制御するための主制御基板と、前記主制御基板からコマンドを受け、前記主制御基板のもとで機能する制御基板と、停電が発生した場合に停電直前の遊戯状態に戻すためのデータを記憶する揮発性メモリと、停電中に前記揮発性メモリをバックアップして、データを保持できるようにアクティブ状態を維持するバックアップ電源と、を有する遊戯機であって、前記揮発性メモリは主制御基板に配置され、前記主制御基板は、前記停電発生時の揮発性メモリのデータを保護する電源断処理後、停電が所定時間継続するか否かで瞬間停電か否かを判定すると共に、瞬間停電からの復帰によるバックアップ復帰処理として、前記揮発性メモリに記憶されているデータに応じたコマンドを前記制御基板に再送して、当該瞬間停電が発生する以前の遊戯状態を、電源電圧低下に伴う不安定動作が起る停電が発生したときに行なわれる、バックアップ復帰処理に必要なデータが有効か否かの判定をせず、かつ当該初期化を実行せずに、バックアップにより記憶されているデータに応じたコマンドを再送して復活させることを特徴としている。
請求項1に記載の発明によれば、停電が発生した場合に、動作不可になるまでの僅かな遅延時間に、停電から復帰した場合に停電が発生する以前の状態に戻すために必要なデータが主制御基板に配置された揮発性メモリに記憶されると共に、当該揮発性メモリにバックアップ電源が供給されてデータが保持される。
また、停電から復帰した場合、主制御基板では、バックアップ電源の供給により揮発性メモリに残されたデータに基づいて、遊戯機の動作状態を停電直前の状態で再開させるので、遊戯者が不利益をこうむることが防止される。
例えば、遊戯変換制御機器において、条件が成立すると遊戯者に有利な特別遊戯状態に変換しており、この有利な特別遊戯状態のときに停電が発生し、停電復帰後に従来は、初期状態に戻っていた。この場合、有利な特別遊戯状態から一転して通常の状態となってしまうため、遊戯者が不利益となっていた。そこで、上記有利な特別遊戯状態を維持するために必要な情報を継続記憶しておけば、停電復帰後にこの有利な特別遊戯状態から再開することができる。
請求項2に記載の発明は、前記バックアップ電源が前記主制御基板とは別個に設けられた電源基板に設けられていることを特徴としている。
請求項2に記載の発明によれば、電源基板と主制御基板とを切り離すことで、容易に遊戯機の初期化を行うことができる。
請求項3に記載の発明は、前記バックアップ電源が前記主制御基板に設けられていることを特徴としている。
以上説明した如く本発明に係る遊戯機は、停電が発生し、電子制御機器に正規の電源電圧が供給されない間(停電中)において、停電復帰時に停電復帰前の状態に戻すことができる必要最小限の記憶能力を継続維持し、少ない消費電力で遊戯者に不利益がこうむることを防止することができるという優れた効果を有する。
図1には、本実施の形態に係るパチンコ機の制御装置10が示されている。
(電源制御装置の全体概略構成)
遊戯機の制御装置10は、パチンコ店の島側に設けられた電源(24V,50/60Hz)が供給される電源基板12と、後述するパチンコ機の各機能の全般を制御するための主制御基板14と、パチンコ機に使用されるパチンコ球の入賞時の払い出し、並びに金銭等に代えてパチンコ球を貸与するための貸し出しを制御するための払出制御基板16と、払出制御基板16のもとで機能する発射制御基板24と、で構成されている。また、前記主制御基板14のもとで機能する図柄制御基板18、音声制御基板20、ランプ制御基板22と、が設けられている。なお、主制御基板14のもとで機能する制御基板は、前記の如く3つに分割されていることに限定されるものではなく、遊戯機の構成に応じて統廃合されてもよい。
電源基板12の出力線(DC24VRMS,DC12V,DC5V,PDWN,VBACKUP,GND,GND,GND)は、中継基板26を介して、前記主制御基板14、払出制御基板16、図柄表示制御基板18、音声制御基板20、ランプ制御基板22、発射制御基板24へそれぞれ所定の電源電圧を主制御基板14と払出制御基板16に対しては電源断検出信号としてのPDWN(後述)及びバックアップ電源としてのVBACKUP(後述)を供給している。この中継基板26を設けて電源基板12からの出力を必要な数に振り分けることにより、電源基板12を機種を越えて共通使用すること、電源基板12に設ける出力端子の数を減らすことが可能となる。
なお、図柄表示制御基板18は図柄表示器28の表示を制御し、音声制御基板20は、スピーカ30の出力を制御し、ランプ制御基板22は各種ランプ32の点灯を制御し、発射制御基板24は、発射ソレノイド34の駆動を制御する。
払出制御基板16には、通信回線120を介してプリペイドカードユニット36が接続されており、このプリペイドカードユニット36には、電源基板12から直接必要な電源電圧(AC24V,AC24V)が供給されている。
(主制御基板の構成)
図1に示される如く、主制御基板14には、コントローラとしてのIC(ワンチップCPU)38が設けられている。このIC38は、CPU40、RAM42、ROM44及びこれらを接続するコントロールバスやデータバス等のバス46で構成されている。IC38には、水晶発振器48並びに電圧監視回路50が接続されている。
また、RAM42は、2つの領域に分割されており、停電が発生した場合に、停電復帰後に停電直前の状態に戻すための必要最小限のデータを記憶するバックアップエリア42Aと、その他のデータを記憶する非バックアップエリア42Bとなっている。
主制御基板14には、前記中継基板26からDC12V,DC5V,PDWN,VBACKUP,GNDの各線が接続されている。
電源断検出信号としてのPDWNは、ノイズフィルタ52を介して前記IC38のNMI端子に入力されている。このNMIは、停電が発生したときに、これを検出し、主制御基板14のIC38に停電発生を報知する役目を有している。この報知を受けることによって、IC38では、予め定められた電源断処理を実行する。
また、バックアップ電源としてのVBACKUPは、ノイズフィルタ54を介して前記IC38へVBB端子に接続されている。このVBB端子は、IC38のRAM42にバックアップ電源を供給する役目を有しており、そのバックアップ電源の電圧は、バックアップエリア42Aに記憶されたデータを所定時間保存維持できる程度の電圧(約4.5V)及び容量とされている。
さらに、パチンコ機の各種入賞センサ56からの信号が、入力ポート58を介してIC38に入力されている。
IC38には、さらに5個の出力ポート60、62、64、66、68と1個の入力ポート70が接続されている。
第1の出力ポート60は、出力バッファ72を介して図柄表示制御基板18に接続され、図柄表示に関するコマンドが主制御基板14から送出されるようになっている。なお、この図柄表示制御基板18には、中継基板26から所定の電源電圧が供給されている。
第2の出力ポート62は、出力バッファ74を介して音声制御基板20に接続され、音声に関するコマンドが主制御基板14から送出されるようになっている。なお、この音声制御基板20には、中継基板26から所定の電源電圧が供給されている。
第3の出力ポート64は、出力バッファ76を介してランプ制御基板22に接続され、ランプ点灯に関するコマンドが主制御基板14から送出されるようになっている。なお、このランプ制御基板22には、中継基板26から所定の電源電圧が供給されている。
第4の出力ポート66は、出力バッファ78を介して、前記払出制御基板16の後述する入力バッファ84へパチンコ球の払出しに関するコマンドを送出するようになっている。
第5の出力ポート68は、出力ドライバ80を介してパチンコ機の大入賞口(パチンコ球の入賞口を増加拡大するための入賞口)ソレノイド82に接続され、この大入賞口の開閉を制御するようになっている。
入力ポート70には、賞球払出装置86に設けられた賞球検出センサ88からの信号が入力されるようになっている。
(払出制御基板の構成)
図1に示される如く、払出制御基板16には、コントローラとしてのIC(ワンチップCPU)138が設けられている。このIC138は、CPU140、RAM142、ROM144及びこれらを接続するコントロールバスやデータバス等のバス146で構成されている。IC138には、水晶発振器148並びに電圧監視回路150が接続されている。
また、RAM142は、2つの領域に分割されており、停電が発生した場合に、停電復帰後に停電直前の状態に戻すための必要最小限のデータを記憶するバックアップエリア142Aと、その他のデータを記憶する非バックアップエリア142Bとなっている。
払出制御基板16には、前記中継基板26からDC12V,DC5V,PDWN,VBACKUP,GNDの各線が接続されている。
電源断検出信号としてのPDMNは、ノイズフィルタ152を介して前記IC138のNMI端子に入力されている。このNMIは、停電が発生したときに、これを検出し、払出制御基板16のIC138に停電発生を報知する役目を有している。この報知を受けることによって、IC138では、予め定められた電源断処理を実行する。
また、バックアップ電源としてのVBACKUPは、ノイズフィルタ154を介して前記IC138へVBB端子に接続されている。このVBB端子は、IC138のRAM142にバックアップ電源を供給する役目を有しており、そのバックアップ電源の電圧は、バックアップエリア142Aに記憶されたデータを所定時間保存維持できる程度の電圧(約4.5V)及び容量とされている。
さらに、プリペイドカードユニット36からの通信回線120が、入出力ポート122を介してIC138に入力されている。
IC138には、さらに3個の入力ポート160、162、164と、3個の出力ポート166、168、170が接続されている。
第1の入力ポート160には、前記主制御基板14の出力バッファ78から送出されるコマンドが入力される入力バッファ84に接続されている。
第2の入力ポート162には、賞球払出装置86に設けられた賞球検出センサ88からの信号が入力されるようになっている。
第3の入力ポート164には、貸出払出装置178に設けられた貸出球検出センサ180からの信号が入力されるようになっている。
第1の出力ポート166は、出力ドライバ182を介して、前記賞球払出装置86に設けられた賞球ソレノイド176に接続されている。賞球ソレノイド176は、励磁によってパチンコ球を排出し、非励磁によってパチンコ球の流れを停止させる蓋体の開閉を実行する役目を有しており、前記第1の出力ポート166からの信号に応じて蓋体の開閉が制御される。
第2の出力ポート168は、出力ドライバ188を介して貸出払出装置178に設けられた貸出ソレノイド192に接続されている。貸出ソレノイド192は、金銭(プリペイドカードを含む)に応じた球数を貸し出すためにホッパ(図示省略)内のパチンコ球を排出口へ送り出すための蓋体の開閉を実行する役目を有している。
第3の出力ポート170は、出力バッファ194を介して発射制御基板24に接続され、発射(パチンコ球を弾き飛ばすための機器(発射ソレノイド34)の動作)に関するコマンドが払出制御基板16から送出されるようになっている。なお、発射制御基板24には、中継基板26から所定の電源電圧が供給されている。
(払出制御基板16とプリペイドカードユニット36との通信回線プロトコル) 図3に示される如く、プリペイドカードユニット36は、その本体124と、パチンコ機に取り付けられる貸出ボタン126、返却ボタン128、度数表示部130とで構成されており、貸出ボタン126と、返却ボタン128と、度数表示部130は、本体124に対して専用の配線が施されている。
プリペイドカードユニット36側から貸出要望「1」(図3では丸付き数字で示す。以下、「2」〜「4」についても同様である。)があると、払出制御基板16側からは了解信号「2」が出力され、この了解信号「2」に基づいて貸出指示信号「3」がプリペイドカードユニット側から送出され、これを受け払出制御基板16では、球貸を実行し、その後貸出完了信号「4」が出力される。
なお、この信号のやりとりは、払出制御基板16側からは台READY信号が送出され、プリペイドカードユニット36側からはカードユニットREADY信号が送出され、これらREADY信号の確認の基で実行される。
(電源基板の構成)
図2に示される如く、電源基板12の筐体(図示省略)には、商用電源AC24V(50/60Hz)の電源線200、202が接続される端子204A、204Bと、電源基板12の筐体をアースするための端子204Cが設けられている。なお、商用電源は、通常100V/50Hz或いは100V/60Hzであるが、この電源基板12に接続する以前で24Vに降圧されている。
端子204A、204Bは連絡線206、207によって端子204D、204Eに接続されており、この端子204D、204Eには、前記プリペイドカードユニット36が接続されている。なお、連絡線206側には、ヒューズ208が介在されている。
端子204A、204Bに接続される電源線200、202は、それぞれ全波回路210に接続されている(電源線200には、ヒューズ209が介在される)。この全波整流回路210は、4個ダイオードで構成されたブリッジ回路で構成されており、交流電源が直流電源に変換される。従って、全波整流回路210の出力は電源線212とアース線214とになる。
電源線212は分割され、一方はヒューズ218を介して端子204F(DC24VRMS)に接続されている。また、電源線212の他方は、電解コンデンサで構成される平滑回路220を介してDC12Vレギュレータ222と、DC5Vレギュレータ224と電源断検出回路226にそれぞれ入力されている。なお、DC12Vレギュレータ222とDC5Vレギュレータ224には、それぞれ過電流保護回路が内蔵されている。
DC12Vレギュレータ222の出力端は端子204G(DC12V)に接続され、DC5Vレギュレータ224の出力端は端子204H(DC5V)に接続されている。
また、電源断検出回路226は、入力電圧が所定値まで下がった時点でハイレベル信号を出力する回路であり、端子204J(PDWN)に接続されている。
また、DC5Vレギュレータ224は出力端において分岐されており、ショットキーダイオード228を介してバックアップ電源として適用される電気二重層コンデンサ230の一端に接続されている。この電気二重層コンデンサ230の他端はアースされている。電気二重層コンデンサ230の一端側、すなわちプラス側は端子204I(VBACKUP)に接続されている。なお、端子204K(GND)、204L(GND)、204M(GND)はそれぞれアースされている。
上記構成の電源制御回路では、停電になると、まず、電源断検出回路226によって電圧低下を検出し、主制御基板14及び払出制御基板16へ報知する。このときの電源電圧は各制御基板が動作可能な状態であるため、各制御基板は予め定められた電源断処理を実行する。
本実施の形態では、上記電源断処理は、停電復帰後に停電直前の状態になるための処理が実行される。このとき、必ず記憶しておかなければならない情報があるため、これらの情報は、IC38のRAM42、IC138のRAM142においてバックアップエリア42A、142Aに格納しておく。このバックアップエリア42A、142Aは、停電中に電気二重層コンデンサ230から供給される電源電圧(約4.5V)によって、アクティブ状態を維持することができるため、前記情報を停電復帰後まで保持しておくことができる。
以下、図4及び図5のフローチャートに従い、制御装置10における電源供給制御について説明する。なお、以下では、主制御基板14を対象として説明するが、払出制御基板16においても同様である。
なお、制御装置10での電源供給制御は、パワーオンリセットにより制御をスタートしてループ的な処理を行う方法と、定期的(周期的)なリセット信号を生成し、このリセット信号に基づき時分割的な処理を行う方法とがあるが、図4はパワーオンリセットにより制御をスタートしてループ的な処理を行う場合の電源断制御ルーチンについて説明する。
ステップ300では、前回のステップ310の電源断処理において退避及び保護されたバックアップデータ(復帰に必要な情報)が有効か否かが判断される。この場合、RAM42のバックアップエリア42Aを対象とし、有効判定された場合は、バックアップデータが存在していると判断し、ステップ302へ移行して、バックアップデータを基に、電源断が発生する以前の遊戯状態に復帰させるバックアップ復帰処理を実行し、ステップ306へ移行する。なお、このバックアップ復帰処理において、バックアップデータを基に図柄表示制御基板18、音声制御基板20、ランプ制御基板22に対してコマンドの送出により動作指示を行うことで、図柄表示器28、スピーカ30、各種ランプ32の状態も電源断が発生する以前の状態に復帰させることが可能となる。また、ステップ300において、否定判定された場合は、バックアップデータが存在しない、若しくは破壊されていると判断し、ステップ304へ移行して、初期化処理を実行し、ステップ306へ移行する。
ステップ306では、通常の遊戯処理が開始され、次のステップ308において電源断検出信号が検出されるまで通常遊戯処理が継続される。
ステップ308において肯定判定、すなわち電源断検出信号が検出されると、ステップ310へ移行して復帰に必要な情報(大当たり状態、高確率状態、賞球の払出し残数等の遊戯者に有利な遊戯状態の情報)を退避及び保護する処理、及び電源電圧低下に伴う電子機器や電子部品等の不安定動作を防止するための各種動作(大当たり動作、賞球の払出し、入賞球の検出等)を停止する処理等の電源断処理を実行する。
次のステップ312,314,316では、電源断検出信号が継続している場合は待機し、電源断検出信号が消滅して所定時間経過した後にさらに電源断検出信号が消滅しているか否かを判断する。
ここでの処理は、電源の瞬間停止(瞬停)による復帰を考慮したもので、電源断検出信号の消滅が所定時間以上継続した場合は、ステップ302へ移行してバックアップ復帰処理を実行して通常の遊戯処理に復帰できるが、電源断検出信号が継続、すなわち停電に相当する場合は、ステップ312、314、316の途中でIC38(ワンチップCPU)の動作が停止し、若しくは正常な動作が不能であることを意味する。
次に、図5では、定期的(周期的)なリセット信号を生成し、このリセット信号に基づき時分割的な処理を行う場合の電源断制御ルーチンについて説明する。
IC38は、プログラムのスタートがパワーオンによるものなのか、周期リセット信号によるものかを判別するために、ステップ400において、RAM42の非バックアップエリア42Bのパワーオン監視用エリアに、パワーオン時に1回のみ書き込まれる特定データが存在するか否かを判断する。特定データが存在している場合は、周期リセット信号によるプログラムスタートと判断し、ステップ402へ移行する。また、特定データが存在していない場合は、パワーオンによるプログラムスタートと判断し、ステップ404へ移行する。
ステップ404、406、408は、パワーオン時に1回のみ処理されるルーチンであり、ステップ404では、バックアップエリア42Aに記憶されている前回のステップ418の電源断処理において退避及び保護されたバックアップデータ(復帰に必要な情報)が、有効か否かが判断され、有効であれば、バックアップデータが存在していると判断し、ステップ406へ移行してバックアップ復帰処理(この処理において後述する電源断処理済フラグFがクリアされる)を実行後、ステップ422に移行して周期リセット信号を待つ状態となる。
前記ステップ404において、否定判定された場合は、バックアップデータが存在していない、若しくは破壊されていると判断し、ステップ408へ移行して初期化処理(この処理において後述する電源断処理済フラグFがクリアされる)を実行後、ステップ422に移行して周期リセット信号を待つ状態となる。
なお、ステップ406或いはステップ408の何れかの処理において、パワーオン監視用としての特定データが、RAM42の非バックアップエリア42Bのパワーオン監視用エリアに書き込まれる。この結果、次回以降のプログラムスタート時には、ステップ400において、周期リセット信号によるプログラムスタートと判断されて、ステップ402へ移行する。
一方、前記ステップ400で周期リセット信号によるプログラムスタートと判断され、ステップ402へ移行した場合は、電源断検出信号を検出したか否かを判断し、否定判定の場合は、ステップ410へ移行して、電源断処理済フラグFがセットされているか否かが判断され、否定判定の場合はステップ414で通常の遊戯処理を実行し、ステップ422へ移行して周期リセット信号を待つ状態となる。
また、ステップ410で肯定判定された場合は、ステップ406へ戻りバックアップ復帰処理が実行される。
前記ステップ402において肯定判定されると、ステップ416で電源断処理が終了しているか否かが判断される。これは、周期リセット信号によるプログラムスタートで電源断処理が毎回行われることを防止するためであり、電源断処理済フラグFがセットされているか否かで判断される。
電源断処理済フラグFがセットされている場合は、電源断処理が終了したと判断し、ステップ422へ移行して周期リセット信号を待つ状態となる。
一方、電源段処理済フラグFがセットされていない場合は、電源断処理が終了していないと判断し、ステップ418へ移行して電源断処理を実行後、次いでステップ420で電源断処理が終了したことを示す電源断処理済フラグFをセットし、周期リセット信号を待つ状態となる。
なお、電源断検出信号による電源断処理後は、ステップ402からステップ410.406に至るルーチンにより、電源断検出信号をモニタし、電源基板12の電源回復を検出した場合に復帰処理を行っているが、復帰処理として、払出制御基板16、図柄表示制御基板18、音声制御基板20、ランプ制御基板22、発射制御基板24等の周辺基板にバックアップRAMに記憶されている状態の動作指示をコマンドを再送することで行い、状態を復帰させる。これにより、IC38のリセットが発生しない瞬停の場合でも、トラブルを起こすことなく停電直前の状態に復帰することができる。
上記本実施の形態によれば、パチンコ機の各機能の全般を制御するための主制御基板14と、パチンコ機に使用表されるパチンコ球の入賞時の払出し、並びに金銭等に代えてパチンコ球球を貸与するための貸出しを制御するための払出制御基板16と、払出制御基板16のもとで機能する発射制御基板24と、電源基板12とで構成され、前記主制御基板14のもとで機能する図柄制御基板18、音声制御基板20、ランプ制御基板22とが設けられたパチンコ機において、主制御基板14と払出制御基板16を、電源基板12に設けたバックアップ電源によりバックアップすることで、各々の制御基板単独でバックアップすることができなくなり、各々の制御基板を電源基板12から切り離すことで、パチンコ機の完全な初期化を行うことが可能となる。また、電源基板12は機種を越えて共通部品として使用できるので、バックアップ回路を機種毎に付与する負担が解消される。
バックアップのための電気二重層コンデンサ230は、電源基板12により生成されるDC5V電源からショットキーダイオード228を介して充電させているため、ショットキーダイオード228の順方向電圧降下が少なく、適正な電圧のバックアップ電源を生成することができる。また、電気二重層コンデンサ230を用いているため、バックアップ電源のための回路が簡単な構成で作成することができる。
さらに、電源基板12には、電源断検出回路226を備え、完全にIC38、138がダウンする前に電源断検出信号によって各制御基板に報知することができるため、予め定められた電源断処理を確実に実行することができる。
また、IC38、138のRAM42、142を、それぞれバックアアップ領域42A、142A並びに非バックアップ領域42B、142Bとに分け、停電復帰時に停電直前に戻すために必要最小限のデータのみをバックアップ領域に記憶しているため、少ない電力でデータの記憶を維持することができる。
このRAM42、142へのバックアップ電源供給は、ノイズフィルタ52、152を介在させているため、ノイズを低減することができる。
なお、本実施の形態では、IC38(IC138)として、CPU40(CPU140)とROM44(ROM144)とRAM42(RAM142)とが一体化したものを適用したが、これはノイズ耐性上最適であるからであり、それぞれが別体であってもよい。
また、電源断検出信号の主制御基板14と払出制御基板16への入力は一般入力ポートからのポーリングによって行ってもよいし、INT(割り込み)、NMI(マスク不能割り込み)等であってもよい。
さらに、本実施の形態では、遊戯と賞球のバックアップ機能を主制御基板14に持たせ、貸出のバックアップ機能を払出制御基板16に持たせたが、これは、遊戯(大当たり、確率変動等)と賞球(入賞球の球数等)は主制御基板14で制御しており、貸出(プリペイドカード等)は払出制御基板16で制御しているためである。ただし、賞球のバックアップ機能を払出制御基板16に持たせても問題はない。賞球は主制御基板14と払出制御基板16との両方に信号が入力されるからである。
また、本実施の形態では、発射制御基板24への電源電圧は中継基板26を介して供給しているが、中継基板を介して更に、払出制御基板16を経由して供給する構成でもよい。この構成の場合は、払出制御基板16から発射制御基板24に送信する発射制御信号と電源電圧供給のコネクタ配線を一体化することが可能となるので、コネクタの抜き差しの作業性を向上させることができる。
また、RAMのバックアップは、特定のエリアのみ行ってもよいし、全てのエリアを行ってもよい。
本実施の形態に係る遊戯機(パチンコ機)制御装置の概略構成図である。 本実施の形態に係る電源基板の概略構成図である。 プリペイドカードユニットと払出制御基板との接続状態及び通信状態を示す概略図である。 通常のパワーオンリセットにより制御をスタートしてループ的な処理手順を行う電源復帰制御ルーチンを示すフローチャートである。 周期リセット信号に基づき時分割的な処理を行う電源復帰制御ルーチンを示すフローチャートである。
符号の説明
10 遊戯機の制御装置
12 電源基板
14 主制御基板
16 払出制御基板
36 プリペイドカードユニット
38、138 IC
42、142 RAM
42A,142A バックアップエリア
42B、142B 非バックアップエリア
52、152 ノイズフィルタ
210 全波整流回路
224 DC5Vレギュレータ
226 電源断検出回路
228 ショットキーダイオード
230 電気二重層コンデンサ

Claims (3)

  1. 各機能の全般を制御するための主制御基板と、
    前記主制御基板からコマンドを受け、前記主制御基板のもとで機能する制御基板と、
    停電が発生した場合に停電直前の遊戯状態に戻すためのデータを記憶する揮発性メモリと、
    停電中に前記揮発性メモリをバックアップして、データを保持できるようにアクティブ状態を維持するバックアップ電源と、
    を有する遊戯機であって、
    前記揮発性メモリは主制御基板に配置され、
    前記主制御基板は、前記停電発生時の揮発性メモリのデータを保護する電源断処理後、停電が所定時間継続するか否かで瞬間停電か否かを判定すると共に、瞬間停電からの復帰によるバックアップ復帰処理として、前記揮発性メモリに記憶されているデータに応じたコマンドを前記制御基板に再送して、当該瞬間停電が発生する以前の遊戯状態を、電源電圧低下に伴う不安定動作が起る停電が発生したときに行なわれる、バックアップ復帰処理に必要なデータが有効か否かの判定をせず、かつ当該初期化を実行せずに、バックアップにより記憶されているデータに応じたコマンドを再送して復活させることを特徴とする遊戯機。
  2. 前記バックアップ電源が前記主制御基板とは別個に設けられた電源基板に設けられていることを特徴とする請求項1記載の遊戯機。
  3. 前記バックアップ電源が前記主制御基板に設けられていることを特徴とする請求項1記載の遊戯機。
JP2005256446A 2005-09-05 2005-09-05 遊戯機 Expired - Fee Related JP4452667B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005256446A JP4452667B2 (ja) 2005-09-05 2005-09-05 遊戯機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005256446A JP4452667B2 (ja) 2005-09-05 2005-09-05 遊戯機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11223790A Division JP2001046602A (ja) 1999-08-06 1999-08-06 遊戯機及び遊戯機の制御装置

Publications (2)

Publication Number Publication Date
JP2005342541A JP2005342541A (ja) 2005-12-15
JP4452667B2 true JP4452667B2 (ja) 2010-04-21

Family

ID=35495398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005256446A Expired - Fee Related JP4452667B2 (ja) 2005-09-05 2005-09-05 遊戯機

Country Status (1)

Country Link
JP (1) JP4452667B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4987579B2 (ja) * 2007-06-12 2012-07-25 株式会社大都技研 遊技台
JP5816473B2 (ja) * 2011-07-08 2015-11-18 京楽産業.株式会社 遊技機

Also Published As

Publication number Publication date
JP2005342541A (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
JP3660309B2 (ja) 遊技機
JP2001104610A (ja) 遊技機
JP2001129160A (ja) 遊技機
JP2001046602A (ja) 遊戯機及び遊戯機の制御装置
JP2005185369A (ja) 遊技機
JP4753589B2 (ja) 遊技機
JP4452667B2 (ja) 遊戯機
JP3462820B2 (ja) 遊技機
JP3811794B2 (ja) 遊技機
JP2002085656A (ja) 遊技機
JP3856613B2 (ja) 遊技機
JP2002035239A (ja) 遊技機
JP4590543B2 (ja) 遊技機
JP2002292084A (ja) 遊技機の制御装置及び制御方法
JP4577337B2 (ja) 遊技機
JP2001178890A (ja) 遊技機
JP2002035337A (ja) 遊技機
JP2003325909A (ja) 遊技機
JP2001198330A (ja) 遊技機
JP4665297B2 (ja) 遊技機
JP2002035240A (ja) 遊技機
JP3583351B2 (ja) 遊技機のバックアップ電源装置
JP2006175067A (ja) 遊技機
JP4314619B2 (ja) 遊技機
JP5093625B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100201

R150 Certificate of patent or registration of utility model

Ref document number: 4452667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees