JP2001120814A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 遊技制御手段と賞球制御手段との間でコマン
ドを常に確実に受け渡しして遊技者に不利益を与えるこ
とのない遊技機を提供する。 【解決手段】 電源基板に搭載されている第１の電源監
視回路からの電圧低下信号が、遅延回路９３６を介して
賞球制御用ＣＰＵ３７１の割込端子に入力されている。
賞球制御用ＣＰＵ３７１は、割込処理で電源断時処理を
実行する。主基板のＣＰＵおよび賞球制御基板３７の賞
球制御用ＣＰＵ３７１には、電源基板に搭載されている
第１の電源監視回路から同一の電圧低下信号が供給され
ている。遅延回路９３６が設けられているので、賞球制
御用ＣＰＵ３７１は、必ず主基板のＣＰＵよりも遅れて
電源断時処理を開始する。よって、主基板からの賞球制
御コマンド受信中に電源断しても、賞球制御コマンド受
信処理が確実に完了する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技者の操作に応
じて遊技が行われるパチンコ遊技機やコイン遊技機等の
遊技機に関し、特に、遊技盤における遊技領域において
遊技者の操作に応じて遊技が行われる遊技機に関する。

【０００２】

【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。

【０００３】特別図柄を表示する可変表示部の表示結果
があらかじめ定められた特定の表示態様の組合せとなる
ことを、通常、「大当り」という。なお、遊技価値と
は、遊技機の遊技領域に設けられた可変入賞球装置の状
態が打球が入賞しやすい遊技者にとって有利な状態にな
ることや、遊技者にとって有利な状態となるための権利
を発生させたりすることである。

【０００４】大当りが発生すると、例えば、大入賞口が
所定回数開放して打球が入賞しやすい大当り遊技状態に
移行する。そして、各開放期間において、所定個（例え
ば１０個）の大入賞口への入賞があると大入賞口は閉成
する。そして、大入賞口の開放回数は、所定回数（例え
ば１６ラウンド）に固定されている。なお、各開放につ
いて開放時間（例えば２９．５秒）が決められ、入賞数
が所定個に達しなくても開放時間が経過すると大入賞口
は閉成する。また、大入賞口が閉成した時点で所定の条
件（例えば、大入賞口内に設けられているＶゾーンへの
入賞）が成立していない場合には、大当り遊技状態は終
了する。

【０００５】また、「大当り」の組合せ以外の表示態様
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
表示結果が導出表示されている可変表示部の表示態様が
特定の表示態様の組合せとなる表示条件を満たしている
状態を「リーチ」という。そして、可変表示部に可変表
示される識別情報の表示結果が「リーチ」となる条件を
満たさない場合には「はずれ」となり、可変表示状態は
終了する。遊技者は、大当りをいかにして発生させるか
を楽しみつつ遊技を行う。

【０００６】

【０００７】そして、遊技球が遊技盤に設けられている
入賞口に遊技球が入賞すると、あらかじめ決められてい
る個数の賞球払出が行われる。遊技の進行は主基板に搭
載された遊技制御手段によって制御されるので、入賞に
もとづく賞球個数は、遊技制御手段によって決定され、
賞球制御基板に送信される。

【０００８】

【発明が解決しようとする課題】遊技機に対する電源供
給が停止したときには、遊技制御手段等の各制御手段を
駆動するための駆動電圧（例えば＋５Ｖ）は徐々に低下
する。各制御手段は一般にマイクロコンピュータを含む
が、素子のばらつき等に起因して、各制御手段が動作不
能になる電圧は異なる。遊技制御手段から各制御手段に
コマンドを送信する際に、遊技制御手段が搭載された遊
技制御基板への不正信号入力防止等の観点から、各制御
手段からの応答をとらないように構成されている。する
と、例えば、遊技機に対する電源供給が停止する直前に
遊技制御手段がコマンドを送出したにもかかわらず、コ
マンドを受信する側の制御手段が既に動作不能になって
いることもある。その場合、遊技制御手段はコマンドを
送出したと認識するが、コマンドを受信する側の制御手
段はコマンドを受信できていない。その場合、一般に
は、駆動電圧がなくなって遊技制御手段および他の各制
御手段が動作しなくなり、その後、電源再投入されたと
きにリセットされるので問題は生じないことが多い。た
だし、制御上の問題は生じないが、入賞にもとづく賞球
払出が完了していないうちに不測の停電等が生ずると、
未払出賞球が発生して遊技者に不利益が与えられること
になる。

【０００９】また、遊技者に不利益を与えないようにす
るために、賞球制御手段が遊技制御手段から指示された
賞球個数をバックアップＲＡＭに保存し、電源断後に電
源復旧したときに保存されている賞球個数にもとづいて
賞球払出を継続するように構成されている場合でも、電
源断直前に遊技制御手段が所定個の賞球払出指示を行っ
たにもかかわらず、賞球制御手段は、その指示を受け取
っていないということが考えられる。その場合、電源復
旧後に賞球制御手段が記憶にもとづく賞球払出を再開し
たとしても、本来払い出されるべき賞球数よりも少ない
個数の賞球払出が行われる。すなわち、遊技者に対して
不利益を与えることになる。

【００１０】そこで、本発明は、停電等の不測の電源断
が発生したときに必要なデータを保存して電源復旧時に
電源断時の状態から遊技を再開できるように構成された
場合に、遊技制御手段と賞球制御手段との間でコマンド
を常に確実に受け渡しして遊技者に不利益を与えること
のない遊技機を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明による遊技機は、
所定の遊技を行った結果として遊技者に遊技結果価値を
付与可能な遊技機であって、電源投入時（遊技店員等に
よって人為的に遊技機に電源が投入されたときおよび停
電からの復旧時等、電源が供給されていない状態から供
給される状態になったときの全てを含む概念）に電源断
直前の内容が保持されている保持データにもとづいて遊
技状態を復帰させる遊技状態復帰制御を行うことが可能
であり、遊技進行を制御する遊技制御手段が搭載された
遊技制御基板と、賞球払出制御を行う賞球制御手段が搭
載された賞球制御基板と、所定電位電源の電圧低下を検
出するための電源監視手段とを備え、遊技制御手段は遊
技制御マイクロコンピュータを含み、賞球制御手段は賞
球制御用マイクロコンピュータを含み、遊技制御マイク
ロコンピュータおよび賞球制御用マイクロコンピュータ
は、電源監視手段からの検出出力の入力に応じて所定の
電源断時処理を実行し、電源監視手段から遊技装置制御
マイクロコンピュータに与えられる検出出力と賞球制御
用マイクロコンピュータに与えられる検出出力とは同タ
イミングで出力され、賞球制御用マイクロコンピュータ
が電源断時処理を開始するタイミングを遅らせるための
遅延時間を作成する遅延手段を備えたことを特徴とす
る。なお、遊技結果価値とは、遊技球の払い出しや、画
像式遊技機の場合の得点の加点を示す概念である。

【００１２】少なくとも遊技装置制御基板で使用される
電源電圧を作成する電源基板が遊技装置制御基板とは別
個に設けられ、遊技制御基板および賞球制御基板に検出
出力を供給する共通の電源監視手段が電源基板に搭載さ
れているように構成されていてもよい。

【００１３】遅延手段は、例えば、電源監視手段からの
検出出力を遅延させて賞球制御用マイクロコンピュータ
に入力させる遅延回路である。

【００１４】また、遅延手段は、電源監視手段からの検
出出力の入力に応じて遅延を開始するように構成された
ソフトウェアであってもよい。

【００１５】遅延時間は、少なくとも遊技制御手段から
賞球制御手段に送信される賞球制御コマンドを受信可能
な時間であることが好ましい。

【００１６】電源監視手段からの検出出力が、賞球制御
用マイクロコンピュータの割込端子に入力されるように
構成されていてもよい。

【００１７】賞球制御用マイクロコンピュータが、電源
断時処理の最終部でホールト状態に設定するように構成
されていてもよい。

【００１８】遊技機は電源監視手段が電圧低下を検出し
た所定期間後に電源電圧の電圧低下を検出する第２の電
源監視手段を備え、賞球制御用マイクロコンピュータ
が、第２の電源監視手段からの検出出力の入力に応じて
システムリセットされるように構成されていてもよい。

【００１９】第２の電源監視手段は賞球制御基板に搭載
されている構成であってもよい。

【００２０】電源監視手段からの検出出力は入力ポート
に入力され、賞球制御用マイクロコンピュータが、入力
ポートへの検出出力の入力に応じて、少なくとも賞球制
御コマンドを受信可能な時間だけ電源断時処理の開始タ
イミングを遅延させるように構成されていてもよい。

【００２１】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図、図２はパチンコ遊技
機１の内部構造を示す全体背面図、図３はパチンコ遊技
機１の遊技盤を背面からみた背面図である。なお、ここ
では、遊技機の一例としてパチンコ遊技機を示すが、本
発明はパチンコ遊技機に限られず、例えばコイン遊技機
等であってもよい。また、画像式の遊技機やスロット機
に適用することもできる。

【００２２】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた景品玉を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００２３】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部９と７セグメントＬ
ＥＤによる可変表示器１０とを含む可変表示装置８が設
けられている。この実施の形態では、可変表示部９に
は、「左」、「中」、「右」の３つの図柄表示エリアが
ある。可変表示装置８の側部には、打球を導く通過ゲー
ト１１が設けられている。通過ゲート１１を通過した打
球は、玉出口１３を経て始動入賞口１４の方に導かれ
る。通過ゲート１１と玉出口１３との間の通路には、通
過ゲート１１を通過した打球を検出するゲートスイッチ
１２がある。また、始動入賞口１４に入った入賞球は、
遊技盤６の背面に導かれ、始動口スイッチ１７によって
検出される。また、始動入賞口１４の下部には開閉動作
を行う可変入賞球装置１５が設けられている。可変入賞
球装置１５は、ソレノイド１６によって開状態とされ
る。

【００２４】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶカウントスイ
ッチ２２で検出される。また、開閉板２０からの入賞球
はカウントスイッチ２３で検出される。可変表示装置８
の下部には、始動入賞口１４に入った入賞球数を表示す
る４個の表示部を有する始動入賞記憶表示器１８が設け
られている。この例では、４個を上限として、始動入賞
がある毎に、始動入賞記憶表示器１８は点灯している表
示部を１つずつ増やす。そして、可変表示部９の可変表
示が開始される毎に、点灯している表示部を１つ減ら
す。

【００２５】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球の入賞口１９，２４への入賞は入賞口
スイッチ１９ａ，２４ａによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。

【００２６】そして、この例では、一方のスピーカ２７
の近傍に、景品玉払出時に点灯する賞球ランプ５１が設
けられ、他方のスピーカ２７の近傍に、補給玉が切れた
ときに点灯する球切れランプ５２が設けられている。さ
らに、図１には、パチンコ遊技台１に隣接して設置さ
れ、プリペイドカードが挿入されることによって玉貸し
を可能にするカードユニット５０も示されている。

【００２７】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００２８】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、可変表示器１０の表示数字
が連続的に変化する状態になる。また、打球が始動入賞
口１４に入り始動口スイッチ１７で検出されると、図柄
の変動を開始できる状態であれば、可変表示部９内の図
柄が回転を始める。図柄の変動を開始できる状態でなけ
れば、始動入賞記憶を１増やす。

【００２９】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶカウントスイッチ２２で検出
されると、継続権が発生し開閉板２０の開放が再度行わ
れる。継続権の発生は、所定回数（例えば１５ラウン
ド）許容される。

【００３０】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、可変表示器１０における停止図柄が所定の図
柄（当り図柄）である場合に、可変入賞球装置１５が所
定時間だけ開状態になる。さらに、高確率状態では、可
変表示器１０における停止図柄が当り図柄になる確率が
高められるとともに、可変入賞球装置１５の開放時間と
開放回数が高められる。

【００３１】次に、パチンコ遊技機１の裏面の構造につ
いて図２を参照して説明する。可変表示装置８の背面で
は、図２に示すように、機構板３６の上部に景品玉タン
ク３８が設けられ、パチンコ遊技機１が遊技機設置島に
設置された状態でその上方から景品玉が景品玉タンク３
８に供給される。景品玉タンク３８内の景品玉は、誘導
樋３９を通って玉払出装置に至る。

【００３２】機構板３６には、中継基板３０を介して可
変表示部９を制御する可変表示制御ユニット２９、基板
ケース３２に覆われ遊技制御用マイクロコンピュータ等
が搭載された遊技制御基板（主基板）３１、可変表示制
御ユニット２９と遊技制御基板３１との間の信号を中継
するための中継基板３３、および景品玉の払出制御を行
う賞球制御用マイクロコンピュータ等が搭載された賞球
制御基板３７が設置されている。さらに、機構板３６の
下部には、モータの回転力を利用して打球を遊技領域７
に発射する打球発射装置３４と、遊技効果ランプ・ＬＥ
Ｄ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切
れランプ５２に信号を送るためのランプ制御基板３５が
設置されている。

【００３３】また、図３はパチンコ遊技機１の遊技盤を
背面からみた背面図である。誘導樋３９を通った玉は、
図３に示されるように、球切れ検出器１８７ａ，１８７
ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出
装置９７に至る。玉払出装置９７から払い出された景品
玉は、連絡口４５を通ってパチンコ遊技機１の前面に設
けられている打球供給皿３に供給される。連絡口４５の
側方には、パチンコ遊技機１の前面に設けられている余
剰玉受皿４に連通する余剰玉通路４６が形成されてい
る。入賞にもとづく景品玉が多数払い出されて打球供給
皿３が満杯になり、ついには景品玉が連絡口４５に到達
した後さらに景品玉が払い出されると景品玉は、余剰玉
通路４６を経て余剰玉受皿４に導かれる。さらに景品玉
が払い出されると、感知レバー４７が満タンスイッチ４
８を押圧して満タンスイッチ４８がオンする。その状態
では、玉払出装置９７内のステッピングモータの回転が
停止して玉払出装置９７の動作が停止するとともに、必
要に応じて打球発射装置３４の駆動も停止する。なお、
この実施の形態では、電気的駆動源の駆動によって遊技
球を払い出す玉払出装置として、ステッピングモータの
回転によって遊技球が払い出される玉払出装置９７を例
示するが、その他の駆動源によって遊技球を送り出す構
造の玉払出装置を用いてもよいし、電気的駆動源の駆動
によってストッパを外し遊技球の自重によって払い出し
がなされる構造の玉払出装置を用いてもよい。

【００３４】賞球払出制御を行うために、入賞口スイッ
チ１９ａ，２４ａ、始動口スイッチ１７およびＶカウン
トスイッチ２２からの信号が、主基板３１に送られる。
主基板３１のＣＰＵ５６は、始動口スイッチ１７がオン
すると６個の賞球払出に対応した入賞が発生したことを
知る。また、カウントスイッチ２３がオンすると１５個
の賞球払出に対応した入賞が発生したことを知る。そし
て、入賞口スイッチがオンすると１０個の賞球払出に対
応した入賞が発生したことを知る。なお、この実施の形
態では、例えば、入賞口２４に入賞した遊技球は、入賞
口２４からの入賞球流路に設けられている入賞口スイッ
チ２４ａで検出され、入賞口１９に入賞した遊技球は、
入賞口１９からの入賞球流路に設けられている入賞口ス
イッチ１９ａで検出される。

【００３５】図４は、主基板３１における回路構成の一
例を示すブロック図である。なお、図４には、賞球制御
基板３７、ランプ制御基板３５、音制御基板７０、発射
制御基板９１および表示制御基板８０も示されている。
主基板３１には、プログラムに従ってパチンコ遊技機１
を制御する基本回路５３と、ゲートスイッチ１２、始動
口スイッチ１７、Ｖカウントスイッチ２２、カウントス
イッチ２３および入賞口スイッチ１９ａ，２４ａからの
信号を基本回路５３に与えるスイッチ回路５８と、可変
入賞球装置１５を開閉するソレノイド１６および開閉板
２０を開閉するソレノイド２１を基本回路５３からの指
令に従って駆動するソレノイド回路５９と、始動記憶表
示器１８の点灯および滅灯を行うとともに７セグメント
ＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動
するランプ・ＬＥＤ回路６０とが搭載されている。

【００３６】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
をホール管理コンピュータ等のホストコンピュータに対
して出力する情報出力回路６４を含む。

【００３７】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れる揮発性記憶手段の一例であるＲＡＭ５５、制御用の
プログラムに従って制御動作を行うＣＰＵ５６およびＩ
／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ
５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すな
わち、ＣＰＵ５６は、１チップマイクロコンピュータで
ある。なお、１チップマイクロコンピュータは、少なく
ともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４お
よびＩ／Ｏポート部５７は外付けであっても内蔵されて
いてもよい。また、Ｉ／Ｏポート部５７は、マイクロコ
ンピュータにおける情報入出力可能な端子である。

【００３８】さらに、主基板３１には、電源投入時に基
本回路５３をリセットするための初期リセット回路６５
と、基本回路５３から与えられるアドレス信号をデコー
ドしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポ
ートを選択するための信号を出力するアドレスデコード
回路６７とが設けられている。なお、玉払出装置９７か
ら主基板３１に入力されるスイッチ情報もあるが、図４
ではそれらは省略されている。

【００３９】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００４０】図５は、賞球制御基板３７および玉払出装
置９７の構成要素などの賞球に関連する構成要素を示す
ブロック図である。図５に示すように、満タンスイッチ
４８からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。満タンスイッチ４
８は、余剰玉受皿４の満タンを検出するスイッチであ
る。

【００４１】球切れ検出スイッチ１６７および球切れス
イッチ１８７（１８７ａ，１８７ｂ）からの検出信号
は、中継基板７２および中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。球切れ検出スイッ
チ１６７は景品玉タンク３８内の補給玉の不足を検出す
るスイッチであり、球切れスイッチ１８７は、景品玉通
路内の景品玉の有無を検出するスイッチである。

【００４２】主基板３１のＣＰＵ５６は、球切れ検出ス
イッチ１６７または球切れスイッチ１８７からの検出信
号が球切れ状態を示しているか、または、満タンスイッ
チ４８からの検出信号が満タン状態を示していると、玉
貸し禁止を指示する賞球制御コマンドを送出する。玉貸
し禁止を指示する賞球制御コマンドを受信すると、賞球
制御基板３７の賞球制御用ＣＰＵ３７１は、玉貸し処理
を停止する。

【００４３】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号も、中継基板７２および中継基板７１を介
して主基板３１のＩ／Ｏポート５７に入力される。ま
た、主基板３１のＩ／Ｏポート５７から入賞球排出ソレ
ノイド１２７への駆動信号は、中継基板７１を介して入
賞球排出ソレノイド１２７に供給される。なお、賞球カ
ウントスイッチ３０１Ａは、玉払出装置９７の賞球機構
部分に設けられ、実際に払い出された賞球を検出する。

【００４４】入賞があると、賞球制御基板３７には、主
基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８
から賞球個数を示す賞球制御コマンドが入力される。出
力ポート５７７は８ビットのデータを出力し、出力ポー
ト５７８は１ビットのストローブ信号（ＩＮＴ信号）を
出力する。賞球個数を示す賞球制御コマンドは、入力バ
ッファ回路３７３を介してＩ／Ｏポート３７２ａに入力
される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７
２ａを介して賞球制御コマンドを入力し、賞球制御コマ
ンドに応じて玉払出装置９７を駆動して賞球払出を行
う。なお、この実施の形態では、賞球制御用ＣＰＵ３７
１は、１チップマイクロコンピュータであり、少なくと
もＲＡＭが内蔵されている。

【００４５】入力バッファ回路３７３における各バッフ
ァは、主基板３１から賞球制御基板３７へ向かう方向に
のみ信号を通過させることができる。従って、賞球制御
基板３７側から主基板３１側に信号が伝わる余地はな
い。賞球制御基板３７内の回路に不正改造が加えられて
も、不正改造によって出力される信号が主基板３１側に
伝わることはない。なお、入力バッファ回路３７３の入
力側にノイズフィルタを設けてもよい。

【００４６】また、主基板３１において、賞球制御コマ
ンドを出力する出力ポート５７７，５７８の外側にバッ
ファ回路６８が設けられている。このような構成によれ
ば、外部から主基板３１の内部に入力される信号が阻止
されるので、賞球制御基板３７から主基板３１に信号が
与えらる可能性がある信号ラインをより確実になくすこ
とができる。

【００４７】また、賞球制御用ＣＰＵ３７１は、出力ポ
ート３７２ｇを介して、貸し玉数を示す玉貸し個数信号
をターミナル基板１６０に出力し、ブザー駆動信号をブ
ザー基板７５に出力する。ブザー基板７５にはブザーが
搭載されている。さらに、出力ポート３７２ｅを介し
て、エラー表示用ＬＥＤ３７４にエラー信号を出力す
る。

【００４８】さらに、賞球制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して、賞球カウントスイ
ッチ３０１Ａの検出信号および玉貸しカウントスイッチ
３０１Ｂの検出信号が入力される。玉貸しカウントスイ
ッチ３０１Ｂは、実際に貸し出された遊技球を検出す
る。賞球制御基板３７からの払出モータ２８９への駆動
信号は、出力ポート３７２ｃおよび中継基板７２を介し
て玉払出装置９７の賞球機構部分における払出モータ２
８９に伝えられる。

【００４９】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、玉貸しスイッチおよび返
却スイッチが接続される。

【００５０】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、玉貸しスイッチ信号およ
び返却スイッチ信号が賞球制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および玉貸し可表示信号が賞球制御基板３７を介して
与えられる。カードユニット５０と賞球制御基板３７の
間では、ユニット操作信号（ＢＲＤＹ信号）、玉貸し要
求信号（ＢＲＱ信号）、玉貸し完了信号（ＥＸＳ信号）
およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポ
ート３７２ｆを介してやりとりされる。

【００５１】パチンコ遊技機１の電源が投入されると、
賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。カードユニッ
ト５０においてカードが受け付けられ、玉貸しスイッチ
が操作され玉貸しスイッチ信号が入力されると、カード
ユニット制御用マイクロコンピュータは、賞球制御基板
３７にＢＲＤＹ信号を出力する。この時点から所定の遅
延時間が経過すると、カードユニット制御用マイクロコ
ンピュータは、賞球制御基板３７にＢＲＱ信号を出力す
る。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７
１は、払出モータ２８９を駆動し、所定個の貸し玉を遊
技者に払い出す。そして、払出が完了したら、賞球制御
用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を
出力する。

【００５２】以上のように、カードユニット５０からの
信号は全て賞球制御基板３７に入力される構成になって
いる。従って、玉貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。なお、主基板３１お
よび賞球制御基板３７には、ソレノイドおよびモータや
ランプを駆動するためのドライバ回路が搭載されている
が、図５では、それらの回路は省略されている。

【００５３】この実施の形態では、少なくとも主基板３
１のＣＰＵ５６および賞球制御用ＣＰＵ３７１が有する
ＲＡＭの一部は、バックアップ電源でバックアップされ
ている。すなわち、遊技機に対する電力供給が停止して
も、バックアップ電源によってバックアップＲＡＭは記
憶内容を保持することができる。そして、各ＣＰＵは、
電源電圧の低下を検出すると、所定の処理を行った後に
電源断待ちの状態になる。

【００５４】図６は、電源監視および電源バックアップ
のためのＣＰＵ５６周りの一構成例を示すブロック図で
ある。図６に示すように、電源基板に搭載されている第
１の電源監視回路（第１の電源監視手段）からの電圧低
下信号が、ＣＰＵ５６の割込端子（ＩＲＱ端子）に接続
されている。第１の電源監視回路は、遊技機が使用する
各種直流電源のうちのいずれかの電源の電圧を監視して
電源電圧低下を検出する回路である。従って、ＣＰＵ５
６は、割込処理によって電源断の発生を確認することが
できる。

【００５５】主基板３１には、第２の電源監視回路９０
３が搭載されている。この例では、第２の電源監視回路
９０３において、電源監視用ＩＣ９０４が、第１の電源
監視回路が監視する電源電圧と等しい電源電圧である＋
３０Ｖ電源電圧を監視して電圧値が所定値以下になると
ローレベルの電圧低下信号を発生する。そして、例え
ば、電源基板に搭載される第１の電源監視回路の検出電
圧（電圧低下信号を出力することになる電圧）を＋１６
Ｖとし、第２の電源監視回路９０３の検出電圧を＋８Ｖ
とする。そのように構成した場合には、同一の電圧を監
視するので、第１の電圧監視回路が電圧低下信号を出力
するタイミングと第２の電圧監視回路が電圧低下信号を
出力するタイミングの差を所望の所定期間に確実に設定
することができる。所望の所定期間とは、第１の電源監
視回路からの電圧低下信号に応じて電源断時処理を開始
してから電源断時処理が確実に完了するまでの期間であ
る。

【００５６】第２の電源監視回路９０３からの電圧低下
信号は、初期リセット回路６５からの初期リセット信号
と論理和をとられた後に、ＣＰＵ５６のリセット端子に
入力される。従って、ＣＰＵ５６は、初期リセット回路
６５からの初期リセット信号がローレベルを呈している
とき、または、第２の電源監視回路９０３からの電圧低
下信号がローレベルを呈しているときに、リセット状態
（非動作状態）になる。

【００５７】なお、初期リセット回路６５のリセットＩ
Ｃ６５１は、遊技機に電源が投入され＋５Ｖ電源の電圧
が上昇していくときに、＋５Ｖ電源電圧が所定値以上に
なると、出力信号をハイレベルにする。すなわち、初期
リセット信号をオフ状態にする。

【００５８】ＣＰＵ５６等の駆動電源である＋５Ｖ電源
から電力が供給されていない間、ＲＡＭの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電源が断しても内
容は保存される。そして、＋５Ｖ電源が復旧すると、初
期リセット回路６５からリセット信号が発せられるの
で、ＣＰＵ５６は、通常の動作状態に復帰する。そのと
き、必要なデータがバックアップされているので、停電
等からの復旧時には停電発生時の遊技状態に復帰するこ
とができる。

【００５９】図７は、電源基板９１０の一構成例を示す
ブロック図である。電源基板９１０は、主基板３１、表
示制御基板８０、音制御基板７０、ランプ制御基板３５
および賞球制御基板３７等の遊技装置制御基板と独立し
て設置され、遊技機内の各遊技装置制御基板および機構
部品が使用する電圧を生成する。この例では、ＡＣ２４
Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２Ｖおよび
ＤＣ＋５Ｖを生成する。また、バックアップ電源となる
コンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩ
Ｃ等を駆動する電源のラインから充電される。

【００６０】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５
Ｖを生成してコネクタ９１５に出力する。コネクタ９１
５は例えば中継基板に接続され、中継基板から各遊技装
置制御基板および機構部品に必要な電圧の電力が供給さ
れる。なお、トランス９１１の入力側には、遊技機に対
する電源供給を停止したり開始させたりするための電源
スイッチ９１８が設置されている。

【００６１】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの遊技装置制御基板のバックアップＲＡＭ（電源
バックアップされているＲＡＭすなわち記憶内容保持状
態となりうる記憶手段）に対して記憶状態を保持できる
ように電力を供給するバックアップ電源となる。また、
＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆
流防止用のダイオード９１７が挿入される。

【００６２】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【００６３】また、電源基板９１０には、上述した第１
の電源回路を構成する電源監視用ＩＣ９０２が搭載され
ている。電源監視用ＩＣ９０２は、＋３０Ｖ電源電圧を
導入し、＋３０Ｖ電源電圧を監視することによって電源
断の発生を検出する。具体的には、＋３０Ｖ電源電圧が
所定値（この例では＋１６Ｖ）以下になったら、電源断
が生ずるとして電圧低下信号を出力する。なお、＋３０
Ｖ電源電圧は、交流から直流に変換された直後の電圧で
ある。電源監視用ＩＣ９０２からの電圧低下信号は、主
基板３１や賞球制御基板３７等に供給される。

【００６４】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、各遊技装置
制御基板上のＣＰＵが暫くの間動作しうる程度の電圧で
ある。また、電源監視用ＩＣ９０２が、ＣＰＵを駆動す
るための電圧（この例では＋５Ｖ）よりも高く、かつ、
交流から直流に変換された直後の電圧を監視するように
構成されているので、ＣＰＵが必要とする電圧に対して
監視範囲を広げることができる。従って、より精密な監
視を行うことができる。さらに、監視電圧として＋３０
Ｖを用いる場合には、遊技機の各種スイッチに供給され
る電圧が＋１２Ｖであることから、電源瞬断時のスイッ
チオン誤検出の防止も期待できる。すなわち、＋３０Ｖ
電源の電圧を監視すると、＋３０Ｖ作成の以降に作られ
る＋１２Ｖが落ち始める以前の段階でそれの低下を検出
できる。よって、＋１２Ｖ電源の電圧が低下するとスイ
ッチ出力がオン状態を呈するようになるが、＋１２Ｖよ
り早く低下する＋３０Ｖ電源電圧を監視して電源断を認
識すれば、スイッチ出力がオン状態を呈する前に電源復
旧待ちの状態に入ってスイッチ出力を検出しない状態と
なることができる。

【００６５】また、電源監視用ＩＣ９０２は、遊技装置
制御基板とは別個の電源基板９１０に搭載されているの
で、第１の電源監視回路から複数の遊技装置制御基板に
電圧低下信号を供給することができる。電圧低下信号を
必要とする遊技装置制御基板が幾つあっても第１の電源
監視手段は１つ設けられていればよいので、各遊技装置
制御基板における各遊技装置制御手段が後述する電源復
帰制御を行っても、遊技機のコストはさほど上昇しな
い。さらに、電源基板９０１は、遊技機枠側ではなく遊
技機本体側に設置されているので、機構板３６を交換す
る場合でも電源基板９０１は交換不要である。よって、
電源基板９１０の使い回しができ、このことからも遊技
機のコスト上昇を抑えることができる。

【００６６】次に遊技機の動作について説明する。図８
は、主基板３１におけるＣＰＵ５６が実行するメイン処
理を示すフローチャートである。遊技機に対する電源が
投入されると、メイン処理において、ＣＰＵ５６は、ま
ず、停電からの復旧時であったか否か確認する（ステッ
プＳ１）。停電からの復旧時であったか否かは、例え
ば、電源断時にバックアップＲＡＭ領域に設定される電
源断フラグによって確認される。

【００６７】すなわち、ＲＡＭ領域が電源バックアップ
されている状態で遊技機に電源が再投入されるとＲＡＭ
には電源断時の状態が保存されているので電源断フラグ
も正確に保存されている。ＲＡＭ領域が電源バックアッ
プされていない状態で遊技機に電源が投入されると、Ｒ
ＡＭの内容は不定になっているので、電源断フラグの値
は正しくない。従って、電源断フラグのセット状態に応
じて停電からの復旧時であったか否か確認することがで
きる。なお、仮に、電源バックアップされていない状態
で遊技機に電源が投入されたときに電源断フラグがセッ
ト状態になってしまったとしても、後述するパリティ診
断によって、停電からの復旧時であったと誤って判断さ
れてしまうことは防止される。

【００６８】停電からの復旧時であった場合には、ＣＰ
Ｕ５６は、後述する停電復旧処理を実行する（ステップ
Ｓ４）。なお、停電からの復旧時でない場合には、ＣＰ
Ｕ５６は、通常の初期化処理を実行する（ステップＳ
１，Ｓ２）。その後、メイン処理では、タイマ割込フラ
グの監視（ステップＳ６）の確認を行うループ処理に移
行する。なお、ループ内では、表示用乱数更新処理（ス
テップＳ５）も実行される。

【００６９】通常の初期化処理では、図９に示すよう
に、レジスタおよびＲＡＭのクリア処理（ステップＳ２
ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行
われた後に、２ｍｓ毎に定期的にタイマ割込がかかるよ
うにＣＰＵ５６に設けられているタイマレジスタの初期
設定（タイムアウトが２ｍｓであることと繰り返しタイ
マが動作する設定）が行われる（ステップＳ２ｃ）。す
なわち、ステップＳ２ｃで、タイマ割込を能動化する処
理と、タイマ割込インタバルを設定する処理とが実行さ
れる。

【００７０】従って、この実施の形態では、ＣＰＵ５６
の内部タイマが繰り返しタイマ割込を発生するように設
定される。この実施の形態では、繰り返し周期は２ｍｓ
に設定される。そして、図１０に示すように、タイマ割
込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセ
ットする（ステップＳ１１）。

【００７１】ＣＰＵ５６は、ステップＳ６において、タ
イマ割込フラグがセットされたことを検出すると、タイ
マ割込フラグをリセットするとともに（ステップＳ
７）、遊技制御処理を実行する（ステップＳ１０）。以
上の制御によって、この実施の形態では、遊技制御処理
は２ｍｓ毎に起動されることになる。なお、この実施の
形態では、タイマ割込処理ではフラグセットのみがなさ
れ、遊技制御処理はメイン処理において実行されるが、
タイマ割込処理で遊技制御処理を実行してもよい。

【００７２】図１１は、遊技制御処理を示すフローチャ
ートである。遊技制御処理において、ＣＰＵ５６は、ま
ず、表示制御基板８０に送出される表示制御コマンドを
ＲＡＭ５５の所定の領域に設定する処理を行った後に
（表示制御データ設定処理：ステップＳ２１）、表示制
御コマンドを出力する処理を行う（表示制御データ出力
処理：ステップＳ２２）。

【００７３】次いで、各種出力データの格納領域の内容
を各出力ポートに出力する処理を行う（データ出力処
理：ステップＳ２３）。また、ホール管理用コンピュー
タに出力される大当り情報、始動情報、確率変動情報な
どの出力データを格納領域に設定する出力データ設定処
理を行う（ステップＳ２４）。さらに、パチンコ遊技機
１の内部に備えられている自己診断機能によって種々の
異常診断処理が行われ、その結果に応じて必要ならば警
報が発せられる（エラー処理：ステップＳ２５）。

【００７４】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ２６）。

【００７５】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２７）。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機１を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う（ステッ
プＳ２８）。普通図柄プロセス処理では、７セグメント
ＬＥＤによる可変表示器１０を所定の順序で制御するた
めの普通図柄プロセスフラグに従って該当する処理が選
び出されて実行される。そして、普通図柄プロセスフラ
グの値は、遊技状態に応じて各処理中に更新される。

【００７６】さらに、ＣＰＵ５６は、スイッチ回路５８
を介して、ゲートセンサ１２、始動口センサ１７、カウ
ントセンサ２３および入賞口スイッチ１９ａ，２４ａの
状態を入力し、各入賞口や入賞装置に対する入賞があっ
たか否か判定する（スイッチ処理：ステップＳ２９）。
ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数
等の表示用乱数を更新する処理を行う（ステップＳ３
０）。

【００７７】また、ＣＰＵ５６は、賞球制御基板３７と
の間の信号処理を行う（ステップＳ３１）。すなわち、
所定の条件が成立すると賞球制御基板３７に賞球制御コ
マンドを出力する。賞球制御基板３７に搭載されている
賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出
装置９７を駆動する。

【００７８】以上のように、メイン処理には遊技制御処
理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ
５６の内部タイマが定期的に発生するタイマ割込にもと
づくタイマ割込処理で遊技制御処理に移行すべきか否か
を判定するためのフラグがセットされるので、遊技制御
処理の全てが確実に実行される。つまり、遊技制御処理
の全てが実行されるまでは、次回の遊技制御処理に移行
すべきか否かの判定が行われないので、遊技制御処理中
の全ての各処理が実行完了することは保証されている。

【００７９】従来の一般的な遊技制御処理は、定期的に
発生する外部割込によって、強制的に最初の状態に戻さ
れていた。図１１に示された例に則して説明すると、例
えば、ステップＳ３１の処理中であっても、強制的にス
テップＳ２１の処理に戻されていた。つまり、遊技制御
処理中の全ての各処理が実行完了する前に、次回の遊技
制御処理が開始されてしまう可能性があった。

【００８０】なお、ここでは、主基板３１のＣＰＵ５６
が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが
定期的に発生するタイマ割込にもとづくタイマ割込処理
でセットされるフラグに応じて実行されたが、定期的に
クロック信号を発生するハードウェア回路を設け、その
回路からの信号をＣＰＵ５６のタイマ動作用クロック入
力端子に導入し、外部クロックにもとづくタイマ割込に
よって遊技制御処理に移行すべきか否かを判定するため
のフラグをセットするようにしてもよい。そのように構
成した場合にも、遊技制御処理の全てが実行されるまで
は、フラグの判定が行われないので、遊技制御処理中の
全ての各処理が実行完了することが保証される。

【００８１】図１２は、電源基板９１０の第１の電源監
視回路からの電圧低下信号にもとづく割込に応じて実行
される停電発生割込処理の一例を示すフローチャートで
ある。停電発生割込処理において、ＣＰＵ５６は、ま
ず、割込禁止に設定する（ステップＳ４１）。停電割込
発生処理ではＲＡＭ内容の保存を確実にするためにチェ
ックサムの生成処理を行う。その処理中に他の割込処理
が行われたのではチェックサムの生成処理が完了しない
うちにＣＰＵが動作し得ない電圧にまで低下してしまう
ことがことも考えられるので、まず、他の割込が生じな
いような設定がなされる。

【００８２】次いで、ＣＰＵ５６は、全ての出力ポート
をオフ状態にする（ステップＳ４２）。そして、必要な
らば各レジスタの内容をバックアップＲＡＭ領域に格納
する（ステップＳ４３）。また、電源断フラグをセット
する（ステップＳ４４）。さらに、バックアップＲＡＭ
領域のバックアップチェックデータ領域に適当な初期値
を設定し（ステップＳ４５）、初期値およびバックアッ
プＲＡＭ領域のデータについて順次排他的論理和をとっ
て（ステップＳ４６）、最終的な演算値をバックアップ
パリティデータ領域に設定する（ステップＳ４７）。そ
の後、ＲＡＭアクセス禁止状態にする（ステップＳ４
８）。電源電圧が低下していくときには、各種信号線の
レベルが不安定になってＲＡＭ内容が化ける可能性があ
るが、このようにＲＡＭアクセス禁止状態にしておけ
ば、バックアップＲＡＭ内のデータが化けることはな
い。

【００８３】次いで、ＣＰＵ５６は、ホールト命令（Ｈ
ＡＬＴ命令）を発行する（ステップＳ４９）。すなわ
ち、ＣＰＵ自身を、リセット解除または割込発生以外で
は動作しない状態にする。ただし、ステップＳ４１で割
込禁止に設定されているので、割込は発生しない。従っ
て、図５に示された電源監視用ＩＣ９０４からのリセッ
ト信号によって外部から動作禁止状態にされる前に、内
部的に動作停止状態になる。よって、電源断時に確実に
ＣＰＵ５６は動作停止する。その結果、上述したＲＡＭ
アクセス禁止の制御および動作停止制御によって、電源
電圧が低下していくことに伴って生ずる可能性がある異
常動作に起因するＲＡＭの内容破壊等を確実に防止する
ことができる。

【００８４】なお、この実施の形態では、停電発生割込
処理は、最終部でホールト命令を発行するように構成さ
れるが、プログラムをループ状態にしてもよい。

【００８５】また、ＲＡＭアクセス禁止にする前にセッ
トされる電源断フラグは、上述したように、電源投入時
において停電からの復旧か否かを判断する際に使用され
る。また、ステップＳ４１からＳ４９の処理は、第２の
電源監視手段が電圧低下信号を発生する前に完了する。
換言すれば、第２の電源監視手段が電圧低下信号を発生
する前に完了するように、第１の電圧監視手段および第
２の電圧監視手段の検出電圧の設定が行われている。

【００８６】図１３は、停電復旧処理（ステップＳ４）
の一例を示すフローチャートである。停電復旧処理にお
いて、ＣＰＵ５６は、まず、バックアップＲＡＭ領域の
データチェック（この例ではパリティチェック）を行う
（ステップＳ５１）。不測の電源断が生じた後に復旧し
た場合には、バックアップＲＡＭ領域のデータは保存さ
れていたはずであるから、チェック結果は正常になる。
チェック結果が正常でない場合には、内部状態を電源断
時の状態に戻すことができないので、停電復旧時でない
電源投入時に実行される初期化処理（ステップＳ２）と
同様の初期化処理を実行する（ステップＳ５２，Ｓ５
４）。

【００８７】チェック結果が正常であれば、ＣＰＵ５６
は、内部状態を電源断時の状態に戻すための遊技状態復
旧処理を行うとともに（ステップＳ５３）、電源断フラ
グをクリアする（ステップＳ５５）。

【００８８】なお、ここでは、ステップＳ１で停電から
の復旧か否かを確認し、停電からの復旧時であればパリ
ティチェックを行ったが、最初に、パリティチェックを
実行し、チェック結果が正常でなければ停電からの復旧
ではないと判断してステップＳ２の初期化処理を実行
し、チェック結果が正常であれば遊技状態復帰処理を行
ってもよい。すなわち、パリティチェックの結果をもっ
て停電からの復旧であるか否かを判断してもよい。

【００８９】図１４は、バックアップパリティデータ作
成方法を説明するための説明図である。ただし、図１４
に示す例では、簡単のために、バックアップデータＲＡ
Ｍ領域のデータのサイズを３バイトとする。電源電圧低
下にもとづく停電発生処理において、図１４（Ａ）に示
すように、バックアップチェックデータ領域に、初期デ
ータ（この例では００Ｈ）が設定される。次に、「００
Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と
「１６Ｈ」の排他的論理和がとられる。さらに、その結
果と「ＤＦＨ」の排他的論理和がとられる。そして、そ
の結果（この例では「３９Ｈ」）がバックアップパリテ
ィデータ領域に設定される。

【００９０】電源が再投入されたときには、停電復旧処
理においてパリティ診断が行われるが、図１４（Ｂ）は
パリティ診断の例を示す説明図である。バックアップ領
域の全データがそのまま保存されていれば、電源再投入
時に、図１４（Ａ）に示すようなデータがバックアップ
領域に設定されている。

【００９１】ステップＳ５１の処理において、ＣＰＵ５
６は、バックアップＲＡＭ領域のバックアップパリティ
データ領域に設定されていたデータ（この例では「３９
Ｈ」）を初期データとして、バックアップデータ領域の
各データについて順次排他的論理和をとる処理を行う。
バックアップ領域の全データがそのまま保存されていれ
ば、最終的な演算結果は、「００Ｈ」、すなわちバック
アップチェックデータ領域に設定されているデータと一
致する。バックアップＲＡＭ領域内のデータにビット誤
りが生じていた場合には、最終的な演算結果は「００
Ｈ」にならない。

【００９２】よって、ＣＰＵ５６は、最終的な演算結果
とバックアップチェックデータ領域に設定されているデ
ータとを比較して、一致すればパリティ診断正常とす
る。一致しなければ、パリティ診断異常とする。

【００９３】以上のように、この実施の形態では、遊技
制御手段には、遊技機の電源が断しても、所定期間電源
バックアップされる記憶手段（この例ではバックアップ
ＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体
的にはＣＰＵ５６が実行するプログラム）は、記憶手段
がバックアップ状態にあればバックアップデータにもと
づいて遊技状態を回復させる遊技状態復旧処理（ステッ
プＳ５３）を行うように構成される。

【００９４】以下、賞球制御処理について説明する。図
１５は、主基板３１から賞球制御基板３７に送信される
賞球制御コマンドのビット構成の一例を示す説明図であ
る。図１５に示すように、１バイト中の上位４ビットが
制御指定部として使用され、下位４ビットが賞球数を示
す領域として用いられる。

【００９５】図１６に示すように、制御指定部におい
て、ビット７，６，５，４が「０，１，０，０」であれ
ば払出個数指定コマンドであることを示し、「０，１，
０，１」であれば払出指定コマンドであることを示す。
払出個数指定コマンドは、主基板３１のＣＰＵ５６が入
賞を検出すると直ちに賞球制御基板３７に送出される。

【００９６】ビット７，６，５，４が「１，０，０，
０」である球切れ指定コマンドは、玉切れ検出スイッチ
１６７または玉切れスイッチ１８７がオンしたとき（玉
切れ状態フラグがオンしたとき）に、主基板３１から送
信される。また、ビット７，６，５，４が「１，０，
０，１」である発射停止指定コマンドは、余剰玉受皿４
が満タンになって満タンスイッチ４８がオンしたとき
（満タン状態フラグがオンしたとき）に、主基板３１か
ら送信される。

【００９７】賞球制御コマンドは、主基板３１から賞球
制御基板３７に、１バイト（８ビット：賞球制御コマン
ドＤ７〜Ｄ０）のデータとして出力される。賞球制御コ
マンドＤ７〜Ｄ０は正論理で出力される。また、賞球制
御コマンドＤ７〜Ｄ０が出力されたときには、負論理の
賞球制御ＩＮＴ信号が出力される。

【００９８】図５に示されたように、賞球制御コマンド
は、出力ポート５７７を介して送信される。そして、こ
の実施の形態では、図１７に示すように、主基板３１か
ら賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞
球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球
制御ＩＮＴ信号は、賞球制御基板３７において、賞球制
御用ＣＰＵ３７１の割込端子に接続されている。よっ
て、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞
球制御コマンドＤ７〜Ｄ０が主基板３１から送出された
ことを認識でき、割込処理において賞球制御コマンド受
信処理を行う。

【００９９】なお、図１５に示されたコマンド構成は一
例であって、他の構成にしてもよい。例えば、１バイト
中の上位下位を、図１５に示された構成とは逆にしても
よい。

【０１００】さらに、図１５に示されたコマンド構成で
は、賞球制御コマンドに賞球数そのものが設定される
が、賞球制御コマンドにおいて、賞球数そのものではな
く、賞球数を示す情報（例えば、００，０１，１０等）
が設定されていてもよい。

【０１０１】図１８は、遊技制御処理におけるステップ
Ｓ２９のスイッチ処理を示すフローチャートである。ス
イッチ処理において、ＣＰＵ５６は、まず、ゲートスイ
ッチ１２がオンしたか否かを検出する（ステップＳ１２
０）。次いで、始動口スイッチ１７がオンしたか否かを
検出する（ステップＳ１４０）。また、カウントスイッ
チ２３がオンしたか否かを検出する（ステップＳ１６
０）。さらに、Ｖカウントスイッチ２２がオンしたか否
かを検出する（ステップＳ１８０）。そして、入賞口ス
イッチ１９ａ，２４ａがオンしたか否かを検出する（ス
テップＳ２００，Ｓ２２０）。

【０１０２】以下、スイッチ処理における賞球払出制御
に関わる処理について詳しく説明する。図１９は、始動
口スイッチ１７がオンしたか否かを検出する始動口スイ
ッチチェック処理（ステップＳ１２０）を示すフローチ
ャートである。始動口スイッチチェック処理において、
ＣＰＵ５６は、始動口スイッチ１７がオン状態を示して
いるか否か確認する（ステップＳ１４１）。オン状態を
示していれば、始動口スイッチオンカウンタが最大値に
なっているか否か確認し（ステップＳ１４２）、最大値
になっていれば、始動口スイッチエラーフラグをセット
する（ステップＳ１４９）。

【０１０３】始動口スイッチオンカウンタは、始動口ス
イッチ１７のオン状態を検出した回数を計数するための
カウンタである。また、最大値は、その値までカウンタ
値が進んでしまうと断線エラー（オン状態が長期間継続
する）等であると判定するための値である。すなわち、
カウント値が最大値まで進むと、最大値に応じた期間オ
ン状態が継続したことになり、始動口スイッチ１７に異
常が生じたと判定される。なお、始動口スイッチエラー
フラグは、遊技制御処理のエラー処理（ステップＳ２
５）で参照される。

【０１０４】始動口スイッチオンカウンタが最大値にな
っていない場合には、ＣＰＵ５６は、始動口スイッチオ
ンカウンタを＋１する（ステップＳ１４４）。そして、
始動口スイッチオンカウンタの値をチェックし（ステッ
プＳ１４５）、その値が２になっていれば、始動入賞口
１４に遊技球が入賞したと判断する。

【０１０５】始動入賞口１４に遊技球が入賞したと判断
した場合には、ＣＰＵ５６は、６個カウンタの値を＋１
する（ステップＳ１４５）。６個カウンタの値は、メイ
ン処理の入賞球信号処理（ステップＳ１６）で参照され
る。入賞球信号処理では、始動口賞球記憶カウンタの値
が０でない場合には、６個の賞球数を示すコマンドを賞
球制御基板３７に送信するとともに、６個カウンタの値
を−１する。

【０１０６】さらに、ＣＰＵ５６は、始動入賞記憶が最
大値（この例では４）になっているか否か確認し（ステ
ップＳ１４６）、最大値になっていなければ、大当り決
定用乱数を抽出して抽出値を保存する（ステップＳ１４
７）。保存された大当り決定用乱数値は特別図柄プロセ
ス処理で使用される。また、始動入賞記憶数を＋１する
（ステップＳ１４８）。

【０１０７】ステップＳ１４１において始動口スイッチ
１７がオン状態でないことが確認されると、ＣＰＵ５６
は、始動口スイッチオンカウンタをクリアするとともに
（ステップＳ１５０）、始動口スイッチエラーフラグを
クリアする（ステップＳ１５１）。なお、図１９に示さ
れた処理は２ｍｓに１回起動されるので、結局、スイッ
チオン状態が４ｍｓ継続すると、スイッチがオンしたと
判定される。

【０１０８】図２０は、カウントスイッチ２３がオンし
たか否かを検出するカウントスイッチチェック処理（ス
テップＳ１６０）を示すフローチャートである。カウン
トスイッチチェック処理において、ＣＰＵ５６は、カウ
ントスイッチ２３がオン状態を示しているか否か確認す
る（ステップＳ１６１）。オン状態を示していれば、カ
ウントスイッチオンカウンタが最大値になっているか否
か確認し（ステップＳ１６２）、最大値になっていれ
ば、カウントスイッチエラーフラグをセットする（ステ
ップＳ１６７）。

【０１０９】カウントスイッチオンカウンタが最大値に
なっていない場合には、ＣＰＵ５６は、カウントスイッ
チオンカウンタを＋１する（ステップＳ１６３）。そし
て、カウントスイッチオンカウンタの値をチェックし
（ステップＳ１６４）、その値が２になっていれば、大
入賞口に遊技球が入賞したと判断する。

【０１１０】大入賞口に遊技球が入賞したと判断した場
合には、ＣＰＵ５６は、大入賞口入賞個数カウンタを＋
１するとともに（ステップＳ１６５）、１５個カウンタ
の値を＋１する（ステップＳ１６６）。大入賞口入賞個
数カウンタの値は、特別図柄プロセス処理で参照され
る。特別図柄プロセス処理では、例えば、大入賞口入賞
個数カウンタの値が１０になると大当り遊技の１ラウン
ドが終了したと判断される。また、１５個カウンタの値
は、メイン処理の入賞球信号処理（ステップＳ１６）で
参照される。入賞球信号処理では、１５個カウンタの値
が０でない場合には、１５個の賞球数を示すコマンドを
賞球制御基板３７に送信するとともに、１５個カウンタ
の値を−１する。

【０１１１】ステップＳ１６１においてカウントスイッ
チ２３がオン状態でないことが確認されると、ＣＰＵ５
６は、カウントスイッチオンカウンタをクリアするとと
もに（ステップＳ１６８）、カウントスイッチエラーフ
ラグをクリアする（ステップＳ１６９）。

【０１１２】図２１は、入賞口スイッチ１９ａがオンし
たか否かを検出する入賞口スイッチ１９ａチェック処理
（ステップＳ２００）を示すフローチャートである。入
賞口スイッチ１９ａチェック処理において、ＣＰＵ５６
は、入賞口スイッチ１９ａがオン状態を示しているか否
か確認する（ステップＳ２０１）。オン状態を示してい
れば、入賞口スイッチ１９ａオンカウンタが最大値にな
っているか否か確認し（ステップＳ２０２）、最大値に
なっていれば、入賞口スイッチ１９ａエラーフラグをセ
ットする（ステップＳ２０６）。

【０１１３】入賞口スイッチ１９ａオンカウンタが最大
値になっていない場合には、ＣＰＵ５６は、入賞口スイ
ッチ１９ａオンカウンタを＋１する（ステップＳ２０
３）。そして、入賞口スイッチ１９ａオンカウンタの値
をチェックし（ステップＳ２０４）、その値が２になっ
ていれば、入賞口スイッチ１９ａで入賞検出される入賞
口１９に遊技球が入賞したと判断する。

【０１１４】入賞口１９に遊技球が入賞したと判断した
場合には、ＣＰＵ５６は、１０個カウンタの値を＋１す
る（ステップＳ２０５）。１０個カウンタの値は、メイ
ン処理の入賞球信号処理（ステップＳ１６）で参照され
る。入賞球信号処理では、１０個カウンタの値が０でな
い場合には、１０個の賞球数を示すコマンドを賞球制御
基板３７に送信するとともに、１０個カウンタの値を−
１する。

【０１１５】ステップＳ２０１において入賞口スイッチ
１９ａがオン状態でないことが確認されると、ＣＰＵ５
６は、入賞口スイッチ１９ａオンカウンタをクリアする
とともに（ステップＳ２０７）、入賞口スイッチ１９ａ
エラーフラグをクリアする（ステップＳ２０８）。

【０１１６】図２２は、入賞口スイッチ２４ａがオンし
たか否かを検出する入賞口スイッチ２４ａチェック処理
（ステップＳ２２０）を示すフローチャートである。入
賞口スイッチ２４ａチェック処理において、ＣＰＵ５６
は、入賞口スイッチ２４ａがオン状態を示しているか否
か確認する（ステップＳ２２１）。オン状態を示してい
れば、入賞口スイッチ２４ａオンカウンタが最大値にな
っているか否か確認し（ステップＳ２２２）、最大値に
なっていれば、入賞口スイッチ２４ａエラーフラグをセ
ットする（ステップＳ２２６）。

【０１１７】入賞口スイッチ２４ａオンカウンタが最大
値になっていない場合には、ＣＰＵ５６は、入賞口スイ
ッチ２４ａオンカウンタを＋１する（ステップＳ２２
３）。そして、入賞口スイッチ２４ａオンカウンタの値
をチェックし（ステップＳ２２４）、その値が２になっ
ていれば、入賞口スイッチ２４ａで入賞検出される入賞
口２４に遊技球が入賞したと判断し、１０個カウンタの
値を＋１する（ステップＳ２２５）。

【０１１８】ステップＳ２２１において入賞口スイッチ
２４ａがオン状態でないことが確認されると、ＣＰＵ５
６は、入賞口スイッチ２４ａオンカウンタをクリアする
とともに（ステップＳ２２７）、入賞口スイッチ２４ａ
エラーフラグをクリアする（ステップＳ２２８）。

【０１１９】図２３は、メイン処理のデータ出力処理
（ステップＳ６）における賞球コマンド出力処理を示す
フローチャートである。賞球コマンド出力処理におい
て、ＣＰＵ５６は、まず、割込マスクを設定する（ステ
ップＳ３６０）。割込マスクが設定されることによっ
て、マスク可能割込が発生してもその受付が待たされ
る。この実施の形態では、電源断時処理がマスク可能割
込処理で実行される。よって、賞球コマンド出力処理中
に電源電圧の低下を示す信号が入力されても、直ちに電
源断時処理は開始されない。電源断時処理は、割込マス
クが解除されるまで待たされる。割込マスクは賞球コマ
ンド出力処理が終了するときに解除されるので、結局、
賞球コマンド出力処理中に電源電圧の低下を示す信号が
入力された場合でも、賞球制御コマンドの送出処理は完
了する。

【０１２０】次いで、ＣＰＵ５６は、１５個カウンタの
値が０であるか否か確認する（ステップＳ３６１）。０
でなければ、賞球制御コマンドである払出個数指示（１
５個）コマンドを出力ポート５７７に出力する（ステッ
プＳ３６２）。そして、ＩＮＴ信号をオン状態にする
（ステップＳ３６３）。次いで、５μｓのディレイタイ
ムをおいて（ステップＳ３６４）、ＩＮＴ信号をオフ状
態にする（ステップＳ３６５）。そして、１５個カウン
タの値を−１する（ステップＳ３６６）。また、払出指
令個数累積値を＋１５する（ステップＳ３６７）。払出
指令個数累積値は、賞球制御基板３７に対して指示した
払出個数の累積値を示すものであり、ＣＰＵ５６は、払
出指令個数累積値を用いて賞球が完了したか否か確認す
る。

【０１２１】１５個カウンタの値が０であれば、ＣＰＵ
５６は、１０個カウンタの値が０であるか否か確認する
（ステップＳ３７１）。０でなければ、賞球制御コマン
ドである払出個数指示（１０個）コマンドを出力ポート
５７７に出力する（ステップＳ３７２）。そして、ＩＮ
Ｔ信号をオン状態にする（ステップＳ３７３）。次い
で、５μｓのディレイタイムをおいて（ステップＳ３７
４）、ＩＮＴ信号をオフ状態にする（ステップＳ３７
５）。そして、１０個カウンタの値を−１する（ステッ
プＳ３７６）。また、払出指令個数累積値を＋１０する
（ステップＳ３７７）。

【０１２２】１０個カウンタの値が０であれば、ＣＰＵ
５６は、６個カウンタの値が０であるか否か確認する
（ステップＳ３８１）。０でなければ、賞球制御コマン
ドである払出個数指示（６個）コマンドを出力ポート５
７７に出力する（ステップＳ３８２）。そして、ＩＮＴ
信号をオン状態にする（ステップＳ３８３）。次いで、
５μｓのディレイタイムをおいて（ステップＳ３８
４）、ＩＮＴ信号をオフ状態にする（ステップＳ３８
５）。そして、６個カウンタの値を−１する（ステップ
Ｓ３８６）。また、払出指令個数累積値を＋６する（ス
テップＳ３８７）。

【０１２３】なお、ここでは、１５個の賞球払出指示を
１０個および６個の賞球払出指示に優先させ、１０個の
賞球払出指示を６個の賞球払出指示に優先させたが、入
賞が発生した順に、対応する賞球個数を示すコマンドを
賞球制御手段に送出してもよい。

【０１２４】以上のように、この実施の形態では、、遊
技制御プログラムにおける賞球制御コマンドを送出する
ルーチンの開始時で割込マスクがセットされ、賞球制御
コマンド送出完了時に割込マスクが解除される。よっ
て、賞球制御コマンド送出処理が行われている間では割
込処理は開始されず、第１の電圧低下信号が電圧低下状
態を示しても停電発生処理は開始されない。従って、例
えば停電発生の直前に発生した入賞にもとづく賞球個数
情報も確実に賞球制御基板３７に転送される。

【０１２５】なお、上記の実施の形態では、ＣＰＵ５６
は、電源基板からの第１の電圧低下信号（第１の電源監
視手段からの電圧低下信号）をマスク可能外部割込端子
（ＩＲＱ端子）を介して検知したが、第１の電圧低下信
号をマスク不能割込割込端子（ＮＭＩ端子）または入力
ポートに導入してもよい。

【０１２６】ＮＭＩ処理で停電発生処理を実行する場合
には、図２３に示された賞球コマンド送出処理において
割り込みマスクをセットしてもＮＭＩ割込が生ずるた
め、ＮＭＩ処理において、賞球コマンド送出中であれば
賞球コマンド送出処理を継続実行するように構成され
る。また、第１の電圧低下信号を入力ポートに導入した
場合には、ＣＰＵ５６は、第１の電圧低下信号を検知し
たときに賞球コマンド送出中であれば賞球コマンド送出
処理を継続実行し、処理が完了したらＲＡＭアクセス禁
止処理等を行うように構成される。

【０１２７】図２４は、電源監視および電源バックアッ
プのための賞球制御用ＣＰＵ３７１周りの一構成例を示
すブロック図である。図２４に示すように、電源基板９
１０に搭載されている第１の電源監視回路（第１の電源
監視手段）からの電圧低下信号が、遅延回路９３６を介
して賞球制御用ＣＰＵ３７１の割込端子（ＩＲＱ端子）
に入力されている。従って、賞球制御用ＣＰＵ３７１
は、割込処理によって電源断の発生を確認することがで
きる。なお、遅延回路９３６の遅延時間は、少なくとも
１つの賞球制御コマンドを受信しうる時間に設定され
る。

【０１２８】主基板３１のＣＰＵ５６および賞球制御基
板３７の賞球制御用ＣＰＵ３７１には、電源基板９１０
に搭載されている第１の電源監視回路から電圧低下信号
が供給されている。すなわち、主基板３１のＣＰＵ５６
および賞球制御用ＣＰＵ３７１が、電源断時処理を行う
ための電源監視手段の検出電圧は同じである。よって、
主基板３１のＣＰＵ５６と賞球制御用ＣＰＵ３７１と
は、同時に電源断時処理を開始するはずである。しか
し、何らかの原因で主基板３１のＣＰＵ５６と賞球制御
用ＣＰＵ３７１とが電源断時処理を開始するタイミング
がずれてしまう可能性がある。しかし、この実施の形態
では、遅延回路９３６が設けられているので、賞球制御
用ＣＰＵ３７１が、必ず主基板３１のＣＰＵ５６が電源
断時処理を開始した後に、電源断時処理を開始するよう
に構成することができる。

【０１２９】賞球制御用ＣＰＵ３７１等の駆動電源であ
る＋５Ｖ電源から電力が供給されていない間、賞球制御
用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源
基板９１０から供給されるバックアップ電源がバックア
ップ端子に接続されることによってバックアップされ、
遊技機に対する電源が断しても内容は保存される。そし
て、＋５Ｖ電源が復旧すると、初期リセット回路９３５
からリセット信号が発せられるので、賞球制御用ＣＰＵ
３７１は、通常の動作状態に復帰する。そのとき、必要
なデータがバックアップされているので、停電等からの
復旧時には停電発生時の遊技状態に復帰することができ
る。

【０１３０】図２４に示す構成では、賞球制御基板３７
には、第２の電源監視回路９３３が搭載されている。こ
の例では、第２の電源監視回路９３３において、電源監
視用ＩＣ９３４が、電源基板９１０の第１の電源監視回
路が監視する電源電圧と等しい電圧である＋３０Ｖ電源
電圧を監視して電圧値が所定値以下になるとローレベル
の電圧低下信号を発生する。第２の電源監視回路９３３
が設けられている場合には、第２の電源監視回路９３３
の検出電圧（電圧低下信号を出力することになる電圧）
を、電源基板９１０に搭載されている第１の電源監視回
路の検出電圧よりも低くする。

【０１３１】第２の電源監視回路９３３からの電圧低下
信号は、初期リセット回路９３５からの初期リセット信
号と論理和をとられた後に、賞球制御用ＣＰＵ３７１の
リセット端子に入力される。従って、賞球制御用ＣＰＵ
３７１は、初期リセット回路９３５からの初期リセット
信号がローレベルを呈しているとき、または、第２の電
源監視回路９３３からの電圧低下信号がローレベルを呈
しているときに、リセット状態（非動作状態）になる。

【０１３２】図２５は、賞球制御用ＣＰＵ３７１のメイ
ン処理を示すフローチャートである。メイン処理では、
賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリア
する等の初期値設定処理を行う（ステップＳ７０１）。
なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域
（バックアップＲＡＭ領域）にデータが設定されている
場合には、それらの領域のクリア処理はなされない。そ
の後、この実施の形態では、賞球制御用ＣＰＵ３７１
は、タイマ割込フラグの監視（ステップＳ７０２）の確
認を行うループ処理に移行する。

【０１３３】ステップＳ７０１の初期化処理では、例え
ば、後述する総合個数記憶の値が０でない場合には、非
バックアップＲＡＭ領域をクリアする処理が行われる。
そして、賞球再開のための設定を行う。例えば、賞球中
処理中フラグのセット等を行う。なお、バックアップＲ
ＡＭ領域であっても、賞球個数に関わらない領域である
ならば、それらのアドレスを指定してクリアするように
してもよい。さらに、それら処理の他に、２ｍｓ毎に定
期的にタイマ割込がかかるように賞球制御用ＣＰＵ３７
１に設けられているタイマレジスタの初期設定（タイム
アウトが２ｍｓであることと繰り返しタイマが動作する
設定）が行われる。すなわち、タイマ割込を能動化する
処理と、タイマ割込インタバルを設定する処理とが実行
される。

【０１３４】従って、この実施の形態では、賞球制御用
ＣＰＵ３７１の内部タイマが繰り返しタイマ割込を発生
するように設定される。この実施の形態では、繰り返し
周期は２ｍｓに設定される。そして、図２６に示すよう
に、タイマ割込が発生すると、賞球制御用ＣＰＵ３７１
は、タイマ割込フラグをセットする（ステップＳ７１
１）。

【０１３５】賞球制御用ＣＰＵ３７１は、ステップＳ７
０２において、タイマ割込フラグがセットされたことを
検出すると、タイマ割込フラグをリセットするとともに
（ステップＳ７０３）、賞球制御処理を実行する（ステ
ップＳ７０５）。以上の制御によって、この実施の形態
では、賞球制御処理は２ｍｓ毎に起動されることにな
る。

【０１３６】図２７は、賞球制御用ＣＰＵ３７１が内蔵
するＲＡＭの使用例を示す説明図である。この例では、
バックアップＲＡＭ領域に総合個数記憶（例えば２バイ
ト）が形成されている。総合個数記憶は、主基板３１の
側から指示された払出個数の総数を記憶するものであ
る。

【０１３７】図２８は、割込処理による賞球制御コマン
ド受信処理を示すフローチャートである。この実施の形
態では、主基板３１からの賞球制御ＩＮＴ信号は賞球制
御用ＣＰＵ３７１の割込端子に入力されている。よっ
て、主基板３１からの賞球制御ＩＮＴ信号がオン状態に
なると、賞球制御用ＣＰＵ３７１に割込がかかり、図２
８に示す賞球制御コマンドの受信処理が開始される。

【０１３８】賞球制御コマンドの受信処理において、賞
球制御用ＣＰＵ３７１は、まず、賞球制御コマンドデー
タの入力に割り当てられている入力ポートから１バイト
のデータを読み込む（ステップＳ８５２）。読み込んだ
データが払出個数指示コマンドであれば（ステップＳ８
５３）、払出個数指示コマンドで指示された個数を総合
個数記憶に加算する（ステップＳ８５５）。そうでなけ
れば、通信終了フラグをセットする（ステップＳ８５
４）。なお、通信終了フラグは、この例では、払出個数
指示コマンド以外のコマンドを受信したことを示すフラ
グである。

【０１３９】以上のように、賞球制御基板３７に搭載さ
れた賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５
６から送られた払出個数指示コマンドに含まれる賞球数
をバックアップＲＡＭ領域（総合個数記憶）に記憶す
る。

【０１４０】図２９は、タイマ割込で起動される賞球制
御処理（ステップＳ７１１）を示すフローチャートであ
る。賞球制御処理において、賞球制御用ＣＰＵ３７１
は、総合個数記憶が０でないか否かの確認を行う（ステ
ップＳ５１１）。総合個数記憶が０でなければ、賞球制
御用ＣＰＵ３７１は、賞球払出処理を行う（ステップＳ
５１２）。賞球払出処理では、払出モータ２８９がオン
していなければオンするとともに、賞球カウントスイッ
チ３０１Ａの検出出力によって遊技球の払出がなされた
か否かの確認を行う。そして、１個の払出が行われたこ
とを確認したら（ステップＳ５１３）、総合個数記憶の
値を−１する（ステップＳ５１４）。また、総合個数記
憶の値が０になったら（ステップＳ５１５）、払出モー
タ２８９をオフする（ステップＳ５１６）。

【０１４１】総合個数記憶の内容は、遊技機の電源が断
しても、所定期間電源基板９１０のバックアップ電源に
よって保存される。従って、所定期間中に電源が回復す
ると、賞球制御用ＣＰＵ３７１は、総合個数記憶の内容
にもとづいて賞球払出処理を継続することができる。

【０１４２】賞球制御用ＣＰＵ３７１は、電源投入時
に、バックアップＲＡＭ領域のデータを確認するだけ
で、通常の初期設定処理を行うのか賞球中の状態を復元
するのか決定できる。すなわち、簡単な判断によって、
未払出賞球について賞球処理再開を行うことができる。

【０１４３】なお、賞球制御用ＣＰＵ３７１は、主基板
３１から指示された賞球個数を総合個数記憶で総数とし
て管理したが、賞球数毎（例えば１５個、１０個、６
個）に管理してもよい。例えば、賞球数毎に対応した個
数カウンタを設け、払出個数指定コマンドを受信する
と、そのコマンドで指定された個数に対応する個数カウ
ンタを＋１する。そして、賞球数毎の賞球払出が終了す
ると、対応する個数カウンタを−１する。その場合に
も、各個数カウンタはバックアップＲＡＭ領域に形成さ
れる。よって、遊技機の電源が断しても、所定期間中に
電源が回復すれば、賞球制御用ＣＰＵ３７１は、各個数
カウンタの内容にもとづいて賞球払出処理を継続するこ
とができる。

【０１４４】図３０は、賞球制御用ＣＰＵ３７１が実行
する停電発生処理（停電発生割込処理）を示すフローチ
ャートである。電源基板９１０の第１の電源監視回路
（電源監視用ＩＣ９０２）が電源電圧の低下を検出する
と電圧低下信号が電圧低下を示す状態となり、停電発生
処理が開始される。停電発生処理において、賞球制御用
ＣＰＵ３７１は、まず、割込禁止に設定する（ステップ
Ｓ８０１）。そして、ＲＡＭアクセス禁止状態に設定し
て（ステップＳ８０２）、ホールト命令（ＨＡＬＴ命
令）を発行する（ステップＳ８０３）。すなわち、ＣＰ
Ｕ自身を、リセット解除または割込発生以外では動作し
ない状態にする。

【０１４５】ただし、ステップＳ４１で割込禁止に設定
されているので、一般の割込は発生しない。従って、図
２４示された電源監視用ＩＣ９３４からのリセット信号
によって外部から動作禁止状態にされる前に、内部的に
動作停止状態になる。よって、電源断時に確実に賞球制
御用ＣＰＵ３７１は動作停止する。その結果、上述した
ＲＡＭアクセス禁止の制御および動作停止制御によっ
て、電源電圧が低下していくことに伴って生ずる可能性
がある異常動作に起因するＲＡＭの内容破壊等を確実に
防止することができる。

【０１４６】図３１は、賞球制御用ＣＰＵ３７１が電源
投入時に実行する初期化処理の一部を示すフローチャー
トである。電源が投入され、または、電源が復旧したと
きには、賞球制御用ＣＰＵ３７１は、まず、バックアッ
プＲＡＭ領域に形成されている総合個数記憶の値が０で
ないかどうか確認する（ステップＳ９０１）。０である
場合には、前回の電源オフ時に未払出賞球はなかったこ
とになるので、通常の初期設定処理を行う。すなわち、
レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ
９０３）、スタックポインタの初期設定を行う（ステッ
プＳ９０４）。

【０１４７】総合個数記憶の値が０でない場合には、ア
ドレスを指定してレジスタと非バックアップＲＡＭ領域
をクリアする（ステップＳ９０５）。そして、賞球再開
のための設定を行う。例えば、賞球中処理中フラグのセ
ット等を行う（ステップＳ９０６）。なお、バックアッ
プＲＡＭ領域であっても、賞球個数に関わらない領域で
あるならば、それらのアドレスを指定してクリアするよ
うにしてもよい。

【０１４８】このように、賞球制御用ＣＰＵ３７１は、
電源投入時に、バックアップＲＡＭ領域のデータを確認
するだけで、通常の初期設定処理を行うのか賞球中の状
態を復元するのか決定できる。すなわち、簡単な判断に
よって、未払出賞球について賞球処理再開を行うことが
できる。

【０１４９】図３１に示された処理では、賞球制御用Ｃ
ＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域
のデータを確認したが、そのような判断を行わなくても
よい。すなわち、電源投入時に、電源バックアップされ
ていないＲＡＭ領域のみをアドレスを指定してクリアす
る。なお、ここで、レジスタのクリア処理も行う。そし
て、そのような初期化処理を行うように構成されている
場合、電源断時に、レジスタの退避は行われない。

【０１５０】この実施の形態では、図２４に示されたよ
うに、電源基板に搭載されている第１の電源監視手段か
らの電圧低下信号が、遅延回路９３６を介して賞球制御
用ＣＰＵ３７１のＩＲＱ端子に入力されている。第１の
電源監視手段からの電圧低下信号（第１の電圧低下信
号）は、主基板３１にも入力されている。賞球制御基板
３７における遅延回路９３６は第１の電圧低下信号を所
定時間遅延させて賞球制御用ＣＰＵ３７１のＩＲＱ端子
に入力する。よって、主基板３１のＣＰＵ５６が、第１
の電源監視手段が電圧低下を検出したことを認識するタ
イミングは、賞球制御基板３７の賞球制御用ＣＰＵ３７
１が認識するタイミングよりも早い。

【０１５１】ＣＰＵ５６および賞球制御用ＣＰＵ３７１
はそれぞれ第１の電圧低下信号に応じて電源断時処理を
行うのであるが、ＣＰＵ５６は、賞球制御用ＣＰＵ３７
１よりも早く電源断時処理を開始する。すなわち、賞球
制御用ＣＰＵ３７１による賞球制御処理が停止するより
も早くＣＰＵ５６による遊技制御処理が停止する。する
と、図３２に例示するように、遊技制御処理中に送出さ
れた賞球制御コマンドは、電源断が生ずるときであって
も、確実に賞球制御用ＣＰＵ３７１で受信される。賞球
制御用ＣＰＵ３７１は受信した賞球制御コマンドにもと
づく賞球数をバックアップＲＡＭ領域に保存するので、
賞球数は、停電中でも保持され停電復旧後に処理され
る。よって、この実施の形態によれば、遊技制御手段が
検出した入賞にもとづく賞球払出が確実になされる。よ
って、遊技者に不利益が与えられることはない。

【０１５２】なお、この実施の形態では、賞球制御用Ｃ
ＰＵ３７１は、マスク可能割込端子（ＩＲＱ端子）を介
して電源基板からの第１の電圧低下信号（第１の電源監
視手段からの電圧低下信号）を検知したが、第１の電圧
低下信号をマスク不能割込割込端子または入力ポートに
導入してもよい。

【０１５３】さらに、第１の電圧低下信号を、賞球制御
用ＣＰＵ３７１のタイマカウンタのクロック入力端子
（ＣＬＫ／ＴＲＧ端子）に導入してもよい。図３３は、
そのような形態を示すブロック図である。図３３におい
て、反転回路９３７は、単に信号の立ち上がりで動作す
るタイマカウンタに対する信号極性を調整するだけのも
のである。

【０１５４】賞球制御用ＣＰＵ３７１が内蔵するタイマ
カウンタは、例えば、ＣＬＫ／ＴＲＧ端子に立ち上がり
信号が入力されるとレジスタ値を１減らす。そして、レ
ジスタ値が０になると内部的に割込を発生する。従っ
て、図３４に示すように、タイマカウンタレジスタに初
期値として「１」を設定しておけば、第１の電圧低下信
号が入力されると割込が発生する。よって、タイマカウ
ンタにもとづく割込処理によっても、電源断時処理を開
始することができる。電源断時処理は、図３０に示され
た処理と同じでよい。

【０１５５】また、遅延回路９３６を設けず、第１の電
圧低下信号をソフトウェア的に遅延させてもよい。その
ように構成する場合には、図２４や図３３に示された構
成を用いることができるが、遅延回路９３６は設けられ
ない。そして、その場合、第１の電圧低下信号にもとづ
く割込処理では、図３５に示すように、遅延時間タイマ
が起動される（ステップＳ８１１）。遅延時間は、少な
くとも１つの賞球制御コマンドを受信しうる時間に設定
される。

【０１５６】また、メイン処理では、図３６に示すよう
に、遅延時間タイマが動作中であれば（ステップＳ７２
０）、遅延時間タイマがタイムアウトするのを待ち（ス
テップＳ７２２）、遅延時間タイマがタイムアウトした
ら、賞球制御用ＣＰＵ３７１は、割込禁止に設定し（ス
テップＳ８０１）、ＲＡＭアクセス禁止状態に設定して
（ステップＳ８０２）、ホールト命令（ＨＡＬＴ命令）
を発行する（ステップＳ８０３）。すなわち、ＣＰＵ自
身を、リセット解除または割込発生以外では動作しない
状態にする。

【０１５７】この実施の形態では、コマンド受信処理は
割込処理によって実行される（図２８参照）。よって、
遅延時間タイマがタイムアウトするまでコマンド受信割
込処理が実行可能になっている。すなわち、ハードウェ
アの遅延回路９３６を設けた場合と同様に、第１の電圧
低下信号が発生してから所定期間、賞球制御コマンドの
受信が可能になっている。

【０１５８】この実施の形態では、図３５に示すよう
に、停電発生割込処理では遅延時間タイマの起動のみが
行われ、遅延時間タイマがタイムアウトするまで電源断
時処理を行わずコマンド受信割込処理を実行可能な状態
としたが、停電発生割込処理において、遅延時間タイマ
がタイムアウトするまでコマンド受信処理を実行するよ
うに構成してもよい。

【０１５９】また、停電発生割込処理において、賞球制
御コマンド受信中であるか否かを確認し受信中であれば
賞球制御コマンド受信処理を完了させ、その後に電源断
時処理を行うように構成してもよい。

【０１６０】上記の各実施の形態では、遅延時間をハー
ドウェア的に作成するにせよソフトウェア的に作成する
にせよ、第１の電圧低下信号は、割込を発生させる端子
に導入されていた。しかし、第１の電圧低下信号を入力
ポートに導入してもよい。図３７は、そのような形態を
示すブロック図である。

【０１６１】そのように構成されている場合には、図３
８に示すように、メイン処理において、賞球制御用ＣＰ
Ｕ３７１は、入力ポートの入力信号を監視することによ
って電圧異常が（電源電圧低下）が生じたか否かを確認
する（ステップＳ７０４）。そして、電圧異常を検出し
たら、電源断時処理を実行する。すなわち、割込禁止に
設定し（ステップＳ８０１）、ＲＡＭアクセス禁止状態
に設定して（ステップＳ８０２）、ホールト命令（ＨＡ
ＬＴ命令）を発行する（ステップＳ８０３）。

【０１６２】さらに、図３７に示された構成において
も、遅延回路９３６を設けず、ソフトウェア的に遅延時
間を作成してもよい。図３９は、図３７に示された構成
において遅延回路９３６が設けられていない場合の賞球
制御用ＣＰＵ３７１が実行するメイン処理を示すフロー
チャートである。

【０１６３】図３９に示すように、賞球制御用ＣＰＵ３
７１は、入力ポートの入力信号を監視することによって
電圧異常を検出したら（ステップＳ７０４）、遅延時間
タイマを起動し（ステップＳ７２１）、遅延時間タイマ
がタイムアウトしたら、賞球制御用ＣＰＵ３７１は、電
源断時処理を実行する。すなわち、割込禁止に設定し
（ステップＳ８０１）、ＲＡＭアクセス禁止状態に設定
して（ステップＳ８０２）、ホールト命令（ＨＡＬＴ命
令）を発行する（ステップＳ８０３）。なお、電圧異常
を検出した段階で、払出モータ２８９をオフしておくこ
とが望ましい。

【０１６４】コマンド受信処理は割込処理によって実行
されるので、遅延時間タイマがタイムアウトするまでコ
マンド受信割込処理が実行可能になっている。すなわ
ち、ハードウェアの遅延回路９３６を設けた場合と同様
に、第１の電圧低下信号が発生してから所定期間、賞球
制御コマンドの受信が可能になっている。

【０１６５】上記の各実施の形態では、図４０に示すよ
うに、電源基板９１０に第１の電源監視手段を構成する
電源監視用ＩＣ９０２が搭載され、電源監視用ＩＣ９０
２からの第１の電圧低下信号が主基板３１および賞球制
御基板３７に供給された。そして、図４０（Ａ）に示す
ように賞球制御基板３７に第１の電圧低下信号を遅延さ
せて賞球制御用ＣＰＵ３７１に供給する遅延回路９３６
が設けられるか、または、図４０（Ｂ）に示すように、
第１の電圧低下信号を賞球制御用ＣＰＵ３７１にそのま
ま供給してソフトウェア的に遅延時間を生成した。

【０１６６】しかし、図４１に示すように、電源基板９
１０に電源監視用ＩＣ９０２とともに遅延回路９３６を
搭載し、電源監視用ＩＣ９０２からの、第１の電圧低下
信号を主基板３１に供給し、遅延回路９３６で遅延させ
た第１の電圧低下信号を賞球制御基板３７に供給するよ
うに構成してもよい。そのように構成された場合にも、
賞球制御用ＣＰＵ３７１が電源断時処理を開始するタイ
ミングを、主基板３１のＣＰＵ５６が電源断時処理を開
始するタイミングよりも確実に遅らせることができ、賞
球制御用ＣＰＵ３７１が賞球制御コマンドを確実に受信
することができる。

【０１６７】また、図４２に示すように、電源監視用Ｉ
Ｃ９０２を主基板３１に搭載し、電源監視用ＩＣ９０２
と同一の電源電圧を監視するとともに検出電圧（第１の
電圧低下信号を出力することになる電圧）も同じである
電源監視用ＩＣ９３２を賞球制御基板３７に搭載しても
よい。図４２（Ａ）は、賞球制御基板３７に遅延回路９
３６が設けられ、ハードウェア的に第１の電圧低下信号
を遅延させる構成を示し、図４２（Ｂ）は、第１の電圧
低下信号を直接賞球制御用ＣＰＵ３７１に供給してソフ
トウェア的に第１の電圧低下信号を遅延させる場合の構
成を示す。

【０１６８】図４２（Ａ），（Ｂ）に示すように構成し
た場合にも、賞球制御用ＣＰＵ３７１が電源断時処理を
開始するタイミングを、主基板３１のＣＰＵ５６が電源
断時処理を開始するタイミングよりも確実に遅らせるこ
とができる。

【０１６９】以上のように、上記の各実施の形態によれ
ば、遊技制御手段に電源断時処理を開始させるための検
出信号および賞球制御手段に電源断時処理を開始させる
ための検出信号を同時に供給するような電源監視手段を
設け、賞球制御手段に対して検出信号を遅延させる遅延
手段を設けたので、賞球制御手段が電源断時処理を開始
するタイミングを、遊技制御手段が電源断時処理を開始
するタイミングよりも確実に遅らせることができる。

【０１７０】特に、賞球制御コマンド受信中に停電した
ような場合でも、少なくともコマンド受信が完了するま
で電源断時処理開始を遅らせるように遅延時間が設定さ
れるので、賞球制御コマンド受信処理が確実に完了す
る。

【０１７１】その結果、賞球制御手段は、電源断が発生
したときに賞球制御コマンドを受信中であったとして
も、賞球制御コマンドを確実に受信でき、受信した賞球
制御コマンドにもとづく賞球数を確実にバックアップＲ
ＡＭに記憶することができる。

【０１７２】なお、上記の各実施の形態のパチンコ遊技
機１は、始動入賞にもとづいて可変表示部９に可変表示
される特別図柄の停止図柄が所定の図柄の組み合わせに
なると所定の遊技価値が遊技者に付与可能になる第１種
パチンコ遊技機であったが、始動入賞にもとづいて開放
する電動役物の所定領域への入賞があると所定の遊技価
値が遊技者に付与可能になる第２種パチンコ遊技機や、
始動入賞にもとづいて可変表示される図柄の停止図柄が
所定の図柄の組み合わせになると開放する所定の電動役
物への入賞があると所定の権利が発生または継続する第
３種パチンコ遊技機であっても、本発明を適用できる。

【０１７３】

【発明の効果】以上のように、本発明によれば、遊技機
を、遊技制御マイクロコンピュータおよび賞球制御用マ
イクロコンピュータが、電源監視手段からの検出出力の
入力に応じて所定の電源断時処理を実行し、電源監視手
段から遊技装置制御マイクロコンピュータに与えられる
検出出力と賞球制御用マイクロコンピュータに与えられ
る検出出力とは同タイミングで出力され、賞球制御用マ
イクロコンピュータが電源断時処理を開始するタイミン
グを遅らせるための遅延時間を作成する遅延手段を備え
たと構成したので、停電等の不測の電源断が発生したと
きに必要なデータを保存して電源復旧時に電源断時の状
態から遊技を再開できるように構成された場合に、遊技
制御手段と賞球制御手段との間でコマンドを確実に受け
渡しして遊技者に不利益を与えることがないという効果
がある。

【０１７４】遊技制御基板および賞球制御基板に検出出
力を供給する共通の電源監視手段が、遊技装置制御基板
とは別個に設けられている電源基板に搭載されているよ
うに構成されている場合には、電源監視手段からの検出
出力を必要とする複数の遊技装置制御基板に対して電源
監視手段は１つ設けられていればよいので遊技機のコス
トはさほど上昇しない。

【０１７５】遅延手段が、電源監視手段からの検出出力
を遅延させて賞球制御用マイクロコンピュータに入力さ
せる遅延回路である場合には、ソフトウェアの負担を増
大させることなく遅延手段を実現できる。

【０１７６】遅延手段が、電源監視手段からの検出出力
の入力に応じて遅延を開始するように構成されたソフト
ウェアである場合には、遅延手段を実現する際にハード
ウェアの増加はないので、コスト上昇させることなく遅
延手段を実現できる。

【０１７７】遅延時間が、少なくとも遊技制御手段から
賞球制御手段に送信される賞球制御コマンドを受信可能
な時間である場合には、遊技制御手段と賞球制御手段と
の間で賞球制御コマンドを常に確実に受け渡しすること
ができる。

【０１７８】電源監視手段からの検出出力が、賞球制御
用マイクロコンピュータの割込端子に入力されている場
合には、割込処理によって電源断時処理を行うことが可
能になり、検出出力監視制御を簡略に実現することがで
きる。

【０１７９】賞球制御用マイクロコンピュータが、電源
断時処理の最終部でホールト状態に設定するように構成
されている場合には、電源電圧が低下していくことに伴
って生ずる可能性がある記憶手段の内容破壊等を確実に
防止でき、電源断時に確実にデータを保存することがで
きる。

【０１８０】電源監視手段が電圧低下を検出した所定期
間後に電源電圧の電圧低下を検出する第２の電源監視手
段を備え、賞球制御用マイクロコンピュータが、第２の
電源監視手段からの検出出力の入力に応じてシステムリ
セットされるように構成されている場合には、システム
リセットによってマイクロコンピュータの動作が外部か
らも停止されるので、電源断時により確実なデータ保存
を行うことができる。

【０１８１】第２の電源監視手段が賞球制御基板に搭載
されている場合には、第２の電源監視手段が電源基板等
の賞球制御基板とは別の基板に搭載されている場合に比
べて、第２の電源監視手段からの検出出力をケーブル等
を介して伝達する必要はなく、第２の電源監視手段から
の検出出力が確実に賞球制御手段に伝達される効果があ
る。

【０１８２】賞球制御用マイクロコンピュータが、入力
ポートへの検出出力の入力に応じて、少なくとも賞球制
御コマンドを受信可能な時間だけ電源断時処理の開始タ
イミングを遅延させるように構成されている場合には、
割込を使用しなくてよいので、他の処理で割込を使用し
ているような場合に割込要因の解析等を行わなくてよ
く、割込処理が簡略化するという効果がある。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた正面図であ
る。

【図２】 パチンコ遊技機の遊技盤を正面からみた正面
図である。

【図３】 パチンコ遊技機を背面からみた背面図であ
る。

【図４】 遊技制御基板（主基板）の回路構成例を示す
ブロック図である。

【図５】 賞球制御基板の回路構成例を示すブロック図
である。

【図６】 電源監視および電源バックアップのためのＣ
ＰＵ周りの一構成例を示すブロック図である。

【図７】 電源基板の一構成例を示すブロック図であ
る。

【図８】 主基板におけるＣＰＵが実行するメイン処理
を示すフローチャートである。

【図９】 初期化処理を示すフローチャートである。

【図１０】 ２ｍｓタイマ割込処理を示すフローチャー
トである。

【図１１】 遊技制御処理を示すフローチャートであ
る。

【図１２】 停電発生処理を示すフローチャートであ
る。

【図１３】 停電復旧処理を示すフローチャートであ
る。

【図１４】 バックアップパリティデータ作成方法を説
明するための説明図である。

【図１５】 賞球制御コマンドの構成例を示す説明図で
ある。

【図１６】 賞球制御コマンドのビット構成を示す説明
図である。

【図１７】 賞球制御コマンドデータの出力の様子を示
すタイミング図である。

【図１８】 スイッチ処理を示すフローチャートであ
る。

【図１９】 始動口スイッチチェック処理を示すフロー
チャートである。

【図２０】 カウントスイッチチェック処理を示すフロ
ーチャートである。

【図２１】 入賞口スイッチ１９ａチェック処理を示す
フローチャートである。

【図２２】 入賞口スイッチ２４ａチェック処理を示す
フローチャートである。

【図２３】 賞球コマンド送出処理を示すフローチャー
トである。

【図２４】 電源監視および電源バックアップのための
賞球制御用ＣＰＵ周りの一構成例を示すブロック図であ
る。

【図２５】 賞球制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。

【図２６】 賞球制御用ＣＰＵの２ｍｓタイマ割込処理
を示すフローチャートである。

【図２７】 賞球制御手段におけるＲＡＭの一構成例を
示す説明図である。

【図２８】 賞球制御用ＣＰＵのコマンド受信処理を示
すフローチャートである。

【図２９】 賞球制御処理を示すフローチャートであ
る。

【図３０】 賞球制御用ＣＰＵが実行する停電発生処理
を示すフローチャートである。

【図３１】 賞球制御用ＣＰＵが実行する初期化処理の
一例を示すフローチャートである。

【図３２】 電源断信号とコマンド受信処理との関係の
一例を示すタイミング図である。

【図３３】 電源監視および電源バックアップのための
賞球制御用ＣＰＵ周りの他の構成例を示すブロック図で
ある。

【図３４】 タイマカウンタレジスタと割込との関係を
示す背説明図である。

【図３５】 賞球制御用ＣＰＵが実行する停電発生処理
の他の例を示すフローチャートである。

【図３６】 賞球制御用ＣＰＵが実行するメイン処理の
他の例を示すフローチャートである。

【図３７】 電源監視および電源バックアップのための
賞球制御用ＣＰＵ周りのさらに他の構成例を示すブロッ
ク図である。

【図３８】 賞球制御用ＣＰＵが実行するメイン処理の
さらに他の例を示すフローチャートである。

【図３９】 賞球制御用ＣＰＵが実行するメイン処理の
さらに他の例を示すフローチャートである。

【図４０】 電源基板と主基板および賞球制御基板との
関係を示すブロック図である。

【図４１】 電源基板と主基板および賞球制御基板との
関係の他の例を示すブロック図である。

【図４２】 電源基板と主基板および賞球制御基板との
関係のさらに他の例を示すブロック図である。

【符号の説明】

１ パチンコ遊技機 ３１ 主基板 ３７ 賞球制御基板 ５３ 基本回路 ５６ ＣＰＵ ３７１ 賞球制御用ＣＰＵ ９０２，９０４，９３４ 電源監視用ＩＣ ９１０ 電源基板 ９３６ 遅延回路

Claims (10)

【特許請求の範囲】
1. 【請求項１】 所定の遊技を行った結果として遊技者に
   遊技結果価値を付与可能な遊技機であって、電源投入時
   に電源断直前の内容が保持されている保持データにもと
   づいて遊技状態を復帰させる遊技状態復帰制御を行うこ
   とが可能であり、 遊技進行を制御する遊技制御手段が搭載された遊技制御
   基板と、賞球払出制御を行う賞球制御手段が搭載された
   賞球制御基板と、所定電位電源の電圧低下を検出するた
   めの電源監視手段とを備え、 前記遊技制御手段は遊技制御マイクロコンピュータを含
   み、前記賞球制御手段は賞球制御用マイクロコンピュー
   タを含み、 前記遊技制御マイクロコンピュータおよび賞球制御用マ
   イクロコンピュータは、前記電源監視手段からの検出出
   力の入力に応じて所定の電源断時処理を実行し、 前記電源監視手段は、前記遊技装置制御マイクロコンピ
   ュータに与えられる検出出力と前記賞球制御用マイクロ
   コンピュータに与えられる検出出力とを同タイミングで
   出力し、 前記賞球制御用マイクロコンピュータが電源断時処理を
   開始するタイミングを遅らせるための遅延時間を作成す
   る遅延手段を備えたことを特徴とする遊技機。
2. 【請求項２】 少なくとも遊技装置制御基板で使用され
   る電源電圧を作成する電源基板が遊技装置制御基板とは
   別個に設けられ、 遊技制御基板および賞球制御基板に検出出力を供給する
   共通の電源監視手段が前記電源基板に搭載されている請
   求項１記載の遊技機。
3. 【請求項３】 遅延手段は、電源監視手段からの検出出
   力を遅延させて賞球制御用マイクロコンピュータに入力
   させる遅延回路である請求項１または請求項２記載の遊
   技機。
4. 【請求項４】 遅延手段は、電源監視手段からの検出出
   力の入力に応じて遅延を開始するように構成されたソフ
   トウェアである請求項１または請求項２記載の遊技機。
5. 【請求項５】 遅延時間は、少なくとも遊技制御手段か
   ら賞球制御手段に送信される賞球制御コマンドを受信可
   能な時間である請求項１ないし請求項４記載の遊技機。
6. 【請求項６】 電源監視手段からの検出出力は、賞球制
   御用マイクロコンピュータの割込端子に入力されている
   請求項１ないし請求項５記載の遊技機。
7. 【請求項７】 賞球制御用マイクロコンピュータは、電
   源断時処理の最終部でホールト状態に設定する請求項１
   ないし請求項６記載の遊技機。
8. 【請求項８】 電源監視手段が電圧低下を検出した所定
   期間後に電源電圧の電圧低下を検出する第２の電源監視
   手段を備え、 賞球制御用マイクロコンピュータは、前記第２の電源監
   視手段からの検出出力の入力に応じてシステムリセット
   される請求項１ないし請求項７記載の遊技機。
9. 【請求項９】 第２の電源監視手段は賞球制御基板に搭
   載されている請求項８記載の遊技機。
10. 【請求項１０】 電源監視手段からの検出出力は入力ポ
    ートに入力され、 賞球制御用マイクロコンピュータは、前記入力ポートへ
    の検出出力の入力に応じて、少なくとも賞球制御コマン
    ドを受信可能な時間だけ電源断時処理の開始タイミング
    を遅延させる請求項１または請求項２記載の遊技機。