JP5093625B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP5093625B2
JP5093625B2 JP2010094387A JP2010094387A JP5093625B2 JP 5093625 B2 JP5093625 B2 JP 5093625B2 JP 2010094387 A JP2010094387 A JP 2010094387A JP 2010094387 A JP2010094387 A JP 2010094387A JP 5093625 B2 JP5093625 B2 JP 5093625B2
Authority
JP
Japan
Prior art keywords
power
control board
power failure
gaming machine
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010094387A
Other languages
English (en)
Other versions
JP2010179147A (ja
JP2010179147A5 (ja
Inventor
高明 市原
有史 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiichi Shokai Co Ltd
Original Assignee
Daiichi Shokai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiichi Shokai Co Ltd filed Critical Daiichi Shokai Co Ltd
Priority to JP2010094387A priority Critical patent/JP5093625B2/ja
Publication of JP2010179147A publication Critical patent/JP2010179147A/ja
Publication of JP2010179147A5 publication Critical patent/JP2010179147A5/ja
Application granted granted Critical
Publication of JP5093625B2 publication Critical patent/JP5093625B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、停電が起きた時の遊技機の動作状態を、復電時に再現可能とするためのバックアップ制御に関する。
パチンコ機その他の遊技機の動作は、CPUを用いた制御装置によって実現されている。動作の制御には、遊技機の音声、表示などの出力や、遊技中の入賞時の処理などが含まれる。このような遊技機において、遊技中に停電が起きると、場合によっては、入賞時の情報が失われ、遊技者は入賞に伴う利益が得られなくなるおそれがある。かかる不都合を回避すべく、遊技機は、バックアップ電源を搭載しており、停電が起きた時には、このバックアップ電源を用いて制御処理に必要な情報のバックアップを行った上で停止するよう構成されている。
特許文献1は、遊技機における停電時のバックアップに関する技術を開示する。この技術によれば、電源電圧の低下が検出されると、ノンマスカブル割込処理としてバックアップ処理が起動し、制御用のCPUが用いているレジスタおよびスタックポインタの内容を、メモリに格納する。復電時には、これらの情報を、メモリから読み出すことによって、停電直前の動作状態を再現する。
特開2001−120737号公報
一般に遊技機は、静電気等による過酷なノイズ環境で用いられることが多い。例えば、転動したり遊技盤を流下する遊技球が静電気を帯びる他、球タンク、タンクレール、賞球装置内の通路、賞球装置から上皿までの経路など、種々の部位で静電気が発生する。これらのノイズは、誤動作の原因となる。従って、ノンマスカブル割込処理を利用する場合には、これらのノイズによる誤動作で、停電時のバックアップ処理が開始されてしまうおそれがあった。
また、遊技機のハードウェア資源については、処理能力やメモリ容量などの面で制約が多い。従って、停電時のバックアップ処理としては、必要となるメモリ容量やステップ数を更に抑えた処理が望まれていた。本発明は、かかる観点から、遊技機における停電時のバックアップ処理の改良を図ることを目的とする。
本発明の遊技機は、制御部、払出制御部、電源停止予測部、情報記憶部、バックアップ処理部を有する。制御部は、所定の制御処理を繰り返し実行することによって、遊技機の動作の少なくとも一部を制御する。払出制御部は、制御部からのコマンドに基づいて払出しモータを制御して規定数の球を払い出す払出制御処理を実行する。電源停止予測部は、制御部及び払出制御部への電源の供給停止を予測する。電源停止予測部は、制御部への電源の供給制御を併せて行ってもよい。情報記憶部は、制御処理に必要となる制御情報を保持するメモリであり、電源の供給停止後も所定期間、制御情報を保持可能に構成されている。制御情報としては、制御時には制御部に保持されている情報も含まれる。情報記憶部は、必ずしも不揮発性メモリである必要はなく、RAMなどの揮発性メモリと電源を所定期間供給可能なバックアップ電源との組み合わせとしてもよい。情報記憶部の作用により、電源の供給停止時でも、停電前の動作状態に復旧するために必要な制御情報は、保持されることになる。
バックアップ処理部は、予測の結果を点検し、その点検結果に応じて、バックアップ処理を実行する。バックアップ処理とは、停電前の制御処理を再現できるよう、制御情報を情報記憶部に格納する処理である。電源停止予測部における予測の結果を点検するときにおいては、所定の制御処理におけるスタックポインタの値が規定値となっているとともに、払出制御処理におけるスタッポインタの値が規定値となっている。バックアップ処理は、予測結果の点検に続けて行うようにしてもよいし、この点検とは別のタイミングで実行するようにしてもよい。予測結果の点検は、定期的な割込処理の中で行うようにしてもよいし、通常の制御処理過程で定期的に行うようにしてもよい。制御部が保持している情報を情報記憶部に格納する処理も含まれる。本発明によれば、割込処理ではなく、停電の予測結果を周期的に点検してバックアップ処理を実行する。このように停電の予測を能動的に検出することにより、不定期な割込処理を利用した場合に比較して、停電時のバックアップ処理に関し、ノイズによる誤動作が生じる可能性を抑制することができる。
この態様は、制御処理が比較的高速でループしているタイプの遊技機、例えばパチンコ機に適している。回胴式遊技機など、1回のループに比較的長時間を要するタイプの遊技機では、1回のループ中の複数箇所で予測結果を点検するよう設定しておくことが望ましい。
本発明のバックアップ処理部は、上述の態様とは別の態様として、電源の供給停止が予測されると、この予測に呼応して、情報記憶部に格納された制御情報の変更禁止を含むバックアップ処理を実行するものとしてもよい。バックアップ処理は、不定期の割込処理ではなく、制御処理の過程における規定のタイミングで実行される。即ち、制御処理の過程で停電が生じると、遊技機は、バックアップ電源によって規定のタイミングに至るまで通常の動作を継続し、このタイミングに至った時点でバックアップ処理を開始する。
但し、停電の予測は、種々の方法およびタイミングで行うことができる。例えば、停電の予測結果自体は、割込処理によって検出可能としてもよい。また、先に説明したように周期的に停電予測結果を点検するようにしてもよい。この場合、停電予測結果の点検は、バックアップ処理を行う規定のタイミングで行うようにしてもよい。
本発明によれば、このように、バックアップ処理を規定のタイミングで実行するため、割込処理の形で不定期にバックアップ処理が実行される場合に比較して、復旧のために保持すべき情報を低減することができる。例えば、本発明によれば、制御処理のどの時点でバックアップ処理が行われたかという情報、換言すれば、復電時に制御処理中のいかなる処理から開始すべきかを示す情報は、保持する必要がなくなる。
制御部が、電源が供給されている間は、制御に用いる制御パラメータを記憶可能である場合、規定のタイミングは、この制御パラメータが規定値となるタイミングとすることができる。例えば、制御部に用意されたCPUがソフトウェア的に制御処理を繰り返して遊技機の動作を制御する構成の場合、CPUがその制御処理に用いるスタックポインタやレジスタの内容が制御パラメータに相当する。上述の通り規定のタイミングを設定すれば、これらの制御パラメータとして上述の規定値を制御部に設定することで、遊技機の動作状態を停電前の状態に復旧することが可能となる。この規定値には初期状態も含まれる。
規定のタイミングは、一例として、繰り返し実行される制御処理の開始直後とすることができる。こうすれば、制御部に与えるべき規定値を抑制することができる利点がある。
上述した種々のバックアップ処理が行われることを前提として、遊技機は、電源の供給停止後の復電時に、予め用意された規定の情報を制御部に設定する復電処理部を備えることが好ましい。こうすることにより、停電前の動作状態を復旧させることができる。上述した制御パラメータを使用される場合には、規定の情報には、この制御パラメータが含まれる。
規定の情報は、予め不揮発性メモリに保持しておくようにしてもよいし、バックアップ処理時に情報記憶部の規定の領域に格納しておくようにしてもよい。バックアップ処理が行われた後の復電時の処理と、通常のリセット後の初期化処理との間で、この規定の情報は、同一でもよいし、異なっていてもよい。
本発明は、バックアップ処理が完了した後は、無限ループその他の待機処理を実行しながら電源停止に備えるよう構成してもよい。この態様を用いる場合には、ごく短時間の停電など(以下、「瞬停」と呼ぶ)によって、電源電圧が不安定となることによって、電源断発生時処理が開始されてしまったときに、自動的に待機処理から復帰可能とするための構成を併せて設けることが好ましい。かかる構成としては、例えば、バックアップ処理の実行によって、通常の遊技時の制御処理が行われなくなった後の経過期間が所定値を超えた場合には、制御処理を再起動させる復帰手段を設けても良い。経過期間は、タイマで計測された時間の他、無限ループで構成された待機処理のループ実行数やCPUのステップ数などで計測するようにしてもよい。こうすることによって、瞬停時にも支障なく遊技機を稼働させることが可能となる。復帰手段は、先に説明した本発明のバックアップ処理を適用するか否かに関わらず、設けることが可能である。
本発明は、上述した種々の特徴を必ずしも全て備えている必要はなく、一部を省略したり、適宜組み合わせたりしてもよい。また、本発明は、遊技機において、電源の供給停止時のバックアップ処理を実現する制御方法として構成してもよい。更に、かかるバックアップ処理をコンピュータによって実現するためのコンピュータプログラム、および該コンピュータプログラムを記録したコンピュータ読み取り可能な記録媒体として構成することもできる。ここで、記録媒体としては、ICカード、ROMカートリッジ、コンピュータの内部記憶装置(RAMやROMなどのメモリ)および外部記憶装置等、コンピュータが読取り可能な種々の媒体を利用できる。
実施例としての遊技機のハードウェア構成を示すブロック図である。 主制御処理のフローチャートである。 電源断発生時処理のフローチャートである。 電源投入時処理のフローチャートである。 払出制御処理のフローチャートである。
本発明の実施例について以下の順序で説明する。本実施例では、パチンコ機としての構成を例示するが、本発明は、これに限らず回胴式遊技機など種々の遊技機に適用可能である。 A.ハードウェア構成: B.主制御基板100の動作: C.払出制御基板200の動作:
A.ハードウェア構成: 図1は実施例としての遊技機のハードウェア構成を示すブロック図である。遊技機の動作を制御する機構を中心に示した。本実施例では、遊技機の動作は、主制御基板100、払出制御基板200、サブ制御基板300などの各制御基板の分散処理によって制御される。各制御基板は、内部にCPU、RAM、ROMなどを備えたワンチップマイクロコンピュータとして構成されており、ROMに記録されたプログラムに従って種々の制御処理を実現する。
実施例の遊技機では、種々の不正を防止するため、主制御基板100への外部からの入力が制限されている。図示する通り、主制御基板100とサブ制御基板300とはパラレル電気信号で接続されており、主制御基板100と払出制御基板200とは、制御処理の必要上、シリアル電気信号で接続されている。払出制御基板200、サブ制御基板300は、それぞれ主制御基板100からのコマンドに応じて動作する。
パチンコ機は、主制御基板100の制御に基づいて
、遊技盤面に設けられた入賞口に球 が入ると、球を払い出し、乱数に基づく当たり/はずれの判定を行うとともに、当たりと判定された場合には、遊技盤面に設けられた大入賞口を規定期間だけ解放するよう動作する。遊技時にかかる動作を実現するため、主制御基板100には、入賞口への球の入賞を検出する入賞検出器101の検出結果が入力されている。また、主制御基板100からは、大入賞口を解放するための大入賞口ソレノイド102の制御信号が出力される。
その他の遊技時における各動作の制御は、払出制御基板200、サブ制御基板300を介して行われる。払出制御基板200は、遊技中の球の発射および払い出しを次の手順で制御する。球の発射は、直接的には発射制御基板202によって制御される。即ち、遊技者が、遊技盤面に設けられた発射ハンドル201を操作すると、発射制御基板202は、発射モータ203を制御し、球を発射する。払出制御基板200は、発射制御基板202に対して、発射可否の制御信号を送出することで、間接的に球の発射を制御する。
遊技中に入賞した旨のコマンドを主制御基板100から受信すると、払出制御基板200は、払出しモータ220を制御し、球数をカウントしながら規定数の球を払い出す。払出制御基板200は、払出し用に貯えられた球の不足の有無を球切れスイッチ210によって検出し、不足時には、球不足の検出信号を主制御基板100に出力する。
サブ制御基板300は、遊技中における音声、表示、ランプ点灯などの演出を制御する。これらの演出は、通常時、入賞時、大当たり時など、遊技中のステータスに応じて変化する。主制御基板100から、各ステータスに応じた演出用のコマンド(以下、「遊技コマンド」と呼ぶ)が送信されると、サブ制御基板300は、各コマンドに対応したプログラムを起動して、主制御基板100から指示された演出を実現する。
本実施例では、図示する通り、サブ制御基板300はスピーカ350を直接制御する。スピーカ350は、複数接続されていてもよい。液晶表示装置(以下、「LCD」と呼ぶ)361は、表示制御基板360を介して制御する。表示制御基板360は、バッファ上にLCD361に表示する図柄を生成、記憶させ、これに基づいて、LCD361の各セルを駆動制御して所望の図柄を表示させる機能を奏するワンチップマイクロコンピュータおよびVDP(Video Display Processor)を備えている。サブ制御基板300の制御対象となるランプには、遊技盤面に設けられたパネル装飾ランプ371と、遊技盤の枠に設けられた枠装飾ランプ376がある。サブ制御基板300は、信号分配用の基板であるランプ中継基板370、375を介して、これらのランプ371、376と接続されており、各ランプを個別に点滅させることができる。
電源制御基板400は、これらの基板その他への電力の供給を行う。電力供給回路404は、外部電源から供給用の電力を生成する回路である。本実施例では、5V、12V、24V、34Vの各電圧で電力を供給する。これらの電力によって、各制御装置、大入賞口ソレノイド102、モータ等が駆動される。図の煩雑化を回避するため、電力の供給線は図示を省略した。
バックアップ電源回路406は、交流を直流に変換した後に平滑化するためのコンデンサ、および電気二重層コンデンサ等から構成される回路であり、外部電源の停電時に、遊技機の各部へ一定期間電力を供給する。前者のコンデンサは、直流の平滑化の他、停電発生時の電源断発生時処理が完了するまでの各制御基板の動作確保に使用される。後者の電気二重層コンデンサは、停電後数日間のRAMの記憶内容保持に使用される。
停電監視回路402は、電力供給回路404の出力電圧を監視する回路である。電力供給回路404からの出力電圧が、所定値よりも低下した場合には外部電源の停電が発生したものと判断し、停電予告信号を払出制御基板200に出力する。停電予告信号は、更に 、払出制御基板200から主制御基板100に伝達される。この信号は、直接、電力供給回路404から主制御基板100に出力されるようにしてもよい。払出制御基板200および主制御基板100は、停電予告信号を受けると、後述する電源断発生時処理を実行する。この間の停電電圧の低下は、バックアップ電源回路406からの電力によって補償される。
以上で説明したハードウェア構成は、遊技機の一例である。各ハードウェアモジュールの接続先は、図示した例に限らず種々の構成を採ることが可能である。また、遊技機に要求される機能に応じて、図示したハードウェアモジュールの一部を省略した構成、別個のハードウェアモジュールを追加した構成を採ってもよい。
B.主制御基板100の動作: 図2は主制御基板100の制御処理(以下、「主制御処理」と呼ぶ)のフローチャートである。主制御基板100のROMに記録されているプログラムに従って、CPUが実行する処理である。電源が投入されると、CPUは電源投入時処理を実行する(ステップS100)。この処理は初期化処理であるが、遊技途中で停電が生じた場合と、そうでない場合で処理内容が異なる。電源投入時処理の内容については後述する。
電源投入時処理が終了すると、CPUは遊技用の各処理を繰り返し実行するループを開始する。このループ開始時には、CPUは、まず停電予告信号が検知されているか否かを判定する(ステップS200)。外部電源が停電し、停電予告信号が検知されている場合には、電源断発生時処理を実行する(ステップS300)。これは、停電後に電源が復旧した場合に(以下、「復電」と呼ぶ)、遊技機の動作を、停電前の状態から再開するための処理である。処理内容は、後述するが、本実施例においては、図示する通り、電源断発生時処理は、割込処理ではなく、ループの開始直後に、停電予告信号の検知有無に応じて実行される分岐処理として主制御処理内に組み込まれている。
停電予告信号が検知されていない場合(ステップS200)、即ち外部電源からの電力が正常に供給されている場合には、CPUは遊技用の処理として、遊技開始処理(ステップS400)、普通図柄遊技(ステップS402)、普通電動役物遊技(ステップS404)、特別図柄遊技(ステップS406)、および第1種特別電動役物遊技(ステップS408)を実行する。遊技開始処理では、CPUは、入賞口への遊技球の入賞有無の検知や、入賞球数に応じた賞球払出コマンドの払出制御基板200への出力を行う。その他の処理は、それぞれ普通図柄、普通電動役物、特別図柄、第1種特別電動役物などの動作可否の判定、および表示、動作制御などを行う処理である。
図3は電源断発生時処理のフローチャートである。主制御処理において、停電予告信号が検出された時に実行される処理である。CPUは、まず割込処理が実行されないよう、割込禁止設定を行う(ステップS302)。そして、RAMのチェックサムを算出し、RAM内の所定領域に保存する(ステップS304)。このチェックサムは、後述する通り、復電時に、停電前のRAMの内容が保持されているか否かをチェックするのに使用される。
次に、CPUは、RAMの所定領域に設けられたバックアップフラグに、電源断発生時処理が実行されたことを表す規定値を設定する(ステップS306)。以上の処理を終えると、CPUはRAMへのアクセスを禁止し(ステップS308)、無限ループに入って、電源停止に備える。
なお、この処理では、ごく短時間の停電など(以下、「瞬停」と呼ぶ)によって、電源電圧が不安定となることによって、電源断発生時処理が開始されてしまった場合、実際に は電源は停止されないため、上記処理では、無限ループから復帰することができなくなるおそれがある。かかる弊害を回避するため、本実施例のCPUには、ウォッチドッグタイマが設けられており、所定時間、ウォッチドッグタイマが更新されないと、リセットがかかるよう構成されている。ウォッチドッグタイマは、正常に処理が行われている間は、定期的に更新されるが、電源断発生時処理に入り、更新が行われなくなる。この結果、瞬停によって、電源断発生時処理に入り図3の無限ループに入った場合でも、所定時間経過後にリセットがかかり、電源投入時と同じプロセスでCPUが起動することになる。
図4は電源投入時処理のフローチャートである。主制御処理(図2)のステップS100に相当する処理である。この処理が実行される状況としては、正常に動作終了した後に電源が再投入されたという状況(以下、「通常起動時」と呼ぶ)と、停電があった後の復電時という状況の2通りがある。
いずれの状況においても、電源が投入されると、CPUは、まず割込モードの設定(ステップS101)、停電予告信号を一定時間監視(ステップS102)、RAMのアクセス許可(ステップS103)という電源投入後の規定の設定処理を実行する。
その後、スタックポインタに規定値Aを設定する(ステップS104)。スタックポインタは、CPUが主制御処理を実行するために必要となる種々の制御情報、例えば、サブルーチンからの戻りアドレスやレジスタの値の一時的保存に使用されるメモリ領域を表す値である。スタックポインタは、主制御処理の実行中には、上述の制御情報の量に応じて変動するが、少なくともループ(図2参照)の開始時、つまり遊技開始処理等の一連の処理(図2のステップS400〜S408)を完了した後の状態では、一定の値となっている。従って、本実施例では、通常起動時であるか復電時であるかに関わらず同一の規定値Aを設定している。
次に、CPUは、RAM消去スイッチ、即ちRAMを強制的に初期化するためのスイッチがONとなっていなければ(ステップS105)、RAMのチェックサムを算出する(ステップS106)。そして、算出結果を、先に電源断発生時処理(図3)で保存したチェックサムと比較する。両者が一致している場合には、チェックサムは正常と判断する(ステップS107)。
チェックサムが正常であれば、CPUはバックアップフラグが電源断発生時処理の設定値となっているか否かを判断する(ステップS108)。正常とは、この設定値に設定されていることを示す。バックアップフラグが正常でない場合には、通常起動時であると判断し、RAMの全てをクリアするとともに、初期設定を行う(ステップS120、S121)。この処理は、RAM消去スイッチがONとなっている場合(ステップS105)およびチェックサムの値が異常である場合(ステップS107)にも同様に行われる。
バックアップフラグが正常値である場合には(ステップS108)、バックアップフラグをクリアし(ステップS110)、RAMの復電時処理を実行する(ステップS111)。本実施例の復電時処理では、RAMの所定領域に、CPUのレジスタに設定すべき規定値を設定するものとした。復電時において、主制御処理を停電前の動作状態から再開させるために要求される値である。CPUのレジスタの内容も、主制御処理の実行中には変動するが、図2のループ開始時点では一定値となる。従って、復電時処理(ステップS111)では、停電の発生タイミングに関わらず規定値を設定すれば足りる。この設定値は、CPUによって読み込まれ、レジスタに設定される。復電時に、CPUのレジスタに、復電時固有の値を設定する必要がない場合には、ステップS111の処理を省略しても差し支えない。
以上の処理を完了すると、CPUは周辺デバイスの初期設定を実行し(ステップS130)、割込許可の設定を行って(ステップS131)、電源投入時処理を終了する。図2に示した通り、この後、遊技用のループが開始されることになる。復電時には、電源投入時処理によって、停電時のスタックポインタおよびレジスタの状態が復旧されていることになるため、遊技機の動作も停電時の状態か
ら再開されることになる。
C.払出制御基板200の動作: 図5は払出制御基板200の制御処理(以下、「払出制御処理」と呼ぶ)のフローチャートである。払出制御基板200のROMに記録されているプログラムに従って、CPUが実行する処理である。電源が投入されると、CPUは電源投入時処理を実行した後(ステップS500)、ループを開始する。電源投入時処理は、主制御基板100における処理(図4)と同様の処理である。但し、払出制御基板200では、復電時に、CPUのレジスタに、復電時固有の規定値を設定する必要性がないため、図4中のステップS111のRAMの復電時処理を省略した。もちろん、必要であれば、図4のステップS111の処理を実行して、復電時固有の値をCPUのレジスタに設定するようにしてもよい。
ループの開始時点において、停電予告信号が検知されている場合には(ステップS501)、CPUは電源断発生時処理を実行する(ステップS504)。この処理は、主制御基板100における処理(図3)と同様である。
停電予告信号が検知されていない場合には(ステップS501)、CPUは、賞球制御処理(ステップS502)、および球貸制御処理(ステップS503)をそれぞれ実行する。賞球制御処理は、払出しモータ220を制御して、賞球の払い出しを行う処理である。球貸制御処理は、払出しモータ220を制御して、遊技球の貸し出しを行う処理である。
以上で説明した本実施例の遊技機によれば、停電予告信号が検出された後の「電源断発生時処理」を割込処理ではなく、ループの規定位置での分岐処理として実行する。このため、停電の発生タイミングに関わらず、スタックポインタおよびレジスタの値が規定値となる。従って、電源断発生時処理の内容を簡素化することができるとともに、スタックポインタおよびレジスタを記憶しておくためのメモリ容量を節約することができる。
電源断発生時処理は、ループ開始直後である必要はなく、スタックポインタおよびレジスタの値が規定値となる種々の位置で実行可能である。かかる位置は、制御処理の中で1カ所とは限らず、上位の処理(図2の制御処理など)から下位の処理(図2中の普通図柄遊技S402、普通電動役物遊技S404、特別図柄遊技S406、第1種特別電動役物遊技S408など)を呼び出す場合の情報授受の方法によっては、複数箇所に設けることも可能である。例えば、この情報授受をレジスタ経由ではなく、RAM経由で受け渡すようにすることにより、下位の処理の間で、停電予告信号を検知して、電源断発生時処理を実行するよう構成することができる。こうすることにより、電源断発生時処理用のバックアップ電源の容量低減を図ることができる。
本実施例においては、電源断発生時処理として、スタックポインタおよびレジスタの値も含めてバックアップを行う処理を適用してもよい。かかる場合でも、停電予告信号については、割込処理ではなく、CPUが制御処理過程で能動的に検知するものとする。こうすることにより、割込処理を用いる場合に比較して、ノイズによる誤動作で電源断発生時処理が行われるおそれを抑制することができる。
本実施例においては、停電予告信号の検出と、電源断発生時処理の実行タイミングとを分けても良い。例えば、停電予告信号は割込処理でCPUが受信するようにし、この受信 があった後、規定のタイミングで電源断発生時処理を行うようにしてもよい。別の例として、停電予告信号を制御処理の複数のタイミングで、CPUが能動的に検知するようにし、この検知結果に応じて、電源断発生時処理を規定のタイミングで行うようにしてもよい。
本実施例では、主制御基板100および払出制御基板200の処理を例示したが、サブ制御基板300でも同様の処理を適用することができる。また、主制御基板100または払出制御基板200の一方においてのみ電源断発生時処理を分岐処理として実行し、他方においては割込処理として実行するようにしてもよい。
以上、本発明の種々の実施例について説明したが、本発明はこれらの実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成を採ることができることはいうまでもない。実施例においてソフトウェア的に実現されている種々の処理は、ASICなどによってハードウェア的に実現しても構わない。
100 主制御基板 101 入賞検出器 102 大入賞口ソレノイド 200 払出制御基板 201 発射ハンドル 202 発射制御基板 203 発射モータ 210 スイッチ 220 払出しモータ 300 サブ制御基板 350 スピーカ 360 表示制御基板 361 LCD 370 ランプ中継基板 371 パネル装飾ランプ 375 ランプ中継基板 376 枠装飾ランプ 400 電源制御基板 402 停電監視回路 404 電力供給回路 406 バックアップ電源回路

Claims (1)

  1. 所定の制御処理を繰り返し実行することによって、遊技機の動作の少なくとも一部を制御する制御部と、
    該制御部からのコマンドに基づいて払出しモータを制御して規定数の球を払い出す払出制御処理を実行する払出制御部と、
    前記制御部及び前記払出制御部への電源の供給停止を予測する電源停止予測部と、
    前記制御処理に必要となる制御情報を、該遊技機の動作中および前記電源の供給停止後の所定期間、保持する情報記憶部と、
    前記電源停止予測部における予測の結果を点検し、該点検の結果に応じて、前記制御処理を再現可能に、前記制御情報を前記情報記憶部に格納するバックアップ処理部とを有する遊技機であって、
    前記電源停止予測部における予測の結果を点検するときにおいては、前記所定の制御処理におけるスタックポインタの値が規定値となっているとともに、前記払出制御処理におけるスタッポインタの値が規定値となっていることを特徴とする遊技機。
JP2010094387A 2010-04-15 2010-04-15 遊技機 Active JP5093625B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010094387A JP5093625B2 (ja) 2010-04-15 2010-04-15 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010094387A JP5093625B2 (ja) 2010-04-15 2010-04-15 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008324970A Division JP4761277B2 (ja) 2008-12-22 2008-12-22 遊技機

Publications (3)

Publication Number Publication Date
JP2010179147A JP2010179147A (ja) 2010-08-19
JP2010179147A5 JP2010179147A5 (ja) 2011-08-18
JP5093625B2 true JP5093625B2 (ja) 2012-12-12

Family

ID=42761114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010094387A Active JP5093625B2 (ja) 2010-04-15 2010-04-15 遊技機

Country Status (1)

Country Link
JP (1) JP5093625B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013208168A (ja) * 2012-03-30 2013-10-10 Daito Giken:Kk 遊技台

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4393634B2 (ja) * 1999-09-10 2010-01-06 株式会社三共 遊技機
JP3916815B2 (ja) * 1999-10-28 2007-05-23 株式会社三共 遊技機
JP4317960B2 (ja) * 2000-06-21 2009-08-19 株式会社大一商会 遊技機
JP2004290539A (ja) * 2003-03-27 2004-10-21 Sanyo Product Co Ltd 遊技機

Also Published As

Publication number Publication date
JP2010179147A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
JP4793846B2 (ja) 遊技機
JP2006223658A (ja) 遊技機
JP2001170326A (ja) 遊技機
JP4753589B2 (ja) 遊技機
JP5282211B2 (ja) 遊技機
JP2001112940A (ja) 遊技機
JP5173162B2 (ja) パチンコ機
JP5958942B2 (ja) 遊技機
JP5093625B2 (ja) 遊技機
JP2002085656A (ja) 遊技機
JP2009000241A (ja) 遊技機
JP4314619B2 (ja) 遊技機
JP2002035239A (ja) 遊技機
JP2006314838A (ja) 遊技機
JP2006297129A (ja) 遊技機
JP4761277B2 (ja) 遊技機
JP2005040280A (ja) 遊技機
JP4793845B2 (ja) 遊技機
JP2002035240A (ja) 遊技機
JP4493298B2 (ja) 遊技機
JP2001314616A (ja) 遊技機
JP2001314614A (ja) 遊技機
JP2007229041A (ja) 遊技機
JP4452667B2 (ja) 遊戯機
JP4363032B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120905

R150 Certificate of patent or registration of utility model

Ref document number: 5093625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250