JP3462820B2 - 遊技機 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技者の操作に応
じて遊技が行われるパチンコ遊技機等の遊技機に関し、
特に、遊技盤における遊技領域において遊技者の操作に
応じて遊技が行われる遊技機に関する。

【０００２】

【従来の技術】遊技機として、例えば遊技球などの遊技
媒体を発射装置によって遊技領域に発射し、遊技領域に
設けられている入賞口などの入賞領域に遊技媒体が入賞
すると、所定個の賞球が遊技者に払い出されるものがあ
る。さらに、表示状態が変化可能な可変表示部が設けら
れ、可変表示部の表示結果があらかじめ定められた特定
の表示態様となった場合に所定の遊技価値を遊技者に与
えるように構成されたものがある。

【０００３】なお、遊技価値とは、遊技機の遊技領域に
設けられた可変入賞球装置の状態が打球が入賞しやすい
遊技者にとって有利な状態になることや、遊技者にとっ
て有利な状態となるための権利を発生させたりすること
や、景品遊技媒体払出の条件が成立しやすくなる状態に
なることである。

【０００４】パチンコ遊技機では、特別図柄を表示する
可変表示部の表示結果があらかじめ定められた特定の表
示態様の組合せとなることを、通常、「大当り」とい
う。大当りが発生すると、例えば、大入賞口が所定回数
開放して打球が入賞しやすい大当り遊技状態に移行す
る。そして、各開放期間において、所定個（例えば１０
個）の大入賞口への入賞があると大入賞口は閉成する。
そして、大入賞口の開放回数は、所定回数（例えば１６
ラウンド）に固定されている。なお、各開放について開
放時間（例えば２９．５秒）が決められ、入賞数が所定
個に達しなくても開放時間が経過すると大入賞口は閉成
する。また、大入賞口が閉成した時点で所定の条件（例
えば、大入賞口内に設けられているＶゾーンへの入賞）
が成立していない場合には、大当り遊技状態は終了す
る。

【０００５】大当りの発生等を含む遊技の進行は、遊技
盤の裏面に設置される遊技制御基板（主基板）に搭載さ
れる遊技制御用のマイクロコンピュータ回路によって制
御される。また、遊技盤面や枠内部には、遊技効果を増
進するためのランプ，ＬＥＤやスピーカ等が設置されて
いる。それらのオン／オフ制御を行うための回路を搭載
した基板も遊技盤の裏面に設置されている。また、大当
りを生じさせるための液晶表示装置（ＬＣＤ）等による
可変表示部の表示を制御する各回路を搭載した表示制御
基板、打球の発射制御を行う各回路を搭載した発射制御
基板、賞球や貸球の払出制御を行う払出制御基板等も遊
技盤の裏面に設置されている。以下、各基板を電気部品
制御基板ということがある。また、電気部品制御基板に
搭載されている制御手段を電気部品制御手段ということ
がある。

【０００６】各電気部品制御基板に搭載されている各回
路および遊技機に備えられている各部品には、ＤＣ５Ｖ
を用いるもの、ＤＣ１２Ｖを用いるもの、その他の電圧
を用いるものがある。従って、遊技機では、種々の電源
電圧を作成する必要がある。そこで、各電気部品制御基
板や各部品において用いられる各種電圧を作成する電源
供給基板が各電気部品制御基板とは別に設けられている
ことがある。

【０００７】

【発明が解決しようとする課題】遊技機において、各電
気部品制御手段が本来の制御を行うための構成に加え
て、種々の付加的機能が設けられている場合がある。付
加的機能として、例えば、電源瞬断等が発生したときで
も遊技の進行が損なわれないように制御するための機
能、遊技者に対する有利度の設定、遊技店員が容易に遊
技機の障害を回復させるための機能がある。それらの付
加的機能を実現するには、それ用の回路部品を追加した
り制御信号を増やしたりしなければならない。その結
果、遊技機のコストが上昇してしまう等の不利が生ず
る。

【０００８】そこで、本発明は、遊技機において本来の
遊技制御に対する付加的な機能を設けた場合でもできる
だけコストを上昇させることのない遊技機を提供するこ
とを目的とする。

【０００９】

【課題を解決するための手段】本発明による遊技機は、
遊技盤に遊技領域が設けられ、遊技領域に設けられてい
る入賞領域への遊技球の入賞に応じてあらかじめ定めら
れた価値を遊技者に付与する遊技機であって、遊技機に
設けられる電気部品を制御するための処理を行う電気部
品制御手段を搭載した電気部品制御基板と、電気部品制
御基板とは異なる基板であって遊技機で使用される電圧
を作成する電源基板とを備え、電源基板には、電圧を作
成するための回路の他に電気部品制御手段が行う処理に
影響を及ぼす要素が搭載されていることを特徴とする。

【００１０】電気部品制御手段が行う処理に影響を及ぼ
す要素は、例えば、遊技機で使用される所定電位電源を
監視し第１検出条件が成立した場合に電気部品制御手段
に対して検出信号を出力する第１の電源監視手段であ
る。

【００１１】電気部品制御手段は、第１の電源監視手段
からの検出信号により所定の電力供給停止時処理を行う
ように構成されていてもよい。

【００１２】第１の電源監視手段が監視する所定電位電
源と同一、または異なる電位電源を監視し、第１の電源
監視手段における第１検出条件の成立から少なくとも電
力供給停止時処理の実行が完了した後に成立するように
設定された第２検出条件が成立した場合に検出信号を出
力する第２の電源監視手段を備え、電気部品制御手段
が、第２の電源監視手段からの検出信号の入力に応じて
システムリセットされるように構成されていてもよい。

【００１３】第１の電源監視手段と第２の電源監視手段
とは同一の所定電位電源の電圧を監視し、第２の電源監
視手段が検出信号を出力することになる所定電位電源の
電圧は第１の電源監視手段が検出信号を出力することに
なる電圧よりも低いように構成されていてもよい。

【００１４】電力供給停止時処理には、例えば、電力供
給停止直前の内容を保持することが可能な記憶手段に、
電力供給再開時に制御を再開することが可能なデータを
保存するための処理が含まれる。

【００１５】第１の電源監視手段からの検出信号が複数
個の電気部品制御手段のうちの複数に出力され、第１検
出条件が、それら複数の電気部品制御手段について同じ
であるように構成されていてもよい。

【００１６】電気部品制御手段がマイクロコンピュータ
を含み、マイクロコンピュータをリセットするための検
出信号を出力する第２の電源監視手段が、マイクロコン
ピュータを搭載した電気部品制御基板に備えられている
ように構成されていてもよい。

【００１７】電気部品制御手段が行う処理に影響を及ぼ
す要素は、例えば、電力を供給するか遮断するかを切り
替えるための電源スイッチである。

【００１８】また、電気部品制御手段が行う処理に影響
を及ぼす要素は、例えば、電力供給停止直前の内容を保
持することが可能な記憶手段の記憶内容をクリアさせる
ためのリセットスイッチである。なお、遊技機におい
て、電源基板には、マイクロコンピュータは搭載されて
いない。

【００１９】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図である。

【００２０】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた払出球を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００２１】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部９と７セグメントＬ
ＥＤによる可変表示器１０とを含む可変表示装置８が設
けられている。この実施の形態では、可変表示部９に
は、「左」、「中」、「右」の３つの図柄表示エリアが
ある。可変表示装置８の側部には、打球を導く通過ゲー
ト１１が設けられている。通過ゲート１１を通過した打
球は、球出口１３を経て始動入賞口１４の方に導かれ
る。通過ゲート１１と球出口１３との間の通路には、通
過ゲート１１を通過した打球を検出するゲートスイッチ
１２がある。また、始動入賞口１４に入った入賞球は、
遊技盤６の背面に導かれ、始動口スイッチ１７によって
検出される。また、始動入賞口１４の下部には開閉動作
を行う可変入賞球装置１５が設けられている。可変入賞
球装置１５は、ソレノイド１６によって開状態とされ
る。

【００２２】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶカウントスイ
ッチ２２で検出される。また、開閉板２０からの入賞球
はカウントスイッチ２３で検出される。可変表示装置８
の下部には、始動入賞口１４に入った入賞球数を表示す
る４個の表示部を有する始動入賞記憶表示器１８が設け
られている。この例では、４個を上限として、始動入賞
がある毎に、始動入賞記憶表示器１８は点灯している表
示部を１つずつ増やす。そして、可変表示部９の可変表
示が開始される毎に、点灯している表示部を１つ減ら
す。

【００２３】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球の入賞口１９，２４への入賞は入賞口
スイッチ１９ａ，２４ａによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。

【００２４】そして、この例では、一方のスピーカ２７
の近傍に、賞球残数があるときに点灯する賞球ランプ５
１が設けられ、他方のスピーカ２７の近傍に、補給球が
切れたときに点灯する球切れランプ５２が設けられてい
る。さらに、図１には、パチンコ遊技台１に隣接して設
置され、プリペイドカードが挿入されることによって球
貸しを可能にするカードユニット５０も示されている。

【００２５】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００２６】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、可変表示器１０の表示数字
が連続的に変化する状態になる。また、打球が始動入賞
口１４に入り始動口スイッチ１７で検出されると、図柄
の変動を開始できる状態であれば、可変表示部９内の図
柄が回転を始める。図柄の変動を開始できる状態でなけ
れば、始動入賞記憶を１増やす。

【００２７】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶカウントスイッチ２２で検出
されると、継続権が発生し開閉板２０の開放が再度行わ
れる。継続権の発生は、所定回数（例えば１５ラウン
ド）許容される。

【００２８】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、可変表示器１０における停止図柄が所定の図
柄（当り図柄）である場合に、可変入賞球装置１５が所
定時間だけ開状態になる。さらに、高確率状態では、可
変表示器１０における停止図柄が当り図柄になる確率が
高められるとともに、可変入賞球装置１５の開放時間と
開放回数が高められる。

【００２９】次に、パチンコ遊技機１の裏面に配置され
ている各基板について説明する。図２に示すように、パ
チンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部
に球貯留タンク３８が設けられ、パチンコ遊技機１が遊
技機設置島に設置された状態でその上方から遊技球が球
貯留タンク３８に供給される。球貯留タンク３８内の遊
技球は、誘導樋３９を通って賞球ケース４０Ａで覆われ
る球払出装置に至る。

【００３０】遊技機裏面側では、可変表示部９を制御す
る可変表示制御ユニット２９、遊技制御用マイクロコン
ピュータ等が搭載された遊技制御基板（主基板）３１が
設置されている。また、球払出制御を行う払出制御用マ
イクロコンピュータ等が搭載された払出制御基板３７、
およびモータの回転力を利用して打球を遊技領域７に発
射する打球発射装置が設置されている。さらに、装飾ラ
ンプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８
ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に
信号を送るためのランプ制御基板３５、スピーカ２７か
らの音声発生を制御するための音声制御基板７０および
打球発射装置を制御するための発射制御基板９１も設け
られている。

【００３１】さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１
２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電
源基板９１０が設けられ、上方には、各種情報を遊技機
外部に出力するための各端子を備えたターミナル基板１
６０が設置されている。また、中央付近には、主基板３
１からの各種情報を遊技機外部に出力するための各端子
を備えた情報端子盤（外部情報出力装置）３４が設置さ
れている。なお、図２には、ランプ制御基板３５および
音声制御基板７０からの信号を、枠側に設けられている
遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８
ｃ、賞球ランプ５１および球切れランプ５２に供給する
ための電飾中継基板Ａ７７が示されているが、信号中継
の必要に応じて他の中継基板も設けられる。

【００３２】また、図３はパチンコ遊技機１の機構板を
背面からみた背面図である。球貯留タンク３８に貯留さ
れた遊技球は誘導樋３９を通り、図３に示されるよう
に、球切れ検出器（球切れスイッチ）１８７ａ，１８７
ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出
装置９７に至る。球払出装置９７から払い出された遊技
球は、連絡口４５を通ってパチンコ遊技機１の前面に設
けられている打球供給皿３に供給される。連絡口４５の
側方には、パチンコ遊技機１の前面に設けられている余
剰玉受皿４に連通する余剰玉通路４６が形成されてい
る。入賞にもとづく景品球が多数払い出されて打球供給
皿３が満杯になり、ついには遊技球が連絡口４５に到達
した後さらに遊技球が払い出されると遊技球は、余剰玉
通路４６を経て余剰玉受皿４に導かれる。さらに遊技球
が払い出されると、感知レバー４７が満タンスイッチ４
８を押圧して満タンスイッチ４８がオンする。その状態
では、球払出装置９７内のステッピングモータの回転が
停止して球払出装置９７の動作が停止するとともに打球
発射装置３４の駆動も停止する。

【００３３】賞球払出制御を行うために、入賞口スイッ
チ（図示せず）、始動口スイッチ１７およびＶカウント
スイッチ２２からの信号が、主基板３１に送られる。主
基板３１のＣＰＵ５６は、始動口スイッチ１７がオンす
ると６個の賞球払出に対応した入賞が発生したことを知
る。また、カウントスイッチ２３がオンすると１５個の
賞球払出に対応した入賞が発生したことを知る。そし
て、入賞口スイッチがオンすると１０個の賞球払出に対
応した入賞が発生したことを知る。なお、この実施の形
態では、例えば、入賞口２４に入賞した遊技球は、入賞
口２４からの入賞球流路に設けられている入賞口スイッ
チ２４ａで検出され、入賞口１９に入賞した遊技球は、
入賞口１９からの入賞球流路に設けられている入賞口ス
イッチ１９ａで検出される。

【００３４】図４は、主基板３１における回路構成の一
例を示すブロック図である。なお、図６には、払出制御
基板３７、ランプ制御基板３５、音声制御基板７０、発
射制御基板９１および表示制御基板８０も示されてい
る。主基板３１には、プログラムに従ってパチンコ遊技
機１を制御する基本回路５３と、ゲートスイッチ１２、
始動口スイッチ１７、Ｖカウントスイッチ２２、カウン
トスイッチ２３入賞口スイッチ１９ａ，２４ａ、満タン
スイッチ４８および賞球カウントスイッチ３０１Ａから
の信号を基本回路５３に与えるスイッチ回路５８と、可
変入賞球装置１５を開閉するソレノイド１６および開閉
板２０を開閉するソレノイド２１を基本回路５３からの
指令に従って駆動するソレノイド回路５９と、始動記憶
表示器１８の点灯および滅灯を行うとともに７セグメン
トＬＥＤによる可変表示器１０と装飾ランプ２５とを駆
動するランプ・ＬＥＤ回路６０とが搭載されている。

【００３５】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
始動情報、確率変動が生じたことを示す確変情報等をホ
ール管理コンピュータ等のホストコンピュータに対して
出力する情報出力回路６４を含む。

【００３６】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れる記憶手段の一例であるＲＡＭ５５、制御用のプログ
ラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポ
ート部５７を含む。この実施の形態では、ＲＯＭ５４，
ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、
ＣＰＵ５６は、１チップマイクロコンピュータである。
なお、１チップマイクロコンピュータは、少なくともＲ
ＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ
／Ｏポート部５７は外付けであっても内蔵されていても
よい。また、Ｉ／Ｏポート部５７は、マイクロコンピュ
ータにおける情報入出力可能な端子である。

【００３７】さらに、主基板３１には、電源投入時に基
本回路５３をリセットするための初期リセット回路６５
と、基本回路５３から与えられるアドレス信号をデコー
ドしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポ
ートを選択するための信号を出力するアドレスデコード
回路６７とが設けられている。なお、球払出装置９７か
ら主基板３１に入力されるスイッチ情報もあるが、図４
ではそれらは省略されている。

【００３８】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００３９】なお、この実施の形態では、主基板３１の
ＣＰＵ５６が可変表示器（普通図柄表示器）１８の表示
制御を行うが、普通図柄表示器も、表示制御基板８０に
搭載されている表示制御手段によって制御されるように
構成してもよい。また、ランプ制御基板３５に搭載され
ているランプ制御手段が、遊技領域内のランプ・ＬＥＤ
も制御するように構成してもよい。

【００４０】図５は、主基板３１およびランプ制御を行
う制御手段としてのランプ制御基板３５における信号送
受信部分を示すブロック図である。この実施の形態で
は、遊技領域７の外側に設けられている遊技効果ＬＥＤ
２８ａ、遊技効果ランプ２８ｂ，２８ｃおよび装飾ラン
プ２５の点灯／滅灯を示すランプ制御コマンド、ならび
に賞球ランプ５１および球切れランプ５２の点灯／滅灯
を示すランプ制御コマンドと割り込み信号とが、主基板
３１からランプ制御基板３５に出力される。

【００４１】図５に示すように、ランプ制御に関する各
信号は、基本回路５３におけるＩ／Ｏポート部５７の出
力ポート５７３Ａ，５７３Ｂから出力される。ランプ制
御基板３５において、主基板３１からの各信号は、バッ
ファ回路３５５を介してランプ制御用ＣＰＵ３５１に入
力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポー
トを内蔵していない場合には、バッファ回路３５５とラ
ンプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設け
られる。また、主基板３１において、出力ポート５７３
Ａ，５７３Ｂの外側に信号伝達方向規制手段としてのバ
ッファ回路６２が設けられている。

【００４２】ランプ制御基板３５において、ランプ制御
用ＣＰＵ３５１は、各コマンドに応じて定義されている
遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ
および装飾ランプ２５の点灯／滅灯パターンに従って、
遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ
および装飾ランプ２５に対して点灯／滅灯信号を出力す
る。点灯／滅灯信号は、増幅器（図示せず）を介して遊
技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃお
よび装飾ランプ２５に出力される。なお、点灯／滅灯パ
ターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまた
は外付けＲＯＭに記憶されている。

【００４３】主基板３１において、基本回路５３は、賞
球残数があるときに賞球ランプ点灯を指示するランプ制
御コマンドを出力し、遊技盤裏面の遊技球補給路に設置
されている球切れ検出スイッチがオンすると球切れラン
プ点灯を指示するランプ制御コマンドを出力する。ラン
プ制御基板３５において、それらの信号は、バッファ回
路３５５を介してランプ制御用ＣＰＵ３５１に入力す
る。ランプ制御用ＣＰＵ３５１は、それらの信号に従っ
て、賞球ランプ５１および球切れランプ５２を点灯／滅
灯する。

【００４４】バッファ回路３５５として、例えば、汎用
のＣＭＯＳ−ＩＣである７４ＨＣ５４０が用いられる。
７４ＨＣ５４０のイネーブル端子には、常にローレベル
（ＧＮＤレベル）が与えられている。よって、各バッフ
ァの出力レベルは、入力レベルすなわち主基板３１から
の信号レベルに確定している。従って、ランプ制御基板
３５側から主基板３１側に信号が伝わる余地はない。た
とえ、ランプ制御基板３５内の回路に不正改造が加えら
れても、不正改造によって出力される信号が主基板３１
側に伝わることはない。

【００４５】従って、ランプ制御基板３５から主基板３
１に信号が与えらる可能性がある信号ラインをなくすこ
とができる。すなわち、主基板３１からランプ制御基板
３５への信号の一方向性が確実になり、主基板３１にお
ける遊技制御に対してランプ制御基板３５が影響を及ぼ
す可能性がなくなる。この結果、例えば、ランプ制御基
板３５において、主基板３１の基本回路５３に大当りを
生じさせるための不正信号を与えるような改造を行った
としても、不正信号を主基板３１に伝えることはできな
い

【００４６】図６は、主基板３１および音声を制御する
制御手段としての音声制御基板７０における信号送受信
部分を示すブロック図である。この実施の形態では、遊
技領域７の外側に設けられているスピーカ２７の音声出
力を指示するための音声制御コマンドおよび割込信号
が、主基板３１から音声制御基板７０に出力される。

【００４７】図６に示すように、音声制御コマンドおよ
び割込信号は、基本回路５３におけるＩ／Ｏポート部５
７の出力ポート５７５Ａ，５７５Ｂから出力される。音
声制御基板７０において、主基板３１からの各信号は、
バッファ回路７０５を介して音声制御用ＣＰＵ７０１に
入力する。なお、音声制御用ＣＰＵ７０１がＩ／Ｏポー
トを内蔵していない場合には、バッファ回路７０５と音
声制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けら
れる。そして、例えばディジタルシグナルプロセッサに
よる音声合成回路７０２は、音声制御用ＣＰＵ７０１の
指示に応じた音声や効果音を発生し音量切替回路７０３
に出力する。音量切替回路７０３は、音声制御用ＣＰＵ
７０１の出力レベルを、設定されている音量に応じたレ
ベルにして音量増幅回路７０４に出力する。音量増幅回
路７０４は、増幅した音声信号をスピーカ２７に出力す
る。なお、主基板３１において、出力ポート５７５Ａ，
５７５Ｂの外側に信号伝達方向規制手段としてのバッフ
ァ回路７１が設けられている。

【００４８】音声制御基板７０において、音声制御用Ｃ
ＰＵ７０１は、各音声制御コマンドに応じて定義されて
いる音声／効果音パターンに従って、音声合成回路７０
２に音声を出力させる。なお、音声／効果音パターン
は、音声制御用ＣＰＵ７０１の内蔵ＲＯＭまたは外付け
ＲＯＭに記憶されている。

【００４９】バッファ回路７０５として、例えば、汎用
のＣＭＯＳ−ＩＣである７４ＨＣ２５０が用いられる。
７４ＨＣ２５０のイネーブル端子には、常にローレベル
（ＧＮＤレベル）が与えられている。よって、各バッフ
ァの出力レベルは、入力レベルすなわち主基板３１から
の信号レベルに確定している。従って、音声制御基板７
０側から主基板３１側に信号が伝わる余地はない。たと
え、音声制御基板７０内の回路に不正改造が加えられて
も、不正改造によって出力される信号が主基板３１側に
伝わることはない。

【００５０】図７は、払出制御基板３７および球払出装
置９７の構成要素などの賞球に関連する構成要素を示す
ブロック図である。図７に示すように、満タンスイッチ
４８からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。満タンスイッチ４
８は、余剰玉受皿４の満タンを検出するスイッチであ
る。

【００５１】球切れスイッチ１８７（１８７ａ，１８７
ｂ）からの検出信号は、中継基板７２および中継基板７
１を介して主基板３１のＩ／Ｏポート５７に入力され
る。球切れ検出スイッチ１６７は球貯留タンク３８内の
補給球の不足を検出するスイッチであり、球切れスイッ
チ１８７は、払出球通路内の遊技球の有無を検出するス
イッチである。

【００５２】入賞があると、払出制御基板３７には、主
基板３１から賞球個数を示す賞球制御コマンドが入力さ
れる。賞球個数を示す賞球制御コマンドは、入力バッフ
ァ回路３７３を介してＩ／Ｏポート３７２ａに入力され
る。入力バッファ回路３７３における各バッファは、主
基板３１から払出制御基板３７へ向かう方向にのみ信号
を通過させることができる。従って、払出制御基板３７
側から主基板３１側に信号が伝わる余地はない。払出制
御基板３７内の回路に不正改造が加えられても、不正改
造によって出力される信号が主基板３１側に伝わること
はない。また、主基板３１において、賞球制御コマンド
を出力する出力ポート５７７，５７８の外側にバッファ
回路６８（不可逆生送信手段）が設けられている。この
ような構成によれば、外部から主基板３１の内部に入力
される信号が阻止されるので、払出制御基板３７から主
基板３１に信号が与えられる可能性がある信号ラインを
より確実になくすことができる。

【００５３】主基板３１のＣＰＵ５６は、球切れスイッ
チ１８７からの検出信号が球切れ状態を示しているか、
または、満タンスイッチ４８からの検出信号が満タン状
態を示していると、球払出禁止を指示する賞球制御コマ
ンドを送出する。球払出禁止を指示する賞球制御コマン
ドを受信すると、払出制御基板３７の払出制御用ＣＰＵ
３７１は、球払出処理を停止する。

【００５４】さらに、賞球カウントスイッチ３０１Ａお
よび球貸しカウントスイッチ３０１Ｂからの検出信号
も、中継基板７２および中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。また、賞球カウン
トスイッチ３０１Ａおよび球貸しカウントスイッチ３０
１Ｂは、球払出装置９７の賞球機構部分に設けられ、実
際に払い出された賞球を検出する。

【００５５】入賞があると、払出制御基板３７には、主
基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８
から賞球個数を示す賞球制御コマンドが入力される。出
力ポート５７７は８ビットのデータを出力し、出力ポー
ト５７８は１ビットのストローブ信号（ＩＮＴ信号）を
出力する。賞球個数を示す賞球制御コマンドは、入力バ
ッファ回路３７３を介してＩ／Ｏポート３７２ａに入力
される。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７
２ａを介して賞球制御コマンドを入力し、賞球制御コマ
ンドに応じて球払出装置９７を駆動して賞球払出を行
う。なお、この実施の形態では、払出制御用ＣＰＵ３７
１は、１チップマイクロコンピュータであり、少なくと
もＲＡＭが内蔵されている。

【００５６】払出制御用ＣＰＵ３７１は、出力ポート３
７２ｇを介して、貸し球数を示す球貸し個数信号をター
ミナル基板１６０に出力し、ブザー駆動信号をブザー基
板７５に出力する。ブザー基板７５にはブザーが搭載さ
れている。さらに、出力ポート３７２ｅを介して、エラ
ー表示用ＬＥＤ３７４にエラー信号を出力する。

【００５７】さらに、払出制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して、賞球カウントスイ
ッチ３０１Ａの検出信号の検出信号が入力される。払出
制御基板３７からの払出モータ２８９への駆動信号は、
出力ポート３７２ｃおよび中継基板７２を介して球払出
装置９７の賞球機構部分における払出モータ２８９に伝
えられる。また、払出制御基板３７から振分用ソレノイ
ド３１０への駆動信号は、出力ポート３７２ｄおよび中
継基板７２を介して球払出装置９７の振分用ソレノイド
３１０に伝えられる。

【００５８】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、球貸しスイッチおよび返
却スイッチが接続される。

【００５９】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が払出制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が払出制御基板３７を介して
与えられる。カードユニット５０と払出制御基板３７の
間では、ユニット操作信号（ＢＲＤＹ信号）、球貸し要
求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）
およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポ
ート３７２ｆを介してやりとりされる。

【００６０】パチンコ遊技機１の電源が投入されると、
払出制御基板３７の払出制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。カードユニッ
ト５０においてカードが受け付けられ、球貸しスイッチ
が操作され球貸しスイッチ信号が入力されると、カード
ユニット制御用マイクロコンピュータは、払出制御基板
３７にＢＲＤＹ信号を出力する。この時点から所定の遅
延時間が経過すると、カードユニット制御用マイクロコ
ンピュータは、払出制御基板３７にＢＲＱ信号を出力す
る。そして、払出制御基板３７の払出制御用ＣＰＵ３７
１は、ＢＲＱ信号に応じてえＸＳ信号をオンするととも
に、払出モータ２８９を駆動し、所定個の貸し球を遊技
者に払い出す。そして、払出が完了したら、払出制御用
ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号をオ
フ状態にする。

【００６１】以上のように、カードユニット５０からの
信号は全て払出制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。なお、主基板３１お
よび払出制御基板３７には、ソレノイドおよびモータや
ランプを駆動するためのドライバ回路が搭載されている
が、図７では、それらの回路は省略されている。

【００６２】この実施の形態では、主基板３１および払
出制御基板３７におけるＲＡＭは、バックアップ電源で
バックアップされている。すなわち、遊技機に対する電
力供給が停止しても、所定期間はＲＡＭの内容が保存さ
れる。そして、各ＣＰＵは、電源電圧の低下を検出する
と、所定の処理を行った後に電源復旧待ちの状態にな
る。また、電源投入時に、各ＣＰＵは、ＲＡＭにデータ
が保存されている場合には、保存データにもとづいて電
源断前の状態を復元する。

【００６３】図８は、払出制御基板３７および打球発射
を制御する制御手段としての発射制御基板９１における
信号送受信部分を示すブロック図である。図８に示すよ
うに、発射制御信号が、払出制御基板３７における出力
ポート５７７から発射制御基板９１に出力される。発射
制御基板９１において、払出制御基板３７からの発射制
御信号は、バッファ回路９１５を介して発射制御用ＣＰ
Ｕ９１１に入力する。なお、発射制御用ＣＰＵ９１１が
Ｉ／Ｏポートを内蔵していない場合には、バッファ回路
９１５と発射制御用ＣＰＵ９１１との間に、Ｉ／Ｏポー
トが設けられる。

【００６４】発射制御用ＣＰＵ９１１は、例えば、遊技
球を発射する球打ち動作および次の遊技球を発射する準
備である復旧・球補給動作の各期間における駆動モータ
９４の回転速度を制御する電圧を発生する。球打ち動作
期間では、操作ノブ５に対する回転操作角に対応して徐
々に増加する電圧を発生し、復旧・球補給動作期間で
は、あらかじめ定められた所定の電圧を発生する。

【００６５】タッチセンサ回路（図８において図示せ
ず）は、操作ノブ５に取り付けられた人体検出用の電極
（タッチセンサ）９３に人体が接触している間、発射許
可信号を発射制御用ＣＰＵ９１１に出力する。また、発
射制御用ＣＰＵ９１１には、主基板３１からの発射制御
信号が与えられる。発射制御用ＣＰＵ９１１は、発射制
御信号および発射許可信号がオンすると、球打ち動作期
間および復旧・球補給動作期間のシーケンス動作の切り
替えを制御するとともに、駆動モータ９４の駆動に必要
な駆動パターン信号および駆動電圧切替信号を発生す
る。

【００６６】バッファ回路９１５として、例えば、汎用
のＣＭＯＳ−ＩＣである７４ＨＣ２５０が用いられる。
７４ＨＣ２５０のイネーブル端子には、常にローレベル
（ＧＮＤレベル）が与えられている。

【００６７】図９は、遊技機の電源基板９１０の一構成
例を示すブロック図である。電源基板９１０は、主基板
３１、表示制御基板８０、音声制御基板７０、ランプ制
御基板３５および払出制御基板３７等の電気部品制御基
板と独立して設置され、遊技機内の各電気部品制御基板
および機構部品が使用する電圧を生成する。この例で
は、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１
Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、
バックアップ電源となるコンデンサ９１６は、ＤＣ＋５
Ｖすなわち各基板上のＩＣ等を駆動する電源のラインか
ら充電される。

【００６８】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５
Ｖを生成してコネクタ９１５に出力する。コネクタ９１
５は例えば中継基板に接続され、中継基板から各電気部
品制御基板および機構部品に必要な電圧の電力が供給さ
れる。

【００６９】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの電気部品制御基板のバックアップＲＡＭ（電源
バックアップされているＲＡＭすなわち記憶内容保持状
態となりうる記憶手段）に対して記憶状態を保持できる
ように電力を供給するバックアップ電源となる。また、
＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆
流防止用のダイオード９１７が挿入される。

【００７０】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【００７１】また、電源基板９１０には、第１の電源監
視回路を構成する電源監視用ＩＣ９０２が搭載されてい
る。電源監視用ＩＣ９０２は、ＶSL電源電圧を導入し、
ＶSL電源電圧を監視することによって電源断の発生を検
出する。具体的には、ＶSL電源電圧が所定値（この例で
は＋２２Ｖ）以下になったら、電源断が生ずることを知
らせるために電圧低下信号を出力する。なお、監視対象
の電源電圧は、各電気部品制御基板に搭載されている回
路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧
であることが好ましい。この例では、交流から直流に変
換された直後の電圧であるＶSLが用いられている。電源
監視用ＩＣ９０２からの電圧低下信号は、主基板３１や
払出制御基板３７等に供給される。

【００７２】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、各電気部品
制御基板上のＣＰＵが暫くの間動作しうる程度の電圧で
ある。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路
素子を駆動するための電圧（この例では＋５Ｖ）よりも
高く、また、交流から直流に変換された直後の電圧を監
視するように構成されているので、ＣＰＵが必要とする
電圧に対して監視範囲を広げることができる。従って、
より精密な監視を行うことができる。さらに、監視電圧
としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各
種スイッチに供給される電圧が＋１２Ｖであることか
ら、電源瞬断時のスイッチオン誤検出の防止も期待でき
る。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３
０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の
段階でそれの低下を検出できる。よって、＋１２Ｖ電源
の電圧が低下するとスイッチ出力がオン状態を呈するよ
うになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電
圧を監視して電源断を認識すれば、スイッチ出力がオン
状態を呈する前に電源復旧待ちの状態に入ってスイッチ
出力を検出しない状態となることができる。

【００７３】また、電源監視用ＩＣ９０２は、電気部品
制御基板とは別個の電源基板９１０に搭載されているの
で、第１の電源監視回路から複数の電気部品制御基板に
電圧低下信号を供給することができる。電圧低下信号を
必要とする電気部品制御基板が幾つあっても第１の電源
監視手段は１つ設けられていればよいので、各電気部品
制御基板における各電気部品制御手段が後述する復帰制
御を行っても、遊技機のコストはさほど上昇しない。

【００７４】なお、図９に示された構成では、電源監視
用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ
回路９１８，９１９を介してそれぞれの電気部品制御基
板（例えば主基板３１と払出制御基板３７）に伝達され
るが、例えば、１つの検出出力を中継基板に伝達し、中
継基板から各電気部品制御基板に同じ信号を分配する構
成でもよい。また、電圧低下信号を必要とする基板数に
応じたバッファ回路を設けてもよい。

【００７５】図１０は、各基板間の主要な信号の流れと
直流電力供給の様子を示すブロック図である。図１０に
示すように、電源基板９１０には、外部から交流電力が
供給される。この例ではＡＣ２４Ｖの交流電力が供給さ
れる。電源基板９１０には、ＡＣ２４Ｖから、例えば、
ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖを作成
する電源回路が搭載されている。そして、各直流電圧と
ＡＣ２４Ｖとのうちの必要な電圧を、主基板３１、ラン
プ制御基板３５、払出制御基板３７、音声制御基板７
０、表示制御基板８０および発射制御基板９１に供給す
る。なお、図１０に示された構成例では、主基板３１と
遊技用部品との間に主基板３１Ａが設けられている。

【００７６】図１１は、電源基板９１０から、各基板に
供給される直流電圧を示すブロック図である。図１１に
示すように、電源基板９１０には各種直流電圧を生成す
る電源回路が搭載される。なお、図１１には、直流電圧
のみが示されているが、必要に応じて、ＡＣ２４Ｖも各
基板に供給される。

【００７７】この実施の形態では、主基板３１には、Ｄ
Ｃ３０Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖが供給される。ラ
ンプ制御基板３５には、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ
１２ＶおよびＤＣ５Ｖが供給される。払出制御基板３７
には、ＤＣ３０Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖが供給さ
れる。そして、発射制御基板９１には、ＤＣ３０Ｖ、Ｄ
Ｃ１２ＶおよびＤＣ５Ｖが供給される。また、音声制御
基板７０には、ＤＣ１２およびＤＣ５Ｖが供給される。
表示制御基板８０には、ＤＣ１２ＶおよびＤＣ５Ｖが供
給される。

【００７８】図１１に示すように、各基板に供給される
電圧のグラウンド側は電源基板９１０において共通にと
られている。従って、各基板におけるグラウンドレベル
は共通である。すると、ある基板から他の基板に伝達さ
れる信号として、電圧レベルをそのまま使用することが
できる。グラウンドレベルが共通化されていない基板が
あると、そのような基板に対する信号伝達を行う場合に
は、フォトカプラ等の非接触式の情報伝達手段を用いる
必要がありコストアップの要因となる。しかし、この実
施の形態のように、全ての基板のグラウンドレベルが共
通化されている場合には、フォトカプラ等を用いる必要
はない。

【００７９】図１２は、電源監視および電源バックアッ
プのためのＣＰＵ５６周りの一構成例を示すブロック図
である。図１２に示すように、第１の電源監視回路（第
１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６
のマスク不能割込端子（ＮＭＩ端子）に接続されてい
る。第１の電源監視回路は、遊技機が使用する各種直流
電源のうちのいずれかの電源の電圧を監視して電源電圧
低下を検出する回路である。この実施の形態では、ＶSL
の電源電圧を監視して電圧値が所定値以下になるとロー
レベルの電圧低下信号を発生する。ＶSLは、遊技機で使
用される直流電圧のうちで最大のものであり、この例で
は＋３０Ｖである。従って、ＣＰＵ５６は、割込処理に
よって電源断の発生を確認することができる。なお、こ
の実施の形態では、第１の電源監視回路は、電源基板９
１０に搭載されている。

【００８０】図１２には、初期リセット回路６５も示さ
れているが、この実施の形態では、初期リセット回路６
５は、第２の電源監視回路（第２の電源監視手段）も兼
ねている。すなわち、リセットＩＣ６５１は、電源投入
時に、外付けのコンデンサの容量で決まる所定時間だけ
出力をローレベルとし、所定時間が経過すると出力をハ
イレベルにする。すなわち、リセット信号をハイレベル
に立ち上げてＣＰＵ５６を動作可能状態にする。また、
リセットＩＣ６５１は、第１の電源監視回路が監視する
電源電圧と等しい電源電圧であるＶSLの電源電圧を監視
して電圧値が所定値（第１の電源監視回路が電圧低下信
号を出力する電源電圧値よりも低い値）以下になるとロ
ーレベルの電圧低下信号を発生する。従って、ＣＰＵ５
６は、第１の電源監視回路からの電圧低下信号に応じて
所定の電力供給停止時処理を行った後、システムリセッ
トされる。なお、この実施の形態では、リセット信号と
第２の電源監視回路からの電圧低下信号とは同一の信号
である。

【００８１】図１２に示すように、リセットＩＣ６５１
からのリセット信号は、ＮＡＮＤ回路９４７に入力され
るとともに、反転回路（ＮＯＴ回路）９４４を介してカ
ウンタＩＣ９４１のクリア端子に入力される。カウンタ
ＩＣ９４１は、クリア端子への入力がローレベルになる
と、発振器９４３からのクロック信号をカウントする。
そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９
４５，９４６を介してＮＡＮＤ回路９４７に入力され
る。また、カウンタＩＣ９４１のＱ６出力は、フリップ
フロップ（ＦＦ）９４２のクロック端子に入力される。
フリップフロップ９４２のＤ入力はハイレベルに固定さ
れ、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力され
る。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９
４７の出力がＮＯＴ回路９４８を介して導入される。そ
して、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端
子に接続されている。このような構成によれば、電源投
入時に、ＣＰＵ５６のリセット端子に２回のリセット信
号（ローレベル信号）が与えられるので、ＣＰＵ５６
は、確実に動作を開始する。

【００８２】そして、例えば、第１の電源監視回路の検
出電圧（電圧低下信号を出力することになる電圧）を＋
２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖと
する。そのように構成した場合には、第１の電源監視回
路と第２の電源監視回路とは、同一の電源ＶSLの電圧を
監視するので、第１の電圧監視回路が電圧低下信号を出
力するタイミングと第２の電圧監視回路が電圧低下信号
を出力するタイミングの差を所望の所定期間に確実に設
定することができる。所望の所定期間とは、第１の電源
監視回路からの電圧低下信号に応じて電力供給停止時処
理を開始してから電力供給停止時処理が確実に完了する
までの期間である。

【００８３】この例では、第１の電源監視手段が検出信
号を出力することになる第１検出条件は＋３０Ｖ電源電
圧が＋２２Ｖにまで低下したことであり、第２の電源監
視手段が検出信号を出力することになる第２検出条件は
＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。
ただし、ここで用いられている電圧値は一例であって、
他の値を用いてもよい。

【００８４】ただし、監視範囲が狭まるが、第１の電圧
監視回路および第２の電圧監視回路の監視電圧として＋
５Ｖ電源電圧を用いることも可能である。その場合に
も、第１の電圧監視回路の検出電圧は、第２の電圧監視
回路の検出電圧よりも高く設定される。

【００８５】ＣＰＵ５６等の駆動電源である＋５Ｖ電源
から電力が供給されていない間、ＲＡＭの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電源が断しても内
容は保存される。そして、＋５Ｖ電源が復旧すると、初
期リセット回路６５からリセット信号が発せられるの
で、ＣＰＵ５６は、通常の動作状態に復帰する。そのと
き、必要なデータがバックアップされているので、停電
等からの復旧時には停電発生時の遊技状態に復帰するこ
とができる。

【００８６】なお、図１２では、電源投入時にＣＰＵ５
６のリセット端子に２回のリセット信号（ローレベル信
号）が与えられる構成が示されたが、リセット信号の立
ち上がりタイミングが１回しかなくても確実にリセット
解除されるＣＰＵを使用する場合には、符号９４１〜９
４９で示された回路素子は不要である。その場合、リセ
ットＩＣ６５１の出力がそのままＣＰＵ５６のリセット
端子に接続される。

【００８７】次に遊技機の動作について説明する。図１
３は、主基板３１におけるＣＰＵ５６が実行するメイン
処理を示すフローチャートである。遊技機に対する電源
が投入されると、メイン処理において、ＣＰＵ５６は、
まず、停電からの復旧時であったか否か確認する（ステ
ップＳ１）。停電からの復旧時であったか否かは、例え
ば、電源断時にバックアップＲＡＭ領域に設定される電
源断フラグによって確認される。

【００８８】停電からの復旧時であった場合には、バッ
クアップＲＡＭ領域のデータチェック（この例ではパリ
ティチェック）を行う（ステップＳ３）。不測の電源断
が生じた後に復旧した場合には、バックアップＲＡＭ領
域のデータは保存されていたはずであるから、チェック
結果は正常になる。チェック結果が正常でない場合に
は、内部状態を電源断時の状態に戻すことができないの
で、停電復旧時でない電源投入時に実行される初期化処
理を実行する（ステップＳ４，Ｓ２）。

【００８９】チェック結果が正常であれば、ＣＰＵ５６
は、内部状態を電源断時の状態に戻すための遊技状態復
旧処理を行うとともに（ステップＳ５）、電源断フラグ
をクリアする（ステップＳ６）。

【００９０】停電からの復旧時でない場合には、ＣＰＵ
５６は、通常の初期化処理を実行する（ステップＳ１，
Ｓ２）。その後、メイン処理では、タイマ割込フラグの
監視（ステップＳ６）の確認が行われるループ処理に移
行する。なお、ループ内では、表示用乱数更新処理（ス
テップＳ７）も実行される。

【００９１】なお、ここでは、ステップＳ１で停電から
の復旧か否かを確認し、停電からの復旧時であればパリ
ティチェックを行ったが、最初に、パリティチェックを
実行し、チェック結果が正常でなければ停電からの復旧
ではないと判断してステップＳ２の初期化処理を実行
し、チェック結果が正常であれば遊技状態復帰処理を行
ってもよい。すなわち、パリティチェックの結果をもっ
て停電からの復旧であるか否かを判断してもよい。

【００９２】また、停電復旧処理を実行するか否か判断
する場合に、すなわち、遊技状態を復旧するか否か判断
する際に、保存されていたＲＡＭデータにおける特別プ
ロセスフラグ等や始動入賞記憶数データによって、遊技
機が遊技待機状態（図柄変動中でなく、大当り遊技中で
なく、確変中でなく、また、始動入賞記憶がない状態）
であることが確認されたら、遊技状態復旧処理を行わず
に初期化処理を実行するようにしてもよい。

【００９３】通常の初期化処理では、図１４に示すよう
に、レジスタおよびＲＡＭのクリア処理（ステップＳ２
ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行
われた後に、２ｍｓ毎に定期的にタイマ割込がかかるよ
うにＣＰＵ５６に設けられているタイマレジスタの初期
設定（タイムアウトが２ｍｓであることと繰り返しタイ
マが動作する設定）が行われる（ステップＳ２ｃ）。す
なわち、ステップＳ２ｃで、タイマ割込を能動化する処
理と、タイマ割込インタバルを設定する処理とが実行さ
れる。

【００９４】従って、この実施の形態では、ＣＰＵ５６
の内部タイマが繰り返しタイマ割込を発生するように設
定される。この実施の形態では、繰り返し周期は２ｍｓ
に設定される。そして、図１５に示すように、タイマ割
込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセ
ットする（ステップＳ１１）。

【００９５】ＣＰＵ５６は、ステップＳ８において、タ
イマ割込フラグがセットされたことを検出すると、タイ
マ割込フラグをリセットするとともに（ステップＳ
９）、遊技制御処理を実行する（ステップＳ１０）。以
上の制御によって、この実施の形態では、遊技制御処理
は２ｍｓ毎に起動されることになる。なお、この実施の
形態では、タイマ割込処理ではフラグセットのみがなさ
れ、遊技制御処理はメイン処理において実行されるが、
タイマ割込処理で遊技制御処理を実行してもよい。

【００９６】図１６は、ステップＳ１０の遊技制御処理
を示すフローチャートである。遊技制御処理において、
ＣＰＵ５６は、まず、表示制御基板８０に送出される表
示制御コマンドをＲＡＭ５５の所定の領域に設定する処
理を行った後に（表示制御データ設定処理：ステップＳ
２１）、表示制御コマンドを出力する処理を行う（表示
制御データ出力処理：ステップＳ２２）。

【００９７】次いで、各種出力データの格納領域の内容
を各出力ポートに出力する処理を行う（データ出力処
理：ステップＳ２３）。また、ホール管理用コンピュー
タに出力される大当り情報、始動情報、確率変動情報な
どの出力データを格納領域に設定する出力データ設定処
理を行う（ステップＳ２４）。さらに、パチンコ遊技機
１の内部に備えられている自己診断機能によって種々の
異常診断処理が行われ、その結果に応じて必要ならば警
報が発せられる（エラー処理：ステップＳ２５）。

【００９８】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ２６）。

【００９９】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２７）。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機１を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う（ステッ
プＳ２８）。普通図柄プロセス処理では、７セグメント
ＬＥＤによる可変表示器１０を所定の順序で制御するた
めの普通図柄プロセスフラグに従って該当する処理が選
び出されて実行される。そして、普通図柄プロセスフラ
グの値は、遊技状態に応じて各処理中に更新される。

【０１００】さらに、ＣＰＵ５６は、スイッチ回路５８
を介して、ゲートセンサ１２、始動口センサ１７、カウ
ントセンサ２３および入賞口スイッチ１９ａ，２４ａの
状態を入力し、各入賞口や入賞装置に対する入賞があっ
たか否か判定する（スイッチ処理：ステップＳ２９）。
ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数
等の表示用乱数を更新する処理を行う（ステップＳ３
０）。

【０１０１】また、ＣＰＵ５６は、払出制御基板３７と
の間の信号処理を行う（ステップＳ３１）。すなわち、
所定の条件が成立すると払出制御基板３７に賞球制御コ
マンドを出力する。払出制御基板３７に搭載されている
払出制御用ＣＰＵは、賞球制御コマンドに応じて球払出
装置９７を駆動する。

【０１０２】以上のように、メイン処理には遊技制御処
理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ
５６の内部タイマが定期的に発生するタイマ割込にもと
づくタイマ割込処理で遊技制御処理に移行すべきか否か
を判定するためのフラグがセットされるので、遊技制御
処理の全てが確実に実行される。つまり、遊技制御処理
の全てが実行されるまでは、次回の遊技制御処理に移行
すべきか否かの判定が行われないので、遊技制御処理中
の全ての各処理が実行完了することは保証されている。

【０１０３】従来の一般的な遊技制御処理は、定期的に
発生する外部割込によって、強制的に最初の状態に戻さ
れていた。図１６に示された例に則して説明すると、例
えば、ステップＳ３１の処理中であっても、強制的にス
テップＳ２１の処理に戻されていた。つまり、遊技制御
処理中の全ての各処理が実行完了する前に、次回の遊技
制御処理が開始されてしまう可能性があった。

【０１０４】なお、ここでは、主基板３１のＣＰＵ５６
が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが
定期的に発生するタイマ割込にもとづくタイマ割込処理
でセットされるフラグに応じて実行されたが、定期的に
（例えば２ｍｓ毎）信号を発生するハードウェア回路を
設け、その回路からの信号をＣＰＵ５６の外部割込端子
に導入し、割込信号によって遊技制御処理に移行すべき
か否かを判定するためのフラグをセットするようにして
もよい。

【０１０５】そのように構成した場合にも、遊技制御処
理の全てが実行されるまでは、フラグの判定が行われな
いので、遊技制御処理中の全ての各処理が実行完了する
ことが保証される。

【０１０６】図１７は、電源基板９１０の第１の電源監
視回路からの電圧低下信号にもとづくＮＭＩに応じて実
行される停電発生ＮＭＩ処理の一例を示すフローチャー
トである。停電発生ＮＭＩ処理において、ＣＰＵ５６
は、まず、割込禁止に設定する（ステップＳ４１）。停
電発生ＮＭＩ処理ではＲＡＭ内容の保存を確実にするた
めにチェックサムの生成処理を行う。その処理中に他の
割込処理が行われたのではチェックサムの生成処理が完
了しないうちにＣＰＵが動作し得ない電圧にまで低下し
てしまうことがことも考えられるので、まず、他の割込
が生じないような設定がなされる。なお、停電発生ＮＭ
Ｉ処理におけるステップＳ４３〜Ｓ４９は、電力供給停
止時処理の一例である。

【０１０７】なお、割込処理中では他の割込がかからな
いような仕様のＣＰＵを用いている場合には、ステップ
Ｓ４１の処理は不要である。

【０１０８】次いで、ＣＰＵ５６は、電源断フラグが既
にセットされているか否か確認する（ステップＳ４
２）。電源断フラグが既にセットされていれば、以後の
処理を行わない。電源断フラグがセットされていなけれ
ば、以下の電力供給停止時処理を実行する。すなわち、
ステップＳ４３からステップＳ４９の処理を実行する。

【０１０９】まず、各レジスタの内容をバックアップＲ
ＡＭ領域に格納する（ステップＳ４３）。さらに、バッ
クアップＲＡＭ領域のバックアップチェックデータ領域
に適当な初期値を設定し（ステップＳ４４）、初期値お
よびバックアップＲＡＭ領域のデータについて順次排他
的論理和をとって（ステップＳ４５）、最終的な演算値
をバックアップパリティデータ領域に設定する（ステッ
プＳ４６）。その後、電源断フラグをセットする（ステ
ップＳ４７）。また、ＲＡＭアクセス禁止状態にする
（ステップＳ４８）。電源電圧が低下していくときに
は、各種信号線のレベルが不安定になってＲＡＭ内容が
化ける可能性があるが、このようにＲＡＭアクセス禁止
状態にしておけば、バックアップＲＡＭ内のデータが化
けることはない。そして、全ての出力ポートをオフ状態
にする（ステップＳ４９）。

【０１１０】次いで、ＣＰＵ５６は、ループ処理にはい
る。すなわち、何らの処理もしない状態になる。従っ
て、図１２に示されたリセットＩＣ６５１からのリセッ
ト信号によって外部から動作禁止状態にされる前に、内
部的に動作停止状態になる。よって、電源断時に確実に
ＣＰＵ５６は動作停止する。その結果、上述したＲＡＭ
アクセス禁止の制御および動作停止制御によって、電源
電圧が低下していくことに伴って生ずる可能性がある異
常動作に起因するＲＡＭの内容破壊等を確実に防止する
ことができる。

【０１１１】なお、この実施の形態では、停電発生ＮＭ
Ｉ処理では最終部でプログラムをループ状態にしたが、
ホールト（ＨＡＬＴ）命令を発行するように構成しても
よい。

【０１１２】また、ＲＡＭアクセス禁止にする前にセッ
トされる電源断フラグは、上述したように、電源投入時
において停電からの復旧か否かを判断する際に使用され
る。また、ステップＳ４１からＳ４９の処理は、第２の
電源監視手段が電圧低下信号を発生する前に完了する。
換言すれば、第２の電源監視手段が電圧低下信号を発生
する前に完了するように、第１の電圧監視手段および第
２の電圧監視手段の検出電圧の設定が行われている。

【０１１３】この実施の形態では、電力供給停止時処理
開始時に、電源断フラグの確認が行われる。そして、電
源断フラグが既にセットされている場合には電力供給停
止時処理を実行しない。上述したように、電源断フラグ
は、電力供給停止時処理が完了したことを示すフラグで
ある。従って、例えば、リセット待ちのループ状態で何
らかの原因で再度ＮＭＩが発生したとしても、電力供給
停止時処理が重複して実行されてしまうようなことはな
い。

【０１１４】ただし、割込処理中では他の割込がかから
ないような仕様のＣＰＵを用いている場合には、ステッ
プＳ４２の判断は不要である。

【０１１５】図１８は、バックアップパリティデータ作
成方法を説明するための説明図である。ただし、図１８
に示す例では、簡単のために、バックアップデータＲＡ
Ｍ領域のデータのサイズを３バイトとする。電源電圧低
下にもとづく停電発生処理において、図１８（Ａ）に示
すように、バックアップチェックデータ領域に、初期デ
ータ（この例では００Ｈ）が設定される。次に、「００
Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と
「１６Ｈ」の排他的論理和がとられる。さらに、その結
果と「ＤＦＨ」の排他的論理和がとられる。そして、そ
の結果（この例では「３９Ｈ」）がバックアップパリテ
ィデータ領域に設定される。

【０１１６】電源が再投入されたときには、停電復旧処
理においてパリティ診断が行われるが、図１８（Ｂ）は
パリティ診断の例を示す説明図である。バックアップ領
域の全データがそのまま保存されていれば、電源再投入
時に、図１８（Ａ）に示すようなデータがバックアップ
領域に設定されている。

【０１１７】ステップＳ５１の処理において、ＣＰＵ５
６は、バックアップＲＡＭ領域のバックアップパリティ
データ領域に設定されていたデータ（この例では「３９
Ｈ」）を初期データとして、バックアップデータ領域の
各データについて順次排他的論理和をとる処理を行う。
バックアップ領域の全データがそのまま保存されていれ
ば、最終的な演算結果は、「００Ｈ」、すなわちバック
アップチェックデータ領域に設定されているデータと一
致する。バックアップＲＡＭ領域内のデータにビット誤
りが生じていた場合には、最終的な演算結果は「００
Ｈ」にならない。

【０１１８】よって、ＣＰＵ５６は、最終的な演算結果
とバックアップチェックデータ領域に設定されているデ
ータとを比較して、一致すればパリティ診断正常とす
る。一致しなければ、パリティ診断異常とする。

【０１１９】以上のように、この実施の形態では、遊技
制御手段には、遊技機の電源が断しても、所定期間電源
バックアップされる記憶手段（この例ではバックアップ
ＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体
的にはＣＰＵ５６が実行するプログラム）は、記憶手段
がバックアップ状態にあればバックアップデータにもと
づいて遊技状態を回復させる遊技状態復旧処理（ステッ
プＳ５）を行うように構成される。

【０１２０】この実施の形態では、図９に示されたよう
に電源基板９１０に第１の電源監視手段が搭載され、図
１２に示されたように主基板３１に第２の電源監視手段
が搭載されている。そして、電源電圧が低下していくと
きに、第２の電源監視手段（この例ではリセットＩＣ６
５１）が電圧低下信号（システムリセット信号）を発生
する時期は、第１の電源監視手段（この例では電源監視
用ＩＣ９０２）が電圧低下信号を発生する時期よりも後
になるように設定されている。

【０１２１】すると、ＣＰＵ５６は、第１の電源監視手
段（電源監視用ＩＣ９０２）からの電圧低下信号にもと
づいて停電発生処理（電力供給停止時処理）を実行した
後にループ状態に入るのであるが、ループ状態におい
て、リセット状態に入ることになる。すなわち、ＣＰＵ
５６の動作が完全に停止する。ループ状態においては＋
５Ｖ電源電圧値が徐々に低下するので入出力状態が不定
になるが、ＣＰＵ５６はリセット状態になるので、不定
データにもとづいて異常動作してしまうことは防止され
る。

【０１２２】このように、この実施の形態では、ＣＰＵ
５６が、第１の電源監視手段からの検出出力の入力に応
じてループ状態に入るとともに、第２の電源監視手段か
らの検出出力の入力に応じてシステムリセットされるよ
うに構成したので、電源断時に確実なデータ保存を行う
ことができ、遊技者に不利益がもたらされることを防止
することができる。

【０１２３】なお、この実施の形態では、第１の電源監
視回路と第２の電源監視回路とが、同一の電源電圧を監
視しているが、異なる電源電圧を監視してもよい。例え
ば、電源基板９１０の第１の電源監視回路が＋３０Ｖ電
源電圧を監視し、主基板３１の第２の電源監視回路が＋
５Ｖ電源電圧を監視してもよい。そして、第２の電源監
視回路がローレベルの電圧低下信号を発生するタイミン
グは第１の電源監視回路が電圧低下信号を発生するタイ
ミングに対して遅くなるように、主基板３１の第２の電
源監視回路のしきい値レベル（電圧低下信号を発生する
電圧レベル）が設定される。例えば、しきい値は４．２
５Ｖである。４．２５Ｖは、通常時の電圧より低いが、
ＣＰＵ５６が暫くの間動作しうる程度の電圧である。

【０１２４】また、上記の実施の形態では、ＣＰＵ５６
は、マスク不能割込端子（ＮＭＩ端子）を介して電源基
板からの第１の電圧低下信号（第１の電源監視手段から
の電圧低下信号）を検知したが、第１の電圧低下信号を
マスク可能割込割込端子（ＩＲＱ端子）に導入してもよ
い。その場合には、割込処理（ＩＲＱ処理）で電力供給
停止時処理が実行される。

【０１２５】図１９は、音声制御基板７０におけるより
詳細な回路構成例を示すブロック図である。図１９に示
すように、この実施の形態では、音声制御基板７０に対
して、電源基板９１０からＤＣ１２ＶおよびＤＣ５Ｖが
供給されている。

【０１２６】電源基板９１０からのＤＣ１２Ｖは、ノイ
ズフィルタ７１１を介してＶDD（＋１２Ｖ電源）とな
る。また、ＶDDは、三端子レギュレータ７１２にも供給
される。三端子レギュレータ７１２は、＋１２Ｖから＋
５Ｖ電圧（ＡＶcc）を作成する。ＡＶccは、アナログ＋
５Ｖ電源となる。

【０１２７】図１９に示す構成では、音声制御用ＣＰＵ
７０１は、バッファ回路７０５Ｂを介して入力した割込
信号（ＩＮＴ信号）に応じて入力バッファ７０５Ａを介
して音声制御コマンドを取り込む。そして、音声制御コ
マンドに応じてあらかじめ決められている音声パターン
を指定するための情報を音声合成回路（音声合成用ＬＳ
Ｉ）７０２に出力する。この例では、情報伝達のため
に、ＳＣＬＫ信号、ＳＩ信号、ＳＩＲＱ信号、ＳＲＤＹ
信号およびＳＩＡＫ信号が用いられている。ＳＣＬＫ信
号、ＳＩ信号、ＳＩＲＱ信号、ＳＲＤＹ信号は、トラン
ジスタ回路７２１，７２２，７２３，７２４，７２５を
介して、音声制御用ＣＰＵ７０１から音声合成回路７０
２に伝達される。なお、トランジスタ回路７２２，７２
３，７２４，７２５の構成は、トランジスタ回路７２１
の構成と同じである。また、ＳＩＡＫ信号は、トランジ
スタ回路７２６を介して音声合成回路７０２から音声制
御用ＣＰＵ７０１に伝達される。なお、トランジスタ回
路７２６の構成はトランジスタ回路７２１の構成と同じ
であるが、信号入出力の方向が逆になっている。

【０１２８】音声合成回路７０２は、音声制御用ＣＰＵ
７０１から情報を入力すると、入力した情報に応じて、
ＲＯＭ（図示せず）に格納されているパターンデータを
読み出し、音声信号を出力する。

【０１２９】トランジスタ回路７２１，７２２，７２
３，７２４，７２５，７２６は、電源変換回路の役割を
果たす。すなわち、音声制御用ＣＰＵ７０１は、Ｖcc
（ディジタル＋５Ｖ）で駆動されているが、音声合成回
路７０２は、ＡＶcc（アナログ＋５Ｖ）で駆動されてい
る。従って、音声制御用ＣＰＵ７０１と音声合成回路７
０２との間でやりとりされる信号は、トランジスタ回路
７２１，７２２，７２３，７２４，７２５，７２６によ
ってＡＶccで駆動される信号に変換される。

【０１３０】音声合成回路７０２からの音声信号は、音
量切替回路７０３でレベル調整された後に、増幅回路７
０４Ａ，７０５Ｂを介してスピーカ２７に供給される。

【０１３１】この実施の形態では、アナログ＋５Ｖは、
音声制御基板７０において、それよりも高電位である＋
１２Ｖ電源から作成されている。すなわち、より高い電
圧を供給することができる電源からアナログ＋５Ｖが生
成されている。また、各ディジタルＩＣを駆動するため
のＤＣ５Ｖと、アナログ処理系で用いられる＋５Ｖとは
別系統になっている。よって、スピーカ２７を駆動する
際に比較的大きな電流が流れ、アナログ処理系で用いら
れる＋５Ｖに変動が生じたとしても、その影響が電源を
介して各ディジタルＩＣに伝わることはない。

【０１３２】図２０は、表示制御基板８０のより詳細な
構成例を示すブロック図である。図２０に示すように、
この実施の形態では、表示制御基板８０に対して、電源
基板９１０からＤＣ１２ＶおよびＤＣ５Ｖが供給されて
いる。

【０１３３】電源基板９１０からのＤＣ１２Ｖは、ノイ
ズフィルタ７１１を介してＶDD（＋１２Ｖ電源）とな
る。また、ＶDDは、三端子レギュレータ７１２にも供給
される。三端子レギュレータ７１２は、＋１２Ｖから＋
５Ｖ電圧（ＡＶcc）を作成する。ＡＶccは、アナログ＋
５Ｖ電源となる。

【０１３４】図２０に示す構成では、表示制御用ＣＰＵ
１０１は、バッファ回路１０５Ｂを介して入力した割込
信号（ＩＮＴ信号）に応じて入力バッファ１０５Ａを介
して表示制御コマンドを取り込む。表示制御用ＣＰＵ１
０１は、受信した表示制御コマンドに応じてＶＤＰ１０
３に表示制御のための情報を出力する。ＶＤＰ１０３
は、その情報に応じて、必要ならばＲＯＭ（図示せず）
に格納されている背景データやキャラクタデータを読み
出し、可変表示部に表示されるべき画像のＲ，Ｇ，Ｂ信
号および同期信号を生成する。なお、この例では１つの
ＶＤＰ１０３が設けられているが、複数個のＶＤＰを用
いてもよい。

【０１３５】ＶＤＰ１０３からのＲ，Ｇ，Ｂ信号は、ト
ランジスタ回路１２１，１２２，１２３およびノイズフ
ィルタ１３１，１３２，１３３を介して、可変表示部を
実現する液晶表示装置に供給される。また、ＶＤＰ１０
３からの同期信号も液晶表示装置に供給される。

【０１３６】トランジスタ回路１２１，１２２，１２３
は、増幅作用を果たすとともに電源変換回路の役割を果
たす。すなわち、ＶＤＰ１０３からのＲ，Ｇ，Ｂ信号
は、トランジスタ回路１２１，１２２，１２３によって
ＡＶccで駆動される信号に変換される。

【０１３７】この実施の形態では、アナログ＋５Ｖは、
表示制御基板８０において、それよりも高電位である＋
１２Ｖ電源からアナログ＋５Ｖが作成されている。すな
わち、より高い電圧を供給することができる電源からア
ナログ＋５Ｖが生成されている。また、各ディジタルＩ
Ｃを駆動するためのＤＣ５Ｖと、アナログ処理系で用い
られる＋５Ｖとは別系統になっている。よって、アナロ
グ処理系で用いられる＋５Ｖに変動が生じたとしても、
その影響が電源を介して各ディジタルＩＣに伝わること
はない。また、可変表示部等のアナログ部品を駆動する
回路にノイズがのったとしても、電源を介してディジタ
ルＩＣ回路側に伝わってしまう可能性はない。

【０１３８】なお、上記の実施の形態では、音声制御基
板７０および表示制御基板８０において、基板上の各デ
ィジタルＩＣを駆動するための電圧（この例では＋５
Ｖ）とは異なる電圧（この例では＋１２Ｖ）からアナロ
グ処理系で用いられる電源電圧を作成するアナログ処理
系電圧作成手段が設けられている場合を例示したが、他
の基板において、アナログ処理系電圧作成手段が設けら
れていてもよい。また、アナログ処理系電圧作成手段と
して三端子レギュレータを例示したが、アナログ処理系
電圧作成手段は、他の回路構成を用いても実現すること
ができる。

【０１３９】また、上記の実施の形態では、直流電圧か
らアナログ処理系で用いられる電源電圧を作成したが、
交流電圧からアナログ処理系で用いられる電源電圧を作
成してもよい。その場合には、例えば、電源基板９１０
から供給されるＡＣ２４Ｖを整流した後にレギュレータ
で所望の電圧のアナログ処理系で用いられる電源電圧が
作成される。

【０１４０】図９に示されたように、電源基板９１０に
は、第１の電源監視手段を構成する電源監視用ＩＣ９０
２が搭載されている。第１の電源監視手段は、遊技機本
来の遊技制御に関わるものではなく、電源断時にデータ
を保存するための処理を行うための手段である。そのよ
うな付加的手段を電源基板９１０に搭載すれば、図９に
示されたように、制御信号（この例では電圧低下信号）
をいずれの電気部品制御基板にも供給することができ
る。すなわち、制御信号を必要とする基板が幾つあって
も第１の電源監視手段は１つ設けられればよい。その結
果、遊技機のコスト増を抑制することができる。

【０１４１】なお、電源基板９１０に搭載可能な手段は
電源監視手段に限られず、他の付加的手段を電源基板９
１０に搭載してもよい。例えば、図２１に示すように、
設定スイッチ９３１を搭載してもよい。設定スイッチ９
３１は、例えば、遊技制御手段が遊技者の有利度を設定
するためのスイッチである。例えばパチンコ遊技機で
は、大当り確率を設定するために用いられる。設定スイ
ッチ９３１を電源基板９１０に搭載すれば、主基板３１
にスイッチを設ける必要はなく、一般にカバーで覆われ
ている主基板３１を操作することなく容易にスイッチ設
定変更を行うことができる。

【０１４２】また、図２２に示すように、電源基板９１
０にリセットスイッチ９３２を搭載してもよい。リセッ
トスイッチ９３２の出力は電気部品制御基板に送られ
る。例えば、球払出装置９７に一時的な球詰まりが生じ
た場合に遊技店員がそれを解除した後にリセットスイッ
チ９３２を押下して、払出制御を復旧させる等の目的で
使用することができる。リセットスイッチ９３２を電源
基板９１０に搭載すれば、払出制御基板３７等にスイッ
チを設ける必要はなく、一般にカバーで覆われている払
出制御基板３７等を操作することなく容易にスイッチ設
定変更を行うことができる。また、１箇所から複数の電
気部品制御基板にリセット信号を供給できる。

【０１４３】また、図２２には、スイッチ９３３も示さ
れている。スイッチ９３３がオフ状態とされると電源基
板９１０にＡＣ電力（例えばＡＣ２４Ｖ）が供給されな
くなるので、遊技機は電力供給遮断状態になる。スイッ
チ９３３がオン状態とされると電源基板９１０にＡＣ電
力（例えばＡＣ２４Ｖ）が供給されるようになるので、
遊技機は電力供給可能状態になる。すなわち、スイッチ
９３３を電源スイッチとして使用できる。

【０１４４】さらに、リセットスイッチ９３２をバック
アップＲＡＭのクリア用のリセットスイッチとして使用
することもできる。例えば、リセットスイッチ９３２の
出力を、バックアップＲＡＭを有する電気部品制御基板
に供給しておく。そして、それらの電気部品制御基板に
搭載されているＣＰＵが実行するプログラムを、初期化
処理においてリセットスイッチ９３２のオンを検出する
と、バックアップＲＡＭ領域もクリアするように構成す
る。従って、例えば、ＡＣ２４Ｖが電力供給可能な状態
でスイッチ９３３がオフ状態からオン状態に切り替えら
れることによって電力供給が開始され、かつ、そのとき
にリセットスイッチ９３２が押下された状態であれば、
バックアップＲＡＭにデータが保存されている場合であ
っても、その内容をクリアすることができる。また、リ
セットスイッチ非押下の状態で電力供給が開始される
と、バックアップＲＡＭのクリア処理は行われない。

【０１４５】また、スイッチ９３３をバックアップＲＡ
Ｍのクリア処理を行うか否か決めるためのスイッチとし
て使用してもよい。例えば、遊技機に対して外部から電
源供給されている状態でスイッチ９３３がオン状態から
オフ状態に切り替えられると、バックアップＲＡＭを有
する電気部品制御基板の電気部品制御手段は、バックア
ップＲＡＭのクリア処理を行う。また、スイッチ９３３
がオン状態で遊技機に対する電力供給が断たれたときに
は、既に説明したような電源断時処理（電力供給停止時
処理）を行ってバックアップＲＡＭのデータ保存処理を
行う。なお、この場合には、スイッチ９３３の出力が、
電気部品制御手段に導入される。

【０１４６】以上のように、上記の各実施の形態では、
電源基板９１０に種々の付加的機能をを実現するための
手段が搭載されているので、そこから各電気部品制御基
板に信号を供給したり、電気部品制御基板を操作するこ
となく便利機能を実現できる。その結果、遊技機のコス
ト増なく種々の付加的機能が実現される。

【０１４７】なお、上記の各実施の形態における基板構
成（主基板３１、ランプ制御基板３５、払出制御基板３
７、音声制御基板７０、表示制御基板８０および発射制
御基板９１）すなわち各制御手段の構成は一例であっ
て、遊技機の形態に応じた他の構成がとられた場合であ
っても本発明を適用することができる。

【０１４８】また、上記の実施の形態では、入賞に応じ
て遊技球が払い出される遊技機を例にとったが、実際に
遊技球を払い出す遊技機のみならず、遊技球の払出に代
えて得点の加算を行うような遊技機にも本発明を適用で
きる。

【０１４９】

【発明の効果】以上のように、本発明によれば、遊技機
を、遊技機に設けられる電気部品を制御するための処理
を行う電気部品制御手段を搭載した電気部品制御基板
と、電気部品制御基板とは異なる基板であって遊技機で
使用される電圧を作成する電源基板とを備え、電源基板
には電圧を作成するための回路の他に電気部品制御手段
が行う処理に影響を及ぼす要素が搭載されている構成と
したので、コストを上昇させることなく遊技機における
付加的な機能を実現できる効果がある。

【０１５０】電気部品制御手段が行う処理に影響を及ぼ
す要素が、遊技機で使用される所定電位電源を監視し第
１検出条件が成立した場合に電気部品制御手段に対して
検出信号を出力する第１の電源監視手段である場合に
は、電源状況に応じた制御を行うように構成されている
遊技機において、そのような制御を行うべきタイミング
を容易に認識できる。

【０１５１】電気部品制御手段が、第１の電源監視手段
からの検出信号により所定の電力供給停止時処理を行う
ように構成されて場合には、遊技状態回復に必要なデー
タを保存する処理等の電力供給停止時に行うことが好ま
しい処理を確実に実行開始できる。

【０１５２】電気部品制御手段が、第２の電源監視手段
からの検出信号の入力に応じてシステムリセットされる
ように構成されて場合には、電源電圧が低下していくと
きの不安定期間でシステムリセットされるので、電気部
品制御手段が所定の電力供給停止時処理を完了した後に
電気部品制御手段の動作を停止させることができるの
で、電源電圧低下時にデータを破壊したりしないように
することができる。

【０１５３】第１の電源監視手段と第２の電源監視手段
とが同一の所定電位電源の電圧を監視し、第２の電源監
視手段が検出信号を出力することになる所定電位電源の
電圧は第１の電源監視手段が検出信号を出力することに
なる電圧よりも低いように構成されている場合には、同
一の電源電圧を監視することから、第１の電圧監視手段
が電圧低下信号を出力するタイミングと第２の電圧監視
手段が電圧低下信号を出力するタイミングの差である所
定期間を所望の値に確実に設定することができる。

【０１５４】電力供給停止時処理に、電力供給停止直前
の内容を保持することが可能な記憶手段に電力供給再開
時に制御を再開することが可能なデータを保存するため
の処理が含まれる場合には、遊技状態回復に必要なデー
タを確実に保存して電源復旧時に制御を再開する構成が
低コストで実現される。

【０１５５】第１の電源監視手段からの検出信号が複数
の電気部品制御手段に出力され、第１検出条件が複数の
電気部品制御手段について同じであるように構成されて
いる場合には、電圧低下を示す検出出力を必要とする電
気部品制御手段が幾つあっても第１の電源監視手段は１
つ設けられていればよいので、各電気部品制御手段が電
源復帰制御を行っても遊技機のコストはさほど上昇しな
い。また、電圧低下を示す検出出力の出力制御が容易で
ある。

【０１５６】電気部品制御手段がマイクロコンピュータ
を含み、マイクロコンピュータをリセットするための検
出信号を出力する第２の電源監視手段が、マイクロコン
ピュータを搭載した電気部品制御基板に備えられている
ように構成されている場合には、それぞれの電気部品制
御手段にふさわしいタイミングで検出出力を発生する制
御を容易に実現することができる。

【０１５７】電気部品制御手段が行う処理に影響を及ぼ
す要素が、電力を供給するか遮断するかを切り替えるた
めの電源スイッチである場合には、電源基板のみに対す
る操作によって電源を遮断したり投入することができ、
例えば遊技店において遊技店員が故障回復させるための
処理が容易になる効果がある。

【０１５８】また、電気部品制御手段が行う処理に影響
を及ぼす要素が、記憶手段の記憶内容をクリアするため
のリセットスイッチである場合には、電源基板のみに対
する操作によってリセット操作を行うことができるの
で、電源バックアップされている記憶手段のクリア処理
を容易に行うことができる。

【０１５９】そして、一般に遊技機において複数種類の
電圧が用いられるので電源基板には複数種類の電圧を生
成する回路が搭載されていることが好ましいが、電源基
板にはマイクロコンピュータは搭載されていないので、
複数種類の電圧を生成する回路において生じやすいノイ
ズの影響がマイクロコンピュータに与えられるというこ
とはない。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた正面図であ
る。

【図２】 パチンコ遊技機の裏面に配置されている各基
板を示す説明図である。

【図３】 パチンコ遊技機の機構板を背面からみた背面
図である。

【図４】 主基板における回路構成の一例を示すブロッ
ク図である。

【図５】 主基板およびランプ制御基板における信号送
受信部分を示すブロック図である。

【図６】 主基板および音声制御基板における信号送受
信部分を示すブロック図である。

【図７】 払出制御基板および球払出装置の構成要素な
どの賞球に関連する構成要素を示すブロック図である。

【図８】 主基板および発射制御基板における信号送受
信部分を示すブロック図である。

【図９】 電源基板の一構成例を示すブロック図であ
る。

【図１０】 各基板間の主要な信号の流れと直流電力供
給の様子を示すブロック図である。

【図１１】 電源基板から各基板に供給される直流電圧
を示すブロック図である。

【図１２】 電源監視および電源バックアップのための
ＣＰＵ周りの一構成例を示すブロック図である。

【図１３】 主基板におけるＣＰＵが実行するメイン処
理を示すフローチャートである。

【図１４】 初期化処理を示すフローチャートである。

【図１５】 ２ｍｓタイマ割込処理を示すフローチャー
トである。

【図１６】 遊技制御処理を示すフローチャートであ
る。

【図１７】 停電発生ＮＭＩ処理を示すフローチャート
である。

【図１８】 バックアップパリティデータ作成方法を説
明するための説明図である。

【図１９】 音声制御基板におけるより詳細な回路構成
例を示すブロック図である。

【図２０】 表示制御基板のより詳細な構成例を示すブ
ロック図である。

【図２１】 電源基板の他の構成例を示すブロック図で
ある。

【図２２】 電源基板のさらに他の構成例を示すブロッ
ク図である。

【符号の説明】

３１ 遊技制御基板（主基板） ３５ ランプ制御基板 ３７ 払出制御基板 ５３ 基本回路 ７０ 音声制御基板 ８０ 表示制御基板 ９１ 発射制御基板 ９０２ 電源監視用ＩＣ ９１０ 電源基板 ９３１ 設定スイッチ ９３２ リセットスイッチ ９３３ スイッチ

フロントページの続き (56)参考文献 特開 平11−4947（ＪＰ，Ａ) 特開 平６−285231（ＪＰ，Ａ) 特開 平５−317505（ＪＰ，Ａ) 特開 平６−223208（ＪＰ，Ａ) 特開 平10−3331（ＪＰ，Ａ) 特開2000−279579（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) A63F 7/02 304 A63F 7/02 334

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 遊技盤に遊技領域が設けられ、遊技領域
   に設けられている入賞領域への遊技球の入賞に応じてあ
   らかじめ定められた価値を遊技者に付与する遊技機であ
   って、 遊技機に設けられる電気部品を制御するための処理を行
   う電気部品制御手段を搭載した電気部品制御基板と、 前記電気部品制御基板とは異なる基板であって、遊技機
   で使用される電圧を作成する電源基板とを備え、前記電気部品制御手段はマイクロコンピュータを含み、 前記マイクロコンピュータは、遊技機で使用される所定
   電位電源を監視し検出条件が成立した場合にマイクロコ
   ンピュータに対して検出信号を出力する電源監視手段か
   らの該検出信号により、電力供給停止直前の内容を保持
   することが可能な記憶手段に、電力供給再開時に制御を
   再開することが可能なデータを保存するための処理を行
   い、 前記電源基板には、電力を供給するか遮断するかを切り
   替えるための電源スイッチと、前記記憶内容をクリアさ
   せるためのリセットスイッチとが搭載され、前記マイクロコンピュータは、前記電源スイッチのオン
   により電力供給が開始されたときに前記リセットスイッ
   チのオンを検出すると、前記記憶手段の内容をクリアす
   る処理を行う ことを特徴とする遊技機。
2. 【請求項２】 前記電源監視手段が監視する所定電位電
   源と同一、または異なる電位電源を監視し、前記電源監
   視手段における前記検出条件の成立から少なくとも電力
   供給停止時処理の実行が完了した後に成立するように設
   定された第２検出条件が成立した場合に検出信号を出力
   する第２の電源監視手段を備え、マイクロコンピュータ は、前記第２の電源監視手段から
   の検出信号の入力に応じてシステムリセットされる請求
   項１記載の遊技機。
3. 【請求項３】 前記電源監視手段と前記第２の電源監視
   手段とは同一の所定電位電源の電圧を監視し、前記第２
   の電源監視手段が検出信号を出力することになる所定電
   位電源の電圧は前記電源監視手段が検出信号を出力する
   ことになる電圧よりも低い請求項２記載の遊技機。
4. 【請求項４】 マイクロコンピュータをリセットするた
   めの検出信号を出力する前記第２の電源監視手段は、前
   記マイクロコンピュータを搭載した電気部品制御基板に
   備えられている請求項２または請求項３記載の遊技機。
5. 【請求項５】 複数個の電気部品制御基板が備えられ、前記 電源監視手段からの検出信号は前記複数個の電気部
   品制御基板のうちの複数に出力され、前記 検出条件は、それら複数の電気部品制御基板につい
   て同じである請求項１から請求項４のうちのいずれかに
   記載の遊技機。