JP4919552B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP4919552B2 JP4919552B2 JP2001225206A JP2001225206A JP4919552B2 JP 4919552 B2 JP4919552 B2 JP 4919552B2 JP 2001225206 A JP2001225206 A JP 2001225206A JP 2001225206 A JP2001225206 A JP 2001225206A JP 4919552 B2 JP4919552 B2 JP 4919552B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- power supply
- command
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 444
- 230000008569 process Effects 0.000 claims description 439
- 238000012545 processing Methods 0.000 claims description 132
- 238000011084 recovery Methods 0.000 claims description 52
- 238000013500 data storage Methods 0.000 claims description 38
- 230000004044 response Effects 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 10
- 239000000872 buffer Substances 0.000 description 93
- 230000005540 biological transmission Effects 0.000 description 54
- 238000001514 detection method Methods 0.000 description 47
- 238000010586 diagram Methods 0.000 description 38
- 238000012544 monitoring process Methods 0.000 description 37
- 230000015654 memory Effects 0.000 description 35
- 230000007246 mechanism Effects 0.000 description 19
- 238000004364 calculation method Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 15
- 238000005034 decoration Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000013481 data capture Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000010977 unit operation Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Landscapes
- Display Devices Of Pinball Game Machines (AREA)
- Pinball Game Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、遊技者が遊技媒体を用いて所定の遊技を行うことが可能なパチンコ遊技機やスロットマシン等の遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示装置が設けられ、可変表示装置の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示装置の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、景品としての遊技球を払い出す払出機構を制御する払出制御手段に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ電気部品制御手段と呼ぶことがある。また、電気部品とは、遊技機に設けられている部品（機構部品や回路等）であって、電気的に動作するものである。
【０００６】
【発明が解決しようとする課題】
遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されているが、一般に、各電気部品制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当り遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当りの発生にもとづく利益を享受することができなくなってしまう。
【０００７】
そのような事態を回避するには、停電等の不測の電力供給の停止が生じたときに、電気部品制御手段において、必要なデータを電源バックアップされたバックアップＲＡＭに保存し、電源が復旧したときに保存されていたデータを復元して制御状態を復元し遊技を再開させればよい。しかし、それぞれに電気部品制御手段が搭載された電気部品制御基板が複数ある場合には各電気部品制御手段間でコマンドの送受信を行う必要があるが、コマンドの送受信を行っている最中に電力供給の停止が生じた場合には、コマンドの送受信が完了しないまま、電気部品制御手段が動作を停止してしまうおそれがある。
【０００８】
そのような状況が生ずると、電源が復旧したときに、保存されていたデータにもとづいて制御状態を電力供給停止前の状態に戻しても、１つのコマンドの送受信が欠落してしまったことになる。そのコマンドが、遊技者の利益に直結するような情報（例えば、遊技制御手段から電気部品制御手段としての払出制御手段に賞球払出を指示するための情報）を含んでいるような場合には、遊技者に不利益が与えられてしまうことになる。
【０００９】
そこで、本発明は、停電等の不測の電力供給の停止が生じたときに制御状態を復旧させるために必要なデータを保存するための電力供給停止時処理を実行することが可能な遊技機において、遊技制御手段と他の電気部品制御手段との間におけるコマンドの送受信を欠落させないようにすることができる遊技機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による遊技機は、遊技者が遊技媒体を用いて所定の遊技を行うことが可能な遊技機であって、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段（例えばバックアップＲＡＭ）を有し、遊技の進行に関わる制御を行う遊技制御手段（例えばＣＰＵ５６等）と、遊技制御手段からのコマンドにもとづいて遊技機に設けられている電気部品の制御を行う電気部品制御手段（例えば払出制御手段）とを備え、遊技制御手段が、コマンドデータを出力ポートを介して出力する処理を実行した後、コマンドデータの電気部品制御手段への入力を指示するための指示信号（例えば図２３における割込信号や図４３におけるＳＴＢ信号）を出力ポートを介して出力する処理を実行することによってコマンドを電気部品制御手段に送信し、電気部品制御手段は、指示信号を検出した場合に、出力ポートを介して出力されたコマンドデータを取り込む入力処理を実行し、変動データ記憶手段は、コマンドデータの出力ポートへの出力に応じて出力ポートに出力したコマンドデータの内容を記憶可能なポート出力内容記憶領域（例えば出力ポート１出力内容記憶領域〜出力ポート４出力内容記憶領域）を含み、遊技制御手段が、電力供給が開始された場合に、変動データ記憶手段に保持されていた記憶内容にもとづいて、電力供給が停止する前に実行していた処理から処理を再開することが可能であり、かつ、コマンドデータを出力する処理を実行した後に指示信号を出力するまでの間に電力供給が停止した場合に、電力供給が停止する前に実行していた処理から処理を再開するときに、ポート出力内容記憶領域の内容にもとづいて、コマンドデータを出力ポートを介して出力する処理を実行した後、指示信号を出力する処理を実行することを特徴とする。
【００１２】
電気部品制御手段が、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段（例えばバックアップＲＡＭ）を有し、電力供給が再開されたときに電力供給が停止する前に実行していた処理から処理を再開するために必要なデータを変動データ記憶手段に保存するための電力供給停止時処理を実行するように構成されていてもよい。
【００１３】
遊技制御手段が、コマンドデータの出力中に、コマンドデータを出力していることを示すデータ出力中信号（例えば図２３におけるＳＴＢ信号）を出力するように構成されていてもよい。
【００１４】
電気部品制御手段が、指示信号とデータ出力中信号の両方（例えば図２３における割込信号とＳＴＢ信号）の出力を検出した場合に、コマンドデータを取り込む入力処理を実行するように構成されていてもよい。
【００１５】
遊技制御手段が、電力供給が再開されたときに電力供給が停止する前に実行していた処理から処理を再開するために必要なデータを変動データ記憶手段に記憶するための電力供給停止時処理を実行することが可能であるとともに、電力供給停止時処理を開始した後でも所定期間はデータ出力中信号の出力を維持するように構成されていてもよい。
【００１６】
電気部品制御手段が、電力供給停止時処理においてデータ出力中信号の状態を監視しデータ出力中信号が出力されている場合には、コマンドデータを取り込む入力処理を実行するように構成されていてもよい。
【００１７】
電気部品制御手段が、通常時に受信したコマンドデータを記憶する通常時コマンド記憶領域（例えば受信バッファ）と、電力供給停止時処理が開始された後に受信したコマンドデータを記憶するバックアップコマンド記憶領域（例えばコマンドバッファ）とを備えていてもよい。
【００１８】
電気部品制御手段が、電力供給が開始された場合に、バックアップコマンド記憶領域にコマンドデータが記憶されていた場合には通常時コマンド記憶領域の内容を無効にする（例えばクリアする）ことが好ましい。
【００１９】
電気部品制御手段は、コマンドデータを割込処理で取り込み、遊技制御手段が、割込処理の開始の契機となる割込信号を送信した後、割込処理実行中における実際の入力の契機を示す信号として指示信号（例えばＳＴＢ信号）を出力する処理を実行するように構成されていてもよい。
【００２０】
電気部品制御手段が、電力供給が開始された場合に、遊技制御手段によるコマンドデータの出力ポートへの出力状態を監視し、出力状態に応じてコマンドデータを取り込む入力処理を再開可能な状態にするように構成されていてもよい。
【００２１】
電気部品制御手段が、入力処理を実行してから、所定の保護データを除き、変動データ記憶手段の内容をクリアするように構成されていてもよい。
【００２２】
保護データには賞球数を示すデータ（例えば総賞球数バッファ）が含まれていることが好ましい。
【００２３】
電気部品制御手段が、電力供給が開始された場合に、所定期間、遊技制御手段によるコマンドデータの出力ポートへの出力状態に変化がない場合には、入力処理を実行せずに制御状態を復旧させるように構成されていてもよい。
【００２４】
遊技制御手段が、所定の制御期間毎に発生する割込にもとづいて遊技の制御を実行し、制御期間内に電気部品制御手段に対してコマンドを送信する制御を実行しない場合には、ポート出力内容記憶領域の内容を所定の内容（例えばＦＦ（Ｈ）や００（Ｈ））とするように構成されていてもよい。
【００２５】
所定の内容は、クリアデータ以外のデータ（例えばＦＦ（Ｈ））であることが好ましい。
【００２６】
電力供給が開始された場合に、電力供給が停止する前に実行していた処理から処理を再開するための復旧条件が複数あり、遊技制御手段が、復旧条件の全てが成立していたら電力供給が停止する前に実行していた処理から処理を再開し、復旧条件のうち少なくとも１つが成立していなかったら、制御状態を初期化する初期化処理を行うように構成されていてもよい。
【００２７】
復旧条件は、例えば、変動データ記憶手段に電力供給停止前の制御状態に関する記憶内容が記憶されていたことを含む。
【００２８】
復旧条件は、例えば、変動データ記憶手段の記憶内容にもとづいて作成されたチェックデータ（例えばチェックサム）が正常であったことを含む。
【００２９】
復旧条件は、例えば、変動データ記憶手段の記憶内容を初期化させるための初期化操作手段（例えばクリアスイッチ９２１）の操作信号がなかったことを含む。
【００３０】
電気部品制御手段は、例えば、遊技媒体の払い出しを行う払出手段（例えば球払出装置９７）を制御する払出制御手段（例えば払出制御用ＣＰＵ３７１等）である。
【００３１】
【発明の実施の形態】
実施の形態１．
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。
【００３２】
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
【００３３】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００３４】
遊技領域７の中央付近には、それぞれが識別情報としての図柄を可変表示する複数の可変表示部を含む可変表示装置（特別可変表示装置）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。可変表示装置９の下方には、始動入賞口１４が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００３５】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。また、可変表示装置９の上部には、始動入賞口１４に入った有効入賞球数すなわち始動記憶数を表示する４つのＬＥＤによる特別図柄始動記憶表示器（以下、始動記憶表示器という。）１８が設けられている。有効始動入賞がある毎に、始動記憶表示器１８は点灯するＬＥＤを１増やす。そして、可変表示装置９の可変表示が開始される毎に、点灯するＬＥＤを１減らす。
【００３６】
ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄始動記憶が上限に達していなければ、所定の乱数値が抽出される。そして、普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態であれば、普通図柄表示器１０の表示の可変表示が開始される。普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態でなければ、普通図柄始動記憶の値が１増やされる。普通図柄表示器１０の近傍には、普通図柄始動記憶数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への入賞がある毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯するＬＥＤを１減らす。
【００３７】
この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、可変表示は所定時間（例えば２９秒）継続する。そして、可変表示の終了時に左側のランプが点灯すれば当りとなる。当りとするか否かは、ゲート３２に遊技球が入賞したときに抽出された乱数の値が所定の当り判定値と一致したか否かによって決定される。普通図柄表示器１０における可変表示の表示結果が当りである場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になって遊技球が入賞しやすい状態になる。すなわち、可変入賞球装置１５の状態は、普通図柄の停止図柄が当り図柄である場合に、遊技者にとって不利な状態から有利な状態に変化する。
【００３８】
さらに、確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数とのうちの一方または双方が高められ、遊技者にとってさらに有利になる。また、確変状態等の所定の状態では、普通図柄表示器１０における可変表示期間（変動時間）が短縮されることによって、遊技者にとってさらに有利になるようにしてもよい。
【００３９】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。
【００４０】
そして、この例では、左枠ランプ２８ｂの近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。なお、プリペイドカードとしての磁気カードに限らず、ＩＣカード等の他の記録媒体を用いることもできる。記録媒体の形状についても、名刺大の薄型のカード形状に限らず、ＩＣコインなど種々の形状のものを使用することができる。
【００４１】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００４２】
打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、可変表示装置９において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動記憶数を１増やす。
【００４３】
可変表示装置９における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示態様）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００４４】
停止時の可変表示装置９における特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態となる。
【００４５】
次に、パチンコ遊技機１の裏面の構造について図３および図４を参照して説明する。図３は、遊技機を裏面から見た背面図である。図４は、各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【００４６】
図３に示すように、遊技機裏面側では、可変表示装置９を制御する図柄制御基板８０を含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。さらに、遊技盤６に設けられている各種装飾ＬＥＤ、特別図柄始動記憶表示器（始動記憶表示器）１８および普通図柄始動記憶表示器４１、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２を点灯制御するランプ制御手段が搭載されたランプ制御基板３５、スピーカ２７からの音発生を制御する音制御手段が搭載された音制御基板７０も設けられている。また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０や発射制御基板９１が設けられている。
【００４７】
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤３４が設置されている。
【００４８】
さらに、各基板（主基板３１や払出制御基板３７等）に含まれる変動データ記憶手段（例えば、遊技機への電力供給が停止したときにもその内容を保持可能なバックアップＲＡＭ）に記憶されたバックアップデータをクリアするための初期化操作手段としてのクリアスイッチ９２１が搭載されたスイッチ基板１９０が設けられている。スイッチ基板１９０には、クリアスイッチ９２１と、主基板３１等の他の基板と接続されるコネクタ９２２が設けられている。
【００４９】
貯留タンク３８に貯留された遊技球は誘導レール３９を通り、図４に示されるように、カーブ樋１８６を経て賞球ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レール３９における上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
【００５０】
なお、球切れスイッチ１８７は、球払出装置に至る払出球通路に２７〜２８個程度の遊技球が存在することを検出できるような位置に係止されている。すなわち、球切れスイッチ１８７は、賞球の一単位の最大払出量（この実施の形態では１５個）および球貸しの一単位の最大払出量（この実施の形態では１００円：２５個）以上が確保されていることが確認できるような位置に設置されている。
【００５１】
球払出装置から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に誘導される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰球受皿４に連通する余剰球通路４６が形成されている。
【００５２】
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると、遊技球は、余剰球通路４６を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が貯留状態検出手段としての満タンスイッチ４８を押圧して、貯留状態検出手段としての満タンスイッチ４８がオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに発射装置の駆動も停止する。
【００５３】
図４に示すように、球払出装置の側方には、カーブ樋１８６から遊技機下部の排出口１９２に至る球抜き通路１９１が形成されている。球抜き通路１９１の上部には球抜きレバー１９３が設けられ、球抜きレバー１９３が遊技店員等によって操作されると、誘導レール３９から球抜き通路１９１への遊技球通路が形成され、貯留タンク３８内に貯留されている遊技球は、排出口１９２から遊技機外に排出される。
【００５４】
図５は、払出手段としての球払出装置９７の構成例を示す分解斜視図である。この例では、賞球ケース４０Ａとしての３つのケース１４０，１４１，１４２の内部に球払出装置９７が形成されている。ケース１４０，１４１の上部には、球切れスイッチ１８７の下部の球通路と連通する穴１７０，１７１が設けられ、遊技球は、穴１７０，１７１から球払出装置９７に流入する。
【００５５】
球払出装置９７は駆動源となる払出モータ（例えばステッピングモータ）２８９を含む。払出モータ２８９の回転力は、払出モータ２８９の回転軸に嵌合しているギア２９０に伝えられ、さらに、ギア２９０と噛み合うギア２９１に伝えられる。ギア２９１の中心軸には、凹部を有するスプロケット２９２が嵌合している。穴１７０，１７１から流入した遊技球は、スプロケット２９２の凹部によって、スプロケット２９２の下方の球通路２９３に１個ずつ落下させられる。
【００５６】
球通路２９３には遊技球の流下路を切り替えるための振分部材３１１が設けられている。振分部材３１１はソレノイド３１０によって駆動され、賞球払出時には、球通路２９３における一方の流下路を遊技球が流下するように倒れ、球貸し時には球通路２９３における他方の流下路を遊技球が流下するように倒れる。なお、払出モータ２８９およびソレノイド３１０は、払出制御基板３７に搭載されている払出制御用ＣＰＵによって制御される。また、払出制御用ＣＰＵは、主基板３１に搭載されている遊技制御用のＣＰＵからの指令に応じて払出モータ２８９およびソレノイド３１０を制御する。
【００５７】
賞球払出時に選択される流下路の下方には球払出装置によって払い出された遊技球を検出する賞球センサ（賞球カウントスイッチ）３０１Ａが設けられ、球貸し時に選択される流下路の下方には球払出装置によって払い出された遊技球を検出する球貸しセンサ（球貸しカウントスイッチ）３０１Ｂが設けられている。賞球カウントスイッチ３０１Ａの検出信号と球貸しカウントスイッチ３０１Ｂの検出信号は払出制御基板３７の払出制御用ＣＰＵに入力される。払出制御用ＣＰＵは、それらの検出信号にもとづいて、実際に払い出された遊技球の個数を計数する。
【００５８】
なお、ギア２９１の周辺部には、払出モータ位置センサ２９６を形成する複数の突起部２９５が形成されている。突起部２９５は、ギア２９１の回転すなわち払出モータ２８９の回転に伴って発光体（図示せず）からの光を、払出モータ位置センサの受光部（図示せず）に対して透過させたり遮蔽したりする。払出制御用ＣＰＵは、受光部からの検出信号によって払出モータ２８９の位置を認識することができる。
【００５９】
また、この実施の形態では、払出手段としての球払出装置９７は球貸しも賞球払出も実行可能な構成であるが、球貸しを行う機構と賞球払出を行う機構とが独立していても本発明を適用することができる。球貸しを行う機構と賞球払出を行う機構とが独立している場合には、賞球払出と球貸しとを同時実行可能なので、遊技球の相対的な払出速度を速くすることができる。また、遊技球の流下路を切り替えるための振分部材３１１およびソレノイド３１０は不要である。さらに、払出手段として、例えば、モータが正転すると賞球払出が行われモータが逆転すると球貸しが行われるような構造のものなど、他の構造のものを用いることもできる。
【００６０】
図６は、遊技盤６に設置されているスイッチ基板１９０の部分を示す正面図である。図６に示すように、スイッチ基板１９０には、主基板３１等の他の基板に、ケーブルを介してクリアスイッチ９２１の出力を接続するためのコネクタ９２２が搭載されている。
【００６１】
図７は、スイッチ基板１９０に搭載されたクリアスイッチ９２１の構成の一例を示す構成図である。図７（Ａ）には、押しボタン構造のクリアスイッチ９２１が示されている。クリアスイッチ９２１が押下されるとローレベル（オン状態）のクリアスイッチ信号（操作信号）が出力され、コネクタ９２２を介して主基板３１および払出制御基板３７等に出力される。すなわち、クリアスイッチ９２１から主基板３１および払出制御基板３７等に出力される操作信号がオン状態になる。また、クリアスイッチ９２１が押下されていなければハイレベル（オフ状態）の信号が出力される。なお、この実施の形態では、クリアスイッチ信号は少なくとも主基板３１および払出制御基板３７に出力されるので、コネクタ９２２として、主基板３１へのクリアスイッチ信号を出力するためのコネクタと、払出制御基板３７へのクリアスイッチ信号を出力するためのコネクタとを別個に設けてもよい。
【００６２】
図７（Ｂ）は、クリアスイッチ９２１の他の構成例を示す構成図である。図７（Ｂ）に示すクリアスイッチ９２１は、「ＯＦＦ」、「ＯＮ」および「クリア」の選択切り換えを行うための切換操作部９２１ａを有する。切換操作部９２１ａによって、「ＯＦＦ」が選択されているときは何らの信号も発生しない。「ＯＮ」が選択されているときはハイレベルの信号を出力する。なお、クリアスイッチ９２１が、遊技機１に対する電源供給のオン／オフ切換のためのスイッチも兼ねていてもよい。その場合、「ＯＦＦ」が選択されると、遊技機１に対する電源供給が停止された状態（遊技機の電源がオフの状態）になる。「ＯＮ」または「クリア」が選択されると、遊技機１に対して電源供給が行われる状態（遊技機の電源がオンの状態）になる。また、「クリア」が選択されているときに、ローレベルのクリアスイッチ信号が出力される。
【００６３】
なお、この実施の形態では、クリアスイッチ９２１が搭載されたスイッチ基板１９０が他の基板（遊技制御基板等）とは別個に設けられているが、他の基板にクリアスイッチ９２１を搭載してもよい。例えば、電源基板９１０に搭載してもよい。クリアスイッチ９２１が電源基板９１０に搭載されている場合には、遊技盤６の入れ替え等の場合に入れ替え後の遊技盤６に対して電源基板９１０をそのまま使用しても、入れ替え後の遊技盤６において、そのままで遊技状態復旧処理等を実行することができる。すなわち、電源基板９１０の使い回しを行うことができる。
【００６４】
また、クリアスイッチ９２１は、遊技盤６の側に設置されていてもよいが、遊技枠側に設置されていてもよい。
【００６５】
図８は、主基板３１における回路構成の一例を示すブロック図である。なお、図８には、払出制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａおよびクリアスイッチ９２１からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００６６】
なお、図８には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。また、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａ等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。スイッチと称されているものがセンサと称されているもの等でもよいこと、すなわち、スイッチが遊技媒体検出手段の一例であることは、他の実施の形態でも同様である。
【００６７】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路６４が搭載されている。
【００６８】
基本回路５３は、ＣＰＵ５６が実行するプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。
【００６９】
また、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）５５の少なくとも一部が、電源基板９１０において作成されるバックアップ電源よってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭ５５の少なくとも一部の内容は保存される。ただし、この実施の形態では、ＲＡＭの全てがバックアップ電源によってバックアップされている。
【００７０】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００７１】
この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、普通図柄始動記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。なお、各ランプはＬＥＤその他の種類の発光体でもよく、この実施の形態および他の実施の形態で用いられているＬＥＤも他の種類の発光体でもよい。すなわち、ランプやＬＥＤは発光体の一例である。また、特別図柄を可変表示する可変表示装置９および普通図柄を可変表示する普通図柄表示器１０の表示制御は、図柄制御基板８０に搭載されている表示制御手段によって行われる。
【００７２】
図９は、図柄制御基板８０内の回路構成を、可変表示装置９の一実現例であるＬＣＤ（液晶表示装置）８２、普通図柄表示器１０、主基板３１の出力ポート（ポート０，２）５７０，５７２および出力バッファ回路６２０，６２Ａとともに示すブロック図である。出力ポート（出力ポート２）５７２からは８ビットのコマンドデータが出力され、出力ポート５７０からは割込信号およびストローブ信号（ＳＴＢ信号）が出力される。割込信号は、表示制御用ＣＰＵ１０１の割込端子に入力される。また、ＳＴＢ信号は、Ｉ／Ｏポートに入力される。
【００７３】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５Ｂを介して割込信号およびＳＴＢ信号が入力されると、入力バッファ回路１０５Ａを介して表示制御コマンドを受信する。入力バッファ回路１０５Ａ，１０５Ｂとして、例えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使用することができる。なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５Ａ，１０５Ｂと表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００７４】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＬＣＤ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信号および同期信号をＬＣＤ８２に出力する。
【００７５】
なお、図９には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＬＣＤ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００７６】
入力バッファ回路１０５Ａ，１０５Ｂは、主基板３１から表示制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、表示制御基板８０側から主基板３１側に信号が伝わる余地はない。すなわち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポートとともに不可逆性情報入力手段を構成する。表示制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００７７】
高周波信号を遮断するノイズフィルタ１０７として、例えば３端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ１０７の存在によって、表示制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。また、主基板３１のバッファ回路６２０，６２Ａの出力側にもノイズフィルタを設けてもよい。
【００７８】
図１０は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃと遊技盤に設けられている装飾ランプ２５、始動記憶表示器１８および普通図柄始動記憶表示器４１の点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯とを示すランプ制御コマンドが主基板３１からランプ制御基板３５に出力される。
【００７９】
図１０に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，３）５７０，５７３から出力される。出力ポート（出力ポート３）５７３は８ビットのコマンドデータを出力し、出力ポート５７０からは割込信号およびストローブ信号（ＳＴＢ信号）が出力される。割込信号は、ランプ制御用ＣＰＵ３５１の割込端子に入力される。また、ＳＴＢ信号は、Ｉ／Ｏポートに入力される。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。
【００８０】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、装飾ランプ２５に対して点灯／消灯信号を出力する。点灯／消灯信号は、天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、装飾ランプ２５に出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００８１】
主基板３１において、ＣＰＵ５６は、ＲＡＭ５５の記憶内容に未払出の賞球残数があるときに賞球ランプ５１の点灯を指示する制御コマンドを出力し、前述した遊技盤裏面の払出球通路の上流に設置されている球切れスイッチ１８７（図３参照）が遊技球を検出しなくなると球切れランプ５２の点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００８２】
入力バッファ回路３５５Ａ，３５５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路３５５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板３５側から主基板３１側に信号が伝わる余地はない。たとえ、ランプ制御基板３５内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板３１側に伝わることはない。なお、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノイズフィルタを設けてもよい。
【００８３】
また、主基板３１において、出力ポート５７０，５７３の外側にバッファ回路６２０，６３Ａが設けられている。バッファ回路６２０，６３Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、ランプ制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６３Ａの出力側にノイズフィルタを設けてもよい。
【００８４】
図１１は、主基板３１における音制御コマンドの信号送信部分および音制御基板７０の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域７の外側に設けられているスピーカ２７の音声出力を指示するための音制御コマンドが、主基板３１から音制御基板７０に出力される。
【００８５】
図１１に示すように、音制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，４）５７０，５７４から出力される。出力ポート（出力ポート４）５７４からは８ビットのコマンドデータが出力され、出力ポート５７０からは割込信号およびストローブ信号（ＳＴＢ信号）が出力される。割込信号は、音制御用ＣＰＵ７０１の割込端子に入力される。また、ＳＴＢ信号は、Ｉ／Ｏポートに入力される。音制御基板７０において、主基板３１からの各信号は、入力バッファ回路７０５Ａ，７０５Ｂを介して音制御用ＣＰＵ７０１に入力する。なお、音制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路７０５Ａ，７０５Ｂと音制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けられる。
【００８６】
そして、例えばディジタルシグナルプロセッサによる音声合成回路７０２は、音制御用ＣＰＵ７０１の指示に応じた音声や効果音を発生し音量切替回路７０３に出力する。音量切替回路７０３は、音制御用ＣＰＵ７０１の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路７０４に出力する。音量増幅回路７０４は、増幅した音声信号をスピーカ２７に出力する。
【００８７】
入力バッファ回路７０５Ａ，７０５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路７０５Ａ，７０５Ｂは、主基板３１から音制御基板７０へ向かう方向にのみ信号を通過させることができる。よって、音制御基板７０側から主基板３１側に信号が伝わる余地はない。従って、音制御基板７０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。なお、入力バッファ回路７０５Ａ，７０５Ｂの入力側にノイズフィルタを設けてもよい。
【００８８】
また、主基板３１において、出力ポート５７０，５７４の外側にバッファ回路６２０，６７Ａが設けられている。バッファ回路６２０，６７Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、音制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６７Ａの出力側にノイズフィルタを設けてもよい。
【００８９】
図１２は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図１２に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。また、球切れスイッチ１８７からの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。
【００９０】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出を停止すべき状態であることを指示する払出制御コマンドを送出する。払出を停止すべき状態であることを指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は球払出処理を停止する。
【００９１】
さらに、賞球カウントスイッチ３０１Ａからの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力されるとともに、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【００９２】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのコマンドデータを出力し、出力ポート５７０からは割込信号およびストローブ信号（ＳＴＢ信号）が出力される。割込信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力される。また、ＳＴＢ信号は、Ｉ／Ｏポート３７２ｂに入力される。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００９３】
また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。
【００９４】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力する。さらに、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００９５】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、球貸しカウントスイッチ３０１Ｂ、および払出モータ２８９の回転位置を検出するための払出モータ位置センサ２９６からの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられ、振分ソレノイド３１０への駆動信号は、出力ポート３７２ｅおよび中継基板７２を介して球払出装置９７の払出機構部分における振分ソレノイド３１０に伝えられる。また、クリアスイッチ９２１の出力も、入力ポート３７２ｂに入力される。
【００９６】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００９７】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３７２ｅを介してやりとりされる。
【００９８】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００９９】
そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド３１０は駆動状態とされている。すなわち、球振分部材３１１を球貸し側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【０１００】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。また、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【０１０１】
この実施の形態では、電源基板９１０から払出制御基板３７に対して電源断信号も入力される。電源断信号は、払出制御用ＣＰＵ３７１のマスク不能割込（ＮＭＩ）端子に入力される。さらに、払出制御基板３７に存在するＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）の少なくとも一部は、電源基板９１０において作成されるバックアップ電源によって、バックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭの少なくとも一部の内容は保存される。ただし、この実施の形態では、ＲＡＭは全てバックアップ電源によってバックアップされている。
【０１０２】
なお、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
【０１０３】
図１３は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源すなわち記憶保持手段となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。なお、ＶSLは、整流回路９１２において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源となる。
【０１０４】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、１つまたは複数のコンバータＩＣ９２２（図１３では１つのみを示す。）を有し、ＶSLにもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コンバータＩＣ９２２の入力側には、比較的大容量のコンデンサ９２３が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直流電圧は、比較的緩やかに低下する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【０１０５】
ただし、電源基板９１０に各電気部品制御基板に至る各コネクタを設け、電源基板９１０から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図１３には１つのコネクタ９１５が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【０１０６】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が停止したときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち電力供給停止時にも記憶内容保持状態となりうる変動データ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、この実施の形態では、バックアップ用の＋５Ｖは、主基板３１および払出制御基板３７に供給される。
【０１０７】
また、電源基板９１０には、電源監視回路（電源監視手段）としての電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電圧を導入し、ＶSL電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電源断信号は、主基板３１や払出制御基板３７等に供給される。
【０１０８】
電源監視用ＩＣ９０２が電力供給の停止を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。
【０１０９】
＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電力供給の停止を認識すれば、スイッチ出力がオン状態を呈する前に電力供給回復待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【０１１０】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復旧制御を行っても、遊技機のコストはさほど上昇しない。
【０１１１】
なお、図１３に示された構成では、電源監視用ＩＣ９０２の検出信号（電源断信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出信号を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。さらに、主基板３１と払出制御基板３７とに出力される電源断信号について、電源断信号を出力することになる電源監視回路の監視電圧を異ならせてもよい。
【０１１２】
図１４は、主基板３１におけるＣＰＵ５６周りの一構成例を示すブロック図である。図１４に示すように、電源基板９１０の電源監視回路からの電源断信号がバッファ回路９００を介して、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、ＣＰＵ５６は、マスク不能割込（ＮＭＩ）処理によって遊技機への電力供給の停止の発生を確認することができる。なお、バッファ回路９００から出力される信号は電源監視回路９１０からの検出信号と実質的に変わらないので（増幅を受けたのみ）、以下、バッファ回路９００から出力される信号を検出信号またはＮＭＩ信号と呼ぶことがある。
【０１１３】
図１４には、システムリセット回路６５も示されている。システムリセット回路６５におけるリセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、電源基板９１０の電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（電源監視回路が電源断信号を出力する電源電圧値よりも低い値）以下になると出力をローレベルにする。従って、ＣＰＵ５６は、電源監視回路からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。
【０１１４】
図１４に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力が、リセット信号としてＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【０１１５】
また、図１４に示す例では、リセットＩＣ６５１のＣＫ端子にはＣＰＵ５６の出力ポートから、ある時間間隔で信号が供給される。その信号が途絶えて所定期間（ウォッチドッグタイマのタイムアウト時間）以上信号の入力がない状態になると、リセットＩＣ６５１は、リセット信号のレベルを一旦リセットレベルにする。図１４では、ＣＰＵ５６からリセットＩＣ６５１に対する信号は内蔵出力ポートから出力される例が示されているが、その信号は、外付けの出力ポートから出力されるようにしてもよい。
【０１１６】
また、ＣＰＵ５６がウォッチドッグ機能を内蔵しウォッチドッグタイマのタイムアウトによって内部的にＣＰＵ５６にリセットがかかるようなＣＰＵであり、その機能を利用している場合には、リセットＩＣ６５１のＣＫ端子に信号を与えるような構成を用いなくてもよい。
【０１１７】
そして、例えば、電源基板９１０の電源監視回路の検出電圧（電源断信号を出力することになる電圧）を＋２２Ｖとし、リセット信号をローレベルにするための検出電圧を＋９Ｖとする。そのように構成した場合には、電源監視回路とシステムリセット回路６５とが、同一の電源ＶSLの電圧を監視するので、電圧監視回路が電源断信号を出力するタイミングとシステムリセット回路６５がシステムリセット信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視回路からの電源断信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。なお、電源監視回路とシステムリセット回路６５とが監視する電源の電圧は異なっていてもよい。
【０１１８】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電力供給が停止しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復旧する。そのとき、必要なデータがバックアップＲＡＭに保存されているので、停電等からの復旧時に停電等の発生時の遊技状態に復旧させることができる。
【０１１９】
なお、図１４に示す構成では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベルがリセットレベル）が与えられるが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【０１２０】
なお、この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポートを有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポートは、入力／出力いずれにも設定できる。
【０１２１】
図１５および図１６は、この実施の形態における出力ポートの割り当て例を示す説明図である。図１５に示すように、出力ポート０は各電気部品制御基板に送出される制御コマンドの割込信号およびＳＴＢ信号の出力ポートである。また、払出制御基板３７に送出される払出制御コマンドの８ビットのデータは出力ポート１から出力され、図柄制御基板８０に送出される表示制御コマンドの８ビットのデータは出力ポート２から出力され、ランプ制御基板３５に送出されるランプ制御コマンドの８ビットのデータは出力ポート３から出力される。そして、図１６に示すように、音制御基板７０に送出される音制御コマンドの８ビットのデータは出力ポート４から出力される。
【０１２２】
また、出力ポート５から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート６から、可変入賞球装置１５を開閉するためのソレノイド１６、大入賞口の開閉板２０を開閉するためのソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａに対する駆動信号が出力される。
【０１２３】
図１５および図１６に示すように、払出制御基板３７、図柄制御基板８０、ランプ制御基板３５および音制御基板７０に対して出力される各割込信号およびＳＴＢ信号を出力する出力ポート（出力ポート０）と、コマンドデータである払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音制御信号ＣＤ０〜ＣＤ７を出力する出力ポート（出力ポート１〜４）とは、別ポートである。
【０１２４】
従って、割込信号およびＳＴＢ信号を出力する際に、誤って払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音制御信号ＣＤ０〜ＣＤ７を変化させてしまう可能性が低減する。また、払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７または音制御信号ＣＤ０〜ＣＤ７を出力する際に、誤って割込信号およびＳＴＢ信号を変化させてしまう可能性が低減する。その結果、主基板３１の遊技制御手段から各電気部品制御基板に対するコマンドは、より確実に送出されることになる。さらに、各割込信号およびＳＴＢ信号は、全て出力ポート０から出力されるように構成されているので、遊技制御手段の割込信号およびＳＴＢ信号出力処理の負担が軽減される。
【０１２５】
図１７は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１７に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、始動口スイッチ１４ａ、カウントスイッチ２３、Ｖ入賞スイッチ２２、ゲートスイッチ３２ａの検出信号が入力される。また、入力ポート１のビット０〜４には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７の検出信号、カウントスイッチ短絡信号およびクリアスイッチ９２１の検出信号が入力される。なお、各スイッチからの検出信号は、スイッチ回路５８において論理反転されている。このように、クリアスイッチ９２１の検出信号すなわち初期化操作手段の操作入力は、遊技球を検出するためのスイッチの検出信号が入力される入力ポート（８ビット構成の入力部）と同一の入力ポートにおけるビット（入力ポート回路）に入力されている。
【０１２６】
なお、この実施の形態では、出力ポートおよび入力ポートとして、外付けのものが使用されているが、ＣＰＵ５６に内蔵されているＰＩＯを用いてもよい。
【０１２７】
次に遊技機の動作について説明する。図１８は、主基板３１における遊技制御手段（ＣＰＵ５６およびＲＯＭ，ＲＡＭ等の周辺回路）がプログラムに従って実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【０１２８】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ウォッチドッグクリア処理（ステップＳ６）を行って、ＲＡＭをアクセス可能状態に設定する（ステップＳ７）。ステップＳ６では、ＣＰＵ５６がウォッチドッグ機能を内蔵し、それを利用している場合には、ウォッチドッグ機能の初期化およびタイマクリア処理が行われる。
【０１２９】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。
【０１３０】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【０１３１】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【０１３２】
割込モード１：割込が受け付けられると、常に００３８（Ｈ）番地に飛ぶモードである。
【０１３３】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【０１３４】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。
【０１３５】
次いで、ＣＰＵ５６は、入力ポート１を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ８）。その確認においてオンを検出した場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１２〜ステップＳ１６）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート１では、クリアスイッチ信号のオン状態はハイレベルである（図１５参照）。また、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始することによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１３６】
クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ９）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。そのような保護処理が行われていないことを確認したら、ＣＰＵ５６は初期化処理を実行する。
【０１３７】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。例えば、バックアップフラグ領域に「５５（Ｈ）」が設定されていればバックアップあり（オン状態）を意味し、「５５（Ｈ）」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１３８】
バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ１０）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
【０１３９】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理を実行する。
【０１４０】
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う（ステップＳ１１）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１４１】
このように、バックアップフラグとチェックサム等のチェックデータとを用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認することによって、遊技状態を電力供給停止時の状態に正確に戻すことができる。すなわち、バックアップＲＡＭ領域のデータにもとづく状態復旧処理の確実性が向上する。なお、この実施の形態では、バックアップフラグとチェックデータとの双方を用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認しているが、いずれか一方のみを用いてもよい。すなわち、バックアップフラグとチェックデータとのいずれかを、状態復旧処理を実行するための契機としてもよい。
【０１４２】
また、電力供給が開始された場合に、電力供給が停止する前の制御状態に復旧させるか否かを決めるための復旧条件が複数あり、復旧条件の全てが成立していたら電力供給が停止する前の制御状態に復旧させ、復旧条件のうち少なくとも１つが成立していなかったら制御状態を初期化する初期化処理を行うように構成されている。従って、誤って復旧処理がなされ、誤った制御がなされてしまうことが防止される。なお、この例では、復旧条件の成立は、クリアスイッチ９２１の押下がなかった（クリアスイッチ９２１の操作信号がない）こと、バックアップフラグがオン状態であったこと（変動データ記憶手段に電力供給停止前の制御状態に関する記憶内容が記憶されていることを示すフラグがオン状態であること）、およびパリティチェックの結果が正常であったことである。
【０１４３】
この実施の形態では、電力供給停止時処理を実行したことを示すフラグとして１バイトデータであるバックアップフラグを用いたが、電力供給停止時処理を実行したことを示すフラグであればどのような形態のフラグを用いてもよい。また、そのようなフラグは複数あってもよい。
【０１４４】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１２）。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、特別図柄プロセスフラグ、払出コマンド格納ポインタ、賞球中フラグ、球切れフラグ、払出停止フラグなど制御状態に応じて選択的に処理を行うためのフラグ）に初期値を設定する作業領域設定処理を行う（ステップＳ１２）。さらに、球払出装置９７からの払出が可能であることを指示する払出許可状態指定コマンド（以下、払出可能状態指定コマンドという。）を払出制御基板３７に対して送信する処理を行う（ステップＳ１３）。また、他のサブ基板（ランプ制御基板３５、音制御基板７０、図柄制御基板８０）を初期化するための初期化コマンドを各サブ基板に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンド（図柄制御基板８０に対して）や賞球ランプ５１および球切れランプ５２の消灯を指示するコマンド（ランプ制御基板３５に対して）等がある。
【０１４５】
初期化処理では、払出制御基板３７に対して常に払出可能状態指定コマンドが送信される。仮に、遊技機の状態が球払出装置９７からの払出が可能でない状態であったとしても、直後に実行される遊技制御処理において、その旨が検出され、払出が可能でない状態であることを指示する払出禁止状態指定コマンド（以下、払出停止状態指定コマンドという。）が送信されるので問題はない。
【０１４６】
そして、４ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１６）。すなわち、初期値として例えば４ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１４７】
以上のように、この実施の形態では、ＣＰＵ５６がクリアスイッチ９２１がオンであることを検出した場合には、バックアップＲＡＭにデータが保存されているか否かに関わらず初期化処理（ステップＳ１２〜Ｓ１６）が実行されるので、遊技店の側で強制的に遊技制御手段を初期化することができる。すなわち、ソフトウェア的に遊技制御手段の初期化が実現される。また、クリアスイッチ９２１がオンでなくても、バックアップフラグとチェックサム等のチェックデータとを用いてソフトウェア的に遊技制御手段の初期化を行うことができるので、電力供給が復旧したときに、誤った遊技状態が復元されてしまうことが防止される。
【０１４８】
また、クリアスイッチ９２１がオンであることを検出しない場合に、バックアップＲＡＭにデータが正しく保存されていないことを確認したら、ＣＰＵ５６は、初期化処理（ステップＳ１２〜Ｓ１６）を実行する。従って、ＣＰＵ５６は、初期化操作手段に対する操作がなされなくても、所定の初期化条件が成立した場合には（この例では、ステップＳ９またはＳ１０で「Ｎ」）、変動データ記憶手段の記憶内容を初期化する。
【０１４９】
初期化処理の実行（ステップＳ１２〜Ｓ１６）が完了すると、メイン処理で、割込許可状態とし（ステップＳ１７）、ステップＳ２０〜Ｓ３２のループ処理に移行する。
【０１５０】
ループ処理において、ＣＰＵ５６は、まず、ウォッチドッグクリア処理を実行する（ステップＳ２０）。ステップＳ２０では、ＣＰＵ５６がウォッチドッグ機能を内蔵し、それを利用している場合には、内蔵されているウォッチドッグタイマにタイマクリアするためのデータを書き込む処理が行われる。また、図１４に例示したように、リセットＩＣ６５１に信号を与えることによってウォッチドッグ機能を実現している場合には、１パルスの信号を出力する。
【０１５１】
次いで、ＣＰＵ５６は、スイッチ処理を行う（ステップＳ２１）。この実施の形態では、後述するように、タイマ割込処理において、入力ポートのデータが所定のＲＡＭ領域に保存されている。ステップＳ２１のスイッチ処理では、そのＲＡＭ領域を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を認識し、それらの状態判定を行う。
【０１５２】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【０１５３】
次に、ＣＰＵ５６は、割込禁止にした後（ステップＳ２３）、表示用乱数更新処理（ステップＳ２４）および初期値用乱数更新処理（ステップＳ２５）を実行する。表示用乱数更新処理および初期値用乱数更新処理の実行が終了すると割込許可状態にする（ステップＳ２６）。表示用乱数更新処理および初期値用乱数更新処理が実行されるときには割込禁止状態になっているので、それらの乱数更新処理が実行されている最中に後述するタイマ割込が生じ割込処理で乱数更新処理が実行され、カウント値に矛盾が生じてしまうことが防止される。
【０１５４】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２７）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２８）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１５５】
次いで、ＣＰＵ５６は、表示制御コマンド等を送信する処理を行う（コマンド制御処理：ステップＳ２９）。なお、コマンド制御処理は、特別図柄プロセス処理や普通図柄プロセス処理において実行されるように構成してもよい。
【０１５６】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ３０）。
【０１５７】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行うための制御を行う（ステップＳ３１）。可変入賞球装置１５または開閉板２０を開状態または閉状態としたり、大入賞口内の遊技球通路を切り替えたりするために、ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１，２１Ａを駆動する。
【０１５８】
そして、ＣＰＵ５６は、始動口スイッチ１４ａ、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａおよびカウントスイッチ２３の検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３２）。具体的には、タイマ割込処理において入力ポートのデータが設定されたＲＡＭ領域を介して、始動口スイッチ１４ａ、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａおよびカウントスイッチ２３がオンしたことを認識したら、払出制御基板３７に賞球個数を示す払出制御コマンドを出力するための制御を行う。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、賞球個数を示す払出制御コマンドに応じて球払出装置９７を駆動する。その後、ステップＳ２０に戻る。
【０１５９】
なお、この実施の形態では、メイン処理のループ処理において遊技制御処理（ステップＳ２１〜Ｓ３１）が実行されているが、遊技制御処理はタイマ割込処理において実行されるようにしてもよい。
【０１６０】
図２０は、ＲＡＭ領域の一部を示す説明図である。図２０に示すように、ＲＡＭ５５には、出力ポート０出力内容記憶領域〜出力ポート６出力内容記憶領域がある。出力ポート０出力内容記憶領域〜出力ポート６出力内容記憶領域は、それぞれ、出力ポート０〜出力ポート６に出力される内容を記憶する領域であり、出力ポート０出力内容記憶領域〜出力ポート６出力内容記憶領域のそれぞれのビット構成は、出力ポート０〜出力ポート６のビット構成と同一である。
【０１６１】
図２１は、ＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図２１に示す特別図柄プロセス処理は、図１９のフローチャートにおけるステップＳ２７の具体的な処理である。ＣＰＵ５６は、特別図柄プロセス処理を行う際に、変動短縮タイマ減算処理（ステップＳ３１０）および始動口スイッチ通過確認処理（ステップＳ３１１）を行った後に、内部状態（この例では特別図柄プロセスフラグ）に応じて、ステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。
【０１６２】
変動短縮タイマ減算処理は、始動記憶（始動口スイッチ１４ａがオンしたことの記憶）の記憶可能最大数に対応した個数設けられている変動短縮タイマを減算する処理である。そして、後述する特別図柄大当り判定処理（ステップＳ３０１）において、例えば、変動短縮タイマの値が０になっていて、かつ、低確率状態（通常状態）では始動記憶数が始動記憶の最大値、確変状態では始動記憶数が「２」以上であれば、図柄の変動パターンとして変動時間が短縮されたパターンを用いることに決定される。また、始動口スイッチ通過確認処理は、始動口スイッチ１４ａがオンしたときに所定の各乱数値を取得して記憶する処理である。
【０１６３】
ステップＳ３００〜Ｓ３０９において、以下のような処理が行われる。
【０１６４】
特別図柄通常処理（ステップＳ３００）：始動記憶数を確認し、始動記憶数が０でなければ、ステップＳ３０１に移行するように特別図柄プロセスフラグの値を変更する。
【０１６５】
特別図柄大当り判定処理（ステップＳ３０１）：始動入賞があったときに記憶された各種乱数を格納するバッファ等の内容をシフトする。シフトの結果、押し出されたバッファの内容にもとづいて大当りとするか否かを決定する。なお、バッファは、始動入賞の記憶可能最大数だけ用意されている。また、シフトによって押し出されたバッファの内容は、最も前に生じた始動入賞に応じた内容である。そして、大当りとすることに決定した場合には、大当りフラグをセットする。その後、ステップＳ３０２に移行するように特別図柄プロセスフラグの値を変更する。
【０１６６】
停止図柄設定処理（ステップＳ３０２）：特別図柄の可変表示の表示結果である左右中図柄の停止図柄を決定する。そして、ステップＳ３０３に移行するように特別図柄プロセスフラグの値を変更する。
【０１６７】
変動パターン設定処理（ステップＳ３０３）：特別図柄の可変表示のパターンすなわち可変表示パターン（変動パターン）を決定する。そして、決定された変動パターンおよび停止図柄等を通知するための表示制御コマンドを図柄制御基板８０等に対して出力するための処理を行う。その後、ステップＳ３０４に移行するように特別図柄プロセスフラグの値を変更する。
【０１６８】
特別図柄変動処理（ステップＳ３０４）：変動パターンに応じて決められている変動時間が経過したか否か確認する。経過していれば、ステップＳ３０５に移行するように特別図柄プロセスフラグの値を変更する。
【０１６９】
特別図柄図柄停止処理（ステップＳ３０５）：一定時間（例えば１．０００秒）が経過した後、大当りとすることに決定されている場合には、ステップＳ３０６に移行するように特別図柄プロセスフラグの値を変更する。そうでなければ、ステップＳ３００に移行するように特別図柄プロセスフラグの値を変更する。
【０１７０】
大入賞口開放前処理（ステップＳ３０６）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド５４を駆動して大入賞口を開放する。そして、ステップＳ３０７に移行するように特別図柄プロセスフラグの値を変更する。
【０１７１】
大入賞口開放中処理（ステップＳ３０７）：大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、ステップＳ３０８に移行するように特別図柄プロセスフラグの値を変更する。
【０１７２】
特定領域有効時間処理（ステップＳ３０８）：Ｖ入賞スイッチ２２の通過の有無を監視して、大当り遊技状態継続条件の成立を確認する処理を行う。大当り遊技状態継続の条件が成立し、かつ、まだ残りラウンドがある場合には、ステップＳ３０７に移行するように特別図柄プロセスフラグの値を変更する。また、所定の有効時間内に大当り遊技状態継続条件が成立しなかった場合、または、全てのラウンドを終えた場合には、ステップＳ３０９に移行するように特別図柄プロセスフラグの値を変更する。
【０１７３】
大当り終了処理（ステップＳ３０９）：大当り遊技状態が終了したことを遊技者に報知するための表示をランプ制御手段等に行わせる制御を行う。そして、ステップＳ３００に移行するように特別図柄プロセスフラグの値を変更する。
【０１７４】
図２２は、図１９に示された遊技制御処理において実行される普通図柄プロセス処理（ステップＳ２８）を示すフローチャートである。普通図柄プロセス処理では、ＣＰＵ５６は、ステップＳ７１のゲートスイッチ処理を実行した後に、普通図柄プロセスフラグの値に応じてステップＳ７２〜Ｓ７６に示された処理のうちのいずれかの処理を実行する。
【０１７５】
ゲートスイッチ処理では、普通図柄変動開始の条件となるゲート３２の打球通過にもとづくゲートスイッチ３２ａのオンを検出する。ゲートスイッチ３２ａがオンしていたら、普通図柄始動記憶が最大値（この例では「４」）に達しているか否か確認する。達していなければ、普通図柄始動記憶の値を＋１する。なお、普通図柄始動記憶の値が変化すると、その旨を表示制御手段に伝達するための表示制御コマンド等が図柄制御基板８０等に送信される。そして、ＣＰＵ５６は、普通図柄当り判定用乱数の値を抽出し、その値を記憶する。なお、普通図柄始動記憶は、バックアップＲＡＭに形成されている。
【０１７６】
ステップＳ７２の普通図柄変動待ち処理では、ＣＰＵ５６は、普通図柄始動記憶の値が０以外であれば、普通図柄プロセスフラグの値を更新する。普通図柄始動記憶の値が０であれば何もしない。
【０１７７】
ステップＳ７３の普通図柄判定処理では、ＣＰＵ５６は、普通図柄始動記憶数＝１に対応する乱数値格納エリアに格納されている値を読み出すとともに、普通図柄始動記憶の値を１減らし、かつ、各乱数値格納エリアの値をシフトする。すなわち、普通図柄始動記憶数＝ｎ（ｎ＝２，３，４）に対応する乱数値格納エリアに格納されている値を、普通図柄始動記憶数＝ｎ−１に対応する乱数値格納エリアに格納する。そして、ＣＰＵ５６は、抽出されている普通図柄当り判定用乱数の値にもとづいて当り／はずれを決定する。
【０１７８】
また、普通図柄の停止図柄を図柄制御基板８０に通知するために、停止図柄を示す表示制御コマンドを送信するための制御を行う。具体的には、所定の格納領域（ＲＡＭ）に停止図柄を示す表示制御コマンドを格納し、コマンド送出要求のためのデータをセットする。そのデータは、遊技制御処理におけるコマンド制御処理（ステップＳ２９）で参照される。あるいは、停止図柄を示す表示制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）のアドレスを、コマンド制御処理において認識可能に指定する。次いで、普通図柄変動開始を示す表示制御コマンドを送信するための制御を行う。具体的には、所定の格納領域（ＲＡＭ）に普通図柄変動開始を示す表示制御コマンドを格納し、コマンド送出要求のためのデータをセットする。あるいは、普通図柄変動開始を示す表示制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）のアドレスを指定する。
【０１７９】
そして、普通図柄変動時間タイマをスタートする。例えば、高確率時には、普通図柄変動時間タイマに５．１秒に相当する値を設定する。低確率時には、普通図柄変動時間タイマに２９．２秒に相当する値を設定する。また、普通図柄プロセスフラグを普通図柄変動処理を示す値に更新する。
【０１８０】
普通図柄の変動制御は、図柄制御基板８０に搭載されている表示制御手段（表示制御用ＣＰＵ１０１等）によって実行される。表示制御手段は、普通図柄変動開始を示す表示制御コマンドを受信したら普通図柄の変動を開始する。そして、後述する普通図柄変動停止を示す表示制御コマンドを受信したら普通図柄の変動を停止し、通知されている停止図柄を表示する。
【０１８１】
ステップＳ７４の普通図柄変動処理では、普通図柄変動時間タイマがタイムアウトしたか否か確認する。タイムアウトしていたら、普通図柄プロセスフラグを普通図柄停止処理を示す値に更新する。
【０１８２】
ステップＳ７５の普通図柄停止処理では普通図柄変動停止を示す表示制御コマンドを送信するための制御を行う。そして、当りとすることに決定されているときには、普通電動役物当りフラグを設定すると共に、普通図柄プロセスフラグを始動入賞口開閉処理を示す値に更新する。始動入賞口開閉処理では、所定回数だけ所定期間始動入賞口（可変入賞球装置１５）を開放する制御が行われる。また、はずれとすることに決定されているときには、普通図柄プロセスフラグを普通図柄変動待ち処理を示す値に更新する。
【０１８３】
なお、始動入賞口開閉処理で用いられる開放パターンは、例えば、低確率時には、可変入賞球装置１５が１回だけ０．２秒間開放するようなパターンである。また、高確率時には、可変入賞球装置１５が１．１５秒間開放した後４．４秒の閉成期間をおいて再度１．１５秒間開放するようなパターンである。可変入賞球装置１５は、開放パターンに従って開閉制御される。なお、この実施の形態では、普通電動役物としての可変入賞球装置１５は、始動入賞口１４を開閉するための電動役物と兼用されている。
【０１８４】
図２３は、この実施の形態における主基板３１から他の各電気部品制御基板（サブ基板）に送信される制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）の送出形態を示すタイミング図である。この例では、制御コマンドのコマンドデータは１バイトで構成されている。
【０１８５】
図２３に示すように、主基板３１（メイン）からコマンドデータが出力された後、割込信号およびＳＴＢ信号がオン状態になる。このように、遊技制御手段は、コマンドデータの出力に関連して、データ出力中信号（この例ではＳＴＢ信号）の出力タイミングと同タイミングで、コマンドデータの電気部品制御手段への入力を指示するための指示信号としての割込信号を出力する。
【０１８６】
その後、メインからの割込信号はオフ状態になり、サブ基板の電気部品制御手段がコマンド受信処理を完了した後のタイミングで、メインからのＳＴＢ信号はオフ状態になる。
【０１８７】
図２４は、表示制御コマンドを送信するためのコマンド制御処理の一例を示すフローチャートである。表示制御コマンドを送信するためのコマンド制御処理は、例えば、図１９に示されたフローチャートにおけるステップＳ２９において実行される。表示制御コマンドを送信するためのコマンド制御処理において、ＣＰＵ５６は、出力ポート２出力内容記憶領域に、送出すべき表示制御コマンドのコマンドデータを書き込む（ステップＳ３３１）。そして、表示制御コマンド送出要求フラグをセットする（ステップＳ３３２）。なお、ステップＳ３３１では出力ポート２出力内容記憶領域ではなくバックアップＲＡＭにおける他の領域にコマンドデータを書き込み、実際にコマンドデータが出力ポート２に出力されるときに、出力ポート２出力内容記憶領域にコマンドデータを書き込むように構成してもよい。
【０１８８】
なお、表示制御コマンドを出力ポートに出力する処理は、後述するタイマ割込処理において実行される。また、表示制御コマンドを送信するためのコマンド制御処理は、図１９におけるループ処理で実行されているので、同一処理が繰り返し実行されないように、図２４に示す処理は、前の表示制御コマンドの送信が完了したことを確認してから実行されるようにプログラム構成されていることが好ましい。
【０１８９】
図２５は、払出制御コマンドを送信するためのコマンド制御処理の一例を示すフローチャートである。払出制御コマンドを送信するためのコマンド制御処理は、例えば、図１９に示されたフローチャートにおけるステップＳ３２の賞球処理において実行される。払出制御コマンドを送信するためのコマンド制御処理において、ＣＰＵ５６は、出力ポート１出力内容記憶領域に、送出すべき払出制御コマンドのコマンドデータを書き込む（ステップＳ３３５）。そして、払出制御コマンド送出要求フラグをセットする（ステップＳ３３６）。なお、ステップＳ３３５では出力ポート１出力内容記憶領域ではなくバックアップＲＡＭにおける他の領域にコマンドデータを書き込み、実際にコマンドデータが出力ポート１に出力されるときに、出力ポート１出力内容記憶領域にコマンドデータを書き込むように構成してもよい。
【０１９０】
例えば、賞球払出数を指定するための払出制御コマンドとして、０１（Ｈ）〜０Ｆ（Ｈ）のいずれかが用いられる。従って、１個〜１５個の賞球払出数を指定することができる。また、払出制御状態を指定するための払出制御コマンドとして、０１（Ｈ）〜０Ｆ（Ｈ）以外の１バイトのデータが用いられる。例えば、払出禁止を指定する場合には１１（Ｈ）が用いられ、払出禁止解除を指定する場合には１２（Ｈ）が用いられる。あるいは、払出禁止／払出禁止解除の原因毎に払出制御コマンドを定義してもよい。例えば、球切れ（補給球不足）の場合にはＦ０（Ｈ）、その解除の場合にはＦ１（Ｈ）、下皿満タンの場合にはＦ２（Ｈ）、その解除の場合にはＦ３（Ｈ）のようにしてもよい。さらに、１バイトのうちの上位の４ビットを指示の種類を示すデータとし、下位の４ビットを具体的内容を示すデータとしてもよい。例えば、上位４ビットが００００であれば賞球払出数を指示することとし下位４ビットで賞球数を示すようにする。また、上位４ビットが０００１であれば払出禁止／払出禁止解除を指示することにしてもよい。
【０１９１】
図２６は、タイマ割込処理を示すフローチャートである。タイマ割込処理において、ＣＰＵ５６は、レジスタの退避処理を行った後（ステップＳ１００）、ポート入力処理（ステップＳ１０１）、ポート出力処理（ステップＳ１０２）およびタイマ更新処理（ステップＳ１０３）を行う。そして、レジスタの復旧処理を行い（ステップＳ１０４）、割込許可状態にして（ステップＳ１０５）、処理を終了する。
【０１９２】
ステップＳ１０１のポート入力処理は、入力ポートのデータを読み出して、読み出したデータを所定のＲＡＭ領域に書き込む処理である。遊技制御処理（図１９に示されたループ処理）では、ＲＡＭ領域の内容にもとづいて入力ポートの入力状態を認識する。ステップＳ１０２のポート出力処理は、出力ポート１出力内容記憶領域〜出力ポート６出力内容記憶領域の内容を出力ポート１〜６に出力するとともに、制御コマンドが各サブ基板における電気部品制御手段に受信可能なように割込信号およびＳＴＢ信号を制御する処理である。ステップＳ１０３のタイマ更新処理は、遊技制御処理において用いられている各種タイマの値を減算する処理である。例えば、遊技制御処理では、タイマに計測時間に相当した値をタイマにセットし、タイマの値が０になったらタイムアウトしたと認識する。
【０１９３】
遊技制御手段は、メイン処理とタイマ割込処理とを協働させて遊技の制御を進行している。すなわち、遊技制御手段は、所定の制御周期毎に発生する割込に関連して遊技の制御を実行している。
【０１９４】
図２７は、ポート出力処理（ステップＳ１０２）の構成例を示すフローチャートである。ポート出力処理において、ＣＰＵ５６は、出力ポート５出力内容記憶領域のデータを出力ポート５（図１６参照）に出力する（ステップＳ３４１）。また、出力ポート６出力内容記憶領域のデータを出力ポート６（図１６参照）に出力する（ステップＳ３４２）。なお、出力ポート５出力内容記憶領域および、出力ポート６出力内容記憶領域には、遊技制御処理（図１９に示されたループ処理）において、出力ポートの各ビットのオン／オフに応じたデータが設定されている。例えば、出力ポート５出力内容記憶領域のビット０〜２は、遊技制御処理におけるソレノイド処理（ステップＳ３１）でオン／オフ（セット／リセット）される。
【０１９５】
次いで、ＣＰＵ５６は、制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）を送信するための制御（ステップＳ３４３〜Ｓ３５３）を行う。まず、制御コマンド送出要求フラグ（払出制御コマンド送出要求フラグ、表示制御コマンド送出要求フラグ、ランプ制御コマンド送出要求フラグまたは音制御コマンド送出要求フラグ）がセットされているか否か確認する（ステップＳ３４３）。いずれの制御コマンド送出要求フラグもセットされていない場合には、何もせずリターンする。
【０１９６】
いずれかの制御コマンド送出要求フラグがセットされている場合には、その制御コマンド送出要求フラグに対応したポート出力内容記憶領域（出力ポート１出力内容記憶領域〜出力ポート４出力内容記憶領域のいずれか）のデータを、対応する出力ポート（出力ポート１〜出力ポート４のいずれか）に出力する（ステップＳ３４４）。例えば、払出制御コマンド送出要求フラグがセットされていた場合には、出力ポート１出力内容記憶領域のデータを出力ポート１（図１５参照）に出力する。このタイミングは、図２３におけるａ区間の開始時に相当する。
【０１９７】
次に、ＣＰＵ５６は、出力ポート０の、データを出力した出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０の割込信号のビット（ビット０〜３のいずれか）と、出力ポート０のＳＴＢ信号のビット（ビット４〜７のいずれか）とに「１」を出力する（ステップＳ３４５）。例えば、ステップＳ３４４において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、出力ポート０のビット０（払出制御信号用割込信号）とビット４（払出制御信号用ＳＴＢ信号）とに「１」を出力する。このタイミングは、図２３におけるｂ区間の開始時に相当する。なお、ステップＳ３４４とＳ３４５との間に、ディレイ時間をおいてもよい。
【０１９８】
そして、対応する制御コマンド送出要求フラグをクリアする（ステップＳ３４６）。例えば、ステップＳ３４４において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、払出制御コマンド送出要求フラグをクリアする。また、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３４７）。
【０１９９】
次いで、図２３におけるｂ区間とｃ区間の時間の合計に相当する時間だけ待ってから（ステップＳ３４８）、データを出力した出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０の割込信号のビット（ビット０〜３のいずれか）を「０」にする（ステップＳ３４９）。例えば、ステップＳ３４４において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、出力ポート０のビット０（払出制御信号用割込信号）に「０」を出力する。また、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３５０）。このタイミングは、図２３におけるｄ区間の開始時に相当する。なお、ｂ区間は、主基板３１が割込信号を出力してからサブ基板において割込が受け付けられるまでの遅れ時間に相当する。
【０２００】
さらに、図２３におけるｄ区間とｅ区間の時間の合計に相当する時間だけ待ってから（ステップＳ３５１）、データを出力した出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０のＳＴＢ信号のビット（ビット４〜７のいずれか）を「０」にする（ステップＳ３５２）。例えば、ステップＳ３４４において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、出力ポート０のビット４（払出制御信号用ＳＴＢ信号）に「０」を出力する。また、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３５３）。このタイミングは、図２３におけるｅ区間の終了時に相当する。
【０２０１】
なお、ステップＳ３４３において、制御コマンド送出要求フラグ（払出制御コマンド送出要求フラグ、表示制御コマンド送出要求フラグ、ランプ制御コマンド送出要求フラグまたは音制御コマンド送出要求フラグ）がリセット状態であった場合には、リセット状態であった制御コマンド送出要求フラグに対応したポート出力内容記憶領域（出力ポート１出力内容記憶領域〜出力ポート４出力内容記憶領域のいずれか）に、所定のデータ（例えばクリアデータとしての００（Ｈ）やクリアデータ以外のＦＦ（Ｈ））を設定するとともに、対応する出力ポート（出力ポート１〜出力ポート４のいずれか）に、同じ値を出力するようにしてもよい。すなわち、制御期間（この例では４ｍｓ）内に制御コマンドの送出制御を実行しない場合には、ポート出力内容記憶領域の内容を所定の内容としてもよい。
【０２０２】
また、タイマ割込処理は４ｍｓ毎に実行されるので、図２７に示されたポート出力処理も４ｍｓに１回しか実行されない。従って、各電気部品制御基板には、主基板３１から、１回の制御期間（この例では４ｍｓ）において高々１つの制御コマンドしか出力されない。
【０２０３】
以上のようにして、図２３に示されたようなタイミングで、制御コマンドがサブ基板に送出される。なお、タイマ割込がかかったときに、複数種類の制御コマンド送出要求フラグがオンしていたときには、例えば、あらかじめ決められている優先順位に従って、いずれかの制御コマンド送出要求フラグについてステップＳ３４４〜Ｓ３５３の処理が実行される。
【０２０４】
このように、この実施の形態では、制御コマンドのコマンドデータを出力するときに、ポート出力内容記憶領域のデータを出力ポートに出力する。そして、ポート出力内容記憶領域のデータは、電力供給が停止しても所定期間はその内容が保存されるバックアップＲＡＭに設定される。上述したように、メイン処理ではポート出力内容記憶領域ではなくバックアップＲＡＭにおける他の領域にコマンドデータを書き込み、実際にコマンドデータが出力ポートに出力されるときに、ポート出力内容記憶領域にコマンドデータを書き込むように構成した場合には、出力ポートにコマンドデータを出力するときに、ポート出力内容記憶領域に、出力ポートに出力したコマンドデータが設定される。
【０２０５】
図２８は、遊技状態復旧処理の一例を示すフローチャートである。遊技状態復旧処理において、ＣＰＵ５６は、まず、スタックポインタの復旧処理を行う（ステップＳ８１）。スタックポインタの値は、後で詳述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされているバックアップＲＡＭ領域）に退避している。よって、ステップＳ８１では、そのＲＡＭエリアの値をスタックポインタに設定することによって復旧させる。なお、復旧されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０２０６】
そして、ＣＰＵ５６は、ＣＴＣやＰＩＯなどの内蔵デバイスの初期設定を行い、また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタに設定する（ステップＳ９１）。すなわち、レジスタ復元処理を行う。ここで、ＲＡＭアクセス許可状態に設定する処理も行う。さらに、バックアップフラグをクリアする（ステップＳ９２）すなわち、前回の電力供給停止時に所定の記憶保護処理を行うための電力供給停止時処理が実行されたことを示すフラグをリセットする。また、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ９３，Ｓ９４）。最後に、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ９５）。
【０２０７】
さらに、保存されていた出力ポート１〜４出力内容記憶領域（払出制御信号、表示制御信号、ランプ制御信号および音制御信号のコマンドデータを記憶する領域）の内容を出力ポート１〜４に出力するとともに、保存されていた出力ポート０出力内容記憶領域（各制御コマンドに関する割込信号とＳＴＢ信号の出力状態を記憶する領域）の内容を出力ポート０に出力する（ステップＳ９６）。
【０２０８】
そして、ＲＥＴ命令が実行されるのであるが、ここでのリターン先は、遊技状態復旧処理をコールした部分ではない。なぜなら、ステップＳ８１においてスタックポインタの復旧処理がなされ、復旧されたスタックポインタが指すスタック領域に格納されているリターンアドレスは、プログラムにおける前回の電力供給停止時にＮＭＩが発生したアドレスである。従って、ステップＳ９５の次のＲＥＴ命令によって、電力供給停止時にＮＭＩが発生したアドレスにリターンする。すなわち、スタック領域に退避されていたアドレスにもとづいて復旧制御が実行されている。
【０２０９】
遊技状態復旧処理において、以上のような処理が行われることによって、電力供給が停止したときに（具体的にはマスク不能割込がかかって電力供給停止時処理を行っていたときに）、図２３に示されたａ〜ｅ区間のいずれかの制御を行っていた場合でも、それぞれの制御に復旧する。また、ステップＳ９６の処理によって、制御コマンドに関連する出力ポートの状態も完全に復元される。従って、例えば、ａ区間の状態に復旧した場合には、制御コマンドのコマンドデータが出力ポートに出力された状態で、電力供給が停止したときの制御状態に復旧することができる。この場合、電力供給が停止したときの制御状態は、制御コマンドのコマンドデータを出力した後、割込信号およびＳＴＢ信号を出力する前の状態である（図２７におけるステップＳ３４４の処理完了後、ステップＳ３４５の処理開始前）。よって、制御状態が復旧することによってステップＳ３４５の処理が開始され、割込信号およびＳＴＢ信号が出力ポートに出力される。
【０２１０】
このように、遊技制御手段は、コマンドデータを出力した後にコマンドデータの取り込み（電気部品制御手段への入力）を指示するための信号（この例では割込信号およびＳＴＢ信号）を出力するまでの間に電力供給が停止した場合には、電力供給が再開されたときに、コマンドデータに関する出力ポートの状態を復旧させた後、コマンドデータの取り込みを指示するための信号を出力するように構成されている。
【０２１１】
図２９は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（電力供給停止時処理）の処理例を示すフローチャートである。ＣＰＵ５６のＸＮＭＩ端子にローレベルからハイレベルへの変化が生じてマスク不能割込が発生すると、ＣＰＵ５６に内蔵されている割込制御機構は、マスク不能割込発生時に実行されていたプログラムのアドレス（具体的には実行完了後の次のアドレス）をスタックポインタが指すスタック領域に退避させるとともに、スタックポインタの値を増やす。すなわち、スタックポインタの値がスタック領域の次のアドレスを指すように更新する。なお、この実施の形態では、ＸＮＭＩ端子にローレベルからハイレベルへの変化が生ずると割込が生ずるが、他の態様のレベル変化に応じて割込が発生するマイクロコンピュータを用いても、以下のような制御を実行することができる。
【０２１２】
電力供給停止時処理において、ＣＰＵ５６は、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をバックアップＲＡＭ領域のスタック領域に退避させる（ステップＳ４５１）。また、割込フラグをパリティフラグにコピーする（ステップＳ４５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。割込フラグは、割込許可状態であるのか割込禁止状態であるのかを示すフラグであって、ＣＰＵ５６が内蔵する制御レジスタ中にある。割込フラグのオン状態が割込禁止状態であることを示す。上述したように、パリティフラグは遊技状態復旧処理で参照される。そして、遊技状態復旧処理において、パリティフラグがオン状態であれば、割込許可状態には設定されない。
【０２１３】
また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域のスタック領域に退避させる（ステップＳ４５４〜Ｓ４５８）。なお、ステップＳ４５１〜Ｓ４５８の処理は、電源監視手段の検出信号に応じて制御状態を復旧させるために必要なデータを変動データ記憶手段に保存させるためのデータ退避処理に相当する。
【０２１４】
次に、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、パリティデータを作成する（ステップＳ４６０〜Ｓ４６７）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４６０）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ４６１）。また、チェックサム算出回数をセットする（ステップＳ４６２）。
【０２１５】
そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４６３）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４６４）、ポインタの値を１増やし（ステップＳ４６５）、チェックサム算出回数の値を１減算する（ステップＳ４６６）。ステップＳ４６３〜Ｓ４６６の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ４６７）。
【０２１６】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４６８）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４６９）。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４７０）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。従って、電圧低下に伴ってプログラムの暴走が生じても、ＲＡＭの記憶内容が破壊されるようなことはない。
【０２１７】
その後、ＣＰＵ５６は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。なお、ウォッチドッグタイマを使用している場合には、ループ状態でウォッチドッグクリア処理を行っていないので、ウォッチドッグタイマがタイムアウトする。ただし、正常な電力供給停止時にはその前にシステムリセットがかかる。しかし、例えばノイズ等によってＮＭＩがかかった場合には、電力供給停止時ではないのでシステムリセットがかからないが、ウォッチドッグタイマのタイムアウトによってリセットがかかり、ループから抜け出すことができる。
【０２１８】
図３０は、この実施の形態におけるＲＡＭ領域のアドレスマップを示す説明図である。図３０に示すように、ＲＡＭ領域の先頭はバックアップフラグの領域に割り当てられている。そして、最後部にチェックサムバッファの領域が割り当てられている。なお、バックアップフラグからチェックサムバッファまでの領域は作業領域に相当し、チェックサムバッファ以降の領域にスタック領域が設定されている。また、この実施の形態では、ＲＡＭ領域の全てが電源バックアップされている。
【０２１９】
なお、図２０に示された出力ポート０出力内容記憶領域〜出力ポート６出力内容記憶領域は、図３０に示すコマンド制御用バッファの一部に相当する。
【０２２０】
図３１は、チェックサム作成方法の一例を説明するための説明図である。ただし、図３１に示す例では、簡単のために、バックアップＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく電力供給停止時処理において、図３１に示すように、チェックサムデータとして初期データ（この例では００（Ｈ））が設定される。次に、「００（Ｈ）」と「Ｆ０（Ｈ）」の排他的論理和がとられ、その結果と「１６（Ｈ）」の排他的論理和がとられる。さらに、その結果と「ＤＦ（Ｈ）」の排他的論理和がとられる。そして、その結果（この例では「３９（Ｈ）」）を論理反転して得られた値（この例では「Ｃ６（Ｈ）」）がチェックサムバッファに設定される。
【０２２１】
なお、図３１では、説明を容易にするために、論理反転前のデータ「３９（Ｈ）」がチェックサムバッファに格納されている様子が示されている。なお、初期データとしての００（Ｈ）はステップＳ４６０で設定されるチェックサムデータに対するクリアデータに応じた値であるが、実際には、００（Ｈ）との排他的論理和は演算前と後とで値が変わらないので、００（Ｈ）との排他的論理和演算を行わなくてもよい。
【０２２２】
この実施の形態では、チェックサムバッファは、バックアップＲＡＭ領域（変動データ記憶手段）の最後のアドレスに格納されている。従って、例えば、チェックサム作成方法のプログラムに誤りがないかどうか確認する際に、容易にその確認を行うことができる。ＲＡＭ領域の最終アドレスの値が正しいか否か確認すればよいからである。また、この実施の形態では、チェックサム算出開始アドレスはバックアップフラグが設定されるアドレスであり、チェックサム算出最終アドレスは賞球制御用フラグ・バッファのうちの最後のアドレスである（図３０参照）。従って、賞球制御用フラグ・バッファの後、すなわち、バックアップＲＡＭ領域の最後のアドレスをチェックサムバッファの領域にすれば、ＲＡＭ領域において無駄が生ずることはない。
【０２２３】
なお、確認のしやすさやＲＡＭ領域の無駄防止を考慮すると、バックアップＲＡＭ領域の最初のアドレスをチェックサムバッファの領域にしてもよい。
【０２２４】
また、遊技機への電力供給開始時にはパリティチェックＯＫか否かの判断が行われるが（図１８におけるステップＳ１０）、その判断では、電力供給停止時処理におけるパリティデータの作成処理（ステップＳ４６０〜Ｓ４６９）と同様の処理が行われ、処理結果すなわち演算結果がチェックサムバッファの内容と一致したらパリティチェックＯＫと判定される。
【０２２５】
なお、ここでは、バックアップＲＡＭ領域の最後または最初のアドレスをチェックサムバッファの領域にしたが、バックアップＲＡＭ領域の中途の領域にチェックサムバッファの領域を割り当ててもよい。また、この実施の形態では、作業領域のデータにもとづいてチェックサムが生成されているが、スタック領域のデータも含めてチェックサムを生成するようにしてもよい。
【０２２６】
さらに、この実施の形態では、電力供給開始時に、電力供給停止時処理における処理と同じ処理によってチェックサムを生成し、生成されたチェックサムとバックアップＲＡＭに保存されていたチェックサムとを比較したが、他の方法を用いてもよい。例えば、バックアップＲＡＭに保存されていたチェックサムを初期値として、電力供給停止時処理において演算対象となった各データについて演算を行い、演算結果が所定値（例えば００（Ｈ））と一致したらパリティチェックＯＫと判定するようにしてもよい。
【０２２７】
また、チェックのためのチェックデータはチェックサムに限られず、バックアップＲＡＭの内容が正当に保存されているかを判定できるものであれば、他のチェックデータを用いてもよいし、チェックデータは複数あってもよい。その場合、各チェックデータのチェック対象となるＲＡＭ領域が別であってもよい。すなわち、ＲＡＭ領域における複数部分の各部分についてチェックデータを作成するようにしてもよい。
【０２２８】
図３２は、払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３２に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、払出制御用ＣＰＵ３７１は、マスク不能割込処理によって遊技機への電力供給停止の発生を確認することができる。なお、バッファ回路９６０から出力される信号は電源監視回路９１０からの検出信号と実質的に変わらないので（増幅を受けたのみ）、以下、バッファ回路９６０から出力される信号を検出信号またはＮＭＩ信号と呼ぶことがある。
【０２２９】
払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からの払出制御用の割込信号が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、割込信号の入力に応じて割込が発生することになる。そして、払出制御用ＣＰＵ３７１は、割込が発生すると、コマンド受信割込処理を実行する。
【０２３０】
払出制御基板３７には、システムリセット回路９７５も搭載されているが、この実施の形態では、システムリセット回路９７５におけるリセットＩＣ９７６は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットＩＣ９７６は、ＶSLの電源電圧を監視して電圧値が所定値（例えば＋９Ｖ）以下になると出力をローレベルにする。従って、遊技機への電力供給停止時には、リセットＩＣ９７６からの信号がローレベルになることによって払出制御用ＣＰＵ３７１がシステムリセットされる。
【０２３１】
リセットＩＣ９７６が電力供給停止を検知するための所定値は、通常時の電圧より低いが、払出制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０２３２】
＋５Ｖ電源から電力が供給されていない間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、停電等の遊技機に対する電力供給停止が発生しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復旧する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の払出制御状態に復旧させることができる。
【０２３３】
なお、図３２に示された構成では、システムリセット回路９７５は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは１回だけである。しかし、図９に示された主基板３１の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
【０２３４】
また、図３２に示す例では、リセットＩＣ９７６のＣＫ端子には払出制御用ＣＰＵ３７１の出力ポートから、ある時間間隔で信号が供給される。その信号が途絶えて所定期間（ウォッチドッグタイマのタイムアウト時間）以上信号の入力がない状態になると、リセットＩＣ９７６は、リセット信号のレベルを一旦リセットレベルにする。図３２では、払出制御用ＣＰＵ３７１からリセットＩＣ９７６に対する信号は内蔵出力ポートから出力される例が示されているが、その信号は、外付けの出力ポートから出力されるようにしてもよい。
【０２３５】
また、払出制御用ＣＰＵ３７１がウォッチドッグ機能を内蔵しウォッチドッグタイマのタイムアウトによって内部的に払出制御用ＣＰＵ３７１にリセットがかかるようなＣＰＵであり、その機能を利用している場合には、リセットＩＣ９７６のＣＫ端子に信号を与えるような構成を用いなくてもよい。
【０２３６】
図３３は、この実施の形態における出力ポートの割り当てを示す説明図である。図３３に示すように、出力ポートＣ（アドレス００Ｈ）は、払出モータ２８９に出力される駆動信号等の出力ポートである。また、出力ポートＤ（アドレス０１Ｈ）は、７セグメントＬＥＤであるエラー表示ＬＥＤ３７４に出力される表示制御信号の出力ポートである。そして、出力ポートＥ（アドレス０２Ｈ）は、振分ソレノイド３１０に出力される駆動信号、およびカードユニット５０に対するＥＸＳ信号とＰＲＤＹ信号とを出力するための出力ポートである。
【０２３７】
図３４は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図３４に示すように、入力ポートＡ（アドレス０６Ｈ）は、主基板３１から送出された払出制御コマンドの８ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートＢ（アドレス０７Ｈ）のビット０〜１には、それぞれ、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂの検出信号が入力される。ビット２〜５には、カードユニット５０からのＢＲＤＹ信号、ＢＲＱ信号、ＶＬ信号およびクリアスイッチ９２１の検出信号が入力される。また、ビット７には、主基板３１からの払出制御信号用ＳＴＢ信号が入力される。
【０２３８】
なお、図１２に示すように、この実施の形態では、出力ポートおよび入力ポートとして、外付けのものが使用されているが、払出制御用ＣＰＵ３７１に内蔵されているＰＩＯを用いてもよい。
【０２３９】
図３５は、払出制御手段（払出制御用ＣＰＵ３７１およびＲＯＭ，ＲＡＭ等の周辺回路）がプログラムに従って実行するメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７００）。次に、割込モードを割込モード２に設定し（ステップＳ７０１）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０２）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０３）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０４）を行った後に、ウォッチドッグクリア処理（ステップＳ７０５）を行って、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。ステップＳ６では、払出制御用ＣＰＵ３７１がウォッチドッグ機能を内蔵し、それを利用している場合には、ウォッチドッグ機能の初期化およびタイマクリア処理が行われる。
【０２４０】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０３の内蔵デバイスレジスタの設定処理およびステップＳ７０４の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば１ｍｓ毎に発生させたい場合は、初期値として１ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０２４１】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭アドレスが特定される。タイマ割込処理では、払出制御処理が実行される。
【０２４２】
また、内蔵ＣＴＣのうちの他の一つのチャネル（この実施の形態ではチャネル２）が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップＳ７０３の内蔵デバイスレジスタの設定処理およびステップＳ７０４の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【０２４３】
カウンタモードに設定されたチャネル（チャネル２）に設定される割込ベクタは、後述するコマンド受信割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭アドレスが特定される。
【０２４４】
この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始アドレスを設定することができる。
【０２４５】
ＣＴＣのチャネル２（ＣＨ２）のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、例えばステップＳ７０５において、特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。さらに、ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりまたは立ち下がりで特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるのであるが、所定の特定レジスタの設定によって、立ち上がり／立ち下がりの選択を行うことができる。この実施の形態では、ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりで、タイマカウンタレジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるような設定が行われる。
【０２４６】
また、ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する１ｍｓタイマ割込として用いられる。具体的には、ＣＰＵ３７１の動作クロックを分周したクロックがＣＴＣに与えられ、クロックの入力によってレジスタの値が減算され、レジスタの値が０になるとタイマ割込が発生する。例えば、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。分周したクロックにもとづいて減算が行われるので、レジスタの初期値は大きくならない。ステップＳ７０５において、ＣＨ３のレジスタには、初期値として１ｍｓに相当する値が設定される。
【０２４７】
ＣＴＣのＣＨ２のカウントアップにもとづく割込は、ＣＨ３のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、ＣＨ２のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【０２４８】
次いで、払出制御用ＣＰＵ３７１は、入力ポートＢ（図３４参照）を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７０７）。その確認においてオンを検出した場合には、払出制御用ＣＰＵ３７１は、通常の初期化処理を実行する（ステップＳ７１１〜ステップＳ７１３）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート３７２では、クリアスイッチ信号のオン状態はハイレベルである。
【０２４９】
なお、払出制御用ＣＰＵ３７１は、例えば、オン状態が少なくとも１ｍｓ（１ｍｓ毎に起動される処理の１回目の処理における検出直前に検出信号がオンした場合）継続しないとスイッチオンとは見なさないが、クリアスイッチ９２１のオン検出の場合には、１回のオン判定でオン／オフが判定される。すなわち、初期化操作手段としてのクリアスイッチ９２１が所定の操作状態であるか否かを払出制御用ＣＰＵ３７１が判定するための初期化要求検出判定期間は、遊技媒体検出手段としての賞球カウントスイッチ等が遊技媒体を検出したことを判定するための遊技媒体検出判定期間とは異なる期間とされている。
【０２５０】
クリアスイッチ９２１がオンの状態でない場合には、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０８）。例えば、主基板３１のＣＰＵ５６の処理と同様に、遊技機への電力供給停止時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０２５１】
バックアップありを確認したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の停電等の電力供給の停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電力供給の停止時の状態に戻すことができないので、不測の停電等からの復旧時ではなく電源投入時に実行される初期化処理を実行する。
【０２５２】
チェック結果が正常であれば（ステップＳ７０９）、払出制御用ＣＰＵ３７１は、内部状態を電力供給停止時の状態に戻すための払出状態復旧処理を行う（ステップＳ７１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０２５３】
バックアップフラグとチェックサム等のチェックデータとを用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認することによって、払出制御状態を電力供給停止時の状態に正確に戻すことができる。すなわち、バックアップＲＡＭ領域のデータにもとづく状態復旧処理の確実性が向上する。なお、この実施の形態では、バックアップフラグとチェックデータとの双方を用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認しているが、いずれか一方のみを用いてもよい。すなわち、バックアップフラグとチェックデータとのいずれかを、状態復旧処理を実行するための契機としてもよい。
【０２５４】
このように、遊技制御手段以外の電気部品制御手段においても、電力供給が開始された場合に、電力供給が停止する前の制御状態に復旧させるか否かを決めるための復旧条件が複数あり、電気部品制御手段は、復旧条件の全てが成立していたら電力供給が停止する前の制御状態に復旧させ、復旧条件のうち少なくとも１つが成立していなかったら制御状態を初期化する初期化処理を行うように構成されている。従って、誤って復旧処理がなされ、誤った制御がなされてしまうことが防止される。なお、この例では、復旧条件の成立は、クリアスイッチ９２１の押下がないこと、バックアップフラグがオン状態であること、およびパリティチェックの結果が正常であったことである。
【０２５５】
この実施の形態では、電力供給停止時処理を実行したことを示すフラグとして１バイトデータであるバックアップフラグを用いたが、電力供給停止時処理を実行したことを示すフラグであればどのような形態のフラグを用いてもよい。また、そのようなフラグは複数あってもよい。
【０２５６】
初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。ここでは、ＲＡＭの全領域をクリアする。そして、１ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値として１ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１３）。
【０２５７】
次いで、払出制御処理（ステップＳ７５１〜Ｓ７６０）が繰り返し（ループ処理で）実行される。
【０２５８】
払出制御処理において、払出制御用ＣＰＵ３７１は、まず、ウォッチドッグクリア処理を実行する（ステップＳ７５１）。ステップＳ７５１では、払出制御用ＣＰＵ３７１がウォッチドッグ機能を内蔵し、それを利用している場合には、内蔵されているウォッチドッグタイマにタイマクリアするためのデータを書き込む処理が行われる。また、図３４に例示したように、リセットＩＣ９７６に信号を与えることによってウォッチドッグ機能を実現している場合には、１パルスの信号を出力する。
【０２５９】
また、入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂ等のスイッチがオンしたか否かを判定する（スイッチ処理：ステップＳ７５２）。ただし、この実施の形態では、後述するように、タイマ割込処理において、入力ポートのデータが所定のＲＡＭ領域に保存されている。ステップＳ７５２のスイッチ処理では、そのＲＡＭ領域を介して、賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂ等のスイッチの検出信号を認識し、それらの状態判定を行う。
【０２６０】
次に、払出制御用ＣＰＵ３７１は、主基板３１から払出停止状態指定コマンドを受信していたら払出停止状態に設定し、払出可能状態指定コマンドを受信していたら払出停止状態の解除を行う（払出停止状態設定処理：ステップＳ７５３）。また、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５４）。さらに、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。
【０２６１】
次いで、払出制御用ＣＰＵ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を球貸し側に設定する。
【０２６２】
さらに、払出制御用ＣＰＵ３７１は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を賞球側に設定する。そして、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。ただし、この実施の形態では、後述するように、遊技制御手段の場合と同様に、タイマ割込処理において、出力ポート出力内容記憶領域のデータが出力ポートに出力される。従って、払出モータ制御処理では、出力ポート出力内容記憶領域に駆動信号等を設定する。
【０２６３】
なお、この実施の形態では、払出モータ２８９としてステッピングモータが用いられ、それらを制御するために１−２相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、８種類の励磁パターンデータが繰り返し払出モータ２８９に出力される。また、この実施の形態では、各励磁パターンデータが４ｍｓずつ出力される。
【０２６４】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。また、遊技機外部に出力される球貸し個数信号を出力する処理等を行う（出力処理：ステップＳ７６０）。その後、ステップＳ７５１に戻る。
【０２６５】
図３６は、ステップＳ７１０の払出状態復旧処理の一例を示すフローチャートである。払出状態復旧処理において、払出制御用ＣＰＵ３７１は、まず、スタックポインタの復旧処理を行う（ステップＳ７３１）。スタックポインタの値は、後述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされている）に退避している。よって、ステップＳ７３１では、そのＲＡＭエリアの値をスタックポインタに設定することによって復旧させる。なお、復旧されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０２６６】
そして、ＣＴＣやＰＩＯなどの内蔵デバイスの初期設定を行い、また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタに設定する（ステップＳ７３２）。すなわち、レジスタ復元処理を行う。ここで、ＲＡＭアクセス許可状態に設定する処理も行う。さらに、バックアップフラグをクリアする（ステップＳ７３３）。すなわち、前回の電力供給停止時に所定の記憶保護処理が実行されたことを示すフラグをリセットする。そして、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ７３４，Ｓ７３５）。最後に、内部状態を払出禁止状態に設定して（ステップＳ７３６）、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ７３７）。なお、内部状態を払出禁止状態に設定するということは、例えば、対応する内部フラグを設定することである。また、通常の電力供給開始時（払出状態復旧処理が行われない場合）にも、内部状態を払出禁止状態に設定する。そして、主基板３１の遊技制御手段は、起動時に、払出ができる状態（例えば球切れスイッチ１８７がオン状態でなく下皿満タン状態でもない状態）にあるか否かを判断し、払出ができる状態であれば、払出可能状態を示す払出制御コマンドを送信する。そのような払出制御コマンドの受信に応じて、払出制御手段は、払出禁止状態を解除する。このような制御によって、払出制御手段が、払出を開始させるべきでないにも関わらず球払出装置９７に球払出を開始させてしまうことが防止される。
【０２６７】
そして、ＲＥＴ命令が実行されるのであるが、ここでのリターン先は、払出状態復旧処理をコールした部分ではない。なぜなら、ステップＳ７３１においてスタックポインタの復旧処理がなされ、復旧されたスタックポインタが指すスタック領域に格納されているリターンアドレスは、プログラムにおける前回の電力供給停止時にＮＭＩが発生したアドレスである。従って、ステップＳ７３６の次のＲＥＴ命令によって、電力供給停止時にＮＭＩが発生したアドレスにリターンする。すなわち、スタック領域に退避されていたアドレスにもとづいて復旧制御が実行されている。
【０２６８】
図３７は、タイマ割込処理を示すフローチャートである。タイマ割込処理において、払出制御用ＣＰＵ３７１は、レジスタの退避処理を行った後（ステップＳ７６１）、ポート入力処理（ステップＳ７６２）、ポート出力処理（ステップＳ７６３）およびタイマ更新処理（ステップＳ７６４）を行う。そして、レジスタの復旧処理を行い（ステップＳ７６５）、割込許可状態にして（ステップＳ７６６）、処理を終了する。
【０２６９】
ステップＳ７６２のポート入力処理は、入力ポートのデータを読み出して、読み出したデータを所定のＲＡＭ領域に書き込む処理である。払出制御処理（図３５に示されたループ処理）では、ＲＡＭ領域の内容にもとづいて入力ポートの入力状態を認識する。ステップＳ７６３のポート出力処理は、出力ポート出力内容記憶領域の内容を対応する出力ポートに出力する処理である。ステップＳ７６４のタイマ更新処理は、払出制御処理において用いられている各種タイマの値を減算する処理である。例えば、払出制御処理では、タイマに計測時間に相当した値をタイマにセットし、タイマの値が０になったらタイムアウトしたと認識する。
【０２７０】
図３８は、この実施の形態におけるＲＡＭ領域のアドレスマップを示す説明図である。図３８に示すように、ＲＡＭ領域の先頭はバックアップフラグの領域に割り当てられている。そして、最後部にチェックサムバッファの領域が割り当てられている。なお、バックアップフラグからチェックサムバッファまでの領域は作業領域に相当し、チェックサムバッファ以降の領域にスタック領域が設定されている。また、この実施の形態では、ＲＡＭ領域の全てが電源バックアップされている。
【０２７１】
図３８に示すように、保護領域には、総賞球数バッファ、貸し球個数記憶、払出状態フラグ等が設定されている。総賞球数バッファは、主基板３１の側から指示された賞球払出個数（賞球数）の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。払出状態フラグは、払出可能状態にあるのか払出禁止状態にあるのかを示すフラグである。保護領域以外の領域は、その内容が保存されていなくても制御状態を復旧させることができるようなデータを記憶する領域であり、一時的発生するデータを保存するワークエリア等である。なお、この実施の形態では、保護領域およびその他の領域は、払出制御復旧処理においてクリアされない。
【０２７２】
図３９は、主基板３１からの割込信号（払出制御用）に応じて起動されるコマンド受信割込処理を示すフローチャートである。コマンド受信割込処理において、払出制御用ＣＰＵ３７１は、レジスタの退避処理を行った後（ステップＳ７７１）、入力ポートＢ（図３４参照）のデータを入力する（ステップＳ７７２）。そして、そのビット７（払出制御用ＳＴＢ信号）を確認する（ステップＳ７７３）。払出制御用ＳＴＢ信号がオン状態であれば、入力ポートＡ（図３４参照）のデータを入力する（ステップＳ７７４）。そして、入力したデータを、コマンド受信個数カウンタが示す受信コマンドバッファに格納し（ステップＳ７７５）、コマンド受信個数カウンタの値を更新する（ステップＳ７７６）。
【０２７３】
その後、レジスタ復旧処理を行い（ステップＳ７７７）、割込許可状態にして（ステップＳ７７８）、処理を終了する。以上のように、この実施の形態では、払出制御手段は、指示信号（割込信号）とデータ出力中信号（ＳＴＢ信号）の両方の出力を検出した場合に、コマンドデータを入力する処理（ステップＳ７７４）を実行することになる。
【０２７４】
図４０は、主基板３１から受信した払出制御コマンドを格納するための受信バッファの一構成例を示す説明図である。この例では、払出制御コマンドを４個格納可能なリングバッファ形式の受信バッファが用いられる。従って、受信バッファは、受信コマンドバッファ１〜４の４バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、０〜３の値をとる。
【０２７５】
なお、コマンド解析実行処理は図３５に示されたメイン処理で実行され、その処理において、読出ポインタが指す受信バッファの内容が読み出されるとともに読出ポインタの値が＋１される。また、主基板３１の遊技制御手段は、４ｍｓの制御期間において１つしか払出制御コマンドを送信しない。従って、通常、受信バッファに、複数の払出制御コマンドが記憶されていることはない。
【０２７６】
図４１および図４２は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（ＮＭＩ処理：電力供給停止時処理）の処理例を示すフローチャートである。
【０２７７】
電力供給停止時処理において、払出制御用ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲＡＭ領域に退避する（ステップＳ８０１）。また、割込フラグをパリティフラグにコピーする（ステップＳ８０２）。パリティフラグはバックアップＲＡＭ領域に形成されている。割込フラグは、割込許可状態であるのか割込禁止状態であるのかを示すフラグであって、払出制御用ＣＰＵ３７１が内蔵する制御レジスタ中にある。割込フラグのオン状態が割込禁止状態であることを示す。上述したように、パリティフラグは遊技状態復旧処理で参照される。そして、払出状態復旧処理において、パリティフラグがオン状態であれば、割込許可状態には設定されない。
【０２７８】
また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタおよびＩＸレジスタをバックアップＲＡＭ領域に退避する（ステップＳ８０４〜８０７）。なお、ステップＳ８０１〜Ｓ８０７の処理は、電源監視手段の検出信号に応じて制御状態を復旧させるために必要なデータを変動データ記憶手段に保存させるためのデータ退避処理に相当する。
【０２７９】
次に、処理ループ回数としてあらかじめ決められた値をセットし（ステップＳ８０８）、賞球カウントスイッチ３０１Ａのチェック処理と払出制御コマンド受信処理とを所定期間実行するループ処理に移行する。払出制御用ＣＰＵ３７１は、まず、ウォッチドッグクリア処理を行う（ステップＳ８１０）。次いで、入力ポートＢ（図３４参照）のデータを入力する（ステップＳ８１１）。そして、入力したデータのビット７（払出制御用ＳＴＢ信号）を確認する（ステップＳ８１２）。払出制御用ＳＴＢ信号がオン状態であって、オン状態の確認が最初のものであれば（ステップＳ８１３）、入力ポートＡ（図３４参照）のデータを入力し、入力したデータをコマンドバッファに格納する（ステップＳ８１４）。
【０２８０】
コマンドバッファは、通常の制御時に使用される通常時コマンド記憶領域としての受信バッファ（図４０参照）とは異なるＲＡＭ領域に設けられているバックアップコマンド記憶領域であり、電力供給停止時でも所定期間は保存される。
【０２８１】
次いで、ポートチェック回数としてあらかじめ決められている値をセットし（ステップＳ８１５）、入力ポートＢ（図３４参照）のデータを入力する（ステップＳ８１６）。そして、スイッチチェックタイミングが到来していない場合には（ステップＳ８１７）、ポートチェック回数を減算し（ステップＳ８１８）、その値が０になっていなければステップＳ８１６に戻る（ステップＳ８１９）。０になっていれば、ステップＳ８２３に移行する。
【０２８２】
スイッチチェックタイミングが到来している場合には、スイッチチェック処理を行い（ステップＳ８２０）、賞球カウントスイッチ３０１Ａがオンしたことを検出したら（ステップＳ８２１）、総賞球数バッファの値を減算し（ステップＳ８２１）、ステップＳ８２３に移行する。なお、スイッチチェック処理は、賞球カウントスイッチ３０１Ａが確かにオンしたか否かを検出する処理であり、例えば、所定回連続してオン状態が検出されたら、ステップＳ８２１で賞球カウントスイッチ３０１Ａが確かにオンしたと判断される。
【０２８３】
ステップＳ８２３では、処理ループ回数を減算し、処理ループ回数が０になっていなければステップＳ８１０に戻る（ステップＳ８２４）。処理ループ回数が０になっていれば、ステップＳ８３１に移行する。
【０２８４】
ステップＳ８３１ではスタックポインタをバックアップＲＡＭ領域に退避させ、さらに、バックアップあり指定値（この例では「５５（Ｈ）」）をバックアップフラグにストアする。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、主基板３１のＣＰＵ５６の処理と同様の処理を行ってパリティデータを作成しバックアップＲＡＭ領域に保存する（ステップＳ８３３〜Ｓ８４２）。そして、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ８４３）。以後、内蔵ＲＡＭのアクセスができなくなる。
【０２８５】
その後、払出制御用ＣＰＵ３７１は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。なお、ウォッチドッグタイマを使用している場合には、ループ状態でウォッチドッグクリア処理を行っていないので、ウォッチドッグタイマがタイムアウトする。ただし、正常な電力供給停止時にはその前にシステムリセットがかかる。しかし、例えばノイズ等によってＮＭＩがかかった場合には、電力供給停止時ではないのでシステムリセットがかからないが、ウォッチドッグタイマのタイムアウトによってリセットがかかり、ループから抜け出すことができる。
【０２８６】
図２３に示されたｂ〜ｅ期間において電力供給が停止しマスク不能割込が主基板３１のＣＰＵ５６にかかると、ＣＰＵ５６は、出力ポートの出力状態を変更しないので、払出制御用ＳＴＢ信号が出力されていた場合にはその出力状態は維持されている。すなわち、遊技制御手段は、コマンドデータの出力に関連してコマンドデータを出力していることを示すデータ出力中信号（この例ではＳＴＢ信号）を出力するとともに、電力供給停止時処理を開始した後にも所定期間（上記の例ではシステムリセットされるまでであって、払出制御手段がコマンド受信を完了するまでの期間よりも短い期間）はデータ出力中信号の出力を維持している。電力供給が停止するときには払出制御用ＣＰＵ３７１にもマスク不能割込がかかるが、払出制御用ＣＰＵ３７１が実行するマスク不能割込処理において、所定期間（この例では処理ループ回数の初期値×Ｓ８１０〜Ｓ８２４のループ時間）データ出力中信号の状態を監視し（ステップＳ８１２）、データ出力中信号が出力されている場合には、コマンドデータを取り込む処理を実行する。そして、コマンドデータが受信されコマンドバッファに格納される（ステップＳ８１４）。従って、ｂ〜ｅ期間において電力供給が停止する場合には、払出制御手段において、送信途中であった払出制御コマンドの受信が完了する。
【０２８７】
なお、図２３に示されたｃ〜ｄ期間において電力供給が停止しマスク不能割込が主基板３１のＣＰＵ５６にかかると、電力供給停止のタイミングによっては、電力供給再開後の払出状態復旧処理によってコマンド受信割込処理に復旧し、コマンド受信割込処理によって払出制御コマンドを受信してしまう場合も考えられる。
【０２８８】
そこで、この実施の形態では、メイン処理におけるコマンド解析実行処理（ステップＳ７５４）において、まず、コマンドバッファにデータがあるか否か確認する。コマンドバッファは電力供給停止時処理において受信した払出制御コマンドを格納するバックアップコマンド記憶領域であり、電力供給停止時でも所定期間は保存されている。コマンドバッファにデータがある場合には、そのデータについてコマンド解析処理を実行した後、コマンドバッファの内容をクリアするとともに、さらに、通常時コマンド記憶領域としての受信バッファをクリアする。すなわち、通常時コマンド記憶領域の内容を無効にする。
【０２８９】
なお、コマンド解析処理は受信されていた払出制御コマンドがいかなるコマンドであるかを解析する処理であり、例えば、賞球個数を指示する払出制御コマンドであったことが確認されたら、後述する総賞球数バッファの内容を更新する。そして、コマンド受信カウンタを初期化する。すなわち、読出ポインタの値と一致させる。
【０２９０】
メイン処理において、このような制御を行えば、電力供給が停止するときにコマンド受信割込処理の処理途中であって、電力供給が復旧してコマンド割込処理の実行が再開され、受信コマンドを受信バッファに格納したとしても、その受信コマンドはメイン処理において破棄される。よって、払出制御コマンドがコマンドバッファと受信バッファの双方に格納されるという状況、すなわち、払出制御コマンドを二重に受信してしまうという状況が発生することはない。なお、上述したように、コマンド受信割込処理中に停電等の不測の電力供給停止が発生した場合、本来コマンド受信割込処理によって受信されるべき払出制御コマンドは、電力供給停止時処理によって受信され、コマンドバッファに格納されている。
【０２９１】
実施の形態２．
図４３は、第２の実施の形態（実施の形態２）における主基板３１から各電気部品制御基板（サブ基板）に送信される制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）の送出形態を示すタイミング図である。この例では、制御コマンドのコマンドデータは１バイトで構成されている。
【０２９２】
図４３に示すように、主基板３１（メイン）から割込信号がオン状態になった後オフ状態になったら、コマンドデータが出力される。さらに、ＳＴＢ信号がオン状態になる。このように、遊技制御手段は、電気部品制御手段がコマンドデータを入力する入力処理を実行する契機を示す信号（この例では割込信号）を送信した後、コマンドデータを出力し、コマンドデータを出力した後に、入力処理実行中における実際の入力の契機を示す信号として指示信号（この例ではＳＴＢ信号）を出力する。サブ基板では、電気部品制御手段を構成するマイクロコンピュータに対して割込信号の立ち上がりで割込がかかり、制御コマンドの受信処理（入力処理）が開始される。
【０２９３】
サブ基板の電気部品制御手段は、受信処理において、ＳＴＢ信号がオン状態になったらコマンドデータを取り込む。その後、サブ基板の電気部品制御手段がコマンド受信処理を完了した後のタイミングで、メインからのＳＴＢ信号はオフ状態になる。
【０２９４】
この実施の形態でも、遊技制御手段は、制御コマンドの送出処理を除いて、実施の形態１の場合と同様な制御を行う。すなわち、電源断信号に応じて電力供給停止時処理を実行する（図２９参照）。また、電力供給開始時に、復旧条件が成立していることを確認したら、遊技状態復旧処理を行う。遊技状態復旧処理において、保存されていた出力ポート０〜４出力内容記憶領域の内容を出力ポート０〜４に出力する処理を行う（図２８のステップＳ９６参照）。なお、この実施の形態でも、入出力ポートの信号割り当ては、実施の形態１の場合と同じである。
【０２９５】
図４４は、この実施の形態における遊技制御手段のタイマ割込処理（図２６参照）で実行されるポート出力処理（ステップＳ１０２）の構成例を示すフローチャートである。ポート出力処理において、ＣＰＵ５６は、出力ポート５出力内容記憶領域のデータを出力ポート５（図１６参照）に出力する（ステップＳ３７１）。また、出力ポート６出力内容記憶領域のデータを出力ポート６（図１６参照）に出力する（ステップＳ３７２）。なお、出力ポート５出力内容記憶領域および、出力ポート６出力内容記憶領域には、遊技制御処理（図１９に示されたループ処理）において、出力ポートの各ビットのオン／オフに応じたデータが設定されている。
【０２９６】
次いで、ＣＰＵ５６は、制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）を送信するための制御（ステップＳ３７３〜Ｓ３８６）を行う。まず、制御コマンド送出要求フラグ（払出制御コマンド送出要求フラグ、表示制御コマンド送出要求フラグ、ランプ制御コマンド送出要求フラグまたは音制御コマンド送出要求フラグ）がセットされているか否か確認する（ステップＳ３７３）。いずれの制御コマンド送出要求フラグもセットされていない場合には、何もせずリターンする。
【０２９７】
いずれかの制御コマンド送出要求フラグがセットされている場合には、コマンドデータを出力する出力ポート０の割込信号のビット（ビット０〜３のいずれか）に「１」を出力する（ステップＳ３７４）。例えば、払出制御コマンドを送信する場合には、出力ポート０のビット０（払出制御信号用割込信号）に「１」を出力する。また、制御コマンド送出要求フラグをリセットしておく（ステップＳ３７５）。さらに、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３７６）。このタイミングは、図４３におけるａ区間の開始時に相当する。
【０２９８】
次に、ＣＰＵ５６は、図４３におけるａ区間とｂ区間の時間の合計に相当する時間だけ待ってから（ステップＳ３７７）、コマンドデータを出力する出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０の割込信号のビット（ビット０〜３のいずれか）を「０」にする（ステップＳ３７８）。例えば、払出制御コマンドを送信する場合には、出力ポート０のビット０（払出制御信号用割込信号）に「０」を出力する。さらに、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３７９）。このタイミングは、図４３におけるｃ区間の開始時に相当する。なお、ａ区間は、主基板３１が割込信号を出力してからサブ基板において割込が受け付けられるまでの遅れ時間に相当する。
【０２９９】
次いで、ＣＰＵ５６は、ステップＳ３７３で確認した制御コマンド送出要求フラグに対応したポート出力内容記憶領域（出力ポート１出力内容記憶領域〜出力ポート４出力内容記憶領域のいずれか）のデータを、対応する出力ポート（出力ポート１〜出力ポート４のいずれか）に出力する（ステップＳ３８０）。例えば、払出制御コマンド送出要求フラグがセットされていた場合には、出力ポート１出力内容記憶領域のデータを出力ポート１（図１５参照）に出力する。
【０３００】
なお、メイン処理ではポート出力内容記憶領域ではなくバックアップＲＡＭにおける他の領域にコマンドデータを書き込み、実際にコマンドデータが出力ポートに出力されるときに、ポート出力内容記憶領域にコマンドデータを書き込むように構成した場合には、出力ポートにコマンドデータを出力するときに、ポート出力内容記憶領域に、出力ポートに出力したコマンドデータを設定する。また、なお、ステップＳ３７９とＳ３８０との間に、ディレイ時間をおいてもよい。
【０３０１】
次に、ＣＰＵ５６は、図４３におけるｄ区間の時間に相当する時間だけ待ってから（ステップＳ３８１）、出力ポート０の、コマンドデータを出力した出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０のＳＴＢ信号のビット（ビット４〜７のいずれか）に「１」を出力する（ステップＳ３８２）。例えば、ステップＳ３８０において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、出力ポート０のビット４（払出制御信号用ＳＴＢ信号）に「１」を出力する。さらに、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３８３）。このタイミングは、図４３におけるｅ区間の開始時に相当する。なお、ステップＳ３８１の処理を行わないようにしてもよい。また、サブ基板では、ｄ区間開始のタイミングから、やや遅れて受信処理が開始される。その遅れは、サブ基板におけるマイクロコンピュータの処理遅れ（ソフトウェアがＳＴＢ信号のオンを検知するまでの遅れ）である。
【０３０２】
そして、ＣＰＵ５６は、図４３におけるｅ区間の時間に相当する時間だけ待ってから（ステップＳ３８４）、出力ポート０の、コマンドデータを出力した出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０のＳＴＢ信号のビット（ビット４〜７のいずれか）に「０」を出力する（ステップＳ３８５）。例えば、ステップＳ３８０において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、出力ポート０のビット４（払出制御信号用ＳＴＢ信号）に「０」を出力する。さらに、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３８６）。このタイミングは、図４３におけるｅ区間の終了時に相当する。
【０３０３】
なお、ステップＳ３７３において、制御コマンド送出要求フラグ（払出制御コマンド送出要求フラグ、表示制御コマンド送出要求フラグ、ランプ制御コマンド送出要求フラグまたは音制御コマンド送出要求フラグ）がリセット状態であった場合には、リセット状態であった制御コマンド送出要求フラグに対応したポート出力内容記憶領域（出力ポート１出力内容記憶領域〜出力ポート４出力内容記憶領域のいずれか）に、所定のデータ（例えばやＦＦ（Ｈ）やクリアデータとしての００（Ｈ））を設定するとともに、対応する出力ポート（出力ポート１〜出力ポート４のいずれか）に、同じ値を出力するようにしてもよい。すなわち、制御期間（この例では１ｍｓ）内に制御コマンドの送出制御を実行しない場合には、ポート出力内容記憶領域の内容を所定内容としてもよい。所定のデータをＦＦ（Ｈ）にした場合には、電力供給が復旧したときに、全てのポートのビットを監視していずれかがオン状態になるかどうかを判断するだけで容易にポートの状態が復旧したか否か確認することができる。つまり、変化の有無を確認する場合に比べて容易にポートの状態が復旧したか否か確認することができる。
【０３０４】
以上のようにして、図４３に示されたようなタイミングで、制御コマンドがサブ基板に送出される。なお、タイマ割込がかかったときに、複数種類の制御コマンド送出要求フラグがオンしていたときには、例えば、あらかじめ決められている優先順位に従って、いずれかの制御コマンド送出要求フラグについてステップＳ３７４〜Ｓ３８６の処理が実行される。
【０３０５】
このように、この実施の形態では、制御コマンドのコマンドデータを出力するときに、ポート出力内容記憶領域のデータを出力ポートに出力する。そして、ポート出力内容記憶領域のデータは、電力供給が停止しても所定期間はその内容が保存されるバックアップＲＡＭに設定される。上述したように、メイン処理ではポート出力内容記憶領域ではなくバックアップＲＡＭにおける他の領域にコマンドデータを書き込み、実際にコマンドデータが出力ポートに出力されるときに、ポート出力内容記憶領域にコマンドデータを書き込むように構成した場合には、出力ポートにコマンドデータを出力するときに、ポート出力内容記憶領域に、出力ポートに出力したコマンドデータが設定される。
【０３０６】
払出制御手段も、実施の形態１の場合と同様にメイン処理およびタイマ割込処理を行うことができるが、メイン処理における電力供給開始時に復旧条件が成立していることを確認したら実行される払出状態復旧処理、コマンド受信割込処理、および電力供給停止時処理は、実施の形態１の場合とは異なる。なお、この実施の形態でも、入出力ポートの信号割り当ては、実施の形態１の場合と同じである。
【０３０７】
図４５は、この実施の形態におけるコマンド受信割込処理を示すフローチャートである。コマンド受信割込処理において、払出制御用ＣＰＵ３７１は、レジスタの退避処理を行った後（ステップＳ７８１）、ＳＴＢ信号待ちカウンタをセットする（ステップＳ７８２）。そして、入力ポートＢ（図３４参照）のデータを入力し（ステップＳ７８３）、そのビット７（払出制御用ＳＴＢ信号）を確認する（ステップＳ７８４）。払出制御用ＳＴＢ信号がオン状態であれば、ステップＳ７８７に移行する。
【０３０８】
払出制御用ＳＴＢ信号がオン状態でなければ、ＳＴＢ信号待ちカウンタのカウント値を−１し（ステップＳ７８５）、カウント値が０になっているか否か確認する（ステップＳ７８６）。０になっていなければ、ステップＳ７８３に戻る。０になっていたら、ステップＳ７９０に移行する。
【０３０９】
ステップＳ７８７において、払出制御用ＣＰＵ３７１は、入力ポートＡ（図３４参照）のデータを入力する。そして、入力したデータを、コマンド受信個数カウンタが示す受信コマンドバッファに格納し（ステップＳ７８８）、コマンド受信個数カウンタの値を更新する（ステップＳ７８９）。
【０３１０】
その後、レジスタ復旧処理を行い（ステップＳ７９０）、割込許可状態にして（ステップＳ７９１）、処理を終了する。
【０３１１】
コマンド受信割込処理は、主基板３１からの割込信号がオン状態になったことに起因して起動される。そして、コマンド割込処理において、ＳＴＢ信号がオン状態になったことを検出したらコマンドデータの取込が実行される（ステップＳ７８７）。また、所定期間（ＳＴＢ信号待ちカウンタの初期値に対応した時間）内にＳＴＢ信号がオン状態にならなかったら処理を終了する。
【０３１２】
図４６は、この実施の形態における電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（ＮＭＩ処理：電力供給停止時処理）の処理例を示すフローチャートである。
【０３１３】
電力供給停止時処理において、払出制御用ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲＡＭ領域に退避する（ステップＳ８５１）。また、割込フラグをパリティフラグにコピーする（ステップＳ８５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。割込フラグは、割込許可状態であるのか割込禁止状態であるのかを示すフラグであって、払出制御用ＣＰＵ３７１が内蔵する制御レジスタ中にある。割込フラグのオン状態が割込禁止状態であることを示す。上述したように、パリティフラグは遊技状態復旧処理で参照される。そして、払出状態復旧処理において、パリティフラグがオン状態であれば、割込許可状態には設定されない。
【０３１４】
また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタおよびＩＸレジスタをバックアップＲＡＭ領域に退避する（ステップＳ８５４〜８５７）。また、出力ポートをクリアする処理を行う（ステップＳ８５８）。
【０３１５】
次に、ポートチェック回数としてあらかじめ決められた値をセットし（ステップＳ８６１）、賞球カウントスイッチ３０１Ａのチェック処理を所定期間実行するループ処理に移行する。払出制御用ＣＰＵ３７１は、まず、入力ポートＢ（図３４参照）のデータを入力する（ステップＳ８６２）。そして、スイッチチェック処理を行い（ステップＳ８６３）、賞球カウントスイッチ３０１Ａがオンしたことを検出したら（ステップＳ８６４）、払出カウント値を＋１する（ステップＳ８６５）。払出カウント値はバックアップＲＡＭに形成され、払出状態復旧処理において、そのカウント値が総賞球数バッファに反映される。
【０３１６】
そして、ポートチェック回数を減算し（ステップＳ８６６）、その値が０になっていなければ、所定時間のディレイ時間（スイッチチェック間隔に相当）をおいた後ステップＳ８６２に戻る（ステップＳ８６７，Ｓ８６８）。０になっていれば、図４２に示されたステップＳ８３１に移行する。
【０３１７】
図４７は、この実施の形態における払出状態復旧処理の一例を示すフローチャートである。払出状態復旧処理において、払出制御用ＣＰＵ３７１は、まず、スタックポインタの復旧処理を行う（ステップＳ８７１）。スタックポインタの値は、後述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされている）に退避している。よって、ステップＳ８７１では、そのＲＡＭエリアの値をスタックポインタに設定することによって復旧させる。なお、復旧されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０３１８】
上述したように、主基板３１のＣＰＵ５６は、電力供給開始時に復旧条件が成立していたら実行される遊技状態復旧処理において、保存されていたポート出力内容記憶領域の内容を出力ポートに出力する処理を行うのであるが、この実施の形態では、払出制御用ＣＰＵ３７１は、そのような状況を考慮して、主基板３１からポート出力内容記憶領域の内容が出力されたことを確認してから、電力供給停止直前に実行されていたアドレスに復帰する制御を行う。
【０３１９】
払出制御用ＣＰＵ３７１は、まず、処理ループ回数をセットする（ステップＳ８７２）。そして、入力ポートＡ（図３４参照）のデータすなわちコマンドデータを入力する（ステップＳ８７３）。そして、入力したデータが前回入力したデータと同じであるか否か確認する（ステップＳ８７４）。同じであれば、処理ループ回数を−１する（ステップＳ８７５）。そして、処理ループ回数が０になっていなければステップＳ８７３に戻る。処理ループ回数が０になっていればステップＳ８７７に移行する。また、ステップＳ８７４において入力したデータが前回入力したデータと同じであることを確認した場合にもステップＳ８７７に移行する。
【０３２０】
ステップＳ８７７において、払出制御用ＣＰＵ３７１は、ＣＴＣやＰＩＯなどの内蔵デバイスの初期設定を行い、また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタに設定する（ステップＳ８７７）。すなわち、レジスタ復元処理を行う。ここで、ＲＡＭアクセス許可状態に設定する処理も行う。さらに、バックアップフラグをクリアする（ステップＳ８７８）。次いで、電力供給が停止したときに実行された電力供給停止時処理において保存された払出カウント値を総賞球数バッファに反映する（ステップＳ８７９）。例えば、総賞球数バッファの内容から払出カウント値を減算する。また、ＲＡＭ領域における保護領域以外の領域（図３８参照）の内容をクリアする（ステップＳ８８０）。そして、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ８８１，Ｓ８８２）。最後に、内部状態を払出禁止状態に設定して（ステップＳ８８３）、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ８８４）。
【０３２１】
そして、所定時間（処理ループ回数の初期値に応じた時間）内に入力ポートの状態が変化しなかった場合には、すなわち、ステップＳ８７２〜Ｓ８７６の処理において遊技制御手段からのコマンドデータの出力が確認されなかったら、プログラムカウンタ（ＰＣ）を初期化して（ステップＳ８８５）ＲＥＴ命令が実行される。従って、この実施の形態では、払出状態復旧処理を実行した後、初期状態から払出制御が開始される。
【０３２２】
以上のような処理によって、電力供給が開始したときに、復旧条件が成立していた場合に実行される払出状態復旧処理において、主基板３１からのコマンドデータが入力される入力ポートの状態が変化したことを確認してから、電力供給停止時にＮＭＩが発生したアドレスに復帰する。従って、そのアドレスがコマンド受信割込処理におけるアドレスであるような場合に、保存されていたポート出力内容記憶領域の内容を出力ポートに出力する処理を主基板３１のＣＰＵ５６が行ったことを確認してからコマンド受信割込処理を再開することができる。従って、払出制御コマンドの受信を確実に行うことができ、払出制御コマンドが消失してしまうことを確実に防止することができる。なお、コマンド受信割込処理が完了したら、初期状態から払出制御が開始される。
【０３２３】
実施の形態１とは異なり、この実施の形態では、電力供給停止時処理において、払出制御コマンドの受信を継続する処理は実行されない。しかし、払出状態状態復旧処理において、保存されていたポート出力内容記憶領域の内容を出力ポートに出力する処理を主基板３１のＣＰＵ５６が行ったことを確認してからコマンド受信割込処理を再開する。すなわち、電力供給が開始された場合に、遊技制御手段によるコマンドデータの出力ポートへの出力状態を監視し、出力状態に応じてコマンドデータを取り込む処理を再開可能な状態にする。従って、電力供給停止の直前に払出制御コマンドの受信が開始されたにも関わらず受信が完了しなかった場合でも、電力供給が復旧したときに、確実にコマンド受信処理を完了させることができる。
【０３２４】
なお、この実施の形態では、主基板３１のＣＰＵ５６がポート出力内容記憶領域の内容を出力ポートに出力する処理を行ったことを確認するための所定時間内に、ＣＰＵ５６がポート出力内容記憶領域の内容を出力ポートに出力する処理を行ったことを確認できなかった場合には、初期状態に戻るようにしたが、そのような場合には、電力供給が停止したときにコマンド受信処理は行われていなかったはずであり、コマンド受信処理に復旧することはない。すなわち、ＣＰＵ５６がポート出力内容記憶領域の内容を出力ポートに出力する処理を行ったことを確認できなかった場合には、初期状態に戻っても問題はない。また、初期状態に戻る際にＲＡＭの保護領域の内容は保存されているので、遊技者に不利益が与えられることはない。
【０３２５】
また、払出状態復旧処理において保護領域以外の領域がクリアされるので、不正確なデータによって誤った制御を行ってしまうことが防止される。この実施の形態では、払出状態復旧処理において保護領域以外の領域がクリアされるが、電力供給が開始されたときにコマンド受信処理に復旧するような場合には、コマンド受信処理におけるコマンドデータの取り込みを実行してから保護領域以外の領域をクリアするようにしてもよい。
【０３２６】
なお、上記の各実施の形態では、図２３または図４３に示された形態で制御コマンドが送信されたが、制御コマンドの送出形態はそれらに限られず、コマンドデータとコマンドデータの取り込みを指示するための信号とを含んでいれば、他の形態であってもよい。また、上記の各実施の形態では、コマンドデータは１バイトであったが、複数バイトのコマンドデータを用いてもよい。さらに、コマンドデータの取り込みを指示するための信号の極性は、図２３または図４３に示された極性と逆であってもよい。
【０３２７】
また、上記の各実施の形態では、システムリセット回路が主基板３１や払出制御基板３７に搭載されていたが、システムリセット回路は電源基板９１０に搭載されていてもよい。ただし、システムリセット回路を電源基板９１０に搭載した場合には、不正にシステムリセットをかけて大当りを発生させるための乱数を生成するカウンタを初期化してカウンタのカウント値が大当り判定値となるタイミングを狙うような不正行為が行われないように、何らかの保護対策を施すことが望ましい。例えば、電源基板９１０から主基板３１に至るリセット信号の配線を電源線から独立させる等の対策を施すことが望ましい。このことは、電源基板９１０から主基板３１に至る電源断信号についても同様である。
【０３２８】
また、上記の各実施の形態では、主基板３１および払出制御基板３７において、ウォッチドッグタイマのタイムアウトにもとづくリセット信号が、電力供給開始時や電力供給停止時に用いられるリセット信号と同様にリセット回路６５，９７５から出力されていたが、主基板３１および払出制御基板３７において、電力供給開始時や電力供給停止時に用いられるリセット回路６５，９７５とは独立して、ウォッチドッグタイマのタイムアウトにもとづくリセット信号を発生する回路を設けてもよい。
【０３２９】
また、上記の各実施の形態では、遊技制御以外の電気部品制御手段として、主として、電気部品としての球払出装置９７等を制御する払出制御手段を例にしたが、本発明が適用される電気部品制御手段は、他のものであってもよい。例えば、電気部品としての可変表示装置９等の制御を行う表示制御手段、電気部品としての各種ランプやＬＥＤなどの発光手段の制御を行う発光体制御手段、電気部品としてのスピーカ２７等の制御を行う音制御手段に対して本発明を適用することができる。すなわち、遊技制御手段からのコマンドにもとづいて電気部品の制御を行うそれらの電気部品制御手段が、バックアップＲＡＭを有し、電源断信号等に応じて電力供給停止時処理を実行し、電力供給が開始されたときに所定の制御状態復旧処理を行うものであれば、本発明を適用することができる。また、音、ランプ、表示等の制御を行う演出制御手段が設けられている場合に、演出制御手段に対して本発明を適用することもできる。
【０３３０】
さらに、上記の各実施の形態のパチンコ遊技機１は、主として、始動入賞にもとづいて可変表示装置９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。また、パチンコ遊技機に限られず、スロット機等においても本発明を適用することができる。
【０３３１】
【発明の効果】
以上のように、請求項１記載の発明では、遊技機を、遊技制御手段が、コマンドデータを出力ポートを介して出力する処理を実行した後、コマンドデータの電気部品制御手段への入力を指示するための指示信号を出力ポートを介して出力する処理を実行することによってコマンドを電気部品制御手段に送信し、変動データ記憶手段は、コマンドデータの出力ポートへの出力に応じて出力ポートに出力したコマンドデータの内容を記憶可能なポート出力内容記憶領域を含み、遊技制御手段が、電力供給が開始された場合に、変動データ記憶手段に保持されていた記憶内容にもとづいて、電力供給が停止する前に実行していた処理から処理を再開することが可能であり、かつ、コマンドデータを出力する処理を実行した後に指示信号を出力するまでの間に電力供給が停止した場合に、電力供給が停止する前に実行していた処理から処理を再開するときに、ポート出力内容記憶領域の内容にもとづいて、コマンドデータを出力ポートを介して出力する処理を実行した後、指示信号を出力する処理を実行するように構成にしたので、遊技制御手段と他の電気部品制御手段との間におけるコマンドの送受信を欠落させないようにすることができる効果がある。
【０３３３】
請求項２記載の発明では、電気部品制御手段が、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段を有し、電力供給が再開されたときに電力供給が停止する前に実行していた処理から処理を再開するために必要なデータを変動データ記憶手段に保存するための電力供給停止時処理を実行するように構成されているので、電気部品制御手段も、変動データ記憶手段に保存されているデータにもとづいて制御状態を復旧させることができる。
【０３３４】
請求項３記載の発明では、遊技制御手段が、コマンドデータの出力中に、コマンドデータを出力していることを示すデータ出力中信号を出力するように構成されているので、電気部品制御手段は、データ出力中信号にもとづいてコマンドを入力する処理を確実に実行することができるようになる。
【０３３５】
請求項４記載の発明では、電気部品制御手段が、指示信号とデータ出力中信号の両方の出力を検出した場合に、コマンドデータを取り込む入力処理を実行するように構成されているので、電気部品制御手段において、双方の信号を検出したことを条件にコマンドデータを取り込むという確実な入力処理を行うことができる。
【０３３６】
請求項５記載の発明では、遊技制御手段が、電力供給が再開されたときに電力供給が停止する前に実行していた処理から処理を再開するために必要なデータを変動データ記憶手段に記憶するための電力供給停止時処理を実行することが可能であるとともに、電力供給停止時処理を開始した後でも所定期間はデータ出力中信号の出力を維持するように構成されているので、電気部品制御手段は、電力供給停止時処理を開始した後でも、コマンドの取込を実行することができるようになり、コマンドの送受信が確実に遂行される。
【０３３７】
請求項６記載の発明では、電気部品制御手段が、電力供給停止時処理においてデータ出力中信号の状態を監視しデータ出力中信号が出力されている場合にはコマンドデータを取り込む入力処理を実行するように構成されているので、電気部品制御手段は、電力供給停止時処理を開始した後でも、確実にコマンドを取り込む処理を実行することができる。
【０３３８】
請求項７記載の発明では、電気部品制御手段が、通常時に受信したコマンドデータを記憶する通常時コマンド記憶領域と、電力供給停止時処理が開始された後に受信したコマンドデータを記憶するバックアップコマンド記憶領域とを備えているので、電力供給停止時処理を開始した後でもコマンドの取込を実行するようにしても、受信したコマンドが確実に保存されるようになる。
【０３３９】
請求項８記載の発明では、電気部品制御手段が、電力供給が開始された場合に、バックアップコマンド記憶領域にコマンドデータが記憶されていた場合には通常時コマンド記憶領域の内容を無効にするように構成されているので、電力供給停止時処理を開始した後でもコマンドの取込を実行するようにしても、１つのコマンドを２回取り込んでしまうことはない。
【０３４０】
請求項９記載の発明では、電気部品制御手段が、コマンドデータを割込処理で取り込み、遊技制御手段が、割込処理の開始の契機となる割込信号を送信した後、割込処理実行中における実際の入力の契機を示す信号として指示信号を出力する処理を実行するように構成されているので、電気部品制御手段において、契機を示す信号の入力を契機としてコマンドデータ受信処理を開始するとともに指示信号があったことを条件にコマンドデータを入力するという確実な入力処理を行うことができる。
【０３４１】
請求項１０記載の発明では、電気部品制御手段が、電力供給が開始された場合に、遊技制御手段によるコマンドデータの出力ポートへの出力状態を監視し、出力状態に応じてコマンドデータを取り込む入力処理を再開可能な状態にするように構成されているので、電力供給が停止したときにコマンドの送受信途中であっても、電力供給が再開されたときに確実にコマンドが電気部品制御手段に取り込まれる。
【０３４２】
請求項１１記載の発明では、電気部品制御手段が、入力処理を実行してから、所定の保護データを除き、変動データ記憶手段の内容をクリアするように構成されているので、誤ったデータによって誤った制御を行ってしまう可能性が低減する。
【０３４３】
請求項１２記載の発明では、保護データには賞球数を示すデータが含まれているので、電力供給停止前の賞球数を、電力供給再開後に引き継ぐことができる。
【０３４４】
請求項１３記載の発明では、電気部品制御手段が、電力供給が開始された場合に、所定期間、遊技制御手段によるコマンドデータの出力ポートへの出力状態に変化がない場合には、入力処理を実行せずに制御状態を復旧させるように構成されているので、不必要な制御を行うことなく、電力供給停止前の制御状態に復旧することができる。
【０３４５】
請求項１４記載の発明では、遊技制御手段が、所定の制御期間毎に発生する割込にもとづいて遊技の制御を実行し、制御期間内に電気部品制御手段に対してコマンドを送信する制御を実行しない場合には、ポート出力内容記憶領域の内容を所定の内容とするように構成されているので、電気部品制御手段において誤ったコマンドが取り込まれてしまう可能性が低減する。
【０３４６】
請求項１５記載の発明では、所定の内容は、クリアデータ以外のデータであるから、出力ポートに出力されているデータの内容を判断しやすくなる。
【０３４７】
請求項１６記載の発明では、電力供給が開始された場合に、電力供給が停止する前に実行していた処理から処理を再開するための復旧条件が複数あり、遊技制御手段が、復旧条件の全てが成立していたら電力供給が停止する前に実行していた処理から処理を再開し、復旧条件のうち少なくとも１つが成立していなかったら、制御状態を初期化する初期化処理を行うように構成されているので、誤ったデータにもとづいて制御状態が復旧されてしまうことが防止される。
【０３４８】
請求項１７記載の発明では、復旧条件が変動データ記憶手段に電力供給停止前の制御状態に関する記憶内容が記憶されていたことを含むので、電力供給停止前の制御状態に関する記憶内容が記憶されていない場合には制御状態を復旧させる処理は行われず、誤ったデータにもとづいて制御状態が復旧されてしまう可能性が低減する。
【０３４９】
請求項１８記載の発明では、復旧条件が変動データ記憶手段の記憶内容にもとづいて作成されたチェックデータが正常であったことを含むので、誤ったデータにもとづいて制御状態が復旧されてしまう可能性が低減する。
【０３５０】
請求項１９記載の発明では、復旧条件が、変動データ記憶手段の記憶内容を初期化させるための初期化操作手段の操作信号がなかったことを含むので、遊技店員等が容易に変動データ記憶手段に内容を初期化することができる。
【０３５１】
請求項２０記載の発明では、電気部品制御手段は、遊技媒体の払い出しを行う払出手段を制御する払出制御手段であるから、払出制御手段も、変動データ記憶手段に保存されているデータにもとづいて制御状態を復旧させることができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図である。
【図３】 遊技機を裏面から見た背面図である。
【図４】 各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【図５】 球払出装置の構成例を示す分解斜視図である。
【図６】 遊技盤に設置されているスイッチ基板の部分を示す正面図である。
【図７】 クリアスイッチの構成の一例を示す構成図である。
【図８】 遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図９】 図柄制御基板の回路構成例を示すブロック図である。
【図１０】 ランプ制御基板内の回路構成を示すブロック図である。
【図１１】 音制御基板内の回路構成を示すブロック図である。
【図１２】 払出制御基板の回路構成例を示すブロック図である。
【図１３】 電源基板の回路構成例を示すブロック図である。
【図１４】 電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図１５】 出力ポートのビット割り当ての一例を示す説明図である。
【図１６】 出力ポートのビット割り当ての一例を示す説明図である。
【図１７】 入力ポートのビット割り当ての一例を示す説明図である。
【図１８】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１９】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図２０】 遊技制御手段におけるＲＡＭ領域の一部を示す説明図である。
【図２１】 特別図柄プロセス処理を示すフローチャートである。
【図２２】 普通図柄プロセス処理を示すフローチャートである。
【図２３】 主基板からサブ基板に送信される制御コマンドの送出形態を示すタイミング図である。
【図２４】 コマンド制御処理を示すフローチャートである。
【図２５】 コマンド制御処理を示すフローチャートである。
【図２６】 タイマ割込処理を示すフローチャートである。
【図２７】 ポート出力処理を示すフローチャートである。
【図２８】 遊技状態復旧処理を示すフローチャートである。
【図２９】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図３０】 ＲＡＭのアドレスマップを示す説明図である。
【図３１】 チェックサム作成方法の一例を説明するための説明図である。
【図３２】 電源監視および電源バックアップのための払出制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図３３】 出力ポートのビット割り当ての一例を示す説明図である。
【図３４】 入力ポートのビット割り当ての一例を示す説明図である。
【図３５】 払出制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図３６】 払出状態復旧処理を示すフローチャートである。
【図３７】 タイマ割込処理を示すフローチャートである。
【図３８】 ＲＡＭのアドレスマップを示す説明図である。
【図３９】 コマンド受信割込処理を示すフローチャートである。
【図４０】 受信バッファの構成例を示す説明図である。
【図４１】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図４２】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図４３】 主基板からサブ基板に送信される制御コマンドの送出形態を示すタイミング図である。
【図４４】 ポート出力処理を示すフローチャートである。
【図４５】 コマンド受信割込処理を示すフローチャートである。
【図４６】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図４７】 払出状態復旧処理を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３７ 払出制御基板
５４ ＲＯＭ
５５ ＲＡＭ（変動データ記憶手段）
５６ ＣＰＵ
３７１ 払出制御用ＣＰＵ
９１０ 電源基板
【発明の属する技術分野】
本発明は、遊技者が遊技媒体を用いて所定の遊技を行うことが可能なパチンコ遊技機やスロットマシン等の遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示装置が設けられ、可変表示装置の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示装置の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、景品としての遊技球を払い出す払出機構を制御する払出制御手段に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ電気部品制御手段と呼ぶことがある。また、電気部品とは、遊技機に設けられている部品（機構部品や回路等）であって、電気的に動作するものである。
【０００６】
【発明が解決しようとする課題】
遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されているが、一般に、各電気部品制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当り遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当りの発生にもとづく利益を享受することができなくなってしまう。
【０００７】
そのような事態を回避するには、停電等の不測の電力供給の停止が生じたときに、電気部品制御手段において、必要なデータを電源バックアップされたバックアップＲＡＭに保存し、電源が復旧したときに保存されていたデータを復元して制御状態を復元し遊技を再開させればよい。しかし、それぞれに電気部品制御手段が搭載された電気部品制御基板が複数ある場合には各電気部品制御手段間でコマンドの送受信を行う必要があるが、コマンドの送受信を行っている最中に電力供給の停止が生じた場合には、コマンドの送受信が完了しないまま、電気部品制御手段が動作を停止してしまうおそれがある。
【０００８】
そのような状況が生ずると、電源が復旧したときに、保存されていたデータにもとづいて制御状態を電力供給停止前の状態に戻しても、１つのコマンドの送受信が欠落してしまったことになる。そのコマンドが、遊技者の利益に直結するような情報（例えば、遊技制御手段から電気部品制御手段としての払出制御手段に賞球払出を指示するための情報）を含んでいるような場合には、遊技者に不利益が与えられてしまうことになる。
【０００９】
そこで、本発明は、停電等の不測の電力供給の停止が生じたときに制御状態を復旧させるために必要なデータを保存するための電力供給停止時処理を実行することが可能な遊技機において、遊技制御手段と他の電気部品制御手段との間におけるコマンドの送受信を欠落させないようにすることができる遊技機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による遊技機は、遊技者が遊技媒体を用いて所定の遊技を行うことが可能な遊技機であって、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段（例えばバックアップＲＡＭ）を有し、遊技の進行に関わる制御を行う遊技制御手段（例えばＣＰＵ５６等）と、遊技制御手段からのコマンドにもとづいて遊技機に設けられている電気部品の制御を行う電気部品制御手段（例えば払出制御手段）とを備え、遊技制御手段が、コマンドデータを出力ポートを介して出力する処理を実行した後、コマンドデータの電気部品制御手段への入力を指示するための指示信号（例えば図２３における割込信号や図４３におけるＳＴＢ信号）を出力ポートを介して出力する処理を実行することによってコマンドを電気部品制御手段に送信し、電気部品制御手段は、指示信号を検出した場合に、出力ポートを介して出力されたコマンドデータを取り込む入力処理を実行し、変動データ記憶手段は、コマンドデータの出力ポートへの出力に応じて出力ポートに出力したコマンドデータの内容を記憶可能なポート出力内容記憶領域（例えば出力ポート１出力内容記憶領域〜出力ポート４出力内容記憶領域）を含み、遊技制御手段が、電力供給が開始された場合に、変動データ記憶手段に保持されていた記憶内容にもとづいて、電力供給が停止する前に実行していた処理から処理を再開することが可能であり、かつ、コマンドデータを出力する処理を実行した後に指示信号を出力するまでの間に電力供給が停止した場合に、電力供給が停止する前に実行していた処理から処理を再開するときに、ポート出力内容記憶領域の内容にもとづいて、コマンドデータを出力ポートを介して出力する処理を実行した後、指示信号を出力する処理を実行することを特徴とする。
【００１２】
電気部品制御手段が、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段（例えばバックアップＲＡＭ）を有し、電力供給が再開されたときに電力供給が停止する前に実行していた処理から処理を再開するために必要なデータを変動データ記憶手段に保存するための電力供給停止時処理を実行するように構成されていてもよい。
【００１３】
遊技制御手段が、コマンドデータの出力中に、コマンドデータを出力していることを示すデータ出力中信号（例えば図２３におけるＳＴＢ信号）を出力するように構成されていてもよい。
【００１４】
電気部品制御手段が、指示信号とデータ出力中信号の両方（例えば図２３における割込信号とＳＴＢ信号）の出力を検出した場合に、コマンドデータを取り込む入力処理を実行するように構成されていてもよい。
【００１５】
遊技制御手段が、電力供給が再開されたときに電力供給が停止する前に実行していた処理から処理を再開するために必要なデータを変動データ記憶手段に記憶するための電力供給停止時処理を実行することが可能であるとともに、電力供給停止時処理を開始した後でも所定期間はデータ出力中信号の出力を維持するように構成されていてもよい。
【００１６】
電気部品制御手段が、電力供給停止時処理においてデータ出力中信号の状態を監視しデータ出力中信号が出力されている場合には、コマンドデータを取り込む入力処理を実行するように構成されていてもよい。
【００１７】
電気部品制御手段が、通常時に受信したコマンドデータを記憶する通常時コマンド記憶領域（例えば受信バッファ）と、電力供給停止時処理が開始された後に受信したコマンドデータを記憶するバックアップコマンド記憶領域（例えばコマンドバッファ）とを備えていてもよい。
【００１８】
電気部品制御手段が、電力供給が開始された場合に、バックアップコマンド記憶領域にコマンドデータが記憶されていた場合には通常時コマンド記憶領域の内容を無効にする（例えばクリアする）ことが好ましい。
【００１９】
電気部品制御手段は、コマンドデータを割込処理で取り込み、遊技制御手段が、割込処理の開始の契機となる割込信号を送信した後、割込処理実行中における実際の入力の契機を示す信号として指示信号（例えばＳＴＢ信号）を出力する処理を実行するように構成されていてもよい。
【００２０】
電気部品制御手段が、電力供給が開始された場合に、遊技制御手段によるコマンドデータの出力ポートへの出力状態を監視し、出力状態に応じてコマンドデータを取り込む入力処理を再開可能な状態にするように構成されていてもよい。
【００２１】
電気部品制御手段が、入力処理を実行してから、所定の保護データを除き、変動データ記憶手段の内容をクリアするように構成されていてもよい。
【００２２】
保護データには賞球数を示すデータ（例えば総賞球数バッファ）が含まれていることが好ましい。
【００２３】
電気部品制御手段が、電力供給が開始された場合に、所定期間、遊技制御手段によるコマンドデータの出力ポートへの出力状態に変化がない場合には、入力処理を実行せずに制御状態を復旧させるように構成されていてもよい。
【００２４】
遊技制御手段が、所定の制御期間毎に発生する割込にもとづいて遊技の制御を実行し、制御期間内に電気部品制御手段に対してコマンドを送信する制御を実行しない場合には、ポート出力内容記憶領域の内容を所定の内容（例えばＦＦ（Ｈ）や００（Ｈ））とするように構成されていてもよい。
【００２５】
所定の内容は、クリアデータ以外のデータ（例えばＦＦ（Ｈ））であることが好ましい。
【００２６】
電力供給が開始された場合に、電力供給が停止する前に実行していた処理から処理を再開するための復旧条件が複数あり、遊技制御手段が、復旧条件の全てが成立していたら電力供給が停止する前に実行していた処理から処理を再開し、復旧条件のうち少なくとも１つが成立していなかったら、制御状態を初期化する初期化処理を行うように構成されていてもよい。
【００２７】
復旧条件は、例えば、変動データ記憶手段に電力供給停止前の制御状態に関する記憶内容が記憶されていたことを含む。
【００２８】
復旧条件は、例えば、変動データ記憶手段の記憶内容にもとづいて作成されたチェックデータ（例えばチェックサム）が正常であったことを含む。
【００２９】
復旧条件は、例えば、変動データ記憶手段の記憶内容を初期化させるための初期化操作手段（例えばクリアスイッチ９２１）の操作信号がなかったことを含む。
【００３０】
電気部品制御手段は、例えば、遊技媒体の払い出しを行う払出手段（例えば球払出装置９７）を制御する払出制御手段（例えば払出制御用ＣＰＵ３７１等）である。
【００３１】
【発明の実施の形態】
実施の形態１．
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。
【００３２】
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
【００３３】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００３４】
遊技領域７の中央付近には、それぞれが識別情報としての図柄を可変表示する複数の可変表示部を含む可変表示装置（特別可変表示装置）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。可変表示装置９の下方には、始動入賞口１４が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００３５】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。また、可変表示装置９の上部には、始動入賞口１４に入った有効入賞球数すなわち始動記憶数を表示する４つのＬＥＤによる特別図柄始動記憶表示器（以下、始動記憶表示器という。）１８が設けられている。有効始動入賞がある毎に、始動記憶表示器１８は点灯するＬＥＤを１増やす。そして、可変表示装置９の可変表示が開始される毎に、点灯するＬＥＤを１減らす。
【００３６】
ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄始動記憶が上限に達していなければ、所定の乱数値が抽出される。そして、普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態であれば、普通図柄表示器１０の表示の可変表示が開始される。普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態でなければ、普通図柄始動記憶の値が１増やされる。普通図柄表示器１０の近傍には、普通図柄始動記憶数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への入賞がある毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯するＬＥＤを１減らす。
【００３７】
この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、可変表示は所定時間（例えば２９秒）継続する。そして、可変表示の終了時に左側のランプが点灯すれば当りとなる。当りとするか否かは、ゲート３２に遊技球が入賞したときに抽出された乱数の値が所定の当り判定値と一致したか否かによって決定される。普通図柄表示器１０における可変表示の表示結果が当りである場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になって遊技球が入賞しやすい状態になる。すなわち、可変入賞球装置１５の状態は、普通図柄の停止図柄が当り図柄である場合に、遊技者にとって不利な状態から有利な状態に変化する。
【００３８】
さらに、確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数とのうちの一方または双方が高められ、遊技者にとってさらに有利になる。また、確変状態等の所定の状態では、普通図柄表示器１０における可変表示期間（変動時間）が短縮されることによって、遊技者にとってさらに有利になるようにしてもよい。
【００３９】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。
【００４０】
そして、この例では、左枠ランプ２８ｂの近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。なお、プリペイドカードとしての磁気カードに限らず、ＩＣカード等の他の記録媒体を用いることもできる。記録媒体の形状についても、名刺大の薄型のカード形状に限らず、ＩＣコインなど種々の形状のものを使用することができる。
【００４１】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００４２】
打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、可変表示装置９において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動記憶数を１増やす。
【００４３】
可変表示装置９における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示態様）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００４４】
停止時の可変表示装置９における特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態となる。
【００４５】
次に、パチンコ遊技機１の裏面の構造について図３および図４を参照して説明する。図３は、遊技機を裏面から見た背面図である。図４は、各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【００４６】
図３に示すように、遊技機裏面側では、可変表示装置９を制御する図柄制御基板８０を含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。さらに、遊技盤６に設けられている各種装飾ＬＥＤ、特別図柄始動記憶表示器（始動記憶表示器）１８および普通図柄始動記憶表示器４１、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２を点灯制御するランプ制御手段が搭載されたランプ制御基板３５、スピーカ２７からの音発生を制御する音制御手段が搭載された音制御基板７０も設けられている。また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０や発射制御基板９１が設けられている。
【００４７】
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤３４が設置されている。
【００４８】
さらに、各基板（主基板３１や払出制御基板３７等）に含まれる変動データ記憶手段（例えば、遊技機への電力供給が停止したときにもその内容を保持可能なバックアップＲＡＭ）に記憶されたバックアップデータをクリアするための初期化操作手段としてのクリアスイッチ９２１が搭載されたスイッチ基板１９０が設けられている。スイッチ基板１９０には、クリアスイッチ９２１と、主基板３１等の他の基板と接続されるコネクタ９２２が設けられている。
【００４９】
貯留タンク３８に貯留された遊技球は誘導レール３９を通り、図４に示されるように、カーブ樋１８６を経て賞球ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レール３９における上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
【００５０】
なお、球切れスイッチ１８７は、球払出装置に至る払出球通路に２７〜２８個程度の遊技球が存在することを検出できるような位置に係止されている。すなわち、球切れスイッチ１８７は、賞球の一単位の最大払出量（この実施の形態では１５個）および球貸しの一単位の最大払出量（この実施の形態では１００円：２５個）以上が確保されていることが確認できるような位置に設置されている。
【００５１】
球払出装置から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に誘導される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰球受皿４に連通する余剰球通路４６が形成されている。
【００５２】
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると、遊技球は、余剰球通路４６を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が貯留状態検出手段としての満タンスイッチ４８を押圧して、貯留状態検出手段としての満タンスイッチ４８がオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに発射装置の駆動も停止する。
【００５３】
図４に示すように、球払出装置の側方には、カーブ樋１８６から遊技機下部の排出口１９２に至る球抜き通路１９１が形成されている。球抜き通路１９１の上部には球抜きレバー１９３が設けられ、球抜きレバー１９３が遊技店員等によって操作されると、誘導レール３９から球抜き通路１９１への遊技球通路が形成され、貯留タンク３８内に貯留されている遊技球は、排出口１９２から遊技機外に排出される。
【００５４】
図５は、払出手段としての球払出装置９７の構成例を示す分解斜視図である。この例では、賞球ケース４０Ａとしての３つのケース１４０，１４１，１４２の内部に球払出装置９７が形成されている。ケース１４０，１４１の上部には、球切れスイッチ１８７の下部の球通路と連通する穴１７０，１７１が設けられ、遊技球は、穴１７０，１７１から球払出装置９７に流入する。
【００５５】
球払出装置９７は駆動源となる払出モータ（例えばステッピングモータ）２８９を含む。払出モータ２８９の回転力は、払出モータ２８９の回転軸に嵌合しているギア２９０に伝えられ、さらに、ギア２９０と噛み合うギア２９１に伝えられる。ギア２９１の中心軸には、凹部を有するスプロケット２９２が嵌合している。穴１７０，１７１から流入した遊技球は、スプロケット２９２の凹部によって、スプロケット２９２の下方の球通路２９３に１個ずつ落下させられる。
【００５６】
球通路２９３には遊技球の流下路を切り替えるための振分部材３１１が設けられている。振分部材３１１はソレノイド３１０によって駆動され、賞球払出時には、球通路２９３における一方の流下路を遊技球が流下するように倒れ、球貸し時には球通路２９３における他方の流下路を遊技球が流下するように倒れる。なお、払出モータ２８９およびソレノイド３１０は、払出制御基板３７に搭載されている払出制御用ＣＰＵによって制御される。また、払出制御用ＣＰＵは、主基板３１に搭載されている遊技制御用のＣＰＵからの指令に応じて払出モータ２８９およびソレノイド３１０を制御する。
【００５７】
賞球払出時に選択される流下路の下方には球払出装置によって払い出された遊技球を検出する賞球センサ（賞球カウントスイッチ）３０１Ａが設けられ、球貸し時に選択される流下路の下方には球払出装置によって払い出された遊技球を検出する球貸しセンサ（球貸しカウントスイッチ）３０１Ｂが設けられている。賞球カウントスイッチ３０１Ａの検出信号と球貸しカウントスイッチ３０１Ｂの検出信号は払出制御基板３７の払出制御用ＣＰＵに入力される。払出制御用ＣＰＵは、それらの検出信号にもとづいて、実際に払い出された遊技球の個数を計数する。
【００５８】
なお、ギア２９１の周辺部には、払出モータ位置センサ２９６を形成する複数の突起部２９５が形成されている。突起部２９５は、ギア２９１の回転すなわち払出モータ２８９の回転に伴って発光体（図示せず）からの光を、払出モータ位置センサの受光部（図示せず）に対して透過させたり遮蔽したりする。払出制御用ＣＰＵは、受光部からの検出信号によって払出モータ２８９の位置を認識することができる。
【００５９】
また、この実施の形態では、払出手段としての球払出装置９７は球貸しも賞球払出も実行可能な構成であるが、球貸しを行う機構と賞球払出を行う機構とが独立していても本発明を適用することができる。球貸しを行う機構と賞球払出を行う機構とが独立している場合には、賞球払出と球貸しとを同時実行可能なので、遊技球の相対的な払出速度を速くすることができる。また、遊技球の流下路を切り替えるための振分部材３１１およびソレノイド３１０は不要である。さらに、払出手段として、例えば、モータが正転すると賞球払出が行われモータが逆転すると球貸しが行われるような構造のものなど、他の構造のものを用いることもできる。
【００６０】
図６は、遊技盤６に設置されているスイッチ基板１９０の部分を示す正面図である。図６に示すように、スイッチ基板１９０には、主基板３１等の他の基板に、ケーブルを介してクリアスイッチ９２１の出力を接続するためのコネクタ９２２が搭載されている。
【００６１】
図７は、スイッチ基板１９０に搭載されたクリアスイッチ９２１の構成の一例を示す構成図である。図７（Ａ）には、押しボタン構造のクリアスイッチ９２１が示されている。クリアスイッチ９２１が押下されるとローレベル（オン状態）のクリアスイッチ信号（操作信号）が出力され、コネクタ９２２を介して主基板３１および払出制御基板３７等に出力される。すなわち、クリアスイッチ９２１から主基板３１および払出制御基板３７等に出力される操作信号がオン状態になる。また、クリアスイッチ９２１が押下されていなければハイレベル（オフ状態）の信号が出力される。なお、この実施の形態では、クリアスイッチ信号は少なくとも主基板３１および払出制御基板３７に出力されるので、コネクタ９２２として、主基板３１へのクリアスイッチ信号を出力するためのコネクタと、払出制御基板３７へのクリアスイッチ信号を出力するためのコネクタとを別個に設けてもよい。
【００６２】
図７（Ｂ）は、クリアスイッチ９２１の他の構成例を示す構成図である。図７（Ｂ）に示すクリアスイッチ９２１は、「ＯＦＦ」、「ＯＮ」および「クリア」の選択切り換えを行うための切換操作部９２１ａを有する。切換操作部９２１ａによって、「ＯＦＦ」が選択されているときは何らの信号も発生しない。「ＯＮ」が選択されているときはハイレベルの信号を出力する。なお、クリアスイッチ９２１が、遊技機１に対する電源供給のオン／オフ切換のためのスイッチも兼ねていてもよい。その場合、「ＯＦＦ」が選択されると、遊技機１に対する電源供給が停止された状態（遊技機の電源がオフの状態）になる。「ＯＮ」または「クリア」が選択されると、遊技機１に対して電源供給が行われる状態（遊技機の電源がオンの状態）になる。また、「クリア」が選択されているときに、ローレベルのクリアスイッチ信号が出力される。
【００６３】
なお、この実施の形態では、クリアスイッチ９２１が搭載されたスイッチ基板１９０が他の基板（遊技制御基板等）とは別個に設けられているが、他の基板にクリアスイッチ９２１を搭載してもよい。例えば、電源基板９１０に搭載してもよい。クリアスイッチ９２１が電源基板９１０に搭載されている場合には、遊技盤６の入れ替え等の場合に入れ替え後の遊技盤６に対して電源基板９１０をそのまま使用しても、入れ替え後の遊技盤６において、そのままで遊技状態復旧処理等を実行することができる。すなわち、電源基板９１０の使い回しを行うことができる。
【００６４】
また、クリアスイッチ９２１は、遊技盤６の側に設置されていてもよいが、遊技枠側に設置されていてもよい。
【００６５】
図８は、主基板３１における回路構成の一例を示すブロック図である。なお、図８には、払出制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａおよびクリアスイッチ９２１からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００６６】
なお、図８には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。また、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａ等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。スイッチと称されているものがセンサと称されているもの等でもよいこと、すなわち、スイッチが遊技媒体検出手段の一例であることは、他の実施の形態でも同様である。
【００６７】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路６４が搭載されている。
【００６８】
基本回路５３は、ＣＰＵ５６が実行するプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。
【００６９】
また、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）５５の少なくとも一部が、電源基板９１０において作成されるバックアップ電源よってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭ５５の少なくとも一部の内容は保存される。ただし、この実施の形態では、ＲＡＭの全てがバックアップ電源によってバックアップされている。
【００７０】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００７１】
この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、普通図柄始動記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。なお、各ランプはＬＥＤその他の種類の発光体でもよく、この実施の形態および他の実施の形態で用いられているＬＥＤも他の種類の発光体でもよい。すなわち、ランプやＬＥＤは発光体の一例である。また、特別図柄を可変表示する可変表示装置９および普通図柄を可変表示する普通図柄表示器１０の表示制御は、図柄制御基板８０に搭載されている表示制御手段によって行われる。
【００７２】
図９は、図柄制御基板８０内の回路構成を、可変表示装置９の一実現例であるＬＣＤ（液晶表示装置）８２、普通図柄表示器１０、主基板３１の出力ポート（ポート０，２）５７０，５７２および出力バッファ回路６２０，６２Ａとともに示すブロック図である。出力ポート（出力ポート２）５７２からは８ビットのコマンドデータが出力され、出力ポート５７０からは割込信号およびストローブ信号（ＳＴＢ信号）が出力される。割込信号は、表示制御用ＣＰＵ１０１の割込端子に入力される。また、ＳＴＢ信号は、Ｉ／Ｏポートに入力される。
【００７３】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５Ｂを介して割込信号およびＳＴＢ信号が入力されると、入力バッファ回路１０５Ａを介して表示制御コマンドを受信する。入力バッファ回路１０５Ａ，１０５Ｂとして、例えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使用することができる。なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５Ａ，１０５Ｂと表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００７４】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＬＣＤ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信号および同期信号をＬＣＤ８２に出力する。
【００７５】
なお、図９には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＬＣＤ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００７６】
入力バッファ回路１０５Ａ，１０５Ｂは、主基板３１から表示制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、表示制御基板８０側から主基板３１側に信号が伝わる余地はない。すなわち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポートとともに不可逆性情報入力手段を構成する。表示制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００７７】
高周波信号を遮断するノイズフィルタ１０７として、例えば３端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ１０７の存在によって、表示制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。また、主基板３１のバッファ回路６２０，６２Ａの出力側にもノイズフィルタを設けてもよい。
【００７８】
図１０は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃと遊技盤に設けられている装飾ランプ２５、始動記憶表示器１８および普通図柄始動記憶表示器４１の点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯とを示すランプ制御コマンドが主基板３１からランプ制御基板３５に出力される。
【００７９】
図１０に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，３）５７０，５７３から出力される。出力ポート（出力ポート３）５７３は８ビットのコマンドデータを出力し、出力ポート５７０からは割込信号およびストローブ信号（ＳＴＢ信号）が出力される。割込信号は、ランプ制御用ＣＰＵ３５１の割込端子に入力される。また、ＳＴＢ信号は、Ｉ／Ｏポートに入力される。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。
【００８０】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、装飾ランプ２５に対して点灯／消灯信号を出力する。点灯／消灯信号は、天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、装飾ランプ２５に出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００８１】
主基板３１において、ＣＰＵ５６は、ＲＡＭ５５の記憶内容に未払出の賞球残数があるときに賞球ランプ５１の点灯を指示する制御コマンドを出力し、前述した遊技盤裏面の払出球通路の上流に設置されている球切れスイッチ１８７（図３参照）が遊技球を検出しなくなると球切れランプ５２の点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００８２】
入力バッファ回路３５５Ａ，３５５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路３５５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板３５側から主基板３１側に信号が伝わる余地はない。たとえ、ランプ制御基板３５内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板３１側に伝わることはない。なお、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノイズフィルタを設けてもよい。
【００８３】
また、主基板３１において、出力ポート５７０，５７３の外側にバッファ回路６２０，６３Ａが設けられている。バッファ回路６２０，６３Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、ランプ制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６３Ａの出力側にノイズフィルタを設けてもよい。
【００８４】
図１１は、主基板３１における音制御コマンドの信号送信部分および音制御基板７０の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域７の外側に設けられているスピーカ２７の音声出力を指示するための音制御コマンドが、主基板３１から音制御基板７０に出力される。
【００８５】
図１１に示すように、音制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，４）５７０，５７４から出力される。出力ポート（出力ポート４）５７４からは８ビットのコマンドデータが出力され、出力ポート５７０からは割込信号およびストローブ信号（ＳＴＢ信号）が出力される。割込信号は、音制御用ＣＰＵ７０１の割込端子に入力される。また、ＳＴＢ信号は、Ｉ／Ｏポートに入力される。音制御基板７０において、主基板３１からの各信号は、入力バッファ回路７０５Ａ，７０５Ｂを介して音制御用ＣＰＵ７０１に入力する。なお、音制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路７０５Ａ，７０５Ｂと音制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けられる。
【００８６】
そして、例えばディジタルシグナルプロセッサによる音声合成回路７０２は、音制御用ＣＰＵ７０１の指示に応じた音声や効果音を発生し音量切替回路７０３に出力する。音量切替回路７０３は、音制御用ＣＰＵ７０１の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路７０４に出力する。音量増幅回路７０４は、増幅した音声信号をスピーカ２７に出力する。
【００８７】
入力バッファ回路７０５Ａ，７０５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路７０５Ａ，７０５Ｂは、主基板３１から音制御基板７０へ向かう方向にのみ信号を通過させることができる。よって、音制御基板７０側から主基板３１側に信号が伝わる余地はない。従って、音制御基板７０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。なお、入力バッファ回路７０５Ａ，７０５Ｂの入力側にノイズフィルタを設けてもよい。
【００８８】
また、主基板３１において、出力ポート５７０，５７４の外側にバッファ回路６２０，６７Ａが設けられている。バッファ回路６２０，６７Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、音制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６７Ａの出力側にノイズフィルタを設けてもよい。
【００８９】
図１２は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図１２に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。また、球切れスイッチ１８７からの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。
【００９０】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出を停止すべき状態であることを指示する払出制御コマンドを送出する。払出を停止すべき状態であることを指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は球払出処理を停止する。
【００９１】
さらに、賞球カウントスイッチ３０１Ａからの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力されるとともに、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【００９２】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのコマンドデータを出力し、出力ポート５７０からは割込信号およびストローブ信号（ＳＴＢ信号）が出力される。割込信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力される。また、ＳＴＢ信号は、Ｉ／Ｏポート３７２ｂに入力される。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００９３】
また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。
【００９４】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力する。さらに、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００９５】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、球貸しカウントスイッチ３０１Ｂ、および払出モータ２８９の回転位置を検出するための払出モータ位置センサ２９６からの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられ、振分ソレノイド３１０への駆動信号は、出力ポート３７２ｅおよび中継基板７２を介して球払出装置９７の払出機構部分における振分ソレノイド３１０に伝えられる。また、クリアスイッチ９２１の出力も、入力ポート３７２ｂに入力される。
【００９６】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００９７】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３７２ｅを介してやりとりされる。
【００９８】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００９９】
そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド３１０は駆動状態とされている。すなわち、球振分部材３１１を球貸し側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【０１００】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。また、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【０１０１】
この実施の形態では、電源基板９１０から払出制御基板３７に対して電源断信号も入力される。電源断信号は、払出制御用ＣＰＵ３７１のマスク不能割込（ＮＭＩ）端子に入力される。さらに、払出制御基板３７に存在するＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）の少なくとも一部は、電源基板９１０において作成されるバックアップ電源によって、バックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭの少なくとも一部の内容は保存される。ただし、この実施の形態では、ＲＡＭは全てバックアップ電源によってバックアップされている。
【０１０２】
なお、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
【０１０３】
図１３は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源すなわち記憶保持手段となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。なお、ＶSLは、整流回路９１２において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源となる。
【０１０４】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、１つまたは複数のコンバータＩＣ９２２（図１３では１つのみを示す。）を有し、ＶSLにもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コンバータＩＣ９２２の入力側には、比較的大容量のコンデンサ９２３が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直流電圧は、比較的緩やかに低下する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【０１０５】
ただし、電源基板９１０に各電気部品制御基板に至る各コネクタを設け、電源基板９１０から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図１３には１つのコネクタ９１５が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【０１０６】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が停止したときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち電力供給停止時にも記憶内容保持状態となりうる変動データ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、この実施の形態では、バックアップ用の＋５Ｖは、主基板３１および払出制御基板３７に供給される。
【０１０７】
また、電源基板９１０には、電源監視回路（電源監視手段）としての電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電圧を導入し、ＶSL電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電源断信号は、主基板３１や払出制御基板３７等に供給される。
【０１０８】
電源監視用ＩＣ９０２が電力供給の停止を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。
【０１０９】
＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電力供給の停止を認識すれば、スイッチ出力がオン状態を呈する前に電力供給回復待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【０１１０】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復旧制御を行っても、遊技機のコストはさほど上昇しない。
【０１１１】
なお、図１３に示された構成では、電源監視用ＩＣ９０２の検出信号（電源断信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出信号を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。さらに、主基板３１と払出制御基板３７とに出力される電源断信号について、電源断信号を出力することになる電源監視回路の監視電圧を異ならせてもよい。
【０１１２】
図１４は、主基板３１におけるＣＰＵ５６周りの一構成例を示すブロック図である。図１４に示すように、電源基板９１０の電源監視回路からの電源断信号がバッファ回路９００を介して、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、ＣＰＵ５６は、マスク不能割込（ＮＭＩ）処理によって遊技機への電力供給の停止の発生を確認することができる。なお、バッファ回路９００から出力される信号は電源監視回路９１０からの検出信号と実質的に変わらないので（増幅を受けたのみ）、以下、バッファ回路９００から出力される信号を検出信号またはＮＭＩ信号と呼ぶことがある。
【０１１３】
図１４には、システムリセット回路６５も示されている。システムリセット回路６５におけるリセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、電源基板９１０の電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（電源監視回路が電源断信号を出力する電源電圧値よりも低い値）以下になると出力をローレベルにする。従って、ＣＰＵ５６は、電源監視回路からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。
【０１１４】
図１４に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力が、リセット信号としてＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【０１１５】
また、図１４に示す例では、リセットＩＣ６５１のＣＫ端子にはＣＰＵ５６の出力ポートから、ある時間間隔で信号が供給される。その信号が途絶えて所定期間（ウォッチドッグタイマのタイムアウト時間）以上信号の入力がない状態になると、リセットＩＣ６５１は、リセット信号のレベルを一旦リセットレベルにする。図１４では、ＣＰＵ５６からリセットＩＣ６５１に対する信号は内蔵出力ポートから出力される例が示されているが、その信号は、外付けの出力ポートから出力されるようにしてもよい。
【０１１６】
また、ＣＰＵ５６がウォッチドッグ機能を内蔵しウォッチドッグタイマのタイムアウトによって内部的にＣＰＵ５６にリセットがかかるようなＣＰＵであり、その機能を利用している場合には、リセットＩＣ６５１のＣＫ端子に信号を与えるような構成を用いなくてもよい。
【０１１７】
そして、例えば、電源基板９１０の電源監視回路の検出電圧（電源断信号を出力することになる電圧）を＋２２Ｖとし、リセット信号をローレベルにするための検出電圧を＋９Ｖとする。そのように構成した場合には、電源監視回路とシステムリセット回路６５とが、同一の電源ＶSLの電圧を監視するので、電圧監視回路が電源断信号を出力するタイミングとシステムリセット回路６５がシステムリセット信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視回路からの電源断信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。なお、電源監視回路とシステムリセット回路６５とが監視する電源の電圧は異なっていてもよい。
【０１１８】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電力供給が停止しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復旧する。そのとき、必要なデータがバックアップＲＡＭに保存されているので、停電等からの復旧時に停電等の発生時の遊技状態に復旧させることができる。
【０１１９】
なお、図１４に示す構成では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベルがリセットレベル）が与えられるが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【０１２０】
なお、この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポートを有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポートは、入力／出力いずれにも設定できる。
【０１２１】
図１５および図１６は、この実施の形態における出力ポートの割り当て例を示す説明図である。図１５に示すように、出力ポート０は各電気部品制御基板に送出される制御コマンドの割込信号およびＳＴＢ信号の出力ポートである。また、払出制御基板３７に送出される払出制御コマンドの８ビットのデータは出力ポート１から出力され、図柄制御基板８０に送出される表示制御コマンドの８ビットのデータは出力ポート２から出力され、ランプ制御基板３５に送出されるランプ制御コマンドの８ビットのデータは出力ポート３から出力される。そして、図１６に示すように、音制御基板７０に送出される音制御コマンドの８ビットのデータは出力ポート４から出力される。
【０１２２】
また、出力ポート５から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート６から、可変入賞球装置１５を開閉するためのソレノイド１６、大入賞口の開閉板２０を開閉するためのソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａに対する駆動信号が出力される。
【０１２３】
図１５および図１６に示すように、払出制御基板３７、図柄制御基板８０、ランプ制御基板３５および音制御基板７０に対して出力される各割込信号およびＳＴＢ信号を出力する出力ポート（出力ポート０）と、コマンドデータである払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音制御信号ＣＤ０〜ＣＤ７を出力する出力ポート（出力ポート１〜４）とは、別ポートである。
【０１２４】
従って、割込信号およびＳＴＢ信号を出力する際に、誤って払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音制御信号ＣＤ０〜ＣＤ７を変化させてしまう可能性が低減する。また、払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７または音制御信号ＣＤ０〜ＣＤ７を出力する際に、誤って割込信号およびＳＴＢ信号を変化させてしまう可能性が低減する。その結果、主基板３１の遊技制御手段から各電気部品制御基板に対するコマンドは、より確実に送出されることになる。さらに、各割込信号およびＳＴＢ信号は、全て出力ポート０から出力されるように構成されているので、遊技制御手段の割込信号およびＳＴＢ信号出力処理の負担が軽減される。
【０１２５】
図１７は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１７に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、始動口スイッチ１４ａ、カウントスイッチ２３、Ｖ入賞スイッチ２２、ゲートスイッチ３２ａの検出信号が入力される。また、入力ポート１のビット０〜４には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７の検出信号、カウントスイッチ短絡信号およびクリアスイッチ９２１の検出信号が入力される。なお、各スイッチからの検出信号は、スイッチ回路５８において論理反転されている。このように、クリアスイッチ９２１の検出信号すなわち初期化操作手段の操作入力は、遊技球を検出するためのスイッチの検出信号が入力される入力ポート（８ビット構成の入力部）と同一の入力ポートにおけるビット（入力ポート回路）に入力されている。
【０１２６】
なお、この実施の形態では、出力ポートおよび入力ポートとして、外付けのものが使用されているが、ＣＰＵ５６に内蔵されているＰＩＯを用いてもよい。
【０１２７】
次に遊技機の動作について説明する。図１８は、主基板３１における遊技制御手段（ＣＰＵ５６およびＲＯＭ，ＲＡＭ等の周辺回路）がプログラムに従って実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【０１２８】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ウォッチドッグクリア処理（ステップＳ６）を行って、ＲＡＭをアクセス可能状態に設定する（ステップＳ７）。ステップＳ６では、ＣＰＵ５６がウォッチドッグ機能を内蔵し、それを利用している場合には、ウォッチドッグ機能の初期化およびタイマクリア処理が行われる。
【０１２９】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。
【０１３０】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【０１３１】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【０１３２】
割込モード１：割込が受け付けられると、常に００３８（Ｈ）番地に飛ぶモードである。
【０１３３】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【０１３４】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。
【０１３５】
次いで、ＣＰＵ５６は、入力ポート１を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ８）。その確認においてオンを検出した場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１２〜ステップＳ１６）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート１では、クリアスイッチ信号のオン状態はハイレベルである（図１５参照）。また、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始することによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１３６】
クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ９）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。そのような保護処理が行われていないことを確認したら、ＣＰＵ５６は初期化処理を実行する。
【０１３７】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。例えば、バックアップフラグ領域に「５５（Ｈ）」が設定されていればバックアップあり（オン状態）を意味し、「５５（Ｈ）」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１３８】
バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ１０）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
【０１３９】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理を実行する。
【０１４０】
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う（ステップＳ１１）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１４１】
このように、バックアップフラグとチェックサム等のチェックデータとを用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認することによって、遊技状態を電力供給停止時の状態に正確に戻すことができる。すなわち、バックアップＲＡＭ領域のデータにもとづく状態復旧処理の確実性が向上する。なお、この実施の形態では、バックアップフラグとチェックデータとの双方を用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認しているが、いずれか一方のみを用いてもよい。すなわち、バックアップフラグとチェックデータとのいずれかを、状態復旧処理を実行するための契機としてもよい。
【０１４２】
また、電力供給が開始された場合に、電力供給が停止する前の制御状態に復旧させるか否かを決めるための復旧条件が複数あり、復旧条件の全てが成立していたら電力供給が停止する前の制御状態に復旧させ、復旧条件のうち少なくとも１つが成立していなかったら制御状態を初期化する初期化処理を行うように構成されている。従って、誤って復旧処理がなされ、誤った制御がなされてしまうことが防止される。なお、この例では、復旧条件の成立は、クリアスイッチ９２１の押下がなかった（クリアスイッチ９２１の操作信号がない）こと、バックアップフラグがオン状態であったこと（変動データ記憶手段に電力供給停止前の制御状態に関する記憶内容が記憶されていることを示すフラグがオン状態であること）、およびパリティチェックの結果が正常であったことである。
【０１４３】
この実施の形態では、電力供給停止時処理を実行したことを示すフラグとして１バイトデータであるバックアップフラグを用いたが、電力供給停止時処理を実行したことを示すフラグであればどのような形態のフラグを用いてもよい。また、そのようなフラグは複数あってもよい。
【０１４４】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１２）。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、特別図柄プロセスフラグ、払出コマンド格納ポインタ、賞球中フラグ、球切れフラグ、払出停止フラグなど制御状態に応じて選択的に処理を行うためのフラグ）に初期値を設定する作業領域設定処理を行う（ステップＳ１２）。さらに、球払出装置９７からの払出が可能であることを指示する払出許可状態指定コマンド（以下、払出可能状態指定コマンドという。）を払出制御基板３７に対して送信する処理を行う（ステップＳ１３）。また、他のサブ基板（ランプ制御基板３５、音制御基板７０、図柄制御基板８０）を初期化するための初期化コマンドを各サブ基板に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンド（図柄制御基板８０に対して）や賞球ランプ５１および球切れランプ５２の消灯を指示するコマンド（ランプ制御基板３５に対して）等がある。
【０１４５】
初期化処理では、払出制御基板３７に対して常に払出可能状態指定コマンドが送信される。仮に、遊技機の状態が球払出装置９７からの払出が可能でない状態であったとしても、直後に実行される遊技制御処理において、その旨が検出され、払出が可能でない状態であることを指示する払出禁止状態指定コマンド（以下、払出停止状態指定コマンドという。）が送信されるので問題はない。
【０１４６】
そして、４ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１６）。すなわち、初期値として例えば４ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１４７】
以上のように、この実施の形態では、ＣＰＵ５６がクリアスイッチ９２１がオンであることを検出した場合には、バックアップＲＡＭにデータが保存されているか否かに関わらず初期化処理（ステップＳ１２〜Ｓ１６）が実行されるので、遊技店の側で強制的に遊技制御手段を初期化することができる。すなわち、ソフトウェア的に遊技制御手段の初期化が実現される。また、クリアスイッチ９２１がオンでなくても、バックアップフラグとチェックサム等のチェックデータとを用いてソフトウェア的に遊技制御手段の初期化を行うことができるので、電力供給が復旧したときに、誤った遊技状態が復元されてしまうことが防止される。
【０１４８】
また、クリアスイッチ９２１がオンであることを検出しない場合に、バックアップＲＡＭにデータが正しく保存されていないことを確認したら、ＣＰＵ５６は、初期化処理（ステップＳ１２〜Ｓ１６）を実行する。従って、ＣＰＵ５６は、初期化操作手段に対する操作がなされなくても、所定の初期化条件が成立した場合には（この例では、ステップＳ９またはＳ１０で「Ｎ」）、変動データ記憶手段の記憶内容を初期化する。
【０１４９】
初期化処理の実行（ステップＳ１２〜Ｓ１６）が完了すると、メイン処理で、割込許可状態とし（ステップＳ１７）、ステップＳ２０〜Ｓ３２のループ処理に移行する。
【０１５０】
ループ処理において、ＣＰＵ５６は、まず、ウォッチドッグクリア処理を実行する（ステップＳ２０）。ステップＳ２０では、ＣＰＵ５６がウォッチドッグ機能を内蔵し、それを利用している場合には、内蔵されているウォッチドッグタイマにタイマクリアするためのデータを書き込む処理が行われる。また、図１４に例示したように、リセットＩＣ６５１に信号を与えることによってウォッチドッグ機能を実現している場合には、１パルスの信号を出力する。
【０１５１】
次いで、ＣＰＵ５６は、スイッチ処理を行う（ステップＳ２１）。この実施の形態では、後述するように、タイマ割込処理において、入力ポートのデータが所定のＲＡＭ領域に保存されている。ステップＳ２１のスイッチ処理では、そのＲＡＭ領域を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を認識し、それらの状態判定を行う。
【０１５２】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【０１５３】
次に、ＣＰＵ５６は、割込禁止にした後（ステップＳ２３）、表示用乱数更新処理（ステップＳ２４）および初期値用乱数更新処理（ステップＳ２５）を実行する。表示用乱数更新処理および初期値用乱数更新処理の実行が終了すると割込許可状態にする（ステップＳ２６）。表示用乱数更新処理および初期値用乱数更新処理が実行されるときには割込禁止状態になっているので、それらの乱数更新処理が実行されている最中に後述するタイマ割込が生じ割込処理で乱数更新処理が実行され、カウント値に矛盾が生じてしまうことが防止される。
【０１５４】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２７）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２８）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１５５】
次いで、ＣＰＵ５６は、表示制御コマンド等を送信する処理を行う（コマンド制御処理：ステップＳ２９）。なお、コマンド制御処理は、特別図柄プロセス処理や普通図柄プロセス処理において実行されるように構成してもよい。
【０１５６】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ３０）。
【０１５７】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行うための制御を行う（ステップＳ３１）。可変入賞球装置１５または開閉板２０を開状態または閉状態としたり、大入賞口内の遊技球通路を切り替えたりするために、ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１，２１Ａを駆動する。
【０１５８】
そして、ＣＰＵ５６は、始動口スイッチ１４ａ、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａおよびカウントスイッチ２３の検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３２）。具体的には、タイマ割込処理において入力ポートのデータが設定されたＲＡＭ領域を介して、始動口スイッチ１４ａ、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａおよびカウントスイッチ２３がオンしたことを認識したら、払出制御基板３７に賞球個数を示す払出制御コマンドを出力するための制御を行う。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、賞球個数を示す払出制御コマンドに応じて球払出装置９７を駆動する。その後、ステップＳ２０に戻る。
【０１５９】
なお、この実施の形態では、メイン処理のループ処理において遊技制御処理（ステップＳ２１〜Ｓ３１）が実行されているが、遊技制御処理はタイマ割込処理において実行されるようにしてもよい。
【０１６０】
図２０は、ＲＡＭ領域の一部を示す説明図である。図２０に示すように、ＲＡＭ５５には、出力ポート０出力内容記憶領域〜出力ポート６出力内容記憶領域がある。出力ポート０出力内容記憶領域〜出力ポート６出力内容記憶領域は、それぞれ、出力ポート０〜出力ポート６に出力される内容を記憶する領域であり、出力ポート０出力内容記憶領域〜出力ポート６出力内容記憶領域のそれぞれのビット構成は、出力ポート０〜出力ポート６のビット構成と同一である。
【０１６１】
図２１は、ＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図２１に示す特別図柄プロセス処理は、図１９のフローチャートにおけるステップＳ２７の具体的な処理である。ＣＰＵ５６は、特別図柄プロセス処理を行う際に、変動短縮タイマ減算処理（ステップＳ３１０）および始動口スイッチ通過確認処理（ステップＳ３１１）を行った後に、内部状態（この例では特別図柄プロセスフラグ）に応じて、ステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。
【０１６２】
変動短縮タイマ減算処理は、始動記憶（始動口スイッチ１４ａがオンしたことの記憶）の記憶可能最大数に対応した個数設けられている変動短縮タイマを減算する処理である。そして、後述する特別図柄大当り判定処理（ステップＳ３０１）において、例えば、変動短縮タイマの値が０になっていて、かつ、低確率状態（通常状態）では始動記憶数が始動記憶の最大値、確変状態では始動記憶数が「２」以上であれば、図柄の変動パターンとして変動時間が短縮されたパターンを用いることに決定される。また、始動口スイッチ通過確認処理は、始動口スイッチ１４ａがオンしたときに所定の各乱数値を取得して記憶する処理である。
【０１６３】
ステップＳ３００〜Ｓ３０９において、以下のような処理が行われる。
【０１６４】
特別図柄通常処理（ステップＳ３００）：始動記憶数を確認し、始動記憶数が０でなければ、ステップＳ３０１に移行するように特別図柄プロセスフラグの値を変更する。
【０１６５】
特別図柄大当り判定処理（ステップＳ３０１）：始動入賞があったときに記憶された各種乱数を格納するバッファ等の内容をシフトする。シフトの結果、押し出されたバッファの内容にもとづいて大当りとするか否かを決定する。なお、バッファは、始動入賞の記憶可能最大数だけ用意されている。また、シフトによって押し出されたバッファの内容は、最も前に生じた始動入賞に応じた内容である。そして、大当りとすることに決定した場合には、大当りフラグをセットする。その後、ステップＳ３０２に移行するように特別図柄プロセスフラグの値を変更する。
【０１６６】
停止図柄設定処理（ステップＳ３０２）：特別図柄の可変表示の表示結果である左右中図柄の停止図柄を決定する。そして、ステップＳ３０３に移行するように特別図柄プロセスフラグの値を変更する。
【０１６７】
変動パターン設定処理（ステップＳ３０３）：特別図柄の可変表示のパターンすなわち可変表示パターン（変動パターン）を決定する。そして、決定された変動パターンおよび停止図柄等を通知するための表示制御コマンドを図柄制御基板８０等に対して出力するための処理を行う。その後、ステップＳ３０４に移行するように特別図柄プロセスフラグの値を変更する。
【０１６８】
特別図柄変動処理（ステップＳ３０４）：変動パターンに応じて決められている変動時間が経過したか否か確認する。経過していれば、ステップＳ３０５に移行するように特別図柄プロセスフラグの値を変更する。
【０１６９】
特別図柄図柄停止処理（ステップＳ３０５）：一定時間（例えば１．０００秒）が経過した後、大当りとすることに決定されている場合には、ステップＳ３０６に移行するように特別図柄プロセスフラグの値を変更する。そうでなければ、ステップＳ３００に移行するように特別図柄プロセスフラグの値を変更する。
【０１７０】
大入賞口開放前処理（ステップＳ３０６）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド５４を駆動して大入賞口を開放する。そして、ステップＳ３０７に移行するように特別図柄プロセスフラグの値を変更する。
【０１７１】
大入賞口開放中処理（ステップＳ３０７）：大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、ステップＳ３０８に移行するように特別図柄プロセスフラグの値を変更する。
【０１７２】
特定領域有効時間処理（ステップＳ３０８）：Ｖ入賞スイッチ２２の通過の有無を監視して、大当り遊技状態継続条件の成立を確認する処理を行う。大当り遊技状態継続の条件が成立し、かつ、まだ残りラウンドがある場合には、ステップＳ３０７に移行するように特別図柄プロセスフラグの値を変更する。また、所定の有効時間内に大当り遊技状態継続条件が成立しなかった場合、または、全てのラウンドを終えた場合には、ステップＳ３０９に移行するように特別図柄プロセスフラグの値を変更する。
【０１７３】
大当り終了処理（ステップＳ３０９）：大当り遊技状態が終了したことを遊技者に報知するための表示をランプ制御手段等に行わせる制御を行う。そして、ステップＳ３００に移行するように特別図柄プロセスフラグの値を変更する。
【０１７４】
図２２は、図１９に示された遊技制御処理において実行される普通図柄プロセス処理（ステップＳ２８）を示すフローチャートである。普通図柄プロセス処理では、ＣＰＵ５６は、ステップＳ７１のゲートスイッチ処理を実行した後に、普通図柄プロセスフラグの値に応じてステップＳ７２〜Ｓ７６に示された処理のうちのいずれかの処理を実行する。
【０１７５】
ゲートスイッチ処理では、普通図柄変動開始の条件となるゲート３２の打球通過にもとづくゲートスイッチ３２ａのオンを検出する。ゲートスイッチ３２ａがオンしていたら、普通図柄始動記憶が最大値（この例では「４」）に達しているか否か確認する。達していなければ、普通図柄始動記憶の値を＋１する。なお、普通図柄始動記憶の値が変化すると、その旨を表示制御手段に伝達するための表示制御コマンド等が図柄制御基板８０等に送信される。そして、ＣＰＵ５６は、普通図柄当り判定用乱数の値を抽出し、その値を記憶する。なお、普通図柄始動記憶は、バックアップＲＡＭに形成されている。
【０１７６】
ステップＳ７２の普通図柄変動待ち処理では、ＣＰＵ５６は、普通図柄始動記憶の値が０以外であれば、普通図柄プロセスフラグの値を更新する。普通図柄始動記憶の値が０であれば何もしない。
【０１７７】
ステップＳ７３の普通図柄判定処理では、ＣＰＵ５６は、普通図柄始動記憶数＝１に対応する乱数値格納エリアに格納されている値を読み出すとともに、普通図柄始動記憶の値を１減らし、かつ、各乱数値格納エリアの値をシフトする。すなわち、普通図柄始動記憶数＝ｎ（ｎ＝２，３，４）に対応する乱数値格納エリアに格納されている値を、普通図柄始動記憶数＝ｎ−１に対応する乱数値格納エリアに格納する。そして、ＣＰＵ５６は、抽出されている普通図柄当り判定用乱数の値にもとづいて当り／はずれを決定する。
【０１７８】
また、普通図柄の停止図柄を図柄制御基板８０に通知するために、停止図柄を示す表示制御コマンドを送信するための制御を行う。具体的には、所定の格納領域（ＲＡＭ）に停止図柄を示す表示制御コマンドを格納し、コマンド送出要求のためのデータをセットする。そのデータは、遊技制御処理におけるコマンド制御処理（ステップＳ２９）で参照される。あるいは、停止図柄を示す表示制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）のアドレスを、コマンド制御処理において認識可能に指定する。次いで、普通図柄変動開始を示す表示制御コマンドを送信するための制御を行う。具体的には、所定の格納領域（ＲＡＭ）に普通図柄変動開始を示す表示制御コマンドを格納し、コマンド送出要求のためのデータをセットする。あるいは、普通図柄変動開始を示す表示制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）のアドレスを指定する。
【０１７９】
そして、普通図柄変動時間タイマをスタートする。例えば、高確率時には、普通図柄変動時間タイマに５．１秒に相当する値を設定する。低確率時には、普通図柄変動時間タイマに２９．２秒に相当する値を設定する。また、普通図柄プロセスフラグを普通図柄変動処理を示す値に更新する。
【０１８０】
普通図柄の変動制御は、図柄制御基板８０に搭載されている表示制御手段（表示制御用ＣＰＵ１０１等）によって実行される。表示制御手段は、普通図柄変動開始を示す表示制御コマンドを受信したら普通図柄の変動を開始する。そして、後述する普通図柄変動停止を示す表示制御コマンドを受信したら普通図柄の変動を停止し、通知されている停止図柄を表示する。
【０１８１】
ステップＳ７４の普通図柄変動処理では、普通図柄変動時間タイマがタイムアウトしたか否か確認する。タイムアウトしていたら、普通図柄プロセスフラグを普通図柄停止処理を示す値に更新する。
【０１８２】
ステップＳ７５の普通図柄停止処理では普通図柄変動停止を示す表示制御コマンドを送信するための制御を行う。そして、当りとすることに決定されているときには、普通電動役物当りフラグを設定すると共に、普通図柄プロセスフラグを始動入賞口開閉処理を示す値に更新する。始動入賞口開閉処理では、所定回数だけ所定期間始動入賞口（可変入賞球装置１５）を開放する制御が行われる。また、はずれとすることに決定されているときには、普通図柄プロセスフラグを普通図柄変動待ち処理を示す値に更新する。
【０１８３】
なお、始動入賞口開閉処理で用いられる開放パターンは、例えば、低確率時には、可変入賞球装置１５が１回だけ０．２秒間開放するようなパターンである。また、高確率時には、可変入賞球装置１５が１．１５秒間開放した後４．４秒の閉成期間をおいて再度１．１５秒間開放するようなパターンである。可変入賞球装置１５は、開放パターンに従って開閉制御される。なお、この実施の形態では、普通電動役物としての可変入賞球装置１５は、始動入賞口１４を開閉するための電動役物と兼用されている。
【０１８４】
図２３は、この実施の形態における主基板３１から他の各電気部品制御基板（サブ基板）に送信される制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）の送出形態を示すタイミング図である。この例では、制御コマンドのコマンドデータは１バイトで構成されている。
【０１８５】
図２３に示すように、主基板３１（メイン）からコマンドデータが出力された後、割込信号およびＳＴＢ信号がオン状態になる。このように、遊技制御手段は、コマンドデータの出力に関連して、データ出力中信号（この例ではＳＴＢ信号）の出力タイミングと同タイミングで、コマンドデータの電気部品制御手段への入力を指示するための指示信号としての割込信号を出力する。
【０１８６】
その後、メインからの割込信号はオフ状態になり、サブ基板の電気部品制御手段がコマンド受信処理を完了した後のタイミングで、メインからのＳＴＢ信号はオフ状態になる。
【０１８７】
図２４は、表示制御コマンドを送信するためのコマンド制御処理の一例を示すフローチャートである。表示制御コマンドを送信するためのコマンド制御処理は、例えば、図１９に示されたフローチャートにおけるステップＳ２９において実行される。表示制御コマンドを送信するためのコマンド制御処理において、ＣＰＵ５６は、出力ポート２出力内容記憶領域に、送出すべき表示制御コマンドのコマンドデータを書き込む（ステップＳ３３１）。そして、表示制御コマンド送出要求フラグをセットする（ステップＳ３３２）。なお、ステップＳ３３１では出力ポート２出力内容記憶領域ではなくバックアップＲＡＭにおける他の領域にコマンドデータを書き込み、実際にコマンドデータが出力ポート２に出力されるときに、出力ポート２出力内容記憶領域にコマンドデータを書き込むように構成してもよい。
【０１８８】
なお、表示制御コマンドを出力ポートに出力する処理は、後述するタイマ割込処理において実行される。また、表示制御コマンドを送信するためのコマンド制御処理は、図１９におけるループ処理で実行されているので、同一処理が繰り返し実行されないように、図２４に示す処理は、前の表示制御コマンドの送信が完了したことを確認してから実行されるようにプログラム構成されていることが好ましい。
【０１８９】
図２５は、払出制御コマンドを送信するためのコマンド制御処理の一例を示すフローチャートである。払出制御コマンドを送信するためのコマンド制御処理は、例えば、図１９に示されたフローチャートにおけるステップＳ３２の賞球処理において実行される。払出制御コマンドを送信するためのコマンド制御処理において、ＣＰＵ５６は、出力ポート１出力内容記憶領域に、送出すべき払出制御コマンドのコマンドデータを書き込む（ステップＳ３３５）。そして、払出制御コマンド送出要求フラグをセットする（ステップＳ３３６）。なお、ステップＳ３３５では出力ポート１出力内容記憶領域ではなくバックアップＲＡＭにおける他の領域にコマンドデータを書き込み、実際にコマンドデータが出力ポート１に出力されるときに、出力ポート１出力内容記憶領域にコマンドデータを書き込むように構成してもよい。
【０１９０】
例えば、賞球払出数を指定するための払出制御コマンドとして、０１（Ｈ）〜０Ｆ（Ｈ）のいずれかが用いられる。従って、１個〜１５個の賞球払出数を指定することができる。また、払出制御状態を指定するための払出制御コマンドとして、０１（Ｈ）〜０Ｆ（Ｈ）以外の１バイトのデータが用いられる。例えば、払出禁止を指定する場合には１１（Ｈ）が用いられ、払出禁止解除を指定する場合には１２（Ｈ）が用いられる。あるいは、払出禁止／払出禁止解除の原因毎に払出制御コマンドを定義してもよい。例えば、球切れ（補給球不足）の場合にはＦ０（Ｈ）、その解除の場合にはＦ１（Ｈ）、下皿満タンの場合にはＦ２（Ｈ）、その解除の場合にはＦ３（Ｈ）のようにしてもよい。さらに、１バイトのうちの上位の４ビットを指示の種類を示すデータとし、下位の４ビットを具体的内容を示すデータとしてもよい。例えば、上位４ビットが００００であれば賞球払出数を指示することとし下位４ビットで賞球数を示すようにする。また、上位４ビットが０００１であれば払出禁止／払出禁止解除を指示することにしてもよい。
【０１９１】
図２６は、タイマ割込処理を示すフローチャートである。タイマ割込処理において、ＣＰＵ５６は、レジスタの退避処理を行った後（ステップＳ１００）、ポート入力処理（ステップＳ１０１）、ポート出力処理（ステップＳ１０２）およびタイマ更新処理（ステップＳ１０３）を行う。そして、レジスタの復旧処理を行い（ステップＳ１０４）、割込許可状態にして（ステップＳ１０５）、処理を終了する。
【０１９２】
ステップＳ１０１のポート入力処理は、入力ポートのデータを読み出して、読み出したデータを所定のＲＡＭ領域に書き込む処理である。遊技制御処理（図１９に示されたループ処理）では、ＲＡＭ領域の内容にもとづいて入力ポートの入力状態を認識する。ステップＳ１０２のポート出力処理は、出力ポート１出力内容記憶領域〜出力ポート６出力内容記憶領域の内容を出力ポート１〜６に出力するとともに、制御コマンドが各サブ基板における電気部品制御手段に受信可能なように割込信号およびＳＴＢ信号を制御する処理である。ステップＳ１０３のタイマ更新処理は、遊技制御処理において用いられている各種タイマの値を減算する処理である。例えば、遊技制御処理では、タイマに計測時間に相当した値をタイマにセットし、タイマの値が０になったらタイムアウトしたと認識する。
【０１９３】
遊技制御手段は、メイン処理とタイマ割込処理とを協働させて遊技の制御を進行している。すなわち、遊技制御手段は、所定の制御周期毎に発生する割込に関連して遊技の制御を実行している。
【０１９４】
図２７は、ポート出力処理（ステップＳ１０２）の構成例を示すフローチャートである。ポート出力処理において、ＣＰＵ５６は、出力ポート５出力内容記憶領域のデータを出力ポート５（図１６参照）に出力する（ステップＳ３４１）。また、出力ポート６出力内容記憶領域のデータを出力ポート６（図１６参照）に出力する（ステップＳ３４２）。なお、出力ポート５出力内容記憶領域および、出力ポート６出力内容記憶領域には、遊技制御処理（図１９に示されたループ処理）において、出力ポートの各ビットのオン／オフに応じたデータが設定されている。例えば、出力ポート５出力内容記憶領域のビット０〜２は、遊技制御処理におけるソレノイド処理（ステップＳ３１）でオン／オフ（セット／リセット）される。
【０１９５】
次いで、ＣＰＵ５６は、制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）を送信するための制御（ステップＳ３４３〜Ｓ３５３）を行う。まず、制御コマンド送出要求フラグ（払出制御コマンド送出要求フラグ、表示制御コマンド送出要求フラグ、ランプ制御コマンド送出要求フラグまたは音制御コマンド送出要求フラグ）がセットされているか否か確認する（ステップＳ３４３）。いずれの制御コマンド送出要求フラグもセットされていない場合には、何もせずリターンする。
【０１９６】
いずれかの制御コマンド送出要求フラグがセットされている場合には、その制御コマンド送出要求フラグに対応したポート出力内容記憶領域（出力ポート１出力内容記憶領域〜出力ポート４出力内容記憶領域のいずれか）のデータを、対応する出力ポート（出力ポート１〜出力ポート４のいずれか）に出力する（ステップＳ３４４）。例えば、払出制御コマンド送出要求フラグがセットされていた場合には、出力ポート１出力内容記憶領域のデータを出力ポート１（図１５参照）に出力する。このタイミングは、図２３におけるａ区間の開始時に相当する。
【０１９７】
次に、ＣＰＵ５６は、出力ポート０の、データを出力した出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０の割込信号のビット（ビット０〜３のいずれか）と、出力ポート０のＳＴＢ信号のビット（ビット４〜７のいずれか）とに「１」を出力する（ステップＳ３４５）。例えば、ステップＳ３４４において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、出力ポート０のビット０（払出制御信号用割込信号）とビット４（払出制御信号用ＳＴＢ信号）とに「１」を出力する。このタイミングは、図２３におけるｂ区間の開始時に相当する。なお、ステップＳ３４４とＳ３４５との間に、ディレイ時間をおいてもよい。
【０１９８】
そして、対応する制御コマンド送出要求フラグをクリアする（ステップＳ３４６）。例えば、ステップＳ３４４において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、払出制御コマンド送出要求フラグをクリアする。また、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３４７）。
【０１９９】
次いで、図２３におけるｂ区間とｃ区間の時間の合計に相当する時間だけ待ってから（ステップＳ３４８）、データを出力した出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０の割込信号のビット（ビット０〜３のいずれか）を「０」にする（ステップＳ３４９）。例えば、ステップＳ３４４において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、出力ポート０のビット０（払出制御信号用割込信号）に「０」を出力する。また、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３５０）。このタイミングは、図２３におけるｄ区間の開始時に相当する。なお、ｂ区間は、主基板３１が割込信号を出力してからサブ基板において割込が受け付けられるまでの遅れ時間に相当する。
【０２００】
さらに、図２３におけるｄ区間とｅ区間の時間の合計に相当する時間だけ待ってから（ステップＳ３５１）、データを出力した出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０のＳＴＢ信号のビット（ビット４〜７のいずれか）を「０」にする（ステップＳ３５２）。例えば、ステップＳ３４４において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、出力ポート０のビット４（払出制御信号用ＳＴＢ信号）に「０」を出力する。また、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３５３）。このタイミングは、図２３におけるｅ区間の終了時に相当する。
【０２０１】
なお、ステップＳ３４３において、制御コマンド送出要求フラグ（払出制御コマンド送出要求フラグ、表示制御コマンド送出要求フラグ、ランプ制御コマンド送出要求フラグまたは音制御コマンド送出要求フラグ）がリセット状態であった場合には、リセット状態であった制御コマンド送出要求フラグに対応したポート出力内容記憶領域（出力ポート１出力内容記憶領域〜出力ポート４出力内容記憶領域のいずれか）に、所定のデータ（例えばクリアデータとしての００（Ｈ）やクリアデータ以外のＦＦ（Ｈ））を設定するとともに、対応する出力ポート（出力ポート１〜出力ポート４のいずれか）に、同じ値を出力するようにしてもよい。すなわち、制御期間（この例では４ｍｓ）内に制御コマンドの送出制御を実行しない場合には、ポート出力内容記憶領域の内容を所定の内容としてもよい。
【０２０２】
また、タイマ割込処理は４ｍｓ毎に実行されるので、図２７に示されたポート出力処理も４ｍｓに１回しか実行されない。従って、各電気部品制御基板には、主基板３１から、１回の制御期間（この例では４ｍｓ）において高々１つの制御コマンドしか出力されない。
【０２０３】
以上のようにして、図２３に示されたようなタイミングで、制御コマンドがサブ基板に送出される。なお、タイマ割込がかかったときに、複数種類の制御コマンド送出要求フラグがオンしていたときには、例えば、あらかじめ決められている優先順位に従って、いずれかの制御コマンド送出要求フラグについてステップＳ３４４〜Ｓ３５３の処理が実行される。
【０２０４】
このように、この実施の形態では、制御コマンドのコマンドデータを出力するときに、ポート出力内容記憶領域のデータを出力ポートに出力する。そして、ポート出力内容記憶領域のデータは、電力供給が停止しても所定期間はその内容が保存されるバックアップＲＡＭに設定される。上述したように、メイン処理ではポート出力内容記憶領域ではなくバックアップＲＡＭにおける他の領域にコマンドデータを書き込み、実際にコマンドデータが出力ポートに出力されるときに、ポート出力内容記憶領域にコマンドデータを書き込むように構成した場合には、出力ポートにコマンドデータを出力するときに、ポート出力内容記憶領域に、出力ポートに出力したコマンドデータが設定される。
【０２０５】
図２８は、遊技状態復旧処理の一例を示すフローチャートである。遊技状態復旧処理において、ＣＰＵ５６は、まず、スタックポインタの復旧処理を行う（ステップＳ８１）。スタックポインタの値は、後で詳述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされているバックアップＲＡＭ領域）に退避している。よって、ステップＳ８１では、そのＲＡＭエリアの値をスタックポインタに設定することによって復旧させる。なお、復旧されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０２０６】
そして、ＣＰＵ５６は、ＣＴＣやＰＩＯなどの内蔵デバイスの初期設定を行い、また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタに設定する（ステップＳ９１）。すなわち、レジスタ復元処理を行う。ここで、ＲＡＭアクセス許可状態に設定する処理も行う。さらに、バックアップフラグをクリアする（ステップＳ９２）すなわち、前回の電力供給停止時に所定の記憶保護処理を行うための電力供給停止時処理が実行されたことを示すフラグをリセットする。また、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ９３，Ｓ９４）。最後に、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ９５）。
【０２０７】
さらに、保存されていた出力ポート１〜４出力内容記憶領域（払出制御信号、表示制御信号、ランプ制御信号および音制御信号のコマンドデータを記憶する領域）の内容を出力ポート１〜４に出力するとともに、保存されていた出力ポート０出力内容記憶領域（各制御コマンドに関する割込信号とＳＴＢ信号の出力状態を記憶する領域）の内容を出力ポート０に出力する（ステップＳ９６）。
【０２０８】
そして、ＲＥＴ命令が実行されるのであるが、ここでのリターン先は、遊技状態復旧処理をコールした部分ではない。なぜなら、ステップＳ８１においてスタックポインタの復旧処理がなされ、復旧されたスタックポインタが指すスタック領域に格納されているリターンアドレスは、プログラムにおける前回の電力供給停止時にＮＭＩが発生したアドレスである。従って、ステップＳ９５の次のＲＥＴ命令によって、電力供給停止時にＮＭＩが発生したアドレスにリターンする。すなわち、スタック領域に退避されていたアドレスにもとづいて復旧制御が実行されている。
【０２０９】
遊技状態復旧処理において、以上のような処理が行われることによって、電力供給が停止したときに（具体的にはマスク不能割込がかかって電力供給停止時処理を行っていたときに）、図２３に示されたａ〜ｅ区間のいずれかの制御を行っていた場合でも、それぞれの制御に復旧する。また、ステップＳ９６の処理によって、制御コマンドに関連する出力ポートの状態も完全に復元される。従って、例えば、ａ区間の状態に復旧した場合には、制御コマンドのコマンドデータが出力ポートに出力された状態で、電力供給が停止したときの制御状態に復旧することができる。この場合、電力供給が停止したときの制御状態は、制御コマンドのコマンドデータを出力した後、割込信号およびＳＴＢ信号を出力する前の状態である（図２７におけるステップＳ３４４の処理完了後、ステップＳ３４５の処理開始前）。よって、制御状態が復旧することによってステップＳ３４５の処理が開始され、割込信号およびＳＴＢ信号が出力ポートに出力される。
【０２１０】
このように、遊技制御手段は、コマンドデータを出力した後にコマンドデータの取り込み（電気部品制御手段への入力）を指示するための信号（この例では割込信号およびＳＴＢ信号）を出力するまでの間に電力供給が停止した場合には、電力供給が再開されたときに、コマンドデータに関する出力ポートの状態を復旧させた後、コマンドデータの取り込みを指示するための信号を出力するように構成されている。
【０２１１】
図２９は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（電力供給停止時処理）の処理例を示すフローチャートである。ＣＰＵ５６のＸＮＭＩ端子にローレベルからハイレベルへの変化が生じてマスク不能割込が発生すると、ＣＰＵ５６に内蔵されている割込制御機構は、マスク不能割込発生時に実行されていたプログラムのアドレス（具体的には実行完了後の次のアドレス）をスタックポインタが指すスタック領域に退避させるとともに、スタックポインタの値を増やす。すなわち、スタックポインタの値がスタック領域の次のアドレスを指すように更新する。なお、この実施の形態では、ＸＮＭＩ端子にローレベルからハイレベルへの変化が生ずると割込が生ずるが、他の態様のレベル変化に応じて割込が発生するマイクロコンピュータを用いても、以下のような制御を実行することができる。
【０２１２】
電力供給停止時処理において、ＣＰＵ５６は、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をバックアップＲＡＭ領域のスタック領域に退避させる（ステップＳ４５１）。また、割込フラグをパリティフラグにコピーする（ステップＳ４５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。割込フラグは、割込許可状態であるのか割込禁止状態であるのかを示すフラグであって、ＣＰＵ５６が内蔵する制御レジスタ中にある。割込フラグのオン状態が割込禁止状態であることを示す。上述したように、パリティフラグは遊技状態復旧処理で参照される。そして、遊技状態復旧処理において、パリティフラグがオン状態であれば、割込許可状態には設定されない。
【０２１３】
また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域のスタック領域に退避させる（ステップＳ４５４〜Ｓ４５８）。なお、ステップＳ４５１〜Ｓ４５８の処理は、電源監視手段の検出信号に応じて制御状態を復旧させるために必要なデータを変動データ記憶手段に保存させるためのデータ退避処理に相当する。
【０２１４】
次に、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、パリティデータを作成する（ステップＳ４６０〜Ｓ４６７）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４６０）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ４６１）。また、チェックサム算出回数をセットする（ステップＳ４６２）。
【０２１５】
そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４６３）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４６４）、ポインタの値を１増やし（ステップＳ４６５）、チェックサム算出回数の値を１減算する（ステップＳ４６６）。ステップＳ４６３〜Ｓ４６６の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ４６７）。
【０２１６】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４６８）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４６９）。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４７０）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。従って、電圧低下に伴ってプログラムの暴走が生じても、ＲＡＭの記憶内容が破壊されるようなことはない。
【０２１７】
その後、ＣＰＵ５６は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。なお、ウォッチドッグタイマを使用している場合には、ループ状態でウォッチドッグクリア処理を行っていないので、ウォッチドッグタイマがタイムアウトする。ただし、正常な電力供給停止時にはその前にシステムリセットがかかる。しかし、例えばノイズ等によってＮＭＩがかかった場合には、電力供給停止時ではないのでシステムリセットがかからないが、ウォッチドッグタイマのタイムアウトによってリセットがかかり、ループから抜け出すことができる。
【０２１８】
図３０は、この実施の形態におけるＲＡＭ領域のアドレスマップを示す説明図である。図３０に示すように、ＲＡＭ領域の先頭はバックアップフラグの領域に割り当てられている。そして、最後部にチェックサムバッファの領域が割り当てられている。なお、バックアップフラグからチェックサムバッファまでの領域は作業領域に相当し、チェックサムバッファ以降の領域にスタック領域が設定されている。また、この実施の形態では、ＲＡＭ領域の全てが電源バックアップされている。
【０２１９】
なお、図２０に示された出力ポート０出力内容記憶領域〜出力ポート６出力内容記憶領域は、図３０に示すコマンド制御用バッファの一部に相当する。
【０２２０】
図３１は、チェックサム作成方法の一例を説明するための説明図である。ただし、図３１に示す例では、簡単のために、バックアップＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく電力供給停止時処理において、図３１に示すように、チェックサムデータとして初期データ（この例では００（Ｈ））が設定される。次に、「００（Ｈ）」と「Ｆ０（Ｈ）」の排他的論理和がとられ、その結果と「１６（Ｈ）」の排他的論理和がとられる。さらに、その結果と「ＤＦ（Ｈ）」の排他的論理和がとられる。そして、その結果（この例では「３９（Ｈ）」）を論理反転して得られた値（この例では「Ｃ６（Ｈ）」）がチェックサムバッファに設定される。
【０２２１】
なお、図３１では、説明を容易にするために、論理反転前のデータ「３９（Ｈ）」がチェックサムバッファに格納されている様子が示されている。なお、初期データとしての００（Ｈ）はステップＳ４６０で設定されるチェックサムデータに対するクリアデータに応じた値であるが、実際には、００（Ｈ）との排他的論理和は演算前と後とで値が変わらないので、００（Ｈ）との排他的論理和演算を行わなくてもよい。
【０２２２】
この実施の形態では、チェックサムバッファは、バックアップＲＡＭ領域（変動データ記憶手段）の最後のアドレスに格納されている。従って、例えば、チェックサム作成方法のプログラムに誤りがないかどうか確認する際に、容易にその確認を行うことができる。ＲＡＭ領域の最終アドレスの値が正しいか否か確認すればよいからである。また、この実施の形態では、チェックサム算出開始アドレスはバックアップフラグが設定されるアドレスであり、チェックサム算出最終アドレスは賞球制御用フラグ・バッファのうちの最後のアドレスである（図３０参照）。従って、賞球制御用フラグ・バッファの後、すなわち、バックアップＲＡＭ領域の最後のアドレスをチェックサムバッファの領域にすれば、ＲＡＭ領域において無駄が生ずることはない。
【０２２３】
なお、確認のしやすさやＲＡＭ領域の無駄防止を考慮すると、バックアップＲＡＭ領域の最初のアドレスをチェックサムバッファの領域にしてもよい。
【０２２４】
また、遊技機への電力供給開始時にはパリティチェックＯＫか否かの判断が行われるが（図１８におけるステップＳ１０）、その判断では、電力供給停止時処理におけるパリティデータの作成処理（ステップＳ４６０〜Ｓ４６９）と同様の処理が行われ、処理結果すなわち演算結果がチェックサムバッファの内容と一致したらパリティチェックＯＫと判定される。
【０２２５】
なお、ここでは、バックアップＲＡＭ領域の最後または最初のアドレスをチェックサムバッファの領域にしたが、バックアップＲＡＭ領域の中途の領域にチェックサムバッファの領域を割り当ててもよい。また、この実施の形態では、作業領域のデータにもとづいてチェックサムが生成されているが、スタック領域のデータも含めてチェックサムを生成するようにしてもよい。
【０２２６】
さらに、この実施の形態では、電力供給開始時に、電力供給停止時処理における処理と同じ処理によってチェックサムを生成し、生成されたチェックサムとバックアップＲＡＭに保存されていたチェックサムとを比較したが、他の方法を用いてもよい。例えば、バックアップＲＡＭに保存されていたチェックサムを初期値として、電力供給停止時処理において演算対象となった各データについて演算を行い、演算結果が所定値（例えば００（Ｈ））と一致したらパリティチェックＯＫと判定するようにしてもよい。
【０２２７】
また、チェックのためのチェックデータはチェックサムに限られず、バックアップＲＡＭの内容が正当に保存されているかを判定できるものであれば、他のチェックデータを用いてもよいし、チェックデータは複数あってもよい。その場合、各チェックデータのチェック対象となるＲＡＭ領域が別であってもよい。すなわち、ＲＡＭ領域における複数部分の各部分についてチェックデータを作成するようにしてもよい。
【０２２８】
図３２は、払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３２に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、払出制御用ＣＰＵ３７１は、マスク不能割込処理によって遊技機への電力供給停止の発生を確認することができる。なお、バッファ回路９６０から出力される信号は電源監視回路９１０からの検出信号と実質的に変わらないので（増幅を受けたのみ）、以下、バッファ回路９６０から出力される信号を検出信号またはＮＭＩ信号と呼ぶことがある。
【０２２９】
払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からの払出制御用の割込信号が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、割込信号の入力に応じて割込が発生することになる。そして、払出制御用ＣＰＵ３７１は、割込が発生すると、コマンド受信割込処理を実行する。
【０２３０】
払出制御基板３７には、システムリセット回路９７５も搭載されているが、この実施の形態では、システムリセット回路９７５におけるリセットＩＣ９７６は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットＩＣ９７６は、ＶSLの電源電圧を監視して電圧値が所定値（例えば＋９Ｖ）以下になると出力をローレベルにする。従って、遊技機への電力供給停止時には、リセットＩＣ９７６からの信号がローレベルになることによって払出制御用ＣＰＵ３７１がシステムリセットされる。
【０２３１】
リセットＩＣ９７６が電力供給停止を検知するための所定値は、通常時の電圧より低いが、払出制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０２３２】
＋５Ｖ電源から電力が供給されていない間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、停電等の遊技機に対する電力供給停止が発生しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復旧する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の払出制御状態に復旧させることができる。
【０２３３】
なお、図３２に示された構成では、システムリセット回路９７５は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは１回だけである。しかし、図９に示された主基板３１の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
【０２３４】
また、図３２に示す例では、リセットＩＣ９７６のＣＫ端子には払出制御用ＣＰＵ３７１の出力ポートから、ある時間間隔で信号が供給される。その信号が途絶えて所定期間（ウォッチドッグタイマのタイムアウト時間）以上信号の入力がない状態になると、リセットＩＣ９７６は、リセット信号のレベルを一旦リセットレベルにする。図３２では、払出制御用ＣＰＵ３７１からリセットＩＣ９７６に対する信号は内蔵出力ポートから出力される例が示されているが、その信号は、外付けの出力ポートから出力されるようにしてもよい。
【０２３５】
また、払出制御用ＣＰＵ３７１がウォッチドッグ機能を内蔵しウォッチドッグタイマのタイムアウトによって内部的に払出制御用ＣＰＵ３７１にリセットがかかるようなＣＰＵであり、その機能を利用している場合には、リセットＩＣ９７６のＣＫ端子に信号を与えるような構成を用いなくてもよい。
【０２３６】
図３３は、この実施の形態における出力ポートの割り当てを示す説明図である。図３３に示すように、出力ポートＣ（アドレス００Ｈ）は、払出モータ２８９に出力される駆動信号等の出力ポートである。また、出力ポートＤ（アドレス０１Ｈ）は、７セグメントＬＥＤであるエラー表示ＬＥＤ３７４に出力される表示制御信号の出力ポートである。そして、出力ポートＥ（アドレス０２Ｈ）は、振分ソレノイド３１０に出力される駆動信号、およびカードユニット５０に対するＥＸＳ信号とＰＲＤＹ信号とを出力するための出力ポートである。
【０２３７】
図３４は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図３４に示すように、入力ポートＡ（アドレス０６Ｈ）は、主基板３１から送出された払出制御コマンドの８ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートＢ（アドレス０７Ｈ）のビット０〜１には、それぞれ、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂの検出信号が入力される。ビット２〜５には、カードユニット５０からのＢＲＤＹ信号、ＢＲＱ信号、ＶＬ信号およびクリアスイッチ９２１の検出信号が入力される。また、ビット７には、主基板３１からの払出制御信号用ＳＴＢ信号が入力される。
【０２３８】
なお、図１２に示すように、この実施の形態では、出力ポートおよび入力ポートとして、外付けのものが使用されているが、払出制御用ＣＰＵ３７１に内蔵されているＰＩＯを用いてもよい。
【０２３９】
図３５は、払出制御手段（払出制御用ＣＰＵ３７１およびＲＯＭ，ＲＡＭ等の周辺回路）がプログラムに従って実行するメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７００）。次に、割込モードを割込モード２に設定し（ステップＳ７０１）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０２）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０３）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０４）を行った後に、ウォッチドッグクリア処理（ステップＳ７０５）を行って、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。ステップＳ６では、払出制御用ＣＰＵ３７１がウォッチドッグ機能を内蔵し、それを利用している場合には、ウォッチドッグ機能の初期化およびタイマクリア処理が行われる。
【０２４０】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０３の内蔵デバイスレジスタの設定処理およびステップＳ７０４の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば１ｍｓ毎に発生させたい場合は、初期値として１ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０２４１】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭アドレスが特定される。タイマ割込処理では、払出制御処理が実行される。
【０２４２】
また、内蔵ＣＴＣのうちの他の一つのチャネル（この実施の形態ではチャネル２）が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップＳ７０３の内蔵デバイスレジスタの設定処理およびステップＳ７０４の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【０２４３】
カウンタモードに設定されたチャネル（チャネル２）に設定される割込ベクタは、後述するコマンド受信割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭アドレスが特定される。
【０２４４】
この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始アドレスを設定することができる。
【０２４５】
ＣＴＣのチャネル２（ＣＨ２）のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、例えばステップＳ７０５において、特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。さらに、ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりまたは立ち下がりで特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるのであるが、所定の特定レジスタの設定によって、立ち上がり／立ち下がりの選択を行うことができる。この実施の形態では、ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりで、タイマカウンタレジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるような設定が行われる。
【０２４６】
また、ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する１ｍｓタイマ割込として用いられる。具体的には、ＣＰＵ３７１の動作クロックを分周したクロックがＣＴＣに与えられ、クロックの入力によってレジスタの値が減算され、レジスタの値が０になるとタイマ割込が発生する。例えば、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。分周したクロックにもとづいて減算が行われるので、レジスタの初期値は大きくならない。ステップＳ７０５において、ＣＨ３のレジスタには、初期値として１ｍｓに相当する値が設定される。
【０２４７】
ＣＴＣのＣＨ２のカウントアップにもとづく割込は、ＣＨ３のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、ＣＨ２のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【０２４８】
次いで、払出制御用ＣＰＵ３７１は、入力ポートＢ（図３４参照）を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７０７）。その確認においてオンを検出した場合には、払出制御用ＣＰＵ３７１は、通常の初期化処理を実行する（ステップＳ７１１〜ステップＳ７１３）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート３７２では、クリアスイッチ信号のオン状態はハイレベルである。
【０２４９】
なお、払出制御用ＣＰＵ３７１は、例えば、オン状態が少なくとも１ｍｓ（１ｍｓ毎に起動される処理の１回目の処理における検出直前に検出信号がオンした場合）継続しないとスイッチオンとは見なさないが、クリアスイッチ９２１のオン検出の場合には、１回のオン判定でオン／オフが判定される。すなわち、初期化操作手段としてのクリアスイッチ９２１が所定の操作状態であるか否かを払出制御用ＣＰＵ３７１が判定するための初期化要求検出判定期間は、遊技媒体検出手段としての賞球カウントスイッチ等が遊技媒体を検出したことを判定するための遊技媒体検出判定期間とは異なる期間とされている。
【０２５０】
クリアスイッチ９２１がオンの状態でない場合には、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０８）。例えば、主基板３１のＣＰＵ５６の処理と同様に、遊技機への電力供給停止時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０２５１】
バックアップありを確認したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の停電等の電力供給の停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電力供給の停止時の状態に戻すことができないので、不測の停電等からの復旧時ではなく電源投入時に実行される初期化処理を実行する。
【０２５２】
チェック結果が正常であれば（ステップＳ７０９）、払出制御用ＣＰＵ３７１は、内部状態を電力供給停止時の状態に戻すための払出状態復旧処理を行う（ステップＳ７１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０２５３】
バックアップフラグとチェックサム等のチェックデータとを用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認することによって、払出制御状態を電力供給停止時の状態に正確に戻すことができる。すなわち、バックアップＲＡＭ領域のデータにもとづく状態復旧処理の確実性が向上する。なお、この実施の形態では、バックアップフラグとチェックデータとの双方を用いてバックアップＲＡＭ領域のデータが保存されているか否かを確認しているが、いずれか一方のみを用いてもよい。すなわち、バックアップフラグとチェックデータとのいずれかを、状態復旧処理を実行するための契機としてもよい。
【０２５４】
このように、遊技制御手段以外の電気部品制御手段においても、電力供給が開始された場合に、電力供給が停止する前の制御状態に復旧させるか否かを決めるための復旧条件が複数あり、電気部品制御手段は、復旧条件の全てが成立していたら電力供給が停止する前の制御状態に復旧させ、復旧条件のうち少なくとも１つが成立していなかったら制御状態を初期化する初期化処理を行うように構成されている。従って、誤って復旧処理がなされ、誤った制御がなされてしまうことが防止される。なお、この例では、復旧条件の成立は、クリアスイッチ９２１の押下がないこと、バックアップフラグがオン状態であること、およびパリティチェックの結果が正常であったことである。
【０２５５】
この実施の形態では、電力供給停止時処理を実行したことを示すフラグとして１バイトデータであるバックアップフラグを用いたが、電力供給停止時処理を実行したことを示すフラグであればどのような形態のフラグを用いてもよい。また、そのようなフラグは複数あってもよい。
【０２５６】
初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。ここでは、ＲＡＭの全領域をクリアする。そして、１ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値として１ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１３）。
【０２５７】
次いで、払出制御処理（ステップＳ７５１〜Ｓ７６０）が繰り返し（ループ処理で）実行される。
【０２５８】
払出制御処理において、払出制御用ＣＰＵ３７１は、まず、ウォッチドッグクリア処理を実行する（ステップＳ７５１）。ステップＳ７５１では、払出制御用ＣＰＵ３７１がウォッチドッグ機能を内蔵し、それを利用している場合には、内蔵されているウォッチドッグタイマにタイマクリアするためのデータを書き込む処理が行われる。また、図３４に例示したように、リセットＩＣ９７６に信号を与えることによってウォッチドッグ機能を実現している場合には、１パルスの信号を出力する。
【０２５９】
また、入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂ等のスイッチがオンしたか否かを判定する（スイッチ処理：ステップＳ７５２）。ただし、この実施の形態では、後述するように、タイマ割込処理において、入力ポートのデータが所定のＲＡＭ領域に保存されている。ステップＳ７５２のスイッチ処理では、そのＲＡＭ領域を介して、賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂ等のスイッチの検出信号を認識し、それらの状態判定を行う。
【０２６０】
次に、払出制御用ＣＰＵ３７１は、主基板３１から払出停止状態指定コマンドを受信していたら払出停止状態に設定し、払出可能状態指定コマンドを受信していたら払出停止状態の解除を行う（払出停止状態設定処理：ステップＳ７５３）。また、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５４）。さらに、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。
【０２６１】
次いで、払出制御用ＣＰＵ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を球貸し側に設定する。
【０２６２】
さらに、払出制御用ＣＰＵ３７１は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を賞球側に設定する。そして、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。ただし、この実施の形態では、後述するように、遊技制御手段の場合と同様に、タイマ割込処理において、出力ポート出力内容記憶領域のデータが出力ポートに出力される。従って、払出モータ制御処理では、出力ポート出力内容記憶領域に駆動信号等を設定する。
【０２６３】
なお、この実施の形態では、払出モータ２８９としてステッピングモータが用いられ、それらを制御するために１−２相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、８種類の励磁パターンデータが繰り返し払出モータ２８９に出力される。また、この実施の形態では、各励磁パターンデータが４ｍｓずつ出力される。
【０２６４】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。また、遊技機外部に出力される球貸し個数信号を出力する処理等を行う（出力処理：ステップＳ７６０）。その後、ステップＳ７５１に戻る。
【０２６５】
図３６は、ステップＳ７１０の払出状態復旧処理の一例を示すフローチャートである。払出状態復旧処理において、払出制御用ＣＰＵ３７１は、まず、スタックポインタの復旧処理を行う（ステップＳ７３１）。スタックポインタの値は、後述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされている）に退避している。よって、ステップＳ７３１では、そのＲＡＭエリアの値をスタックポインタに設定することによって復旧させる。なお、復旧されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０２６６】
そして、ＣＴＣやＰＩＯなどの内蔵デバイスの初期設定を行い、また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタに設定する（ステップＳ７３２）。すなわち、レジスタ復元処理を行う。ここで、ＲＡＭアクセス許可状態に設定する処理も行う。さらに、バックアップフラグをクリアする（ステップＳ７３３）。すなわち、前回の電力供給停止時に所定の記憶保護処理が実行されたことを示すフラグをリセットする。そして、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ７３４，Ｓ７３５）。最後に、内部状態を払出禁止状態に設定して（ステップＳ７３６）、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ７３７）。なお、内部状態を払出禁止状態に設定するということは、例えば、対応する内部フラグを設定することである。また、通常の電力供給開始時（払出状態復旧処理が行われない場合）にも、内部状態を払出禁止状態に設定する。そして、主基板３１の遊技制御手段は、起動時に、払出ができる状態（例えば球切れスイッチ１８７がオン状態でなく下皿満タン状態でもない状態）にあるか否かを判断し、払出ができる状態であれば、払出可能状態を示す払出制御コマンドを送信する。そのような払出制御コマンドの受信に応じて、払出制御手段は、払出禁止状態を解除する。このような制御によって、払出制御手段が、払出を開始させるべきでないにも関わらず球払出装置９７に球払出を開始させてしまうことが防止される。
【０２６７】
そして、ＲＥＴ命令が実行されるのであるが、ここでのリターン先は、払出状態復旧処理をコールした部分ではない。なぜなら、ステップＳ７３１においてスタックポインタの復旧処理がなされ、復旧されたスタックポインタが指すスタック領域に格納されているリターンアドレスは、プログラムにおける前回の電力供給停止時にＮＭＩが発生したアドレスである。従って、ステップＳ７３６の次のＲＥＴ命令によって、電力供給停止時にＮＭＩが発生したアドレスにリターンする。すなわち、スタック領域に退避されていたアドレスにもとづいて復旧制御が実行されている。
【０２６８】
図３７は、タイマ割込処理を示すフローチャートである。タイマ割込処理において、払出制御用ＣＰＵ３７１は、レジスタの退避処理を行った後（ステップＳ７６１）、ポート入力処理（ステップＳ７６２）、ポート出力処理（ステップＳ７６３）およびタイマ更新処理（ステップＳ７６４）を行う。そして、レジスタの復旧処理を行い（ステップＳ７６５）、割込許可状態にして（ステップＳ７６６）、処理を終了する。
【０２６９】
ステップＳ７６２のポート入力処理は、入力ポートのデータを読み出して、読み出したデータを所定のＲＡＭ領域に書き込む処理である。払出制御処理（図３５に示されたループ処理）では、ＲＡＭ領域の内容にもとづいて入力ポートの入力状態を認識する。ステップＳ７６３のポート出力処理は、出力ポート出力内容記憶領域の内容を対応する出力ポートに出力する処理である。ステップＳ７６４のタイマ更新処理は、払出制御処理において用いられている各種タイマの値を減算する処理である。例えば、払出制御処理では、タイマに計測時間に相当した値をタイマにセットし、タイマの値が０になったらタイムアウトしたと認識する。
【０２７０】
図３８は、この実施の形態におけるＲＡＭ領域のアドレスマップを示す説明図である。図３８に示すように、ＲＡＭ領域の先頭はバックアップフラグの領域に割り当てられている。そして、最後部にチェックサムバッファの領域が割り当てられている。なお、バックアップフラグからチェックサムバッファまでの領域は作業領域に相当し、チェックサムバッファ以降の領域にスタック領域が設定されている。また、この実施の形態では、ＲＡＭ領域の全てが電源バックアップされている。
【０２７１】
図３８に示すように、保護領域には、総賞球数バッファ、貸し球個数記憶、払出状態フラグ等が設定されている。総賞球数バッファは、主基板３１の側から指示された賞球払出個数（賞球数）の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。払出状態フラグは、払出可能状態にあるのか払出禁止状態にあるのかを示すフラグである。保護領域以外の領域は、その内容が保存されていなくても制御状態を復旧させることができるようなデータを記憶する領域であり、一時的発生するデータを保存するワークエリア等である。なお、この実施の形態では、保護領域およびその他の領域は、払出制御復旧処理においてクリアされない。
【０２７２】
図３９は、主基板３１からの割込信号（払出制御用）に応じて起動されるコマンド受信割込処理を示すフローチャートである。コマンド受信割込処理において、払出制御用ＣＰＵ３７１は、レジスタの退避処理を行った後（ステップＳ７７１）、入力ポートＢ（図３４参照）のデータを入力する（ステップＳ７７２）。そして、そのビット７（払出制御用ＳＴＢ信号）を確認する（ステップＳ７７３）。払出制御用ＳＴＢ信号がオン状態であれば、入力ポートＡ（図３４参照）のデータを入力する（ステップＳ７７４）。そして、入力したデータを、コマンド受信個数カウンタが示す受信コマンドバッファに格納し（ステップＳ７７５）、コマンド受信個数カウンタの値を更新する（ステップＳ７７６）。
【０２７３】
その後、レジスタ復旧処理を行い（ステップＳ７７７）、割込許可状態にして（ステップＳ７７８）、処理を終了する。以上のように、この実施の形態では、払出制御手段は、指示信号（割込信号）とデータ出力中信号（ＳＴＢ信号）の両方の出力を検出した場合に、コマンドデータを入力する処理（ステップＳ７７４）を実行することになる。
【０２７４】
図４０は、主基板３１から受信した払出制御コマンドを格納するための受信バッファの一構成例を示す説明図である。この例では、払出制御コマンドを４個格納可能なリングバッファ形式の受信バッファが用いられる。従って、受信バッファは、受信コマンドバッファ１〜４の４バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、０〜３の値をとる。
【０２７５】
なお、コマンド解析実行処理は図３５に示されたメイン処理で実行され、その処理において、読出ポインタが指す受信バッファの内容が読み出されるとともに読出ポインタの値が＋１される。また、主基板３１の遊技制御手段は、４ｍｓの制御期間において１つしか払出制御コマンドを送信しない。従って、通常、受信バッファに、複数の払出制御コマンドが記憶されていることはない。
【０２７６】
図４１および図４２は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（ＮＭＩ処理：電力供給停止時処理）の処理例を示すフローチャートである。
【０２７７】
電力供給停止時処理において、払出制御用ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲＡＭ領域に退避する（ステップＳ８０１）。また、割込フラグをパリティフラグにコピーする（ステップＳ８０２）。パリティフラグはバックアップＲＡＭ領域に形成されている。割込フラグは、割込許可状態であるのか割込禁止状態であるのかを示すフラグであって、払出制御用ＣＰＵ３７１が内蔵する制御レジスタ中にある。割込フラグのオン状態が割込禁止状態であることを示す。上述したように、パリティフラグは遊技状態復旧処理で参照される。そして、払出状態復旧処理において、パリティフラグがオン状態であれば、割込許可状態には設定されない。
【０２７８】
また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタおよびＩＸレジスタをバックアップＲＡＭ領域に退避する（ステップＳ８０４〜８０７）。なお、ステップＳ８０１〜Ｓ８０７の処理は、電源監視手段の検出信号に応じて制御状態を復旧させるために必要なデータを変動データ記憶手段に保存させるためのデータ退避処理に相当する。
【０２７９】
次に、処理ループ回数としてあらかじめ決められた値をセットし（ステップＳ８０８）、賞球カウントスイッチ３０１Ａのチェック処理と払出制御コマンド受信処理とを所定期間実行するループ処理に移行する。払出制御用ＣＰＵ３７１は、まず、ウォッチドッグクリア処理を行う（ステップＳ８１０）。次いで、入力ポートＢ（図３４参照）のデータを入力する（ステップＳ８１１）。そして、入力したデータのビット７（払出制御用ＳＴＢ信号）を確認する（ステップＳ８１２）。払出制御用ＳＴＢ信号がオン状態であって、オン状態の確認が最初のものであれば（ステップＳ８１３）、入力ポートＡ（図３４参照）のデータを入力し、入力したデータをコマンドバッファに格納する（ステップＳ８１４）。
【０２８０】
コマンドバッファは、通常の制御時に使用される通常時コマンド記憶領域としての受信バッファ（図４０参照）とは異なるＲＡＭ領域に設けられているバックアップコマンド記憶領域であり、電力供給停止時でも所定期間は保存される。
【０２８１】
次いで、ポートチェック回数としてあらかじめ決められている値をセットし（ステップＳ８１５）、入力ポートＢ（図３４参照）のデータを入力する（ステップＳ８１６）。そして、スイッチチェックタイミングが到来していない場合には（ステップＳ８１７）、ポートチェック回数を減算し（ステップＳ８１８）、その値が０になっていなければステップＳ８１６に戻る（ステップＳ８１９）。０になっていれば、ステップＳ８２３に移行する。
【０２８２】
スイッチチェックタイミングが到来している場合には、スイッチチェック処理を行い（ステップＳ８２０）、賞球カウントスイッチ３０１Ａがオンしたことを検出したら（ステップＳ８２１）、総賞球数バッファの値を減算し（ステップＳ８２１）、ステップＳ８２３に移行する。なお、スイッチチェック処理は、賞球カウントスイッチ３０１Ａが確かにオンしたか否かを検出する処理であり、例えば、所定回連続してオン状態が検出されたら、ステップＳ８２１で賞球カウントスイッチ３０１Ａが確かにオンしたと判断される。
【０２８３】
ステップＳ８２３では、処理ループ回数を減算し、処理ループ回数が０になっていなければステップＳ８１０に戻る（ステップＳ８２４）。処理ループ回数が０になっていれば、ステップＳ８３１に移行する。
【０２８４】
ステップＳ８３１ではスタックポインタをバックアップＲＡＭ領域に退避させ、さらに、バックアップあり指定値（この例では「５５（Ｈ）」）をバックアップフラグにストアする。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、主基板３１のＣＰＵ５６の処理と同様の処理を行ってパリティデータを作成しバックアップＲＡＭ領域に保存する（ステップＳ８３３〜Ｓ８４２）。そして、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ８４３）。以後、内蔵ＲＡＭのアクセスができなくなる。
【０２８５】
その後、払出制御用ＣＰＵ３７１は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。なお、ウォッチドッグタイマを使用している場合には、ループ状態でウォッチドッグクリア処理を行っていないので、ウォッチドッグタイマがタイムアウトする。ただし、正常な電力供給停止時にはその前にシステムリセットがかかる。しかし、例えばノイズ等によってＮＭＩがかかった場合には、電力供給停止時ではないのでシステムリセットがかからないが、ウォッチドッグタイマのタイムアウトによってリセットがかかり、ループから抜け出すことができる。
【０２８６】
図２３に示されたｂ〜ｅ期間において電力供給が停止しマスク不能割込が主基板３１のＣＰＵ５６にかかると、ＣＰＵ５６は、出力ポートの出力状態を変更しないので、払出制御用ＳＴＢ信号が出力されていた場合にはその出力状態は維持されている。すなわち、遊技制御手段は、コマンドデータの出力に関連してコマンドデータを出力していることを示すデータ出力中信号（この例ではＳＴＢ信号）を出力するとともに、電力供給停止時処理を開始した後にも所定期間（上記の例ではシステムリセットされるまでであって、払出制御手段がコマンド受信を完了するまでの期間よりも短い期間）はデータ出力中信号の出力を維持している。電力供給が停止するときには払出制御用ＣＰＵ３７１にもマスク不能割込がかかるが、払出制御用ＣＰＵ３７１が実行するマスク不能割込処理において、所定期間（この例では処理ループ回数の初期値×Ｓ８１０〜Ｓ８２４のループ時間）データ出力中信号の状態を監視し（ステップＳ８１２）、データ出力中信号が出力されている場合には、コマンドデータを取り込む処理を実行する。そして、コマンドデータが受信されコマンドバッファに格納される（ステップＳ８１４）。従って、ｂ〜ｅ期間において電力供給が停止する場合には、払出制御手段において、送信途中であった払出制御コマンドの受信が完了する。
【０２８７】
なお、図２３に示されたｃ〜ｄ期間において電力供給が停止しマスク不能割込が主基板３１のＣＰＵ５６にかかると、電力供給停止のタイミングによっては、電力供給再開後の払出状態復旧処理によってコマンド受信割込処理に復旧し、コマンド受信割込処理によって払出制御コマンドを受信してしまう場合も考えられる。
【０２８８】
そこで、この実施の形態では、メイン処理におけるコマンド解析実行処理（ステップＳ７５４）において、まず、コマンドバッファにデータがあるか否か確認する。コマンドバッファは電力供給停止時処理において受信した払出制御コマンドを格納するバックアップコマンド記憶領域であり、電力供給停止時でも所定期間は保存されている。コマンドバッファにデータがある場合には、そのデータについてコマンド解析処理を実行した後、コマンドバッファの内容をクリアするとともに、さらに、通常時コマンド記憶領域としての受信バッファをクリアする。すなわち、通常時コマンド記憶領域の内容を無効にする。
【０２８９】
なお、コマンド解析処理は受信されていた払出制御コマンドがいかなるコマンドであるかを解析する処理であり、例えば、賞球個数を指示する払出制御コマンドであったことが確認されたら、後述する総賞球数バッファの内容を更新する。そして、コマンド受信カウンタを初期化する。すなわち、読出ポインタの値と一致させる。
【０２９０】
メイン処理において、このような制御を行えば、電力供給が停止するときにコマンド受信割込処理の処理途中であって、電力供給が復旧してコマンド割込処理の実行が再開され、受信コマンドを受信バッファに格納したとしても、その受信コマンドはメイン処理において破棄される。よって、払出制御コマンドがコマンドバッファと受信バッファの双方に格納されるという状況、すなわち、払出制御コマンドを二重に受信してしまうという状況が発生することはない。なお、上述したように、コマンド受信割込処理中に停電等の不測の電力供給停止が発生した場合、本来コマンド受信割込処理によって受信されるべき払出制御コマンドは、電力供給停止時処理によって受信され、コマンドバッファに格納されている。
【０２９１】
実施の形態２．
図４３は、第２の実施の形態（実施の形態２）における主基板３１から各電気部品制御基板（サブ基板）に送信される制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）の送出形態を示すタイミング図である。この例では、制御コマンドのコマンドデータは１バイトで構成されている。
【０２９２】
図４３に示すように、主基板３１（メイン）から割込信号がオン状態になった後オフ状態になったら、コマンドデータが出力される。さらに、ＳＴＢ信号がオン状態になる。このように、遊技制御手段は、電気部品制御手段がコマンドデータを入力する入力処理を実行する契機を示す信号（この例では割込信号）を送信した後、コマンドデータを出力し、コマンドデータを出力した後に、入力処理実行中における実際の入力の契機を示す信号として指示信号（この例ではＳＴＢ信号）を出力する。サブ基板では、電気部品制御手段を構成するマイクロコンピュータに対して割込信号の立ち上がりで割込がかかり、制御コマンドの受信処理（入力処理）が開始される。
【０２９３】
サブ基板の電気部品制御手段は、受信処理において、ＳＴＢ信号がオン状態になったらコマンドデータを取り込む。その後、サブ基板の電気部品制御手段がコマンド受信処理を完了した後のタイミングで、メインからのＳＴＢ信号はオフ状態になる。
【０２９４】
この実施の形態でも、遊技制御手段は、制御コマンドの送出処理を除いて、実施の形態１の場合と同様な制御を行う。すなわち、電源断信号に応じて電力供給停止時処理を実行する（図２９参照）。また、電力供給開始時に、復旧条件が成立していることを確認したら、遊技状態復旧処理を行う。遊技状態復旧処理において、保存されていた出力ポート０〜４出力内容記憶領域の内容を出力ポート０〜４に出力する処理を行う（図２８のステップＳ９６参照）。なお、この実施の形態でも、入出力ポートの信号割り当ては、実施の形態１の場合と同じである。
【０２９５】
図４４は、この実施の形態における遊技制御手段のタイマ割込処理（図２６参照）で実行されるポート出力処理（ステップＳ１０２）の構成例を示すフローチャートである。ポート出力処理において、ＣＰＵ５６は、出力ポート５出力内容記憶領域のデータを出力ポート５（図１６参照）に出力する（ステップＳ３７１）。また、出力ポート６出力内容記憶領域のデータを出力ポート６（図１６参照）に出力する（ステップＳ３７２）。なお、出力ポート５出力内容記憶領域および、出力ポート６出力内容記憶領域には、遊技制御処理（図１９に示されたループ処理）において、出力ポートの各ビットのオン／オフに応じたデータが設定されている。
【０２９６】
次いで、ＣＰＵ５６は、制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）を送信するための制御（ステップＳ３７３〜Ｓ３８６）を行う。まず、制御コマンド送出要求フラグ（払出制御コマンド送出要求フラグ、表示制御コマンド送出要求フラグ、ランプ制御コマンド送出要求フラグまたは音制御コマンド送出要求フラグ）がセットされているか否か確認する（ステップＳ３７３）。いずれの制御コマンド送出要求フラグもセットされていない場合には、何もせずリターンする。
【０２９７】
いずれかの制御コマンド送出要求フラグがセットされている場合には、コマンドデータを出力する出力ポート０の割込信号のビット（ビット０〜３のいずれか）に「１」を出力する（ステップＳ３７４）。例えば、払出制御コマンドを送信する場合には、出力ポート０のビット０（払出制御信号用割込信号）に「１」を出力する。また、制御コマンド送出要求フラグをリセットしておく（ステップＳ３７５）。さらに、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３７６）。このタイミングは、図４３におけるａ区間の開始時に相当する。
【０２９８】
次に、ＣＰＵ５６は、図４３におけるａ区間とｂ区間の時間の合計に相当する時間だけ待ってから（ステップＳ３７７）、コマンドデータを出力する出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０の割込信号のビット（ビット０〜３のいずれか）を「０」にする（ステップＳ３７８）。例えば、払出制御コマンドを送信する場合には、出力ポート０のビット０（払出制御信号用割込信号）に「０」を出力する。さらに、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３７９）。このタイミングは、図４３におけるｃ区間の開始時に相当する。なお、ａ区間は、主基板３１が割込信号を出力してからサブ基板において割込が受け付けられるまでの遅れ時間に相当する。
【０２９９】
次いで、ＣＰＵ５６は、ステップＳ３７３で確認した制御コマンド送出要求フラグに対応したポート出力内容記憶領域（出力ポート１出力内容記憶領域〜出力ポート４出力内容記憶領域のいずれか）のデータを、対応する出力ポート（出力ポート１〜出力ポート４のいずれか）に出力する（ステップＳ３８０）。例えば、払出制御コマンド送出要求フラグがセットされていた場合には、出力ポート１出力内容記憶領域のデータを出力ポート１（図１５参照）に出力する。
【０３００】
なお、メイン処理ではポート出力内容記憶領域ではなくバックアップＲＡＭにおける他の領域にコマンドデータを書き込み、実際にコマンドデータが出力ポートに出力されるときに、ポート出力内容記憶領域にコマンドデータを書き込むように構成した場合には、出力ポートにコマンドデータを出力するときに、ポート出力内容記憶領域に、出力ポートに出力したコマンドデータを設定する。また、なお、ステップＳ３７９とＳ３８０との間に、ディレイ時間をおいてもよい。
【０３０１】
次に、ＣＰＵ５６は、図４３におけるｄ区間の時間に相当する時間だけ待ってから（ステップＳ３８１）、出力ポート０の、コマンドデータを出力した出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０のＳＴＢ信号のビット（ビット４〜７のいずれか）に「１」を出力する（ステップＳ３８２）。例えば、ステップＳ３８０において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、出力ポート０のビット４（払出制御信号用ＳＴＢ信号）に「１」を出力する。さらに、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３８３）。このタイミングは、図４３におけるｅ区間の開始時に相当する。なお、ステップＳ３８１の処理を行わないようにしてもよい。また、サブ基板では、ｄ区間開始のタイミングから、やや遅れて受信処理が開始される。その遅れは、サブ基板におけるマイクロコンピュータの処理遅れ（ソフトウェアがＳＴＢ信号のオンを検知するまでの遅れ）である。
【０３０２】
そして、ＣＰＵ５６は、図４３におけるｅ区間の時間に相当する時間だけ待ってから（ステップＳ３８４）、出力ポート０の、コマンドデータを出力した出力ポート（出力ポート１〜出力ポート４のいずれか）に対応した出力ポート０のＳＴＢ信号のビット（ビット４〜７のいずれか）に「０」を出力する（ステップＳ３８５）。例えば、ステップＳ３８０において出力ポート１出力内容記憶領域のデータを出力ポート１に出力した場合には、出力ポート０のビット４（払出制御信号用ＳＴＢ信号）に「０」を出力する。さらに、出力ポート０の出力状態を出力ポート０出力内容記憶領域にコピーしておく（ステップＳ３８６）。このタイミングは、図４３におけるｅ区間の終了時に相当する。
【０３０３】
なお、ステップＳ３７３において、制御コマンド送出要求フラグ（払出制御コマンド送出要求フラグ、表示制御コマンド送出要求フラグ、ランプ制御コマンド送出要求フラグまたは音制御コマンド送出要求フラグ）がリセット状態であった場合には、リセット状態であった制御コマンド送出要求フラグに対応したポート出力内容記憶領域（出力ポート１出力内容記憶領域〜出力ポート４出力内容記憶領域のいずれか）に、所定のデータ（例えばやＦＦ（Ｈ）やクリアデータとしての００（Ｈ））を設定するとともに、対応する出力ポート（出力ポート１〜出力ポート４のいずれか）に、同じ値を出力するようにしてもよい。すなわち、制御期間（この例では１ｍｓ）内に制御コマンドの送出制御を実行しない場合には、ポート出力内容記憶領域の内容を所定内容としてもよい。所定のデータをＦＦ（Ｈ）にした場合には、電力供給が復旧したときに、全てのポートのビットを監視していずれかがオン状態になるかどうかを判断するだけで容易にポートの状態が復旧したか否か確認することができる。つまり、変化の有無を確認する場合に比べて容易にポートの状態が復旧したか否か確認することができる。
【０３０４】
以上のようにして、図４３に示されたようなタイミングで、制御コマンドがサブ基板に送出される。なお、タイマ割込がかかったときに、複数種類の制御コマンド送出要求フラグがオンしていたときには、例えば、あらかじめ決められている優先順位に従って、いずれかの制御コマンド送出要求フラグについてステップＳ３７４〜Ｓ３８６の処理が実行される。
【０３０５】
このように、この実施の形態では、制御コマンドのコマンドデータを出力するときに、ポート出力内容記憶領域のデータを出力ポートに出力する。そして、ポート出力内容記憶領域のデータは、電力供給が停止しても所定期間はその内容が保存されるバックアップＲＡＭに設定される。上述したように、メイン処理ではポート出力内容記憶領域ではなくバックアップＲＡＭにおける他の領域にコマンドデータを書き込み、実際にコマンドデータが出力ポートに出力されるときに、ポート出力内容記憶領域にコマンドデータを書き込むように構成した場合には、出力ポートにコマンドデータを出力するときに、ポート出力内容記憶領域に、出力ポートに出力したコマンドデータが設定される。
【０３０６】
払出制御手段も、実施の形態１の場合と同様にメイン処理およびタイマ割込処理を行うことができるが、メイン処理における電力供給開始時に復旧条件が成立していることを確認したら実行される払出状態復旧処理、コマンド受信割込処理、および電力供給停止時処理は、実施の形態１の場合とは異なる。なお、この実施の形態でも、入出力ポートの信号割り当ては、実施の形態１の場合と同じである。
【０３０７】
図４５は、この実施の形態におけるコマンド受信割込処理を示すフローチャートである。コマンド受信割込処理において、払出制御用ＣＰＵ３７１は、レジスタの退避処理を行った後（ステップＳ７８１）、ＳＴＢ信号待ちカウンタをセットする（ステップＳ７８２）。そして、入力ポートＢ（図３４参照）のデータを入力し（ステップＳ７８３）、そのビット７（払出制御用ＳＴＢ信号）を確認する（ステップＳ７８４）。払出制御用ＳＴＢ信号がオン状態であれば、ステップＳ７８７に移行する。
【０３０８】
払出制御用ＳＴＢ信号がオン状態でなければ、ＳＴＢ信号待ちカウンタのカウント値を−１し（ステップＳ７８５）、カウント値が０になっているか否か確認する（ステップＳ７８６）。０になっていなければ、ステップＳ７８３に戻る。０になっていたら、ステップＳ７９０に移行する。
【０３０９】
ステップＳ７８７において、払出制御用ＣＰＵ３７１は、入力ポートＡ（図３４参照）のデータを入力する。そして、入力したデータを、コマンド受信個数カウンタが示す受信コマンドバッファに格納し（ステップＳ７８８）、コマンド受信個数カウンタの値を更新する（ステップＳ７８９）。
【０３１０】
その後、レジスタ復旧処理を行い（ステップＳ７９０）、割込許可状態にして（ステップＳ７９１）、処理を終了する。
【０３１１】
コマンド受信割込処理は、主基板３１からの割込信号がオン状態になったことに起因して起動される。そして、コマンド割込処理において、ＳＴＢ信号がオン状態になったことを検出したらコマンドデータの取込が実行される（ステップＳ７８７）。また、所定期間（ＳＴＢ信号待ちカウンタの初期値に対応した時間）内にＳＴＢ信号がオン状態にならなかったら処理を終了する。
【０３１２】
図４６は、この実施の形態における電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（ＮＭＩ処理：電力供給停止時処理）の処理例を示すフローチャートである。
【０３１３】
電力供給停止時処理において、払出制御用ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲＡＭ領域に退避する（ステップＳ８５１）。また、割込フラグをパリティフラグにコピーする（ステップＳ８５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。割込フラグは、割込許可状態であるのか割込禁止状態であるのかを示すフラグであって、払出制御用ＣＰＵ３７１が内蔵する制御レジスタ中にある。割込フラグのオン状態が割込禁止状態であることを示す。上述したように、パリティフラグは遊技状態復旧処理で参照される。そして、払出状態復旧処理において、パリティフラグがオン状態であれば、割込許可状態には設定されない。
【０３１４】
また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタおよびＩＸレジスタをバックアップＲＡＭ領域に退避する（ステップＳ８５４〜８５７）。また、出力ポートをクリアする処理を行う（ステップＳ８５８）。
【０３１５】
次に、ポートチェック回数としてあらかじめ決められた値をセットし（ステップＳ８６１）、賞球カウントスイッチ３０１Ａのチェック処理を所定期間実行するループ処理に移行する。払出制御用ＣＰＵ３７１は、まず、入力ポートＢ（図３４参照）のデータを入力する（ステップＳ８６２）。そして、スイッチチェック処理を行い（ステップＳ８６３）、賞球カウントスイッチ３０１Ａがオンしたことを検出したら（ステップＳ８６４）、払出カウント値を＋１する（ステップＳ８６５）。払出カウント値はバックアップＲＡＭに形成され、払出状態復旧処理において、そのカウント値が総賞球数バッファに反映される。
【０３１６】
そして、ポートチェック回数を減算し（ステップＳ８６６）、その値が０になっていなければ、所定時間のディレイ時間（スイッチチェック間隔に相当）をおいた後ステップＳ８６２に戻る（ステップＳ８６７，Ｓ８６８）。０になっていれば、図４２に示されたステップＳ８３１に移行する。
【０３１７】
図４７は、この実施の形態における払出状態復旧処理の一例を示すフローチャートである。払出状態復旧処理において、払出制御用ＣＰＵ３７１は、まず、スタックポインタの復旧処理を行う（ステップＳ８７１）。スタックポインタの値は、後述する電力供給停止時処理において、所定のＲＡＭエリア（電源バックアップされている）に退避している。よって、ステップＳ８７１では、そのＲＡＭエリアの値をスタックポインタに設定することによって復旧させる。なお、復旧されたスタックポインタが指す領域（すなわちスタック領域）には、電力供給が停止したときのレジスタ値やプログラムカウンタ（ＰＣ）の値が退避している。
【０３１８】
上述したように、主基板３１のＣＰＵ５６は、電力供給開始時に復旧条件が成立していたら実行される遊技状態復旧処理において、保存されていたポート出力内容記憶領域の内容を出力ポートに出力する処理を行うのであるが、この実施の形態では、払出制御用ＣＰＵ３７１は、そのような状況を考慮して、主基板３１からポート出力内容記憶領域の内容が出力されたことを確認してから、電力供給停止直前に実行されていたアドレスに復帰する制御を行う。
【０３１９】
払出制御用ＣＰＵ３７１は、まず、処理ループ回数をセットする（ステップＳ８７２）。そして、入力ポートＡ（図３４参照）のデータすなわちコマンドデータを入力する（ステップＳ８７３）。そして、入力したデータが前回入力したデータと同じであるか否か確認する（ステップＳ８７４）。同じであれば、処理ループ回数を−１する（ステップＳ８７５）。そして、処理ループ回数が０になっていなければステップＳ８７３に戻る。処理ループ回数が０になっていればステップＳ８７７に移行する。また、ステップＳ８７４において入力したデータが前回入力したデータと同じであることを確認した場合にもステップＳ８７７に移行する。
【０３２０】
ステップＳ８７７において、払出制御用ＣＰＵ３７１は、ＣＴＣやＰＩＯなどの内蔵デバイスの初期設定を行い、また、スタック領域から各種レジスタの退避値を読み出して、各種レジスタに設定する（ステップＳ８７７）。すなわち、レジスタ復元処理を行う。ここで、ＲＡＭアクセス許可状態に設定する処理も行う。さらに、バックアップフラグをクリアする（ステップＳ８７８）。次いで、電力供給が停止したときに実行された電力供給停止時処理において保存された払出カウント値を総賞球数バッファに反映する（ステップＳ８７９）。例えば、総賞球数バッファの内容から払出カウント値を減算する。また、ＲＡＭ領域における保護領域以外の領域（図３８参照）の内容をクリアする（ステップＳ８８０）。そして、パリティフラグがオンしていない場合には割込許可状態にする（ステップＳ８８１，Ｓ８８２）。最後に、内部状態を払出禁止状態に設定して（ステップＳ８８３）、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）をスタック領域から復元する（ステップＳ８８４）。
【０３２１】
そして、所定時間（処理ループ回数の初期値に応じた時間）内に入力ポートの状態が変化しなかった場合には、すなわち、ステップＳ８７２〜Ｓ８７６の処理において遊技制御手段からのコマンドデータの出力が確認されなかったら、プログラムカウンタ（ＰＣ）を初期化して（ステップＳ８８５）ＲＥＴ命令が実行される。従って、この実施の形態では、払出状態復旧処理を実行した後、初期状態から払出制御が開始される。
【０３２２】
以上のような処理によって、電力供給が開始したときに、復旧条件が成立していた場合に実行される払出状態復旧処理において、主基板３１からのコマンドデータが入力される入力ポートの状態が変化したことを確認してから、電力供給停止時にＮＭＩが発生したアドレスに復帰する。従って、そのアドレスがコマンド受信割込処理におけるアドレスであるような場合に、保存されていたポート出力内容記憶領域の内容を出力ポートに出力する処理を主基板３１のＣＰＵ５６が行ったことを確認してからコマンド受信割込処理を再開することができる。従って、払出制御コマンドの受信を確実に行うことができ、払出制御コマンドが消失してしまうことを確実に防止することができる。なお、コマンド受信割込処理が完了したら、初期状態から払出制御が開始される。
【０３２３】
実施の形態１とは異なり、この実施の形態では、電力供給停止時処理において、払出制御コマンドの受信を継続する処理は実行されない。しかし、払出状態状態復旧処理において、保存されていたポート出力内容記憶領域の内容を出力ポートに出力する処理を主基板３１のＣＰＵ５６が行ったことを確認してからコマンド受信割込処理を再開する。すなわち、電力供給が開始された場合に、遊技制御手段によるコマンドデータの出力ポートへの出力状態を監視し、出力状態に応じてコマンドデータを取り込む処理を再開可能な状態にする。従って、電力供給停止の直前に払出制御コマンドの受信が開始されたにも関わらず受信が完了しなかった場合でも、電力供給が復旧したときに、確実にコマンド受信処理を完了させることができる。
【０３２４】
なお、この実施の形態では、主基板３１のＣＰＵ５６がポート出力内容記憶領域の内容を出力ポートに出力する処理を行ったことを確認するための所定時間内に、ＣＰＵ５６がポート出力内容記憶領域の内容を出力ポートに出力する処理を行ったことを確認できなかった場合には、初期状態に戻るようにしたが、そのような場合には、電力供給が停止したときにコマンド受信処理は行われていなかったはずであり、コマンド受信処理に復旧することはない。すなわち、ＣＰＵ５６がポート出力内容記憶領域の内容を出力ポートに出力する処理を行ったことを確認できなかった場合には、初期状態に戻っても問題はない。また、初期状態に戻る際にＲＡＭの保護領域の内容は保存されているので、遊技者に不利益が与えられることはない。
【０３２５】
また、払出状態復旧処理において保護領域以外の領域がクリアされるので、不正確なデータによって誤った制御を行ってしまうことが防止される。この実施の形態では、払出状態復旧処理において保護領域以外の領域がクリアされるが、電力供給が開始されたときにコマンド受信処理に復旧するような場合には、コマンド受信処理におけるコマンドデータの取り込みを実行してから保護領域以外の領域をクリアするようにしてもよい。
【０３２６】
なお、上記の各実施の形態では、図２３または図４３に示された形態で制御コマンドが送信されたが、制御コマンドの送出形態はそれらに限られず、コマンドデータとコマンドデータの取り込みを指示するための信号とを含んでいれば、他の形態であってもよい。また、上記の各実施の形態では、コマンドデータは１バイトであったが、複数バイトのコマンドデータを用いてもよい。さらに、コマンドデータの取り込みを指示するための信号の極性は、図２３または図４３に示された極性と逆であってもよい。
【０３２７】
また、上記の各実施の形態では、システムリセット回路が主基板３１や払出制御基板３７に搭載されていたが、システムリセット回路は電源基板９１０に搭載されていてもよい。ただし、システムリセット回路を電源基板９１０に搭載した場合には、不正にシステムリセットをかけて大当りを発生させるための乱数を生成するカウンタを初期化してカウンタのカウント値が大当り判定値となるタイミングを狙うような不正行為が行われないように、何らかの保護対策を施すことが望ましい。例えば、電源基板９１０から主基板３１に至るリセット信号の配線を電源線から独立させる等の対策を施すことが望ましい。このことは、電源基板９１０から主基板３１に至る電源断信号についても同様である。
【０３２８】
また、上記の各実施の形態では、主基板３１および払出制御基板３７において、ウォッチドッグタイマのタイムアウトにもとづくリセット信号が、電力供給開始時や電力供給停止時に用いられるリセット信号と同様にリセット回路６５，９７５から出力されていたが、主基板３１および払出制御基板３７において、電力供給開始時や電力供給停止時に用いられるリセット回路６５，９７５とは独立して、ウォッチドッグタイマのタイムアウトにもとづくリセット信号を発生する回路を設けてもよい。
【０３２９】
また、上記の各実施の形態では、遊技制御以外の電気部品制御手段として、主として、電気部品としての球払出装置９７等を制御する払出制御手段を例にしたが、本発明が適用される電気部品制御手段は、他のものであってもよい。例えば、電気部品としての可変表示装置９等の制御を行う表示制御手段、電気部品としての各種ランプやＬＥＤなどの発光手段の制御を行う発光体制御手段、電気部品としてのスピーカ２７等の制御を行う音制御手段に対して本発明を適用することができる。すなわち、遊技制御手段からのコマンドにもとづいて電気部品の制御を行うそれらの電気部品制御手段が、バックアップＲＡＭを有し、電源断信号等に応じて電力供給停止時処理を実行し、電力供給が開始されたときに所定の制御状態復旧処理を行うものであれば、本発明を適用することができる。また、音、ランプ、表示等の制御を行う演出制御手段が設けられている場合に、演出制御手段に対して本発明を適用することもできる。
【０３３０】
さらに、上記の各実施の形態のパチンコ遊技機１は、主として、始動入賞にもとづいて可変表示装置９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。また、パチンコ遊技機に限られず、スロット機等においても本発明を適用することができる。
【０３３１】
【発明の効果】
以上のように、請求項１記載の発明では、遊技機を、遊技制御手段が、コマンドデータを出力ポートを介して出力する処理を実行した後、コマンドデータの電気部品制御手段への入力を指示するための指示信号を出力ポートを介して出力する処理を実行することによってコマンドを電気部品制御手段に送信し、変動データ記憶手段は、コマンドデータの出力ポートへの出力に応じて出力ポートに出力したコマンドデータの内容を記憶可能なポート出力内容記憶領域を含み、遊技制御手段が、電力供給が開始された場合に、変動データ記憶手段に保持されていた記憶内容にもとづいて、電力供給が停止する前に実行していた処理から処理を再開することが可能であり、かつ、コマンドデータを出力する処理を実行した後に指示信号を出力するまでの間に電力供給が停止した場合に、電力供給が停止する前に実行していた処理から処理を再開するときに、ポート出力内容記憶領域の内容にもとづいて、コマンドデータを出力ポートを介して出力する処理を実行した後、指示信号を出力する処理を実行するように構成にしたので、遊技制御手段と他の電気部品制御手段との間におけるコマンドの送受信を欠落させないようにすることができる効果がある。
【０３３３】
請求項２記載の発明では、電気部品制御手段が、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段を有し、電力供給が再開されたときに電力供給が停止する前に実行していた処理から処理を再開するために必要なデータを変動データ記憶手段に保存するための電力供給停止時処理を実行するように構成されているので、電気部品制御手段も、変動データ記憶手段に保存されているデータにもとづいて制御状態を復旧させることができる。
【０３３４】
請求項３記載の発明では、遊技制御手段が、コマンドデータの出力中に、コマンドデータを出力していることを示すデータ出力中信号を出力するように構成されているので、電気部品制御手段は、データ出力中信号にもとづいてコマンドを入力する処理を確実に実行することができるようになる。
【０３３５】
請求項４記載の発明では、電気部品制御手段が、指示信号とデータ出力中信号の両方の出力を検出した場合に、コマンドデータを取り込む入力処理を実行するように構成されているので、電気部品制御手段において、双方の信号を検出したことを条件にコマンドデータを取り込むという確実な入力処理を行うことができる。
【０３３６】
請求項５記載の発明では、遊技制御手段が、電力供給が再開されたときに電力供給が停止する前に実行していた処理から処理を再開するために必要なデータを変動データ記憶手段に記憶するための電力供給停止時処理を実行することが可能であるとともに、電力供給停止時処理を開始した後でも所定期間はデータ出力中信号の出力を維持するように構成されているので、電気部品制御手段は、電力供給停止時処理を開始した後でも、コマンドの取込を実行することができるようになり、コマンドの送受信が確実に遂行される。
【０３３７】
請求項６記載の発明では、電気部品制御手段が、電力供給停止時処理においてデータ出力中信号の状態を監視しデータ出力中信号が出力されている場合にはコマンドデータを取り込む入力処理を実行するように構成されているので、電気部品制御手段は、電力供給停止時処理を開始した後でも、確実にコマンドを取り込む処理を実行することができる。
【０３３８】
請求項７記載の発明では、電気部品制御手段が、通常時に受信したコマンドデータを記憶する通常時コマンド記憶領域と、電力供給停止時処理が開始された後に受信したコマンドデータを記憶するバックアップコマンド記憶領域とを備えているので、電力供給停止時処理を開始した後でもコマンドの取込を実行するようにしても、受信したコマンドが確実に保存されるようになる。
【０３３９】
請求項８記載の発明では、電気部品制御手段が、電力供給が開始された場合に、バックアップコマンド記憶領域にコマンドデータが記憶されていた場合には通常時コマンド記憶領域の内容を無効にするように構成されているので、電力供給停止時処理を開始した後でもコマンドの取込を実行するようにしても、１つのコマンドを２回取り込んでしまうことはない。
【０３４０】
請求項９記載の発明では、電気部品制御手段が、コマンドデータを割込処理で取り込み、遊技制御手段が、割込処理の開始の契機となる割込信号を送信した後、割込処理実行中における実際の入力の契機を示す信号として指示信号を出力する処理を実行するように構成されているので、電気部品制御手段において、契機を示す信号の入力を契機としてコマンドデータ受信処理を開始するとともに指示信号があったことを条件にコマンドデータを入力するという確実な入力処理を行うことができる。
【０３４１】
請求項１０記載の発明では、電気部品制御手段が、電力供給が開始された場合に、遊技制御手段によるコマンドデータの出力ポートへの出力状態を監視し、出力状態に応じてコマンドデータを取り込む入力処理を再開可能な状態にするように構成されているので、電力供給が停止したときにコマンドの送受信途中であっても、電力供給が再開されたときに確実にコマンドが電気部品制御手段に取り込まれる。
【０３４２】
請求項１１記載の発明では、電気部品制御手段が、入力処理を実行してから、所定の保護データを除き、変動データ記憶手段の内容をクリアするように構成されているので、誤ったデータによって誤った制御を行ってしまう可能性が低減する。
【０３４３】
請求項１２記載の発明では、保護データには賞球数を示すデータが含まれているので、電力供給停止前の賞球数を、電力供給再開後に引き継ぐことができる。
【０３４４】
請求項１３記載の発明では、電気部品制御手段が、電力供給が開始された場合に、所定期間、遊技制御手段によるコマンドデータの出力ポートへの出力状態に変化がない場合には、入力処理を実行せずに制御状態を復旧させるように構成されているので、不必要な制御を行うことなく、電力供給停止前の制御状態に復旧することができる。
【０３４５】
請求項１４記載の発明では、遊技制御手段が、所定の制御期間毎に発生する割込にもとづいて遊技の制御を実行し、制御期間内に電気部品制御手段に対してコマンドを送信する制御を実行しない場合には、ポート出力内容記憶領域の内容を所定の内容とするように構成されているので、電気部品制御手段において誤ったコマンドが取り込まれてしまう可能性が低減する。
【０３４６】
請求項１５記載の発明では、所定の内容は、クリアデータ以外のデータであるから、出力ポートに出力されているデータの内容を判断しやすくなる。
【０３４７】
請求項１６記載の発明では、電力供給が開始された場合に、電力供給が停止する前に実行していた処理から処理を再開するための復旧条件が複数あり、遊技制御手段が、復旧条件の全てが成立していたら電力供給が停止する前に実行していた処理から処理を再開し、復旧条件のうち少なくとも１つが成立していなかったら、制御状態を初期化する初期化処理を行うように構成されているので、誤ったデータにもとづいて制御状態が復旧されてしまうことが防止される。
【０３４８】
請求項１７記載の発明では、復旧条件が変動データ記憶手段に電力供給停止前の制御状態に関する記憶内容が記憶されていたことを含むので、電力供給停止前の制御状態に関する記憶内容が記憶されていない場合には制御状態を復旧させる処理は行われず、誤ったデータにもとづいて制御状態が復旧されてしまう可能性が低減する。
【０３４９】
請求項１８記載の発明では、復旧条件が変動データ記憶手段の記憶内容にもとづいて作成されたチェックデータが正常であったことを含むので、誤ったデータにもとづいて制御状態が復旧されてしまう可能性が低減する。
【０３５０】
請求項１９記載の発明では、復旧条件が、変動データ記憶手段の記憶内容を初期化させるための初期化操作手段の操作信号がなかったことを含むので、遊技店員等が容易に変動データ記憶手段に内容を初期化することができる。
【０３５１】
請求項２０記載の発明では、電気部品制御手段は、遊技媒体の払い出しを行う払出手段を制御する払出制御手段であるから、払出制御手段も、変動データ記憶手段に保存されているデータにもとづいて制御状態を復旧させることができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図である。
【図３】 遊技機を裏面から見た背面図である。
【図４】 各種部材が取り付けられた機構板を遊技機背面側から見た背面図である。
【図５】 球払出装置の構成例を示す分解斜視図である。
【図６】 遊技盤に設置されているスイッチ基板の部分を示す正面図である。
【図７】 クリアスイッチの構成の一例を示す構成図である。
【図８】 遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図９】 図柄制御基板の回路構成例を示すブロック図である。
【図１０】 ランプ制御基板内の回路構成を示すブロック図である。
【図１１】 音制御基板内の回路構成を示すブロック図である。
【図１２】 払出制御基板の回路構成例を示すブロック図である。
【図１３】 電源基板の回路構成例を示すブロック図である。
【図１４】 電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図１５】 出力ポートのビット割り当ての一例を示す説明図である。
【図１６】 出力ポートのビット割り当ての一例を示す説明図である。
【図１７】 入力ポートのビット割り当ての一例を示す説明図である。
【図１８】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１９】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図２０】 遊技制御手段におけるＲＡＭ領域の一部を示す説明図である。
【図２１】 特別図柄プロセス処理を示すフローチャートである。
【図２２】 普通図柄プロセス処理を示すフローチャートである。
【図２３】 主基板からサブ基板に送信される制御コマンドの送出形態を示すタイミング図である。
【図２４】 コマンド制御処理を示すフローチャートである。
【図２５】 コマンド制御処理を示すフローチャートである。
【図２６】 タイマ割込処理を示すフローチャートである。
【図２７】 ポート出力処理を示すフローチャートである。
【図２８】 遊技状態復旧処理を示すフローチャートである。
【図２９】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図３０】 ＲＡＭのアドレスマップを示す説明図である。
【図３１】 チェックサム作成方法の一例を説明するための説明図である。
【図３２】 電源監視および電源バックアップのための払出制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図３３】 出力ポートのビット割り当ての一例を示す説明図である。
【図３４】 入力ポートのビット割り当ての一例を示す説明図である。
【図３５】 払出制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図３６】 払出状態復旧処理を示すフローチャートである。
【図３７】 タイマ割込処理を示すフローチャートである。
【図３８】 ＲＡＭのアドレスマップを示す説明図である。
【図３９】 コマンド受信割込処理を示すフローチャートである。
【図４０】 受信バッファの構成例を示す説明図である。
【図４１】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図４２】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図４３】 主基板からサブ基板に送信される制御コマンドの送出形態を示すタイミング図である。
【図４４】 ポート出力処理を示すフローチャートである。
【図４５】 コマンド受信割込処理を示すフローチャートである。
【図４６】 マスク不能割込処理（電力供給停止時処理）を示すフローチャートである。
【図４７】 払出状態復旧処理を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３７ 払出制御基板
５４ ＲＯＭ
５５ ＲＡＭ（変動データ記憶手段）
５６ ＣＰＵ
３７１ 払出制御用ＣＰＵ
９１０ 電源基板
Claims (20)
- 遊技者が遊技媒体を用いて所定の遊技を行うことが可能な遊技機であって、
遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段を有し、遊技の進行に関わる制御を行う遊技制御手段と、
前記遊技制御手段からのコマンドにもとづいて、遊技機に設けられている電気部品の制御を行う電気部品制御手段とを備え、
前記遊技制御手段は、コマンドデータを出力ポートを介して出力する処理を実行した後、コマンドデータの電気部品制御手段への入力を指示するための指示信号を出力ポートを介して出力する処理を実行することによってコマンドを前記電気部品制御手段に送信し、
前記電気部品制御手段は、前記指示信号を検出した場合に、前記出力ポートを介して出力されたコマンドデータを取り込む入力処理を実行し、
前記変動データ記憶手段は、前記コマンドデータの出力ポートへの出力に応じて出力ポートに出力したコマンドデータの内容を記憶可能なポート出力内容記憶領域を含み、
前記遊技制御手段は、電力供給が開始された場合に、前記変動データ記憶手段に保持されていた記憶内容にもとづいて、電力供給が停止する前に実行していた処理から処理を再開することが可能であり、かつ、コマンドデータを出力する処理を実行した後に前記指示信号を出力するまでの間に電力供給が停止した場合に、電力供給が停止する前に実行していた処理から処理を再開するときに、前記ポート出力内容記憶領域の内容にもとづいて、コマンドデータを出力ポートを介して出力する処理を実行した後、指示信号を出力する処理を実行する
ことを特徴とする遊技機。 - 電気部品制御手段は、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段を有し、電力供給が再開されたときに電力供給が停止する前に実行していた処理から処理を再開するために必要なデータを前記変動データ記憶手段に保存するための電力供給停止時処理を実行する
請求項１記載の遊技機。 - 遊技制御手段は、コマンドデータの出力中に、コマンドデータを出力していることを示すデータ出力中信号を出力する
請求項２記載の遊技機。 - 電気部品制御手段は、指示信号とデータ出力中信号の両方の出力を検出した場合に、コマンドデータを取り込む入力処理を実行する
請求項３記載の遊技機。 - 遊技制御手段は、電力供給が再開されたときに電力供給が停止する前に実行していた処理から処理を再開するために必要なデータを変動データ記憶手段に記憶するための電力供給停止時処理を実行することが可能であるとともに、前記電力供給停止時処理を開始した後でも所定期間はデータ出力中信号の出力を維持する
請求項３または請求項４記載の遊技機。 - 電気部品制御手段は、電力供給停止時処理において、データ出力中信号の状態を監視し、データ出力中信号が出力されている場合には、コマンドデータを取り込む入力処理を実行する
請求項３から請求項５のうちのいずれかに記載の遊技機。 - 電気部品制御手段は、通常時に受信したコマンドデータを記憶する通常時コマンド記憶領域と、電力供給停止時処理が開始された後に受信したコマンドデータを記憶するバックアップコマンド記憶領域とを備える
請求項６記載の遊技機。 - 電気部品制御手段は、電力供給が開始された場合に、バックアップコマンド記憶領域にコマンドデータが記憶されていた場合には通常時コマンド記憶領域の内容を無効にする
請求項７記載の遊技機。 - 電気部品制御手段は、コマンドデータを割込処理で取り込み、
遊技制御手段は、前記割込処理の開始の契機となる割込信号を送信した後、前記割込処理実行中における実際の入力の契機を示す信号として指示信号を出力する処理を実行する
請求項１記載の遊技機。 - 電気部品制御手段は、電力供給が開始された場合に、遊技制御手段によるコマンドデータの出力ポートへの出力状態を監視し、前記出力状態に応じてコマンドデータを取り込む入力処理を再開可能な状態にする
請求項１または請求項９記載の遊技機。 - 電気部品制御手段は、入力処理を実行してから、所定の保護データを除き、変動データ記憶手段の内容をクリアする
請求項１０記載の遊技機。 - 保護データには賞球数を示すデータが含まれる
請求項１１記載の遊技機。 - 電気部品制御手段は、電力供給が開始された場合に、所定期間、遊技制御手段によるコマンドデータの出力ポートへの出力状態に変化がない場合には、入力処理を実行せずに制御状態を復旧させる
請求項１０から請求項１２のうちのいずれかに記載の遊技機。 - 遊技制御手段は、所定の制御期間毎に発生する割込にもとづいて遊技の制御を実行し、前記制御期間内に電気部品制御手段に対してコマンドを送信する制御を実行しない場合には、ポート出力内容記憶領域の内容を所定の内容とする
請求項１、または請求項９から請求項１３のうちのいずれかに記載の遊技機。 - 所定の内容は、クリアデータ以外のデータである
請求項１４記載の遊技機。 - 電力供給が開始された場合に、電力供給が停止する前に実行していた処理から処理を再開するための復旧条件が複数あり、
前記遊技制御手段は、前記復旧条件の全てが成立していたら電力供給が停止する前に実行していた処理から処理を再開し、
前記復旧条件のうち少なくとも１つが成立していなかったら、制御状態を初期化する初期化処理を行う
請求項１から請求項１５のうちのいずれかに記載の遊技機。 - 復旧条件は、変動データ記憶手段に電力供給停止前の制御状態に関する記憶内容が記憶されていたことを含む
請求項１６記載の遊技機。 - 復旧条件は、変動データ記憶手段の記憶内容にもとづいて作成されたチェックデータが正常であったことを含む
請求項１６または請求項１７記載の遊技機。 - 復旧条件は、変動データ記憶手段の記憶内容を初期化させるための初期化操作手段の操作信号がなかったことを含む
請求項１６から請求項１８のうちのいずれかに記載の遊技機。 - 電気部品制御手段は、遊技媒体の払い出しを行う払出手段を制御する払出制御手段である
請求項１から請求項１９のうちのいずれかに記載の遊技機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225206A JP4919552B2 (ja) | 2001-07-25 | 2001-07-25 | 遊技機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225206A JP4919552B2 (ja) | 2001-07-25 | 2001-07-25 | 遊技機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003033543A JP2003033543A (ja) | 2003-02-04 |
| JP4919552B2 true JP4919552B2 (ja) | 2012-04-18 |
Family
ID=19058234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225206A Expired - Fee Related JP4919552B2 (ja) | 2001-07-25 | 2001-07-25 | 遊技機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4919552B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4789862B2 (ja) * | 2007-05-29 | 2011-10-12 | 株式会社藤商事 | 遊技機 |
| JP4987105B2 (ja) * | 2010-07-16 | 2012-07-25 | 株式会社藤商事 | 遊技機 |
| JP5981954B2 (ja) * | 2014-05-09 | 2016-08-31 | 株式会社ソフイア | 遊技機 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3765370B2 (ja) * | 1999-08-13 | 2006-04-12 | 株式会社三共 | 遊技機 |
| JP3695738B2 (ja) * | 1999-08-20 | 2005-09-14 | 株式会社藤商事 | 弾球遊技機 |
| JP3462820B2 (ja) * | 1999-12-14 | 2003-11-05 | 株式会社三共 | 遊技機 |
| JP5078193B2 (ja) * | 1999-12-17 | 2012-11-21 | 株式会社三洋物産 | 遊技機 |
| JP2001170309A (ja) * | 1999-12-20 | 2001-06-26 | Sophia Co Ltd | 遊技機 |
| JP3583339B2 (ja) * | 2000-01-13 | 2004-11-04 | 株式会社三共 | 遊技機 |
| JP4023767B2 (ja) * | 2000-01-18 | 2007-12-19 | 株式会社ソフィア | 遊技機 |
| JP4249358B2 (ja) * | 2000-01-18 | 2009-04-02 | 株式会社ソフィア | 遊技機 |
| JP2001198305A (ja) * | 2000-01-18 | 2001-07-24 | Sankyo Kk | 遊技機 |
| JP4706114B2 (ja) * | 2001-03-22 | 2011-06-22 | 株式会社三洋物産 | 遊技機 |
-
2001
- 2001-07-25 JP JP2001225206A patent/JP4919552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003033543A (ja) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3768419B2 (ja) | 遊技機 | |
| JP4794779B2 (ja) | 遊技機 | |
| JP2002085655A (ja) | 遊技機 | |
| JP3907926B2 (ja) | 遊技機 | |
| JP4919552B2 (ja) | 遊技機 | |
| JP3798286B2 (ja) | 遊技機 | |
| JP2003175165A (ja) | 遊技機 | |
| JP3857131B2 (ja) | 遊技機 | |
| JP3737426B2 (ja) | 遊技機 | |
| JP4850974B2 (ja) | 遊技機 | |
| JP3907929B2 (ja) | 遊技機 | |
| JP4658177B2 (ja) | 遊技機 | |
| JP3699029B2 (ja) | 遊技機 | |
| JP3621672B2 (ja) | 遊技機 | |
| JP3907928B2 (ja) | 遊技機 | |
| JP4795476B2 (ja) | 遊技機 | |
| JP3699032B2 (ja) | 遊技機 | |
| JP3708481B2 (ja) | 遊技機 | |
| JP3857133B2 (ja) | 遊技機 | |
| JP3621671B2 (ja) | 遊技機 | |
| JP3621670B2 (ja) | 遊技機 | |
| JP4642248B2 (ja) | 遊技機 | |
| JP3699031B2 (ja) | 遊技機 | |
| JP3699033B2 (ja) | 遊技機 | |
| JP3699030B2 (ja) | 遊技機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051202 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120131 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4919552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |