JP2003033543A - 遊技機 - Google Patents

遊技機

Info

Publication number
JP2003033543A
JP2003033543A JP2001225206A JP2001225206A JP2003033543A JP 2003033543 A JP2003033543 A JP 2003033543A JP 2001225206 A JP2001225206 A JP 2001225206A JP 2001225206 A JP2001225206 A JP 2001225206A JP 2003033543 A JP2003033543 A JP 2003033543A
Authority
JP
Japan
Prior art keywords
output
data
power supply
command
game
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001225206A
Other languages
English (en)
Other versions
JP4919552B2 (ja
Inventor
Shohachi Ugawa
詔八 鵜川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2001225206A priority Critical patent/JP4919552B2/ja
Publication of JP2003033543A publication Critical patent/JP2003033543A/ja
Application granted granted Critical
Publication of JP4919552B2 publication Critical patent/JP4919552B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Abstract

(57)【要約】 【課題】 遊技制御手段と他の電気部品制御手段との間
におけるコマンドの送受信を欠落させないようにする。 【解決手段】 遊技状態復旧処理において、バックアッ
プＲＡＭに保存されていた出力ポート１〜４出力内容記
憶領域（払出制御信号、表示制御信号、ランプ制御信号
および音制御信号のコマンドデータを記憶する領域）の
内容を出力ポート１〜４に出力するとともに、保存され
ていた出力ポート０出力内容記憶領域（各制御コマンド
に関する割込信号とＳＴＢ信号の出力状態を記憶する領
域）の内容を出力ポート０に出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、遊技者が遊技媒体
を用いて所定の遊技を行うことが可能なパチンコ遊技機
やスロットマシン等の遊技機に関する。
【０００２】
【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示装置が設けら
れ、可変表示装置の表示結果があらかじめ定められた特
定の表示態様となった場合に所定の遊技価値を遊技者に
与えるように構成されたものがある。
【０００３】特別図柄を表示する可変表示装置の表示結
果があらかじめ定められた特定の表示態様の組合せとな
ることを、通常、「大当り」という。なお、遊技価値と
は、遊技機の遊技領域に設けられた可変入賞球装置の状
態が打球が入賞しやすい遊技者にとって有利な状態にな
ることや、遊技者にとって有利な状態となるための権利
を発生させたりすることである。
【０００４】大当りが発生すると、例えば、大入賞口が
所定回数開放して打球が入賞しやすい大当り遊技状態に
移行する。そして、各開放期間において、所定個（例え
ば１０個）の大入賞口への入賞があると大入賞口は閉成
する。そして、大入賞口の開放回数は、所定回数（例え
ば１６ラウンド）に固定されている。なお、各開放につ
いて開放時間（例えば２９．５秒）が決められ、入賞数
が所定個に達しなくても開放時間が経過すると大入賞口
は閉成する。また、大入賞口が閉成した時点で所定の条
件（例えば、大入賞口内に設けられているＶゾーンへの
入賞）が成立していない場合には、大当り遊技状態は終
了する。
【０００５】そして、遊技球が遊技盤に設けられている
入賞口に遊技球が入賞すると、あらかじめ決められてい
る個数の賞球払出が行われる。遊技の進行は主基板に搭
載された遊技制御手段によって制御されるので、入賞に
もとづく賞球個数は、遊技制御手段によって決定され、
景品としての遊技球を払い出す払出機構を制御する払出
制御手段に送信される。なお、以下、遊技制御手段およ
びその他の制御手段を、それぞれ電気部品制御手段と呼
ぶことがある。また、電気部品とは、遊技機に設けられ
ている部品（機構部品や回路等）であって、電気的に動
作するものである。
【０００６】
【発明が解決しようとする課題】遊技機には、遊技制御
手段を初めとする種々の電気部品制御手段が搭載されて
いるが、一般に、各電気部品制御手段はマイクロコンピ
ュータで構成される。すなわち、ＲＯＭ等にプログラム
が格納され、制御上一時的に発生するデータや制御進行
に伴って変化するデータがＲＡＭに格納される。する
と、遊技機に停電等による電源断状態が発生すると、Ｒ
ＡＭ内のデータは失われてしまう。よって、停電等から
の復旧時には、最初の状態（例えば、遊技店においてそ
の日最初に遊技機に電源投入されたときの状態）に戻さ
ざるを得ないので、遊技者に不利益がもたらされる可能
性がある。例えば、大当り遊技中において電源断が発生
し遊技機が最初の状態に戻ってしまうのでは、遊技者は
大当りの発生にもとづく利益を享受することができなく
なってしまう。
【０００７】そのような事態を回避するには、停電等の
不測の電力供給の停止が生じたときに、電気部品制御手
段において、必要なデータを電源バックアップされたバ
ックアップＲＡＭに保存し、電源が復旧したときに保存
されていたデータを復元して制御状態を復元し遊技を再
開させればよい。しかし、それぞれに電気部品制御手段
が搭載された電気部品制御基板が複数ある場合には各電
気部品制御手段間でコマンドの送受信を行う必要がある
が、コマンドの送受信を行っている最中に電力供給の停
止が生じた場合には、コマンドの送受信が完了しないま
ま、電気部品制御手段が動作を停止してしまうおそれが
ある。
【０００８】そのような状況が生ずると、電源が復旧し
たときに、保存されていたデータにもとづいて制御状態
を電力供給停止前の状態に戻しても、１つのコマンドの
送受信が欠落してしまったことになる。そのコマンド
が、遊技者の利益に直結するような情報（例えば、遊技
制御手段から電気部品制御手段としての払出制御手段に
賞球払出を指示するための情報）を含んでいるような場
合には、遊技者に不利益が与えられてしまうことにな
る。
【０００９】そこで、本発明は、停電等の不測の電力供
給の停止が生じたときに制御状態を復旧させるために必
要なデータを保存するための電力供給停止時処理を実行
することが可能な遊技機において、遊技制御手段と他の
電気部品制御手段との間におけるコマンドの送受信を欠
落させないようにすることができる遊技機を提供するこ
とを目的とする。
【００１０】
【課題を解決するための手段】本発明による遊技機は、
遊技者が遊技媒体を用いて所定の遊技を行うことが可能
な遊技機であって、遊技機への電力供給が停止しても所
定期間は記憶内容を保持することが可能な変動データ記
憶手段（例えばバックアップＲＡＭ）を有し、遊技の進
行に関わる制御を行う遊技制御手段（例えばＣＰＵ５６
等）と、遊技制御手段からのコマンドにもとづいて遊技
機に設けられている電気部品の制御を行う電気部品制御
手段（例えば払出制御手段）とを備え、遊技制御手段
が、コマンドデータとコマンドデータの電気部品制御手
段への入力を指示するための指示信号（例えば図２３に
おける割込信号や図４３におけるＳＴＢ信号）とを出力
ポートを介して出力することによってコマンドを電気部
品制御手段に送信し、変動データ記憶手段は、コマンド
データの出力ポートへの出力に応じて出力ポートに出力
したコマンドデータの内容を記憶可能なポート出力内容
記憶領域（例えば出力ポート１出力内容記憶領域〜出力
ポート４出力内容記憶領域）を含み、遊技制御手段が、
電力供給が開始された場合に、変動データ記憶手段に保
持されていた記憶内容にもとづいて制御状態を電力供給
が停止する前の制御状態に復旧させる制御を行うことが
可能であり、その制御に関連して、ポート出力内容記憶
領域の内容にもとづいて、電気部品制御手段がコマンド
データを入力可能に出力ポートの状態を復旧させる制御
を行うことが可能であることを特徴とする。
【００１１】遊技制御手段が、コマンドデータを出力し
た後に指示信号を出力するまでの間に電力供給が停止し
た場合には、電力供給が再開されたときに、コマンドデ
ータに関する出力ポートの状態を復旧させた後、指示信
号を出力するように構成されていてもよい。
【００１２】電気部品制御手段が、遊技機への電力供給
が停止しても所定期間は記憶内容を保持することが可能
な変動データ記憶手段（例えばバックアップＲＡＭ）を
有し、電力供給が停止する場合に制御状態を復旧させる
ために必要なデータを変動データ記憶手段に保存するた
めの電力供給停止時処理を実行するように構成されてい
てもよい。
【００１３】遊技制御手段が、コマンドデータの出力に
関連して、コマンドデータを出力していることを示すデ
ータ出力中信号（例えば図２３におけるＳＴＢ信号）を
出力するように構成されていてもよい。
【００１４】電気部品制御手段が、指示信号とデータ出
力中信号の両方（例えば図２３における割込信号とＳＴ
Ｂ信号）の出力を検出した場合に、コマンドデータを入
力する入力処理を実行するように構成されていてもよ
い。
【００１５】遊技制御手段が、電力供給が停止する場合
に制御状態を復旧させるために必要なデータを変動デー
タ記憶手段に記憶するための電力供給停止時処理を実行
することが可能であるとともに、電力供給停止時処理を
開始した後でも所定期間はデータ出力中信号の出力を維
持するように構成されていてもよい。
【００１６】電気部品制御手段が、電力供給停止時処理
においてデータ出力中信号の状態を監視しデータ出力中
信号が出力されている場合には、コマンドデータを入力
する入力処理を実行するように構成されていてもよい。
【００１７】電気部品制御手段が、通常時に受信したコ
マンドデータを記憶する通常時コマンド記憶領域（例え
ば受信バッファ）と、電力供給停止時処理が開始された
後に受信したコマンドデータを記憶するバックアップコ
マンド記憶領域（例えばコマンドバッファ）とを備えて
いてもよい。
【００１８】電気部品制御手段が、電力供給が開始され
た場合に、バックアップコマンド記憶領域にコマンドデ
ータが記憶されていた場合には通常時コマンド記憶領域
の内容を無効にする（例えばクリアする）ことが好まし
い。
【００１９】遊技制御手段が、電気部品制御手段がコマ
ンドデータを入力する入力処理を実行する契機を示す信
号（例えば割込信号）を送信した後、入力処理実行中に
おける実際の入力の契機を示す信号として指示信号（例
えばＳＴＢ信号）を出力するように構成されていてもよ
い。
【００２０】電気部品制御手段が、電力供給が開始され
た場合に、遊技制御手段によるコマンドデータの出力ポ
ートへの出力状態を監視し、出力状態に応じてコマンド
データを入力する入力処理を再開可能な状態にするよう
に構成されていてもよい。
【００２１】電気部品制御手段が、入力処理を実行して
から、所定の保護データを除き、変更データ記憶手段の
内容をクリアするように構成されていてもよい。
【００２２】保護データには賞球数を示すデータ（例え
ば総賞球数バッファ）が含まれていることが好ましい。
【００２３】電気部品制御手段が、電力供給が開始され
た場合に、所定期間、遊技制御手段によるコマンドデー
タの出力ポートへの出力状態に変化がない場合には、入
力処理を実行せずに制御状態を復旧させるように構成さ
れていてもよい。
【００２４】遊技制御手段が、所定の制御周期毎に発生
する割込に関連して遊技の制御を実行し、制御期間内に
電気部品制御手段に対してコマンドを送信する制御を実
行しない場合には、ポート出力内容記憶領域の内容を所
定の内容（例えばＦＦ（Ｈ）や００（Ｈ））とするよう
に構成されていてもよい。
【００２５】所定の内容は、クリアデータ以外のデータ
（例えばＦＦ（Ｈ））であることが好ましい。
【００２６】電力供給が開始された場合に、電力供給が
停止する前の制御状態に復旧させるか否かを遊技制御手
段が決めるための復旧条件が複数あり、遊技制御手段
が、復旧条件の全てが成立していたら電力供給が停止す
る前の制御状態に復旧させ、復旧条件のうち少なくとも
１つが成立していなかったら、制御状態を初期化する初
期化処理を行うように構成されていてもよい。
【００２７】復旧条件は、例えば、変動データ記憶手段
に電力供給停止前の制御状態に関する記憶内容が記憶さ
れていたことを含む。
【００２８】復旧条件は、例えば、変動データ記憶手段
の記憶内容にもとづいて作成されたチェックデータ（例
えばチェックサム）が正常であったことを含む。
【００２９】復旧条件は、例えば、変動データ記憶手段
の記憶内容を初期化させるための初期化操作手段（例え
ばクリアスイッチ９２１）の操作信号がなかったことを
含む。
【００３０】電気部品制御手段は、例えば、遊技媒体の
払い出しを行う払出手段（例えば球払出装置９７）を制
御する払出制御手段（例えば払出制御用ＣＰＵ３７１
等）である。
【００３１】
【発明の実施の形態】実施の形態１．以下、本発明の一
実施形態を図面を参照して説明する。まず、遊技機の一
例であるパチンコ遊技機の全体の構成について説明す
る。図１はパチンコ遊技機を正面からみた正面図、図２
は遊技盤の前面を示す正面図である。
【００３２】パチンコ遊技機１は、縦長の方形状に形成
された外枠（図示せず）と、外枠の内側に開閉可能に取
り付けられた遊技枠とで構成される。また、パチンコ遊
技機１は、遊技枠に開閉可能に設けられている額縁状に
形成されたガラス扉枠２を有する。遊技枠は、外枠に対
して開閉自在に設置される前面枠（図示せず）と、機構
部品等が取り付けられる機構板と、それらに取り付けら
れる種々の部品（後述する遊技盤を除く。）とを含む構
造体である。
【００３３】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿（上皿）３がある。打球供
給皿３の下部には、打球供給皿３に収容しきれない遊技
球を貯留する余剰球受皿４と打球を発射する打球操作ハ
ンドル（操作ノブ）５が設けられている。ガラス扉枠２
の背面には、遊技盤６が着脱可能に取り付けられてい
る。なお、遊技盤６は、それを構成する板状体と、その
板状体に取り付けられた種々の部品とを含む構造体であ
る。また、遊技盤６の前面には遊技領域７が形成されて
いる。
【００３４】遊技領域７の中央付近には、それぞれが識
別情報としての図柄を可変表示する複数の可変表示部を
含む可変表示装置（特別可変表示装置）９が設けられて
いる。可変表示装置９には、例えば「左」、「中」、
「右」の３つの可変表示部（図柄表示エリア）がある。
可変表示装置９の下方には、始動入賞口１４が設けられ
ている。始動入賞口１４に入った入賞球は、遊技盤６の
背面に導かれ、始動口スイッチ１４ａによって検出され
る。また、始動入賞口１４の下部には開閉動作を行う可
変入賞球装置１５が設けられている。可変入賞球装置１
５は、ソレノイド１６によって開状態とされる。
【００３５】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。開閉板２０
は大入賞口を開閉する手段である。開閉板２０から遊技
盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）
に入った入賞球はＶ入賞スイッチ２２で検出され、開閉
板２０からの入賞球はカウントスイッチ２３で検出され
る。遊技盤６の背面には、大入賞口内の経路を切り換え
るためのソレノイド２１Ａも設けられている。また、可
変表示装置９の上部には、始動入賞口１４に入った有効
入賞球数すなわち始動記憶数を表示する４つのＬＥＤに
よる特別図柄始動記憶表示器（以下、始動記憶表示器と
いう。）１８が設けられている。有効始動入賞がある毎
に、始動記憶表示器１８は点灯するＬＥＤを１増やす。
そして、可変表示装置９の可変表示が開始される毎に、
点灯するＬＥＤを１減らす。
【００３６】ゲート３２に遊技球が入賞しゲートスイッ
チ３２ａで検出されると、普通図柄始動記憶が上限に達
していなければ、所定の乱数値が抽出される。そして、
普通図柄表示器１０において表示状態が変化する可変表
示を開始できる状態であれば、普通図柄表示器１０の表
示の可変表示が開始される。普通図柄表示器１０におい
て表示状態が変化する可変表示を開始できる状態でなけ
れば、普通図柄始動記憶の値が１増やされる。普通図柄
表示器１０の近傍には、普通図柄始動記憶数を表示する
４つのＬＥＤによる表示部を有する普通図柄始動記憶表
示器４１が設けられている。ゲート３２への入賞がある
毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを
１増やす。そして、普通図柄表示器１０の可変表示が開
始される毎に、点灯するＬＥＤを１減らす。
【００３７】この実施の形態では、左右のランプ（点灯
時に図柄が視認可能になる）が交互に点灯することによ
って可変表示が行われ、可変表示は所定時間（例えば２
９秒）継続する。そして、可変表示の終了時に左側のラ
ンプが点灯すれば当りとなる。当りとするか否かは、ゲ
ート３２に遊技球が入賞したときに抽出された乱数の値
が所定の当り判定値と一致したか否かによって決定され
る。普通図柄表示器１０における可変表示の表示結果が
当りである場合に、可変入賞球装置１５が所定回数、所
定時間だけ開状態になって遊技球が入賞しやすい状態に
なる。すなわち、可変入賞球装置１５の状態は、普通図
柄の停止図柄が当り図柄である場合に、遊技者にとって
不利な状態から有利な状態に変化する。
【００３８】さらに、確変状態では、普通図柄表示器１
０における停止図柄が当り図柄になる確率が高められる
とともに、可変入賞球装置１５の開放時間と開放回数と
のうちの一方または双方が高められ、遊技者にとってさ
らに有利になる。また、確変状態等の所定の状態では、
普通図柄表示器１０における可変表示期間（変動時間）
が短縮されることによって、遊技者にとってさらに有利
になるようにしてもよい。
【００３９】遊技盤６には、複数の入賞口２９，３０，
３３，３９が設けられ、遊技球の入賞口２９，３０，３
３への入賞は、それぞれ入賞口スイッチ２９ａ，３０
ａ，３３ａ，３９ａによって検出される。遊技領域７の
左右周辺には、遊技中に点滅表示される装飾ランプ２５
が設けられ、下部には、入賞しなかった打球を吸収する
アウト口２６がある。また、遊技領域７の外側の左右上
部には、効果音を発する２つのスピーカ２７が設けられ
ている。遊技領域７の外周には、天枠ランプ２８ａ、左
枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられてい
る。さらに、遊技領域７における各構造物（大入賞口
等）の周囲には装飾ＬＥＤが設置されている。天枠ラン
プ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃお
よび装飾用ＬＥＤは、遊技機に設けられている装飾発光
体の一例である。
【００４０】そして、この例では、左枠ランプ２８ｂの
近傍に、賞球残数があるときに点灯する賞球ランプ５１
が設けられ、天枠ランプ２８ａの近傍に、補給球が切れ
たときに点灯する球切れランプ５２が設けられている。
さらに、図１には、パチンコ遊技機１に隣接して設置さ
れ、プリペイドカードが挿入されることによって球貸し
を可能にするカードユニット５０も示されている。な
お、プリペイドカードとしての磁気カードに限らず、Ｉ
Ｃカード等の他の記録媒体を用いることもできる。記録
媒体の形状についても、名刺大の薄型のカード形状に限
らず、ＩＣコインなど種々の形状のものを使用すること
ができる。
【００４１】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。
【００４２】打球発射装置から発射された遊技球は、打
球レールを通って遊技領域７に入り、その後、遊技領域
７を下りてくる。打球が始動入賞口１４に入り始動口ス
イッチ１４ａで検出されると、図柄の可変表示を開始で
きる状態であれば、可変表示装置９において特別図柄が
可変表示（変動）を始める。図柄の可変表示を開始でき
る状態でなければ、始動記憶数を１増やす。
【００４３】可変表示装置９における特別図柄の可変表
示は、一定時間が経過したときに停止する。停止時の特
別図柄の組み合わせが大当り図柄（特定表示態様）であ
ると、大当り遊技状態に移行する。すなわち、開閉板２
０が、一定時間経過するまで、または、所定個数（例え
ば１０個）の打球が入賞するまで開放する。そして、開
閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞ス
イッチ２２で検出されると、継続権が発生し開閉板２０
の開放が再度行われる。継続権の発生は、所定回数（例
えば１５ラウンド）許容される。
【００４４】停止時の可変表示装置９における特別図柄
の組み合わせが確率変動を伴う大当り図柄（確変図柄）
の組み合わせである場合には、次に大当りとなる確率が
高くなる。すなわち、確変状態という遊技者にとってさ
らに有利な状態となる。
【００４５】次に、パチンコ遊技機１の裏面の構造につ
いて図３および図４を参照して説明する。図３は、遊技
機を裏面から見た背面図である。図４は、各種部材が取
り付けられた機構板を遊技機背面側から見た背面図であ
る。
【００４６】図３に示すように、遊技機裏面側では、可
変表示装置９を制御する図柄制御基板８０を含む可変表
示制御ユニット４９、遊技制御用マイクロコンピュータ
等が搭載された遊技制御基板（主基板）３１が設置され
ている。また、球払出制御を行う払出制御用マイクロコ
ンピュータ等が搭載された払出制御基板３７が設置され
ている。さらに、遊技盤６に設けられている各種装飾Ｌ
ＥＤ、特別図柄始動記憶表示器（始動記憶表示器）１８
および普通図柄始動記憶表示器４１、装飾ランプ２５、
枠側に設けられている天枠ランプ２８ａ、左枠ランプ２
８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れ
ランプ５２を点灯制御するランプ制御手段が搭載された
ランプ制御基板３５、スピーカ２７からの音発生を制御
する音制御手段が搭載された音制御基板７０も設けられ
ている。また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２Ｖお
よびＤＣ５Ｖを作成する電源回路が搭載された電源基板
９１０や発射制御基板９１が設けられている。
【００４７】遊技機裏面において、上方には、各種情報
を遊技機外部に出力するための各端子を備えたターミナ
ル基板１６０が設置されている。ターミナル基板１６０
には、少なくとも、球切れ検出スイッチの出力を導入し
て外部出力するための球切れ用端子、賞球個数信号を外
部出力するための賞球用端子および球貸し個数信号を外
部出力するための球貸し用端子が設けられている。ま
た、中央付近には、主基板３１からの各種情報を遊技機
外部に出力するための各端子を備えた情報端子盤３４が
設置されている。
【００４８】さらに、各基板（主基板３１や払出制御基
板３７等）に含まれる変動データ記憶手段（例えば、遊
技機への電力供給が停止したときにもその内容を保持可
能なバックアップＲＡＭ）に記憶されたバックアップデ
ータをクリアするための初期化操作手段としてのクリア
スイッチ９２１が搭載されたスイッチ基板１９０が設け
られている。スイッチ基板１９０には、クリアスイッチ
９２１と、主基板３１等の他の基板と接続されるコネク
タ９２２が設けられている。
【００４９】貯留タンク３８に貯留された遊技球は誘導
レール３９を通り、図４に示されるように、カーブ樋１
８６を経て賞球ケース４０Ａで覆われた球払出装置に至
る。球払出装置の上部には、遊技媒体切れ検出手段とし
ての球切れスイッチ１８７が設けられている。球切れス
イッチ１８７が球切れを検出すると、球払出装置の払出
動作が停止する。球切れスイッチ１８７は遊技球通路内
の遊技球の有無を検出するスイッチであるが、貯留タン
ク３８内の補給球の不足を検出する球切れ検出スイッチ
１６７も誘導レール３９における上流部分（貯留タンク
３８に近接する部分）に設けられている。球切れ検出ス
イッチ１６７が遊技球の不足を検知すると、遊技機設置
島に設けられている補給機構から遊技機に対して遊技球
の補給が行われる。
【００５０】なお、球切れスイッチ１８７は、球払出装
置に至る払出球通路に２７〜２８個程度の遊技球が存在
することを検出できるような位置に係止されている。す
なわち、球切れスイッチ１８７は、賞球の一単位の最大
払出量（この実施の形態では１５個）および球貸しの一
単位の最大払出量（この実施の形態では１００円：２５
個）以上が確保されていることが確認できるような位置
に設置されている。
【００５１】球払出装置から払い出された遊技球は、連
絡口４５を通ってパチンコ遊技機１の前面に設けられて
いる打球供給皿３に誘導される。連絡口４５の側方に
は、パチンコ遊技機１の前面に設けられている余剰球受
皿４に連通する余剰球通路４６が形成されている。
【００５２】入賞にもとづく景品としての遊技球や球貸
し要求にもとづく遊技球が多数払い出されて打球供給皿
３が満杯になり、ついには遊技球が連絡口４５に到達し
た後さらに遊技球が払い出されると、遊技球は、余剰球
通路４６を経て余剰球受皿４に導かれる。さらに遊技球
が払い出されると、感知レバー４７が貯留状態検出手段
としての満タンスイッチ４８を押圧して、貯留状態検出
手段としての満タンスイッチ４８がオンする。その状態
では、球払出装置内の払出モータの回転が停止して球払
出装置の動作が停止するとともに発射装置の駆動も停止
する。
【００５３】図４に示すように、球払出装置の側方に
は、カーブ樋１８６から遊技機下部の排出口１９２に至
る球抜き通路１９１が形成されている。球抜き通路１９
１の上部には球抜きレバー１９３が設けられ、球抜きレ
バー１９３が遊技店員等によって操作されると、誘導レ
ール３９から球抜き通路１９１への遊技球通路が形成さ
れ、貯留タンク３８内に貯留されている遊技球は、排出
口１９２から遊技機外に排出される。
【００５４】図５は、払出手段としての球払出装置９７
の構成例を示す分解斜視図である。この例では、賞球ケ
ース４０Ａとしての３つのケース１４０，１４１，１４
２の内部に球払出装置９７が形成されている。ケース１
４０，１４１の上部には、球切れスイッチ１８７の下部
の球通路と連通する穴１７０，１７１が設けられ、遊技
球は、穴１７０，１７１から球払出装置９７に流入す
る。
【００５５】球払出装置９７は駆動源となる払出モータ
（例えばステッピングモータ）２８９を含む。払出モー
タ２８９の回転力は、払出モータ２８９の回転軸に嵌合
しているギア２９０に伝えられ、さらに、ギア２９０と
噛み合うギア２９１に伝えられる。ギア２９１の中心軸
には、凹部を有するスプロケット２９２が嵌合してい
る。穴１７０，１７１から流入した遊技球は、スプロケ
ット２９２の凹部によって、スプロケット２９２の下方
の球通路２９３に１個ずつ落下させられる。
【００５６】球通路２９３には遊技球の流下路を切り替
えるための振分部材３１１が設けられている。振分部材
３１１はソレノイド３１０によって駆動され、賞球払出
時には、球通路２９３における一方の流下路を遊技球が
流下するように倒れ、球貸し時には球通路２９３におけ
る他方の流下路を遊技球が流下するように倒れる。な
お、払出モータ２８９およびソレノイド３１０は、払出
制御基板３７に搭載されている払出制御用ＣＰＵによっ
て制御される。また、払出制御用ＣＰＵは、主基板３１
に搭載されている遊技制御用のＣＰＵからの指令に応じ
て払出モータ２８９およびソレノイド３１０を制御す
る。
【００５７】賞球払出時に選択される流下路の下方には
球払出装置によって払い出された遊技球を検出する賞球
センサ（賞球カウントスイッチ）３０１Ａが設けられ、
球貸し時に選択される流下路の下方には球払出装置によ
って払い出された遊技球を検出する球貸しセンサ（球貸
しカウントスイッチ）３０１Ｂが設けられている。賞球
カウントスイッチ３０１Ａの検出信号と球貸しカウント
スイッチ３０１Ｂの検出信号は払出制御基板３７の払出
制御用ＣＰＵに入力される。払出制御用ＣＰＵは、それ
らの検出信号にもとづいて、実際に払い出された遊技球
の個数を計数する。
【００５８】なお、ギア２９１の周辺部には、払出モー
タ位置センサ２９６を形成する複数の突起部２９５が形
成されている。突起部２９５は、ギア２９１の回転すな
わち払出モータ２８９の回転に伴って発光体（図示せ
ず）からの光を、払出モータ位置センサの受光部（図示
せず）に対して透過させたり遮蔽したりする。払出制御
用ＣＰＵは、受光部からの検出信号によって払出モータ
２８９の位置を認識することができる。
【００５９】また、この実施の形態では、払出手段とし
ての球払出装置９７は球貸しも賞球払出も実行可能な構
成であるが、球貸しを行う機構と賞球払出を行う機構と
が独立していても本発明を適用することができる。球貸
しを行う機構と賞球払出を行う機構とが独立している場
合には、賞球払出と球貸しとを同時実行可能なので、遊
技球の相対的な払出速度を速くすることができる。ま
た、遊技球の流下路を切り替えるための振分部材３１１
およびソレノイド３１０は不要である。さらに、払出手
段として、例えば、モータが正転すると賞球払出が行わ
れモータが逆転すると球貸しが行われるような構造のも
のなど、他の構造のものを用いることもできる。
【００６０】図６は、遊技盤６に設置されているスイッ
チ基板１９０の部分を示す正面図である。図６に示すよ
うに、スイッチ基板１９０には、主基板３１等の他の基
板に、ケーブルを介してクリアスイッチ９２１の出力を
接続するためのコネクタ９２２が搭載されている。
【００６１】図７は、スイッチ基板１９０に搭載された
クリアスイッチ９２１の構成の一例を示す構成図であ
る。図７（Ａ）には、押しボタン構造のクリアスイッチ
９２１が示されている。クリアスイッチ９２１が押下さ
れるとローレベル（オン状態）のクリアスイッチ信号
（操作信号）が出力され、コネクタ９２２を介して主基
板３１および払出制御基板３７等に出力される。すなわ
ち、クリアスイッチ９２１から主基板３１および払出制
御基板３７等に出力される操作信号がオン状態になる。
また、クリアスイッチ９２１が押下されていなければハ
イレベル（オフ状態）の信号が出力される。なお、この
実施の形態では、クリアスイッチ信号は少なくとも主基
板３１および払出制御基板３７に出力されるので、コネ
クタ９２２として、主基板３１へのクリアスイッチ信号
を出力するためのコネクタと、払出制御基板３７へのク
リアスイッチ信号を出力するためのコネクタとを別個に
設けてもよい。
【００６２】図７（Ｂ）は、クリアスイッチ９２１の他
の構成例を示す構成図である。図７（Ｂ）に示すクリア
スイッチ９２１は、「ＯＦＦ」、「ＯＮ」および「クリ
ア」の選択切り換えを行うための切換操作部９２１ａを
有する。切換操作部９２１ａによって、「ＯＦＦ」が選
択されているときは何らの信号も発生しない。「ＯＮ」
が選択されているときはハイレベルの信号を出力する。
なお、クリアスイッチ９２１が、遊技機１に対する電源
供給のオン／オフ切換のためのスイッチも兼ねていても
よい。その場合、「ＯＦＦ」が選択されると、遊技機１
に対する電源供給が停止された状態（遊技機の電源がオ
フの状態）になる。「ＯＮ」または「クリア」が選択さ
れると、遊技機１に対して電源供給が行われる状態（遊
技機の電源がオンの状態）になる。また、「クリア」が
選択されているときに、ローレベルのクリアスイッチ信
号が出力される。
【００６３】なお、この実施の形態では、クリアスイッ
チ９２１が搭載されたスイッチ基板１９０が他の基板
（遊技制御基板等）とは別個に設けられているが、他の
基板にクリアスイッチ９２１を搭載してもよい。例え
ば、電源基板９１０に搭載してもよい。クリアスイッチ
９２１が電源基板９１０に搭載されている場合には、遊
技盤６の入れ替え等の場合に入れ替え後の遊技盤６に対
して電源基板９１０をそのまま使用しても、入れ替え後
の遊技盤６において、そのままで遊技状態復旧処理等を
実行することができる。すなわち、電源基板９１０の使
い回しを行うことができる。
【００６４】また、クリアスイッチ９２１は、遊技盤６
の側に設置されていてもよいが、遊技枠側に設置されて
いてもよい。
【００６５】図８は、主基板３１における回路構成の一
例を示すブロック図である。なお、図８には、払出制御
基板３７、ランプ制御基板３５、音制御基板７０、発射
制御基板９１および図柄制御基板８０も示されている。
主基板３１には、プログラムに従ってパチンコ遊技機１
を制御する基本回路５３と、ゲートスイッチ３２ａ、始
動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントス
イッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，
３９ａ、満タンスイッチ４８、球切れスイッチ１８７、
賞球カウントスイッチ３０１Ａおよびクリアスイッチ９
２１からの信号を基本回路５３に与えるスイッチ回路５
８と、可変入賞球装置１５を開閉するソレノイド１６、
開閉板２０を開閉するソレノイド２１および大入賞口内
の経路を切り換えるためのソレノイド２１Ａを基本回路
５３からの指令に従って駆動するソレノイド回路５９と
が搭載されている。
【００６６】なお、図８には示されていないが、カウン
トスイッチ短絡信号もスイッチ回路５８を介して基本回
路５３に伝達される。また、ゲートスイッチ３２ａ、始
動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントス
イッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，
３９ａ、満タンスイッチ４８、球切れスイッチ１８７、
賞球カウントスイッチ３０１Ａ等のスイッチは、センサ
と称されているものでもよい。すなわち、遊技球を検出
できる遊技媒体検出手段（この例では遊技球検出手段）
であれば、その名称を問わない。スイッチと称されてい
るものがセンサと称されているもの等でもよいこと、す
なわち、スイッチが遊技媒体検出手段の一例であること
は、他の実施の形態でも同様である。
【００６７】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示装
置９における図柄の可変表示開始に利用された始動入賞
球の個数を示す有効始動情報、確率変動が生じたことを
示す確変情報等の情報出力信号をホールコンピュータ等
の外部装置に対して出力する情報出力回路６４が搭載さ
れている。
【００６８】基本回路５３は、ＣＰＵ５６が実行するプ
ログラム等を記憶するＲＯＭ５４、ワークメモリとして
使用される記憶手段（変動データを記憶する手段）とし
てのＲＡＭ５５、プログラムに従って制御動作を行うＣ
ＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の
形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵
されている。すなわち、ＣＰＵ５６は、１チップマイク
ロコンピュータである。なお、１チップマイクロコンピ
ュータは、少なくともＲＡＭ５５が内蔵されていればよ
く、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであ
っても内蔵されていてもよい。
【００６９】また、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであって
もよい。）５５の少なくとも一部が、電源基板９１０に
おいて作成されるバックアップ電源よってバックアップ
されているバックアップＲＡＭである。すなわち、遊技
機に対する電力供給が停止しても、所定期間は、ＲＡＭ
５５の少なくとも一部の内容は保存される。ただし、こ
の実施の形態では、ＲＡＭの全てがバックアップ電源に
よってバックアップされている。
【００７０】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。
【００７１】この実施の形態では、ランプ制御基板３５
に搭載されているランプ制御手段が、遊技盤に設けられ
ている始動記憶表示器１８、普通図柄始動記憶表示器４
１および装飾ランプ２５の表示制御を行うとともに、枠
側に設けられている天枠ランプ２８ａ、左枠ランプ２８
ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れラ
ンプ５２の表示制御を行う。なお、各ランプはＬＥＤそ
の他の種類の発光体でもよく、この実施の形態および他
の実施の形態で用いられているＬＥＤも他の種類の発光
体でもよい。すなわち、ランプやＬＥＤは発光体の一例
である。また、特別図柄を可変表示する可変表示装置９
および普通図柄を可変表示する普通図柄表示器１０の表
示制御は、図柄制御基板８０に搭載されている表示制御
手段によって行われる。
【００７２】図９は、図柄制御基板８０内の回路構成
を、可変表示装置９の一実現例であるＬＣＤ（液晶表示
装置）８２、普通図柄表示器１０、主基板３１の出力ポ
ート（ポート０，２）５７０，５７２および出力バッフ
ァ回路６２０，６２Ａとともに示すブロック図である。
出力ポート（出力ポート２）５７２からは８ビットのコ
マンドデータが出力され、出力ポート５７０からは割込
信号およびストローブ信号（ＳＴＢ信号）が出力され
る。割込信号は、表示制御用ＣＰＵ１０１の割込端子に
入力される。また、ＳＴＢ信号は、Ｉ／Ｏポートに入力
される。
【００７３】表示制御用ＣＰＵ１０１は、制御データＲ
ＯＭ１０２に格納されたプログラムに従って動作し、主
基板３１からノイズフィルタ１０７および入力バッファ
回路１０５Ｂを介して割込信号およびＳＴＢ信号が入力
されると、入力バッファ回路１０５Ａを介して表示制御
コマンドを受信する。入力バッファ回路１０５Ａ，１０
５Ｂとして、例えば汎用ＩＣである７４ＨＣ５４０，７
４ＨＣ１４を使用することができる。なお、表示制御用
ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合に
は、入力バッファ回路１０５Ａ，１０５Ｂと表示制御用
ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００７４】そして、表示制御用ＣＰＵ１０１は、受信
した表示制御コマンドに従って、ＬＣＤ８２に表示され
る画面の表示制御を行う。具体的には、表示制御コマン
ドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３
は、キャラクタＲＯＭ８６から必要なデータを読み出
す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８
２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信
号および同期信号をＬＣＤ８２に出力する。
【００７５】なお、図９には、ＶＤＰ１０３をリセット
するためのリセット回路８３、ＶＤＰ１０３に動作クロ
ックを与えるための発振回路８５、および使用頻度の高
い画像データを格納するキャラクタＲＯＭ８６も示され
ている。キャラクタＲＯＭ８６に格納される使用頻度の
高い画像データとは、例えば、ＬＣＤ８２に表示される
人物、動物、または、文字、図形もしくは記号等からな
る画像などである。
【００７６】入力バッファ回路１０５Ａ，１０５Ｂは、
主基板３１から表示制御基板８０へ向かう方向にのみ信
号を通過させることができる。従って、表示制御基板８
０側から主基板３１側に信号が伝わる余地はない。すな
わち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポ
ートとともに不可逆性情報入力手段を構成する。表示制
御基板８０内の回路に不正改造が加えられても、不正改
造によって出力される信号が主基板３１側に伝わること
はない。
【００７７】高周波信号を遮断するノイズフィルタ１０
７として、例えば３端子コンデンサやフェライトビーズ
が使用されるが、ノイズフィルタ１０７の存在によっ
て、表示制御コマンドに基板間でノイズが乗ったとして
も、その影響は除去される。また、主基板３１のバッフ
ァ回路６２０，６２Ａの出力側にもノイズフィルタを設
けてもよい。
【００７８】図１０は、主基板３１およびランプ制御基
板３５における信号送受信部分を示すブロック図であ
る。この実施の形態では、遊技領域７の外側に設けられ
ている天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ
と遊技盤に設けられている装飾ランプ２５、始動記憶表
示器１８および普通図柄始動記憶表示器４１の点灯／消
灯と、賞球ランプ５１および球切れランプ５２の点灯／
消灯とを示すランプ制御コマンドが主基板３１からラン
プ制御基板３５に出力される。
【００７９】図１０に示すように、ランプ制御に関する
ランプ制御コマンドは、基本回路５３におけるＩ／Ｏポ
ート部５７の出力ポート（出力ポート０，３）５７０，
５７３から出力される。出力ポート（出力ポート３）５
７３は８ビットのコマンドデータを出力し、出力ポート
５７０からは割込信号およびストローブ信号（ＳＴＢ信
号）が出力される。割込信号は、ランプ制御用ＣＰＵ３
５１の割込端子に入力される。また、ＳＴＢ信号は、Ｉ
／Ｏポートに入力される。ランプ制御基板３５におい
て、主基板３１からの制御コマンドは、入力バッファ回
路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５
１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／
Ｏポートを内蔵していない場合には、入力バッファ回路
３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１との間
に、Ｉ／Ｏポートが設けられる。
【００８０】ランプ制御基板３５において、ランプ制御
用ＣＰＵ３５１は、各制御コマンドに応じて定義されて
いる天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、
装飾ランプ２５の点灯／消灯パターンに従って、天枠ラ
ンプ２８ａ、左右枠ランプ２８ｂ，２８ｃ、装飾ランプ
２５に対して点灯／消灯信号を出力する。点灯／消灯信
号は、天枠ランプ２８ａ、左右枠ランプ２８ｂ，２８
ｃ、装飾ランプ２５に出力される。なお、点灯／消灯パ
ターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまた
は外付けＲＯＭに記憶されている。
【００８１】主基板３１において、ＣＰＵ５６は、ＲＡ
Ｍ５５の記憶内容に未払出の賞球残数があるときに賞球
ランプ５１の点灯を指示する制御コマンドを出力し、前
述した遊技盤裏面の払出球通路の上流に設置されている
球切れスイッチ１８７（図３参照）が遊技球を検出しな
くなると球切れランプ５２の点灯を指示する制御コマン
ドを出力する。ランプ制御基板３５において、各制御コ
マンドは、入力バッファ回路３５５Ａ，３５５Ｂを介し
てランプ制御用ＣＰＵ３５１に入力する。ランプ制御用
ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球
ランプ５１および球切れランプ５２を点灯／消灯する。
なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５
１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００８２】入力バッファ回路３５５Ａ，３５５Ｂとし
て、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４
０，７４ＨＣ１４が用いられる。入力バッファ回路３５
５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５
へ向かう方向にのみ信号を通過させることができる。従
って、ランプ制御基板３５側から主基板３１側に信号が
伝わる余地はない。たとえ、ランプ制御基板３５内の回
路に不正改造が加えられても、不正改造によって出力さ
れる信号がメイン基板３１側に伝わることはない。な
お、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノ
イズフィルタを設けてもよい。
【００８３】また、主基板３１において、出力ポート５
７０，５７３の外側にバッファ回路６２０，６３Ａが設
けられている。バッファ回路６２０，６３Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、ランプ制御基板７０から主基板３１に信号が与え
られる可能性がある信号ラインをさらに確実になくすこ
とができる。なお、バッファ回路６２０，６３Ａの出力
側にノイズフィルタを設けてもよい。
【００８４】図１１は、主基板３１における音制御コマ
ンドの信号送信部分および音制御基板７０の構成例を示
すブロック図である。この実施の形態では、遊技進行に
応じて、遊技領域７の外側に設けられているスピーカ２
７の音声出力を指示するための音制御コマンドが、主基
板３１から音制御基板７０に出力される。
【００８５】図１１に示すように、音制御コマンドは、
基本回路５３におけるＩ／Ｏポート部５７の出力ポート
（出力ポート０，４）５７０，５７４から出力される。
出力ポート（出力ポート４）５７４からは８ビットのコ
マンドデータが出力され、出力ポート５７０からは割込
信号およびストローブ信号（ＳＴＢ信号）が出力され
る。割込信号は、音制御用ＣＰＵ７０１の割込端子に入
力される。また、ＳＴＢ信号は、Ｉ／Ｏポートに入力さ
れる。音制御基板７０において、主基板３１からの各信
号は、入力バッファ回路７０５Ａ，７０５Ｂを介して音
制御用ＣＰＵ７０１に入力する。なお、音制御用ＣＰＵ
７０１がＩ／Ｏポートを内蔵していない場合には、入力
バッファ回路７０５Ａ，７０５Ｂと音制御用ＣＰＵ７０
１との間に、Ｉ／Ｏポートが設けられる。
【００８６】そして、例えばディジタルシグナルプロセ
ッサによる音声合成回路７０２は、音制御用ＣＰＵ７０
１の指示に応じた音声や効果音を発生し音量切替回路７
０３に出力する。音量切替回路７０３は、音制御用ＣＰ
Ｕ７０１の出力レベルを、設定されている音量に応じた
レベルにして音量増幅回路７０４に出力する。音量増幅
回路７０４は、増幅した音声信号をスピーカ２７に出力
する。
【００８７】入力バッファ回路７０５Ａ，７０５Ｂとし
て、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４
０，７４ＨＣ１４が用いられる。入力バッファ回路７０
５Ａ，７０５Ｂは、主基板３１から音制御基板７０へ向
かう方向にのみ信号を通過させることができる。よっ
て、音制御基板７０側から主基板３１側に信号が伝わる
余地はない。従って、音制御基板７０内の回路に不正改
造が加えられても、不正改造によって出力される信号が
主基板３１側に伝わることはない。なお、入力バッファ
回路７０５Ａ，７０５Ｂの入力側にノイズフィルタを設
けてもよい。
【００８８】また、主基板３１において、出力ポート５
７０，５７４の外側にバッファ回路６２０，６７Ａが設
けられている。バッファ回路６２０，６７Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、音制御基板７０から主基板３１に信号が与えられ
る可能性がある信号ラインをさらに確実になくすことが
できる。なお、バッファ回路６２０，６７Ａの出力側に
ノイズフィルタを設けてもよい。
【００８９】図１２は、払出制御基板３７および球払出
装置９７の構成要素などの払出に関連する構成要素を示
すブロック図である。図１２に示すように、満タンスイ
ッチ４８からの検出信号は、中継基板７１を介して主基
板３１のＩ／Ｏポート部５７に入力される。また、球切
れスイッチ１８７からの検出信号も、中継基板７２およ
び中継基板７１を介して主基板３１のＩ／Ｏポート部５
７に入力される。
【００９０】主基板３１のＣＰＵ５６は、球切れスイッ
チ１８７からの検出信号が球切れ状態を示しているか、
または、満タンスイッチ４８からの検出信号が満タン状
態を示していると、払出を停止すべき状態であることを
指示する払出制御コマンドを送出する。払出を停止すべ
き状態であることを指示する払出制御コマンドを受信す
ると、払出制御基板３７の払出制御用ＣＰＵ３７１は球
払出処理を停止する。
【００９１】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号は、中継基板７２および中継基板７１を介
して主基板３１のＩ／Ｏポート部５７に入力されるとと
もに、中継基板７２を介して払出制御基板３７の入力ポ
ート３７２ｂに入力される。賞球カウントスイッチ３０
１Ａは、球払出装置９７の払出機構部分に設けられ、実
際に払い出された賞球払出球を検出する。
【００９２】入賞があると、払出制御基板３７には、主
基板３１の出力ポート（ポート０，１）５７０，５７１
から賞球個数を示す払出制御コマンドが入力される。出
力ポート（出力ポート１）５７１は８ビットのコマンド
データを出力し、出力ポート５７０からは割込信号およ
びストローブ信号（ＳＴＢ信号）が出力される。割込信
号は、入力バッファ回路３７３Ｂを介して払出制御用Ｃ
ＰＵ３７１の割込端子に入力される。また、ＳＴＢ信号
は、Ｉ／Ｏポート３７２ｂに入力される。払出制御用Ｃ
ＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御
コマンドを入力し、払出制御コマンドに応じて球払出装
置９７を駆動して賞球払出を行う。なお、この実施の形
態では、払出制御用ＣＰＵ３７１は、１チップマイクロ
コンピュータであり、少なくともＲＡＭが内蔵されてい
る。
【００９３】また、主基板３１において、出力ポート５
７０，５７１の外側にバッファ回路６２０，６８Ａが設
けられている。バッファ回路６２０，６８Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、払出制御基板３７から主基板３１に信号が与えら
れる可能性がある信号ラインをさらに確実になくすこと
ができる。なお、バッファ回路６２０，６８Ａの出力側
にノイズフィルタを設けてもよい。
【００９４】払出制御用ＣＰＵ３７１は、出力ポート３
７２ｃを介して、貸し球数を示す球貸し個数信号をター
ミナル基板１６０に出力する。さらに、出力ポート３７
２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号
を出力する。
【００９５】さらに、払出制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して、球貸しカウントス
イッチ３０１Ｂ、および払出モータ２８９の回転位置を
検出するための払出モータ位置センサ２９６からの検出
信号が入力される。球貸しカウントスイッチ３０１Ｂ
は、球払出装置９７の払出機構部分に設けられ、実際に
払い出された貸し球を検出する。払出制御基板３７から
の払出モータ２８９への駆動信号は、出力ポート３７２
ｃおよび中継基板７２を介して球払出装置９７の払出機
構部分における払出モータ２８９に伝えられ、振分ソレ
ノイド３１０への駆動信号は、出力ポート３７２ｅおよ
び中継基板７２を介して球払出装置９７の払出機構部分
における振分ソレノイド３１０に伝えられる。また、ク
リアスイッチ９２１の出力も、入力ポート３７２ｂに入
力される。
【００９６】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。残高表
示基板７４には、打球供給皿３の近傍に設けられている
度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが
接続される。
【００９７】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が払出制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が払出制御基板３７を介して
与えられる。カードユニット５０と払出制御基板３７の
間では、接続信号（ＶＬ信号）、ユニット操作信号（Ｂ
ＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し
完了信号（ＥＸＳ信号）およびパチンコ機動作信号（Ｐ
ＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３
７２ｅを介してやりとりされる。
【００９８】パチンコ遊技機１の電源が投入されると、
払出制御基板３７の払出制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。また、カード
ユニット制御用マイクロコンピュータは、ＶＬ信号を出
力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状
態により接続状態／未接続状態を判定する。カードユニ
ット５０においてカードが受け付けられ、球貸しスイッ
チが操作され球貸しスイッチ信号が入力されると、カー
ドユニット制御用マイクロコンピュータは、払出制御基
板３７にＢＲＤＹ信号を出力する。この時点から所定の
遅延時間が経過すると、カードユニット制御用マイクロ
コンピュータは、払出制御基板３７にＢＲＱ信号を出力
する。
【００９９】そして、払出制御基板３７の払出制御用Ｃ
ＰＵ３７１は、カードユニット５０に対するＥＸＳ信号
を立ち上げ、カードユニット５０からのＢＲＱ信号の立
ち下がりを検出すると、払出モータ２８９を駆動し、所
定個の貸し球を遊技者に払い出す。このとき、振分ソレ
ノイド３１０は駆動状態とされている。すなわち、球振
分部材３１１を球貸し側に向ける。そして、払出が完了
したら、払出制御用ＣＰＵ３７１は、カードユニット５
０に対するＥＸＳ信号を立ち下げる。その後、カードユ
ニット５０からのＢＲＤＹ信号がオン状態でなければ、
賞球払出制御を実行する。
【０１００】以上のように、カードユニット５０からの
信号は全て払出制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。また、カードユニッ
ト５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板
３７から供給される。
【０１０１】この実施の形態では、電源基板９１０から
払出制御基板３７に対して電源断信号も入力される。電
源断信号は、払出制御用ＣＰＵ３７１のマスク不能割込
（ＮＭＩ）端子に入力される。さらに、払出制御基板３
７に存在するＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよ
い。）の少なくとも一部は、電源基板９１０において作
成されるバックアップ電源によって、バックアップされ
ている。すなわち、遊技機に対する電力供給が停止して
も、所定期間は、ＲＡＭの少なくとも一部の内容は保存
される。ただし、この実施の形態では、ＲＡＭは全てバ
ックアップ電源によってバックアップされている。
【０１０２】なお、この実施の形態では、カードユニッ
ト５０が遊技機とは別体として遊技機に隣接して設置さ
れている場合を例にするが、カードユニット５０は遊技
機と一体化されていてもよい。また、コイン投入に応じ
てその金額に応じた遊技球が貸し出されるような場合で
も本発明を適用できる。
【０１０３】図１３は、電源基板９１０の一構成例を示
すブロック図である。電源基板９１０は、主基板３１、
図柄制御基板８０、音制御基板７０、ランプ制御基板３
５および払出制御基板３７等の電気部品制御基板と独立
して設置され、遊技機内の各電気部品制御基板および機
構部品が使用する電圧を生成する。この例では、ＡＣ２
４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１
２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ
電源すなわち記憶保持手段となるコンデンサ９１６は、
ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源の
ラインから充電される。なお、ＶSLは、整流回路９１２
において、整流素子でＡＣ２４Ｖを整流昇圧することに
よって生成される。ＶSLは、ソレノイド駆動電源とな
る。
【０１０４】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、１つまたは複数のコンバータＩ
Ｃ９２２（図１３では１つのみを示す。）を有し、ＶSL
にもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成し
てコネクタ９１５に出力する。コンバータＩＣ９２２の
入力側には、比較的大容量のコンデンサ９２３が接続さ
れている。従って、外部からの遊技機に対する電力供給
が停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直
流電圧は、比較的緩やかに低下する。コネクタ９１５は
例えば中継基板に接続され、中継基板から各電気部品制
御基板および機構部品に必要な電圧の電力が供給され
る。
【０１０５】ただし、電源基板９１０に各電気部品制御
基板に至る各コネクタを設け、電源基板９１０から、中
継基板を介さずにそれぞれの基板に至る各電圧を供給す
るようにしてもよい。また、図１３には１つのコネクタ
９１５が代表して示されているが、コネクタは、各電気
部品制御基板対応に設けられている。
【０１０６】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が停止した
ときの電気部品制御基板のバックアップＲＡＭ（電源バ
ックアップされているＲＡＭすなわち電力供給停止時に
も記憶内容保持状態となりうる変動データ記憶手段）に
対して記憶状態を保持できるように電力を供給するバッ
クアップ電源となる。また、＋５Ｖラインとバックアッ
プ＋５Ｖラインとの間に、逆流防止用のダイオード９１
７が挿入される。なお、この実施の形態では、バックア
ップ用の＋５Ｖは、主基板３１および払出制御基板３７
に供給される。
【０１０７】また、電源基板９１０には、電源監視回路
（電源監視手段）としての電源監視用ＩＣ９０２が搭載
されている。電源監視用ＩＣ９０２は、ＶSL電圧を導入
し、ＶSL電圧を監視することによって遊技機への電力供
給停止の発生を検出する。具体的には、ＶSL電圧が所定
値（この例では＋２２Ｖ）以下になったら、電力供給の
停止が生ずるとして電源断信号を出力する。なお、監視
対象の電源電圧は、各電気部品制御基板に搭載されてい
る回路素子の電源電圧（この例では＋５Ｖ）よりも高い
電圧であることが好ましい。この例では、交流から直流
に変換された直後の電圧であるＶSLが用いられている。
電源監視用ＩＣ９０２からの電源断信号は、主基板３１
や払出制御基板３７等に供給される。
【０１０８】電源監視用ＩＣ９０２が電力供給の停止を
検知するための所定値は、通常時の電圧より低いが、各
電気部品制御基板上のＣＰＵが暫くの間動作しうる程度
の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ
等の回路素子を駆動するための電圧（この例では＋５
Ｖ）よりも高く、また、交流から直流に変換された直後
の電圧を監視するように構成されているので、ＣＰＵが
必要とする電圧に対して監視範囲を広げることができ
る。従って、より精密な監視を行うことができる。さら
に、監視電圧としてＶSL（＋３０Ｖ）を用いる場合に
は、遊技機の各種スイッチに供給される電圧が＋１２Ｖ
であることから、電源瞬断時のスイッチオン誤検出の防
止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視
すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち
始める以前の段階でそれの低下を検出できる。
【０１０９】＋１２Ｖ電源の電圧が低下するとスイッチ
出力がオン状態を呈するようになるが、＋１２Ｖより早
く低下する＋３０Ｖ電源電圧を監視して電力供給の停止
を認識すれば、スイッチ出力がオン状態を呈する前に電
力供給回復待ちの状態に入ってスイッチ出力を検出しな
い状態となることができる。
【０１１０】また、電源監視用ＩＣ９０２は、電気部品
制御基板とは別個の電源基板９１０に搭載されているの
で、電源監視回路から複数の電気部品制御基板に電源断
信号を供給することができる。電源断信号を必要とする
電気部品制御基板が幾つあっても電源監視手段は１つ設
けられていればよいので、各電気部品制御基板における
各電気部品制御手段が後述する復旧制御を行っても、遊
技機のコストはさほど上昇しない。
【０１１１】なお、図１３に示された構成では、電源監
視用ＩＣ９０２の検出信号（電源断信号）は、バッファ
回路９１８，９１９を介してそれぞれの電気部品制御基
板（例えば主基板３１と払出制御基板３７）に伝達され
るが、例えば、１つの検出信号を中継基板に伝達し、中
継基板から各電気部品制御基板に同じ信号を分配する構
成でもよい。また、電源断信号を必要とする基板数に応
じたバッファ回路を設けてもよい。さらに、主基板３１
と払出制御基板３７とに出力される電源断信号につい
て、電源断信号を出力することになる電源監視回路の監
視電圧を異ならせてもよい。
【０１１２】図１４は、主基板３１におけるＣＰＵ５６
周りの一構成例を示すブロック図である。図１４に示す
ように、電源基板９１０の電源監視回路からの電源断信
号がバッファ回路９００を介して、ＣＰＵ５６のマスク
不能割込端子（ＸＮＭＩ端子）に接続されている。従っ
て、ＣＰＵ５６は、マスク不能割込（ＮＭＩ）処理によ
って遊技機への電力供給の停止の発生を確認することが
できる。なお、バッファ回路９００から出力される信号
は電源監視回路９１０からの検出信号と実質的に変わら
ないので（増幅を受けたのみ）、以下、バッファ回路９
００から出力される信号を検出信号またはＮＭＩ信号と
呼ぶことがある。
【０１１３】図１４には、システムリセット回路６５も
示されている。システムリセット回路６５におけるリセ
ットＩＣ６５１は、電源投入時に、外付けのコンデンサ
の容量で決まる所定時間だけ出力をローレベルとし、所
定時間が経過すると出力をハイレベルにする。すなわ
ち、リセット信号をハイレベルに立ち上げてＣＰＵ５６
を動作可能状態にする。また、リセットＩＣ６５１は、
電源基板９１０の電源監視回路が監視する電源電圧と等
しい電源電圧であるＶSLの電源電圧を監視して電圧値が
所定値（電源監視回路が電源断信号を出力する電源電圧
値よりも低い値）以下になると出力をローレベルにす
る。従って、ＣＰＵ５６は、電源監視回路からの電源断
信号に応じて所定の電力供給停止時処理を行った後、シ
ステムリセットされる。
【０１１４】図１４に示すように、リセットＩＣ６５１
からのリセット信号は、ＮＡＮＤ回路９４７に入力され
るとともに、反転回路（ＮＯＴ回路）９４４を介してカ
ウンタＩＣ９４１のクリア端子に入力される。カウンタ
ＩＣ９４１は、クリア端子への入力がローレベルになる
と、発振器９４３からのクロック信号をカウントする。
そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９
４５，９４６を介してＮＡＮＤ回路９４７に入力され
る。また、カウンタＩＣ９４１のＱ６出力は、フリップ
フロップ（ＦＦ）９４２のクロック端子に入力される。
フリップフロップ９４２のＤ入力はハイレベルに固定さ
れ、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力され
る。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９
４７の出力がＮＯＴ回路９４８を介して導入される。そ
して、ＯＲ回路９４９の出力が、リセット信号としてＣ
ＰＵ５６のリセット端子に接続されている。このような
構成によれば、電源投入時に、ＣＰＵ５６のリセット端
子に２回のリセット信号（ローレベル信号）が与えられ
るので、ＣＰＵ５６は、確実に動作を開始する。
【０１１５】また、図１４に示す例では、リセットＩＣ
６５１のＣＫ端子にはＣＰＵ５６の出力ポートから、あ
る時間間隔で信号が供給される。その信号が途絶えて所
定期間（ウォッチドッグタイマのタイムアウト時間）以
上信号の入力がない状態になると、リセットＩＣ６５１
は、リセット信号のレベルを一旦リセットレベルにす
る。図１４では、ＣＰＵ５６からリセットＩＣ６５１に
対する信号は内蔵出力ポートから出力される例が示され
ているが、その信号は、外付けの出力ポートから出力さ
れるようにしてもよい。
【０１１６】また、ＣＰＵ５６がウォッチドッグ機能を
内蔵しウォッチドッグタイマのタイムアウトによって内
部的にＣＰＵ５６にリセットがかかるようなＣＰＵであ
り、その機能を利用している場合には、リセットＩＣ６
５１のＣＫ端子に信号を与えるような構成を用いなくて
もよい。
【０１１７】そして、例えば、電源基板９１０の電源監
視回路の検出電圧（電源断信号を出力することになる電
圧）を＋２２Ｖとし、リセット信号をローレベルにする
ための検出電圧を＋９Ｖとする。そのように構成した場
合には、電源監視回路とシステムリセット回路６５と
が、同一の電源ＶSLの電圧を監視するので、電圧監視回
路が電源断信号を出力するタイミングとシステムリセッ
ト回路６５がシステムリセット信号を出力するタイミン
グの差を所望の所定期間に確実に設定することができ
る。所望の所定期間とは、電源監視回路からの電源断信
号に応じて電力供給停止時処理を開始してから電力供給
停止時処理が確実に完了するまでの期間である。なお、
電源監視回路とシステムリセット回路６５とが監視する
電源の電圧は異なっていてもよい。
【０１１８】ＣＰＵ５６等の駆動電源である＋５Ｖ電源
から電力が供給されていない間、ＲＡＭの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電力供給が停止し
ても内容は保存される。そして、＋５Ｖ電源が復旧する
と、システムリセット回路６５からリセット信号が発せ
られるので、ＣＰＵ５６は、通常の動作状態に復旧す
る。そのとき、必要なデータがバックアップＲＡＭに保
存されているので、停電等からの復旧時に停電等の発生
時の遊技状態に復旧させることができる。
【０１１９】なお、図１４に示す構成では、電源投入時
にＣＰＵ５６のリセット端子に２回のリセット信号（ロ
ーレベルがリセットレベル）が与えられるが、リセット
信号の立ち上がりタイミングが１回しかなくても確実に
リセット解除されるＣＰＵを使用する場合には、符号９
４１〜９４９で示された回路素子は不要である。その場
合、リセットＩＣ６５１の出力がそのままＣＰＵ５６の
リセット端子に接続される。
【０１２０】なお、この実施の形態で用いられるＣＰＵ
５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウン
タ回路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜
ＰＢ３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポ
ートを有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７の
ポートは、入力／出力いずれにも設定できる。
【０１２１】図１５および図１６は、この実施の形態に
おける出力ポートの割り当て例を示す説明図である。図
１５に示すように、出力ポート０は各電気部品制御基板
に送出される制御コマンドの割込信号およびＳＴＢ信号
の出力ポートである。また、払出制御基板３７に送出さ
れる払出制御コマンドの８ビットのデータは出力ポート
１から出力され、図柄制御基板８０に送出される表示制
御コマンドの８ビットのデータは出力ポート２から出力
され、ランプ制御基板３５に送出されるランプ制御コマ
ンドの８ビットのデータは出力ポート３から出力され
る。そして、図１６に示すように、音制御基板７０に送
出される音制御コマンドの８ビットのデータは出力ポー
ト４から出力される。
【０１２２】また、出力ポート５から、情報出力回路６
４を介して情報端子板３４やターミナル基板１６０に至
る各種情報出力用信号すなわち制御に関わる情報の出力
データが出力される。そして、出力ポート６から、可変
入賞球装置１５を開閉するためのソレノイド１６、大入
賞口の開閉板２０を開閉するためのソレノイド２１、お
よび大入賞口内の経路を切り換えるためのソレノイド２
１Ａに対する駆動信号が出力される。
【０１２３】図１５および図１６に示すように、払出制
御基板３７、図柄制御基板８０、ランプ制御基板３５お
よび音制御基板７０に対して出力される各割込信号およ
びＳＴＢ信号を出力する出力ポート（出力ポート０）
と、コマンドデータである払出制御信号ＣＤ０〜ＣＤ
７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ
０〜ＣＤ７および音制御信号ＣＤ０〜ＣＤ７を出力する
出力ポート（出力ポート１〜４）とは、別ポートであ
る。
【０１２４】従って、割込信号およびＳＴＢ信号を出力
する際に、誤って払出制御信号ＣＤ０〜ＣＤ７、表示制
御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７
および音制御信号ＣＤ０〜ＣＤ７を変化させてしまう可
能性が低減する。また、払出制御信号ＣＤ０〜ＣＤ７、
表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜
ＣＤ７または音制御信号ＣＤ０〜ＣＤ７を出力する際
に、誤って割込信号およびＳＴＢ信号を変化させてしま
う可能性が低減する。その結果、主基板３１の遊技制御
手段から各電気部品制御基板に対するコマンドは、より
確実に送出されることになる。さらに、各割込信号およ
びＳＴＢ信号は、全て出力ポート０から出力されるよう
に構成されているので、遊技制御手段の割込信号および
ＳＴＢ信号出力処理の負担が軽減される。
【０１２５】図１７は、この実施の形態における入力ポ
ートのビット割り当てを示す説明図である。図１７に示
すように、入力ポート０のビット０〜７には、それぞ
れ、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、
始動口スイッチ１４ａ、カウントスイッチ２３、Ｖ入賞
スイッチ２２、ゲートスイッチ３２ａの検出信号が入力
される。また、入力ポート１のビット０〜４には、それ
ぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ
４８、球切れスイッチ１８７の検出信号、カウントスイ
ッチ短絡信号およびクリアスイッチ９２１の検出信号が
入力される。なお、各スイッチからの検出信号は、スイ
ッチ回路５８において論理反転されている。このよう
に、クリアスイッチ９２１の検出信号すなわち初期化操
作手段の操作入力は、遊技球を検出するためのスイッチ
の検出信号が入力される入力ポート（８ビット構成の入
力部）と同一の入力ポートにおけるビット（入力ポート
回路）に入力されている。
【０１２６】なお、この実施の形態では、出力ポートお
よび入力ポートとして、外付けのものが使用されている
が、ＣＰＵ５６に内蔵されているＰＩＯを用いてもよ
い。
【０１２７】次に遊技機の動作について説明する。図１
８は、主基板３１における遊技制御手段（ＣＰＵ５６お
よびＲＯＭ，ＲＡＭ等の周辺回路）がプログラムに従っ
て実行するメイン処理を示すフローチャートである。遊
技機に対して電源が投入され、リセット端子の入力レベ
ルがハイレベルになると、ＣＰＵ５６は、ステップＳ１
以降のメイン処理を開始する。メイン処理において、Ｃ
ＰＵ５６は、まず、必要な初期設定を行う。
【０１２８】初期設定処理において、ＣＰＵ５６は、ま
ず、割込禁止に設定する（ステップＳ１）。次に、割込
モードを割込モード２に設定し（ステップＳ２）、スタ
ックポインタにスタックポインタ指定アドレスを設定す
る（ステップＳ３）。そして、内蔵デバイスレジスタの
初期化を行う（ステップＳ４）。また、内蔵デバイス
（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）お
よびＰＩＯ（パラレル入出力ポート）の初期化（ステッ
プＳ５）を行った後、ウォッチドッグクリア処理（ステ
ップＳ６）を行って、ＲＡＭをアクセス可能状態に設定
する（ステップＳ７）。ステップＳ６では、ＣＰＵ５６
がウォッチドッグ機能を内蔵し、それを利用している場
合には、ウォッチドッグ機能の初期化およびタイマクリ
ア処理が行われる。
【０１２９】この実施の形態で用いられるＣＰＵ５６
は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回
路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の
外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３
と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。
【０１３０】この実施の形態で用いられているＣＰＵ５
６には、マスク可能な割込のモードとして以下の３種類
のモードが用意されている。なお、マスク可能な割込が
発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設
定するとともに、プログラムカウンタの内容をスタック
にセーブする。
【０１３１】割込モード０：割込要求を行った内蔵デバ
イスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３
バイト）をＣＰＵの内部データバス上に送出する。よっ
て、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまた
はＣＡＬＬ命令で指定されるアドレスの命令を実行す
る。リセット時に、ＣＰＵ５６は自動的に割込モード０
になる。よって、割込モード１または割込モード２に設
定したい場合には、初期設定処理において、割込モード
１または割込モード２に設定するための処理を行う必要
がある。
【０１３２】割込モード１：割込が受け付けられると、
常に００３８（Ｈ）番地に飛ぶモードである。
【０１３３】割込モード２：ＣＰＵ５６の特定レジスタ
（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力
する割込ベクタ（１バイト：最下位ビット０）から合成
されるアドレスが、割込番地を示すモードである。すな
わち、割込番地は、上位アドレスが特定レジスタの値と
され下位アドレスが割込ベクタとされた２バイトで示さ
れるアドレスである。従って、任意の（飛び飛びではあ
るが）偶数番地に割込処理を設置することができる。各
内蔵デバイスは割込要求を行うときに割込ベクタを送出
する機能を有している。
【０１３４】よって、割込モード２に設定されると、各
内蔵デバイスからの割込要求を容易に処理することが可
能になり、また、プログラムにおける任意の位置に割込
処理を設置することが可能になる。さらに、割込モード
１とは異なり、割込発生要因毎のそれぞれの割込処理を
用意しておくことも容易である。上述したように、この
実施の形態では、初期設定処理のステップＳ２におい
て、ＣＰＵ５６は割込モード２に設定される。
【０１３５】次いで、ＣＰＵ５６は、入力ポート１を介
して入力されるクリアスイッチ９２１の出力信号の状態
を１回だけ確認する（ステップＳ８）。その確認におい
てオンを検出した場合には、ＣＰＵ５６は、通常の初期
化処理を実行する（ステップＳ１２〜ステップＳ１
６）。クリアスイッチ９２１がオンである場合（押下さ
れている場合）には、ローレベルのクリアスイッチ信号
が出力されている。なお、入力ポート１では、クリアス
イッチ信号のオン状態はハイレベルである（図１５参
照）。また、例えば、遊技店員は、クリアスイッチ９２
１をオン状態にしながら遊技機に対する電力供給を開始
することによって、容易に初期化処理を実行させること
ができる。すなわち、ＲＡＭクリア等を行うことができ
る。
【０１３６】クリアスイッチ９２１がオンの状態でない
場合には、遊技機への電力供給が停止したときにバック
アップＲＡＭ領域のデータ保護処理（例えばパリティデ
ータの付加等の電力供給停止時処理）が行われたか否か
確認する（ステップＳ９）。この実施の形態では、電力
供給の停止が生じた場合には、バックアップＲＡＭ領域
のデータを保護するための処理が行われている。そのよ
うな保護処理が行われていた場合をバックアップありと
する。そのような保護処理が行われていないことを確認
したら、ＣＰＵ５６は初期化処理を実行する。
【０１３７】この実施の形態では、バックアップＲＡＭ
領域にバックアップデータがあるか否かは、電力供給停
止時処理においてバックアップＲＡＭ領域に設定される
バックアップフラグの状態によって確認される。例え
ば、バックアップフラグ領域に「５５（Ｈ）」が設定さ
れていればバックアップあり（オン状態）を意味し、
「５５（Ｈ）」以外の値が設定されていればバックアッ
プなし（オフ状態）を意味する。
【０１３８】バックアップありを確認したら、ＣＰＵ５
６は、バックアップＲＡＭ領域のデータチェック（この
例ではパリティチェック）を行う（ステップＳ１０）。
この実施の形態では、クリアデータ（００）をチェック
サムデータエリアにセットし、チェックサム算出開始ア
ドレスをポインタにセットする。また、チェックサムの
対象となるデータ数に対応するチェックサム算出回数を
セットする。そして、チェックサムデータエリアの内容
とポインタが指すＲＡＭ領域の内容との排他的論理和を
演算する。演算結果をチェックサムデータエリアにスト
アするとともに、ポインタの値を１増やし、チェックサ
ム算出回数の値を１減算する。以上の処理が、チェック
サム算出回数の値が０になるまで繰り返される。チェッ
クサム算出回数の値が０になったら、ＣＰＵ５６は、チ
ェックサムデータエリアの内容の各ビットの値を反転
し、反転後のデータをチェックサムとする。
【０１３９】電力供給停止時処理において、上記の処理
と同様の処理によってチェックサムが算出され、チェッ
クサムはバックアップＲＡＭ領域に保存されている。ス
テップＳ９では、算出したチェックサムと保存されてい
るチェックサムとを比較する。不測の停電等の電力供給
停止が生じた後に復旧した場合には、バックアップＲＡ
Ｍ領域のデータは保存されているはずであるから、チェ
ック結果（比較結果）は正常（一致）になる。チェック
結果が正常でないということは、バックアップＲＡＭ領
域のデータが、電力供給停止時のデータとは異なってい
ることを意味する。そのような場合には、内部状態を電
力供給停止時の状態に戻すことができないので、電力供
給の停止からの復旧時でない電源投入時に実行される初
期化処理を実行する。
【０１４０】チェック結果が正常であれば、ＣＰＵ５６
は、遊技制御手段の内部状態と表示制御手段等の電気部
品制御手段の制御状態を電力供給停止時の状態に戻すた
めの遊技状態復旧処理を行う（ステップＳ１１）。そし
て、バックアップＲＡＭ領域に保存されていたＰＣ（プ
ログラムカウンタ）の退避値がＰＣに設定され、そのア
ドレスに復帰する。
【０１４１】このように、バックアップフラグとチェッ
クサム等のチェックデータとを用いてバックアップＲＡ
Ｍ領域のデータが保存されているか否かを確認すること
によって、遊技状態を電力供給停止時の状態に正確に戻
すことができる。すなわち、バックアップＲＡＭ領域の
データにもとづく状態復旧処理の確実性が向上する。な
お、この実施の形態では、バックアップフラグとチェッ
クデータとの双方を用いてバックアップＲＡＭ領域のデ
ータが保存されているか否かを確認しているが、いずれ
か一方のみを用いてもよい。すなわち、バックアップフ
ラグとチェックデータとのいずれかを、状態復旧処理を
実行するための契機としてもよい。
【０１４２】また、電力供給が開始された場合に、電力
供給が停止する前の制御状態に復旧させるか否かを決め
るための復旧条件が複数あり、復旧条件の全てが成立し
ていたら電力供給が停止する前の制御状態に復旧させ、
復旧条件のうち少なくとも１つが成立していなかったら
制御状態を初期化する初期化処理を行うように構成され
ている。従って、誤って復旧処理がなされ、誤った制御
がなされてしまうことが防止される。なお、この例で
は、復旧条件の成立は、クリアスイッチ９２１の押下が
なかった（クリアスイッチ９２１の操作信号がない）こ
と、バックアップフラグがオン状態であったこと（変動
データ記憶手段に電力供給停止前の制御状態に関する記
憶内容が記憶されていることを示すフラグがオン状態で
あること）、およびパリティチェックの結果が正常であ
ったことである。
【０１４３】この実施の形態では、電力供給停止時処理
を実行したことを示すフラグとして１バイトデータであ
るバックアップフラグを用いたが、電力供給停止時処理
を実行したことを示すフラグであればどのような形態の
フラグを用いてもよい。また、そのようなフラグは複数
あってもよい。
【０１４４】初期化処理では、ＣＰＵ５６は、まず、Ｒ
ＡＭクリア処理を行う（ステップＳ１２）。また、所定
の作業領域（例えば、普通図柄判定用乱数カウンタ、普
通図柄判定用バッファ、特別図柄左中右図柄バッファ、
特別図柄プロセスフラグ、払出コマンド格納ポインタ、
賞球中フラグ、球切れフラグ、払出停止フラグなど制御
状態に応じて選択的に処理を行うためのフラグ）に初期
値を設定する作業領域設定処理を行う（ステップＳ１
２）。さらに、球払出装置９７からの払出が可能である
ことを指示する払出許可状態指定コマンド（以下、払出
可能状態指定コマンドという。）を払出制御基板３７に
対して送信する処理を行う（ステップＳ１３）。また、
他のサブ基板（ランプ制御基板３５、音制御基板７０、
図柄制御基板８０）を初期化するための初期化コマンド
を各サブ基板に送信する処理を実行する（ステップＳ１
４）。初期化コマンドとして、可変表示装置９に表示さ
れる初期図柄を示すコマンド（図柄制御基板８０に対し
て）や賞球ランプ５１および球切れランプ５２の消灯を
指示するコマンド（ランプ制御基板３５に対して）等が
ある。
【０１４５】初期化処理では、払出制御基板３７に対し
て常に払出可能状態指定コマンドが送信される。仮に、
遊技機の状態が球払出装置９７からの払出が可能でない
状態であったとしても、直後に実行される遊技制御処理
において、その旨が検出され、払出が可能でない状態で
あることを指示する払出禁止状態指定コマンド（以下、
払出停止状態指定コマンドという。）が送信されるので
問題はない。
【０１４６】そして、４ｍｓ毎に定期的にタイマ割込が
かかるようにＣＰＵ５６に設けられているＣＴＣのレジ
スタの設定が行われる（ステップＳ１６）。すなわち、
初期値として例えば４ｍｓに相当する値が所定のレジス
タ（時間定数レジスタ）に設定される。
【０１４７】以上のように、この実施の形態では、ＣＰ
Ｕ５６がクリアスイッチ９２１がオンであることを検出
した場合には、バックアップＲＡＭにデータが保存され
ているか否かに関わらず初期化処理（ステップＳ１２〜
Ｓ１６）が実行されるので、遊技店の側で強制的に遊技
制御手段を初期化することができる。すなわち、ソフト
ウェア的に遊技制御手段の初期化が実現される。また、
クリアスイッチ９２１がオンでなくても、バックアップ
フラグとチェックサム等のチェックデータとを用いてソ
フトウェア的に遊技制御手段の初期化を行うことができ
るので、電力供給が復旧したときに、誤った遊技状態が
復元されてしまうことが防止される。
【０１４８】また、クリアスイッチ９２１がオンである
ことを検出しない場合に、バックアップＲＡＭにデータ
が正しく保存されていないことを確認したら、ＣＰＵ５
６は、初期化処理（ステップＳ１２〜Ｓ１６）を実行す
る。従って、ＣＰＵ５６は、初期化操作手段に対する操
作がなされなくても、所定の初期化条件が成立した場合
には（この例では、ステップＳ９またはＳ１０で
「Ｎ」）、変動データ記憶手段の記憶内容を初期化す
る。
【０１４９】初期化処理の実行（ステップＳ１２〜Ｓ１
６）が完了すると、メイン処理で、割込許可状態とし
（ステップＳ１７）、ステップＳ２０〜Ｓ３２のループ
処理に移行する。
【０１５０】ループ処理において、ＣＰＵ５６は、ま
ず、ウォッチドッグクリア処理を実行する（ステップＳ
２０）。ステップＳ２０では、ＣＰＵ５６がウォッチド
ッグ機能を内蔵し、それを利用している場合には、内蔵
されているウォッチドッグタイマにタイマクリアするた
めのデータを書き込む処理が行われる。また、図１４に
例示したように、リセットＩＣ６５１に信号を与えるこ
とによってウォッチドッグ機能を実現している場合に
は、１パルスの信号を出力する。
【０１５１】次いで、ＣＰＵ５６は、スイッチ処理を行
う（ステップＳ２１）。この実施の形態では、後述する
ように、タイマ割込処理において、入力ポートのデータ
が所定のＲＡＭ領域に保存されている。ステップＳ２１
のスイッチ処理では、そのＲＡＭ領域を介して、ゲート
スイッチ３２ａ、始動口スイッチ１４ａ、カウントスイ
ッチ２３および入賞口スイッチ２９ａ，３０ａ，３３
ａ，３９ａ等のスイッチの検出信号を認識し、それらの
状態判定を行う。
【０１５２】次いで、パチンコ遊技機１の内部に備えら
れている自己診断機能によって種々の異常診断処理が行
われ、その結果に応じて必要ならば警報が発せられる
（エラー処理：ステップＳ２２）。
【０１５３】次に、ＣＰＵ５６は、割込禁止にした後
（ステップＳ２３）、表示用乱数更新処理（ステップＳ
２４）および初期値用乱数更新処理（ステップＳ２５）
を実行する。表示用乱数更新処理および初期値用乱数更
新処理の実行が終了すると割込許可状態にする（ステッ
プＳ２６）。表示用乱数更新処理および初期値用乱数更
新処理が実行されるときには割込禁止状態になっている
ので、それらの乱数更新処理が実行されている最中に後
述するタイマ割込が生じ割込処理で乱数更新処理が実行
され、カウント値に矛盾が生じてしまうことが防止され
る。
【０１５４】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２７）。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機１を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う（ステッ
プＳ２８）。普通図柄プロセス処理では、普通図柄表示
器１０の表示状態を所定の順序で制御するための普通図
柄プロセスフラグに従って該当する処理が選び出されて
実行される。そして、普通図柄プロセスフラグの値は、
遊技状態に応じて各処理中に更新される。
【０１５５】次いで、ＣＰＵ５６は、表示制御コマンド
等を送信する処理を行う（コマンド制御処理：ステップ
Ｓ２９）。なお、コマンド制御処理は、特別図柄プロセ
ス処理や普通図柄プロセス処理において実行されるよう
に構成してもよい。
【０１５６】さらに、ＣＰＵ５６は、例えばホール管理
用コンピュータに供給される大当り情報、始動情報、確
率変動情報などのデータを出力する情報出力処理を行う
（ステップＳ３０）。
【０１５７】また、ＣＰＵ５６は、所定の条件が成立し
たときにソレノイド回路５９に駆動指令を行うための制
御を行う（ステップＳ３１）。可変入賞球装置１５また
は開閉板２０を開状態または閉状態としたり、大入賞口
内の遊技球通路を切り替えたりするために、ソレノイド
回路５９は、駆動指令に応じてソレノイド１６，２１，
２１Ａを駆動する。
【０１５８】そして、ＣＰＵ５６は、始動口スイッチ１
４ａ、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ
およびカウントスイッチ２３の検出信号にもとづく賞球
個数の設定などを行う賞球処理を実行する（ステップＳ
３２）。具体的には、タイマ割込処理において入力ポー
トのデータが設定されたＲＡＭ領域を介して、始動口ス
イッチ１４ａ、入賞口スイッチ２９ａ，３０ａ，３３
ａ，３９ａおよびカウントスイッチ２３がオンしたこと
を認識したら、払出制御基板３７に賞球個数を示す払出
制御コマンドを出力するための制御を行う。払出制御基
板３７に搭載されている払出制御用ＣＰＵ３７１は、賞
球個数を示す払出制御コマンドに応じて球払出装置９７
を駆動する。その後、ステップＳ２０に戻る。
【０１５９】なお、この実施の形態では、メイン処理の
ループ処理において遊技制御処理（ステップＳ２１〜Ｓ
３１）が実行されているが、遊技制御処理はタイマ割込
処理において実行されるようにしてもよい。
【０１６０】図２０は、ＲＡＭ領域の一部を示す説明図
である。図２０に示すように、ＲＡＭ５５には、出力ポ
ート０出力内容記憶領域〜出力ポート６出力内容記憶領
域がある。出力ポート０出力内容記憶領域〜出力ポート
６出力内容記憶領域は、それぞれ、出力ポート０〜出力
ポート６に出力される内容を記憶する領域であり、出力
ポート０出力内容記憶領域〜出力ポート６出力内容記憶
領域のそれぞれのビット構成は、出力ポート０〜出力ポ
ート６のビット構成と同一である。
【０１６１】図２１は、ＣＰＵ５６が実行する特別図柄
プロセス処理のプログラムの一例を示すフローチャート
である。図２１に示す特別図柄プロセス処理は、図１９
のフローチャートにおけるステップＳ２７の具体的な処
理である。ＣＰＵ５６は、特別図柄プロセス処理を行う
際に、変動短縮タイマ減算処理（ステップＳ３１０）お
よび始動口スイッチ通過確認処理（ステップＳ３１１）
を行った後に、内部状態（この例では特別図柄プロセス
フラグ）に応じて、ステップＳ３００〜Ｓ３０９のうち
のいずれかの処理を行う。
【０１６２】変動短縮タイマ減算処理は、始動記憶（始
動口スイッチ１４ａがオンしたことの記憶）の記憶可能
最大数に対応した個数設けられている変動短縮タイマを
減算する処理である。そして、後述する特別図柄大当り
判定処理（ステップＳ３０１）において、例えば、変動
短縮タイマの値が０になっていて、かつ、低確率状態
（通常状態）では始動記憶数が始動記憶の最大値、確変
状態では始動記憶数が「２」以上であれば、図柄の変動
パターンとして変動時間が短縮されたパターンを用いる
ことに決定される。また、始動口スイッチ通過確認処理
は、始動口スイッチ１４ａがオンしたときに所定の各乱
数値を取得して記憶する処理である。
【０１６３】ステップＳ３００〜Ｓ３０９において、以
下のような処理が行われる。
【０１６４】特別図柄通常処理（ステップＳ３００）：
始動記憶数を確認し、始動記憶数が０でなければ、ステ
ップＳ３０１に移行するように特別図柄プロセスフラグ
の値を変更する。
【０１６５】特別図柄大当り判定処理（ステップＳ３０
１）：始動入賞があったときに記憶された各種乱数を格
納するバッファ等の内容をシフトする。シフトの結果、
押し出されたバッファの内容にもとづいて大当りとする
か否かを決定する。なお、バッファは、始動入賞の記憶
可能最大数だけ用意されている。また、シフトによって
押し出されたバッファの内容は、最も前に生じた始動入
賞に応じた内容である。そして、大当りとすることに決
定した場合には、大当りフラグをセットする。その後、
ステップＳ３０２に移行するように特別図柄プロセスフ
ラグの値を変更する。
【０１６６】停止図柄設定処理（ステップＳ３０２）：
特別図柄の可変表示の表示結果である左右中図柄の停止
図柄を決定する。そして、ステップＳ３０３に移行する
ように特別図柄プロセスフラグの値を変更する。
【０１６７】変動パターン設定処理（ステップＳ３０
３）：特別図柄の可変表示のパターンすなわち可変表示
パターン（変動パターン）を決定する。そして、決定さ
れた変動パターンおよび停止図柄等を通知するための表
示制御コマンドを図柄制御基板８０等に対して出力する
ための処理を行う。その後、ステップＳ３０４に移行す
るように特別図柄プロセスフラグの値を変更する。
【０１６８】特別図柄変動処理（ステップＳ３０４）：
変動パターンに応じて決められている変動時間が経過し
たか否か確認する。経過していれば、ステップＳ３０５
に移行するように特別図柄プロセスフラグの値を変更す
る。
【０１６９】特別図柄図柄停止処理（ステップＳ３０
５）：一定時間（例えば１．０００秒）が経過した後、
大当りとすることに決定されている場合には、ステップ
Ｓ３０６に移行するように特別図柄プロセスフラグの値
を変更する。そうでなければ、ステップＳ３００に移行
するように特別図柄プロセスフラグの値を変更する。
【０１７０】大入賞口開放前処理（ステップＳ３０
６）：大入賞口を開放する制御を開始する。具体的に
は、カウンタやフラグを初期化するとともに、ソレノイ
ド５４を駆動して大入賞口を開放する。そして、ステッ
プＳ３０７に移行するように特別図柄プロセスフラグの
値を変更する。
【０１７１】大入賞口開放中処理（ステップＳ３０
７）：大入賞口の閉成条件の成立を確認する処理等を行
う。大入賞口の閉成条件が成立したら、ステップＳ３０
８に移行するように特別図柄プロセスフラグの値を変更
する。
【０１７２】特定領域有効時間処理（ステップＳ３０
８）：Ｖ入賞スイッチ２２の通過の有無を監視して、大
当り遊技状態継続条件の成立を確認する処理を行う。大
当り遊技状態継続の条件が成立し、かつ、まだ残りラウ
ンドがある場合には、ステップＳ３０７に移行するよう
に特別図柄プロセスフラグの値を変更する。また、所定
の有効時間内に大当り遊技状態継続条件が成立しなかっ
た場合、または、全てのラウンドを終えた場合には、ス
テップＳ３０９に移行するように特別図柄プロセスフラ
グの値を変更する。
【０１７３】大当り終了処理（ステップＳ３０９）：大
当り遊技状態が終了したことを遊技者に報知するための
表示をランプ制御手段等に行わせる制御を行う。そし
て、ステップＳ３００に移行するように特別図柄プロセ
スフラグの値を変更する。
【０１７４】図２２は、図１９に示された遊技制御処理
において実行される普通図柄プロセス処理（ステップＳ
２８）を示すフローチャートである。普通図柄プロセス
処理では、ＣＰＵ５６は、ステップＳ７１のゲートスイ
ッチ処理を実行した後に、普通図柄プロセスフラグの値
に応じてステップＳ７２〜Ｓ７６に示された処理のうち
のいずれかの処理を実行する。
【０１７５】ゲートスイッチ処理では、普通図柄変動開
始の条件となるゲート３２の打球通過にもとづくゲート
スイッチ３２ａのオンを検出する。ゲートスイッチ３２
ａがオンしていたら、普通図柄始動記憶が最大値（この
例では「４」）に達しているか否か確認する。達してい
なければ、普通図柄始動記憶の値を＋１する。なお、普
通図柄始動記憶の値が変化すると、その旨を表示制御手
段に伝達するための表示制御コマンド等が図柄制御基板
８０等に送信される。そして、ＣＰＵ５６は、普通図柄
当り判定用乱数の値を抽出し、その値を記憶する。な
お、普通図柄始動記憶は、バックアップＲＡＭに形成さ
れている。
【０１７６】ステップＳ７２の普通図柄変動待ち処理で
は、ＣＰＵ５６は、普通図柄始動記憶の値が０以外であ
れば、普通図柄プロセスフラグの値を更新する。普通図
柄始動記憶の値が０であれば何もしない。
【０１７７】ステップＳ７３の普通図柄判定処理では、
ＣＰＵ５６は、普通図柄始動記憶数＝１に対応する乱数
値格納エリアに格納されている値を読み出すとともに、
普通図柄始動記憶の値を１減らし、かつ、各乱数値格納
エリアの値をシフトする。すなわち、普通図柄始動記憶
数＝ｎ（ｎ＝２，３，４）に対応する乱数値格納エリア
に格納されている値を、普通図柄始動記憶数＝ｎ−１に
対応する乱数値格納エリアに格納する。そして、ＣＰＵ
５６は、抽出されている普通図柄当り判定用乱数の値に
もとづいて当り／はずれを決定する。
【０１７８】また、普通図柄の停止図柄を図柄制御基板
８０に通知するために、停止図柄を示す表示制御コマン
ドを送信するための制御を行う。具体的には、所定の格
納領域（ＲＡＭ）に停止図柄を示す表示制御コマンドを
格納し、コマンド送出要求のためのデータをセットす
る。そのデータは、遊技制御処理におけるコマンド制御
処理（ステップＳ２９）で参照される。あるいは、停止
図柄を示す表示制御コマンドが格納されているコマンド
送信テーブル（ＲＯＭ）のアドレスを、コマンド制御処
理において認識可能に指定する。次いで、普通図柄変動
開始を示す表示制御コマンドを送信するための制御を行
う。具体的には、所定の格納領域（ＲＡＭ）に普通図柄
変動開始を示す表示制御コマンドを格納し、コマンド送
出要求のためのデータをセットする。あるいは、普通図
柄変動開始を示す表示制御コマンドが格納されているコ
マンド送信テーブル（ＲＯＭ）のアドレスを指定する。
【０１７９】そして、普通図柄変動時間タイマをスター
トする。例えば、高確率時には、普通図柄変動時間タイ
マに５．１秒に相当する値を設定する。低確率時には、
普通図柄変動時間タイマに２９．２秒に相当する値を設
定する。また、普通図柄プロセスフラグを普通図柄変動
処理を示す値に更新する。
【０１８０】普通図柄の変動制御は、図柄制御基板８０
に搭載されている表示制御手段（表示制御用ＣＰＵ１０
１等）によって実行される。表示制御手段は、普通図柄
変動開始を示す表示制御コマンドを受信したら普通図柄
の変動を開始する。そして、後述する普通図柄変動停止
を示す表示制御コマンドを受信したら普通図柄の変動を
停止し、通知されている停止図柄を表示する。
【０１８１】ステップＳ７４の普通図柄変動処理では、
普通図柄変動時間タイマがタイムアウトしたか否か確認
する。タイムアウトしていたら、普通図柄プロセスフラ
グを普通図柄停止処理を示す値に更新する。
【０１８２】ステップＳ７５の普通図柄停止処理では普
通図柄変動停止を示す表示制御コマンドを送信するため
の制御を行う。そして、当りとすることに決定されてい
るときには、普通電動役物当りフラグを設定すると共
に、普通図柄プロセスフラグを始動入賞口開閉処理を示
す値に更新する。始動入賞口開閉処理では、所定回数だ
け所定期間始動入賞口（可変入賞球装置１５）を開放す
る制御が行われる。また、はずれとすることに決定され
ているときには、普通図柄プロセスフラグを普通図柄変
動待ち処理を示す値に更新する。
【０１８３】なお、始動入賞口開閉処理で用いられる開
放パターンは、例えば、低確率時には、可変入賞球装置
１５が１回だけ０．２秒間開放するようなパターンであ
る。また、高確率時には、可変入賞球装置１５が１．１
５秒間開放した後４．４秒の閉成期間をおいて再度１．
１５秒間開放するようなパターンである。可変入賞球装
置１５は、開放パターンに従って開閉制御される。な
お、この実施の形態では、普通電動役物としての可変入
賞球装置１５は、始動入賞口１４を開閉するための電動
役物と兼用されている。
【０１８４】図２３は、この実施の形態における主基板
３１から他の各電気部品制御基板（サブ基板）に送信さ
れる制御コマンド（払出制御コマンド、表示制御コマン
ド、ランプ制御コマンド、音制御コマンド）の送出形態
を示すタイミング図である。この例では、制御コマンド
のコマンドデータは１バイトで構成されている。
【０１８５】図２３に示すように、主基板３１（メイ
ン）からコマンドデータが出力された後、割込信号およ
びＳＴＢ信号がオン状態になる。このように、遊技制御
手段は、コマンドデータの出力に関連して、データ出力
中信号（この例ではＳＴＢ信号）の出力タイミングと同
タイミングで、コマンドデータの電気部品制御手段への
入力を指示するための指示信号としての割込信号を出力
する。
【０１８６】その後、メインからの割込信号はオフ状態
になり、サブ基板の電気部品制御手段がコマンド受信処
理を完了した後のタイミングで、メインからのＳＴＢ信
号はオフ状態になる。
【０１８７】図２４は、表示制御コマンドを送信するた
めのコマンド制御処理の一例を示すフローチャートであ
る。表示制御コマンドを送信するためのコマンド制御処
理は、例えば、図１９に示されたフローチャートにおけ
るステップＳ２９において実行される。表示制御コマン
ドを送信するためのコマンド制御処理において、ＣＰＵ
５６は、出力ポート２出力内容記憶領域に、送出すべき
表示制御コマンドのコマンドデータを書き込む（ステッ
プＳ３３１）。そして、表示制御コマンド送出要求フラ
グをセットする（ステップＳ３３２）。なお、ステップ
Ｓ３３１では出力ポート２出力内容記憶領域ではなくバ
ックアップＲＡＭにおける他の領域にコマンドデータを
書き込み、実際にコマンドデータが出力ポート２に出力
されるときに、出力ポート２出力内容記憶領域にコマン
ドデータを書き込むように構成してもよい。
【０１８８】なお、表示制御コマンドを出力ポートに出
力する処理は、後述するタイマ割込処理において実行さ
れる。また、表示制御コマンドを送信するためのコマン
ド制御処理は、図１９におけるループ処理で実行されて
いるので、同一処理が繰り返し実行されないように、図
２４に示す処理は、前の表示制御コマンドの送信が完了
したことを確認してから実行されるようにプログラム構
成されていることが好ましい。
【０１８９】図２５は、払出制御コマンドを送信するた
めのコマンド制御処理の一例を示すフローチャートであ
る。払出制御コマンドを送信するためのコマンド制御処
理は、例えば、図１９に示されたフローチャートにおけ
るステップＳ３２の賞球処理において実行される。払出
制御コマンドを送信するためのコマンド制御処理におい
て、ＣＰＵ５６は、出力ポート１出力内容記憶領域に、
送出すべき払出制御コマンドのコマンドデータを書き込
む（ステップＳ３３５）。そして、払出制御コマンド送
出要求フラグをセットする（ステップＳ３３６）。な
お、ステップＳ３３５では出力ポート１出力内容記憶領
域ではなくバックアップＲＡＭにおける他の領域にコマ
ンドデータを書き込み、実際にコマンドデータが出力ポ
ート１に出力されるときに、出力ポート１出力内容記憶
領域にコマンドデータを書き込むように構成してもよ
い。
【０１９０】例えば、賞球払出数を指定するための払出
制御コマンドとして、０１（Ｈ）〜０Ｆ（Ｈ）のいずれ
かが用いられる。従って、１個〜１５個の賞球払出数を
指定することができる。また、払出制御状態を指定する
ための払出制御コマンドとして、０１（Ｈ）〜０Ｆ
（Ｈ）以外の１バイトのデータが用いられる。例えば、
払出禁止を指定する場合には１１（Ｈ）が用いられ、払
出禁止解除を指定する場合には１２（Ｈ）が用いられ
る。あるいは、払出禁止／払出禁止解除の原因毎に払出
制御コマンドを定義してもよい。例えば、球切れ（補給
球不足）の場合にはＦ０（Ｈ）、その解除の場合にはＦ
１（Ｈ）、下皿満タンの場合にはＦ２（Ｈ）、その解除
の場合にはＦ３（Ｈ）のようにしてもよい。さらに、１
バイトのうちの上位の４ビットを指示の種類を示すデー
タとし、下位の４ビットを具体的内容を示すデータとし
てもよい。例えば、上位４ビットが００００であれば賞
球払出数を指示することとし下位４ビットで賞球数を示
すようにする。また、上位４ビットが０００１であれば
払出禁止／払出禁止解除を指示することにしてもよい。
【０１９１】図２６は、タイマ割込処理を示すフローチ
ャートである。タイマ割込処理において、ＣＰＵ５６
は、レジスタの退避処理を行った後（ステップＳ１０
０）、ポート入力処理（ステップＳ１０１）、ポート出
力処理（ステップＳ１０２）およびタイマ更新処理（ス
テップＳ１０３）を行う。そして、レジスタの復旧処理
を行い（ステップＳ１０４）、割込許可状態にして（ス
テップＳ１０５）、処理を終了する。
【０１９２】ステップＳ１０１のポート入力処理は、入
力ポートのデータを読み出して、読み出したデータを所
定のＲＡＭ領域に書き込む処理である。遊技制御処理
（図１９に示されたループ処理）では、ＲＡＭ領域の内
容にもとづいて入力ポートの入力状態を認識する。ステ
ップＳ１０２のポート出力処理は、出力ポート１出力内
容記憶領域〜出力ポート６出力内容記憶領域の内容を出
力ポート１〜６に出力するとともに、制御コマンドが各
サブ基板における電気部品制御手段に受信可能なように
割込信号およびＳＴＢ信号を制御する処理である。ステ
ップＳ１０３のタイマ更新処理は、遊技制御処理におい
て用いられている各種タイマの値を減算する処理であ
る。例えば、遊技制御処理では、タイマに計測時間に相
当した値をタイマにセットし、タイマの値が０になった
らタイムアウトしたと認識する。
【０１９３】遊技制御手段は、メイン処理とタイマ割込
処理とを協働させて遊技の制御を進行している。すなわ
ち、遊技制御手段は、所定の制御周期毎に発生する割込
に関連して遊技の制御を実行している。
【０１９４】図２７は、ポート出力処理（ステップＳ１
０２）の構成例を示すフローチャートである。ポート出
力処理において、ＣＰＵ５６は、出力ポート５出力内容
記憶領域のデータを出力ポート５（図１６参照）に出力
する（ステップＳ３４１）。また、出力ポート６出力内
容記憶領域のデータを出力ポート６（図１６参照）に出
力する（ステップＳ３４２）。なお、出力ポート５出力
内容記憶領域および、出力ポート６出力内容記憶領域に
は、遊技制御処理（図１９に示されたループ処理）にお
いて、出力ポートの各ビットのオン／オフに応じたデー
タが設定されている。例えば、出力ポート５出力内容記
憶領域のビット０〜２は、遊技制御処理におけるソレノ
イド処理（ステップＳ３１）でオン／オフ（セット／リ
セット）される。
【０１９５】次いで、ＣＰＵ５６は、制御コマンド（払
出制御コマンド、表示制御コマンド、ランプ制御コマン
ド、音制御コマンド）を送信するための制御（ステップ
Ｓ３４３〜Ｓ３５３）を行う。まず、制御コマンド送出
要求フラグ（払出制御コマンド送出要求フラグ、表示制
御コマンド送出要求フラグ、ランプ制御コマンド送出要
求フラグまたは音制御コマンド送出要求フラグ）がセッ
トされているか否か確認する（ステップＳ３４３）。い
ずれの制御コマンド送出要求フラグもセットされていな
い場合には、何もせずリターンする。
【０１９６】いずれかの制御コマンド送出要求フラグが
セットされている場合には、その制御コマンド送出要求
フラグに対応したポート出力内容記憶領域（出力ポート
１出力内容記憶領域〜出力ポート４出力内容記憶領域の
いずれか）のデータを、対応する出力ポート（出力ポー
ト１〜出力ポート４のいずれか）に出力する（ステップ
Ｓ３４４）。例えば、払出制御コマンド送出要求フラグ
がセットされていた場合には、出力ポート１出力内容記
憶領域のデータを出力ポート１（図１５参照）に出力す
る。このタイミングは、図２３におけるａ区間の開始時
に相当する。
【０１９７】次に、ＣＰＵ５６は、出力ポート０の、デ
ータを出力した出力ポート（出力ポート１〜出力ポート
４のいずれか）に対応した出力ポート０の割込信号のビ
ット（ビット０〜３のいずれか）と、出力ポート０のＳ
ＴＢ信号のビット（ビット４〜７のいずれか）とに
「１」を出力する（ステップＳ３４５）。例えば、ステ
ップＳ３４４において出力ポート１出力内容記憶領域の
データを出力ポート１に出力した場合には、出力ポート
０のビット０（払出制御信号用割込信号）とビット４
（払出制御信号用ＳＴＢ信号）とに「１」を出力する。
このタイミングは、図２３におけるｂ区間の開始時に相
当する。なお、ステップＳ３４４とＳ３４５との間に、
ディレイ時間をおいてもよい。
【０１９８】そして、対応する制御コマンド送出要求フ
ラグをクリアする（ステップＳ３４６）。例えば、ステ
ップＳ３４４において出力ポート１出力内容記憶領域の
データを出力ポート１に出力した場合には、払出制御コ
マンド送出要求フラグをクリアする。また、出力ポート
０の出力状態を出力ポート０出力内容記憶領域にコピー
しておく（ステップＳ３４７）。
【０１９９】次いで、図２３におけるｂ区間とｃ区間の
時間の合計に相当する時間だけ待ってから（ステップＳ
３４８）、データを出力した出力ポート（出力ポート１
〜出力ポート４のいずれか）に対応した出力ポート０の
割込信号のビット（ビット０〜３のいずれか）を「０」
にする（ステップＳ３４９）。例えば、ステップＳ３４
４において出力ポート１出力内容記憶領域のデータを出
力ポート１に出力した場合には、出力ポート０のビット
０（払出制御信号用割込信号）に「０」を出力する。ま
た、出力ポート０の出力状態を出力ポート０出力内容記
憶領域にコピーしておく（ステップＳ３５０）。このタ
イミングは、図２３におけるｄ区間の開始時に相当す
る。なお、ｂ区間は、主基板３１が割込信号を出力して
からサブ基板において割込が受け付けられるまでの遅れ
時間に相当する。
【０２００】さらに、図２３におけるｄ区間とｅ区間の
時間の合計に相当する時間だけ待ってから（ステップＳ
３５１）、データを出力した出力ポート（出力ポート１
〜出力ポート４のいずれか）に対応した出力ポート０の
ＳＴＢ信号のビット（ビット４〜７のいずれか）を
「０」にする（ステップＳ３５２）。例えば、ステップ
Ｓ３４４において出力ポート１出力内容記憶領域のデー
タを出力ポート１に出力した場合には、出力ポート０の
ビット４（払出制御信号用ＳＴＢ信号）に「０」を出力
する。また、出力ポート０の出力状態を出力ポート０出
力内容記憶領域にコピーしておく（ステップＳ３５
３）。このタイミングは、図２３におけるｅ区間の終了
時に相当する。
【０２０１】なお、ステップＳ３４３において、制御コ
マンド送出要求フラグ（払出制御コマンド送出要求フラ
グ、表示制御コマンド送出要求フラグ、ランプ制御コマ
ンド送出要求フラグまたは音制御コマンド送出要求フラ
グ）がリセット状態であった場合には、リセット状態で
あった制御コマンド送出要求フラグに対応したポート出
力内容記憶領域（出力ポート１出力内容記憶領域〜出力
ポート４出力内容記憶領域のいずれか）に、所定のデー
タ（例えばクリアデータとしての００（Ｈ）やクリアデ
ータ以外のＦＦ（Ｈ））を設定するとともに、対応する
出力ポート（出力ポート１〜出力ポート４のいずれか）
に、同じ値を出力するようにしてもよい。すなわち、制
御期間（この例では４ｍｓ）内に制御コマンドの送出制
御を実行しない場合には、ポート出力内容記憶領域の内
容を所定の内容としてもよい。
【０２０２】また、タイマ割込処理は４ｍｓ毎に実行さ
れるので、図２７に示されたポート出力処理も４ｍｓに
１回しか実行されない。従って、各電気部品制御基板に
は、主基板３１から、１回の制御期間（この例では４ｍ
ｓ）において高々１つの制御コマンドしか出力されな
い。
【０２０３】以上のようにして、図２３に示されたよう
なタイミングで、制御コマンドがサブ基板に送出され
る。なお、タイマ割込がかかったときに、複数種類の制
御コマンド送出要求フラグがオンしていたときには、例
えば、あらかじめ決められている優先順位に従って、い
ずれかの制御コマンド送出要求フラグについてステップ
Ｓ３４４〜Ｓ３５３の処理が実行される。
【０２０４】このように、この実施の形態では、制御コ
マンドのコマンドデータを出力するときに、ポート出力
内容記憶領域のデータを出力ポートに出力する。そし
て、ポート出力内容記憶領域のデータは、電力供給が停
止しても所定期間はその内容が保存されるバックアップ
ＲＡＭに設定される。上述したように、メイン処理では
ポート出力内容記憶領域ではなくバックアップＲＡＭに
おける他の領域にコマンドデータを書き込み、実際にコ
マンドデータが出力ポートに出力されるときに、ポート
出力内容記憶領域にコマンドデータを書き込むように構
成した場合には、出力ポートにコマンドデータを出力す
るときに、ポート出力内容記憶領域に、出力ポートに出
力したコマンドデータが設定される。
【０２０５】図２８は、遊技状態復旧処理の一例を示す
フローチャートである。遊技状態復旧処理において、Ｃ
ＰＵ５６は、まず、スタックポインタの復旧処理を行う
（ステップＳ８１）。スタックポインタの値は、後で詳
述する電力供給停止時処理において、所定のＲＡＭエリ
ア（電源バックアップされているバックアップＲＡＭ領
域）に退避している。よって、ステップＳ８１では、そ
のＲＡＭエリアの値をスタックポインタに設定すること
によって復旧させる。なお、復旧されたスタックポイン
タが指す領域（すなわちスタック領域）には、電力供給
が停止したときのレジスタ値やプログラムカウンタ（Ｐ
Ｃ）の値が退避している。
【０２０６】そして、ＣＰＵ５６は、ＣＴＣやＰＩＯな
どの内蔵デバイスの初期設定を行い、また、スタック領
域から各種レジスタの退避値を読み出して、各種レジス
タに設定する（ステップＳ９１）。すなわち、レジスタ
復元処理を行う。ここで、ＲＡＭアクセス許可状態に設
定する処理も行う。さらに、バックアップフラグをクリ
アする（ステップＳ９２）すなわち、前回の電力供給停
止時に所定の記憶保護処理を行うための電力供給停止時
処理が実行されたことを示すフラグをリセットする。ま
た、パリティフラグがオンしていない場合には割込許可
状態にする（ステップＳ９３，Ｓ９４）。最後に、ＡＦ
レジスタ（アキュミュレータとフラグのレジスタ）をス
タック領域から復元する（ステップＳ９５）。
【０２０７】さらに、保存されていた出力ポート１〜４
出力内容記憶領域（払出制御信号、表示制御信号、ラン
プ制御信号および音制御信号のコマンドデータを記憶す
る領域）の内容を出力ポート１〜４に出力するととも
に、保存されていた出力ポート０出力内容記憶領域（各
制御コマンドに関する割込信号とＳＴＢ信号の出力状態
を記憶する領域）の内容を出力ポート０に出力する（ス
テップＳ９６）。
【０２０８】そして、ＲＥＴ命令が実行されるのである
が、ここでのリターン先は、遊技状態復旧処理をコール
した部分ではない。なぜなら、ステップＳ８１において
スタックポインタの復旧処理がなされ、復旧されたスタ
ックポインタが指すスタック領域に格納されているリタ
ーンアドレスは、プログラムにおける前回の電力供給停
止時にＮＭＩが発生したアドレスである。従って、ステ
ップＳ９５の次のＲＥＴ命令によって、電力供給停止時
にＮＭＩが発生したアドレスにリターンする。すなわ
ち、スタック領域に退避されていたアドレスにもとづい
て復旧制御が実行されている。
【０２０９】遊技状態復旧処理において、以上のような
処理が行われることによって、電力供給が停止したとき
に（具体的にはマスク不能割込がかかって電力供給停止
時処理を行っていたときに）、図２３に示されたａ〜ｅ
区間のいずれかの制御を行っていた場合でも、それぞれ
の制御に復旧する。また、ステップＳ９６の処理によっ
て、制御コマンドに関連する出力ポートの状態も完全に
復元される。従って、例えば、ａ区間の状態に復旧した
場合には、制御コマンドのコマンドデータが出力ポート
に出力された状態で、電力供給が停止したときの制御状
態に復旧することができる。この場合、電力供給が停止
したときの制御状態は、制御コマンドのコマンドデータ
を出力した後、割込信号およびＳＴＢ信号を出力する前
の状態である（図２７におけるステップＳ３４４の処理
完了後、ステップＳ３４５の処理開始前）。よって、制
御状態が復旧することによってステップＳ３４５の処理
が開始され、割込信号およびＳＴＢ信号が出力ポートに
出力される。
【０２１０】このように、遊技制御手段は、コマンドデ
ータを出力した後にコマンドデータの取り込み（電気部
品制御手段への入力）を指示するための信号（この例で
は割込信号およびＳＴＢ信号）を出力するまでの間に電
力供給が停止した場合には、電力供給が再開されたとき
に、コマンドデータに関する出力ポートの状態を復旧さ
せた後、コマンドデータの取り込みを指示するための信
号を出力するように構成されている。
【０２１１】図２９は、電源基板９１０からの電源断信
号に応じて実行されるマスク不能割込処理（電力供給停
止時処理）の処理例を示すフローチャートである。ＣＰ
Ｕ５６のＸＮＭＩ端子にローレベルからハイレベルへの
変化が生じてマスク不能割込が発生すると、ＣＰＵ５６
に内蔵されている割込制御機構は、マスク不能割込発生
時に実行されていたプログラムのアドレス（具体的には
実行完了後の次のアドレス）をスタックポインタが指す
スタック領域に退避させるとともに、スタックポインタ
の値を増やす。すなわち、スタックポインタの値がスタ
ック領域の次のアドレスを指すように更新する。なお、
この実施の形態では、ＸＮＭＩ端子にローレベルからハ
イレベルへの変化が生ずると割込が生ずるが、他の態様
のレベル変化に応じて割込が発生するマイクロコンピュ
ータを用いても、以下のような制御を実行することがで
きる。
【０２１２】電力供給停止時処理において、ＣＰＵ５６
は、ＡＦレジスタ（アキュミュレータとフラグのレジス
タ）をバックアップＲＡＭ領域のスタック領域に退避さ
せる（ステップＳ４５１）。また、割込フラグをパリテ
ィフラグにコピーする（ステップＳ４５２）。パリティ
フラグはバックアップＲＡＭ領域に形成されている。割
込フラグは、割込許可状態であるのか割込禁止状態であ
るのかを示すフラグであって、ＣＰＵ５６が内蔵する制
御レジスタ中にある。割込フラグのオン状態が割込禁止
状態であることを示す。上述したように、パリティフラ
グは遊技状態復旧処理で参照される。そして、遊技状態
復旧処理において、パリティフラグがオン状態であれ
ば、割込許可状態には設定されない。
【０２１３】また、ＢＣレジスタ、ＤＥレジスタ、ＨＬ
レジスタ、ＩＸレジスタおよびスタックポインタをバッ
クアップＲＡＭ領域のスタック領域に退避させる（ステ
ップＳ４５４〜Ｓ４５８）。なお、ステップＳ４５１〜
Ｓ４５８の処理は、電源監視手段の検出信号に応じて制
御状態を復旧させるために必要なデータを変動データ記
憶手段に保存させるためのデータ退避処理に相当する。
【０２１４】次に、バックアップあり指定値（この例で
は「５５Ｈ」）をバックアップフラグにストアする。バ
ックアップフラグはバックアップＲＡＭ領域に形成され
ている。次いで、パリティデータを作成する（ステップ
Ｓ４６０〜Ｓ４６７）。すなわち、まず、クリアデータ
（００）をチェックサムデータエリアにセットし（ステ
ップＳ４６０）、チェックサム算出開始アドレスをポイ
ンタにセットする（ステップＳ４６１）。また、チェッ
クサム算出回数をセットする（ステップＳ４６２）。
【０２１５】そして、チェックサムデータエリアの内容
とポインタが指すＲＡＭ領域の内容との排他的論理和を
演算する（ステップＳ４６３）。演算結果をチェックサ
ムデータエリアにストアするとともに（ステップＳ４６
４）、ポインタの値を１増やし（ステップＳ４６５）、
チェックサム算出回数の値を１減算する（ステップＳ４
６６）。ステップＳ４６３〜Ｓ４６６の処理が、チェッ
クサム算出回数の値が０になるまで繰り返される（ステ
ップＳ４６７）。
【０２１６】チェックサム算出回数の値が０になった
ら、ＣＰＵ５６は、チェックサムデータエリアの内容の
各ビットの値を反転する（ステップＳ４６８）。そし
て、反転後のデータをチェックサムデータエリアにスト
アする（ステップＳ４６９）。このデータが、電源投入
時にチェックされるパリティデータとなる。次いで、Ｒ
ＡＭアクセスレジスタにアクセス禁止値を設定する（ス
テップＳ４７０）。以後、内蔵ＲＡＭ５５のアクセスが
できなくなる。従って、電圧低下に伴ってプログラムの
暴走が生じても、ＲＡＭの記憶内容が破壊されるような
ことはない。
【０２１７】その後、ＣＰＵ５６は、待機状態（ループ
状態）に入る。従って、システムリセットされるまで、
何もしない状態になる。なお、ウォッチドッグタイマを
使用している場合には、ループ状態でウォッチドッグク
リア処理を行っていないので、ウォッチドッグタイマが
タイムアウトする。ただし、正常な電力供給停止時には
その前にシステムリセットがかかる。しかし、例えばノ
イズ等によってＮＭＩがかかった場合には、電力供給停
止時ではないのでシステムリセットがかからないが、ウ
ォッチドッグタイマのタイムアウトによってリセットが
かかり、ループから抜け出すことができる。
【０２１８】図３０は、この実施の形態におけるＲＡＭ
領域のアドレスマップを示す説明図である。図３０に示
すように、ＲＡＭ領域の先頭はバックアップフラグの領
域に割り当てられている。そして、最後部にチェックサ
ムバッファの領域が割り当てられている。なお、バック
アップフラグからチェックサムバッファまでの領域は作
業領域に相当し、チェックサムバッファ以降の領域にス
タック領域が設定されている。また、この実施の形態で
は、ＲＡＭ領域の全てが電源バックアップされている。
【０２１９】なお、図２０に示された出力ポート０出力
内容記憶領域〜出力ポート６出力内容記憶領域は、図３
０に示すコマンド制御用バッファの一部に相当する。
【０２２０】図３１は、チェックサム作成方法の一例を
説明するための説明図である。ただし、図３１に示す例
では、簡単のために、バックアップＲＡＭ領域のデータ
のサイズを３バイトとする。電源電圧低下にもとづく電
力供給停止時処理において、図３１に示すように、チェ
ックサムデータとして初期データ（この例では００
（Ｈ））が設定される。次に、「００（Ｈ）」と「Ｆ０
（Ｈ）」の排他的論理和がとられ、その結果と「１６
（Ｈ）」の排他的論理和がとられる。さらに、その結果
と「ＤＦ（Ｈ）」の排他的論理和がとられる。そして、
その結果（この例では「３９（Ｈ）」）を論理反転して
得られた値（この例では「Ｃ６（Ｈ）」）がチェックサ
ムバッファに設定される。
【０２２１】なお、図３１では、説明を容易にするため
に、論理反転前のデータ「３９（Ｈ）」がチェックサム
バッファに格納されている様子が示されている。なお、
初期データとしての００（Ｈ）はステップＳ４６０で設
定されるチェックサムデータに対するクリアデータに応
じた値であるが、実際には、００（Ｈ）との排他的論理
和は演算前と後とで値が変わらないので、００（Ｈ）と
の排他的論理和演算を行わなくてもよい。
【０２２２】この実施の形態では、チェックサムバッフ
ァは、バックアップＲＡＭ領域（変動データ記憶手段）
の最後のアドレスに格納されている。従って、例えば、
チェックサム作成方法のプログラムに誤りがないかどう
か確認する際に、容易にその確認を行うことができる。
ＲＡＭ領域の最終アドレスの値が正しいか否か確認すれ
ばよいからである。また、この実施の形態では、チェッ
クサム算出開始アドレスはバックアップフラグが設定さ
れるアドレスであり、チェックサム算出最終アドレスは
賞球制御用フラグ・バッファのうちの最後のアドレスで
ある（図３０参照）。従って、賞球制御用フラグ・バッ
ファの後、すなわち、バックアップＲＡＭ領域の最後の
アドレスをチェックサムバッファの領域にすれば、ＲＡ
Ｍ領域において無駄が生ずることはない。
【０２２３】なお、確認のしやすさやＲＡＭ領域の無駄
防止を考慮すると、バックアップＲＡＭ領域の最初のア
ドレスをチェックサムバッファの領域にしてもよい。
【０２２４】また、遊技機への電力供給開始時にはパリ
ティチェックＯＫか否かの判断が行われるが（図１８に
おけるステップＳ１０）、その判断では、電力供給停止
時処理におけるパリティデータの作成処理（ステップＳ
４６０〜Ｓ４６９）と同様の処理が行われ、処理結果す
なわち演算結果がチェックサムバッファの内容と一致し
たらパリティチェックＯＫと判定される。
【０２２５】なお、ここでは、バックアップＲＡＭ領域
の最後または最初のアドレスをチェックサムバッファの
領域にしたが、バックアップＲＡＭ領域の中途の領域に
チェックサムバッファの領域を割り当ててもよい。ま
た、この実施の形態では、作業領域のデータにもとづい
てチェックサムが生成されているが、スタック領域のデ
ータも含めてチェックサムを生成するようにしてもよ
い。
【０２２６】さらに、この実施の形態では、電力供給開
始時に、電力供給停止時処理における処理と同じ処理に
よってチェックサムを生成し、生成されたチェックサム
とバックアップＲＡＭに保存されていたチェックサムと
を比較したが、他の方法を用いてもよい。例えば、バッ
クアップＲＡＭに保存されていたチェックサムを初期値
として、電力供給停止時処理において演算対象となった
各データについて演算を行い、演算結果が所定値（例え
ば００（Ｈ））と一致したらパリティチェックＯＫと判
定するようにしてもよい。
【０２２７】また、チェックのためのチェックデータは
チェックサムに限られず、バックアップＲＡＭの内容が
正当に保存されているかを判定できるものであれば、他
のチェックデータを用いてもよいし、チェックデータは
複数あってもよい。その場合、各チェックデータのチェ
ック対象となるＲＡＭ領域が別であってもよい。すなわ
ち、ＲＡＭ領域における複数部分の各部分についてチェ
ックデータを作成するようにしてもよい。
【０２２８】図３２は、払出制御用ＣＰＵ３７１周りの
一構成例を示すブロック図である。図３２に示すよう
に、電源基板９１０の電源監視回路（電源監視手段）か
らの電源断信号が、バッファ回路９６０を介して払出制
御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端
子）に接続されている。従って、払出制御用ＣＰＵ３７
１は、マスク不能割込処理によって遊技機への電力供給
停止の発生を確認することができる。なお、バッファ回
路９６０から出力される信号は電源監視回路９１０から
の検出信号と実質的に変わらないので（増幅を受けたの
み）、以下、バッファ回路９６０から出力される信号を
検出信号またはＮＭＩ信号と呼ぶことがある。
【０２２９】払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ
２端子には、主基板３１からの払出制御用の割込信号が
接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号
が入力されると、払出制御用ＣＰＵ３７１に内蔵されて
いるタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダ
ウンカウントされる。そして、レジスタ値が０になると
割込が発生する。従って、タイマカウンタレジスタＣＬ
Ｋ／ＴＲＧ２の初期値を「１」に設定しておけば、割込
信号の入力に応じて割込が発生することになる。そし
て、払出制御用ＣＰＵ３７１は、割込が発生すると、コ
マンド受信割込処理を実行する。
【０２３０】払出制御基板３７には、システムリセット
回路９７５も搭載されているが、この実施の形態では、
システムリセット回路９７５におけるリセットＩＣ９７
６は、電源投入時に、外付けのコンデンサに容量で決ま
る所定時間だけ出力をローレベルとし、所定時間が経過
すると出力をハイレベルにする。また、リセットＩＣ９
７６は、ＶSLの電源電圧を監視して電圧値が所定値（例
えば＋９Ｖ）以下になると出力をローレベルにする。従
って、遊技機への電力供給停止時には、リセットＩＣ９
７６からの信号がローレベルになることによって払出制
御用ＣＰＵ３７１がシステムリセットされる。
【０２３１】リセットＩＣ９７６が電力供給停止を検知
するための所定値は、通常時の電圧より低いが、払出制
御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧であ
る。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３
７１が必要とする電圧（この例では＋５Ｖ）よりも高い
電圧を監視するように構成されているので、払出制御用
ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げ
ることができる。従って、より精密な監視を行うことが
できる。
【０２３２】＋５Ｖ電源から電力が供給されていない
間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも
一部は、電源基板から供給されるバックアップ電源がバ
ックアップ端子に接続されることによってバックアップ
され、停電等の遊技機に対する電力供給停止が発生して
も内容は保存される。そして、＋５Ｖ電源が復旧する
と、システムリセット回路９７５からリセット信号が発
せられるので、払出制御用ＣＰＵ３７１は、通常の動作
状態に復旧する。そのとき、必要なデータがバックアッ
プされているので、停電等からの復旧時には停電発生時
の払出制御状態に復旧させることができる。
【０２３３】なお、図３２に示された構成では、システ
ムリセット回路９７５は、電源投入時に、コンデンサの
容量で決まる期間のローレベルを出力し、その後ハイレ
ベルを出力する。すなわち、リセット解除タイミングは
１回だけである。しかし、図９に示された主基板３１の
場合と同様に、複数回のリセット解除タイミングが発生
するような回路構成を用いてもよい。
【０２３４】また、図３２に示す例では、リセットＩＣ
９７６のＣＫ端子には払出制御用ＣＰＵ３７１の出力ポ
ートから、ある時間間隔で信号が供給される。その信号
が途絶えて所定期間（ウォッチドッグタイマのタイムア
ウト時間）以上信号の入力がない状態になると、リセッ
トＩＣ９７６は、リセット信号のレベルを一旦リセット
レベルにする。図３２では、払出制御用ＣＰＵ３７１か
らリセットＩＣ９７６に対する信号は内蔵出力ポートか
ら出力される例が示されているが、その信号は、外付け
の出力ポートから出力されるようにしてもよい。
【０２３５】また、払出制御用ＣＰＵ３７１がウォッチ
ドッグ機能を内蔵しウォッチドッグタイマのタイムアウ
トによって内部的に払出制御用ＣＰＵ３７１にリセット
がかかるようなＣＰＵであり、その機能を利用している
場合には、リセットＩＣ９７６のＣＫ端子に信号を与え
るような構成を用いなくてもよい。
【０２３６】図３３は、この実施の形態における出力ポ
ートの割り当てを示す説明図である。図３３に示すよう
に、出力ポートＣ（アドレス００Ｈ）は、払出モータ２
８９に出力される駆動信号等の出力ポートである。ま
た、出力ポートＤ（アドレス０１Ｈ）は、７セグメント
ＬＥＤであるエラー表示ＬＥＤ３７４に出力される表示
制御信号の出力ポートである。そして、出力ポートＥ
（アドレス０２Ｈ）は、振分ソレノイド３１０に出力さ
れる駆動信号、およびカードユニット５０に対するＥＸ
Ｓ信号とＰＲＤＹ信号とを出力するための出力ポートで
ある。
【０２３７】図３４は、この実施の形態における入力ポ
ートのビット割り当てを示す説明図である。図３４に示
すように、入力ポートＡ（アドレス０６Ｈ）は、主基板
３１から送出された払出制御コマンドの８ビットの払出
制御信号を取り込むための入力ポートである。また、入
力ポートＢ（アドレス０７Ｈ）のビット０〜１には、そ
れぞれ、賞球カウントスイッチ３０１Ａおよび球貸しカ
ウントスイッチ３０１Ｂの検出信号が入力される。ビッ
ト２〜５には、カードユニット５０からのＢＲＤＹ信
号、ＢＲＱ信号、ＶＬ信号およびクリアスイッチ９２１
の検出信号が入力される。また、ビット７には、主基板
３１からの払出制御信号用ＳＴＢ信号が入力される。
【０２３８】なお、図１２に示すように、この実施の形
態では、出力ポートおよび入力ポートとして、外付けの
ものが使用されているが、払出制御用ＣＰＵ３７１に内
蔵されているＰＩＯを用いてもよい。
【０２３９】図３５は、払出制御手段（払出制御用ＣＰ
Ｕ３７１およびＲＯＭ，ＲＡＭ等の周辺回路）がプログ
ラムに従って実行するメイン処理を示すフローチャート
である。メイン処理では、払出制御用ＣＰＵ３７１は、
まず、必要な初期設定を行う。すなわち、払出制御用Ｃ
ＰＵ３７１は、まず、割込禁止に設定する（ステップＳ
７００）。次に、割込モードを割込モード２に設定し
（ステップＳ７０１）、スタックポインタにスタックポ
インタ指定アドレスを設定する（ステップＳ７０２）。
また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジス
タの初期化を行い（ステップＳ７０３）、ＣＴＣおよび
ＰＩＯの初期化（ステップＳ７０４）を行った後に、ウ
ォッチドッグクリア処理（ステップＳ７０５）を行っ
て、ＲＡＭをアクセス可能状態に設定する（ステップＳ
７０６）。ステップＳ６では、払出制御用ＣＰＵ３７１
がウォッチドッグ機能を内蔵し、それを利用している場
合には、ウォッチドッグ機能の初期化およびタイマクリ
ア処理が行われる。
【０２４０】この実施の形態では、内蔵ＣＴＣのうちの
一つのチャネルがタイマモードで使用される。従って、
ステップＳ７０３の内蔵デバイスレジスタの設定処理お
よびステップＳ７０４の処理において、使用するチャネ
ルをタイマモードに設定するためのレジスタ設定、割込
発生を許可するためのレジスタ設定および割込ベクタを
設定するためのレジスタ設定が行われる。そして、その
チャネルによる割込がタイマ割込として用いられる。タ
イマ割込を例えば１ｍｓ毎に発生させたい場合は、初期
値として１ｍｓに相当する値が所定のレジスタ（時間定
数レジスタ）に設定される。
【０２４１】なお、タイマモードに設定されたチャネル
（この実施の形態ではチャネル３）に設定される割込ベ
クタは、タイマ割込処理の先頭アドレスに相当するもの
である。具体的は、Ｉレジスタに設定された値と割込ベ
クタとでタイマ割込処理の先頭アドレスが特定される。
タイマ割込処理では、払出制御処理が実行される。
【０２４２】また、内蔵ＣＴＣのうちの他の一つのチャ
ネル（この実施の形態ではチャネル２）が、遊技制御手
段からの払出制御コマンド受信のための割込発生用のチ
ャネルとして用いられ、そのチャネルがカウンタモード
で使用される。従って、ステップＳ７０３の内蔵デバイ
スレジスタの設定処理およびステップＳ７０４の処理に
おいて、使用するチャネルをカウンタモードに設定する
ためのレジスタ設定、割込発生を許可するためのレジス
タ設定および割込ベクタを設定するためのレジスタ設定
が行われる。
【０２４３】カウンタモードに設定されたチャネル（チ
ャネル２）に設定される割込ベクタは、後述するコマン
ド受信割込処理の先頭アドレスに相当するものである。
具体的は、Ｉレジスタに設定された値と割込ベクタとで
コマンド受信割込処理の先頭アドレスが特定される。
【０２４４】この実施の形態では、払出制御用ＣＰＵ３
７１でも割込モード２が設定される。従って、内蔵ＣＴ
Ｃのカウントアップにもとづく割込処理を使用すること
ができる。また、ＣＴＣが送出した割込ベクタに応じた
割込処理開始アドレスを設定することができる。
【０２４５】ＣＴＣのチャネル２（ＣＨ２）のカウント
アップにもとづく割込は、上述したタイマカウンタレジ
スタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生
する割込である。従って、例えばステップＳ７０５にお
いて、特定レジスタとしてのタイマカウンタレジスタＣ
ＬＫ／ＴＲＧ２に初期値「１」が設定される。さらに、
ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりま
たは立ち下がりで特定レジスタとしてのタイマカウンタ
レジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるの
であるが、所定の特定レジスタの設定によって、立ち上
がり／立ち下がりの選択を行うことができる。この実施
の形態では、ＣＬＫ／ＴＲＧ２端子に入力される信号の
立ち上がりで、タイマカウンタレジスタＣＬＫ／ＴＲＧ
２のカウント値が−１されるような設定が行われる。
【０２４６】また、ＣＴＣのチャネル３（ＣＨ３）のカ
ウントアップにもとづく割込は、ＣＰＵの内部クロック
（システムクロック）をカウントダウンしてレジスタ値
が「０」になったら発生する割込であり、後述する１ｍ
ｓタイマ割込として用いられる。具体的には、ＣＰＵ３
７１の動作クロックを分周したクロックがＣＴＣに与え
られ、クロックの入力によってレジスタの値が減算さ
れ、レジスタの値が０になるとタイマ割込が発生する。
例えば、ＣＨ３のレジスタ値はシステムクロックの１／
２５６周期で減算される。分周したクロックにもとづい
て減算が行われるので、レジスタの初期値は大きくなら
ない。ステップＳ７０５において、ＣＨ３のレジスタに
は、初期値として１ｍｓに相当する値が設定される。
【０２４７】ＣＴＣのＣＨ２のカウントアップにもとづ
く割込は、ＣＨ３のカウントアップにもとづく割込より
も優先順位が高い。従って、同時にカウントアップが生
じた場合に、ＣＨ２のカウントアップにもとづく割込、
すなわち、コマンド受信割込処理の実行契機となる割込
の方が優先される。
【０２４８】次いで、払出制御用ＣＰＵ３７１は、入力
ポートＢ（図３４参照）を介して入力されるクリアスイ
ッチ９２１の出力信号の状態を１回だけ確認する（ステ
ップＳ７０７）。その確認においてオンを検出した場合
には、払出制御用ＣＰＵ３７１は、通常の初期化処理を
実行する（ステップＳ７１１〜ステップＳ７１３）。ク
リアスイッチ９２１がオンである場合（押下されている
場合）には、ローレベルのクリアスイッチ信号が出力さ
れている。なお、入力ポート３７２では、クリアスイッ
チ信号のオン状態はハイレベルである。
【０２４９】なお、払出制御用ＣＰＵ３７１は、例え
ば、オン状態が少なくとも１ｍｓ（１ｍｓ毎に起動され
る処理の１回目の処理における検出直前に検出信号がオ
ンした場合）継続しないとスイッチオンとは見なさない
が、クリアスイッチ９２１のオン検出の場合には、１回
のオン判定でオン／オフが判定される。すなわち、初期
化操作手段としてのクリアスイッチ９２１が所定の操作
状態であるか否かを払出制御用ＣＰＵ３７１が判定する
ための初期化要求検出判定期間は、遊技媒体検出手段と
しての賞球カウントスイッチ等が遊技媒体を検出したこ
とを判定するための遊技媒体検出判定期間とは異なる期
間とされている。
【０２５０】クリアスイッチ９２１がオンの状態でない
場合には、払出制御用ＣＰＵ３７１は、払出制御用のバ
ックアップＲＡＭ領域にバックアップデータが存在して
いるか否かの確認を行う（ステップＳ７０８）。例え
ば、主基板３１のＣＰＵ５６の処理と同様に、遊技機へ
の電力供給停止時にセットされるバックアップフラグが
セット状態になっているか否かによって、バックアップ
データが存在しているか否か確認する。バックアップフ
ラグがセット状態になっている場合には、バックアップ
データありと判断する。
【０２５１】バックアップありを確認したら、払出制御
用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチ
ェック（この例ではパリティチェック）を行う。不測の
停電等の電力供給の停止が生じた後に復旧した場合に
は、バックアップＲＡＭ領域のデータは保存されていた
はずであるから、チェック結果は正常になる。チェック
結果が正常でない場合には、内部状態を電力供給の停止
時の状態に戻すことができないので、不測の停電等から
の復旧時ではなく電源投入時に実行される初期化処理を
実行する。
【０２５２】チェック結果が正常であれば（ステップＳ
７０９）、払出制御用ＣＰＵ３７１は、内部状態を電力
供給停止時の状態に戻すための払出状態復旧処理を行う
（ステップＳ７１０）。そして、バックアップＲＡＭ領
域に保存されていたＰＣ（プログラムカウンタ）の指す
アドレスに復帰する。
【０２５３】バックアップフラグとチェックサム等のチ
ェックデータとを用いてバックアップＲＡＭ領域のデー
タが保存されているか否かを確認することによって、払
出制御状態を電力供給停止時の状態に正確に戻すことが
できる。すなわち、バックアップＲＡＭ領域のデータに
もとづく状態復旧処理の確実性が向上する。なお、この
実施の形態では、バックアップフラグとチェックデータ
との双方を用いてバックアップＲＡＭ領域のデータが保
存されているか否かを確認しているが、いずれか一方の
みを用いてもよい。すなわち、バックアップフラグとチ
ェックデータとのいずれかを、状態復旧処理を実行する
ための契機としてもよい。
【０２５４】このように、遊技制御手段以外の電気部品
制御手段においても、電力供給が開始された場合に、電
力供給が停止する前の制御状態に復旧させるか否かを決
めるための復旧条件が複数あり、電気部品制御手段は、
復旧条件の全てが成立していたら電力供給が停止する前
の制御状態に復旧させ、復旧条件のうち少なくとも１つ
が成立していなかったら制御状態を初期化する初期化処
理を行うように構成されている。従って、誤って復旧処
理がなされ、誤った制御がなされてしまうことが防止さ
れる。なお、この例では、復旧条件の成立は、クリアス
イッチ９２１の押下がないこと、バックアップフラグが
オン状態であること、およびパリティチェックの結果が
正常であったことである。
【０２５５】この実施の形態では、電力供給停止時処理
を実行したことを示すフラグとして１バイトデータであ
るバックアップフラグを用いたが、電力供給停止時処理
を実行したことを示すフラグであればどのような形態の
フラグを用いてもよい。また、そのようなフラグは複数
あってもよい。
【０２５６】初期化処理では、払出制御用ＣＰＵ３７１
は、まず、ＲＡＭクリア処理を行う（ステップＳ７１
１）。ここでは、ＲＡＭの全領域をクリアする。そし
て、１ｍｓ毎に定期的にタイマ割込がかかるように払出
制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタ
の設定が行われる（ステップＳ７１２）。すなわち、初
期値として１ｍｓに相当する値が所定のレジスタ（時間
定数レジスタ）に設定される。そして、初期設定処理の
ステップＳ７０１において割込禁止とされているので、
初期化処理を終える前に割込が許可される（ステップＳ
７１３）。
【０２５７】次いで、払出制御処理（ステップＳ７５１
〜Ｓ７６０）が繰り返し（ループ処理で）実行される。
【０２５８】払出制御処理において、払出制御用ＣＰＵ
３７１は、まず、ウォッチドッグクリア処理を実行する
（ステップＳ７５１）。ステップＳ７５１では、払出制
御用ＣＰＵ３７１がウォッチドッグ機能を内蔵し、それ
を利用している場合には、内蔵されているウォッチドッ
グタイマにタイマクリアするためのデータを書き込む処
理が行われる。また、図３４に例示したように、リセッ
トＩＣ９７６に信号を与えることによってウォッチドッ
グ機能を実現している場合には、１パルスの信号を出力
する。
【０２５９】また、入力ポート３７２ｂに入力される賞
球カウントスイッチ３０１Ａや球貸しカウントスイッチ
３０１Ｂ等のスイッチがオンしたか否かを判定する（ス
イッチ処理：ステップＳ７５２）。ただし、この実施の
形態では、後述するように、タイマ割込処理において、
入力ポートのデータが所定のＲＡＭ領域に保存されてい
る。ステップＳ７５２のスイッチ処理では、そのＲＡＭ
領域を介して、賞球カウントスイッチ３０１Ａや球貸し
カウントスイッチ３０１Ｂ等のスイッチの検出信号を認
識し、それらの状態判定を行う。
【０２６０】次に、払出制御用ＣＰＵ３７１は、主基板
３１から払出停止状態指定コマンドを受信していたら払
出停止状態に設定し、払出可能状態指定コマンドを受信
していたら払出停止状態の解除を行う（払出停止状態設
定処理：ステップＳ７５３）。また、受信した払出制御
コマンドを解析し、解析結果に応じた処理を実行する
（コマンド解析実行処理：ステップＳ７５４）。さら
に、プリペイドカードユニット制御処理を行う（ステッ
プＳ７５５）。
【０２６１】次いで、払出制御用ＣＰＵ３７１は、球貸
し要求に応じて貸し球を払い出す制御を行う（ステップ
Ｓ７５６）。このとき、払出制御用ＣＰＵ３７１は、振
分ソレノイド３１０によって球振分部材３１１を球貸し
側に設定する。
【０２６２】さらに、払出制御用ＣＰＵ３７１は、総合
個数記憶に格納された個数の賞球を払い出す賞球制御処
理を行う（ステップＳ７５７）。このとき、払出制御用
ＣＰＵ３７１は、振分ソレノイド３１０によって球振分
部材３１１を賞球側に設定する。そして、出力ポート３
７２ｃおよび中継基板７２を介して球払出装置９７の払
出機構部分における払出モータ２８９に対して駆動信号
を出力し、所定の回転数分払出モータ２８９を回転させ
る払出モータ制御処理を行う（ステップＳ７５８）。た
だし、この実施の形態では、後述するように、遊技制御
手段の場合と同様に、タイマ割込処理において、出力ポ
ート出力内容記憶領域のデータが出力ポートに出力され
る。従って、払出モータ制御処理では、出力ポート出力
内容記憶領域に駆動信号等を設定する。
【０２６３】なお、この実施の形態では、払出モータ２
８９としてステッピングモータが用いられ、それらを制
御するために１−２相励磁方式が用いられる。従って、
具体的には、払出モータ制御処理において、８種類の励
磁パターンデータが繰り返し払出モータ２８９に出力さ
れる。また、この実施の形態では、各励磁パターンデー
タが４ｍｓずつ出力される。
【０２６４】次いで、エラー検出処理が行われ、その結
果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う
（エラー処理：ステップＳ７５９）。また、遊技機外部
に出力される球貸し個数信号を出力する処理等を行う
（出力処理：ステップＳ７６０）。その後、ステップＳ
７５１に戻る。
【０２６５】図３６は、ステップＳ７１０の払出状態復
旧処理の一例を示すフローチャートである。払出状態復
旧処理において、払出制御用ＣＰＵ３７１は、まず、ス
タックポインタの復旧処理を行う（ステップＳ７３
１）。スタックポインタの値は、後述する電力供給停止
時処理において、所定のＲＡＭエリア（電源バックアッ
プされている）に退避している。よって、ステップＳ７
３１では、そのＲＡＭエリアの値をスタックポインタに
設定することによって復旧させる。なお、復旧されたス
タックポインタが指す領域（すなわちスタック領域）に
は、電力供給が停止したときのレジスタ値やプログラム
カウンタ（ＰＣ）の値が退避している。
【０２６６】そして、ＣＴＣやＰＩＯなどの内蔵デバイ
スの初期設定を行い、また、スタック領域から各種レジ
スタの退避値を読み出して、各種レジスタに設定する
（ステップＳ７３２）。すなわち、レジスタ復元処理を
行う。ここで、ＲＡＭアクセス許可状態に設定する処理
も行う。さらに、バックアップフラグをクリアする（ス
テップＳ７３３）。すなわち、前回の電力供給停止時に
所定の記憶保護処理が実行されたことを示すフラグをリ
セットする。そして、パリティフラグがオンしていない
場合には割込許可状態にする（ステップＳ７３４，Ｓ７
３５）。最後に、内部状態を払出禁止状態に設定して
（ステップＳ７３６）、ＡＦレジスタ（アキュミュレー
タとフラグのレジスタ）をスタック領域から復元する
（ステップＳ７３７）。なお、内部状態を払出禁止状態
に設定するということは、例えば、対応する内部フラグ
を設定することである。また、通常の電力供給開始時
（払出状態復旧処理が行われない場合）にも、内部状態
を払出禁止状態に設定する。そして、主基板３１の遊技
制御手段は、起動時に、払出ができる状態（例えば球切
れスイッチ１８７がオン状態でなく下皿満タン状態でも
ない状態）にあるか否かを判断し、払出ができる状態で
あれば、払出可能状態を示す払出制御コマンドを送信す
る。そのような払出制御コマンドの受信に応じて、払出
制御手段は、払出禁止状態を解除する。このような制御
によって、払出制御手段が、払出を開始させるべきでな
いにも関わらず球払出装置９７に球払出を開始させてし
まうことが防止される。
【０２６７】そして、ＲＥＴ命令が実行されるのである
が、ここでのリターン先は、払出状態復旧処理をコール
した部分ではない。なぜなら、ステップＳ７３１におい
てスタックポインタの復旧処理がなされ、復旧されたス
タックポインタが指すスタック領域に格納されているリ
ターンアドレスは、プログラムにおける前回の電力供給
停止時にＮＭＩが発生したアドレスである。従って、ス
テップＳ７３６の次のＲＥＴ命令によって、電力供給停
止時にＮＭＩが発生したアドレスにリターンする。すな
わち、スタック領域に退避されていたアドレスにもとづ
いて復旧制御が実行されている。
【０２６８】図３７は、タイマ割込処理を示すフローチ
ャートである。タイマ割込処理において、払出制御用Ｃ
ＰＵ３７１は、レジスタの退避処理を行った後（ステッ
プＳ７６１）、ポート入力処理（ステップＳ７６２）、
ポート出力処理（ステップＳ７６３）およびタイマ更新
処理（ステップＳ７６４）を行う。そして、レジスタの
復旧処理を行い（ステップＳ７６５）、割込許可状態に
して（ステップＳ７６６）、処理を終了する。
【０２６９】ステップＳ７６２のポート入力処理は、入
力ポートのデータを読み出して、読み出したデータを所
定のＲＡＭ領域に書き込む処理である。払出制御処理
（図３５に示されたループ処理）では、ＲＡＭ領域の内
容にもとづいて入力ポートの入力状態を認識する。ステ
ップＳ７６３のポート出力処理は、出力ポート出力内容
記憶領域の内容を対応する出力ポートに出力する処理で
ある。ステップＳ７６４のタイマ更新処理は、払出制御
処理において用いられている各種タイマの値を減算する
処理である。例えば、払出制御処理では、タイマに計測
時間に相当した値をタイマにセットし、タイマの値が０
になったらタイムアウトしたと認識する。
【０２７０】図３８は、この実施の形態におけるＲＡＭ
領域のアドレスマップを示す説明図である。図３８に示
すように、ＲＡＭ領域の先頭はバックアップフラグの領
域に割り当てられている。そして、最後部にチェックサ
ムバッファの領域が割り当てられている。なお、バック
アップフラグからチェックサムバッファまでの領域は作
業領域に相当し、チェックサムバッファ以降の領域にス
タック領域が設定されている。また、この実施の形態で
は、ＲＡＭ領域の全てが電源バックアップされている。
【０２７１】図３８に示すように、保護領域には、総賞
球数バッファ、貸し球個数記憶、払出状態フラグ等が設
定されている。総賞球数バッファは、主基板３１の側か
ら指示された賞球払出個数（賞球数）の総数を記憶する
ものである。貸し球個数記憶は、未払出の球貸し個数を
記憶するものである。払出状態フラグは、払出可能状態
にあるのか払出禁止状態にあるのかを示すフラグであ
る。保護領域以外の領域は、その内容が保存されていな
くても制御状態を復旧させることができるようなデータ
を記憶する領域であり、一時的発生するデータを保存す
るワークエリア等である。なお、この実施の形態では、
保護領域およびその他の領域は、払出制御復旧処理にお
いてクリアされない。
【０２７２】図３９は、主基板３１からの割込信号（払
出制御用）に応じて起動されるコマンド受信割込処理を
示すフローチャートである。コマンド受信割込処理にお
いて、払出制御用ＣＰＵ３７１は、レジスタの退避処理
を行った後（ステップＳ７７１）、入力ポートＢ（図３
４参照）のデータを入力する（ステップＳ７７２）。そ
して、そのビット７（払出制御用ＳＴＢ信号）を確認す
る（ステップＳ７７３）。払出制御用ＳＴＢ信号がオン
状態であれば、入力ポートＡ（図３４参照）のデータを
入力する（ステップＳ７７４）。そして、入力したデー
タを、コマンド受信個数カウンタが示す受信コマンドバ
ッファに格納し（ステップＳ７７５）、コマンド受信個
数カウンタの値を更新する（ステップＳ７７６）。
【０２７３】その後、レジスタ復旧処理を行い（ステッ
プＳ７７７）、割込許可状態にして（ステップＳ７７
８）、処理を終了する。以上のように、この実施の形態
では、払出制御手段は、指示信号（割込信号）とデータ
出力中信号（ＳＴＢ信号）の両方の出力を検出した場合
に、コマンドデータを入力する処理（ステップＳ７７
４）を実行することになる。
【０２７４】図４０は、主基板３１から受信した払出制
御コマンドを格納するための受信バッファの一構成例を
示す説明図である。この例では、払出制御コマンドを４
個格納可能なリングバッファ形式の受信バッファが用い
られる。従って、受信バッファは、受信コマンドバッフ
ァ１〜４の４バイトの領域で構成される。そして、受信
したコマンドをどの領域に格納するのかを示すコマンド
受信個数カウンタが用いられる。コマンド受信個数カウ
ンタは、０〜３の値をとる。
【０２７５】なお、コマンド解析実行処理は図３５に示
されたメイン処理で実行され、その処理において、読出
ポインタが指す受信バッファの内容が読み出されるとと
もに読出ポインタの値が＋１される。また、主基板３１
の遊技制御手段は、４ｍｓの制御期間において１つしか
払出制御コマンドを送信しない。従って、通常、受信バ
ッファに、複数の払出制御コマンドが記憶されているこ
とはない。
【０２７６】図４１および図４２は、電源基板９１０か
らの電源断信号に応じて実行されるマスク不能割込処理
（ＮＭＩ処理：電力供給停止時処理）の処理例を示すフ
ローチャートである。
【０２７７】電力供給停止時処理において、払出制御用
ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲ
ＡＭ領域に退避する（ステップＳ８０１）。また、割込
フラグをパリティフラグにコピーする（ステップＳ８０
２）。パリティフラグはバックアップＲＡＭ領域に形成
されている。割込フラグは、割込許可状態であるのか割
込禁止状態であるのかを示すフラグであって、払出制御
用ＣＰＵ３７１が内蔵する制御レジスタ中にある。割込
フラグのオン状態が割込禁止状態であることを示す。上
述したように、パリティフラグは遊技状態復旧処理で参
照される。そして、払出状態復旧処理において、パリテ
ィフラグがオン状態であれば、割込許可状態には設定さ
れない。
【０２７８】また、ＢＣレジスタ、ＤＥレジスタ、ＨＬ
レジスタおよびＩＸレジスタをバックアップＲＡＭ領域
に退避する（ステップＳ８０４〜８０７）。なお、ステ
ップＳ８０１〜Ｓ８０７の処理は、電源監視手段の検出
信号に応じて制御状態を復旧させるために必要なデータ
を変動データ記憶手段に保存させるためのデータ退避処
理に相当する。
【０２７９】次に、処理ループ回数としてあらかじめ決
められた値をセットし（ステップＳ８０８）、賞球カウ
ントスイッチ３０１Ａのチェック処理と払出制御コマン
ド受信処理とを所定期間実行するループ処理に移行す
る。払出制御用ＣＰＵ３７１は、まず、ウォッチドッグ
クリア処理を行う（ステップＳ８１０）。次いで、入力
ポートＢ（図３４参照）のデータを入力する（ステップ
Ｓ８１１）。そして、入力したデータのビット７（払出
制御用ＳＴＢ信号）を確認する（ステップＳ８１２）。
払出制御用ＳＴＢ信号がオン状態であって、オン状態の
確認が最初のものであれば（ステップＳ８１３）、入力
ポートＡ（図３４参照）のデータを入力し、入力したデ
ータをコマンドバッファに格納する（ステップＳ８１
４）。
【０２８０】コマンドバッファは、通常の制御時に使用
される通常時コマンド記憶領域としての受信バッファ
（図４０参照）とは異なるＲＡＭ領域に設けられている
バックアップコマンド記憶領域であり、電力供給停止時
でも所定期間は保存される。
【０２８１】次いで、ポートチェック回数としてあらか
じめ決められている値をセットし（ステップＳ８１
５）、入力ポートＢ（図３４参照）のデータを入力する
（ステップＳ８１６）。そして、スイッチチェックタイ
ミングが到来していない場合には（ステップＳ８１
７）、ポートチェック回数を減算し（ステップＳ８１
８）、その値が０になっていなければステップＳ８１６
に戻る（ステップＳ８１９）。０になっていれば、ステ
ップＳ８２３に移行する。
【０２８２】スイッチチェックタイミングが到来してい
る場合には、スイッチチェック処理を行い（ステップＳ
８２０）、賞球カウントスイッチ３０１Ａがオンしたこ
とを検出したら（ステップＳ８２１）、総賞球数バッフ
ァの値を減算し（ステップＳ８２１）、ステップＳ８２
３に移行する。なお、スイッチチェック処理は、賞球カ
ウントスイッチ３０１Ａが確かにオンしたか否かを検出
する処理であり、例えば、所定回連続してオン状態が検
出されたら、ステップＳ８２１で賞球カウントスイッチ
３０１Ａが確かにオンしたと判断される。
【０２８３】ステップＳ８２３では、処理ループ回数を
減算し、処理ループ回数が０になっていなければステッ
プＳ８１０に戻る（ステップＳ８２４）。処理ループ回
数が０になっていれば、ステップＳ８３１に移行する。
【０２８４】ステップＳ８３１ではスタックポインタを
バックアップＲＡＭ領域に退避させ、さらに、バックア
ップあり指定値（この例では「５５（Ｈ）」）をバック
アップフラグにストアする。バックアップフラグはバッ
クアップＲＡＭ領域に形成されている。次いで、主基板
３１のＣＰＵ５６の処理と同様の処理を行ってパリティ
データを作成しバックアップＲＡＭ領域に保存する（ス
テップＳ８３３〜Ｓ８４２）。そして、ＲＡＭアクセス
レジスタにアクセス禁止値を設定する（ステップＳ８４
３）。以後、内蔵ＲＡＭのアクセスができなくなる。
【０２８５】その後、払出制御用ＣＰＵ３７１は、待機
状態（ループ状態）に入る。従って、システムリセット
されるまで、何もしない状態になる。なお、ウォッチド
ッグタイマを使用している場合には、ループ状態でウォ
ッチドッグクリア処理を行っていないので、ウォッチド
ッグタイマがタイムアウトする。ただし、正常な電力供
給停止時にはその前にシステムリセットがかかる。しか
し、例えばノイズ等によってＮＭＩがかかった場合に
は、電力供給停止時ではないのでシステムリセットがか
からないが、ウォッチドッグタイマのタイムアウトによ
ってリセットがかかり、ループから抜け出すことができ
る。
【０２８６】図２３に示されたｂ〜ｅ期間において電力
供給が停止しマスク不能割込が主基板３１のＣＰＵ５６
にかかると、ＣＰＵ５６は、出力ポートの出力状態を変
更しないので、払出制御用ＳＴＢ信号が出力されていた
場合にはその出力状態は維持されている。すなわち、遊
技制御手段は、コマンドデータの出力に関連してコマン
ドデータを出力していることを示すデータ出力中信号
（この例ではＳＴＢ信号）を出力するとともに、電力供
給停止時処理を開始した後にも所定期間（上記の例では
システムリセットされるまでであって、払出制御手段が
コマンド受信を完了するまでの期間よりも短い期間）は
データ出力中信号の出力を維持している。電力供給が停
止するときには払出制御用ＣＰＵ３７１にもマスク不能
割込がかかるが、払出制御用ＣＰＵ３７１が実行するマ
スク不能割込処理において、所定期間（この例では処理
ループ回数の初期値×Ｓ８１０〜Ｓ８２４のループ時
間）データ出力中信号の状態を監視し（ステップＳ８１
２）、データ出力中信号が出力されている場合には、コ
マンドデータを取り込む処理を実行する。そして、コマ
ンドデータが受信されコマンドバッファに格納される
（ステップＳ８１４）。従って、ｂ〜ｅ期間において電
力供給が停止する場合には、払出制御手段において、送
信途中であった払出制御コマンドの受信が完了する。
【０２８７】なお、図２３に示されたｃ〜ｄ期間におい
て電力供給が停止しマスク不能割込が主基板３１のＣＰ
Ｕ５６にかかると、電力供給停止のタイミングによって
は、電力供給再開後の払出状態復旧処理によってコマン
ド受信割込処理に復旧し、コマンド受信割込処理によっ
て払出制御コマンドを受信してしまう場合も考えられ
る。
【０２８８】そこで、この実施の形態では、メイン処理
におけるコマンド解析実行処理（ステップＳ７５４）に
おいて、まず、コマンドバッファにデータがあるか否か
確認する。コマンドバッファは電力供給停止時処理にお
いて受信した払出制御コマンドを格納するバックアップ
コマンド記憶領域であり、電力供給停止時でも所定期間
は保存されている。コマンドバッファにデータがある場
合には、そのデータについてコマンド解析処理を実行し
た後、コマンドバッファの内容をクリアするとともに、
さらに、通常時コマンド記憶領域としての受信バッファ
をクリアする。すなわち、通常時コマンド記憶領域の内
容を無効にする。
【０２８９】なお、コマンド解析処理は受信されていた
払出制御コマンドがいかなるコマンドであるかを解析す
る処理であり、例えば、賞球個数を指示する払出制御コ
マンドであったことが確認されたら、後述する総賞球数
バッファの内容を更新する。そして、コマンド受信カウ
ンタを初期化する。すなわち、読出ポインタの値と一致
させる。
【０２９０】メイン処理において、このような制御を行
えば、電力供給が停止するときにコマンド受信割込処理
の処理途中であって、電力供給が復旧してコマンド割込
処理の実行が再開され、受信コマンドを受信バッファに
格納したとしても、その受信コマンドはメイン処理にお
いて破棄される。よって、払出制御コマンドがコマンド
バッファと受信バッファの双方に格納されるという状
況、すなわち、払出制御コマンドを二重に受信してしま
うという状況が発生することはない。なお、上述したよ
うに、コマンド受信割込処理中に停電等の不測の電力供
給停止が発生した場合、本来コマンド受信割込処理によ
って受信されるべき払出制御コマンドは、電力供給停止
時処理によって受信され、コマンドバッファに格納され
ている。
【０２９１】実施の形態２．図４３は、第２の実施の形
態（実施の形態２）における主基板３１から各電気部品
制御基板（サブ基板）に送信される制御コマンド（払出
制御コマンド、表示制御コマンド、ランプ制御コマン
ド、音制御コマンド）の送出形態を示すタイミング図で
ある。この例では、制御コマンドのコマンドデータは１
バイトで構成されている。
【０２９２】図４３に示すように、主基板３１（メイ
ン）から割込信号がオン状態になった後オフ状態になっ
たら、コマンドデータが出力される。さらに、ＳＴＢ信
号がオン状態になる。このように、遊技制御手段は、電
気部品制御手段がコマンドデータを入力する入力処理を
実行する契機を示す信号（この例では割込信号）を送信
した後、コマンドデータを出力し、コマンドデータを出
力した後に、入力処理実行中における実際の入力の契機
を示す信号として指示信号（この例ではＳＴＢ信号）を
出力する。サブ基板では、電気部品制御手段を構成する
マイクロコンピュータに対して割込信号の立ち上がりで
割込がかかり、制御コマンドの受信処理（入力処理）が
開始される。
【０２９３】サブ基板の電気部品制御手段は、受信処理
において、ＳＴＢ信号がオン状態になったらコマンドデ
ータを取り込む。その後、サブ基板の電気部品制御手段
がコマンド受信処理を完了した後のタイミングで、メイ
ンからのＳＴＢ信号はオフ状態になる。
【０２９４】この実施の形態でも、遊技制御手段は、制
御コマンドの送出処理を除いて、実施の形態１の場合と
同様な制御を行う。すなわち、電源断信号に応じて電力
供給停止時処理を実行する（図２９参照）。また、電力
供給開始時に、復旧条件が成立していることを確認した
ら、遊技状態復旧処理を行う。遊技状態復旧処理におい
て、保存されていた出力ポート０〜４出力内容記憶領域
の内容を出力ポート０〜４に出力する処理を行う（図２
８のステップＳ９６参照）。なお、この実施の形態で
も、入出力ポートの信号割り当ては、実施の形態１の場
合と同じである。
【０２９５】図４４は、この実施の形態における遊技制
御手段のタイマ割込処理（図２６参照）で実行されるポ
ート出力処理（ステップＳ１０２）の構成例を示すフロ
ーチャートである。ポート出力処理において、ＣＰＵ５
６は、出力ポート５出力内容記憶領域のデータを出力ポ
ート５（図１６参照）に出力する（ステップＳ３７
１）。また、出力ポート６出力内容記憶領域のデータを
出力ポート６（図１６参照）に出力する（ステップＳ３
７２）。なお、出力ポート５出力内容記憶領域および、
出力ポート６出力内容記憶領域には、遊技制御処理（図
１９に示されたループ処理）において、出力ポートの各
ビットのオン／オフに応じたデータが設定されている。
【０２９６】次いで、ＣＰＵ５６は、制御コマンド（払
出制御コマンド、表示制御コマンド、ランプ制御コマン
ド、音制御コマンド）を送信するための制御（ステップ
Ｓ３７３〜Ｓ３８６）を行う。まず、制御コマンド送出
要求フラグ（払出制御コマンド送出要求フラグ、表示制
御コマンド送出要求フラグ、ランプ制御コマンド送出要
求フラグまたは音制御コマンド送出要求フラグ）がセッ
トされているか否か確認する（ステップＳ３７３）。い
ずれの制御コマンド送出要求フラグもセットされていな
い場合には、何もせずリターンする。
【０２９７】いずれかの制御コマンド送出要求フラグが
セットされている場合には、コマンドデータを出力する
出力ポート０の割込信号のビット（ビット０〜３のいず
れか）に「１」を出力する（ステップＳ３７４）。例え
ば、払出制御コマンドを送信する場合には、出力ポート
０のビット０（払出制御信号用割込信号）に「１」を出
力する。また、制御コマンド送出要求フラグをリセット
しておく（ステップＳ３７５）。さらに、出力ポート０
の出力状態を出力ポート０出力内容記憶領域にコピーし
ておく（ステップＳ３７６）。このタイミングは、図４
３におけるａ区間の開始時に相当する。
【０２９８】次に、ＣＰＵ５６は、図４３におけるａ区
間とｂ区間の時間の合計に相当する時間だけ待ってから
（ステップＳ３７７）、コマンドデータを出力する出力
ポート（出力ポート１〜出力ポート４のいずれか）に対
応した出力ポート０の割込信号のビット（ビット０〜３
のいずれか）を「０」にする（ステップＳ３７８）。例
えば、払出制御コマンドを送信する場合には、出力ポー
ト０のビット０（払出制御信号用割込信号）に「０」を
出力する。さらに、出力ポート０の出力状態を出力ポー
ト０出力内容記憶領域にコピーしておく（ステップＳ３
７９）。このタイミングは、図４３におけるｃ区間の開
始時に相当する。なお、ａ区間は、主基板３１が割込信
号を出力してからサブ基板において割込が受け付けられ
るまでの遅れ時間に相当する。
【０２９９】次いで、ＣＰＵ５６は、ステップＳ３７３
で確認した制御コマンド送出要求フラグに対応したポー
ト出力内容記憶領域（出力ポート１出力内容記憶領域〜
出力ポート４出力内容記憶領域のいずれか）のデータ
を、対応する出力ポート（出力ポート１〜出力ポート４
のいずれか）に出力する（ステップＳ３８０）。例え
ば、払出制御コマンド送出要求フラグがセットされてい
た場合には、出力ポート１出力内容記憶領域のデータを
出力ポート１（図１５参照）に出力する。
【０３００】なお、メイン処理ではポート出力内容記憶
領域ではなくバックアップＲＡＭにおける他の領域にコ
マンドデータを書き込み、実際にコマンドデータが出力
ポートに出力されるときに、ポート出力内容記憶領域に
コマンドデータを書き込むように構成した場合には、出
力ポートにコマンドデータを出力するときに、ポート出
力内容記憶領域に、出力ポートに出力したコマンドデー
タを設定する。また、なお、ステップＳ３７９とＳ３８
０との間に、ディレイ時間をおいてもよい。
【０３０１】次に、ＣＰＵ５６は、図４３におけるｄ区
間の時間に相当する時間だけ待ってから（ステップＳ３
８１）、出力ポート０の、コマンドデータを出力した出
力ポート（出力ポート１〜出力ポート４のいずれか）に
対応した出力ポート０のＳＴＢ信号のビット（ビット４
〜７のいずれか）に「１」を出力する（ステップＳ３８
２）。例えば、ステップＳ３８０において出力ポート１
出力内容記憶領域のデータを出力ポート１に出力した場
合には、出力ポート０のビット４（払出制御信号用ＳＴ
Ｂ信号）に「１」を出力する。さらに、出力ポート０の
出力状態を出力ポート０出力内容記憶領域にコピーして
おく（ステップＳ３８３）。このタイミングは、図４３
におけるｅ区間の開始時に相当する。なお、ステップＳ
３８１の処理を行わないようにしてもよい。また、サブ
基板では、ｄ区間開始のタイミングから、やや遅れて受
信処理が開始される。その遅れは、サブ基板におけるマ
イクロコンピュータの処理遅れ（ソフトウェアがＳＴＢ
信号のオンを検知するまでの遅れ）である。
【０３０２】そして、ＣＰＵ５６は、図４３におけるｅ
区間の時間に相当する時間だけ待ってから（ステップＳ
３８４）、出力ポート０の、コマンドデータを出力した
出力ポート（出力ポート１〜出力ポート４のいずれか）
に対応した出力ポート０のＳＴＢ信号のビット（ビット
４〜７のいずれか）に「０」を出力する（ステップＳ３
８５）。例えば、ステップＳ３８０において出力ポート
１出力内容記憶領域のデータを出力ポート１に出力した
場合には、出力ポート０のビット４（払出制御信号用Ｓ
ＴＢ信号）に「０」を出力する。さらに、出力ポート０
の出力状態を出力ポート０出力内容記憶領域にコピーし
ておく（ステップＳ３８６）。このタイミングは、図４
３におけるｅ区間の終了時に相当する。
【０３０３】なお、ステップＳ３７３において、制御コ
マンド送出要求フラグ（払出制御コマンド送出要求フラ
グ、表示制御コマンド送出要求フラグ、ランプ制御コマ
ンド送出要求フラグまたは音制御コマンド送出要求フラ
グ）がリセット状態であった場合には、リセット状態で
あった制御コマンド送出要求フラグに対応したポート出
力内容記憶領域（出力ポート１出力内容記憶領域〜出力
ポート４出力内容記憶領域のいずれか）に、所定のデー
タ（例えばやＦＦ（Ｈ）やクリアデータとしての００
（Ｈ））を設定するとともに、対応する出力ポート（出
力ポート１〜出力ポート４のいずれか）に、同じ値を出
力するようにしてもよい。すなわち、制御期間（この例
では１ｍｓ）内に制御コマンドの送出制御を実行しない
場合には、ポート出力内容記憶領域の内容を所定内容と
してもよい。所定のデータをＦＦ（Ｈ）にした場合に
は、電力供給が復旧したときに、全てのポートのビット
を監視していずれかがオン状態になるかどうかを判断す
るだけで容易にポートの状態が復旧したか否か確認する
ことができる。つまり、変化の有無を確認する場合に比
べて容易にポートの状態が復旧したか否か確認すること
ができる。
【０３０４】以上のようにして、図４３に示されたよう
なタイミングで、制御コマンドがサブ基板に送出され
る。なお、タイマ割込がかかったときに、複数種類の制
御コマンド送出要求フラグがオンしていたときには、例
えば、あらかじめ決められている優先順位に従って、い
ずれかの制御コマンド送出要求フラグについてステップ
Ｓ３７４〜Ｓ３８６の処理が実行される。
【０３０５】このように、この実施の形態では、制御コ
マンドのコマンドデータを出力するときに、ポート出力
内容記憶領域のデータを出力ポートに出力する。そし
て、ポート出力内容記憶領域のデータは、電力供給が停
止しても所定期間はその内容が保存されるバックアップ
ＲＡＭに設定される。上述したように、メイン処理では
ポート出力内容記憶領域ではなくバックアップＲＡＭに
おける他の領域にコマンドデータを書き込み、実際にコ
マンドデータが出力ポートに出力されるときに、ポート
出力内容記憶領域にコマンドデータを書き込むように構
成した場合には、出力ポートにコマンドデータを出力す
るときに、ポート出力内容記憶領域に、出力ポートに出
力したコマンドデータが設定される。
【０３０６】払出制御手段も、実施の形態１の場合と同
様にメイン処理およびタイマ割込処理を行うことができ
るが、メイン処理における電力供給開始時に復旧条件が
成立していることを確認したら実行される払出状態復旧
処理、コマンド受信割込処理、および電力供給停止時処
理は、実施の形態１の場合とは異なる。なお、この実施
の形態でも、入出力ポートの信号割り当ては、実施の形
態１の場合と同じである。
【０３０７】図４５は、この実施の形態におけるコマン
ド受信割込処理を示すフローチャートである。コマンド
受信割込処理において、払出制御用ＣＰＵ３７１は、レ
ジスタの退避処理を行った後（ステップＳ７８１）、Ｓ
ＴＢ信号待ちカウンタをセットする（ステップＳ７８
２）。そして、入力ポートＢ（図３４参照）のデータを
入力し（ステップＳ７８３）、そのビット７（払出制御
用ＳＴＢ信号）を確認する（ステップＳ７８４）。払出
制御用ＳＴＢ信号がオン状態であれば、ステップＳ７８
７に移行する。
【０３０８】払出制御用ＳＴＢ信号がオン状態でなけれ
ば、ＳＴＢ信号待ちカウンタのカウント値を−１し（ス
テップＳ７８５）、カウント値が０になっているか否か
確認する（ステップＳ７８６）。０になっていなけれ
ば、ステップＳ７８３に戻る。０になっていたら、ステ
ップＳ７９０に移行する。
【０３０９】ステップＳ７８７において、払出制御用Ｃ
ＰＵ３７１は、入力ポートＡ（図３４参照）のデータを
入力する。そして、入力したデータを、コマンド受信個
数カウンタが示す受信コマンドバッファに格納し（ステ
ップＳ７８８）、コマンド受信個数カウンタの値を更新
する（ステップＳ７８９）。
【０３１０】その後、レジスタ復旧処理を行い（ステッ
プＳ７９０）、割込許可状態にして（ステップＳ７９
１）、処理を終了する。
【０３１１】コマンド受信割込処理は、主基板３１から
の割込信号がオン状態になったことに起因して起動され
る。そして、コマンド割込処理において、ＳＴＢ信号が
オン状態になったことを検出したらコマンドデータの取
込が実行される（ステップＳ７８７）。また、所定期間
（ＳＴＢ信号待ちカウンタの初期値に対応した時間）内
にＳＴＢ信号がオン状態にならなかったら処理を終了す
る。
【０３１２】図４６は、この実施の形態における電源基
板９１０からの電源断信号に応じて実行されるマスク不
能割込処理（ＮＭＩ処理：電力供給停止時処理）の処理
例を示すフローチャートである。
【０３１３】電力供給停止時処理において、払出制御用
ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲ
ＡＭ領域に退避する（ステップＳ８５１）。また、割込
フラグをパリティフラグにコピーする（ステップＳ８５
２）。パリティフラグはバックアップＲＡＭ領域に形成
されている。割込フラグは、割込許可状態であるのか割
込禁止状態であるのかを示すフラグであって、払出制御
用ＣＰＵ３７１が内蔵する制御レジスタ中にある。割込
フラグのオン状態が割込禁止状態であることを示す。上
述したように、パリティフラグは遊技状態復旧処理で参
照される。そして、払出状態復旧処理において、パリテ
ィフラグがオン状態であれば、割込許可状態には設定さ
れない。
【０３１４】また、ＢＣレジスタ、ＤＥレジスタ、ＨＬ
レジスタおよびＩＸレジスタをバックアップＲＡＭ領域
に退避する（ステップＳ８５４〜８５７）。また、出力
ポートをクリアする処理を行う（ステップＳ８５８）。
【０３１５】次に、ポートチェック回数としてあらかじ
め決められた値をセットし（ステップＳ８６１）、賞球
カウントスイッチ３０１Ａのチェック処理を所定期間実
行するループ処理に移行する。払出制御用ＣＰＵ３７１
は、まず、入力ポートＢ（図３４参照）のデータを入力
する（ステップＳ８６２）。そして、スイッチチェック
処理を行い（ステップＳ８６３）、賞球カウントスイッ
チ３０１Ａがオンしたことを検出したら（ステップＳ８
６４）、払出カウント値を＋１する（ステップＳ８６
５）。払出カウント値はバックアップＲＡＭに形成さ
れ、払出状態復旧処理において、そのカウント値が総賞
球数バッファに反映される。
【０３１６】そして、ポートチェック回数を減算し（ス
テップＳ８６６）、その値が０になっていなければ、所
定時間のディレイ時間（スイッチチェック間隔に相当）
をおいた後ステップＳ８６２に戻る（ステップＳ８６
７，Ｓ８６８）。０になっていれば、図４２に示された
ステップＳ８３１に移行する。
【０３１７】図４７は、この実施の形態における払出状
態復旧処理の一例を示すフローチャートである。払出状
態復旧処理において、払出制御用ＣＰＵ３７１は、ま
ず、スタックポインタの復旧処理を行う（ステップＳ８
７１）。スタックポインタの値は、後述する電力供給停
止時処理において、所定のＲＡＭエリア（電源バックア
ップされている）に退避している。よって、ステップＳ
８７１では、そのＲＡＭエリアの値をスタックポインタ
に設定することによって復旧させる。なお、復旧された
スタックポインタが指す領域（すなわちスタック領域）
には、電力供給が停止したときのレジスタ値やプログラ
ムカウンタ（ＰＣ）の値が退避している。
【０３１８】上述したように、主基板３１のＣＰＵ５６
は、電力供給開始時に復旧条件が成立していたら実行さ
れる遊技状態復旧処理において、保存されていたポート
出力内容記憶領域の内容を出力ポートに出力する処理を
行うのであるが、この実施の形態では、払出制御用ＣＰ
Ｕ３７１は、そのような状況を考慮して、主基板３１か
らポート出力内容記憶領域の内容が出力されたことを確
認してから、電力供給停止直前に実行されていたアドレ
スに復帰する制御を行う。
【０３１９】払出制御用ＣＰＵ３７１は、まず、処理ル
ープ回数をセットする（ステップＳ８７２）。そして、
入力ポートＡ（図３４参照）のデータすなわちコマンド
データを入力する（ステップＳ８７３）。そして、入力
したデータが前回入力したデータと同じであるか否か確
認する（ステップＳ８７４）。同じであれば、処理ルー
プ回数を−１する（ステップＳ８７５）。そして、処理
ループ回数が０になっていなければステップＳ８７３に
戻る。処理ループ回数が０になっていればステップＳ８
７７に移行する。また、ステップＳ８７４において入力
したデータが前回入力したデータと同じであることを確
認した場合にもステップＳ８７７に移行する。
【０３２０】ステップＳ８７７において、払出制御用Ｃ
ＰＵ３７１は、ＣＴＣやＰＩＯなどの内蔵デバイスの初
期設定を行い、また、スタック領域から各種レジスタの
退避値を読み出して、各種レジスタに設定する（ステッ
プＳ８７７）。すなわち、レジスタ復元処理を行う。こ
こで、ＲＡＭアクセス許可状態に設定する処理も行う。
さらに、バックアップフラグをクリアする（ステップＳ
８７８）。次いで、電力供給が停止したときに実行され
た電力供給停止時処理において保存された払出カウント
値を総賞球数バッファに反映する（ステップＳ８７
９）。例えば、総賞球数バッファの内容から払出カウン
ト値を減算する。また、ＲＡＭ領域における保護領域以
外の領域（図３８参照）の内容をクリアする（ステップ
Ｓ８８０）。そして、パリティフラグがオンしていない
場合には割込許可状態にする（ステップＳ８８１，Ｓ８
８２）。最後に、内部状態を払出禁止状態に設定して
（ステップＳ８８３）、ＡＦレジスタ（アキュミュレー
タとフラグのレジスタ）をスタック領域から復元する
（ステップＳ８８４）。
【０３２１】そして、所定時間（処理ループ回数の初期
値に応じた時間）内に入力ポートの状態が変化しなかっ
た場合には、すなわち、ステップＳ８７２〜Ｓ８７６の
処理において遊技制御手段からのコマンドデータの出力
が確認されなかったら、プログラムカウンタ（ＰＣ）を
初期化して（ステップＳ８８５）ＲＥＴ命令が実行され
る。従って、この実施の形態では、払出状態復旧処理を
実行した後、初期状態から払出制御が開始される。
【０３２２】以上のような処理によって、電力供給が開
始したときに、復旧条件が成立していた場合に実行され
る払出状態復旧処理において、主基板３１からのコマン
ドデータが入力される入力ポートの状態が変化したこと
を確認してから、電力供給停止時にＮＭＩが発生したア
ドレスに復帰する。従って、そのアドレスがコマンド受
信割込処理におけるアドレスであるような場合に、保存
されていたポート出力内容記憶領域の内容を出力ポート
に出力する処理を主基板３１のＣＰＵ５６が行ったこと
を確認してからコマンド受信割込処理を再開することが
できる。従って、払出制御コマンドの受信を確実に行う
ことができ、払出制御コマンドが消失してしまうことを
確実に防止することができる。なお、コマンド受信割込
処理が完了したら、初期状態から払出制御が開始され
る。
【０３２３】実施の形態１とは異なり、この実施の形態
では、電力供給停止時処理において、払出制御コマンド
の受信を継続する処理は実行されない。しかし、払出状
態状態復旧処理において、保存されていたポート出力内
容記憶領域の内容を出力ポートに出力する処理を主基板
３１のＣＰＵ５６が行ったことを確認してからコマンド
受信割込処理を再開する。すなわち、電力供給が開始さ
れた場合に、遊技制御手段によるコマンドデータの出力
ポートへの出力状態を監視し、出力状態に応じてコマン
ドデータを取り込む処理を再開可能な状態にする。従っ
て、電力供給停止の直前に払出制御コマンドの受信が開
始されたにも関わらず受信が完了しなかった場合でも、
電力供給が復旧したときに、確実にコマンド受信処理を
完了させることができる。
【０３２４】なお、この実施の形態では、主基板３１の
ＣＰＵ５６がポート出力内容記憶領域の内容を出力ポー
トに出力する処理を行ったことを確認するための所定時
間内に、ＣＰＵ５６がポート出力内容記憶領域の内容を
出力ポートに出力する処理を行ったことを確認できなか
った場合には、初期状態に戻るようにしたが、そのよう
な場合には、電力供給が停止したときにコマンド受信処
理は行われていなかったはずであり、コマンド受信処理
に復旧することはない。すなわち、ＣＰＵ５６がポート
出力内容記憶領域の内容を出力ポートに出力する処理を
行ったことを確認できなかった場合には、初期状態に戻
っても問題はない。また、初期状態に戻る際にＲＡＭの
保護領域の内容は保存されているので、遊技者に不利益
が与えられることはない。
【０３２５】また、払出状態復旧処理において保護領域
以外の領域がクリアされるので、不正確なデータによっ
て誤った制御を行ってしまうことが防止される。この実
施の形態では、払出状態復旧処理において保護領域以外
の領域がクリアされるが、電力供給が開始されたときに
コマンド受信処理に復旧するような場合には、コマンド
受信処理におけるコマンドデータの取り込みを実行して
から保護領域以外の領域をクリアするようにしてもよ
い。
【０３２６】なお、上記の各実施の形態では、図２３ま
たは図４３に示された形態で制御コマンドが送信された
が、制御コマンドの送出形態はそれらに限られず、コマ
ンドデータとコマンドデータの取り込みを指示するため
の信号とを含んでいれば、他の形態であってもよい。ま
た、上記の各実施の形態では、コマンドデータは１バイ
トであったが、複数バイトのコマンドデータを用いても
よい。さらに、コマンドデータの取り込みを指示するた
めの信号の極性は、図２３または図４３に示された極性
と逆であってもよい。
【０３２７】また、上記の各実施の形態では、システム
リセット回路が主基板３１や払出制御基板３７に搭載さ
れていたが、システムリセット回路は電源基板９１０に
搭載されていてもよい。ただし、システムリセット回路
を電源基板９１０に搭載した場合には、不正にシステム
リセットをかけて大当りを発生させるための乱数を生成
するカウンタを初期化してカウンタのカウント値が大当
り判定値となるタイミングを狙うような不正行為が行わ
れないように、何らかの保護対策を施すことが望まし
い。例えば、電源基板９１０から主基板３１に至るリセ
ット信号の配線を電源線から独立させる等の対策を施す
ことが望ましい。このことは、電源基板９１０から主基
板３１に至る電源断信号についても同様である。
【０３２８】また、上記の各実施の形態では、主基板３
１および払出制御基板３７において、ウォッチドッグタ
イマのタイムアウトにもとづくリセット信号が、電力供
給開始時や電力供給停止時に用いられるリセット信号と
同様にリセット回路６５，９７５から出力されていた
が、主基板３１および払出制御基板３７において、電力
供給開始時や電力供給停止時に用いられるリセット回路
６５，９７５とは独立して、ウォッチドッグタイマのタ
イムアウトにもとづくリセット信号を発生する回路を設
けてもよい。
【０３２９】また、上記の各実施の形態では、遊技制御
以外の電気部品制御手段として、主として、電気部品と
しての球払出装置９７等を制御する払出制御手段を例に
したが、本発明が適用される電気部品制御手段は、他の
ものであってもよい。例えば、電気部品としての可変表
示装置９等の制御を行う表示制御手段、電気部品として
の各種ランプやＬＥＤなどの発光手段の制御を行う発光
体制御手段、電気部品としてのスピーカ２７等の制御を
行う音制御手段に対して本発明を適用することができ
る。すなわち、遊技制御手段からのコマンドにもとづい
て電気部品の制御を行うそれらの電気部品制御手段が、
バックアップＲＡＭを有し、電源断信号等に応じて電力
供給停止時処理を実行し、電力供給が開始されたときに
所定の制御状態復旧処理を行うものであれば、本発明を
適用することができる。また、音、ランプ、表示等の制
御を行う演出制御手段が設けられている場合に、演出制
御手段に対して本発明を適用することもできる。
【０３３０】さらに、上記の各実施の形態のパチンコ遊
技機１は、主として、始動入賞にもとづいて可変表示装
置９に可変表示される特別図柄の停止図柄が所定の図柄
の組み合わせになると所定の遊技価値が遊技者に付与可
能になる第１種パチンコ遊技機であったが、始動入賞に
もとづいて開放する電動役物の所定領域への入賞がある
と所定の遊技価値が遊技者に付与可能になる第２種パチ
ンコ遊技機や、始動入賞にもとづいて可変表示される図
柄の停止図柄が所定の図柄の組み合わせになると開放す
る所定の電動役物への入賞があると所定の権利が発生ま
たは継続する第３種パチンコ遊技機であっても、本発明
を適用できる。また、パチンコ遊技機に限られず、スロ
ット機等においても本発明を適用することができる。
【０３３１】
【発明の効果】以上のように、請求項１記載の発明で
は、遊技機を、遊技制御手段が、コマンドデータとコマ
ンドデータの電気部品制御手段への入力を指示するため
の指示信号とを出力ポートを介して出力することによっ
てコマンドを電気部品制御手段に送信し、変動データ記
憶手段は、コマンドデータの出力ポートへの出力に応じ
て出力ポートに出力したコマンドデータの内容を記憶可
能なポート出力内容記憶領域を含み、遊技制御手段が、
電力供給が開始された場合に、変動データ記憶手段に保
持されていた記憶内容にもとづいて制御状態を電力供給
が停止する前の制御状態に復旧させる制御を行うことが
可能であり、その制御に関連して、ポート出力内容記憶
領域の内容にもとづいて、電気部品制御手段がコマンド
データを入力可能に出力ポートの状態を復旧させる制御
を行うことが可能であるように構成にしたので、遊技制
御手段と他の電気部品制御手段との間におけるコマンド
の送受信を欠落させないようにすることができる効果が
ある。
【０３３２】請求項２記載の発明では、遊技制御手段
が、コマンドデータを出力した後、指示信号を出力する
までの間に電力供給が停止した場合には、電力供給が再
開されたときに、コマンドデータに関する出力ポートの
状態を復旧させた後、指示信号を出力するように構成さ
れているので、コマンドデータを出力した後、指示信号
を出力するまでの間に電力供給が停止しても、確実にコ
マンドの送受信が実行される。
【０３３３】請求項３記載の発明では、電気部品制御手
段が、遊技機への電力供給が停止しても所定期間は記憶
内容を保持することが可能な変動データ記憶手段を有
し、電力供給が停止する場合に制御状態を復旧させるた
めに必要なデータを変動データ記憶手段に保存するため
の電力供給停止時処理を実行するように構成されている
ので、電気部品制御手段も、変動データ記憶手段に保存
されているデータにもとづいて制御状態を復旧させるこ
とができる。
【０３３４】請求項４記載の発明では、遊技制御手段
が、コマンドデータの出力に関連して、コマンドデータ
を出力していることを示すデータ出力中信号を出力する
ように構成されているので、電気部品制御手段は、デー
タ出力中信号にもとづいてコマンドを入力する処理を確
実に実行することができるようになる。
【０３３５】請求項５記載の発明では、電気部品制御手
段が、指示信号とデータ出力中信号の両方の出力を検出
した場合に、コマンドデータを入力する入力処理を実行
するように構成されているので、電気部品制御手段にお
いて、双方の信号を検出したことを条件にコマンドデー
タを入力するという確実な入力処理を行うことができ
る。
【０３３６】請求項６記載の発明では、遊技制御手段
が、電力供給が停止する場合に制御状態を復旧させるた
めに必要なデータを変動データ記憶手段に記憶するため
の電力供給停止時処理を実行することが可能であるとと
もに、電力供給停止時処理を開始した後でも所定期間は
データ出力中信号の出力を維持するように構成されてい
るので、電気部品制御手段は、電力供給停止時処理を開
始した後でも、コマンドの取込を実行することができる
ようになり、コマンドの送受信が確実に遂行される。
【０３３７】請求項７記載の発明では、電気部品制御手
段が、電力供給停止時処理においてデータ出力中信号の
状態を監視しデータ出力中信号が出力されている場合に
はコマンドデータを入力する入力処理を実行するように
構成されているので、電気部品制御手段は、電力供給停
止時処理を開始した後でも、確実にコマンドを入力する
処理を実行することができる。
【０３３８】請求項８記載の発明では、電気部品制御手
段が、通常時に受信したコマンドデータを記憶する通常
時コマンド記憶領域と、電力供給停止時処理が開始され
た後に受信したコマンドデータを記憶するバックアップ
コマンド記憶領域とを備えているので、電力供給停止時
処理を開始した後でもコマンドの取込を実行するように
しても、受信したコマンドが確実に保存されるようにな
る。
【０３３９】請求項９記載の発明では、電気部品制御手
段が、電力供給が開始された場合に、バックアップコマ
ンド記憶領域にコマンドデータが記憶されていた場合に
は通常時コマンド記憶領域の内容を無効にするように構
成されているので、電力供給停止時処理を開始した後で
もコマンドの取込を実行するようにしても、１つのコマ
ンドを２回取り込んでしまうことはない。
【０３４０】請求項１０記載の発明では、遊技制御手段
が、電気部品制御手段がコマンドデータを入力する入力
処理を実行する契機を示す信号を送信した後、入力処理
中における実際の入力の契機を示す信号として指示信号
を出力するように構成されているので、電気部品制御手
段において、契機を示す信号の入力を契機としてコマン
ドデータ受信処理を開始するとともに指示信号があった
ことを条件にコマンドデータを入力するという確実な入
力処理を行うことができる。
【０３４１】請求項１１記載の発明では、電気部品制御
手段が、電力供給が開始された場合に、遊技制御手段に
よるコマンドデータの出力ポートへの出力状態を監視
し、出力状態に応じてコマンドデータを入力する入力処
理を再開可能な状態にするように構成されているので、
電力供給が停止したときにコマンドの送受信途中であっ
ても、電力供給が再開されたときに確実にコマンドが電
気部品制御手段に取り込まれる。
【０３４２】請求項１２記載の発明では、電気部品制御
手段が、入力処理を実行してから、所定の保護データを
除き、変更データ記憶手段の内容をクリアするように構
成されているので、誤ったデータによって誤った制御を
行ってしまう可能性が低減する。
【０３４３】請求項１３記載の発明では、保護データに
は賞球数を示すデータが含まれているので、電力供給停
止前の賞球数を、電力供給再開後に引き継ぐことができ
る。
【０３４４】請求項１４記載の発明では、電気部品制御
手段が、電力供給が開始された場合に、所定期間、遊技
制御手段によるコマンドデータの出力ポートへの出力状
態に変化がない場合には、入力処理を実行せずに制御状
態を復旧させるように構成されているので、不必要な制
御を行うことなく、電力供給停止前の制御状態に復旧す
ることができる。
【０３４５】請求項１５記載の発明では、遊技制御手段
が、所定の制御周期毎に発生する割込に関連して遊技の
制御を実行し、制御期間内に電気部品制御手段に対して
コマンドを送信する制御を実行しない場合には、ポート
出力内容記憶領域の内容を所定の内容とするように構成
されているので、電気部品制御手段において誤ったコマ
ンドが取り込まれてしまう可能性が低減する。
【０３４６】請求項１６記載の発明では、所定の内容
は、クリアデータ以外のデータであるから、出力ポート
に出力されているデータの内容を判断しやすくなる。
【０３４７】請求項１７記載の発明では、電力供給が開
始された場合に、電力供給が停止する前の制御状態に復
旧させるか否かを決めるための復旧条件が複数あり、遊
技制御手段が、復旧条件の全てが成立していたら電力供
給が停止する前の制御状態に復旧させ、復旧条件のうち
少なくとも１つが成立していなかったら、制御状態を初
期化する初期化処理を行うように構成されているので、
誤ったデータにもとづいて制御状態が復旧されてしまう
ことが防止される。
【０３４８】請求項１８記載の発明では、復旧条件が変
動データ記憶手段に電力供給停止前の制御状態に関する
記憶内容が記憶されていたことを含むので、電力供給停
止前の制御状態に関する記憶内容が記憶されていない場
合には制御状態を復旧させる処理は行われず、誤ったデ
ータにもとづいて制御状態が復旧されてしまう可能性が
低減する。
【０３４９】請求項１９記載の発明では、復旧条件が変
動データ記憶手段の記憶内容にもとづいて作成されたチ
ェックデータが正常であったことを含むので、誤ったデ
ータにもとづいて制御状態が復旧されてしまう可能性が
低減する。
【０３５０】請求項２０記載の発明では、復旧条件が、
変動データ記憶手段の記憶内容を初期化させるための初
期化操作手段の操作信号がなかったことを含むので、遊
技店員等が容易に変動データ記憶手段に内容を初期化す
ることができる。
【０３５１】請求項２１記載の発明では、電気部品制御
手段は、遊技媒体の払い出しを行う払出手段を制御する
払出制御手段であるから、払出制御手段も、変動データ
記憶手段に保存されているデータにもとづいて制御状態
を復旧させることができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図であ
る。
【図２】 ガラス扉枠を取り外した状態での遊技盤の前
面を示す正面図である。
【図３】 遊技機を裏面から見た背面図である。
【図４】 各種部材が取り付けられた機構板を遊技機背
面側から見た背面図である。
【図５】 球払出装置の構成例を示す分解斜視図であ
る。
【図６】 遊技盤に設置されているスイッチ基板の部分
を示す正面図である。
【図７】 クリアスイッチの構成の一例を示す構成図で
ある。
【図８】 遊技制御基板（主基板）の回路構成例を示す
ブロック図である。
【図９】 図柄制御基板の回路構成例を示すブロック図
である。
【図１０】 ランプ制御基板内の回路構成を示すブロッ
ク図である。
【図１１】 音制御基板内の回路構成を示すブロック図
である。
【図１２】 払出制御基板の回路構成例を示すブロック
図である。
【図１３】 電源基板の回路構成例を示すブロック図で
ある。
【図１４】 電源監視および電源バックアップのための
ＣＰＵ周りの一構成例を示すブロック図である。
【図１５】 出力ポートのビット割り当ての一例を示す
説明図である。
【図１６】 出力ポートのビット割り当ての一例を示す
説明図である。
【図１７】 入力ポートのビット割り当ての一例を示す
説明図である。
【図１８】 主基板におけるＣＰＵが実行するメイン処
理を示すフローチャートである。
【図１９】 主基板におけるＣＰＵが実行するメイン処
理を示すフローチャートである。
【図２０】 遊技制御手段におけるＲＡＭ領域の一部を
示す説明図である。
【図２１】 特別図柄プロセス処理を示すフローチャー
トである。
【図２２】 普通図柄プロセス処理を示すフローチャー
トである。
【図２３】 主基板からサブ基板に送信される制御コマ
ンドの送出形態を示すタイミング図である。
【図２４】 コマンド制御処理を示すフローチャートで
ある。
【図２５】 コマンド制御処理を示すフローチャートで
ある。
【図２６】 タイマ割込処理を示すフローチャートであ
る。
【図２７】 ポート出力処理を示すフローチャートであ
る。
【図２８】 遊技状態復旧処理を示すフローチャートで
ある。
【図２９】 マスク不能割込処理（電力供給停止時処
理）を示すフローチャートである。
【図３０】 ＲＡＭのアドレスマップを示す説明図であ
る。
【図３１】 チェックサム作成方法の一例を説明するた
めの説明図である。
【図３２】 電源監視および電源バックアップのための
払出制御用ＣＰＵ周りの一構成例を示すブロック図であ
る。
【図３３】 出力ポートのビット割り当ての一例を示す
説明図である。
【図３４】 入力ポートのビット割り当ての一例を示す
説明図である。
【図３５】 払出制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。
【図３６】 払出状態復旧処理を示すフローチャートで
ある。
【図３７】 タイマ割込処理を示すフローチャートであ
る。
【図３８】 ＲＡＭのアドレスマップを示す説明図であ
る。
【図３９】 コマンド受信割込処理を示すフローチャー
トである。
【図４０】 受信バッファの構成例を示す説明図であ
る。
【図４１】 マスク不能割込処理（電力供給停止時処
理）を示すフローチャートである。
【図４２】 マスク不能割込処理（電力供給停止時処
理）を示すフローチャートである。
【図４３】 主基板からサブ基板に送信される制御コマ
ンドの送出形態を示すタイミング図である。
【図４４】 ポート出力処理を示すフローチャートであ
る。
【図４５】 コマンド受信割込処理を示すフローチャー
トである。
【図４６】 マスク不能割込処理（電力供給停止時処
理）を示すフローチャートである。
【図４７】 払出状態復旧処理を示すフローチャートで
ある。
【符号の説明】
１ パチンコ遊技機 ３１ 主基板 ３７ 払出制御基板 ５４ ＲＯＭ ５５ ＲＡＭ（変動データ記憶手段） ５６ ＣＰＵ ３７１ 払出制御用ＣＰＵ ９１０ 電源基板

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 遊技者が遊技媒体を用いて所定の遊技を
    行うことが可能な遊技機であって、 遊技機への電力供給が停止しても所定期間は記憶内容を
    保持することが可能な変動データ記憶手段を有し、遊技
    の進行に関わる制御を行う遊技制御手段と、 前記遊技制御手段からのコマンドにもとづいて、遊技機
    に設けられている電気部品の制御を行う電気部品制御手
    段とを備え、 前記遊技制御手段は、コマンドデータとコマンドデータ
    の電気部品制御手段への入力を指示するための指示信号
    とを出力ポートを介して出力することによってコマンド
    を前記電気部品制御手段に送信し、 前記変動データ記憶手段は、前記コマンドデータの出力
    ポートへの出力に応じて出力ポートに出力したコマンド
    データの内容を記憶可能なポート出力内容記憶領域を含
    み、 前記遊技制御手段は、電力供給が開始された場合に、前
    記変動データ記憶手段に保持されていた記憶内容にもと
    づいて制御状態を電力供給が停止する前の制御状態に復
    旧させる制御を行うことが可能であり、該制御に関連し
    て、前記ポート出力内容記憶領域の内容にもとづいて、
    前記電気部品制御手段が前記コマンドデータを入力可能
    に出力ポートの状態を復旧させる制御を行うことが可能
    であることを特徴とする遊技機。
  2. 【請求項２】 遊技制御手段は、コマンドデータを出力
    した後に指示信号を出力するまでの間に電力供給が停止
    した場合には、電力供給が再開されたときに、コマンド
    データに関する出力ポートの状態を復旧させた後、指示
    信号を出力する請求項１記載の遊技機。
  3. 【請求項３】 電気部品制御手段は、遊技機への電力供
    給が停止しても所定期間は記憶内容を保持することが可
    能な変動データ記憶手段を有し、電力供給が停止する場
    合に制御状態を復旧させるために必要なデータを前記変
    動データ記憶手段に保存するための電力供給停止時処理
    を実行する請求項１または請求項２記載の遊技機。
  4. 【請求項４】 遊技制御手段は、コマンドデータの出力
    に関連して、コマンドデータを出力していることを示す
    データ出力中信号を出力する請求項３記載の遊技機。
  5. 【請求項５】 電気部品制御手段は、指示信号とデータ
    出力中信号の両方の出力を検出した場合に、コマンドデ
    ータを入力する入力処理を実行する請求項４記載の遊技
    機。
  6. 【請求項６】 遊技制御手段は、電力供給が停止する場
    合に制御状態を復旧させるために必要なデータを変動デ
    ータ記憶手段に記憶するための電力供給停止時処理を実
    行することが可能であるとともに、前記電力供給停止時
    処理を開始した後でも所定期間はデータ出力中信号の出
    力を維持する請求項４または請求項５記載の遊技機。
  7. 【請求項７】 電気部品制御手段は、電力供給停止時処
    理において、データ出力中信号の状態を監視し、データ
    出力中信号が出力されている場合には、コマンドデータ
    を入力する入力処理を実行する請求項４から請求項６の
    うちのいずれかに記載の遊技機。
  8. 【請求項８】 電気部品制御手段は、通常時に受信した
    コマンドデータを記憶する通常時コマンド記憶領域と、
    電力供給停止時処理が開始された後に受信したコマンド
    データを記憶するバックアップコマンド記憶領域とを備
    える請求項７記載の遊技機。
  9. 【請求項９】 電気部品制御手段は、電力供給が開始さ
    れた場合に、バックアップコマンド記憶領域にコマンド
    データが記憶されていた場合には通常時コマンド記憶領
    域の内容を無効にする請求項８記載の遊技機。
  10. 【請求項１０】 遊技制御手段は、電気部品制御手段が
    コマンドデータを入力する入力処理を実行する契機を示
    す信号を送信した後、前記入力処理実行中における実際
    の入力の契機を示す信号として指示信号を出力する請求
    項１記載の遊技機。
  11. 【請求項１１】 電気部品制御手段は、電力供給が開始
    された場合に、遊技制御手段によるコマンドデータの出
    力ポートへの出力状態を監視し、前記出力状態に応じて
    コマンドデータを入力する入力処理を再開可能な状態に
    する請求項１または請求項１０記載の遊技機。
  12. 【請求項１２】 電気部品制御手段は、入力処理を実行
    してから、所定の保護データを除き、変更データ記憶手
    段の内容をクリアする請求項１１記載の遊技機。
  13. 【請求項１３】 保護データには賞球数を示すデータが
    含まれる請求項１２記載の遊技機。
  14. 【請求項１４】 電気部品制御手段は、電力供給が開始
    された場合に、所定期間、遊技制御手段によるコマンド
    データの出力ポートへの出力状態に変化がない場合に
    は、入力処理を実行せずに制御状態を復旧させる請求項
    １１から請求項１３のうちのいずれかに記載の遊技機。
  15. 【請求項１５】 遊技制御手段は、所定の制御周期毎に
    発生する割込に関連して遊技の制御を実行し、前記制御
    期間内に電気部品制御手段に対してコマンドを送信する
    制御を実行しない場合には、ポート出力内容記憶領域の
    内容を所定の内容とする請求項１、または請求項１０か
    ら請求項１４のうちのいずれかに記載の遊技機。
  16. 【請求項１６】 所定の内容は、クリアデータ以外のデ
    ータである請求項１５記載の遊技機。
  17. 【請求項１７】 電力供給が開始された場合に、遊技制
    御手段が、電力供給が停止する前の制御状態に復旧させ
    るか否かを決めるための復旧条件が複数あり、前記遊技
    制御手段は、前記復旧条件の全てが成立していたら電力
    供給が停止する前の制御状態に復旧させ、 前記復旧条件のうち少なくとも１つが成立していなかっ
    たら、制御状態を初期化する初期化処理を行う請求項１
    から請求項１６のうちのいずれかに記載の遊技機。
  18. 【請求項１８】 復旧条件は、変動データ記憶手段に電
    力供給停止前の制御状態に関する記憶内容が記憶されて
    いたことを含む請求項１７記載の遊技機。
  19. 【請求項１９】 復旧条件は、変動データ記憶手段の記
    憶内容にもとづいて作成されたチェックデータが正常で
    あったことを含む請求項１７または請求項１８記載の遊
    技機。
  20. 【請求項２０】 復旧条件は、変動データ記憶手段の記
    憶内容を初期化させるための初期化操作手段の操作信号
    がなかったことを含む請求項１７から請求項１９のうち
    のいずれかに記載の遊技機。
  21. 【請求項２１】 電気部品制御手段は、遊技媒体の払い
    出しを行う払出手段を制御する払出制御手段である請求
    項１から請求項２０のうちのいずれかに記載の遊技機。
JP2001225206A 2001-07-25 2001-07-25 遊技機 Expired - Fee Related JP4919552B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001225206A JP4919552B2 (ja) 2001-07-25 2001-07-25 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001225206A JP4919552B2 (ja) 2001-07-25 2001-07-25 遊技機

Publications (2)

Publication Number Publication Date
JP2003033543A true JP2003033543A (ja) 2003-02-04
JP4919552B2 JP4919552B2 (ja) 2012-04-18

Family

ID=19058234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001225206A Expired - Fee Related JP4919552B2 (ja) 2001-07-25 2001-07-25 遊技機

Country Status (1)

Country Link
JP (1) JP4919552B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008295492A (ja) * 2007-05-29 2008-12-11 Fujishoji Co Ltd 遊技機
JP2010227642A (ja) * 2010-07-16 2010-10-14 Fujishoji Co Ltd 遊技機
JP2014230768A (ja) * 2014-05-09 2014-12-11 株式会社ソフイア 遊技機

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001046605A (ja) * 1999-08-13 2001-02-20 Sankyo Kk 遊技機
JP2001058067A (ja) * 1999-08-20 2001-03-06 Fuji Shoji:Kk 弾球遊技機
JP2001161910A (ja) * 1999-12-14 2001-06-19 Sankyo Kk 遊技機
JP2001170309A (ja) * 1999-12-20 2001-06-26 Sophia Co Ltd 遊技機
JP2001170325A (ja) * 1999-12-17 2001-06-26 Sanyo Product Co Ltd 遊技機の制御装置
JP2001190749A (ja) * 2000-01-13 2001-07-17 Sankyo Kk 遊技機
JP2001198329A (ja) * 2000-01-18 2001-07-24 Sophia Co Ltd 遊技機
JP2001198272A (ja) * 2000-01-18 2001-07-24 Sophia Co Ltd 遊技機
JP2001198305A (ja) * 2000-01-18 2001-07-24 Sankyo Kk 遊技機
JP2002282486A (ja) * 2001-03-22 2002-10-02 Sanyo Product Co Ltd 遊技機

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001046605A (ja) * 1999-08-13 2001-02-20 Sankyo Kk 遊技機
JP2001058067A (ja) * 1999-08-20 2001-03-06 Fuji Shoji:Kk 弾球遊技機
JP2001161910A (ja) * 1999-12-14 2001-06-19 Sankyo Kk 遊技機
JP2001170325A (ja) * 1999-12-17 2001-06-26 Sanyo Product Co Ltd 遊技機の制御装置
JP2001170309A (ja) * 1999-12-20 2001-06-26 Sophia Co Ltd 遊技機
JP2001190749A (ja) * 2000-01-13 2001-07-17 Sankyo Kk 遊技機
JP2001198329A (ja) * 2000-01-18 2001-07-24 Sophia Co Ltd 遊技機
JP2001198272A (ja) * 2000-01-18 2001-07-24 Sophia Co Ltd 遊技機
JP2001198305A (ja) * 2000-01-18 2001-07-24 Sankyo Kk 遊技機
JP2002282486A (ja) * 2001-03-22 2002-10-02 Sanyo Product Co Ltd 遊技機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008295492A (ja) * 2007-05-29 2008-12-11 Fujishoji Co Ltd 遊技機
JP2010227642A (ja) * 2010-07-16 2010-10-14 Fujishoji Co Ltd 遊技機
JP2014230768A (ja) * 2014-05-09 2014-12-11 株式会社ソフイア 遊技機

Also Published As

Publication number Publication date
JP4919552B2 (ja) 2012-04-18

Similar Documents

Publication Publication Date Title
JP3907931B2 (ja) 遊技機
JP4919552B2 (ja) 遊技機
JP2003175165A (ja) 遊技機
JP3798286B2 (ja) 遊技機
JP4850974B2 (ja) 遊技機
JP3907929B2 (ja) 遊技機
JP4658177B2 (ja) 遊技機
JP3699029B2 (ja) 遊技機
JP2002052216A (ja) 遊技機
JP4795476B2 (ja) 遊技機
JP4763082B2 (ja) 遊技機
JP3609327B2 (ja) 遊技機
JP3621672B2 (ja) 遊技機
JP3760402B2 (ja) 遊技機
JP4642248B2 (ja) 遊技機
JP3907927B2 (ja) 遊技機
JP2016158857A (ja) ぱちんこ遊技機
JP3699031B2 (ja) 遊技機
JP4763083B2 (ja) 遊技機
JP2003225433A (ja) 遊技機
JP3621671B2 (ja) 遊技機
JP3621670B2 (ja) 遊技機
JP3699030B2 (ja) 遊技機
JP4170346B2 (ja) 遊技機
JP3699032B2 (ja) 遊技機

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051202

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120131

R150 Certificate of patent or registration of utility model

Ref document number: 4919552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees