JP2001149534A

JP2001149534A - 遊技機

Info

Publication number: JP2001149534A
Application number: JP34149399A
Authority: JP
Inventors: Shohachi Ugawa; 詔八鵜川; Masaki Imai; 雅基今井
Original assignee: Sankyo Co Ltd
Current assignee: Sankyo Co Ltd
Priority date: 1999-11-30
Filing date: 1999-11-30
Publication date: 2001-06-05

Abstract

(57)【要約】【課題】遊技機の電源投入時に確実にマイクロコンピ
ュータが起動し、遊技開始に不都合を生じさせることの
ない遊技機を提供する。【解決手段】リセットＩＣ６５１からのリセット信号
は、ＮＡＮＤ回路９４７に入力されるとともに、反転回
路９４４を介してカウンタ９４１のクリア端子に入力さ
れる。カウンタ９４１は、クリア端子への入力がローレ
ベルになると、発振器９４３からのクロック信号をカウ
ントする。そして、カウンタ９４１のＱ５出力がＮＯＴ
回路を介してＮＡＮＤ回路９４７に入力される。また、
カウンタ９４１のＱ６出力は、フリップフロップ９４２
のクロック端子に入力される。フリップフロップ９４２
のＱ出力はＯＲ回路９４９に入力される。ＯＲ回路９４
９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯ
Ｔ回路９４８を介して導入される。そして、ＯＲ回路９
４９の出力がＣＰＵのリセット端子に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技者の操作に応
じて遊技が行われるパチンコ遊技機等の遊技機に関し、
特に、遊技盤における遊技領域において遊技者の操作に
応じて遊技が行われる遊技機に関する。

【０００２】

【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。

【０００３】なお、遊技価値とは、遊技機の遊技領域に
設けられた可変入賞球装置の状態が打球が入賞しやすい
遊技者にとって有利な状態になることや、遊技者にとっ
て有利な状態となるための権利を発生させたりすること
や、景品遊技媒体払出の条件が成立しやすくなる状態に
なることことである。

【０００４】パチンコ遊技機では、特別図柄を表示する
可変表示部の表示結果があらかじめ定められた特定の表
示態様の組合せとなることを、通常、「大当り」とい
う。大当りが発生すると、例えば、大入賞口が所定回数
開放して打球が入賞しやすい大当り遊技状態に移行す
る。そして、各開放期間において、所定個（例えば１０
個）の大入賞口への入賞があると大入賞口は閉成する。
そして、大入賞口の開放回数は、所定回数（例えば１６
ラウンド）に固定されている。なお、各開放について開
放時間（例えば２９．５秒）が決められ、入賞数が所定
個に達しなくても開放時間が経過すると大入賞口は閉成
する。また、大入賞口が閉成した時点で所定の条件（例
えば、大入賞口内に設けられているＶゾーンへの入賞）
が成立していない場合には、大当り遊技状態は終了す
る。

【０００５】また、「大当り」の組合せ以外の表示態様
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
表示結果が導出表示されている可変表示部の表示態様が
特定の表示態様の組合せとなる表示条件を満たしている
状態を「リーチ」という。そして、可変表示部に可変表
示される識別情報の表示結果が「リーチ」となる条件を
満たさない場合には「はずれ」となり、可変表示状態は
終了する。遊技者は、大当りをいかにして発生させるか
を楽しみつつ遊技を行う。

【０００６】遊技機における遊技進行はマイクロコンピ
ュータ等による遊技制御手段によって制御される。可変
表示装置に表示される識別情報、キャラクタ画像および
背景画像は、遊技制御手段からの表示制御コマンドデー
タに従って動作する表示制御手段によって制御される。
可変表示装置に表示される識別情報、キャラクタ画像お
よび背景画像は、一般に、表示制御用のマイクロコンピ
ュータとマイクロコンピュータの指示に応じて画像デー
タを生成して可変表示装置側に転送するビデオディスプ
レイプロセッサ（ＶＤＰ）とによって制御されるが、表
示制御用のマイクロコンピュータのプログラム容量は大
きい。

【０００７】従って、プログラム容量に制限のある遊技
制御手段のマイクロコンピュータで可変表示装置に表示
される識別情報等を制御することはできず、遊技制御手
段のマイクロコンピュータとは別の表示制御用のマイク
ロコンピュータ（表示制御手段）が用いられる。よっ
て、遊技の進行を制御する遊技制御手段は、表示制御手
段に対して表示制御のためのコマンドを送信する必要が
ある。

【０００８】また、そのような遊技機では、遊技盤にス
ピーカが設けられ、遊技効果を増進するために遊技の進
行に伴ってスピーカから種々の効果音が発せられる。ま
た、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊
技効果を増進するために遊技の進行に伴ってそれらの発
光体が点灯されたり消灯されたりする。一般に、効果音
を発生する音声制御は、遊技の進行を制御する遊技制御
手段によって行われる。また、発光体の点灯／消灯制御
は、遊技の進行を制御する遊技制御手段によって行われ
る。

【０００９】また、遊技者は、一般に、遊技媒体を遊技
機を介して借り出す。その場合、遊技媒体貸出機構が遊
技機に設けられる。遊技媒体貸出機構は、賞球払出を行
う払出機構と共通化されることも多い。遊技媒体貸出機
構と賞球払出機構とが共通化されている場合でも別個に
設けられている場合でも、ともに遊技媒体を払い出す動
作を行うのであるから、それらは、一つの払出制御基板
に搭載された払出制御手段によって制御される。

【００１０】遊技の進行は主基板に搭載された遊技制御
手段によって制御されるので、入賞にもとづく賞球個数
は、遊技制御手段によって決定され、払出制御基板に送
信される。一方、遊技媒体の貸し出しは、遊技の進行と
は無関係であるから、一般に、遊技制御手段を介さず払
出制御手段によって制御される。

【００１１】

【発明が解決しようとする課題】以上のように、遊技機
には、遊技制御手段の他に種々の遊技装置制御手段（電
気部品制御手段）が搭載されている。一般に、各制御手
段はマイクロコンピュータで構成される。マイクロコン
ピュータは、電源投入後、所定期間のリセット期間がお
かれた後にリセット状態が解除されることによって動作
を開始する。通常、マイクロコンピュータはリセット端
子を有し、リセット端子に対してローレベルが入力され
るとリセット状態となりハイレベルが入力されると動作
可能状態になる。従って、マイクロコンピュータを含む
システムは、電源投入後、リセット端子に所定期間ロー
レベルが入力され、その後、リセット端子にハイレベル
が継続して入力されるように構成される。

【００１２】よって、一般に、リセット端子の入力レベ
ルがハイレベルになるとマイクロコンピュータが起動す
るのであるが、リセット端子に入力される電圧レベルの
制御が適切でないと、マイクロコンピュータが正常に起
動しない可能性がある。正常に起動しない場合には、遊
技機に電源が投入されても遊技が開始されない等の問題
が生ずる。そのような場合には、遊技機の電源をオフし
た後に再度電源投入を行うといった処理が必要になって
しまう。

【００１３】そこで、本発明は、遊技機の電源投入時に
確実にマイクロコンピュータが起動し、遊技開始に不都
合を生じさせることのない遊技機を提供することを目的
とする。

【００１４】

【課題を解決するための手段】本発明による遊技機は、
遊技者が所定の遊技を行うことが可能な遊技機であっ
て、遊技機に設けられている電気部品を制御するための
処理についての制御プログラムを実行するマイクロコン
ピュータを備え、マイクロコンピュータのリセット端子
に、リセット解除を示すレベルを断続的に少なくとも２
回与えることによりマイクロコンピュータを起動させる
リセット手段を備えたことを特徴とする。なお、電気部
品制御手段の例として、遊技進行を制御する遊技制御手
段や、遊技媒体の払出制御を行う払出制御手段がある。

【００１５】リセット手段が、リセット端子に、リセッ
ト解除を示すレベルを与えた後、マイクロコンピュータ
が電気部品を制御するための処理についての制御プログ
ラムの実行を開始する以前の段階でリセット状態を示す
レベルを与え、その後再度リセット解除を示すレベルを
与えるように構成されていてもよい。

【００１６】マイクロコンピュータが、リセット解除に
応じて所定の起動時処理を実行した後に電気部品を制御
するための処理についての制御プログラムを実行し、リ
セット手段が、リセット解除を示すレベルを与えた後、
所定の起動時処理の実行中にリセット状態を示すレベル
を与え、その後再度リセット解除を示すレベルを与える
ように構成されていてもよい。

【００１７】リセット手段は、マイクロコンピュータの
動作を停止させる際には、マイクロコンピュータのリセ
ット端子に対して一旦リセット状態を示すレベルを与え
た後ではリセット解除を示すレベルを出力しないように
構成されていてもよい。

【００１８】マイクロコンピュータは、電力供給停止直
前の内容を保持することが可能な記憶手段に保持されて
いる保持データにもとづいて制御を再開させることが可
能であるように構成されていてもよい。なお、電力供給
停止直前の内容を保持することが可能な記憶手段は、マ
イクロコンピュータに含まれている構成であってもよ
い。すなわち、記憶手段は、例えば、マイクロコンピュ
ータに内蔵されているメモリ（ＲＡＭ）であってもよ
い。

【００１９】所定電位電源の電圧低下を監視し第１検出
条件が成立した場合に検出信号を出力する第１の電源監
視手段を備え、電気部品制御手段は、第１の電源監視手
段からの検出信号に応じて所定の電力供給停止時処理を
行うように構成されていてもよい。

【００２０】電力供給停止時処理には記憶手段へのアク
セスを防止する処理が含まれるように構成されていても
よい。

【００２１】マイクロコンピュータは、記憶手段の記憶
内容に関連した値を用いた演算の結果得られるチェック
データを記憶手段に保存するように構成されていてもよ
い。

【００２２】マイクロコンピュータが搭載された電気部
品制御基板で使用される電圧を生成する電源基板が電気
部品制御基板とは別個に設けられ、電源基板が、電気部
品制御基板における記憶手段の電源バックアップを行う
ためのバックアップ電源を備えた構成であってもよい。

【００２３】バックアップ電源は、電気部品制御基板に
おける各回路を駆動するための電源のラインから蓄電さ
れるように構成されていてもよい。

【００２４】第１の電源監視手段の監視対象の所定電位
電源と同一、または異なる電位電源の電圧低下を監視
し、第１の電源監視手段における第１検出条件の成立か
ら少なくとも所定期間経過後に成立するように設定され
た第２検出条件が成立した場合に検出信号を出力する第
２の電源監視手段が設けられ、電気部品制御手段は、第
２の電源監視手段からの検出信号の入力に応じてシステ
ムリセットされるように構成されていてもよい。

【００２５】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図、図２はパチンコ遊技
機１の内部構造を示す全体背面図、図３はパチンコ遊技
機１の遊技盤を背面からみた背面図である。なお、ここ
では、遊技機の一例としてパチンコ遊技機を示すが、本
発明はパチンコ遊技機に限られず、例えばコイン遊技機
等であってもよい。また、画像式の遊技機やスロット機
に適用することもできる。

【００２６】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた景品玉を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００２７】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部９と７セグメントＬ
ＥＤによる可変表示器１０とを含む可変表示装置８が設
けられている。この実施の形態では、可変表示部９に
は、「左」、「中」、「右」の３つの図柄表示エリアが
ある。可変表示装置８の側部には、打球を導く通過ゲー
ト１１が設けられている。通過ゲート１１を通過した打
球は、玉出口１３を経て始動入賞口１４の方に導かれ
る。通過ゲート１１と玉出口１３との間の通路には、通
過ゲート１１を通過した打球を検出するゲートスイッチ
１２がある。また、始動入賞口１４に入った入賞球は、
遊技盤６の背面に導かれ、始動口スイッチ１７によって
検出される。また、始動入賞口１４の下部には開閉動作
を行う可変入賞球装置１５が設けられている。可変入賞
球装置１５は、ソレノイド１６によって開状態とされ
る。

【００２８】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶカウントスイ
ッチ２２で検出される。また、開閉板２０からの入賞球
はカウントスイッチ２３で検出される。可変表示装置８
の下部には、始動入賞口１４に入った入賞球数を表示す
る４個の表示部を有する始動入賞記憶表示器１８が設け
られている。この例では、４個を上限として、始動入賞
がある毎に、始動入賞記憶表示器１８は点灯している表
示部を１つずつ増やす。そして、可変表示部９の可変表
示が開始される毎に、点灯している表示部を１つ減ら
す。

【００２９】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球の入賞口１９，２４への入賞は入賞口
スイッチ１９ａ，２４ａによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。

【００３０】そして、この例では、一方のスピーカ２７
の近傍に、景品玉払出時に点灯する賞球ランプ５１が設
けられ、他方のスピーカ２７の近傍に、補給玉が切れた
ときに点灯する球切れランプ５２が設けられている。さ
らに、図１には、パチンコ遊技台１に隣接して設置さ
れ、プリペイドカードが挿入されることによって玉貸し
を可能にするカードユニット５０も示されている。

【００３１】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００３２】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、可変表示器１０の表示数字
が連続的に変化する状態になる。また、打球が始動入賞
口１４に入り始動口スイッチ１７で検出されると、図柄
の変動を開始できる状態であれば、可変表示部９内の図
柄が回転を始める。図柄の変動を開始できる状態でなけ
れば、始動入賞記憶を１増やす。

【００３３】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶカウントスイッチ２２で検出
されると、継続権が発生し開閉板２０の開放が再度行わ
れる。継続権の発生は、所定回数（例えば１５ラウン
ド）許容される。

【００３４】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、可変表示器１０における停止図柄が所定の図
柄（当り図柄）である場合に、可変入賞球装置１５が所
定時間だけ開状態になる。さらに、高確率状態では、可
変表示器１０における停止図柄が当り図柄になる確率が
高められるとともに、可変入賞球装置１５の開放時間と
開放回数が高められる。

【００３５】次に、パチンコ遊技機１の裏面の構造につ
いて図２を参照して説明する。可変表示装置８の背面で
は、図２に示すように、機構板３６の上部に景品玉タン
ク３８が設けられ、パチンコ遊技機１が遊技機設置島に
設置された状態でその上方から景品玉が景品玉タンク３
８に供給される。景品玉タンク３８内の景品玉は、誘導
樋３９を通って玉払出装置に至る。

【００３６】機構板３６には、中継基板３０を介して可
変表示部９を制御する可変表示制御ユニット２９、基板
ケース３２に覆われ遊技制御用マイクロコンピュータ等
が搭載された遊技制御基板（主基板）３１、可変表示制
御ユニット２９と遊技制御基板３１との間の信号を中継
するための中継基板３３、および景品玉の払出制御を行
う賞球制御用マイクロコンピュータ等が搭載された賞球
制御基板（払出制御基板）３７が設置されている。さら
に、機構板３６の下部には、モータの回転力を利用して
打球を遊技領域７に発射する打球発射装置３４と、遊技
効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ラン
プ５１および球切れランプ５２に信号を送るためのラン
プ制御基板３５が設置されている。

【００３７】また、図３はパチンコ遊技機１の遊技盤を
背面からみた背面図である。誘導樋３９を通った玉は、
図３に示されるように、球切れ検出器１８７ａ，１８７
ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出
装置９７に至る。玉払出装置９７から払い出された景品
玉は、連絡口４５を通ってパチンコ遊技機１の前面に設
けられている打球供給皿３に供給される。連絡口４５の
側方には、パチンコ遊技機１の前面に設けられている余
剰玉受皿４に連通する余剰玉通路４６が形成されてい
る。入賞にもとづく景品玉が多数払い出されて打球供給
皿３が満杯になり、ついには景品玉が連絡口４５に到達
した後さらに景品玉が払い出されると景品玉は、余剰玉
通路４６を経て余剰玉受皿４に導かれる。さらに景品玉
が払い出されると、感知レバー４７が満タンスイッチ４
８を押圧して満タンスイッチ４８がオンする。その状態
では、玉払出装置９７内のステッピングモータの回転が
停止して玉払出装置９７の動作が停止するとともに、必
要に応じて打球発射装置３４の駆動も停止する。

【００３８】賞球払出制御を行うために、入賞口スイッ
チ１９ａ，２４ａ、始動口スイッチ１７およびＶカウン
トスイッチ２２からの信号が、主基板３１に送られる。
主基板３１のＣＰＵ５６は、始動口スイッチ１７がオン
すると６個の賞球払出に対応した入賞が発生したことを
知る。また、カウントスイッチ２３がオンすると１５個
の賞球払出に対応した入賞が発生したことを知る。そし
て、入賞口スイッチがオンすると１０個の賞球払出に対
応した入賞が発生したことを知る。なお、この実施の形
態では、例えば、入賞口２４に入賞した遊技球は、入賞
口２４からの入賞球流路に設けられている入賞口スイッ
チ２４ａで検出され、入賞口１９に入賞した遊技球は、
入賞口１９からの入賞球流路に設けられている入賞口ス
イッチ１９ａで検出される。

【００３９】主基板３１に入賞球検出スイッチのオン信
号が送られると、主基板３１から賞球制御基板３７に賞
球制御コマンドが送られる。例えば、始動口スイッチ１
７がオンすると、賞球個数「６」を示す賞球制御コマン
ドが出力され、カウントスイッチ２３がオンすると、賞
球個数「１５」を示す賞球制御コマンドが出力される。
そして、入賞口スイッチ１９ａ，２４ａがオンすると、
賞球個数「１０」を示す賞球制御コマンドが出力され
る。

【００４０】図４は、主基板３１における回路構成の一
例を示すブロック図である。なお、図４には、賞球制御
基板３７、ランプ制御基板３５、音声制御基板７０、発
射制御基板９１および表示制御基板８０も示されてい
る。主基板３１には、プログラムに従ってパチンコ遊技
機１を制御する基本回路５３と、ゲートスイッチ１２、
始動口スイッチ１７、Ｖカウントスイッチ２２、カウン
トスイッチ２３、満タンスイッチ４８、玉切れスイッチ
１８７ａ，１８７ｂ（以下、玉切れスイッチ１８７と表
現することがある。）および入賞口スイッチ１９ａ，２
４ａからの信号を基本回路５３に与えるスイッチ回路５
８と、可変入賞球装置１５を開閉するソレノイド１６お
よび開閉板２０を開閉するソレノイド２１を基本回路５
３からの指令に従って駆動するソレノイド回路５９と、
始動記憶表示器１８の点灯および滅灯を行うとともに７
セグメントＬＥＤによる可変表示器１０と装飾ランプ２
５とを駆動するランプ・ＬＥＤ回路６０とが搭載されて
いる。

【００４１】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
をホール管理コンピュータ等のホストコンピュータに対
して出力する情報出力回路６４を含む。

【００４２】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れる記憶手段の一例であるＲＡＭ５５、制御用のプログ
ラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポ
ート部５７を含む。この実施の形態では、ＲＯＭ５４，
ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、
ＣＰＵ５６は、１チップマイクロコンピュータである。
なお、１チップマイクロコンピュータは、少なくともＲ
ＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ
／Ｏポート部５７は外付けであっても内蔵されていても
よい。また、Ｉ／Ｏポート部５７は、マイクロコンピュ
ータにおける情報入出力可能な端子である。

【００４３】さらに、主基板３１には、電源投入時に基
本回路５３をリセットするための初期リセット回路６５
と、基本回路５３から与えられるアドレス信号をデコー
ドしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポ
ートを選択するための信号を出力するアドレスデコード
回路６７とが設けられている。なお、玉払出装置９７か
ら主基板３１に入力されるスイッチ情報もあるが、図４
ではそれらは省略されている。

【００４４】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００４５】図５は、表示制御基板８０内の回路構成
を、可変表示部９の一実現例であるＣＲＴ８２および主
基板３１の出力ポート（ポートＡ，Ｂ）５７１，５７２
および出力バッファ回路６３とともに示すブロック図で
ある。出力ポート５７１からは８ビットのデータが出力
され、出力ポート５７２からは１ビットのストローブ信
号（ＩＮＴ信号）が出力される。

【００４６】表示制御用ＣＰＵ１０１は、制御データＲ
ＯＭ１０２に格納されたプログラムに従って動作し、主
基板３１からノイズフィルタ１０７および入力バッファ
回路１０５を介してストローブ信号が入力されると、入
力バッファ回路１０５を介して表示制御コマンドを受信
する。入力バッファ回路１０５として、例えば汎用ＩＣ
である７４ＨＣ２４４を使用することができる。なお、
表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していな
い場合には、入力バッファ回路１０５と表示制御用ＣＰ
Ｕ１０１との間に、Ｉ／Ｏポートが設けられる。

【００４７】そして、表示制御用ＣＰＵ１０１は、受信
した表示制御コマンドに従って、ＣＲＴ８２に表示され
る画面の表示制御を行う。具体的には、表示制御コマン
ドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３
は、キャラクタＲＯＭ８６から必要なデータを読み出
す。ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８
２に表示するための画像データを生成し、その画像デー
タをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内
の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変
換回路１０４でアナログ信号に変換されてＣＲＴ８２に
出力される。

【００４８】なお、図５には、ＶＤＰ１０３をリセット
するためのリセット回路８３、ＶＤＰ１０３に動作クロ
ックを与えるための発振回路８５、および使用頻度の高
い画像データを格納するキャラクタＲＯＭ８６も示され
ている。キャラクタＲＯＭ８６に格納される使用頻度の
高い画像データとは、例えば、ＣＲＴ８２に表示される
人物、動物、または、文字、図形もしくは記号等からな
る画像などである。この実施の形態では、表示制御用Ｃ
ＰＵ１０１は、１チップマイクロコンピュータであり、
少なくともＲＡＭが内蔵されている。

【００４９】入力バッファ回路１０５は、主基板３１か
ら表示制御基板８０へ向かう方向にのみ信号を通過させ
ることができる。従って、表示制御基板８０側から主基
板３１側に信号が伝わる余地はない。表示制御基板８０
内の回路に不正改造が加えられても、不正改造によって
出力される信号が主基板３１側に伝わることはない。な
お、出力ポート５７１，５７２の出力をそのまま表示制
御基板８０に出力してもよいが、単方向にのみ信号伝達
可能な出力バッファ回路６３を設けることによって、主
基板３１から表示制御基板８０への一方向性の信号伝達
をより確実にすることができる。また、高周波信号を遮
断するノイズフィルタ１０７として、例えば３端子コン
デンサやフェライトビーズが使用されるが、ノイズフィ
ルタ１０７の存在によって、表示制御コマンドに基板間
でノイズが乗ったとしても、その影響は除去される。

【００５０】図６は、主基板３１における音声制御コマ
ンドの信号送信部分および音声制御基板７０の構成例を
示すブロック図である。この実施の形態では、遊技進行
に応じて、遊技領域７の外側に設けられているスピーカ
２７の音声出力を指示するための音声制御コマンドが、
主基板３１から音声制御基板７０に出力される。

【００５１】図６に示すように、音声制御コマンドは、
基本回路５３におけるＩ／Ｏポート部５７の出力ポート
（出力ポートＣ，Ｄ）５７３，５７４から出力される。
出力ポート５７３からは８ビットのデータが出力され、
出力ポート５７４からは１ビットのストローブ信号（Ｉ
ＮＴ信号）が出力される。音声制御基板７０において、
主基板３１からの各信号は、入力バッファ回路７０５を
介して音声制御用ＣＰＵ７０１に入力する。なお、音声
制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場
合には、入力バッファ回路７０５と音声制御用ＣＰＵ７
０１との間に、Ｉ／Ｏポートが設けられる。また、この
実施の形態では、音声制御用ＣＰＵ７０１は、１チップ
マイクロコンピュータであり、少なくともＲＡＭが内蔵
されている。

【００５２】そして、例えばディジタルシグナルプロセ
ッサによる音声合成回路７０２は、音声制御用ＣＰＵ７
０１の指示に応じた音声や効果音を発生し音量切替回路
７０３に出力する。音量切替回路７０３は、音声制御用
ＣＰＵ７０１の出力レベルを、設定されている音量に応
じたレベルにして音量増幅回路７０４に出力する。音量
増幅回路７０４は、増幅した音声信号をスピーカ２７に
出力する。

【００５３】入力バッファ回路７０５として、例えば、
汎用のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用いられ
る。７４ＨＣ２４４のイネーブル端子には、常にローレ
ベル（ＧＮＤレベル）が与えられている。よって、各バ
ッファの出力レベルは、入力レベルすなわち主基板３１
からの信号レベルに確定している。よって、音声制御基
板７０側から主基板３１側に信号が伝わる余地はない。
従って、音声制御基板７０内の回路に不正改造が加えら
れても、不正改造によって出力される信号が主基板３１
側に伝わることはない。なお、入力バッファ回路７０５
の入力側にノイズフィルタを設けてもよい。

【００５４】また、主基板３１において、出力ポート５
７４，５７５の外側にバッファ回路６７が設けられてい
る。バッファ回路６７として、例えば、汎用のＣＭＯＳ
−ＩＣである７４ＨＣ２４４が用いられる。イネーブル
端子には常にローレベル（ＧＮＤレベル）が与えられて
いる。このような構成によれば、外部から主基板３１の
内部に入力される信号が阻止されるので、音声制御基板
７０から主基板３１に信号が与えられる可能性がある信
号ラインをさらに確実になくすことができる。

【００５５】図７は、主基板３１およびランプ制御基板
３５における信号送受信部分を示すブロック図である。
この実施の形態では、遊技領域７の外側に設けられてい
る遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，
２８ｃの点灯／消灯と、賞球ランプ５１および球切れラ
ンプ５２の点灯／消灯を示すランプ制御コマンドが出力
される。

【００５６】図７に示すように、ランプ制御に関するラ
ンプ制御コマンドは、基本回路５３におけるＩ／Ｏポー
ト部５７の出力ポート（出力ポートＥ，Ｆ）５７５，５
７６から出力される。出力ポート５７５は８ビットのデ
ータを出力し、出力ポート５７６は１ビットのストロー
ブ信号（ＩＮＴ信号）を出力する。ランプ制御基板３５
において、主基板３１からの制御コマンドは、入力バッ
ファ回路３５５を介してランプ制御用ＣＰＵ３５１に入
力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポー
トを内蔵していない場合には、入力バッファ回路３５５
とランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが
設けられる。また、この実施の形態では、ランプ制御用
ＣＰＵ３５１は、１チップマイクロコンピュータであ
り、少なくともＲＡＭが内蔵されている。

【００５７】ランプ制御基板３５において、ランプ制御
用ＣＰＵ３５１は、各制御コマンドに応じて定義されて
いる遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８
ｂ，２８ｃの点灯／消灯パターンに従って、遊技効果Ｌ
ＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃに対し
て点灯／消灯信号を出力する。点灯／消灯信号は、遊技
効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃ
に出力される。なお、点灯／消灯パターンは、ランプ制
御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記
憶されている。

【００５８】主基板３１において、ＣＰＵ５６は、賞球
時に賞球ランプ点灯を指示する制御コマンドを出力し、
遊技盤裏面の遊技球補給路に設置されている球切れ検出
センサがオンすると球切れランプ点灯を指示する制御コ
マンドを出力する。ランプ制御基板３５において、各制
御コマンドは、入力バッファ回路３５５を介してランプ
制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３
５１は、それらの制御コマンドに応じて、賞球ランプ５
１および球切れランプ５２を点灯／消灯する。

【００５９】入力バッファ回路３５５として、例えば、
汎用のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用いられ
る。７４ＨＣ２４４のイネーブル端子には、常にローレ
ベル（ＧＮＤレベル）が与えられている。よって、各バ
ッファの出力レベルは、入力レベルすなわち主基板３１
からの信号レベルに確定している。従って、ランプ制御
基板３５側から主基板３１側に信号が伝わる余地はな
い。たとえ、ランプ制御基板３５内の回路に不正改造が
加えられても、不正改造によって出力される信号がメイ
ン基板３１側に伝わることはない。なお、入力バッファ
回路３５５の入力側にノイズフィルタを設けてもよい。

【００６０】図７に示された構成では、ランプ制御基板
３５から主基板３１に信号が与えらる可能性がある信号
ラインをなくすことができる。すなわち、主基板３１か
らランプ制御基板３５への信号の一方向性が確実にな
り、主基板３１における遊技制御に対してランプ制御基
板３５が影響を及ぼす可能性がなくなる。この結果、例
えば、ランプ制御基板３５において、主基板３１の基本
回路５３に大当りを生じさせるための不正信号を与える
ような改造を行ったとしても、不正信号を主基板３１に
伝えることはできない。

【００６１】さらに、主基板３１において、出力ポート
５７５，５７６の外側にバッファ回路６２が設けられて
いる。バッファ回路６２として、例えば、汎用のＣＭＯ
Ｓ−ＩＣである７４ＨＣ２４４が用いられる。イネーブ
ル端子には常にローレベル（ＧＮＤレベル）が与えられ
ている。このような構成によれば、外部から主基板３１
の内部に入力される信号が阻止されるので、ランプ制御
基板３５から主基板３１に信号が与えらる可能性がある
信号ラインをより確実になくすことができる。

【００６２】なお、図７では、ランプ制御用ＣＰＵ３５
１の内蔵出力ポートから遊技効果ＬＥＤ２８ａ、遊技効
果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れ
ランプ５２に点灯または消灯を指示する信号が出力され
ているが、実際には、出力ポートと各ランプ・ＬＥＤと
の間にドライバ回路が挿入されている。

【００６３】図８は、賞球制御基板３７および玉払出装
置９７の構成要素などの賞球に関連する構成要素を示す
ブロック図である。図８に示すように、満タンスイッチ
４８からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。球切れスイッチ１
８７（１８７ａ，１８７ｂ）からの検出信号は、中継基
板７２および中継基板７１を介して主基板３１のＩ／Ｏ
ポート５７に入力される。球切れスイッチ１８７は、景
品玉通路内の景品玉の有無を検出するスイッチである。

【００６４】主基板３１のＣＰＵ５６は、球切れスイッ
チ１８７からの検出信号が球切れ状態を示しているか、
または、満タンスイッチ４８からの検出信号が満タン状
態を示していると、球貸し禁止を指示する賞球制御コマ
ンドを送出する。球貸し禁止を指示する賞球制御コマン
ドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ
３７１は、球貸し処理を停止する。

【００６５】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号も、中継基板７２および中継基板７１を介
して主基板３１のＩ／Ｏポート５７に入力される。賞球
カウントスイッチ３０１Ａは、玉払出装置９７の賞球機
構部分に設けられ、実際に払い出された賞球を検出す
る。

【００６６】入賞があると、賞球制御基板３７には、主
基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８
から賞球個数を示す賞球制御コマンドが入力される。出
力ポート５７７は８ビットのデータを出力し、出力ポー
ト５７８は１ビットのストローブ信号（ＩＮＴ信号）を
出力する。賞球個数を示す賞球制御コマンドは、入力バ
ッファ回路３７３を介してＩ／Ｏポート３７２ａに入力
される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７
２ａを介して賞球制御コマンドを入力し、賞球制御コマ
ンドに応じて玉払出装置９７を駆動して賞球払出を行
う。なお、この実施の形態では、賞球制御用ＣＰＵ３７
１は、１チップマイクロコンピュータであり、少なくと
もＲＡＭが内蔵されている。

【００６７】入力バッファ回路３７３における各バッフ
ァは、主基板３１から賞球制御基板３７へ向かう方向に
のみ信号を通過させることができる。従って、賞球制御
基板３７側から主基板３１側に信号が伝わる余地はな
い。賞球制御基板３７内の回路に不正改造が加えられて
も、不正改造によって出力される信号が主基板３１側に
伝わることはない。なお、入力バッファ回路３７３の入
力側にノイズフィルタを設けてもよい。

【００６８】また、主基板３１において、賞球制御コマ
ンドを出力する出力ポート５７７，５７８の外側にバッ
ファ回路６８が設けられている。このような構成によれ
ば、外部から主基板３１の内部に入力される信号が阻止
されるので、賞球制御基板３７から主基板３１に信号が
与えらる可能性がある信号ラインをより確実になくすこ
とができる。

【００６９】また、賞球制御用ＣＰＵ３７１は、出力ポ
ート３７２ｇを介して、貸し玉数を示す球貸し個数信号
をターミナル基板１６０に出力し、ブザー駆動信号をブ
ザー基板７５に出力する。ブザー基板７５にはブザーが
搭載されている。さらに、出力ポート３７２ｅを介し
て、エラー表示用ＬＥＤ３７４にエラー信号を出力す
る。

【００７０】さらに、賞球制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して、賞球カウントスイ
ッチ３０１Ａの検出信号および球貸しカウントスイッチ
３０１Ｂの検出信号が入力される。球貸しカウントスイ
ッチ３０１Ｂは、実際に貸し出された遊技球を検出す
る。賞球制御基板３７からの払出モータ２８９への駆動
信号は、出力ポート３７２ｃおよび中継基板７２を介し
て玉払出装置９７の賞球機構部分における払出モータ２
８９に伝えられる。

【００７１】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、球貸しスイッチおよび返
却スイッチが接続される。

【００７２】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が賞球制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が賞球制御基板３７を介して
与えられる。カードユニット５０と賞球制御基板３７の
間では、ユニット操作信号（ＢＲＤＹ信号）、球貸し要
求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）
およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポ
ート３７２ｆを介してやりとりされる。

【００７３】パチンコ遊技機１の電源が投入されると、
賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。カードユニッ
ト５０においてカードが受け付けられ、球貸しスイッチ
が操作され球貸しスイッチ信号が入力されると、カード
ユニット制御用マイクロコンピュータは、賞球制御基板
３７にＢＲＤＹ信号を出力する。この時点から所定の遅
延時間が経過すると、カードユニット制御用マイクロコ
ンピュータは、賞球制御基板３７にＢＲＱ信号を出力す
る。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７
１は、払出モータ２８９を駆動し、所定個の貸し玉を遊
技者に払い出す。そして、払出が完了したら、賞球制御
用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を
出力する。なお、賞球制御用ＣＰＵ３７１は、例えば、
ＢＲＤＹ信号がオン状態になったことを検出してＥＸＳ
信号をオン状態とし、払出が完了したらＥＸＳ信号をオ
フ状態とする。

【００７４】以上のように、カードユニット５０からの
信号は全て賞球制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。なお、主基板３１お
よび賞球制御基板３７には、ソレノイドおよびモータや
ランプを駆動するためのドライバ回路が搭載されている
が、図８では、それらの回路は省略されている。

【００７５】この実施の形態では、主基板３１、表示制
御基板８０、音声制御基板７０、ランプ制御基板３５お
よび賞球制御基板３７におけるＲＡＭは、バックアップ
電源でバックアップされている。すなわち、遊技機に対
する電力供給が停止しても、所定期間はＲＡＭの内容が
保存される。そして、各ＣＰＵは、電源電圧の低下を検
出すると、所定の処理を行った後に電源復旧待ちの状態
になる。また、電源投入時に、各ＣＰＵは、ＲＡＭにデ
ータが保存されている場合には、保存データにもとづい
て電源断前の状態を復元する。ただし、少なくとも賞球
制御基板３７および主基板３１のＲＡＭがバックアップ
されていれば、状態復元処理による効果を期待できる。
音制御、ランプ制御、表示制御は、電源復帰時に遊技状
態を復元した主基板３１の遊技制御手段の制御によっ
て、状態復元が可能だからである。

【００７６】図９は、電源監視および電源バックアップ
のためのＣＰＵ９０１周りの一構成例を示すブロック図
である。図９に示すように、第１の電源監視回路（第１
の電源監視手段）からの電圧低下信号が、ＣＰＵ９０１
のマスク不能割込端子（ＮＭＩ端子）に接続されてい
る。第１の電源監視回路は、遊技機が使用する各種直流
電源のうちのいずれかの電源の電圧を監視して電源電圧
低下を検出する回路である。この実施の形態では、ＶSL
の電源電圧を監視して電圧値が所定値以下になるとロー
レベルの電圧低下信号を発生する。ＶSLは、遊技機で使
用される直流電圧のうちで最大のものであり、この例で
は＋３０Ｖである。従って、ＣＰＵ９０１は、割込処理
によって電源断の発生を確認することができる。なお、
この実施の形態では、第１の電源監視回路は、後述する
電源基板に搭載されている。

【００７７】図９に示すような構成は、各電気部品制御
基板（この実施の形態では主基板３１、表示制御基板８
０、音声制御基板７０、ランプ制御基板３５および賞球
制御基板３７）に適用されうる。すなわち、各基板に第
２の電源監視回路が搭載される。また、ＣＰＵ９０１周
りの構成は、主基板３１のＣＰＵ５６、表示制御用ＣＰ
Ｕ１０１、音声制御用ＣＰＵ７０１、ランプ制御用ＣＰ
Ｕ３５１および賞球制御用ＣＰＵ３７１に適用されう
る。

【００７８】電気部品制御基板には、初期リセット回路
６５も示されているが、この実施の形態では、初期リセ
ット回路６５は、第２の電源監視回路（第２の電源監視
手段）も兼ねている。すなわち、リセットＩＣ６５１
は、電源投入時に、外付けのコンデンサの容量で決まる
所定時間だけ出力をローレベルとし、所定時間が経過す
ると出力をハイレベルにする。また、リセットＩＣ６５
１は、第１の電源監視回路が監視する電源電圧と等しい
電源電圧であるＶSLの電源電圧を監視して電圧値が所定
値以下になるとローレベルの電圧低下信号を発生する。

【００７９】図９に示すように、リセットＩＣ６５１か
らのリセット信号は、ＮＡＮＤ回路９４７に入力される
とともに、反転回路（ＮＯＴ回路）９４４を介してカウ
ンタＩＣ９４１のクリア端子に入力される。カウンタＩ
Ｃ９４１は、クリア端子への入力がローレベルになる
と、発振器９４３からのクロック信号をカウントする。
そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９
４５，９４６を介してＮＡＮＤ回路９４７に入力され
る。また、カウンタＩＣ９４１のＱ６出力は、フリップ
フロップ（ＦＦ）９４２のクロック端子に入力される。
フリップフロップ９４２のＤ入力はハイレベルに固定さ
れ、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力され
る。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９
４７の出力がＮＯＴ回路９４８を介して導入される。そ
して、ＯＲ回路９４９の出力がＣＰＵ９０１のリセット
端子に接続されている。

【００８０】そして、例えば、第１の電源監視回路の検
出電圧（電圧低下信号を出力することになる電圧）を＋
２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖと
する。そのように構成した場合には、第１の電源監視回
路と第２の電源監視回路とは、同一の電源ＶSLの電圧を
監視するので、第１の電圧監視回路が電圧低下信号を出
力するタイミングと第２の電圧監視回路が電圧低下信号
を出力するタイミングの差を所望の所定期間に確実に設
定することができる。所望の所定期間とは、第１の電源
監視回路からの電圧低下信号に応じて電力供給停止時処
理を開始してから電力供給停止時処理が確実に完了する
までの期間である。

【００８１】この例では、第１の電源監視手段が検出信
号を出力することになる第１検出条件は＋３０Ｖ電源電
圧が＋２２Ｖにまで低下したことであり、第２の電源監
視手段が検出信号を出力することになる第２検出条件は
＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。
ただし、ここで用いられている電圧値は一例であって、
他の値を用いてもよい。

【００８２】ただし、監視範囲が狭まるが、第１の電圧
監視回路および第２の電圧監視回路の監視電圧として＋
５Ｖ電源電圧を用いることも可能である。その場合に
も、第１の電圧監視回路の検出電圧は、第２の電圧監視
回路の検出電圧よりも高く設定される。

【００８３】ＣＰＵ５６等の駆動電源である＋５Ｖ電源
から電力が供給されていない間、ＲＡＭの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電源が断しても内
容は保存される。そして、電源が復旧すると、初期リセ
ット回路６５からリセット信号が発せられるので、ＣＰ
Ｕ５６は、通常の動作状態に復帰する。そのとき、必要
なデータがバックアップされているので、停電等からの
復旧時には停電発生時の遊技状態に復帰することができ
る。

【００８４】図１０は、遊技機の電源基板９１０の一構
成例を示すブロック図である。電源基板９１０は、主基
板３１、表示制御基板８０、音声制御基板７０、ランプ
制御基板３５および賞球制御基板３７等の電気部品制御
基板と独立して設置され、遊技機内の各電気部品制御基
板および機構部品が使用する電圧を生成する。この例で
は、ＡＣ２４ＶからＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１
Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、
バックアップ電源となるコンデンサ９１６は、ＤＣ＋５
Ｖすなわち各基板上のＩＣ等を駆動する電源のラインか
ら充電される。

【００８５】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５
Ｖを生成してコネクタ９１５に出力する。コネクタ９１
５は例えば中継基板に接続され、中継基板から各電気部
品制御基板および機構部品に必要な電圧の電力が供給さ
れる。なお、トランス９１１の入力側には、遊技機に対
する電源供給を停止したり開始させたりするための電源
スイッチ９１８が設置されている。

【００８６】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの電気部品制御基板のバックアップＲＡＭ（電源
バックアップされているＲＡＭすなわち記憶内容保持状
態となりうる記憶手段）に対して記憶状態を保持できる
ように電力を供給するバックアップ電源となる。また、
＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆
流防止用のダイオード９１７が挿入される。

【００８７】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【００８８】また、電源基板９１０には、上述した第１
の電源回路を構成する電源監視用ＩＣ９０２が搭載され
ている。電源監視用ＩＣ９０２は、ＶSL電源電圧を導入
し、ＶSL電源電圧を監視することによって電源断の発生
を検出する。具体的には、ＶSL電源電圧が所定値（この
例では＋２２Ｖ）以下になったら、電源断が生ずるとし
て電圧低下信号を出力する。なお、監視対象の電源電圧
は、各電気部品制御基板に搭載されている回路素子の電
源電圧（この例では＋５Ｖ）よりも高い電圧であること
が好ましい。この例では、交流から直流に変換された直
後の電圧であるＶSLが用いられている。電源監視用ＩＣ
９０２からの電圧低下信号は、主基板３１や賞球制御基
板３７等に供給される。

【００８９】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、各電気部品
制御基板上のＣＰＵが暫くの間動作しうる程度の電圧で
ある。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路
素子を駆動するための電圧（この例では＋５Ｖ）よりも
高く、また、交流から直流に変換された直後の電圧を監
視するように構成されているので、ＣＰＵが必要とする
電圧に対して監視範囲を広げることができる。従って、
より精密な監視を行うことができる。さらに、監視電圧
としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各
種スイッチに供給される電圧が＋１２Ｖであることか
ら、電源瞬断時のスイッチオン誤検出の防止も期待でき
る。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３
０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の
段階でそれの低下を検出できる。よって、＋１２Ｖ電源
の電圧が低下するとスイッチ出力がオン状態を呈するよ
うになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電
圧を監視して電源断を認識すれば、スイッチ出力がオン
状態を呈する前に電源復旧待ちの状態に入ってスイッチ
出力を検出しない状態となることができる。

【００９０】また、電源監視用ＩＣ９０２は、電気部品
制御基板とは別個の電源基板９１０に搭載されているの
で、第１の電源監視回路から複数の電気部品制御基板に
電圧低下信号を供給することができる。電圧低下信号を
必要とする電気部品制御基板が幾つあっても第１の電源
監視手段は１つ設けられていればよいので、各電気部品
制御基板における各電気部品制御手段が後述する復帰制
御を行っても、遊技機のコストはさほど上昇しない。

【００９１】なお、図１０に示された構成では、電源監
視用ＩＣ９０２の検出出力（電圧低下信号）は、バッフ
ァ回路９１８，９１９を介してそれぞれの電気部品制御
基板（例えば主基板３１と賞球制御基板３７）に伝達さ
れるが、例えば、１つの検出出力を中継基板に伝達し、
中継基板から各電気部品制御基板に同じ信号を分配する
構成でもよい。また、電圧低下信号を必要とする基板数
に応じたバッファ回路を設けてもよい。

【００９２】図１１は、図９に示された初期リセット回
路６５のリセットＩＣ６５１とその周辺のＩＣの出力信
号の様子を示すタイミング図である。図１１に示すよう
に、リセットＩＣ６５１の出力は、電源電圧のレベルが
所定値（ＣＰＵ９０１の正常な動作を担保することが可
能なレベル、この例ではＣＰＵ９０１は＋５Ｖで動作可
能なので例えば＋９Ｖ）を越えるとハイレベルになる。
リセットＩＣ６５１の出力がハイレベルになると、カウ
ンタＩＣ９４１のクリア状態が解除されるので、カウン
タＩＣ９４１は発振器９４３の出力クロック信号のカウ
ントを開始する。発振器９４３の発振周波数は例えば１
１．７７６ＭＨｚである。なお、発振器９４３の出力ク
ロック信号は、ＣＰＵ９０１の外部クロック端子にも供
給されている。

【００９３】カウンタＩＣ９４１が１６クロックをカウ
ントするとＱ５出力が立ち上がる。また、３２クロック
をカウントするとＱ６出力がハイレベルに立ち上がる。
カウンタＩＣ９４１のＱ６出力が立ち上がると、ＦＦ９
４２の出力がハイレベルになる。ＩＣ９４７は、カウン
タＩＣ９４１のＱ６出力とリセットＩＣ６５１の出力と
の論理積を反転して、図１１に示すような信号を出力す
る。ＯＲ回路９４９は、ＩＣ９４７の出力を反転するＩ
Ｃ９４８の出力とＦＦ９４２の出力との論理和をとっ
て、図１１に示すような信号を出力する。

【００９４】従って、遊技機の電源オン時には、ＣＰＵ
９０１のリセット端子に対して、一旦リセット解除状態
（ハイレベル）になってから、再度リセット状態（ロー
レベル）になるような信号が供給される。すなわち、電
源オン時には、ＣＰＵ９０１をリセット状態とするよう
なローレベル信号が２回発生することになる。また、リ
セット解除を示すハイレベルが２回発生しているという
こともできる。その結果、ＣＰＵ９０１は、最初のリセ
ット解除を示すローレベルからハイレベルへの変化によ
って起動しなかったとしても、２回目のローレベルから
ハイレベルへの変化によって確実に起動することができ
る。よって、遊技機の電源投入時に、確実に遊技制御が
開始される。

【００９５】なお、ＩＣ９４９が出力するハイレベルパ
ルス（リセット解除状態に相当）およびローレベルパル
ス（リセット状態に相当）の幅は、カウンタＩＣ９４１
の出力端子を変更するによって任意に設定することがで
きる。ただし、ＩＣ９４９が出力するハイレベルパルス
の幅は、ＣＰＵ９０１にも供給されている発振器９４３
の出力クロックの数クロック分（例えば４クロック）以
上であることが好ましいが、この例では、１６クロック
分となっている。また、ＩＣ９４９が出力するローレベ
ルパルスの幅は、発振器９４３の出力クロックの数クロ
ック分（例えば４クロック）以上であることが好ましい
が、この例では、１６クロック分となっている。

【００９６】ＣＰＵ９０１は、リセット状態が解除され
て動作を開始すると、本来の制御処理を開始する前に、
セキュリティチェックなどの所定の起動時処理を行うよ
うに構成されている場合がある。すると、ＩＣ９４９が
出力するハイレベルパルスの終了時点（立ち下がり時
点）は、所定の起動時処理の完了前（本来の制御処理開
始前）であることが望ましい。さもないと、ＩＣ９４９
の出力が立ち上がって所定の起動時処理が行われ、さら
に本来の制御処理が開始されてからＩＣ９４９の出力が
ローレベルになることになり、本来の処理開始後に、再
度ＣＰＵ９０１がリセットされる状況になるからであ
る。ＩＣ９４９が出力するハイレベルパルスの終了時点
（立ち下がり時点）は、例えば立ち上がり時点から１０
０ｍｓ以内であることが好ましいが、図９に示された回
路構成では、１００ｍｓ以内になっている。

【００９７】また、電源断時には、リセットＩＣ６５１
に入力されているＶSL（この例では＋３０Ｖ電源電圧）
の電位が所定値（この例では＋９Ｖ）を下回ると、リセ
ットＩＣ６５１の出力がローレベルになる。すると、Ｆ
Ｆ９４２のクリア端子（ＣＬＲ）にローレベルが入力さ
れＦＦ９４２のＱ出力はローレベルになる。よって、Ｏ
Ｒ回路９４９の出力はローレベルになり、ＣＰＵ９０１
のリセット端子にリセット状態を示すレベルが供給され
る。すなわち、図９に示された回路構成では、リセット
ＩＣ６５１の出力がローレベルになると、直ちにＣＰＵ
９０１のリセット端子の入力状態がローレベルに固定さ
れる。換言すれば、電源断時には、２回のリセットパル
スがＣＰＵ９０１に与えられるようなことはない。

【００９８】なお、この実施の形態では、図１１の最下
段に示されたような信号状態を作成するために図９に示
されたような回路構成を用いたが、そのような信号状態
を作成するために他の回路構成を用いてもよい。

【００９９】図１２は、遊技機の電源断時の電源低下や
ＮＭＩ信号（＝電源断信号：第１の電圧低下信号）の様
子を示すタイミング図である。遊技機に対する電力供給
が断たれると、最も高い直流電源電圧であるＶSLの電圧
値は徐々に低下する。そして、この例では、＋２２Ｖに
まで低下すると、電源基板９１０に搭載されてる電源監
視用ＩＣ９０２から電源断信号（電圧低下信号）が出力
される（ローレベルになる）。

【０１００】電源断信号は、電気部品制御基板（図１２
に示す例では主基板３１および賞球制御基板３７）に導
入され、ＣＰＵ５６および賞球制御用ＣＰＵ３７１のＮ
ＭＩ端子に入力される。ＣＰＵ５６および賞球制御用Ｃ
ＰＵ３７１は、後述するＮＭＩ処理によって、所定の電
力供給停止時処理を実行する。

【０１０１】ＶSLの電圧値がさらに低下して所定値（こ
の例では＋９Ｖ）にまで低下すると、主基板３１や賞球
制御基板３７に搭載されているリセットＩＣ６５１の出
力がローレベルになり、ＣＰＵ５６および賞球制御用Ｃ
ＰＵ３７１がシステムリセット状態になる。なお、ＣＰ
Ｕ５６および賞球制御用ＣＰＵ３７１は、システムリセ
ット状態とされる前に、電力供給停止時処理を完了して
いる。

【０１０２】ＶSLの電圧値がさらに低下してＶcc（各種
回路を駆動するための＋５Ｖ）を生成することが可能な
電圧を下回ると、各基板において各回路が動作できない
状態となる。しかし、少なくとも主基板３１や賞球制御
基板３７では、電力供給停止時処理が実行され、ＣＰＵ
５６および賞球制御用ＣＰＵ３７１がシステムリセット
状態とされている。

【０１０３】次に遊技機の動作について説明する。図１
３は、主基板３１におけるＣＰＵ５６のメイン処理すな
わち遊技制御手段のメイン処理を示すフローチャートで
ある。メイン処理において、ＣＰＵ５６は、まず、シス
テムチェック処理が行われる。システムチェック処理で
は、電源投入時に、バックアップＲＡＭ領域にデータが
保存されていなければ初期化処理が行われる。

【０１０４】初期化処理では、図１４に示すように、レ
ジスタおよびＲＡＭのクリア処理（ステップＳ２ａ）
と、必要な初期値設定処理（ステップＳ２ｂ）が行われ
た後に、２ｍｓ毎に定期的にタイマ割込がかかるように
ＣＰＵ５６に設けられているタイマレジスタの初期設定
（タイムアウトが２ｍｓであることと繰り返しタイマが
動作する設定）が行われる（ステップＳ２ｃ）。すなわ
ち、ステップＳ２ｃで、タイマ割込を能動化する処理
と、タイマ割込インタバルを設定する処理とが実行され
る。

【０１０５】従って、この実施の形態では、ＣＰＵ５６
の内部タイマが繰り返しタイマ割込を発生するように設
定される。この実施の形態では、繰り返し周期は２ｍｓ
に設定される。そして、図１５に示すように、タイマ割
込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセ
ットする（ステップＳ１１）。

【０１０６】その後、メイン処理では、ＣＰＵ５６は、
表示用乱数更新処理（ステップＳ７）を実行し、ステッ
プＳ８において、タイマ割込フラグがセットされたこと
を検出すると、タイマ割込フラグをリセットするととも
に（ステップＳ９）、遊技制御処理を実行する（ステッ
プＳ１０）。以上の制御によって、この実施の形態で
は、遊技制御処理は２ｍｓ毎に起動されることになる。
なお、この実施の形態では、タイマ割込処理ではフラグ
セットのみがなされ、遊技制御処理はメイン処理におい
て実行されるが、タイマ割込処理で遊技制御処理を実行
してもよい。

【０１０７】図１６は、ステップＳ１０の遊技制御処理
を示すフローチャートである。遊技制御処理において、
ＣＰＵ５６は、まず、表示制御基板８０に送出される表
示制御コマンドをＲＡＭ５５の所定の領域に設定する処
理を行った後に（表示制御データ設定処理：ステップＳ
２２１）、表示制御コマンドを出力する処理を行う（表
示制御データ出力処理：ステップＳ２２２）。

【０１０８】次いで、各種出力データの格納領域の内容
を各出力ポートに出力する処理を行う（データ出力処
理：ステップＳ２２３）。また、ホール管理用コンピュ
ータに出力される大当り情報、始動情報、確率変動情報
などの出力データを格納領域に設定する出力データ設定
処理を行う（ステップＳ２２４）。さらに、パチンコ遊
技機１の内部に備えられている自己診断機能によって種
々の異常診断処理が行われ、その結果に応じて必要なら
ば警報が発せられる（エラー処理：ステップＳ２２
５）。

【０１０９】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ２２６）。

【０１１０】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２２７）。特別図柄プロセス制
御では、遊技状態に応じてパチンコ遊技機１を所定の順
序で制御するための特別図柄プロセスフラグに従って該
当する処理が選び出されて実行される。そして、特別図
柄プロセスフラグの値は、遊技状態に応じて各処理中に
更新される。また、普通図柄プロセス処理を行う（ステ
ップＳ２２８）。普通図柄プロセス処理では、７セグメ
ントＬＥＤによる可変表示器１０を所定の順序で制御す
るための普通図柄プロセスフラグに従って該当する処理
が選び出されて実行される。そして、普通図柄プロセス
フラグの値は、遊技状態に応じて各処理中に更新され
る。

【０１１１】さらに、ＣＰＵ５６は、スイッチ回路５８
を介して、ゲートセンサ１２、始動口センサ１７、カウ
ントセンサ２３および入賞口スイッチ１９ａ，２４ａの
状態を入力し、各入賞口や入賞装置に対する入賞があっ
たか否か判定する（スイッチ処理：ステップＳ２２
９）。ＣＰＵ５６は、さらに、停止図柄の種類を決定す
る乱数等の表示用乱数を更新する処理を行う（ステップ
Ｓ２３０）。

【０１１２】また、ＣＰＵ５６は、賞球制御基板３７と
の間の信号処理を行う（ステップＳ２３１）。すなわ
ち、所定の条件が成立すると賞球制御基板３７に賞球制
御コマンドを出力する。賞球制御基板３７に搭載されて
いる賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉
払出装置９７を駆動する。

【０１１３】以上のように、メイン処理には遊技制御処
理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ
５６の内部タイマが定期的に発生するタイマ割込にもと
づくタイマ割込処理で遊技制御処理に移行すべきか否か
を判定するためのフラグがセットされるので、遊技制御
処理の全てが確実に実行される。つまり、遊技制御処理
の全てが実行されるまでは、次回の遊技制御処理に移行
すべきか否かの判定が行われないので、遊技制御処理中
の全ての各処理が実行完了することは保証されている。

【０１１４】従来の一般的な遊技制御処理は、定期的に
発生する外部割込によって、強制的に最初の状態に戻さ
れていた。図１６に示された例に則して説明すると、例
えば、ステップＳ２３１の処理中であっても、強制的に
ステップＳ２２１の処理に戻されていた。つまり、遊技
制御処理中の全ての各処理が実行完了する前に、次回の
遊技制御処理が開始されてしまう可能性があった。

【０１１５】なお、ここでは、主基板３１のＣＰＵ５６
が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが
定期的に発生するタイマ割込にもとづくタイマ割込処理
でセットされるフラグに応じて実行されたが、定期的に
（例えば２ｍｓ毎）信号を発生するハードウェア回路を
設け、その回路からの信号をＣＰＵ５６の外部割込端子
に導入し、割込信号によって遊技制御処理に移行すべき
か否かを判定するためのフラグをセットするようにして
もよい。そのように構成した場合にも、遊技制御処理の
全てが実行されるまでは、フラグの判定が行われないの
で、遊技制御処理中の全ての各処理が実行完了すること
が保証される。

【０１１６】図１７は、ＣＰＵ５６の割込処理を示すフ
ローチャートである。上述したように、電源監視用ＩＣ
９０２が電源電圧の低下を検出すると、ＣＰＵ５６に割
込がかかる。この例では、ＮＭＩ（マスク不能割込）が
かかる。なお、図１７に示すＩＮＴ割込処理は、電力供
給停止時処理の一例である。

【０１１７】電源電圧の低下にもとづく割込処理（ＮＭ
Ｉ）では、まず、ＣＰＵ５６は、割込禁止状態に設定す
る（ステップＳ２０）。よって、以後、割込がかかるこ
とはない。従って、電源電圧低下中にＣＰＵ５６に複数
回の割込がかかることはない。

【０１１８】なお、割込処理中では他の割込がかからな
いような仕様のＣＰＵを用いている場合には、ステップ
Ｓ２０の処理は不要である。

【０１１９】そして、ＣＰＵ５６は、電力供給停止時処
理として、各レジスタの内容をバックアップＲＡＭ領域
に格納する（ステップＳ２１）。また、バックアップＲ
ＡＭ領域のバックアップチェックデータ領域に適当な初
期値を設定し（ステップＳ２２）、初期値およびバック
アップＲＡＭ領域に退避させた全データについて順次排
他的論理和をとって（ステップＳ２３）、最終的な演算
値をバックアップパリティデータ領域に設定する（ステ
ップＳ２４）。

【０１２０】さらに、ＣＰＵ５６は、適当な報知手段を
用いて電源バックアップ中であることを遊技者や遊技店
員に報知する（ステップＳ２５）。適当な報知手段と
は、例えば、ブザーや遊技盤に設けられているランプで
ある。なお、それらにもバックアップ電源が供給されて
いる必要があるが、この実施の形態では、図１０に示さ
れたような電源基板９１０から電源供給される。バック
アップ中の電力消費を小さくするために、遊技盤の前面
側に遊技者等が視認可能に報知専用のＬＥＤを設け、そ
のＬＥＤを点灯させてもよい。遊技機に対する電力供給
が停止した場合には、遊技制御は中断されるが、報知手
段を設けることによって、遊技者や遊技店員は、容易に
そのことを認識できる。

【０１２１】そして、ＣＰＵ５６は、ＲＡＭアクセスを
禁止状態にして（ステップＳ２６）、以後、遊技制御を
停止する。停止状態は、遊技機への電力供給が再開され
るまで継続する。なお、図１７には示さなかったが、Ｒ
ＡＭアクセスを禁止する前に電源断フラグがＲＡＭ領域
に設定される。また、この実施の形態では、停電発生割
込処理では最終部でプログラムをループ状態にしたが、
ホールト（ＨＡＬＴ）命令を発行するように構成しても
よい。

【０１２２】図１８は、図１３に示されたメイン処理に
おけるシステムチェック処理（ステップＳ１）の処理の
一例を示すフローチャートである。遊技機への電力供給
が再開されると、初期リセット回路６５側からＣＰＵ５
６に初期リセット信号が入力される。ＣＰＵ５６は、初
期リセット信号に応じてメイン処理を開始するのである
が、システムチェック処理において、まず、電源投入時
か否か確認する（ステップＳ４１）。なお、ＣＰＵ５６
から見ると、不測の電源断後に遊技機への電力供給が再
開されたときも電源投入時である。

【０１２３】電源投入時であれば、ＲＡＭアクセス許可
状態とする（ステップＳ４２）。そして、バックアップ
ＲＡＭ領域のデータチェック（この例ではパリティチェ
ック）を行う（ステップＳ４３）。不測の電源断が生じ
た後に復旧した場合には、バックアップＲＡＭ領域のデ
ータは保存されていたはずであるから、チェック結果は
正常になる。チェック結果が正常にならないのは、一般
に、遊技店における営業開始時の電源投入時である。そ
こで、チェック結果が正常でなければ（ステップＳ４
４）、レジスタおよびＲＡＭ領域をクリアする等の初期
化処理を行う（ステップＳ４５）。初期化処理の具体的
内容は図１４に示されたとおりである。

【０１２４】チェック結果が正常であれば（ステップＳ
４４）、レジスタクリアのみを行う（ステップＳ４
６）。また、必要ならばバックアップＲＡＭ領域以外の
領域（電源断して復旧時に保存されているいる必要のな
い領域）のクリア処理も行う。なお、レジスタクリア等
を行うのは、一旦、初期状態（遊技店における営業開始
時の電源投入時の状態）に戻すためであり、後述するよ
うに、一定時間後に、レジスタ状態は、不測の電源断時
の状態に戻される。

【０１２５】そして、ＣＰＵ５６は、表示制御基板８
０、音声制御基板７０およびランプ制御基板３５に初期
状態復帰要求コマンドを送出する制御を行い（ステップ
Ｓ４７）、遊技状態復帰用タイマをスタートさせる（ス
テップＳ４８）。なお、ステップＳ４７では、ＣＰＵ５
６は、所定のＲＡＭ領域にコマンドをセットするととも
に、コマンド送出要求フラグをセットする。表示制御基
板８０での表示制御コマンドに対するコマンド送出要求
は、遊技制御処理における表示制御データ設定処理（ス
テップＳ２２１）で受け付けられ、その他の制御基板に
対するコマンド送出要求は、遊技制御処理における例え
ばデータ出力処理（ステップＳ２２３）で受け付けられ
る。

【０１２６】ステップＳ４１において電源投入時でない
ことが確認されると、ＣＰＵ５６は、遊技状態復帰用タ
イマが動作中であるか否か確認する（ステップＳ５
０）。動作中であればタイムアウトしたか否かを確認す
る（ステップＳ５１）。タイムアウトしていれば、表示
制御基板８０、音声制御基板７０およびランプ制御基板
３５に遊技状態復帰要求コマンドを送出する制御を行う
とともに（ステップＳ５３）、バックアップＲＡＭ領域
に保存されていたレジスタの内容を本来のレジスタに復
帰させる（ステップＳ５４）。

【０１２７】なお、ここでは、パリティチェックの結果
をもって停電からの復旧であるか否かを判断したが、電
源断時の割込処理でセットされる電源断フラグがオンで
あれば、ステップＳ４３のパリティチェックを行い、電
源断フラグがオフであれば直ちに初期化処理を行っても
よい。

【０１２８】図１９は、バックアップパリティデータ作
成方法を説明するための説明図である。ただし、図１９
に示す例では、簡単のために、バックアップデータＲＡ
Ｍ領域に退避されるデータのサイズを３バイトとする。
電源電圧低下による割込処理において、図１９の左側に
示すように、バックアップチェックデータ領域に、初期
データ（この例では００Ｈ）が設定される。次に、「０
０Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果
と「１６Ｈ」の排他的論理和がとられる。さらに、その
結果と「ＤＦＨ」の排他的論理和がとられる。そして、
その結果（この例では「３９Ｈ」）がバックアップパリ
ティデータ領域に設定される。

【０１２９】電源が再投入されたときには、図１８に示
されたステップＳ４３でパリティ診断が行われるが、図
１９の右側はパリティ診断の例を示す説明図である。バ
ックアップ領域の全データがそのまま保存されていれ
ば、電源再投入時に、図１９の左側に示すようなデータ
がバックアップ領域に設定されている。

【０１３０】ステップＳ４３の処理において、ＣＰＵ５
６は、バックアップＲＡＭ領域のバックアップパリティ
データ領域に設定されていたデータ（この例では「３９
Ｈ」）を初期データとして、バックアップデータ領域の
各データについて順次排他的論理和をとる処理を行う。
バックアップ領域の全データがそのまま保存されていれ
ば、最終的な演算結果は、「００Ｈ」、すなわちバック
アップチェックデータ領域に設定されているデータと一
致する。バックアップＲＡＭ領域内のデータにビット誤
りが生じていた場合には、最終的な演算結果は「００
Ｈ」にならない。

【０１３１】よって、ＣＰＵ５６は、最終的な演算結果
とバックアップチェックデータ領域に設定されているデ
ータとを比較して、一致すればパリティ診断正常とす
る。一致しなければ、パリティ診断異常とする。

【０１３２】以上のように、この実施の形態では、遊技
機に対する電力供給が停止すると、ＣＰＵ５６は、割込
処理によってそのことを認識し、必要なデータをバック
アップＲＡＭ領域に保存するための処理を行う。その
際、チェックデータもバックアップＲＡＭ領域に設定す
る。よって、ＣＰＵ５６は、不測の電源断からの復旧時
に、データが正しく保存されていたか否かを確認するこ
とができる。また、割込処理において、割込禁止状態に
設定するとともに、ＲＡＭアクセス禁止状態に設定す
る。よって、電源断が生じたときに、複数回の割込が生
ずることはないし、また、電源電圧が低下していくとき
にＣＰＵ５６のバスラインの状態が不定になるが、それ
によってＲＡＭ内容が破壊されることもない。なお、遊
技機において使用されるＣＰＵは、一般にＲＡＭアクセ
ス禁止機能を有している。

【０１３３】また、後述するように、主基板３１以外の
各制御基板におけるＣＰＵは、主基板３１からの初期状
態復帰コマンドに応じて、一旦、初期状態（遊技店にお
ける営業開始時の電源投入時の状態）に戻り、遊技状態
復帰コマンドに応じて、不測の電源断が生じたときの状
態に戻る。その間の時間は、遊技状態復帰用タイマ値に
よって決められる。このように、一旦初期状態に戻り、
その後に、電源断時の遊技状態に戻るようにすれば、例
えば可変表示部９に初期状態画面が表示された後に、元
の遊技状態画面に復帰する。よって、遊技者は、遊技が
再開されたことを容易に認識することができる。

【０１３４】図２０は、ＲＯＭ５５に設定されるテーブ
ルの一構成例を示す説明図である。図２０に示すよう
に、ＲＯＭ５５には、例えば復帰用データテーブルと初
期状態データテーブルとが設けられる。復帰用データテ
ーブルには、例えば、表示制御基板８０、音声制御基板
７０およびランプ制御基板３５のそれぞれに送出する初
期状態復帰コマンド、遊技状態復帰用タイマ値、ならび
に表示制御基板８０、音声制御基板７０およびランプ制
御基板３５のそれぞれに送出する遊技状態復帰コマンド
等の電源復旧時に必要となるパラメータが設定されてい
る。従って、プログラムにおいてそれらのパラメータを
設定する処理（ステップＳ４７，Ｓ４８，Ｓ５３）で
は、復帰用データテーブルから必要なデータを読み出し
てパラメータ設定処理を行う。

【０１３５】図２１は、表示制御コマンドの構成例を示
す説明図である。図２１に示すように、表示制御コマン
ドは、８ビットのデータと、１ビットのストローブ信号
（ＩＮＴ信号）とから構成されている。

【０１３６】図２２は、８ビットのデータによる表示制
御コマンドデータの構成例を示す説明図である。図２２
に示すように、例えば、８ビットのうちの上位４ビット
で制御の種類を指示し、下位４ビットで具体的制御内容
を指示する。例えば、この例では、上位４ビットが
［０，０，０，１］であれば、下位４ビットの数値でリ
ーチ種類や全図柄停止等が指示される。また、上位４ビ
ットが［１，０，０，０］，［１，０，０，１］または
［１，０，１，０］であれば、下位４ビットの数値で可
変表示部９に可変表示される左図柄、中図柄または右図
柄の停止図柄が指示される。

【０１３７】また、上位４ビットが［１，１，１，０］
であれば初期状態復帰コマンドであることを示す。上位
４ビットが［１，１，１，１］であれば遊技状態復帰コ
マンドであることを示す。なお、それらのコマンドにお
いて下位４ビットは例えば０に設定される。

【０１３８】図２３はＣＰＵ５６が実行する特別図柄プ
ロセス処理のプログラムの一例を示すフローチャートで
ある。図２３に示す特別図柄プロセス処理は、図１６の
フローチャートにおけるステップＳ２２７の具体的な処
理である。ＣＰＵ５６は、特別図柄プロセス処理を行う
際に、特別図柄プロセスフラグの値に応じて、図２３に
示すステップＳ３００〜Ｓ３０９のうちのいずれかの処
理を行う。各処理において、以下のような処理が実行さ
れる。

【０１３９】特別図柄変動待ち処理（ステップＳ３０
０）：始動入賞口１４（この実施の形態では可変入賞球
装置１５の入賞口）に打球入賞して始動口センサ１７が
オンするのを待つ。始動口センサ１７がオンすると、始
動入賞記憶数が満タンでなければ、始動入賞記憶数を＋
１するとともに大当り判定用乱数を抽出する。

【０１４０】特別図柄判定処理（ステップＳ３０１）：
特別図柄の可変表示が開始できる状態になると、始動入
賞記憶数を確認する。始動入賞記憶数が０でなければ、
抽出されている大当り判定用乱数の値に応じて大当りと
するかはずれとするか決定する。停止図柄設定処理（ステップＳ３０２）：左右中図柄の
停止図柄を決定する。

【０１４１】リーチ動作設定処理（ステップＳ３０
３）：リーチ判定用乱数の値に応じてリーチ動作するか
否か決定するとともに、リーチ動作用乱数の値に応じて
リーチ動作の変動態様を決定する。

【０１４２】全図柄変動開始処理（ステップＳ３０
４）：可変表示部９において全図柄が変動開始されるよ
うに制御する。このとき、表示制御基板８０に対して、
左右中最終停止図柄と変動態様を指令する情報とが送信
される。また、可変表示部９に背景やキャラクタも表示
される場合には、それに応じた表示制御コマンドデータ
が表示制御基板８０に送出されるように制御する。

【０１４３】全図柄停止待ち処理（ステップＳ３０
５）：所定時間が経過すると、可変表示部９において表
示される全図柄が停止されるように制御する。また、全
図柄停止のタイミングまで、所定のタイミングで左右図
柄が停止されるように制御する。

【０１４４】大当り表示処理（ステップＳ３０６）：停
止図柄が大当り図柄の組み合わせである場合には、大当
り表示の表示制御コマンドデータが表示制御基板８０に
送出されるように制御するとともに内部状態（プロセス
フラグ）をステップＳ３０７に移行するように更新す
る。そうでない場合には、内部状態をステップＳ３０９
に移行するように更新する。なお、大当り図柄の組み合
わせは、左右中図柄が揃った組み合わせである。また、
遊技制御基板８０の表示制御用ＣＰＵ１０１は表示制御
コマンドデータに従って、可変表示部９に大当り表示を
行う。大当り表示は遊技者に大当りの発生を報知するた
めになされるものである。

【０１４５】大入賞口開放開始処理（ステップＳ３０
７）：大入賞口を開放する制御を開始する。具体的に
は、カウンタやフラグを初期化するとともに、ソレノイ
ド２１を駆動して大入賞口を開放する。

【０１４６】大入賞口開放中処理（ステップＳ３０
８）：大入賞口ラウンド表示の表示制御コマンドデータ
が表示制御基板８０に送出する制御や大入賞口の閉成条
件の成立を確認する処理等を行う。大入賞口の閉成条件
が成立したら、大当り遊技状態の終了条件が成立してい
なければ内部状態をステップＳ３０７に移行するように
更新する。大当り遊技状態の終了条件が成立していれ
ば、内部状態をステップＳ３０９に移行するように更新
する。

【０１４７】大当たり終了処理（ステップＳ３０９）：
大当たり遊技状態が終了したことを遊技者に報知するた
めの表示を行う。その表示が終了したら、内部フラグ等
を初期状態に戻し、内部状態をステップＳ３００に移行
するように更新する。

【０１４８】上記の各ステップの処理に応じて、遊技制
御プログラム中の表示制御コマンドを送出する処理を行
うモジュール（図１６におけるステップＳ２２２）は、
対応する表示制御コマンドデータを出力ポートに出力す
るとともにストローブ信号をオン状態にする。

【０１４９】図２４は、図１６に示された遊技制御処理
における表示制御データ出力処理（ステップＳ２２２）
を示すフローチャートである。表示制御データ出力処理
において、ＣＰＵ５６は、ポートＡ出力要求がセットさ
れているか否か判定する（ステップＳ５８１）。なお、
ポートＡ出力要求は、表示制御データ設定処理（ステッ
プＳ４）において、特別図柄プロセス処理等からのコマ
ンド出力要求に応じセットされる。

【０１５０】ポートＡ出力要求がセットされている場合
には、ポートＡ出力要求をリセットし（ステップＳ５８
２）、ポートＡ格納領域の内容を出力ポート（出力ポー
トＡ）５７１に出力する（ステップＳ５８３）。また、
ポートＡ出力カウンタを＋１するとともに（ステップＳ
５８４）、出力ポート（ポートＢ）５７２のビット７を
０にする（ステップＳ５８５）。

【０１５１】ポートＡ出力要求がセットされていない場
合には、ポートＡ出力カウンタの値が０であるか否か判
定する（ステップＳ５８６）。ポートＡ出力カウンタの
値が０でない場合には、ポートＡ出力カウンタの値が２
であるか否か確認する（ステップＳ５８７）。ポートＡ
出力カウンタの値が２ではない、すなわち１である場合
には、ポートＡ出力カウンタの値を１増やす（ステップ
Ｓ５８８）。

【０１５２】ポートＡ出力カウンタの値が２である場合
には、ポートＡ出力カウンタの値をクリアするとともに
（ステップＳ５８９）、出力ポート（出力ポートＢ）５
７２のビット７を１にする（ステップＳ５９０）。

【０１５３】出力ポートＢのビット７は、表示制御基板
８０に与えられるストローブ信号（ＩＮＴ信号）を出力
するポートである。また、出力ポートＡのビット０〜７
は、表示制御コマンドデータを出力するポートである。
そして、この実施の形態では、図２４に示された表示制
御データ出力処理は２ｍｓに１回実行される。従って、
図２４に示されたデータ出力処理によって、図２５に示
すように、表示制御コマンドデータが出力されるとき
に、４ｍｓ間ＩＮＴ信号がローレベルになる。

【０１５４】次に、表示制御用ＣＰＵ１０１の動作を説
明する。図２６は、表示制御基板８０における表示制御
用ＣＰＵ１０１の動作を示すフローチャートである。表
示制御用ＣＰＵ１０１は、出力ポートやワークエリアの
初期化およびタイマセット等のイニシャル処理を行った
後に（ステップＳ１０１）、ループ状態に入る。イニシ
ャル処理において、５００μｓおよび２ｍｓ毎にタイマ
割込が発生するようなタイマ設定がなされている。よっ
て、ループ状態では、５００μｓのタイマ割込がかかる
と５００μｓタイマ割込処理が行われ（ステップＳ１０
２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込
処理が行われる（ステップＳ１０３）。なお、５００μ
ｓタイマ割込処理では表示制御コマンド受信処理が行わ
れ、２ｍｓタイマ割込処理では表示制御処理が実行され
る。

【０１５５】図２７は、２ｍｓのタイマ割込処理を示す
フローチャートである。２ｍｓのタイマ割込がかかる
と、表示制御用ＣＰＵ１０１は、次の２ｍｓ割込がかか
るようにタイマを起動する等のイニシャル処理を行った
後に（ステップＳ１１１）、表示制御プロセス処理（ス
テップＳ１１２）を実行する。

【０１５６】図２８は、５００μｓタイマ割込処理で実
行される表示制御コマンド読込処理を示すフローチャー
トである。表示制御コマンド読込処理において、表示制
御用ＣＰＵ１０１は、ストローブ信号（ＩＮＴ信号）に
割り当てられている入力ポートのビット７を読み込む。
そして、ビット７がオン（ローレベル）しているか否か
確認する（ステップＳ５０１）。オンしていれば、表示
制御コマンドデータの入力に割り当てられている入力ポ
ートから表示制御コマンドデータを読み取る（ステップ
Ｓ５０２）。なお、上述したように、ＩＮＴ信号は、主
基板３１のＣＰＵ５６が新たな表示制御コマンドデータ
を出力したときにローレベルとされる。

【０１５７】ＩＮＴ信号がオフしている場合には、表示
通信カウンタをクリアする（ステップＳ５０６）。表示
通信カウンタは、ＩＮＴ信号がオンしているときの表示
制御コマンドデータ受信回数をカウントするために用い
られる。

【０１５８】ＩＮＴ信号がオンしている場合には、受信
した表示制御コマンドデータが直前に（５００μｓ前）
受信したコマンドデータと同じか否か確認する（ステッ
プＳ５０３）。同じでない場合には、表示通信カウンタ
をクリアする（ステップＳ５０６）。同じであった場合
には、表示通信カウンタが所定の最大値（ＭＡＸ）に達
しているか否か確認する（ステップＳ５０４）。

【０１５９】最大値に達していない場合には、表示通信
カウンタの値を＋１する（ステップＳ５０５）。ここ
で、最大値とは、表示制御コマンドデータを確実に受信
したと判定する値（この例では３）よりも大きい値であ
り、例えば、４ｍｓ間での受信回数をカウントする等の
目的で用いられる。

【０１６０】次いで、表示制御用ＣＰＵ１０１は、表示
通信カウンタ後が「３」になったか否か確認する（ステ
ップＳ５０７）。「３」になっている場合には、受信し
たデータを受信コマンド格納エリアに格納する（ステッ
プＳ５０９）。そして、受信したデータをワークエリア
に格納する（ステップＳ５１０）。なお、ワークエリア
に格納されたデータは、次の割込処理において、ステッ
プＳ５０３において用いられる。

【０１６１】以上のように、表示制御用ＣＰＵ１０１
は、例えば３回連続して同一の表示制御コマンドデータ
を受信すると、確かに表示制御コマンドを受信したとし
て、通信終了フラグをセットする。そして、通信終了フ
ラグがセットされると、受信コマンド格納エリアに格納
された表示制御コマンドにもとづいて図柄の変動および
背景・キャラクタの表示切替等の処理が行われる。

【０１６２】図２９は、図２７に示されたタイマ割込処
理における表示制御プロセス処理（ステップＳ１１２）
を示すフローチャートである。表示制御プロセス処理で
は、表示制御プロセスフラグの値に応じてステップＳ７
２０〜Ｓ８７０のうちのいずれかの処理が行われる。各
処理において、以下のような処理が実行される。

【０１６３】表示制御コマンド受信待ち処理（ステップ
Ｓ７２０）：通信終了フラグのオンに応じて受信コマン
ドが設定されているワークエリアの内容を読み出して、
変動時間を特定可能な表示制御コマンドを受信したか否
か確認する。

【０１６４】リーチ動作設定処理（ステップＳ７５
０）：受信した変動時間を特定可能な表示制御コマンド
に対応した複数の変動パターンのうちのいずれのパター
ンを使用するのかを決定する。

【０１６５】全図柄変動開始処理（ステップＳ７８
０）：左右中図柄の変動が開始されるように制御する。

【０１６６】図柄変動中処理（ステップＳ８１０）：変
動パターンを構成する各変動状態（変動速度や背景、キ
ャラクタ）の切替タイミングを制御するとともに、変動
時間の終了を監視する。また、左右図柄の停止制御を行
う。

【０１６７】全図柄停止待ち設定処理（ステップＳ８４
０）：変動時間の終了時に、全図柄停止を指示する表示
制御コマンドを受信していたら、図柄の変動を停止し最
終停止図柄（確定図柄）を表示する制御を行う。

【０１６８】大当り表示処理（ステップＳ８７０）：変
動時間の終了後、大当たり遊技中のラウンド表示や、確
変大当り表示または通常大当り表示の制御を行う。

【０１６９】図３０は、表示制御用ＣＰＵ１０１の割込
処理を示すフローチャートである。表示制御基板８０に
搭載された電源監視用ＩＣが電源電圧の低下を検出する
と、表示制御用ＣＰＵ１０１に割込がかかる。なお、図
２０に示すＩＮＴ割込処理は電力供給停止時処理の一例
である。

【０１７０】電源電圧の低下にもとづく割込処理では、
まず、表示制御用ＣＰＵ１０１は、割込禁止状態に設定
する（ステップＳ３３０）。よって、以後、割込がかか
ることはない。従って、電源電圧低下中に表示制御用Ｃ
ＰＵ１０１に複数回の割込がかかることはない。

【０１７１】そして、表示制御用ＣＰＵ１０１は、電力
供給停止時処理として、表示制御継続のために必要なデ
ータをバックアップＲＡＭ領域に格納する（ステップＳ
３３１）。また、バックアップＲＡＭ領域のバックアッ
プチェックデータ領域に適当な初期値を設定し（ステッ
プＳ３３２）、初期値およびバックアップＲＡＭ領域に
退避させた全データについて順次排他的論理和をとって
（ステップＳ３３３）、最終的な演算値をバックアップ
パリティデータ領域に設定する（ステップＳ３３４）。
なお、チェックデータ生成の具体的処理は、主基板３１
のＣＰＵ５６が実行する処理と同じでよい。

【０１７２】さらに、表示制御用ＣＰＵ１０１は、ＲＡ
Ｍアクセスを禁止状態にして（ステップＳ３３５）、以
後、表示制御を停止する。停止状態は、遊技機への電力
供給が再開されるまで継続する。

【０１７３】図３１は、図２６に示されたメイン処理に
おけるイニシャル処理（ステップＳ１０１）の処理の一
例を示すフローチャートである。遊技機への電力供給が
再開されると、表示制御用ＣＰＵ１０１にリセット信号
が入力されて処理を再開するのであるが、イニシャル処
理において、まず、電源投入時か否か確認する（ステッ
プＳ３４１）。なお、表示制御用ＣＰＵ１０１から見る
と、不測の電源断後に遊技機への電力供給が再開された
ときも電源投入時である。

【０１７４】電源投入時であれば、ＲＡＭアクセス許可
状態として（ステップＳ３４２）、バックアップＲＡＭ
領域のデータチェック（この例ではパリティチェック）
を行う（ステップＳ３４３）。不測の電源断が生じた後
に復旧した場合には、バックアップＲＡＭ領域のデータ
は保存されていたはずであるから、チェック結果は正常
になる。チェック結果が正常にならないのは、遊技店に
おける営業開始時の電源投入時である。そこで、チェッ
ク結果が正常でなければ（ステップＳ３４４）、レジス
タおよびＲＡＭ領域をクリアする（ステップＳ３４
５）。また、必要な初期設定を行う。

【０１７５】チェック結果が正常であれば（ステップＳ
３４４）、バックアップＲＡＭ領域以外のデータをクリ
アする（ステップＳ３４６）。また、初期状態復帰要求
待ちフラグをセットする（ステップＳ３４７）。

【０１７６】ステップＳ３４１において電源投入時でな
いことが確認されると、表示制御用ＣＰＵ１０１は、初
期状態復帰要求待ちフラグがセットされているか否か確
認する（ステップＳ３５０）。セットされていれば、主
基板３１から初期状態復帰要求コマンドを受信したか否
か確認する（ステップＳ３５１）。受信していた場合に
は、ＲＡＭの内容等を初期状態に設定する（ステップＳ
３５２）。そして、初期状態復帰要求待ちフラグをリセ
ットするとともに（ステップＳ３５３）、遊技状態復帰
要求待ちフラグをセットする（ステップＳ３５４）。

【０１７７】ステップＳ３５０において初期状態復帰要
求待ちでないことが確認されたら、表示制御用ＣＰＵ１
０１は、遊技状態復帰要求待ちフラグがセットされてい
るか否か確認する（ステップＳ３５５）。セットされて
いれば、主基板３１から遊技状態復帰要求コマンドを受
信したか否か確認する（ステップＳ３５６）。受信して
いた場合には、バックアップＲＡＭ領域に保存されてい
たデータを本来の領域に復帰させる（ステップＳ３５
７）。そして、遊技状態復帰要求待ちフラグをリセット
する（ステップＳ３５８）。

【０１７８】上述したように、主基板３１のＣＰＵ５６
は、不測の電源断後に電源復旧したときに、初期状態復
帰要求コマンドを送出してくる。よって、表示制御用Ｃ
ＰＵ１０１は、そのコマンドを受信すると、ステップＳ
３５２において内部状態を初期状態（遊技店における営
業開始時の電源投入時の状態）に設定する。従って、表
示制御プロセス処理等では、初期状態の設定にもとづく
処理が行われる。すなわち、例えば、可変表示部９に初
期画面の表示がなされる。

【０１７９】その後、主基板３１のＣＰＵ５６は、遊技
状態復帰要求コマンドを送出してくる。よって、表示制
御用ＣＰＵ１０１は、そのコマンドを受信すると、ステ
ップＳ３５７において、内部状態を電源断時の状態に戻
す。すると、表示制御プロセス処理等では、電源断時の
状態から処理を再開することができる。

【０１８０】なお、処理再開時に区切りのよい制御状態
から再開してもよい。例えば、電源断時に可変表示部９
において図柄の変動中であった場合には、変動開始の段
階から表示制御を再開してもよい。電源断時に図柄の変
動中であった場合には、バックアップＲＡＭ領域に保存
されていた表示制御プロセスフラグは「図柄変動中」
（図２９参照）の値を示している。そこで、そのような
場合には、表示制御用ＣＰＵ１０１は、例えばステップ
Ｓ３５７において図柄の変動期間を計測するタイマの値
を初期値（変動開始時の値）に戻す等の制御を行えば、
変動開始の段階から表示制御を再開することができる。

【０１８１】また、電源断時に可変表示部９において図
柄の変動中であった場合には、変動結果を可変表示部９
に表示して処理を先に進めてもよい。表示制御用ＣＰＵ
１０１は、例えば、バックアップＲＡＭ領域に保存され
ていた表示制御プロセスフラグが「図柄変動中」の値を
示している場合には、バックアップＲＡＭ領域に保存さ
れていた停止図柄保存領域の内容を可変表示部９に表示
する制御を行うとともに、表示制御プロセスフラグの値
を「表示制御コマンド受信待ち」に対応した値に設定す
れば、変動結果を可変表示部９に表示して処理を先に進
めることができる。

【０１８２】さらに、バックアップＲＡＭ領域に保存さ
れていた表示制御プロセスフラグが「大当り表示処理」
（上述したように、大当り表示処理には、大当り遊技中
の表示期間も含まれる）が示した場合には、表示制御用
ＣＰＵ１０１は、その処理状態に戻ることができる。こ
のとき、主基板３１のＣＰＵ５６は、そのバックアップ
ＲＡＭ領域に保存されていた特別図柄プロセスフラグが
例えば「大入賞口開放中処理」を示していた場合には、
その状態に戻る。従って、大入賞口が開放中であった場
合には、主基板３１のＣＰＵ５６は、再度大入賞口を開
放する制御を行う。また、大当り遊技中の所定のラウン
ド（電源断時におけるラウンド）から大当り遊技を再開
することができる。なお、ラウンド数を示す情報や出力
ポートの状態（例えば、大入賞口開放のためのソレノイ
ド２１に対する出力ポート）は、電源断時にバックアッ
プＲＡＭ領域に保存される。

【０１８３】図３２は、主基板３１から音声制御基板７
０に送出される音声制御コマンドデータの例を示す説明
図である。図３２に示す各音声制御コマンドデータは８
ビットで構成され、それぞれ、効果音の種類を指定す
る。また、音声制御コマンドデータの中には、初期状態
復帰要求コマンドと遊技状態復帰要求コマンドとがあ
る。それらのコマンドは、主基板３１のＣＰＵ５６が表
示制御基板８０に初期状態復帰要求と遊技状態復帰要求
の表示制御コマンドを送出するときに、音声制御基板７
０にも送出される。

【０１８４】図３３は、音声制御コマンドのビット構成
を示す説明図である。図３３に示すように、音声制御コ
マンドは、８ビットのデータと、１ビットのストローブ
信号（ＩＮＴ信号）とから構成されている。

【０１８５】図３４は、図１６に示された遊技制御処理
における出力データ設定処理（ステップＳ２２４）を示
すフローチャートである。ただし、ここでは、音声制御
基板７０およびランプ制御基板３５に対する制御コマン
ドの出力データ設定についてのみ示す。出力データ設定
処理において、ＣＰＵ５６は、音声データに変更がない
かどうか判定する（ステップＳ８１）。音声データの変
更は、例えば、主基板３１のＣＰＵ５６すなわち遊技制
御手段の特別図柄プロセス処理において、音発生パター
ンの変更が必要とされるときに変更される。

【０１８６】音声データに変更があった場合には、ＣＰ
Ｕ５６は、例えば特別図柄プロセス処理で使用されるプ
ロセスデータ中の音声データすなわち音声制御コマンド
データを読み出す（ステップＳ８２）。そして、ポート
Ｃデータ格納領域に設定する（ステップＳ８４）。ま
た、ポートＣ出力要求をセットする（ステップＳ８
５）。

【０１８７】音声データに変更がなかった場合には、Ｃ
ＰＵ５６は、ランプデータに変更がないかどうか判定す
る（ステップＳ８６）。ランプデータの変更も、例え
ば、遊技制御手段の特別図柄プロセス処理において、ラ
ンプ・ＬＥＤ表示パターンの変更が必要とされるときに
変更される。

【０１８８】ランプデータに変更があった場合には、Ｃ
ＰＵ５６は、例えば特別図柄プロセス処理で使用される
プロセスデータ中のランプデータすなわちランプ制御コ
マンドデータを読み出す（ステップＳ８７）。そして、
ポートＥデータ格納領域に設定する（ステップＳ８
９）。また、ポートＥ出力要求をセットする（ステップ
Ｓ９０）。

【０１８９】図３５は、図１６に示された遊技制御処理
におけるデータ出力処理（ステップＳ２２３）の音声制
御コマンド出力処理部分を示すフローチャートである。
音声制御コマンド出力に関するデータ出力処理におい
て、ＣＰＵ５６は、ポートＣ出力要求がセットされてい
るか否か判定する（ステップＳ６０１）。ポートＣ出力
要求がセットされている場合には、ポートＣ出力要求を
リセットし（ステップＳ６０２）、ポートＣ格納領域の
内容を出力ポート（出力ポートＣ）５７３に出力する
（ステップＳ６０３）。ポートＣ格納領域のビット０〜
７には音声制御コマンドデータが設定される。そして、
ポートＣ出力カウンタを＋１するとともに（ステップＳ
６０４）、出力ポート（ポートＤ）５７４のビット７を
０にする（ステップＳ６０５）。

【０１９０】ポートＣ出力要求がセットされていない場
合には、ポートＣ出力カウンタの値が０であるか否か判
定する（ステップＳ６０６）。ポートＣ出力カウンタの
値が０でない場合には、ポートＣ出力カウンタの値が２
であるか否か確認する（ステップＳ６０７）。ポートＣ
出力カウンタの値が２ではない、すなわち１である場合
には、ポートＣ出力カウンタの値を１増やす（ステップ
Ｓ６０８）。

【０１９１】ポートＣ出力カウンタの値が２である場合
には、ポートＣ出力カウンタの値をクリアするとともに
（ステップＳ６０９）、出力ポート（出力ポートＤ）５
７４のビット７を１にする（ステップＳ６１０）。

【０１９２】出力ポートＤのビット７は、音声制御基板
７０に与えられるＩＮＴ信号を出力するポートである。
また、出力ポートＣのビット０〜７は、音声制御コマン
ドデータを出力するポートである。そして、この実施の
形態では、図３５に示されたデータ出力処理は２ｍｓに
１回実行される。従って、図３５に示されたデータ出力
処理によって、図３６に示すように、音声制御コマンド
データが出力されるときに、４ｍｓ間ＩＮＴ信号がロー
レベルになる。

【０１９３】次に、音声制御用ＣＰＵ７０１の動作を説
明する。図３７は、音声制御基板７０における音声制御
用ＣＰＵ７０１の動作を示すフローチャートである。音
声制御用ＣＰＵ７０１は、出力ポートやワークエリアの
初期化およびタイマセット等のイニシャル処理を行った
後に（ステップＳ１２１）、ループ状態に入る。イニシ
ャル処理において、５００μｓおよび２ｍｓ毎にタイマ
割込が発生するようなタイマ設定がなされている。よっ
て、ループ状態では、５００μｓのタイマ割込がかかる
と５００μｓタイマ割込処理が行われ（ステップＳ１２
２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込
処理が行われる（ステップＳ１２３）。なお、５００μ
ｓタイマ割込処理では音声制御コマンド受信処理が行わ
れ、２ｍｓタイマ割込処理では音声制御処理が実行され
る。

【０１９４】図３８は、２ｍｓのタイマ割込処理を示す
フローチャートである。２ｍｓのタイマ割込がかかる
と、音声制御用ＣＰＵ７０１は、次の２ｍｓ割込がかか
るようにタイマを起動する等のイニシャル処理を行った
後に（ステップＳ１２５）、音声ＩＣ制御処理（ステッ
プＳ１２６）を実行する。なお、５００μｓタイマ割込
処理による音声制御コマンド受信処理は、表示制御用Ｃ
ＰＵ１０１が実行する表示制御コマンド受信処理と同様
に行われる（図２８参照）。

【０１９５】ＲＯＭには、図３２に示された各音声制御
コマンドデータに応じた音声を音声合成回路（音声合成
用ＬＳＩ；例えばディジタルシグナルプロセッサ）７０
２に発生させるための制御データが格納されている。音
声制御用ＣＰＵ７０１は、受信した各音声制御コマンド
データに対応した制御データをＲＯＭから読み出す。

【０１９６】この実施の形態では、音声合成回路７０２
は、転送リクエスト信号（ＳＩＲＱ）、シリアルクロッ
ク信号（ＳＩＣＫ）、シリアルデータ信号（ＳＩ）およ
び転送終了信号（ＳＲＤＹ）によって制御される。音声
合成回路７０２は、ＳＩＲＱがローレベルになると、Ｓ
ＩＣＫに同期してＳＩを１ビットずつ取り込み、ＳＲＤ
Ｙがローレベルになるとそれまでに受信した各ＳＩから
なるデータを１つの音声再生用データと解釈する。従っ
て、音声制御用ＣＰＵ７０１は、ＳＩＲＱをオン（ロー
レベル）にして（ステップＳ１３５）、ＲＯＭから読み
出した制御データをＳＩＣＫに同期してＳＩとして出力
し（ステップＳ１３６）、出力が完了したらＳＲＤＹを
ローレベルにする（ステップＳ１３７）。音声合成回路
７０２は、ＳＩによって制御データを受信すると、受信
した制御データに応じた音声を発生する。

【０１９７】電源基板９１０に搭載されている電源監視
用ＩＣ９０２が電源電圧の低下を検出すると、音声制御
用ＣＰＵ７０１にも割り込みをかける。割り込みがかか
ると、音声制御用ＣＰＵ７０１は、電力供給停止時処理
として、音声制御継続のために必要なデータをバックア
ップＲＡＭ領域に格納する。なお、具体的な電力供給停
止時処理は、表示制御用ＣＰＵ１０１が実行する制御と
同様である（図３０参照）。

【０１９８】よって、音声制御用ＣＰＵ７０１も、イニ
シャル処理（ステップＳ１２１）において、表示制御用
ＣＰＵ１０１と同様に、バックアップＲＡＭ領域に保存
されていたデータの復帰処理と、初期状態復帰要求コマ
ンドおよび遊技状態復帰要求コマンドの受信処理を行う
（図３１参照）。

【０１９９】主基板３１のＣＰＵ５６は、不測の電源断
後に電源復旧したときに、音声制御基板７０に対しても
初期状態復帰要求コマンドを送出してくる。音声制御用
ＣＰＵ７０１は、そのコマンドを受信すると、内部状態
を初期状態（遊技店における営業開始時の電源投入時の
状態）に設定する。従って、初期状態の設定にもとづく
処理が行われる。

【０２００】その後、主基板３１のＣＰＵ５６は、遊技
状態復帰要求コマンドを送出してくる。音声制御用ＣＰ
Ｕ７０１は、そのコマンドを受信すると、内部状態を電
源断時の状態に戻す。よって、音声制御手段も、やは
り、電源断時の状態から処理を再開することができる。

【０２０１】図４０は、主基板３１からランプ制御基板
３５に送出されるランプ制御コマンドの一例を示す説明
図である。各ランプ制御コマンドデータは７ビットで構
成され、それぞれ、遊技の進行に応じたランプ・ＬＥＤ
の点灯パターンおよび消灯を指定する。ただし、図４０
に示された例は、ある特定の遊技機に応じたパターンで
あって、他の機種の遊技機では、定義が異なる各ランプ
制御コマンドデータが使用されうる。例えば、図４０に
示された例では特殊変動時ランプ指定が４種類（０５Ｈ
〜０８Ｈ）あるが、特殊変動のパターンがそれよりも多
い遊技機では、より多くの種類のランプ制御コマンドデ
ータに特殊変動のパターンを割り当てればよい。あるい
は、全ての遊技機で使用される可能性があるランプ制御
データを定義しておき、そのうちから、各機種で必要に
応じて使用するランプ制御データを選択するようにして
もよい。

【０２０２】また、ランプ制御コマンドデータの中に
は、初期状態復帰要求コマンドと遊技状態復帰要求コマ
ンドとがある。それらのコマンドは、主基板３１のＣＰ
Ｕ５６が表示制御基板８０に初期状態復帰要求と遊技状
態復帰要求の表示制御コマンドを送出するときに、ラン
プ制御基板３５にも送出される。

【０２０３】図４１は、ランプ制御コマンドのビット構
成を示す説明図である。図４１に示すように、ランプ制
御コマンドは、８ビットのデータと、１ビットのストロ
ーブ信号（ＩＮＴ信号）とから構成されている。

【０２０４】図４２は、図１６に示された遊技制御処理
におけるデータ出力処理（ステップＳ２２３）のランプ
制御コマンド出力処理部分を示すフローチャートであ
る。ランプ制御コマンド出力に関するデータ出力処理に
おいて、ＣＰＵ５６は、ポートＥ出力要求がセットされ
ているか否か判定する（ステップＳ６２１）。ポートＥ
出力要求は、図３４に示された出力データ設定処理にお
いて、ランプデータに変更があった場合にセットされ
る。

【０２０５】ポートＥ出力要求がセットされている場合
には、ポートＥ出力要求をリセットし（ステップＳ６２
２）、ポートＥ格納領域の内容を出力ポート（出力ポー
トＥ）５７５に出力する（ステップＳ６２３）。ポート
Ｅ格納領域のビット０〜７にはランプ制御コマンドデー
タが設定されている。そして、ポートＣ出力カウンタを
＋１するとともに（ステップＳ６２４）、出力ポート
（ポートＦ）５７６のビット７を０にする（ステップＳ
６２５）。

【０２０６】ポートＥ出力要求がセットされていない場
合には、ポートＥ出力カウンタの値が０であるか否か判
定する（ステップＳ６２６）。ポートＥ出力カウンタの
値が０でない場合には、ポートＥ出力カウンタの値が２
であるか否か確認する（ステップＳ６２７）。ポートＥ
出力カウンタの値が２ではない、すなわち１である場合
には、ポートＥ出力カウンタの値を１増やす（ステップ
Ｓ６２８）。

【０２０７】ポートＥ出力カウンタの値が２である場合
には、ポートＥ出力カウンタの値をクリアするとともに
（ステップＳ６２９）、出力ポート（出力ポートＦ）５
７６のビット７を１にする（ステップＳ６３０）。

【０２０８】出力ポートＦのビット７は、ランプ制御基
板３５に与えられるＩＮＴ信号を出力するポートであ
る。また、出力ポートＥのビット０〜７は、ランプ制御
コマンドデータを出力するポートである。そして、この
実施の形態では、図４２に示されたデータ出力処理は２
ｍｓに１回実行される。従って、図４２に示されたデー
タ出力処理によって、図４３に示すように、ランプ制御
コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信
号がローレベルになる。

【０２０９】次に、ランプ制御用ＣＰＵ３５１の動作を
説明する。図４４は、ランプ制御基板３５におけるラン
プ制御用ＣＰＵ３５１の動作を示すフローチャートであ
る。ランプ制御用ＣＰＵ３５１は、出力ポートやワーク
エリアの初期化およびタイマセット等のイニシャル処理
を行った後に（ステップＳ１５１）、ループ状態に入
る。イニシャル処理において、５００μｓおよび２ｍｓ
毎にタイマ割込が発生するようなタイマ設定がなされて
いる。よって、ループ状態では、５００μｓのタイマ割
込がかかると５００μｓタイマ割込処理が行われ（ステ
ップＳ１５２）、２ｍｓのタイマ割込がかかると２ｍｓ
タイマ割込処理が行われる（ステップＳ１５３）。な
お、５００μｓタイマ割込処理ではランプ制御コマンド
受信処理が行われ、２ｍｓタイマ割込処理ではランプ制
御処理が実行される。

【０２１０】図４５は、２ｍｓのタイマ割込処理を示す
フローチャートである。２ｍｓのタイマ割込がかかる
と、ランプ制御用ＣＰＵ３５１は、次の２ｍｓ割込がか
かるようにタイマを起動する等のイニシャル処理を行っ
た後に（ステップＳ１５５）、ランプ・ＬＥＤ点灯／消
灯処理（ステップＳ１５６）を実行する。なお、５００
μｓタイマ割込処理によるランプ制御コマンド受信処理
は、表示制御用ＣＰＵ１０１が実行する表示制御コマン
ド受信処理と同様に行われる（図２８参照）。

【０２１１】なお、ランプ制御用ＣＰＵ３５１の内蔵Ｒ
ＯＭまたはランプ制御基板３５に搭載された外付けＲＯ
Ｍには、各ランプ制御コマンドデータ（この例では、０
１Ｈ〜０ＦＨ）に応じた遊技効果ＬＥＤ２８ａおよび遊
技効果ランプ２８ｂ，２８ｃの点灯／消灯のパターン
が、点灯パターンデータとして格納されている。そし
て、ランプ・ＬＥＤ点灯／消灯処理（ステップＳ１５
６）では、受信したランプ制御コマンドに応じたテーブ
ルの内容にもとづいてランプ・ＬＥＤの点灯/消灯制御
を行う。また、ランプ制御コマンドに応じて賞球ランプ
５１および球切れランプ５２の点灯／消灯処理を行う。

【０２１２】電源基板９１０に搭載されている電源監視
用ＩＣ９０２が電源電圧の低下を検出すると、ランプ制
御用ＣＰＵ３５１に割り込みをかける。割り込みがかか
ると、ランプ制御用ＣＰＵ３５１は、電力供給停止時処
理として、ランプ・ＬＥＤ点灯／消灯制御継続のために
必要なデータをバックアップＲＡＭ領域に格納する。な
お、具体的な電力供給停止時処理は、表示制御用ＣＰＵ
１０１が実行する制御と同様である（図３０参照）。

【０２１３】よって、ランプ制御用ＣＰＵ３５１も、イ
ニシャル処理（ステップＳ１５１）において、表示制御
用ＣＰＵ１０１と同様に、バックアップＲＡＭ領域に保
存されていたデータの復帰処理と、初期状態復帰要求コ
マンドおよび遊技状態復帰要求コマンドの受信処理を行
う（図３１参照）。

【０２１４】主基板３１のＣＰＵ５６は、不測の電源断
後に電源復旧したときに、ランプ制御基板３７に対して
も初期状態復帰要求コマンドを送出してくる。ランプ制
御用ＣＰＵ３７１は、そのコマンドを受信すると、内部
状態を初期状態（遊技店における営業開始時の電源投入
時の状態）に設定する。従って、初期状態の設定にもと
づく処理が行われる。

【０２１５】その後、主基板３１のＣＰＵ５６は、遊技
状態復帰要求コマンドを送出してくる。ランプ制御用Ｃ
ＰＵ３５１は、そのコマンドを受信すると、内部状態を
電源断時の状態に戻す。よって、ランプ制御手段も、や
はり、電源断時の状態から処理を再開することができ
る。

【０２１６】図４６は、主基板３１から賞球制御基板３
７に送出される賞球制御コマンドのビット構成の一例を
示す説明図である。図４６に示すように、ランプ制御コ
マンドは、８ビットのデータと、１ビットのストローブ
信号（ＩＮＴ信号）とから構成されている。そして、８
ビットのデータのうちの上位４ビットは制御指定として
使用される。すなわち、ビット７，６，５，４が「０，
０，０，０」であれば通常払出指定（賞球個数出力）を
示し、「０，０，０，１」であれば補正払出指定を示
し、「０，０，１，０」であれば球貸し禁止指定を示
し、「０，１，１，１」であれば球貸し禁止指定解除を
示す。なお、球貸し禁止指定は、余剰玉受皿４が満タン
になって満タンスイッチ４８がオンしたとき、および球
切れ検出スイッチ１６７または球切れスイッチ１８７が
オンしたときに、主基板３１の基本回路５３から送信さ
れる。そして、それらのスイッチがオフ状態になると、
球貸し禁止指定解除が送信される。また、補正払出指定
は、遊技制御手段が賞球払出不足を検出したときに主基
板３１から送出される。

【０２１７】賞球制御コマンドは、主基板３１から賞球
制御基板３７に、図８に示されたように、出力ポート
（ポートＧ，Ｈ）５７７，５７８を介して送信される。
そして、この実施の形態では、図４７に示すように、主
基板３１から賞球制御コマンドデータが出力されるとき
に、４ｍｓ間ＩＮＴ信号がローレベルになる。

【０２１８】なお、図４６に示されたコマンド構成は一
例であって、他の構成にしてもよい。例えば、１バイト
中の上位下位を、図４６に示された構成とは逆にしても
よい。また、コマンド構成は１バイト構成でなく複数バ
イト構成であってもよい。さらに、ＩＮＴ信号の出力期
間である４ｍｓも一例であって、主基板３１のＣＰＵ５
６は、賞球制御用ＣＰＵ３７１が認識できれば、より短
い期間のＩＮＴ信号を用いてもよい。このことは、賞球
制御コマンドに限らず、他の電気部品制御基板に送出さ
れるコマンド（表示制御コマンド等）についても同様で
ある。

【０２１９】図４８は、賞球制御基板３７における賞球
制御用ＣＰＵ３７１の動作を示すフローチャートであ
る。賞球制御用ＣＰＵ３７１は、出力ポートやワークエ
リアの初期化およびタイマセット等のイニシャル処理を
行った後に（ステップＳ１７１）、ループ状態に入る。
イニシャル処理において、５００μｓおよび２ｍｓ毎に
タイマ割込が発生するようなタイマ設定がなされてい
る。よって、ループ状態では、５００μｓのタイマ割込
がかかると５００μｓタイマ割込処理が行われ（ステッ
プＳ１７２）、２ｍｓのタイマ割込がかかると２ｍｓタ
イマ割込処理が行われる（ステップＳ１７３）。なお、
５００μｓタイマ割込処理では賞球制御コマンド受信処
理が行われ、２ｍｓタイマ割込処理では賞球制御処理が
実行される。

【０２２０】図４９は、２ｍｓのタイマ割込処理を示す
フローチャートである。２ｍｓのタイマ割込がかかる
と、賞球制御用ＣＰＵ３７１は、次の２ｍｓ割込がかか
るようにタイマを起動する等のイニシャル処理を行った
後に（ステップＳ１７５）、賞球処理（ステップＳ１７
６）を実行する。なお、５００μｓタイマ割込処理によ
る賞球制御コマンド受信処理は、表示制御用ＣＰＵ１０
１が実行する表示制御コマンド受信処理と同様に行われ
る（図２８参照）。また、賞球制御処理では、賞球制御
用ＣＰＵ３７１は、主基板３１から受信した賞球制御コ
マンドにもとづいて玉払出装置９７を駆動して賞球払出
を実行する。

【０２２１】電源基板９１０に搭載されている電源監視
用ＩＣ９０２が電源電圧の低下を検出すると、賞球制御
用ＣＰＵ３７１にも割り込みをかける。割り込みがかか
ると、賞球制御用ＣＰＵ３７１は、電力供給停止時処理
として、賞球制御継続のために必要なデータをバックア
ップＲＡＭ領域に格納する。なお、具体的な電力供給停
止時処理は、表示制御用ＣＰＵ１０１が実行する制御と
同様である（図３０参照）。

【０２２２】よって、賞球制御用ＣＰＵ３７１も、イニ
シャル処理（ステップＳ１７１）において、表示制御用
ＣＰＵ１０１と同様に、バックアップＲＡＭ領域に保存
されていたデータの復帰処理を行う（図３１参照）。た
だし、初期状態復帰要求コマンドおよび遊技状態復帰要
求コマンドの受信処理を行わない。

【０２２３】以上のように、この実施の形態では、遊技
機に対する電力供給が停止すると、主基板３１、表示制
御基板８０、音声制御基板７０、ランプ制御基板３５お
よび賞球制御基板３７に搭載された各ＣＰＵは、割込処
理によってそのことを認識し、必要なデータをバックア
ップＲＡＭ領域に転送する処理を行う。その際、チェッ
クデータもバックアップＲＡＭ領域に設定する。よっ
て、ＣＰＵは、不測の電源断からの復旧時に、バックア
ップＲＡＭ領域から必要なデータを復元することによっ
て電源断時の状態から処理を再開することができる。

【０２２４】なお、上記の各実施の形態では、電源基板
９１０に電源監視用ＩＣを搭載し、電源基板９１０で一
括して電源断の検出がなされたが、各制御基板に電源監
視用ＩＣ９０２を搭載し、各制御基板において電源断の
検出を行うように構成してもよい。

【０２２５】上記の各実施の形態では、図２０に示した
ように、遊技制御手段の復帰用データテーブルには、初
期状態復帰要求コマンド、遊技状態復帰用タイマ値およ
び遊技状態復帰要求コマンドを特定可能な情報が設定さ
れていた。しかし、電源復旧時に、電源断時の遊技状態
に容易に戻れるように、さらに多くの情報が設定されて
いてもよい。例えば、図５０に示すように、特別図柄プ
ロセスフラグ格納領域を指す情報（特別図柄プロセスフ
ラグ設定領域）が復帰用データテーブルに設定されてい
てもよい。

【０２２６】主基板３１のＣＰＵ５６は、電源復旧時
に、例えば、復帰用データテーブルの特別図柄プロセス
フラグ設定領域のデータを参照して特別図柄プロセスフ
ラグの値を入力する。そして、その値にもとづいて電源
断時の可変表示部９の図柄変動の状態を確認することが
できる。

【０２２７】電源復旧時に、電源断時に可変表示部９で
図柄変動中であった場合には図柄変動開始時の状態に戻
ってもよいことは既に述べたが、そのような復帰を容易
にするために、復帰用データテーブルにさらに多くのデ
ータを設定してもよい。例えば、「全図柄変動開始処
理」に対応した値を復帰用データテーブルに設定してお
けば、ＣＰＵ５６は、その値を読み込んで、その値を特
別図柄プロセスフラグに設定することによって、特別図
柄の制御状態を「全図柄変動開始処理」に対応した状態
に戻すことができる。なお、図２３に示された特別図柄
プロセス処理における「全図柄変動開始処理」では、表
示制御基板８０に対して、例えば、左右中最終停止図柄
と変動態様を指令する情報とが送信される。

【０２２８】ここでは、図柄変動開始時の状態に戻すこ
とを容易にするためのデータとして、特別図柄プロセス
フラグの「全図柄変動開始処理」に対応した値を例示し
たが、その他、特別図柄の制御状態を「全図柄変動開始
処理」に対応した状態に戻すために他の内部フラグ等の
ワークデータの値を変更する必要がある場合には、それ
らの値も復帰用データテーブルに設定してしてもよい。

【０２２９】このように、不測の電源断時に可変表示部
９において図柄が変動中であって、電源復旧時に図柄変
動開始時の状態に戻るように構成されている場合に、復
帰用データテーブルにさらに多くの情報が設定されてい
ると、遊技制御手段および表示制御手段は、容易にその
状態に戻って復旧することができる。

【０２３０】また、電源断時に図柄変動中であった場
合、電源復旧時に遊技制御手段は電源断時の遊技状態に
戻るとともに、表示制御手段は、所定の表示制御を行っ
てもよい。そのような制御を可能にするために、図５０
には、エラーコマンドも設定されている。なお、上述し
たように、電源断時に図柄変動中であった場合に、電源
復旧時に遊技制御手段が図柄変動開始時の状態に戻るよ
うに構成されているときには、復帰用データテーブルに
エラーコマンドが設定されている必要はない。

【０２３１】図５１は、主基板３１のＣＰＵ５６が実行
するシステムチェック処理（メイン処理におけるステッ
プＳ１）の他の例を示すフローチャートである。この例
では、遊技状態復帰用タイマがタイムアウトしたときに
（ステップＳ５１）、ＣＰＵ５６は、特別図柄変動中で
あった否かを確認する（ステップＳ５５）。その確認
は、復帰用データテーブルにおける特別図柄プロセスフ
ラグ設定領域の情報をアドレスとするＲＡＭ領域から、
保存されていた特別図柄プロセスフラグを読み出すこと
によって実行可能である。特別図柄プロセスフラグが
「全図柄停止待ち処理」を示していたら、ＣＰＵ５６
は、特別図柄変動中であったと判断する。そして、特別
図柄変動中であった場合には、表示制御基板８０に対し
てエラーコマンド送出要求をセットする（ステップＳ５
６）。

【０２３２】従って、表示制御用ＣＰＵ１０１は、電源
断時に可変表示部９において図柄変動中であった場合に
は、遊技状態復帰用タイマがタイムアウトしたときにエ
ラーコマンドを受信することになる。表示制御用ＣＰＵ
１０１は、エラーコマンドを受信すると、図柄変動を再
開するとともに、例えば可変表示部９にエラーであるこ
とを遊技者が識別しうるエラー表示を行う。そして、表
示制御用ＣＰＵ１０１は、図柄変動終了時にエラー表示
を消去する。なお、表示制御用ＣＰＵ１０１は、図柄変
動を行わずエラー画面を表示してもよい。また、主基板
３１のＣＰＵ５６は、特別図柄プロセスフラグの値を変
更しない。すなわち、電源断時に図柄変動中であった場
合、電源復旧時に遊技制御手段は電源断時の遊技状態に
戻る。

【０２３３】このような表示制御は、図柄変動開始時に
遊技制御手段から表示制御手段に対して変動期間を特定
可能な表示制御コマンドが送出され、以後、変動停止時
まで表示制御コマンドが送出されないように構成された
遊技機において効果的である。すなわち、図柄変動中に
は表示制御コマンドは送出されないので、遊技制御手段
は、表示制御手段に対して、図柄変動中の途中の状態か
ら遊技を再開させるような指示を行うことができない。
遊技制御手段からの指示にもとづいて表示制御手段が図
柄変動中の途中の状態から遊技を再開するように構成し
たい場合には、コマンド送出制御方式を変更しなければ
ならない。しかし、上述したエラーコマンドを用いてそ
の回の変動ではエラー画面を表示するように構成すれ
ば、エラーコマンドを追加するだけで、コマンド送出制
御方式（図柄変動開始時に遊技制御手段が表示制御手段
に対して変動期間を特定可能な表示制御コマンドを送出
する方式）を変更する必要はない。

【０２３４】また、遊技制御手段が、電源断状態から電
源断時の状態に復帰したときに、表示制御手段に対し
て、停止図柄（可変表示結果）を示す表示制御コマンド
を送出するようにしてもよい。図５２は、そのような処
理を示すフローチャートである。この例では、遊技状態
復帰用タイマがタイムアウトしたときに（ステップＳ５
１）、ＣＰＵ５６は、特別図柄変動中であった否かを確
認する（ステップＳ５５）。そして、特別図柄変動中で
あった場合には、表示制御基板８０にして左右中図柄の
停止図柄を示すコマンド送出要求をセットする（ステッ
プＳ５７）。

【０２３５】表示制御用ＣＰＵ１０１は、電源断時に図
柄変動中であった場合には、遊技状態復帰用タイマがタ
イムアウトしたときに左右中図柄の停止図柄を示すコマ
ンドを受信することになる。表示制御用ＣＰＵ１０１
は、左右中図柄の停止図柄を示すコマンドを受信する
と、例えば図柄の可変表示を再開せず、可変表示部９に
左右中図柄の停止図柄を表示する。なお、表示制御用Ｃ
ＰＵ１０１は、その後に主基板３１から送られてくる図
柄変動停止を示すコマンドや大当り遊技の終了を示す表
示制御コマンドを受信したらそれらのコマンドに従って
通常の表示制御に戻る。

【０２３６】主基板３１のＣＰＵ５６は、電源復旧時
に、バックアップＲＡＭ領域に保存されていた特別図柄
プロセスフラグが例えば「全図柄停止待ち処理」を示し
ていた場合には、その状態に復帰するのであるが、表示
制御用ＣＰＵ１０１は、その回の変動では、図柄変動制
御を行わず可変表示結果を表示し続ける。従って、遊技
者は、可変表示結果が表示されることによって停電から
復旧したことを容易に認識できる。なお、可変表示結果
が大当りである場合（停電前に行われた抽選結果が大当
りであった場合）には、可変表示結果が表示し続けられ
た後に、遊技制御手段および表示制御手段ともに、大当
たり遊技状態に復旧できるので、遊技者に不利益が与え
られることはない。

【０２３７】

【発明の効果】以上のように、本発明によれば、遊技機
を、マイクロコンピュータのリセット端子に、リセット
解除を示すレベルを断続的に少なくとも２回与えること
によりマイクロコンピュータを起動させるリセット手段
を備えた構成としたので、遊技機の電源投入時に確実に
マイクロコンピュータが起動し、遊技開始に不都合を生
じさせることがないという効果がある。

【０２３８】リセット手段が、リセット解除を示すレベ
ルを与えた後、マイクロコンピュータが電気部品を制御
するための処理についての制御プログラムの実行を開始
する以前の段階でリセット状態を示すレベルを与え、そ
の後再度リセット解除を示すレベルを与えるように構成
されている場合には、本来の制御処理を行うための制御
プログラムの実行開始後に再度リセットがかかってしま
うようなことは防止される。

【０２３９】マイクロコンピュータが、リセット解除に
応じて所定の起動時処理を実行した後に電気部品を制御
するための処理についての制御プログラムを実行し、リ
セット手段が、リセット解除を示すレベルを与えた後、
所定の起動時処理の実行中にリセット状態を示すレベル
を与え、その後再度リセット解除を示すレベルを与える
ように構成されている場合にも、本来の制御処理を行う
ための制御プログラムの実行開始後に再度リセットがか
かってしまうようなことは防止される。

【０２４０】リセット手段が、マイクロコンピュータの
動作を停止させる際には、マイクロコンピュータのリセ
ット端子に対して一旦リセット状態を示すレベルを与え
た後ではリセット解除を示すレベルを出力しないように
構成されている場合には、電力供給停止時にマイクロコ
ンピュータに対して複数回のリセットがかかることはな
い。

【０２４１】マイクロコンピュータが、電力供給停止直
前の内容を保持することが可能な記憶手段に保持されて
いる保持データにもとづいて制御を再開させることが可
能であるように構成されている場合には、停電等の不測
の電源断が生じても、遊技者に不利益を与えないように
することができる。

【０２４２】所定電位電源の電圧低下を監視し第１検出
条件が成立した場合に検出信号を出力する第１の電源監
視手段を備え、電気部品制御手段が、第１の電源監視手
段からの検出信号に応じて所定の電力供給停止時処理を
行うように構成されている場合には、電気部品制御手段
は、データ保存のための処理などの電力供給停止時処理
を行うタイミングを確実に把握できる。

【０２４３】電力供給停止時処理に記憶手段へのアクセ
スを防止する処理が含まれるように構成されている場合
には、電源断時に、保存されるべきデータが破壊される
ことがないという効果がある。

【０２４４】マイクロコンピュータが記憶手段の記憶内
容に関連した演算の結果得られるチェックデータを記憶
手段に保存するように構成されている場合には、電源復
旧時にチェックデータにもとづいてデータが破壊されて
いないかどうかチェックすることができ、保存されるデ
ータの信頼性を向上させることができる。

【０２４５】マイクロコンピュータが搭載された電気部
品制御基板で使用される電圧を生成する電源基板が電気
部品制御基板とは別個に設けられ、電源基板が、電気部
品制御基板における記憶手段の電源バックアップを行う
ためのバックアップ電源を備えた構成である場合には、
電気部品制御各基板にバックアップ電源を備える必要は
なく、遊技機コストを低減した上で、電源断からの復旧
時等に制御状態を電源断時の状態に戻して遊技者への不
利益をなくす等の効果を得ることができる。

【０２４６】バックアップ電源が、電気部品制御基板に
おける各回路を駆動するための電源のラインから蓄電さ
れるように構成されている場合には、特に蓄電用の電源
を設けなくて済み、やはり、遊技機コストを低減するこ
とができる。

【０２４７】電源監視手段が電圧低下を検出した所定期
間後に電源電圧低下を検出する第２の電源監視手段が設
けられ、電気部品制御手段は、第２の電源監視手段から
の検出出力の入力に応じてシステムリセットされるよう
に構成されている場合には、遊技状態回復に必要なデー
タを確実に保存することができるという効果がある。

【図面の簡単な説明】

【図１】パチンコ遊技機を正面からみた正面図であ
る。

【図２】パチンコ遊技機の遊技盤を正面からみた正面
図である。

【図３】パチンコ遊技機を背面からみた背面図であ
る。

【図４】遊技制御基板（主基板）の回路構成例を示す
ブロック図である。

【図５】表示制御基板の回路構成例を示すブロック図
である。

【図６】音声制御基板の回路構成例を示すブロック図
である。

【図７】ランプ制御基板の回路構成例を示すブロック
図である。

【図８】賞球制御基板の回路構成例を示すブロック図
である。

【図９】電源監視および電源バックアップのためのＣ
ＰＵ周りの一構成例を示すブロック図である。

【図１０】電源基板の一構成例を示すブロック図であ
る。

【図１１】電源投入時のリセット信号の様子を示すタ
イミング図である。

【図１２】遊技機の電源断時の電源低下やＮＭＩ信号
の様子を示すタイミング図である。

【図１３】主基板におけるメイン動作を示すフローチ
ャートである。

【図１４】主基板のＣＰＵが実行する初期化処理を示
すフローチャートである。

【図１５】２ｍｓタイマ割込処理を示すフローチャー
トである。

【図１６】遊技制御処理を示すフローチャートであ
る。

【図１７】電源断時の割込処理を示すフローチャート
である。

【図１８】メイン処理におけるシステムチェック処理
を示すフローチャートである。

【図１９】バックアップパリティデータ作成方法を説
明するための説明図である。

【図２０】主基板における基本回路のＲＯＭに設定さ
れるテーブルの一構成例を示す説明図である。

【図２１】表示制御コマンドの構成例を示す説明図で
ある。

【図２２】表示制御コマンドデータの構成例を示す説
明図である。

【図２３】特別図柄プロセス処理のプログラムの一例
を示すフローチャートである。

【図２４】表示制御データ出力処理を示すフローチャ
ートである。

【図２５】表示制御コマンドデータの出力の様子を示
すタイミング図である。

【図２６】表示制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。

【図２７】表示制御用ＣＰＵの２ｍｓタイマ割込処理
を示すフローチャートである。

【図２８】表示制御用ＣＰＵの表示データ読込処理を
示すフローチャートである。

【図２９】表示制御用ＣＰＵが実行する表示制御プロ
セス処理を示すフローチャートである。

【図３０】表示制御用ＣＰＵの割込処理を示すフロー
チャートである。

【図３１】表示制御用ＣＰＵが実行するイニシャル処
理を示すフローチャートである。

【図３２】音声制御コマンドの例を示す説明図であ
る。

【図３３】音声制御コマンドのビット構成を示す説明
図である。

【図３４】音声制御基板およびランプ制御基板に対す
る出力データ設定処理を示すフローチャートである。

【図３５】データ出力処理の音声制御コマンド出力処
理部分を示すフローチャートである。

【図３６】音声制御コマンドデータの出力の様子を示
すタイミング図である。

【図３７】音声制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。

【図３８】音声制御用ＣＰＵの２ｍｓタイマ割込処理
を示すフローチャートである。

【図３９】音声ＩＣ制御処理を示すフローチャートで
ある。

【図４０】ランプ制御コマンドの一例を示す説明図で
ある。

【図４１】ランプ制御コマンドのビット構成を示す説
明図である。

【図４２】データ出力処理のランプ制御コマンド出力
処理部分を示すフローチャートである。

【図４３】ランプ制御コマンドデータの出力の様子を
示すタイミング図である。

【図４４】ランプ制御用ＣＰＵが実行するメイン処理
を示すフローチャートである。

【図４５】ランプ制御用ＣＰＵの２ｍｓタイマ割込処
理を示すフローチャートである。

【図４６】賞球制御コマンドのビット構成を示す説明
図である。

【図４７】賞球制御コマンドデータの出力の様子を示
すタイミング図である。

【図４８】賞球制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。

【図４９】賞球制御用ＣＰＵの２ｍｓタイマ割込処理
を示すフローチャートである。

【図５０】復帰用データテーブルの他の構成を示す説
明図である。

【図５１】システムチェック処理の他の例を示すフロ
ーチャートである。

【図５２】システムチェック処理のさらに他の例を示
すフローチャートである。

【符号の説明】

１パチンコ遊技機３１主基板３５ランプ制御基板３７賞球制御基板５３基本回路５６ＣＰＵ７０音声制御基板８０表示制御基板１０１表示制御用ＣＰＵ３５１ランプ制御用ＣＰＵ３７１賞球制御用ＣＰＵ７０１音声制御用ＣＰＵ９０１ＣＰＵ９０２電源監視用ＩＣ９１０電源基板９１６コンデンサ

Claims

【特許請求の範囲】

【請求項１】遊技者が所定の遊技を行うことが可能な
遊技機であって、遊技機に設けられている電気部品を制
御するための処理についての制御プログラムを実行する
マイクロコンピュータを備え、前記マイクロコンピュータのリセット端子に、リセット
解除を示すレベルを断続的に少なくとも２回与えること
により前記マイクロコンピュータを起動させるリセット
手段を備えたことを特徴とする遊技機。
【請求項２】前記リセット手段は、前記リセット端子
に、リセット解除を示すレベルを与えた後、前記マイク
ロコンピュータが電気部品を制御するための処理につい
ての制御プログラムの実行を開始する以前の段階でリセ
ット状態を示すレベルを与え、その後再度リセット解除
を示すレベルを与える請求項１記載の遊技機。
【請求項３】前記マイクロコンピュータは、リセット
解除に応じて所定の起動時処理を実行した後に電気部品
を制御するための処理についての制御プログラムを実行
し、前記リセット手段は、リセット解除を示すレベルを与え
た後、所定の起動時処理の実行中にリセット状態を示す
レベルを与え、その後再度リセット解除を示すレベルを
与える請求項１または請求項２記載の遊技機。
【請求項４】リセット手段は、マイクロコンピュータ
の動作を停止させる際には、マイクロコンピュータのリ
セット端子に対して、一旦リセット状態を示すレベルを
与えた後ではリセット解除を示すレベルを出力しない請
求項１ないし請求項３記載の遊技機。
【請求項５】前記マイクロコンピュータは、電力供給
停止直前の内容を保持することが可能な記憶手段に保持
されている保持データにもとづいて制御を再開させるこ
とが可能である請求項１ないし請求項４記載の遊技機。
【請求項６】遊技機は、所定電位電源の電圧低下を監
視し第１検出条件が成立した場合に検出信号を出力する
第１の電源監視手段を備え、前記電気部品制御手段は、前記第１の電源監視手段から
の検出信号に応じて所定の電力供給停止時処理を行う請
求項１ないし請求項５記載の遊技機。
【請求項７】電力供給停止時処理には記憶手段へのア
クセスを防止する処理が含まれる請求項６記載の遊技
機。
【請求項８】前記マイクロコンピュータは、記憶手段
の記憶内容に関連した値を用いた演算の結果得られるチ
ェックデータを記憶手段に保存する請求項６または請求
項７記載の遊技機。
【請求項９】前記マイクロコンピュータが搭載された
電気部品制御基板で使用される電圧を生成する電源基板
が電気部品制御基板とは別個に設けられ、前記電源基板は、電気部品制御基板に搭載された記憶手
段の電源バックアップを行うためのバックアップ電源を
備えた請求項１ないし請求項８記載の遊技機。
【請求項１０】バックアップ電源は、電気部品制御基
板における各回路を駆動するための電源のラインから蓄
電される請求項９記載の遊技機。
【請求項１１】第１の電源監視手段の監視対象の所定
電位電源と同一、または異なる電位電源の電圧低下を監
視し、前記第１の電源監視手段における第１検出条件の
成立から少なくとも所定期間経過後に成立するように設
定された第２検出条件が成立した場合に検出信号を出力
する第２の電源監視手段が設けられ、電気部品制御手段は、前記第２の電源監視手段からの検
出信号の入力に応じてシステムリセットされる請求項１
ないし請求項１０記載の遊技機。