JP3939479B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP3939479B2 JP3939479B2 JP36578499A JP36578499A JP3939479B2 JP 3939479 B2 JP3939479 B2 JP 3939479B2 JP 36578499 A JP36578499 A JP 36578499A JP 36578499 A JP36578499 A JP 36578499A JP 3939479 B2 JP3939479 B2 JP 3939479B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- payout control
- ball
- power
- payout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、入賞が発生した場合に所定の有価価値を遊技者に付与する遊技機に関する。
【0002】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が景品として遊技者に払い出されるものがある。遊技球の払い出しは払出機構によって行われるので、遊技機の遊技進行を制御する遊技制御手段から、入賞に応じた賞球個数が払出機構に指示される。
【0003】
払出機構は、その指示に応じた個数の遊技球を払い出す。払出機構は、一般に、払出制御基板に搭載された払出制御手段によって制御される。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。
【0004】
また、遊技者は、コイン投入によって、あるいは、カード挿入口にプリペイドカード等を挿入して遊技球の貸し出しを受ける。カード挿入口にプリペイドカード等が挿入された場合、遊技機の払出機構は、カード挿入および払出要求操作を検出して所定個数の遊技球を遊技者に払い出す。払出機構は払出制御手段によって制御されるので、遊技球の貸し出し制御も払出制御手段によって実行される。
【0005】
【発明が解決しようとする課題】
遊技機には、払出制御手段を初めとする種々の電気部品制御手段が搭載されている。一般に、各電気部品制御手段はマイクロコンピュータで構成される。すなわち、ROM等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがRAMに格納される。すると、遊技機に停電等による電源断状態が発生すると、RAM内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態(例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態)に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、揮発性記憶部に記憶されている払出個数にもとづいて賞球払出や遊技球貸出処理をおこなっているときに電源断が発生し遊技機が最初の状態に戻ってしまうのでは、本来払い出されるべき遊技球が払い出されなくなり、遊技者は不利益を被ることになる。
【0006】
そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータを電源バックアップRAMに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、電源断時に必要なデータを保存する際に保存の仕方および復元の仕方が不適切であると、復元されたデータが電源断時のデータと一致しない可能性がある。そのような場合には、やはり遊技者に不測の不利益を与えかねない。
【0007】
そこで、本発明は、停電等の不測の電源断が発生したときに必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるように構成された場合に、遊技媒体の払出等の遊技価値付与に関して必要なデータを確実に保存することができるとともに、保存されていたデータを電源復帰後に確実に活用することができる遊技機を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技機に設けられている電気部品を制御するための処理を行う電気部品制御手段と、所定電位電源の監視を行い所定電位電源の電圧低下を検出すると検出信号を出力する電源監視手段とを備え、電気部品制御手段は、遊技機の遊技進行を制御し入賞に応じて賞球個数を示す払出制御コマンドを送信する遊技制御手段と、賞球個数を示す払出制御コマンドを受信して球払出制御を行う払出制御手段とを含み、遊技制御手段は、払出制御手段に、払出禁止条件の成立に応じて払出禁止を指示する払出制御コマンドを送信し、払出を許可するときに払出許可を示す払出制御コマンドを送信し、遊技制御手段と払出制御手段は、それぞれ、マイクロコンピュータを含み、電源監視手段は、遊技制御手段が搭載された遊技制御基板および払出制御手段が搭載された払出制御基板とは別の基板に搭載され、電源監視手段の検出出力は、それぞれのマイクロコンピュータの割込端子に入力され、それぞれのマイクロコンピュータは、所定電位電源の電圧低下に応じて所定の電力供給停止時処理を実行するように構成され、割込端子に検出信号が入力されたことに応じて割込を禁止する状態となるとともに電力供給停止時処理を開始することを特徴とする。
【0009】
電源監視手段の検出出力が入力される割込端子は、例えばマスク不能割込端子である。
【0010】
マイクロコンピュータが、マスクビットをリセットすることによって割込受付可能状態になるとともに、割込を受け付けるとマスクビットをセットするものである場合には、電力供給停止時処理は、割込に応じて起動されるプログラムであって、そのプログラム中ではマスクビットをリセットする処理を含まないように構成することができる。
【0011】
電源監視手段は、マイクロコンピュータを駆動する電圧よりも高い電位の電源を監視するように構成されていてもよい。
【0012】
電源監視手段は、交流から直流に変換された直後の電源を監視するように構成されていてもよい。
【0013】
遊技機には電源監視手段が電圧低下を検出した所定期間後に電源電圧低下を検出する第2の電源監視手段が設けられ、マイクロコンピュータが、第2の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成されていてもよい。
【0014】
電源監視手段は、遊技制御基板および払出制御基板とは別の基板であって遊技制御基板および払出制御基板で使用される電圧を生成する電源基板に搭載され、第2の電源監視手段は、遊技制御基板および払出制御基板に搭載されているように構成されていてもよい。
【0015】
電源監視手段と第2の電源監視手段とは同一の電源を監視し、第2の電源監視手段が電圧低下を検出する電圧は、電源監視手段が電圧低下を検出する電圧よりも低いように構成されていてもよい。
【0016】
電力供給停止時処理には、記憶手段へのアクセスを防止する処理が含まれていてもよい。
【0017】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。
【0018】
図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた払出球を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。
【0019】
遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部9と7セグメントLEDによる可変表示器10とを含む可変表示装置8が設けられている。また、可変表示器10の下部には、4個のLEDからなる通過記憶表示器(普通図柄用記憶表示器)41が設けられている。この実施の形態では、可変表示部9には、「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。
【0020】
可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はVカウントスイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。
【0021】
遊技盤6には、複数の入賞口19,24が設けられ、遊技球の入賞口19,24への入賞は入賞口スイッチ19a,24aによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。
【0022】
そして、この例では、一方のスピーカ27の近傍に、賞球残数があるときに点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給玉が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技台1に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット50も示されている。
【0023】
カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を打球供給皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。
【0024】
打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、可変表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。
【0025】
可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しVカウントスイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。
【0026】
停止時の可変表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器10における停止図柄が所定の図柄(当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。
【0027】
次に、パチンコ遊技機1の裏面に配置されている各基板について説明する。
図2に示すように、パチンコ遊技機1の裏面では、枠体2A内の機構板の上部に球貯留タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク38に供給される。球貯留タンク38内の遊技球は、誘導樋39を通って賞球ケース40Aで覆われる球払出装置に至る。
【0028】
遊技機裏面側では、可変表示部9を制御する可変表示制御ユニット29、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板37、およびモータの回転力を利用して打球を遊技領域7に発射する打球発射装置が設置されている。さらに、装飾ランプ25、遊技効果LED28a、遊技効果ランプ28b,28c、賞球ランプ51および球切れランプ52等に信号を送るためのランプ制御基板35、スピーカ27からの音声発生を制御するための音声制御基板70および打球発射装置を制御するための発射制御基板91も設けられている。
【0029】
さらに、DC30V、DC21V、DC12VおよびDC5Vを作成する電源回路が搭載された電源基板910が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板160が設置されている。また、中央付近には、主基板31からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤(外部情報出力装置)34が設置されている。なお、図2には、ランプ制御基板35および音声制御基板70からの信号を、枠側に設けられているスピーカ27、遊技効果LED28a、遊技効果ランプ28b,28c、賞球ランプ51および球切れランプ52に供給するための電飾中継基板A77が示されているが、信号中継の必要に応じて他の中継基板も設けられる。
【0030】
また、図3はパチンコ遊技機1の機構板を背面からみた背面図である。球貯留タンク38に貯留された遊技球は誘導樋39を通り、図3に示されるように、球切れ検出器(球切れスイッチ)187a,187bを通過して球供給樋186a,186bを経て球払出装置97に至る。球払出装置97から払い出された遊技球は、連絡口45を通ってパチンコ遊技機1の前面に設けられている打球供給皿3に供給される。連絡口45の側方には、パチンコ遊技機1の前面に設けられている余剰玉受皿4に連通する余剰玉通路46が形成されている。入賞にもとづく景品球が多数払い出されて打球供給皿3が満杯になり、ついには遊技球が連絡口45に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路46を経て余剰玉受皿4に導かれる。さらに遊技球が払い出されると、感知レバー47が満タンスイッチ48を押圧して満タンスイッチ48がオンする。その状態では、球払出装置97内のステッピングモータの回転が停止して球払出装置97の動作が停止するとともに打球発射装置34の駆動も停止する。
【0031】
賞球払出制御を行うために、入賞口スイッチ(図示せず)、始動口スイッチ17およびVカウントスイッチ22からの信号が、主基板31に送られる。主基板31のCPU56は、始動口スイッチ17がオンすると6個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ23がオンすると15個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると10個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口24に入賞した遊技球は、入賞口24からの入賞球流路に設けられている入賞口スイッチ24aで検出され、入賞口19に入賞した遊技球は、入賞口19からの入賞球流路に設けられている入賞口スイッチ19aで検出される。
【0032】
次に、機構板36に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋186a,186bや球払出装置97が設置される。図4に示すように、中間ベースユニットの上下には連結凹突部182が形成されている。連結凹突部182は、中間ベースユニットと機構板36の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
【0033】
中間ベースユニットの上部には通路体184が固定されている。そして、通路体184の下部に球払出装置97が固定されている。通路体184は、カーブ樋174(図3参照)によって流下方向を左右方向に変換された2列の遊技球を流下させる払出球通路186a,186bを有する。払出球通路186a,186bの上流側には、球切れスイッチ187a,187bが設置されている。球切れスイッチ187a,187bは、払出球通路186a,186b内の遊技球の有無を検出するものであって、球切れスイッチ187a,187bが遊技球を検出しなくなると球払出装置97における払出モータ(図4において図示せず)の回転を停止して球払出が不動化される。
【0034】
なお、球切れスイッチ187a,187bは、払出球通路186a,186bに27〜28個程度の遊技球が存在することを検出できるような位置に係止片188によって係止されている。
【0035】
通路体184の中央部は、内部を流下する遊技球の玉圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路186a,186bの間に止め穴189が形成されている。止め穴189の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体184は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片185によって通路体184の位置合わせを行えるようになっている。
【0036】
通路体184の下方には、球払出装置97に遊技球を供給するとともに故障時等には球払出装置97への遊技球の供給を停止する球止め装置190が設けられている。球止め装置190の下方に設置される球払出装置97は、直方体状のケース198の内部に収納されている。ケース198の左右4箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース198の下端がはめ込まれる。
【0037】
図5は球払出装置97の分解斜視図である。球払出装置97の構成および作用を図5を参照して説明する。この実施形態における球払出装置97は、ステッピングモータ(払出モータ)289がスクリュー288を回転させることによりパチンコ玉を1個ずつ払い出す。なお、球払出装置97は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。
【0038】
図5に示すように、球払出装置97は、2つのケース198a,198bを有する。それぞれのケース198a,198bの左右2箇所に、球払出装置97の設置位置上部に設けられた位置決め突片に当接される係合突部280が設けられている。また、それぞれのケース198a,198bには、球供給路281a,281bが形成されている。球供給路281a,281bは湾曲面282a,282bを有し、湾曲面282a,282bの終端の下方には、球送り水平路284a,284bが形成されている。さらに、球送り水平路284a,284bの終端に球排出路283a,283bが形成されている。
【0039】
球供給路281a,281b、球送り水平路284a,284b、球排出路283a,283bは、ケース198a,198bをそれぞれ前後に区画する区画壁295a,295bの前方に形成されている。また、区画壁295a,295bの前方において、玉圧緩衝部材285がケース198a,198b間に挟み込まれる。玉圧緩衝部材285は、球払出装置97に供給される玉を左右側方に振り分けて球供給路281a,281bに誘導する。
【0040】
また、玉圧緩衝部材285の下部には、発光素子(LED)286と受光素子(図示せず)とによる払出モータ位置センサが設けられている。発光素子286と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー288の先端が挿入されるようになっている。なお、玉圧緩衝部材285は、ケース198a,198bが張り合わされたときに、完全にその内部に収納固定される。
【0041】
球送り水平路284a,284bには、払出モータ289によって回転させられるスクリュー288が配置されている。払出モータ289はモータ固定板290に固定され、モータ固定板290は、区画壁295a,295bの後方に形成される固定溝291a,291bにはめ込まれる。その状態で払出モータ289のモータ軸が区画壁295a,295bの前方に突出するので、その突出の前方にスクリュー288が固定される。スクリュー288の外周には、払出モータ289の回転によって球送り水平路284a,284bに載置された遊技球を前方に移動させるための螺旋突起288aが設けられている。
【0042】
そして、スクリュー288の先端には、発光素子286を収納するように凹部が形成され、その凹部の外周には、2つの切欠部292が互いに180度離れて形成されている。従って、スクリュー288が1回転する間に、発光素子286からの光は、切欠部292を介して受光素子で2回検出される。
【0043】
つまり、発光素子286と受光素子とによる払出モータ位置センサは、スクリュー288を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子286、受光素子および払出モータ289からの配線は、まとめられてケース198a,198bの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【0044】
遊技球が球送り水平路284a,284bに載置された状態において、払出モータ289が回転すると、スクリュー288の螺旋突起288aによって、遊技球は、球送り水平路284a,284b上を前方に向かって移動する。そして、遂には、球送り水平路284a,284bの終端から球排出路283a,283bに落下する。このとき、左右の球送り水平路284a,284bからの落下は交互に行われる。すなわち、スクリュー288が半回転する毎に一方から1個の遊技球が落下する。従って、1個の遊技球が落下する毎に、発光素子286からの光が受光素子によって検出される。
【0045】
図4に示すように、球払出装置97の下方には、球振分部材311が設けられている。球振分部材311は、振分用ソレノイド310によって駆動される。例えば、ソレノイド310のオン時には、球振分部材311は右側に倒れ、オフ時には左側に倒れる。振分用ソレノイド310の下方には、近接スイッチによる賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bが設けられている。入賞にもとづく賞球時には、球振分部材311は右側に倒れ、球排出路283a,283bからの玉はともに賞球カウントスイッチ301Aを通過する。また、球貸し時には、球振分部材311は左側に倒れ、球排出路283a,283bからの玉はともに球貸しカウントスイッチ301Bを通過する。従って、球払出装置97は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。
【0046】
このように、球振分部材311を設けることによって、2条の玉流路を落下してきた玉は、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bの検出出力から、直ちに賞球数または球貸し数を把握することができる。
【0047】
図6は、主基板31における回路構成の一例を示すブロック図である。なお、図6には、払出制御基板37、ランプ制御基板35、音声制御基板70、発射制御基板91および図柄制御基板80も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、Vカウントスイッチ22、カウントスイッチ23入賞口スイッチ19a,24a、満タンスイッチ48および賞球カウントスイッチ301Aからの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16および開閉板20を開閉するソレノイド21を基本回路53からの指令に従って駆動するソレノイド回路59とが搭載されている。
【0048】
また、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部9の画像表示開始に利用された始動入賞球の個数を示す始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路64を含む。
【0049】
基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用される記憶手段の一例であるRAM55、制御用のプログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。この実施の形態では、ROM54,RAM55はCPU56に内蔵されている。すなわち、CPU56は、1チップマイクロコンピュータである。なお、1チップマイクロコンピュータは、少なくともRAM55が内蔵されていればよく、ROM54およびI/Oポート部57は外付けであっても内蔵されていてもよい。また、I/Oポート部57は、マイクロコンピュータにおける情報入出力可能な端子である。
【0050】
さらに、主基板31には、電源投入時に基本回路53をリセットするための初期リセット回路65と、基本回路53から与えられるアドレス信号をデコードしてI/Oポート部57のうちのいずれかのI/Oポートを選択するための信号を出力するアドレスデコード回路67とが設けられている。
なお、球払出装置97から主基板31に入力されるスイッチ情報もあるが、図6ではそれらは省略されている。
【0051】
遊技球を打撃して発射する打球発射装置は発射制御基板91上の回路によって制御される駆動モータ94で駆動される。そして、駆動モータ94の駆動力は、操作ノブ5の操作量に従って調整される。すなわち、発射制御基板91上の回路によって、操作ノブ5の操作量に応じた速度で打球が発射されるように制御される。
【0052】
なお、この実施の形態では、ランプ制御基板35に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器18、ゲート通過記憶表示器41および装飾ランプ25の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52の表示制御を行う。ここで、ランプ制御手段は発光体制御手段の一例である。また、特別図柄を可変表示する可変表示部9および普通図柄を可変表示する可変表示器10の表示制御は、図柄制御基板80に搭載されている図柄制御手段によって行われる。
【0053】
図7は、払出制御基板37および球払出装置97の構成要素などの賞球に関連する構成要素を示すブロック図である。図7に示すように、満タンスイッチ48からの検出信号は、中継基板71を介して主基板31のI/Oポート57に入力される。満タンスイッチ48は、余剰玉受皿4の満タンを検出するスイッチである。
【0054】
球切れスイッチ187(187a,187b)からの検出信号は、中継基板72および中継基板71を介して主基板31のI/Oポート57に入力される。球切れスイッチ187は、払出球通路内の遊技球の有無を検出するスイッチである。
【0055】
入賞があると、払出制御基板37には、主基板31から賞球個数を示す払出制御コマンドが入力される。賞球個数を示す払出制御コマンドは、入力バッファ回路373Aを介してI/Oポート372aに入力される。また、INT信号が入力バッファ回路373Bを介してCPUの割込端子に入力される。入力バッファ回路373A,373Bにおける各バッファは、主基板31から払出制御基板37へ向かう方向にのみ信号を通過させることができる。従って、払出制御基板37側から主基板31側に信号が伝わる余地はない。払出制御基板37内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板31側に伝わることはない。また、主基板31において、払出制御コマンドを出力する出力ポート577A,577Bの外側にバッファ回路68A,68Bが設けられている。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、払出制御基板37から主基板31に信号が与えられる可能性がある信号ラインをより確実になくすことができる。
【0056】
主基板31のCPU56は、球切れスイッチ187からの検出信号が球切れ状態を示しているか、または、満タンスイッチ48からの検出信号が満タン状態を示していると、球払出禁止を指示する払出制御コマンドを送出する。球払出禁止を指示する払出制御コマンドを受信すると、払出制御基板37の払出制御用CPU371は、球払出処理を停止する。
【0057】
さらに、賞球カウントスイッチ301Aからの検出信号も、中継基板72および中継基板71を介して主基板31のI/Oポート57に入力される。また、賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bは、球払出装置97の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【0058】
入賞があると、払出制御基板37には、主基板31の出力ポート(ポートG,H)577A,577Bから賞球個数を示す払出制御コマンドが入力される。出力ポート577は8ビットのデータを出力し、出力ポート578は1ビットのストローブ信号(INT信号)を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路373を介してI/Oポート372aに入力される。払出制御用CPU371は、I/Oポート372aを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置97を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用CPU371は、1チップマイクロコンピュータであり、少なくともRAMが内蔵されている。
【0059】
払出制御用CPU371は、出力ポート372gを介して、貸し玉数を示す球貸し個数信号をターミナル基板160に出力し、ブザー駆動信号をブザー基板75に出力する。ブザー基板75にはブザーが搭載されている。さらに、出力ポート372eを介して、エラー表示用LED374にエラー信号を出力する。
【0060】
さらに、払出制御基板37の入力ポート372bには、中継基板72を介して、賞球カウントスイッチ301Aの検出信号の検出信号が入力される。払出制御基板37からの払出モータ289への駆動信号は、出力ポート372cおよび中継基板72を介して球払出装置97の賞球機構部分における払出モータ289に伝えられる。また、払出制御基板37から振分用ソレノイド310への駆動信号は、出力ポート372dおよび中継基板72を介して球払出装置97の振分用ソレノイド310に伝えられる。
【0061】
カードユニット50には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット50には、端数表示スイッチ152、連結台方向表示器153、カード投入表示ランプ154およびカード挿入口155が設けられている(図1参照)。残高表示基板74には、打球供給皿3の近傍に設けられている度数表示LED、球貸しスイッチおよび返却スイッチが接続される。
【0062】
残高表示基板74からカードユニット50には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板37を介して与えられる。また、カードユニット50から残高表示基板74には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板37を介して与えられる。カードユニット50と払出制御基板37の間では、ユニット操作信号(BRDY信号)、球貸し要求信号(BRQ信号)、球貸し完了信号(EXS信号)およびパチンコ機動作信号(PRDY信号)がI/Oポート372fを介してやりとりされる。
【0063】
パチンコ遊技機1の電源が投入されると、払出制御基板37の払出制御用CPU371は、カードユニット50にPRDY信号を出力する。カードユニット50においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRDY信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRQ信号を出力する。そして、払出制御基板37の払出制御用CPU371は、BRQ信号に応じてEXS信号をオンするとともに、払出モータ289を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、払出制御用CPU371は、カードユニット50にEXS信号をオフ状態にする。
【0064】
以上のように、カードユニット50からの信号は全て払出制御基板37に入力される構成になっている。従って、球貸し制御に関して、カードユニット50から主基板31に信号が入力されることはなく、主基板31の基本回路53にカードユニット50の側から不正に信号が入力される余地はない。なお、主基板31および払出制御基板37には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図7では、それらの回路は省略されている。
【0065】
この実施の形態では、主基板31および払出制御基板37におけるRAMの一部または全部は、バックアップ電源でバックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間はRAMの内容が保存される。そして、各CPUは、電源電圧の低下を検出すると、所定の処理を行った後に電源復旧待ちの状態になる。また、電源投入時に、各CPUは、RAMにデータが保存されている場合には、保存データにもとづいて電源断前の状態を復元する。また、図7に示された各入力ポートは、払出制御用CPU371に内蔵されていてもよい。
【0066】
図8は、電源監視および電源バックアップのための主基板31のCPU56周りの一構成例を示すブロック図である。図8に示すように、第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、CPU56のマスク不能割込端子(NMI端子)に接続されている。第1の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、VSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。VSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では+30Vである。従って、CPU56は、割込処理によって電源断の発生を確認することができる。なお、この実施の形態では、第1の電源監視回路は、後述する電源基板に搭載されている。
【0067】
図8には、初期リセット回路65も示されているが、この実施の形態では、初期リセット回路65は、第2の電源監視回路(第2の電源監視手段)も兼ねている。すなわち、リセットIC(電圧比較回路)651は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてCPU56を動作可能状態にする。また、リセットIC651は、第1の電源監視回路が監視する電源電圧と等しい電源電圧であるVSLの電源電圧を監視して電圧値が所定値(第1の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値)以下になるとローレベルの電圧低下信号を発生する。従って、CPU56は、第1の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第2の電源監視回路からの電圧低下信号とは同一の信号である。
【0068】
図8に示すように、リセットIC651からのリセット信号は、NAND回路947に入力されるとともに、反転回路(NOT回路)944を介してカウンタIC941のクリア端子に入力される。カウンタIC941は、クリア端子への入力がローレベルになると、発振器943からのクロック信号をカウントする。そして、カウンタIC941のQ5出力がNOT回路945,946を介してNAND回路947に入力される。また、カウンタIC941のQ6出力は、フリップフロップ(FF)942のクロック端子に入力される。フリップフロップ942のD入力はハイレベルに固定され、Q出力は論理和回路(OR回路)949に入力される。OR回路949の他方の入力には、NAND回路947の出力がNOT回路948を介して導入される。そして、OR回路949の出力がCPU56のリセット端子に接続されている。このような構成によれば、電源投入時に、CPU56のリセット端子に2回のリセット信号(ローレベル信号)が与えられるので、CPU56は、確実に動作を開始する。
【0069】
そして、例えば、第1の電源監視回路の検出電圧(電圧低下信号を出力することになる電圧)を+22Vとし、第2の電源監視回路の検出電圧を+9Vとする。そのように構成した場合には、第1の電源監視回路と第2の電源監視回路とは、同一の電源VSLの電圧を監視するので、第1の電圧監視回路が電圧低下信号を出力するタイミングと第2の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第1の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【0070】
この例では、第1の電源監視手段が検出信号を出力することになる第1検出条件は+30V電源電圧が+22Vにまで低下したことであり、第2の電源監視手段が検出信号を出力することになる第2検出条件は+30V電源電圧が+9Vにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【0071】
ただし、監視範囲が狭まるが、第1の電圧監視回路および第2の電圧監視回路の監視電圧として+5V電源電圧を用いることも可能である。その場合にも、第1の電圧監視回路の検出電圧は、第2の電圧監視回路の検出電圧よりも高く設定される。
【0072】
CPU56等の駆動電源である+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路65からリセット信号が発せられるので、CPU56は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【0073】
なお、図8では、電源投入時にCPU56のリセット端子に2回のリセット信号(ローレベル信号)が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが1回しかなくても確実にリセット解除されるCPUを使用する場合には、符号941〜949で示された回路素子は不要である。その場合、リセットIC651の出力がそのままCPU56のリセット端子に接続される。
【0074】
図9は、遊技機の電源基板910の一構成例を示すブロック図である。電源基板910は、主基板31、図柄制御基板80、音声制御基板70、ランプ制御基板35および払出制御基板37等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、AC24V、VSL(DC+30V)、DC+21V、DC+12VおよびDC+5Vを生成する。また、バックアップ電源となるコンデンサ916は、DC+5Vすなわち各基板上のIC等を駆動する電源のラインから充電される。
【0075】
トランス911は、交流電源からの交流電圧を24Vに変換する。AC24V電圧は、コネクタ915に出力される。また、整流回路912は、AC24Vから+30Vの直流電圧を生成し、DC−DCコンバータ913およびコネクタ915に出力する。DC−DCコンバータ913は、+22V、+12Vおよび+5Vを生成してコネクタ915に出力する。コネクタ915は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【0076】
DC−DCコンバータ913からの+5Vラインは分岐してバックアップ+5Vラインを形成する。バックアップ+5Vラインとグラウンドレベルとの間には大容量のコンデンサ916が接続されている。コンデンサ916は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップRAM(電源バックアップされているRAMすなわち記憶内容保持状態となりうる記憶手段)に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、+5Vラインとバックアップ+5Vラインとの間に、逆流防止用のダイオード917が挿入される。
【0077】
なお、バックアップ電源として、+5V電源から充電可能な電池を用いてもよい。電池を用いる場合には、+5V電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【0078】
また、電源基板910には、上述した第1の電源監視回路を構成する電源監視用IC902が搭載されている。電源監視用IC902は、VSL電源電圧を導入し、VSL電源電圧を監視することによって電源断の発生を検出する。具体的には、VSL電源電圧が所定値(この例では+22V)以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧(この例では+5V)よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるVSLが用いられている。電源監視用IC902からの電圧低下信号は、主基板31や払出制御基板37等に供給される。
【0079】
電源監視用IC902が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のCPUが暫くの間動作しうる程度の電圧である。また、電源監視用IC902が、CPU等の回路素子を駆動するための電圧(この例では+5V)よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、CPUが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてVSL(+30V)を用いる場合には、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+30V電源の電圧を監視すると、+30V作成の以降に作られる+12Vが落ち始める以前の段階でそれの低下を検出できる。よって、+12V電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+12Vより早く低下する+30V電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【0080】
また、電源監視用IC902は、電気部品制御基板とは別個の電源基板910に搭載されているので、第1の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第1の電源監視手段は1つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【0081】
なお、図9に示された構成では、電源監視用IC902の検出出力(電圧低下信号)は、バッファ回路918,919を介してそれぞれの電気部品制御基板(例えば主基板31と払出制御基板37)に伝達されるが、例えば、1つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電圧低下信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【0082】
次に遊技機の動作について説明する。
図10は、主基板31におけるCPU56が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、CPU56は、まず、停電からの復旧時であったか否か確認する(ステップS1)。停電からの復旧時であったか否かは、例えば、電源断時にバックアップRAM領域に設定される電源断フラグによって確認される。
【0083】
停電からの復旧時であった場合には、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う(ステップS3)。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する(ステップS4,S2)。
【0084】
チェック結果が正常であれば、CPU56は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに(ステップS5)、電源断フラグをクリアする(ステップS6)。そして、バックアップRAM領域に保存されていたプログラムカウンタ(電源断時の実行アドレスが設定されている)の指すアドレスに復帰する。
【0085】
停電からの復旧時でない場合には、CPU56は、通常の初期化処理を実行する(ステップS1,S2)。その後、メイン処理では、タイマ割込フラグの監視(ステップS6)の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理(ステップS7)も実行される。
【0086】
なお、ここでは、ステップS1で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップS2の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【0087】
また、停電復旧処理を実行するか否か判断する場合に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたRAMデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態(図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態)であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【0088】
通常の初期化処理では、図11に示すように、レジスタおよびRAMのクリア処理(ステップS2a)と、必要な初期値設定処理(ステップS2b)が行われた後に、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているタイマレジスタの初期設定(タイムアウトが2msであることと繰り返しタイマが動作する設定)が行われる(ステップS2c)。すなわち、ステップS2cで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【0089】
従って、この実施の形態では、CPU56の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図12に示すように、タイマ割込が発生すると、CPU56は、タイマ割込フラグをセットする(ステップS11)。
【0090】
CPU56は、ステップS8において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS9)、遊技制御処理を実行する(ステップS10)。以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【0091】
図13は、ステップS10の遊技制御処理を示すフローチャートである。遊技制御処理において、CPU56は、まず、格納領域に設定されたデータを出力ポートに出力する処理を行う(データ出力処理:ステップS21)。次いで、各出力ポートに出力される各種出力データを格納領域に設定する処理を行うとともに、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う(ステップS22)。さらに、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS23)。
【0092】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う(ステップS24)。
【0093】
さらに、CPU56は、特別図柄プロセス処理を行う(ステップS25)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS26)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【0094】
さらに、CPU56は、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a,24aの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する(スイッチ処理:ステップS27)。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う(ステップS28)。
【0095】
また、CPU56は、払出制御基板37との間の信号処理を行う(ステップS29)。すなわち、所定の条件が成立すると払出制御基板37に払出制御コマンドを出力するための処理を行う。払出制御基板37に搭載されている払出制御用CPUは、払出制御コマンドに応じて球払出装置97を駆動する。
【0096】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【0097】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図13に示された例に則して説明すると、例えば、ステップS31の処理中であっても、強制的にステップS21の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【0098】
なお、ここでは、主基板31のCPU56が実行する遊技制御処理は、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に(例えば2ms毎)信号を発生するハードウェア回路を設け、その回路からの信号をCPU56の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。
【0099】
そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【0100】
図14は、電源基板910の第1の電源監視回路からの電圧低下信号にもとづくNMIに応じて実行される停電発生NMI処理の一例を示すフローチャートである。停電発生NMI処理において、CPU56は、まず、割込禁止に設定する(ステップS41)。停電発生NMI処理ではRAM内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにCPUが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。停電発生NMI処理におけるステップS44〜S50は、電力供給停止時処理の一例である。
【0101】
なお、割込処理中では他の割込がかからないような仕様のCPUを用いている場合には、ステップS41の処理は不要である。
【0102】
次いで、CPU56は、電源断フラグが既にセットされているか否か確認する(ステップS42)。電源断フラグが既にセットされていれば、以後の処理を行わない。電源断フラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップS44からステップS50の処理を実行する。
【0103】
まず、CPU56は、必要ならば各レジスタの内容をバックアップRAM領域に格納する(ステップS44)。さらに、バックアップRAM領域のバックアップチェックデータ領域に適当な初期値を設定し(ステップS45)、初期値およびバックアップRAM領域のデータについて順次排他的論理和をとって(ステップS46)、最終的な演算値をバックアップパリティデータ領域に設定する(ステップS47)。その後、電源断フラグをセットする(ステップS48)。また、RAMアクセス禁止状態にする(ステップS49)。そして、全ての出力ポートをオフ状態にする(ステップS50)。電源電圧が低下していくときには、各種信号線のレベルが不安定になってRAM内容が化ける可能性があるが、このようにRAMアクセス禁止状態にしておけば、バックアップRAM内のデータが化けることはない。
【0104】
次いで、CPU56は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図8に示されたリセットIC651側からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にCPU56は動作停止する。その結果、上述したRAMアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するRAMの内容破壊等を確実に防止することができる。
【0105】
なお、この実施の形態では、停電発生NMI処理では最終部でプログラムをループ状態にしたが、ホールト(HALT)命令を発行するように構成してもよい。
【0106】
また、RAMアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップS41からS50の処理は、第2の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第2の電源監視手段が電圧低下信号を発生する前に完了するように、第1の電圧監視手段および第2の電圧監視手段の検出電圧の設定が行われている。
【0107】
この実施の形態では、電力供給停止時処理開始時に、電源断フラグの確認が行われる。そして、電源断フラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、電源断フラグは、電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度NMIが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。
【0108】
ただし、割込処理中では他の割込がかからないような仕様のCPUを用いている場合には、ステップS42の判断は不要である。
【0109】
図15は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図15に示す例では、簡単のために、バックアップデータRAM領域のデータのサイズを3バイトとする。電源電圧低下にもとづく停電発生処理において、図15(A)に示すように、バックアップチェックデータ領域に、初期データ(この例では00H)が設定される。次に、「00H」と「F0H」の排他的論理和がとられ、その結果と「16H」の排他的論理和がとられる。さらに、その結果と「DFH」の排他的論理和がとられる。そして、その結果(この例では「39H」)がバックアップパリティデータ領域に設定される。
【0110】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図15(B)はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図15(A)に示すようなデータがバックアップ領域に設定されている。
【0111】
ステップS51の処理において、CPU56は、バックアップRAM領域のバックアップパリティデータ領域に設定されていたデータ(この例では「39H」)を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「00H」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップRAM領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「00H」にならない。
【0112】
よって、CPU56は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【0113】
なお、この実施の形態では、停電発生処理で、チェックデータ(この例ではパリティデータ)の生成が行われたが、チェックデータの生成を行わず、電源断フラグのセットのみを行うようにしてもよい。
【0114】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされるバックアップRAMが設けられ、電源投入時に、CPU56(具体的にはCPU56が実行するプログラム)は、バックアップRAMがバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理(ステップS53)を行うように構成される。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができる遊技機が提供される。
【0115】
以下、遊技球の払出制御について説明する。図16は、主基板31の遊技制御手段から払出制御基板37に送出される払出制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、払出制御コマンドは1バイト構成であり、上位4ビットはMODE(コマンドの分類)を表し、下位4ビットはEXT(コマンドの種類)を表す。
【0116】
図17は、払出制御コマンドの内容の一例を示す説明図である。図17に示す例において、コマンド80(H)は、払出可能状態を指定する払出制御コマンドである。コマンド81(H)は、払出停止状態を指定する払出制御コマンドである。また、コマンド9X(H)は、賞球個数を指定する払出制御コマンドである。下位4ビットの「X」が払出個数を示す。
【0117】
払出制御手段は、主基板31の遊技制御手段から81(H)の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、80(H)の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【0118】
図18は、払出制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、8ビットの払出制御信号CD〜CD7によって払出制御コマンドが出力される。そして、払出制御コマンドが出力されているときに、INT信号がオン(この例ではローレベル)になる。INT信号のオン期間は例えば1μs以上である。払出制御手段は、INT信号に応じた割込処理によって払出制御信号CD〜CD7を入力する。
【0119】
なお、払出制御コマンドは、払出制御手段が認識可能に1回だけ送出される。認識可能とは、この例では、INT信号がオン状態になることであり、認識可能に1回だけ送出されるとは、この例では、INT信号が1回だけオン状態になることである。
【0120】
払出制御コマンドは、他の制御コマンドに比べると、頻繁に送出されることが予想される。そこで、遊技制御手段から払出制御手段以外の他の電気部品制御手段に送出される制御コマンドが複数バイト(例えば2バイト)構成になっていたとしても、払出制御コマンドは1バイト構成になっている。このように、頻繁に送出される可能性がある制御コマンドの長さを、他の制御コマンドの長さよりも短くしておけば、全体として効率のよい制御コマンドの転送を実現することができる。
【0121】
なお、この実施の形態では、払出制御コマンドは1バイト構成であるが、他の制御コマンドの長さと同じにしてもよい。払出制御コマンドが2バイト構成である場合には、例えば、図19に示すように、払出制御コマンドの1バイト目および2バイト目が出力されているときに、それぞれINT信号がオン(この例ではローレベル)になる。INT信号のオン期間は例えば1μs以上であり、1バイト目と2バイト目との間には例えば10μs以上の期間があけられる。
【0122】
なお、16に示されたコマンド形態は一例であって、他のコマンド形態を用いてもよい。
【0123】
図20は、電源監視および電源バックアップのための払出制御基板37の払出制御用CPU371周りの一構成例を示すブロック図である。図20に示すように、電源基板910に搭載されている第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、バッファ回路960を介して払出制御用CPU371のマスク不能割込端子(NMI端子)に接続されている。この実施の形態では、VSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。VSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では+30Vである。従って、払出制御用CPU371は、割込処理によって電源断の発生を確認することができる。
【0124】
図20には、初期リセット回路975も示されているが、この実施の形態では、初期リセット回路975は、第2の電源監視回路(第2の電源監視手段)も兼ねている。すなわち、リセットIC(電圧比較回路)976は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げて払出制御用CPU371を動作可能状態にする。また、リセットIC976は、第1の電源監視回路が監視する電源電圧と等しい電源電圧であるVSLの電源電圧を監視して電圧値が所定値(第1の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値)以下になるとローレベルの電圧低下信号を発生する。従って、払出制御用CPU371は、第1の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第2の電源監視回路からの電圧低下信号とは同一の信号である。
【0125】
図20に示すように、リセットIC976からのリセット信号は、NAND回路967に入力されるとともに、反転回路(NOT回路)964を介してカウンタIC961のクリア端子に入力される。カウンタIC961は、クリア端子への入力がローレベルになると、発振器963からのクロック信号をカウントする。そして、カウンタIC961のQ5出力がNOT回路965,966を介してNAND回路967に入力される。また、カウンタIC961のQ6出力は、フリップフロップ(FF)962のクロック端子に入力される。フリップフロップ962のD入力はハイレベルに固定され、Q出力は論理和回路(OR回路)969に入力される。OR回路969の他方の入力には、NAND回路967の出力がNOT回路968を介して導入される。そして、OR回路969の出力が払出制御用CPU371のリセット端子に接続されている。このような構成によれば、電源投入時に、払出制御用CPU371のリセット端子に2回のリセット信号(ローレベル信号)が与えられるので、払出制御用CPU371は、確実に動作を開始する。
【0126】
そして、例えば、第1の電源監視回路の検出電圧(電圧低下信号を出力することになる電圧)は+22Vであり、第2の電源監視回路の検出電圧は+9Vである。よって、第1の電源監視回路と第2の電源監視回路とは、同一の電源VSLの電圧を監視するので、第1の電圧監視回路が電圧低下信号を出力するタイミングと第2の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第1の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【0127】
払出制御用CPU371等の駆動電源である+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路975からリセット信号が発せられるので、払出制御用CPU371は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【0128】
なお、図20は、電源投入時に払出制御用CPU371のリセット端子に2回のリセット信号(ローレベル信号)が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが1回しかなくても確実にリセット解除されるCPUを使用する場合には、符号961〜969で示された回路素子は不要である。その場合、リセットIC976の出力がそのまま払出制御用CPU371のリセット端子に接続される。
【0129】
図21、図20に示された初期リセット回路975のリセットIC976とその周辺のICの出力信号の様子を示すタイミング図である。図21示すように、リセットIC976の出力は、+5V電源電圧のレベルが所定値を越えるとハイレベルになる。リセットIC976の出力がハイレベルになると、カウンタIC961のクリア状態が解除されるので、カウンタIC961は発振器963の出力クロック信号のカウントを開始する。発振器963の発振周波数は例えば11.776MHzである。なお、発振器963の出力クロック信号は、払出制御用CPU371の外部クロック端子にも供給されている。
【0130】
カウンタIC961が16クロックをカウントするとQ5出力が立ち上がる。また、32クロックをカウントするとQ6出力がハイレベルに立ち上がる。カウンタIC961のQ6出力が立ち上がると、FF962の出力がハイレベルになる。IC967は、カウンタIC961のQ6出力とリセットIC651の出力との論理積を反転して、図21に示すような信号を出力する。OR回路969は、IC967の出力を反転するIC968の出力とFF962の出力との論理和をとって、図21に示すような信号を出力する。
【0131】
従って、遊技機の電源オン時には、払出制御用CPU371のリセット端子に対して、一旦リセット解除状態(ハイレベル)になってから、再度リセット状態(ローレベル)になるような信号が供給される。すなわち、電源オン時には、CPU901をリセット状態とするようなローレベル信号が2回発生することになる。また、リセット解除を示すハイレベルが2回発生しているということもできる。その結果、払出制御用CPU371は、最初のリセット解除を示すローレベルからハイレベルへの変化によって起動しなかったとしても、2回目のローレベルからハイレベルへの変化によって確実に起動することができる。よって、遊技機の電源投入時に、確実に遊技制御が開始される。
【0132】
なお、IC969が出力するハイレベルパルス(リセット解除状態に相当)およびローレベルパルス(リセット状態に相当)の幅は、カウンタIC961の出力端子を変更するによって任意に設定することができる。ただし、IC969が出力するハイレベルパルスの幅は、払出制御用CPU371にも供給されている発振器963の出力クロックの数クロック分(例えば4クロック)以上であることが好ましいが、この例では、16クロック分となっている。また、IC969が出力するローレベルパルスの幅は、発振器963の出力クロックの数クロック分(例えば4クロック)以上であることが好ましいが、この例では、16クロック分となっている。
【0133】
払出制御用CPU371は、リセット状態が解除されて動作を開始すると、本来の払出制御処理を開始する前に、セキュリティチェックなどの所定の起動時処理を行うように構成されている場合がある。すると、IC969が出力するハイレベルパルスの終了時点(立ち下がり時点)は、所定の起動時処理の完了前(本来の制御処理開始前)であることが望ましい。さもないと、IC969の出力が立ち上がって所定の起動時処理が行われ、さらに本来の制御処理が開始されてからIC969の出力がローレベルになることになり、本来の処理開始後に、再度CPU901がリセットされる状況になるからである。IC969が出力するハイレベルパルスの終了時点(立ち下がり時点)は、例えば立ち上がり時点から100ms以内であることが好ましいが、図20に示された回路構成では、100ms以内になっている。
【0134】
また、電源断時には、リセットIC976に入力されているVSL(この例では+30V電源電圧)の電位が所定値(この例では+9V)を下回ると、リセットIC976の出力がローレベルになる。すると、FF962のクリア端子(CLR)にローレベルが入力されFF962のQ出力はローレベルになる。よって、OR回路969の出力はローレベルになり、払出制御用CPU371のリセット端子にリセット状態を示すレベルが供給される。すなわち、図20に示された回路構成では、リセットIC976の出力がローレベルになると、直ちに払出制御用CPU371のリセット端子の入力状態がローレベルに固定される。換言すれば、電源断時には、2回のリセットパルスが払出制御用CPU371に与えられるようなことはない。
【0135】
なお、この実施の形態では、図21の最下段に示されたような信号状態を作成するために図20に示されたような回路構成を用いたが、そのような信号状態を作成するために他の回路構成を用いてもよい。また、この実施の形態では、第2の電源監視手段は初期リセット手段と兼用されているが、それらを別々の回路要素で実現してもよい。
【0136】
図22は、遊技機の電源断時の電源低下やNMI信号(=電源断信号:第1の電圧低下信号)の様子を示すタイミング図である。遊技機に対する電力供給が断たれると、最も高い直流電源電圧であるVSLの電圧値は徐々に低下する。そして、この例では、+22Vにまで低下すると、電源基板910に搭載されている電源監視用IC902から電源断信号(電圧低下信号)が出力される(ローレベルになる)。
【0137】
電源断信号は、電気部品制御基板(この実施の形態では主基板31および払出制御基板37)に導入され、CPU56および払出制御用CPU371のNMI端子に入力される。CPU56および払出制御用CPU371は、後述するNMI処理によって、所定の電力供給停止時処理を実行する。
【0138】
VSLの電圧値がさらに低下して所定値(この例では+9V)にまで低下すると、主基板31や払出制御基板37に搭載されているリセットIC651,976の出力がローレベルになり、CPU56および払出制御用CPU371がシステムリセット状態になる。なお、CPU56および払出制御用CPU371は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
【0139】
VSLの電圧値がさらに低下してVcc(各種回路を駆動するための+5V)を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、少なくとも主基板31や払出制御基板37では、電力供給停止時処理が実行され、CPU56および払出制御用CPU371がシステムリセット状態とされている。
【0140】
この実施の形態では、第1の電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源VSLの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号(電源断検出信号)を発生する。図22に示すように、電源断検出信号が出力されるタイミングでは、IC駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、IC駆動電圧で動作する主基板31のCPU56が所定の電力供給停止時処理を行うための動作時間が確保されている。
【0141】
なお、ここでは、第1の電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源VSLの電圧を監視したが、電源断検出信号を発生するタイミングが、IC駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源VSLの電圧でなくてもよい。すなわち、少なくともIC駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングで電源断検出信号を発生することができる。
【0142】
その場合、上述したように、監視対象電圧は、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源断時のスイッチオン誤検出の防止も期待できる電圧であることが好ましい。すなわち、スイッチ(例えば、賞球カウントスイッチ301Aや球貸しカウントスイッチ301B)に供給される電圧(スイッチ電圧)である+12V電源電圧が落ち始める以前の段階で、電圧低下を検出できることが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
【0143】
図22に示すように、払出制御基板37において、払出制御用CPU371は、NMI信号が立ち下がると電力供給停止時処理を開始するのであるが、電力供給停止時処理を行っているときおよびシステムリセットがかかる前では電源電圧が徐々に低下していく。すなわち、電源電圧が不安定である。すると、NMI信号に再度立ち下がりが生ずる場合もある。NMIが完全にマスクできないような割込であるようなCPUを用いている場合には、NMI割込処理中(電力供給停止時処理中)でも、NMI信号が立ち下がるとNMIがかかってしまう。すると、電力供給停止時処理が正しく実行されない場合が生ずる可能性がある。
【0144】
しかし、後述するように、この実施の形態では、NMIが完全にマスクできないような割込であっても、電力供給停止時処理が必ず正しく実行されるような制御がなされる。
【0145】
図23は、払出制御用CPU371のメイン処理を示すフローチャートである。メイン処理では、払出制御用CPU371は、まず、RAM領域をクリアする等の初期値設定処理を行う(ステップS291)。なお、内蔵RAMの電源バックアップされたRAM領域(バックアップRAM領域)にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、払出制御用CPU371は、タイマ割込フラグの監視(ステップS292)の確認を行うループ処理に移行する。
【0146】
ステップS291の初期化処理では、後述する総合個数記憶および貸し玉個数記憶の値が0でない場合には、非バックアップRAM領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップRAM領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、2ms毎に定期的にタイマ割込がかかるように払出制御用CPU371に設けられているタイマレジスタの初期設定(タイムアウトが2msであることと繰り返しタイマが動作する設定)が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【0147】
従って、この実施の形態では、払出制御用CPU371の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図24に示すように、タイマ割込が発生すると、払出制御用CPU371は、タイマ割込フラグをセットする(ステップS297)。
【0148】
払出制御用CPU371は、ステップS702において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに(ステップS293)、払出制御処理を実行する(ステップS295)。以上の制御によって、この実施の形態では、払出制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【0149】
図25は、払出制御用CPU371が内蔵するRAMの使用例を示す説明図である。この例では、バックアップRAM領域に総合個数記憶(例えば2バイト)および貸し玉個数記憶が形成されている。総合個数記憶は、主基板31の側から指示された払出個数の総数を記憶するものである。貸し玉個数記憶は、未払出の球貸し個数を記憶するものである。なお、バックアップRAM領域には、各種フラグ類を設定するための領域もある。また、図25では、非バックアップ領域も示されているが、払出制御用CPU371が内蔵するRAMは全て電源バックアップされていてもよい。
【0150】
図26は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板31からのINT信号は払出制御用CPU371の割込端子に入力されている。よって、主基板31からのINT信号がオン状態になると、払出制御用CPU371に割込がかかり、図26に示す払出制御コマンドの受信処理が開始される。
【0151】
払出制御コマンドの受信処理において、払出制御用CPU371は、まず、払出制御コマンドデータの入力に割り当てられている入力ポートから1バイトのデータを読み込む(ステップS852)。読み込んだデータが払出個数指示コマンドであれば(ステップS853)、払出個数指示コマンドで指示された個数を総合個数記憶に加算する(ステップS855)。そうでなければ、通信終了フラグをセットする(ステップS854)。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【0152】
以上のように、払出制御基板37に搭載された払出制御用CPU371は、主基板31のCPU56から送られた払出個数指示コマンドに含まれる賞球数をバックアップRAM領域(総合個数記憶)に記憶する。
【0153】
図27〜図30は、払出制御処理(ステップS295)の一例を示すフローチャートである。この例では、払出制御用CPU371は、まず、払出停止中であるか否か確認する(ステップS471)。払出停止中でなければ、主基板31から払出停止指示を示す払出制御コマンドを受信したか否か確認する(ステップS472)。受信していれば、払出モータ289を停止するとともに(ステップS473)、内部状態を払出停止状態に設定する(ステップS474)。すなわち、払出制御手段は、賞球払出も球貸しも停止する状態になる。
【0154】
なお、この実施の形態では、払出停止指示のコマンドを受信したら直ちに払出モータ289を停止するが、そのように制御するのではなく、切りのよいところで払出モータ289を停止するようにしてもよい。例えば、遊技球の払出を25個単位で実行し、一単位の払出が完了した時点で払出モータ289を停止するとともに、内部状態を払出停止状態に設定するようにしてもよい。上述したように、球切れスイッチ187a,187bは、払出球通路186a,186bに27〜28個程度の遊技球が存在することを検出できるような位置に設置されているので、主基板31の遊技制御手段が球切れを検出しても、その時点から少なくとも25個の払出は可能である。従って、一単位の払出が完了した時点で払出停止状態にしても問題は生じない。また、一単位の区切りで払出停止状態とすれば、払出再開時の制御が容易になる。
【0155】
払出停止状態であれば、払出制御用CPU371は、主基板31から払出停止解除指示を示す払出制御コマンドを受信したか否か確認する(ステップS475)。受信していなければ、ステップS471に戻る。払出停止解除指示を示す払出制御コマンドを受信していれば、内部状態の払出停止状態を解除する(ステップS476)。すなわち、払出制御手段は、賞球払出および球貸しができる状態に戻る。
【0156】
払出停止状態でなければ、払出制御用CPU371は、ステップS481以降の処理を行う。ステップS481において、払出制御用CPU371は、現在球貸し中であるか否か確認する。球貸し中であれば、ステップS532の球貸し中の処理に移行する。球貸し中でない場合には、賞球処理中であるか否か確認する(ステップS482)。賞球処理中であれば、ステップS513の賞球処理中の処理に移行する。
【0157】
賞球処理中でもなければ、遊技機の外部機器としてのカードユニット50からの球貸し要求信号であるBRQ信号がオンになっているかどうか確認する(ステップS483)。BRQ信号がオンになっていれば、ステップS491以降の処理を行う。BRQ信号がオンになっていなければ、すなわち球貸し要求が発生していなければ、総合個数記憶が0であるか否か確認する(ステップS491)。総合個数記憶が0であれば、すなわち、賞球払出を開始する必要がない場合には、処理を終了する。
【0158】
なお、この実施の形態では、ステップS481〜S491の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。
【0159】
ステップS492において、払出制御用CPU371は、球貸し処理中フラグをオンし、球貸し個数カウンタに単位数を設定して(ステップS493)、EXS信号をオンする(ステップS494)。単位数は、例えば所定単位である100円で貸し出される遊技球の数(例えば25個)である。そして。球払出装置97の下方の球振分部材311を球貸し側に設定するために振分用ソレノイド310を駆動する(ステップS495)。また、払出モータ289をオンして(ステップS496)、図30に示す球貸し中の処理に移行する。
【0160】
なお、払出モータ289をオンするのは、厳密には、カードユニット50が受付を認識したことを示すためにBRQ信号をOFFとしてからである。また、球貸し個数カウンタはバックアップRAM領域の貸し玉個数記憶に形成されている。また、球貸し処理中フラグもバックアップRAM領域に設定される。
【0161】
ステップS491において総合個数記憶が0でなければ、賞球払出を開始する処理を行う。すなわち、賞球処理中フラグをオンし(ステップS505)、球払出装置97の下方の球振分部材311を賞球側に設定し(ステップS506)、払出モータ289をオンする(ステップS507)。そして、賞球払出中処理に移行する。なお、賞球処理中フラグは、バックアップRAM領域に設定される。
【0162】
ステップS513以降の処理は賞球払出中の処理である。賞球払出中の処理において、払出制御用CPU371は、賞球カウントスイッチ301Aの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、1個の払出が行われたことを確認したら(ステップS513)、総合個数記憶の値を−1する(ステップS514)。また、総合個数記憶の値が0になったら(ステップS515)、払出モータ289をオフするとともに(ステップS516)、賞球処理中フラグをオフする(ステップS517)。
【0163】
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用CPU371は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
【0164】
払出制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【0165】
なお、払出制御用CPU371は、主基板31から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎(例えば15個、10個、6個)に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを+1する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−1する。その場合にも、各個数カウンタはバックアップRAM領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、払出制御用CPU371は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【0166】
図30は、払出制御用CPU371による払出制御処理における球貸し中の処理を示すフローチャートである。球貸し処理において、払出制御用CPU371は、球貸しカウントスイッチ301Bの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、1個の払出が行われたことを確認したら(ステップS532)、球貸し個数カウンタの値を−1する(ステップS533)。また、球貸し個数カウンタの値が0になったら(ステップS534)、カードユニット50に対して、次の球貸し要求の受付が可能になったことを示すためにEXS信号をオフにする(ステップS535)。また、払出モータ289をオフするとともに(ステップS535)、球貸し処理中フラグをオフする(ステップS537)。
【0167】
なお、球貸し要求の受付を示すEXS信号をオフにした後、所定期間内に再び球貸し要求信号であるBRQ信号がオンしたら、払出モータをオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位(この例では100円単位)毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【0168】
貸し玉個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用CPU371は、貸し玉個数記憶の内容にもとづいて球貸し処理を継続することができる。
【0169】
上記の払出制御では、バックアップRAM領域の貸し玉個数記憶に記憶されている球貸しに関する情報は、球貸し個数カウンタの値である。すなわち、1回の所定単位(この例では100円に対応する単位数:25個)における未払出遊技球数である。しかし、複数回の所定単位の全てについての未払出貸し玉数を貸し玉個数記憶に記憶してもよい。その場合、例えば、500円分の球貸しの要求、すなわち、所定単位の5回分の球貸し要求を、払出制御用CPU371は、あらかじめ全て受け付け、所定単位5回分の球貸しを行うべき旨の情報をバックアップRAM領域の貸し玉個数記憶に記憶する。
【0170】
図31は、電源基板910の第1の電源監視回路からの電圧低下信号にもとづくNMIに応じて払出制御用CPU371が実行する停電発生NMI処理の一例を示すフローチャートである。停電発生NMI処理におけるステップS44〜S50は、電力供給停止時処理の一例である。停電発生NMI処理において、払出制御用CPU371は、まず、割込禁止に設定する(ステップS801)。なお、割込処理中では他の割込がかからないような仕様のCPUを用いている場合には、ステップS801の処理は不要である。
【0171】
次いで、払出制御用CPU371は、電源断フラグが既にセットされているか否か確認する(ステップS802)。電源断フラグが既にセットされていれば、以後の処理を行わない。電源断フラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップS803〜ステップS808の処理を実行する。
【0172】
払出制御用CPU371は、バックアップRAM領域のバックアップチェックデータ領域に適当な初期値を設定し(ステップS803)、初期値およびバックアップRAM領域のデータについて順次排他的論理和をとって(ステップS804)、最終的な演算値をバックアップパリティデータ領域に設定する(ステップS805)。その後、電源断フラグをセットする(ステップS806)。また、RAMアクセス禁止状態にする(ステップS807)。そして、全ての出力ポートをオフ状態にする(ステップS808)。電源電圧が低下していくときには、各種信号線のレベルが不安定になってRAM内容が化ける可能性があるが、このようにRAMアクセス禁止状態にしておけば、バックアップRAM内のデータが化けることはない。
【0173】
次いで、払出制御用CPU371は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図20に示されたリセットIC976側からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に払出制御用CPU371は動作停止する。その結果、上述したRAMアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するRAMの内容破壊等を確実に防止することができる。
【0174】
なお、この実施の形態では、停電発生NMI処理では最終部でプログラムをループ状態にしたが、ホールト(HALT)命令を発行するように構成してもよい。また、ステップS801〜S808の処理は、第2の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第2の電源監視手段が電圧低下信号を発生する前に完了するように、第1の電圧監視手段および第2の電圧監視手段の検出電圧の設定が行われている。
【0175】
この実施の形態では、停電発生NMI処理開始時に、電源断フラグの確認が行われる。そして、電源断フラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、電源断フラグは、電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度NMIが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。従って、NMIが複数回発生したとしても、電力供給停止時処理が複数回実行され、その結果不正確な処理が行われてしまうということはない。
【0176】
ただし、割込処理中では他の割込がかからないような仕様のCPUを用いている場合には、ステップS802の判断は不要である。例えば、電源投入時のリセット解除直後ではマスクビット(以下、Xビットと呼ぶ。)がオンになっていてXビットクリア命令を発行するとXビットがリセットされて割込可能になるNMI機能が用意され、かつ、NMIがかかるとXビットが自動的にセットされ次にXビットクリア命令を発行するまでNMI禁止状態になる仕様のCPUを用いた場合には、ステップS802の判断は不要である。ここで、Xビットは、一度Xビットクリア命令が発行された後ではソフトウェアでセットまたはリセットされず、リセットの結果またはNMIを受け付けたときのみにセットされる。すなわち、Xビットを一度クリアするとソフトウェアによりセットすることは不可能である。このようなNMI機能を疑似マスク不能割込と呼ぶ。そして、一般に、リセット解除直後にXビットクリア命令が発行されて疑似マスク不能割込許可状態になる。その後停電が発生すると図31に示された停電発生NMI処理が実行されるのであるが、その処理では、処理中にXビットクリア命令を発行することはないので、たとえNMI端子への入力がローレベルであったとしても疑似マスク不能割込がかかることはない。すなわち、多重割込が発生して停電発生NMI処理が再起動されることはない。従って、ステップS802の判断は不要である。
【0177】
図32は、割込処理中では他の割込がかからないような仕様のCPUの動作概要を示すフローチャートである。図32に示すように、システムリセット解除状態になると、CPUは、まず、セキュリティチェック処理を行う(ステップS951)。そして、セキュリティチェックの結果が不良であった場合には動作を停止する(ステップS952)。セキュリティチェックの結果が良好であった場合には、プログラムカウンタに開始アドレスを設定し(ステップS953)、XビットおよびIビットをセットする(ステップS954)。Iビットはマスク可能割込のマスクビットである。
【0178】
そして、命令(ユーザプログラム)を実行する(ステップS955)。通常、ユーザプログラム(遊技制御プログラムや払出制御プログラム)の最初の部分でXビットをクリアする命令が発行され疑似マスク不能割込が受付可能状態とされている。また、必要なマスク可能割込に対するIビットがクリアされている。
【0179】
CPUは、Xビットがクリアされている状態では(ステップS956)、NMI端子がローレベルになっているか否か確認する(ステップS957)。ローレベルになっていれば、レジスタをスタック領域に退避し(ステップS958)、XビットおよびIビットをセットし(ステップS959)、NMI実行アドレスをフェッチする(ステップS960)。
【0180】
ステップS960の処理によって、NMI処理が開始される。この実施の形態では、NMI処理は電力供給停止時処理である。また、ステップS959の処理でXビットおよびIビットがセットされるので、電力供給停止時処理において、XビットおよびIビットをクリアする命令を発行しない限り他の割込はかからない。すなわち、電力供給停止時処理では、マスクビットをリセットする処理を含まないようにプログラム構成すれば、電力供給停止時処理中に他の割込処理が開始されることはない。その結果、電力供給停止時処理の構成が簡略化される。
【0181】
なお、CPUは、マスク可能割込に関するチェックを行った後(ステップS961)、次の命令を実行する。
【0182】
図33は、払出制御用CPU371が電源投入時に実行する初期化処理(ステップS291)の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、払出制御用CPU371は、まず、バックアップRAM領域に形成されている総合個数記憶または貸し玉個数記憶の値が0でないかどうか確認する(ステップS901)。0である場合には、前回の電源オフ時に未払出遊技球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全RAM領域をクリアして(ステップS906)、所定の初期値設定を行う(ステップS907)。
【0183】
総合個数記憶または貸し玉個数記憶の値が0でない場合には、停電からの復旧時であったので、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う(ステップS902)。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、保存されていた総合個数記憶または貸し玉個数記憶の値は信頼性がない。そこで、停電復旧時でない電源投入時に実行される初期化処理を実行する(ステップS903,S904)。
【0184】
チェック結果が正常であれば、アドレスを指定してレジスタと非バックアップRAM領域をクリアする(ステップS904)。そして、払出再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う(ステップS905)。なお、バックアップRAM領域であっても、払出個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【0185】
なお、払出制御用CPU371も、主基板31のCPU56と同様に、電源断フラグによって初期化処理を行うか否か決定してもよい。また、パリティチェックコードによるチェックを行わず、単に、保存データの有無によって通常の初期設定処理を行うのか賞球中の状態を復元するのか決定してもよい。
【0186】
パリティチェックコードによるチェックを行わない場合には、払出制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、より簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【0187】
以上に説明したように、この実施の形態では、停電発生処理において、電力供給停止断時処理が既に実行されたことを示す電源断時フラグがセットされている場合には電力供給停止断時処理を実行しないように構成されている。電源が断する過程では一般に電源電圧が不安定になるので、再度NMIが発生する可能性がある。すると、停電発生処理において電源断時フラグの確認を行わない場合には、再度発生したNMIによって再度電力供給停止断時処理が実行される。その結果、正規のパリティデータとは違った値のパリティデータが保存されてしまったりして、電源復旧時に、電源断時の状態とは異なる状態が再現されてしまうことも考えられる。
【0188】
ところが、この実施の形態のように、既に電力供給停止断時処理が実行された後には、NMIが発生したとしても電力供給停止断時処理を実行しないように構成すれば、電源復旧時に、電源断時の状態とは異なる状態が再現されてしまう可能性はなくなる。
【0189】
さらに、この実施の形態では、CPU56および払出制御用CPU371が、第1の電源監視手段からの検出出力の入力に応じて電力供給停止時処理を実行するとともに、第2の電源監視手段(電源監視用IC902)からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。
【0190】
なお、NMI信号の立ち下がりで割込がかかる仕様のCPUを用いている場合には問題はないが、NMI信号がローレベルであるときに割込がかかる仕様のCPUを用いている場合には、払出制御用CPU371のリセットが解除されたとき(リセット信号がハイレベルに変化したとき)に、まだ第1の電源監視回路からの検出信号がハイレベルになっていないことに起因してNMI処理(電力供給停止時処理)が開始されてしまう可能性がある。すなわち、電源投入時に電力供給停止時処理が開始されてしまう可能性がある。
【0191】
そのような可能性を排除するために、電源投入時に初期リセット回路975から出力されるリセット信号の立ち上がり時点を遅らせるようにしてもよい。例えば、リセットIC976に外付けされているコンデンサの容量を比較的大きくしてもよい。また、払出制御用CPU371が本来の払出制御処理を開始する前に所定の起動時処理を行うように構成されているCPUを用いた場合には、電源投入時に第1の電源監視回路からの検出信号がハイレベルになるタイミングが、所定の起動時処理を行っている間(NMIがまだ受け付けられない間)にくるように、CPU起動タイミングを決定するためのリセットIC976に外付けされているコンデンサの容量を設定してもよい。
【0192】
なお、上記の実施の形態では、入賞に応じて遊技球が払い出される遊技機を例にとったが、入賞に応じてメダル等を払い出す遊技機にも本発明は適用可能である。さらに、実際に遊技媒体を払い出す遊技機のみならず、遊技媒体の払出に代えて得点の加算を行うような遊技機にも本発明を適用できる。
【0193】
【発明の効果】
以上のように、請求項1記載の発明では、遊技機を、電源監視手段の検出出力は、それぞれのマイクロコンピュータの割込端子に入力され、それぞれのマイクロコンピュータは、所定電位電源の電圧低下に応じて所定の電力供給停止時処理を実行するように構成され、割込端子に検出信号が入力されたことに応じて割込を禁止する状態となるとともに電力供給停止時処理を開始するように構成したので、停電等の不測の電源断が発生したときでも制御継続のために必要なデータを保存する処理等の電力供給停止時処理を確実に行うことができ、遊技者に不利益を与えることのない遊技機が提供される効果がある。
【0194】
請求項2記載の発明では、電源監視手段の検出出力が入力される割込端子が、マスク不能割込端子であるから、マイクロコンピュータは、優先度の最も高い割込によって、電力供給停止時処理を実行すべきであることを確実に認識できる。
【0195】
請求項3記載の発明では、マイクロコンピュータが、マスクビットをリセットすることによって割込受付可能状態になるとともに、割込を受け付けるとマスクビットをセットするものであるから、電力供給停止時処理を、割込に応じて起動されるプログラムであってそのプログラム中ではマスクビットをリセットする処理を含まないように構成することができるので、電源断フラグのセットやチェックを行わずに済み電力供給停止時処理を簡易な構成にすることができる。
【0196】
請求項4記載の発明では、電源監視手段が、マイクロコンピュータを駆動する電圧よりも高い電位の電源を監視するように構成されているので、マイクロコンピュータが必要とする電圧に対して監視範囲を広げることができ、より精密な監視を行うことができる。
【0197】
請求項5記載の発明では、電源監視手段が、交流から直流に変換された直後の電圧を監視するように構成されているので、電圧低下を素早く検出することができ、電力供給停止時処理を確実に実行することができる。
【0198】
請求項6記載の発明では、遊技機には電源監視手段が電圧低下を検出した所定期間後に電源電圧低下を検出する第2の電源監視手段が設けられ、マイクロコンピュータが、第2の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成されているので、システムリセットによって遊技制御マイクロコンピュータの動作が外部からも停止されるので、電源断時により確実なデータ保存を行うことができる。
【0199】
請求項7記載の発明では、電源監視手段が、遊技制御基板および払出制御基板とは別の基板であって遊技制御基板および払出制御基板で使用される電圧を生成する電源基板に搭載され、第2の電源監視手段は、遊技制御基板および払出制御基板に搭載されているように構成されているので、電源基板の電源監視手段から遊技制御基板および払出制御基板に検出出力を供給することができるので、遊技機のコストはさほど上昇しない。
【0200】
請求項8記載の発明では、電源監視手段と第2の電源監視手段とは同一の電源を監視し、第2の電源監視手段が電圧低下を検出する電圧が、電源監視手段が電圧低下を検出する電圧よりも低いように構成されているので、電源監視手段が検出出力を発生するタイミングと第2の電源監視手段が検出出力を発生するタイミングの差を所望の所定期間に確実に設定することができる。
【0201】
請求項9記載の発明では、電力供給停止時処理には、記憶手段へのアクセスを防止する処理が含まれているので、電源断時に記憶手段内のデータが破壊されることをより確実に防止できる。
【図面の簡単な説明】
【図1】 パチンコ遊技機を正面からみた正面図である。
【図2】 パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図3】 パチンコ遊技機の機構板を背面からみた背面図である。
【図4】 機構板に設置されている中間ベースユニット周りの構成を示す正面図である。
【図5】 球払出装置を示す分解斜視図である。
【図6】 遊技制御基板(主基板)の回路構成を示すブロック図である。
【図7】 払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図8】 電源監視および電源バックアップのためのCPU周りの一構成例を示すブロック図である。
【図9】 電源基板の一構成例を示すブロック図である。
【図10】 主基板におけるCPUが実行するメイン処理を示すフローチャートである。
【図11】 初期化処理を示すフローチャートである。
【図12】 2msタイマ割込処理を示すフローチャートである。
【図13】 遊技制御処理を示すフローチャートである。
【図14】 停電発生NMI処理を示すフローチャートである。
【図15】 バックアップパリティデータ作成方法を説明するための説明図である。
【図16】 払出制御コマンドのコマンド形態の一例を示す説明図である。
【図17】 払出制御コマンドの内容の一例を示す説明図である。
【図18】 払出制御コマンドの送出形態の一例を示すタイミング図である。
【図19】 払出制御コマンドの送出形態の他の例を示すタイミング図である。
【図20】 電源監視および電源バックアップのための払出制御基板のCPU周りの一構成例を示すブロック図である。
【図21】 電源投入時のリセット信号の様子を示すタイミング図である。
【図22】 遊技機の電源断時の電源低下やNMI信号の様子を示すタイミング図である。
【図23】 払出制御用CPUが実行するメイン処理を示すフローチャートである。
【図24】 払出制御用CPUの2msタイマ割込処理を示すフローチャートである。
【図25】 払出制御手段におけるRAMの一構成例を示す説明図である。
【図26】 払出制御用CPUが実行するコマンド受信処理を示すフローチャートである。
【図27】 払出制御処理を示すフローチャートである。
【図28】 払出制御処理を示すフローチャートである。
【図29】 払出制御処理を示すフローチャートである。
【図30】 払出制御処理を示すフローチャートである。
【図31】 払出制御用のNMI割込処理を示すフローチャートである。
【図32】 CPUの動作の概要を示すフローチャートである。
【図33】 払出制御用CPUが実行する初期化処理処理を示すフローチャートである。
【符号の説明】
1 パチンコ遊技機
31 主基板
37 払出制御基板
53 基本回路
56 CPU
371 払出制御用CPU
902 電源監視用IC
910 電源基板
Claims (9)
- 遊技者が所定の遊技を行うことが可能な遊技機であって、
遊技機に設けられている電気部品を制御するための処理を行う電気部品制御手段と、所定電位電源の監視を行い該所定電位電源の電圧低下を検出すると検出信号を出力する電源監視手段とを備え、
前記電気部品制御手段は、遊技機の遊技進行を制御し入賞に応じて賞球個数を示す払出制御コマンドを送信する遊技制御手段と、前記賞球個数を示す払出制御コマンドを受信して球払出制御を行う払出制御手段とを含み、
前記遊技制御手段は、前記払出制御手段に、払出禁止条件の成立に応じて払出禁止を指示する払出制御コマンドを送信し、払出を許可するときに払出許可を示す払出制御コマンドを送信し、
前記遊技制御手段と前記払出制御手段は、それぞれ、マイクロコンピュータを含み、
前記電源監視手段は、前記遊技制御手段が搭載された遊技制御基板および前記払出制御手段が搭載された払出制御基板とは別の基板に搭載され、
前記電源監視手段の検出出力は、それぞれの前記マイクロコンピュータの割込端子に入力され、
それぞれの前記マイクロコンピュータは、所定電位電源の電圧低下に応じて所定の電力供給停止時処理を実行するように構成され、前記割込端子に前記検出信号が入力されたことに応じて割込を禁止する状態となるとともに前記電力供給停止時処理を開始する
ことを特徴とする遊技機。 - 電源監視手段の検出出力が入力される割込端子はマスク不能割込端子である
請求項1記載の遊技機。 - マイクロコンピュータは、マスクビットをリセットすることによって受付可能状態になるとともに、割込を受け付けると前記マスクビットをセットするものであり、
電力供給停止時処理は、割込に応じて起動されるプログラムであって、そのプログラム中ではマスクビットをリセットする処理を含まない
請求項1または請求項2記載の遊技機。 - 電源監視手段は、マイクロコンピュータを駆動する電圧よりも高い電位の電源を監視する
請求項1から請求項3のうちのいずれかに記載の遊技機。 - 電源監視手段は、交流から直流に変換された直後の電圧の電源を監視する
請求項4記載の遊技機。 - 電源監視手段が電圧低下を検出した所定期間後に電源電圧低下を検出する第2の電源監視手段が設けられ、
前記マイクロコンピュータは、前記第2の電源監視手段からの検出出力の入力に応じてシステムリセットされる
請求項1から請求項5のうちのいずれかに記載の遊技機。 - 電源監視手段は、遊技制御基板および払出制御基板とは別の基板であって前記遊技制御基板および前記払出制御基板で使用される電圧を生成する電源基板に搭載され、
第2の電源監視手段は、前記遊技制御基板および前記払出制御基板に搭載されている
請求項6記載の遊技機。 - 電源監視手段と第2の電源監視手段とは同一の電源を監視し、第2の電源監視手段が電圧低下を検出する電圧は、電源監視手段が電圧低下を検出する電圧よりも低い
請求項6または請求項7記載の遊技機。 - 電力供給停止時処理には、記憶手段へのアクセスを防止する処理が含まれる
請求項1から請求項8のうちのいずれかに記載の遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36578499A JP3939479B2 (ja) | 1999-12-24 | 1999-12-24 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36578499A JP3939479B2 (ja) | 1999-12-24 | 1999-12-24 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001178889A JP2001178889A (ja) | 2001-07-03 |
JP3939479B2 true JP3939479B2 (ja) | 2007-07-04 |
Family
ID=18485110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36578499A Expired - Fee Related JP3939479B2 (ja) | 1999-12-24 | 1999-12-24 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3939479B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4489562B2 (ja) * | 2004-11-02 | 2010-06-23 | 株式会社三共 | 遊技機 |
JP4587997B2 (ja) * | 2006-08-30 | 2010-11-24 | 株式会社藤商事 | 遊技機 |
-
1999
- 1999-12-24 JP JP36578499A patent/JP3939479B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001178889A (ja) | 2001-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3588016B2 (ja) | 遊技機 | |
JP2001129160A (ja) | 遊技機 | |
JP3588035B2 (ja) | 遊技機 | |
JP3462820B2 (ja) | 遊技機 | |
JP3583336B2 (ja) | 遊技機 | |
JP3833438B2 (ja) | 遊技機 | |
JP3583327B2 (ja) | 遊技機 | |
JP2002095806A (ja) | 遊技機 | |
JP3939479B2 (ja) | 遊技機 | |
JP2001087472A (ja) | 遊技機 | |
JP3792476B2 (ja) | 遊技機 | |
JP2001187247A (ja) | 遊技機 | |
JP2001087527A (ja) | 遊技機 | |
JP3647697B2 (ja) | 遊技機 | |
JP3756364B2 (ja) | 遊技機 | |
JP4226611B2 (ja) | 遊技機 | |
JP3581057B2 (ja) | 遊技機 | |
JP2001198305A (ja) | 遊技機 | |
JP3816473B2 (ja) | 遊技機 | |
JP3782416B2 (ja) | 遊技機 | |
JP2001161984A (ja) | 遊技機 | |
JP4382136B2 (ja) | 遊技機 | |
JP4382137B2 (ja) | 遊技機 | |
JP4382138B2 (ja) | 遊技機 | |
JP3857262B2 (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |