JPH11233765A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH11233765A JPH11233765A JP10029865A JP2986598A JPH11233765A JP H11233765 A JPH11233765 A JP H11233765A JP 10029865 A JP10029865 A JP 10029865A JP 2986598 A JP2986598 A JP 2986598A JP H11233765 A JPH11233765 A JP H11233765A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor device
- igbt
- trench
- directions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 7
- 239000008188 pellet Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】本発明は、ストライプ状のトレンチゲートを有
するＩＧＢＴにおいて、一方向にのみ応力が集中するの
を緩和して、リーク電流の発生や結晶欠陥の発生を防止
できるようにすることを最も主要な特徴とする。 【解決手段】たとえば、ＩＧＢＴ１０の終端領域１１内
を、配線領域１４により、１つのゲートパッド領域１２
と３つの素子領域１３ａ，１３ｂ，１３ｃとに分割す
る。そして、それぞれに形成されるトレンチゲート１５
の向きが、各素子領域１３ａ，１３ｂ，１３ｃ間で互い
に直交するように、各素子領域１３ａ，１３ｂ，１３ｃ
を配置する。こうして、各素子領域１３ａ，１３ｂ，１
３ｃにおけるトレンチゲート１５の向きを互いに直交さ
せることで、トレンチゲート１５のストライプ方向と直
交する一方向のみに集中していた応力の方向を、全体で
略平均化できるようにする構成となっている。
するＩＧＢＴにおいて、一方向にのみ応力が集中するの
を緩和して、リーク電流の発生や結晶欠陥の発生を防止
できるようにすることを最も主要な特徴とする。 【解決手段】たとえば、ＩＧＢＴ１０の終端領域１１内
を、配線領域１４により、１つのゲートパッド領域１２
と３つの素子領域１３ａ，１３ｂ，１３ｃとに分割す
る。そして、それぞれに形成されるトレンチゲート１５
の向きが、各素子領域１３ａ，１３ｂ，１３ｃ間で互い
に直交するように、各素子領域１３ａ，１３ｂ，１３ｃ
を配置する。こうして、各素子領域１３ａ，１３ｂ，１
３ｃにおけるトレンチゲート１５の向きを互いに直交さ
せることで、トレンチゲート１５のストライプ方向と直
交する一方向のみに集中していた応力の方向を、全体で
略平均化できるようにする構成となっている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
び半導体装置の製造方法に関するもので、特に、複数の
ゲート電極を有する絶縁ゲート型の半導体装置に用いら
れるものである。
び半導体装置の製造方法に関するもので、特に、複数の
ゲート電極を有する絶縁ゲート型の半導体装置に用いら
れるものである。
【０００２】
【従来の技術】従来より、複数のゲート電極を有する絶
縁ゲート型の半導体装置としては、ＩＧＢＴ（Insulate
d Gate Bipolar Transistor ）が良く知られている。Ｉ
ＧＢＴでは、オン抵抗やターンオフ損失、限界遮断電流
などの関係から、ゲート電極として、ストライプ状のト
レンチゲート構造が多く採用されている。
縁ゲート型の半導体装置としては、ＩＧＢＴ（Insulate
d Gate Bipolar Transistor ）が良く知られている。Ｉ
ＧＢＴでは、オン抵抗やターンオフ損失、限界遮断電流
などの関係から、ゲート電極として、ストライプ状のト
レンチゲート構造が多く採用されている。
【０００３】図６は、ストライプ状のトレンチゲート構
造を採用する、従来のＩＧＢＴの構成の要部を概略的に
示すものである。このＩＧＢＴ１００は、たとえば、Ｎ
型ベース層１０１下にＰ型エミッタ層１０２が設けられ
たシリコン基板の、上記Ｎ型ベース層１０１上にＰ型ベ
ース層１０３が設けられている。このＰ型ベース層１０
３の表面部には、複数のＮ型ソース領域１０４が選択的
に設けられている。
造を採用する、従来のＩＧＢＴの構成の要部を概略的に
示すものである。このＩＧＢＴ１００は、たとえば、Ｎ
型ベース層１０１下にＰ型エミッタ層１０２が設けられ
たシリコン基板の、上記Ｎ型ベース層１０１上にＰ型ベ
ース層１０３が設けられている。このＰ型ベース層１０
３の表面部には、複数のＮ型ソース領域１０４が選択的
に設けられている。
【０００４】また、Ｐ型ベース層１０３の表面部には、
選択的に、上記Ｎ型ソース領域１０４および上記Ｐ型ベ
ース層１０３をそれぞれ貫通し、かつ、上記Ｎ型ベース
層１０１に達する深さのトレンチ１０５が形成されてい
る。各トレンチ１０５は、図示断面方向と直交する方向
にそれぞれストライプ状に、かつ、ほぼ同一の長さで設
けられている。
選択的に、上記Ｎ型ソース領域１０４および上記Ｐ型ベ
ース層１０３をそれぞれ貫通し、かつ、上記Ｎ型ベース
層１０１に達する深さのトレンチ１０５が形成されてい
る。各トレンチ１０５は、図示断面方向と直交する方向
にそれぞれストライプ状に、かつ、ほぼ同一の長さで設
けられている。
【０００５】そして、各トレンチ１０５内には、絶縁ゲ
ート膜１０６を介して、低抵抗化されたポリシリコンが
埋め込まれて、トレンチ型のゲート電極（トレンチゲー
ト）１０７がそれぞれ形成されている。各トレンチゲー
ト１０７の上部には、上記Ｎ型ソース領域１０４の上面
の一部をそれぞれ含んで絶縁酸化膜１０８が設けられて
いる。
ート膜１０６を介して、低抵抗化されたポリシリコンが
埋め込まれて、トレンチ型のゲート電極（トレンチゲー
ト）１０７がそれぞれ形成されている。各トレンチゲー
ト１０７の上部には、上記Ｎ型ソース領域１０４の上面
の一部をそれぞれ含んで絶縁酸化膜１０８が設けられて
いる。
【０００６】さらに、全面を被覆するようにして、その
絶縁酸化膜１０８の上部を含む、上記Ｐ型ベース領域１
０３上にはエミッタ電極１０９が、また、上記シリコン
基板の、上記Ｐ型エミッタ層１０２の下面にはコレクタ
電極１１０が、それぞれ設けられてなる構成とされてい
る。
絶縁酸化膜１０８の上部を含む、上記Ｐ型ベース領域１
０３上にはエミッタ電極１０９が、また、上記シリコン
基板の、上記Ｐ型エミッタ層１０２の下面にはコレクタ
電極１１０が、それぞれ設けられてなる構成とされてい
る。
【０００７】ところで、このような構成のＩＧＢＴ１０
０は、たとえば図７に示すように、すべてのトレンチゲ
ート１０７の向きが同一方向となるようにして、上記シ
リコン基板上にそれぞれ形成されるようになっている。
０は、たとえば図７に示すように、すべてのトレンチゲ
ート１０７の向きが同一方向となるようにして、上記シ
リコン基板上にそれぞれ形成されるようになっている。
【０００８】すなわち、ＩＧＢＴ１００の終端領域２０
１内は、たとえば、１つのゲートパッド領域２０１ａと
複数（この場合、３つ）の素子領域２０１ｂとに分割さ
れている。素子領域２０１ｂの相互間は、上記ゲートパ
ッド領域２０１ａからのポリシリコン配線を引き回すた
めの配線領域２０１ｃとなっている。
１内は、たとえば、１つのゲートパッド領域２０１ａと
複数（この場合、３つ）の素子領域２０１ｂとに分割さ
れている。素子領域２０１ｂの相互間は、上記ゲートパ
ッド領域２０１ａからのポリシリコン配線を引き回すた
めの配線領域２０１ｃとなっている。
【０００９】通常、各素子領域２０１ｂ内においては、
上記ポリシリコン配線とのボンディング性などを考慮し
て、いずれも、トレンチゲート１０７の向きがそれぞれ
同一方向（ここでは、図示水平方向）となるように、ト
レンチ１０５が形成されている（たとえば、図中のａ線
に沿う断面が図６に対応している）。
上記ポリシリコン配線とのボンディング性などを考慮し
て、いずれも、トレンチゲート１０７の向きがそれぞれ
同一方向（ここでは、図示水平方向）となるように、ト
レンチ１０５が形成されている（たとえば、図中のａ線
に沿う断面が図６に対応している）。
【００１０】しかしながら、上記した構成のＩＧＢＴ１
００は、その製造プロセスにおいて、トレンチ１０５内
にポリシリコンを埋め込んだ後に、高温の熱処理を施す
ようになっている。その際、トレンチ１０５内はポリシ
リコンで埋め込まれているため、このポリシリコンとシ
リコン基板との間に応力が働く。これは、常温に戻した
後も、残留応力として残ることになる。
００は、その製造プロセスにおいて、トレンチ１０５内
にポリシリコンを埋め込んだ後に、高温の熱処理を施す
ようになっている。その際、トレンチ１０５内はポリシ
リコンで埋め込まれているため、このポリシリコンとシ
リコン基板との間に応力が働く。これは、常温に戻した
後も、残留応力として残ることになる。
【００１１】トレンチゲート１０７の断面方向の配置ピ
ッチＬ1 （図６参照）は５μｍ程度であり、断面方向と
直交する、ストライプ方向のトレンチゲート１０７の長
さは数ｍｍ程度となっている。この場合、トレンチゲー
ト１０７に垂直な断面方向（図示矢印Ａ方向）の応力
は、各トレンチゲート１０７での応力の総和となり、ト
レンチゲート１０７に水平なストライプ方向（図示矢印
Ｂ方向）の応力よりも強いものとなる。
ッチＬ1 （図６参照）は５μｍ程度であり、断面方向と
直交する、ストライプ方向のトレンチゲート１０７の長
さは数ｍｍ程度となっている。この場合、トレンチゲー
ト１０７に垂直な断面方向（図示矢印Ａ方向）の応力
は、各トレンチゲート１０７での応力の総和となり、ト
レンチゲート１０７に水平なストライプ方向（図示矢印
Ｂ方向）の応力よりも強いものとなる。
【００１２】したがって、特に、大面積で、かつ、トレ
ンチゲート１０７の本数の多いＩＧＢＴ１００の場合に
は、トレンチゲート１０７に垂直な断面方向（図示矢印
Ａ方向）に集中する応力に起因して、リーク電流や結晶
欠陥が発生しやすいという問題があった。
ンチゲート１０７の本数の多いＩＧＢＴ１００の場合に
は、トレンチゲート１０７に垂直な断面方向（図示矢印
Ａ方向）に集中する応力に起因して、リーク電流や結晶
欠陥が発生しやすいという問題があった。
【００１３】また、この種のＩＧＢＴ１００の製造にお
いては、たとえば図８に示すように、一枚のウェーハ３
００上に複数のＩＧＢＴペレット（Ｐ）３０１を形成
し、それをＩＧＢＴペレット３０１ごとに分割すること
で、同時に複数のＩＧＢＴ１００を得るのが一般的とな
っている。
いては、たとえば図８に示すように、一枚のウェーハ３
００上に複数のＩＧＢＴペレット（Ｐ）３０１を形成
し、それをＩＧＢＴペレット３０１ごとに分割すること
で、同時に複数のＩＧＢＴ１００を得るのが一般的とな
っている。
【００１４】しかしながら、従来は、各ＩＧＢＴペレッ
ト３０１がすべて同じ向き（Ｐの向きで示す）となるよ
うに、それぞれ、ウェーハ３００上に形成されるように
なっている。つまり、トレンチゲート１０７の向きが同
一方向とされた複数のＩＧＢＴ１００が、すべて同じ向
き（この場合、トレンチゲート１０７の向きは図示矢印
Ｂ方向に一致）で、ウェーハ３００上に形成されるよう
になっている。
ト３０１がすべて同じ向き（Ｐの向きで示す）となるよ
うに、それぞれ、ウェーハ３００上に形成されるように
なっている。つまり、トレンチゲート１０７の向きが同
一方向とされた複数のＩＧＢＴ１００が、すべて同じ向
き（この場合、トレンチゲート１０７の向きは図示矢印
Ｂ方向に一致）で、ウェーハ３００上に形成されるよう
になっている。
【００１５】このため、特に、ウェーハ３００の径が大
きい場合には、上述した通り、トレンチゲート１０７に
垂直な断面方向（図示矢印Ａ方向）に集中する応力によ
ってウェーハ３００に大きな反りが生じ、以降の製造プ
ロセスでの処理を妨げる原因になるという欠点があっ
た。
きい場合には、上述した通り、トレンチゲート１０７に
垂直な断面方向（図示矢印Ａ方向）に集中する応力によ
ってウェーハ３００に大きな反りが生じ、以降の製造プ
ロセスでの処理を妨げる原因になるという欠点があっ
た。
【００１６】
【発明が解決しようとする課題】上記したように、従来
のＩＧＢＴにおいては、すべてのトレンチゲートの向き
が同一方向となるようにして形成されているため、トレ
ンチゲートに垂直な方向の応力がストライプ方向の応力
よりも強く、そのトレンチゲートに垂直な方向の強い応
力によるリーク電流の発生や結晶欠陥の発生が問題とな
っていた。
のＩＧＢＴにおいては、すべてのトレンチゲートの向き
が同一方向となるようにして形成されているため、トレ
ンチゲートに垂直な方向の応力がストライプ方向の応力
よりも強く、そのトレンチゲートに垂直な方向の強い応
力によるリーク電流の発生や結晶欠陥の発生が問題とな
っていた。
【００１７】また、従来のＩＧＢＴの製造においては、
すべてのトレンチゲートの向きが同一方向となるように
して形成されている複数のＩＧＢＴを、すべて同じ向き
でウェーハ上に形成するようにしているため、トレンチ
ゲートに垂直な方向の強い応力によってウェーハに大き
な反りが生じるという問題があった。
すべてのトレンチゲートの向きが同一方向となるように
して形成されている複数のＩＧＢＴを、すべて同じ向き
でウェーハ上に形成するようにしているため、トレンチ
ゲートに垂直な方向の強い応力によってウェーハに大き
な反りが生じるという問題があった。
【００１８】そこで、この発明は、一方向にのみ応力が
集中するのを緩和でき、リーク電流の発生や結晶欠陥の
発生を防止することが可能な半導体装置を提供すること
を目的としている。
集中するのを緩和でき、リーク電流の発生や結晶欠陥の
発生を防止することが可能な半導体装置を提供すること
を目的としている。
【００１９】また、この発明は、一方向にのみ応力が集
中するのを緩和でき、ウェーハに大きな反りが生じるの
を防止することが可能な半導体装置の製造方法を提供す
ることを目的としている。
中するのを緩和でき、ウェーハに大きな反りが生じるの
を防止することが可能な半導体装置の製造方法を提供す
ることを目的としている。
【００２０】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、同一基板上
に、複数のゲート電極が互いに平行になるように設けら
れたものであって、前記基板と前記ゲート電極との間に
働く応力が、前記基板内において略平均化するように、
前記ゲート電極を形成するようにした構成となってい
る。
めに、この発明の半導体装置にあっては、同一基板上
に、複数のゲート電極が互いに平行になるように設けら
れたものであって、前記基板と前記ゲート電極との間に
働く応力が、前記基板内において略平均化するように、
前記ゲート電極を形成するようにした構成となってい
る。
【００２１】また、この発明の半導体装置にあっては、
複数のゲート電極が平行に設けられた複数の素子領域
を、同一基板上に、前記ゲート電極の向きが互いに直交
するように配置してなる構成とされている。
複数のゲート電極が平行に設けられた複数の素子領域
を、同一基板上に、前記ゲート電極の向きが互いに直交
するように配置してなる構成とされている。
【００２２】また、この発明の半導体装置にあっては、
半導体基板と、この半導体基板上の終端領域内に設けら
れたゲートパッド領域と、このゲートパッド領域からの
配線を引き回すための、前記終端領域内に設けられた配
線領域と、この配線領域により分割され、かつ、それぞ
れ平行に設けられた各ゲート電極の向きが互いに直交す
るようにして前記終端領域内に配置された、複数の素子
領域とから構成されている。
半導体基板と、この半導体基板上の終端領域内に設けら
れたゲートパッド領域と、このゲートパッド領域からの
配線を引き回すための、前記終端領域内に設けられた配
線領域と、この配線領域により分割され、かつ、それぞ
れ平行に設けられた各ゲート電極の向きが互いに直交す
るようにして前記終端領域内に配置された、複数の素子
領域とから構成されている。
【００２３】また、この発明の半導体装置の製造方法に
あっては、半導体基板上に複数のゲート電極が設けられ
た、複数の半導体装置を、同一ウェーハ上に形成する場
合であって、前記基板と前記ゲート電極との間に働く応
力が、前記ウェーハ内において略平均化するように、前
記半導体装置を形成するようになっている。
あっては、半導体基板上に複数のゲート電極が設けられ
た、複数の半導体装置を、同一ウェーハ上に形成する場
合であって、前記基板と前記ゲート電極との間に働く応
力が、前記ウェーハ内において略平均化するように、前
記半導体装置を形成するようになっている。
【００２４】さらに、この発明の半導体装置の製造方法
にあっては、複数のゲート電極が同一方向に設けられた
複数の半導体装置を、同一ウェーハ上に、前記ゲート電
極の向きが互いに直交するように形成するようになって
いる。
にあっては、複数のゲート電極が同一方向に設けられた
複数の半導体装置を、同一ウェーハ上に、前記ゲート電
極の向きが互いに直交するように形成するようになって
いる。
【００２５】この発明の半導体装置によれば、基板内に
おける応力の方向を略平均化できるようになる。これに
より、一方向に対する応力の影響を軽減させることが可
能となるものである。
おける応力の方向を略平均化できるようになる。これに
より、一方向に対する応力の影響を軽減させることが可
能となるものである。
【００２６】また、この発明の半導体装置の製造方法に
よれば、ウェーハ内における応力の方向を略平均化でき
るようになる。これにより、一方向に対する応力の影響
を受けることなしに、半導体装置を製造することが可能
となるものである。
よれば、ウェーハ内における応力の方向を略平均化でき
るようになる。これにより、一方向に対する応力の影響
を受けることなしに、半導体装置を製造することが可能
となるものである。
【００２７】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
第一の形態にかかる絶縁ゲート型半導体装置として、ス
トライプ状のトレンチ型絶縁ゲート（ゲート電極）から
なる、トレンチゲート構造を採用するＩＧＢＴの全体構
成を概略的に示すものである。
いて図面を参照して説明する。図１は、本発明の実施の
第一の形態にかかる絶縁ゲート型半導体装置として、ス
トライプ状のトレンチ型絶縁ゲート（ゲート電極）から
なる、トレンチゲート構造を採用するＩＧＢＴの全体構
成を概略的に示すものである。
【００２８】このＩＧＢＴ１０は、たとえば、その終端
領域１１内が、１つのゲートパッド領域１２と３つの素
子領域１３ａ，１３ｂ，１３ｃとに分割されている。ゲ
ートパッド領域１２は、中央付近を除く、上記終端領域
１１内の一部に設けられている。素子領域１３ａ，１３
ｂ，１３ｃの周辺部には、上記ゲートパッド領域１２か
らのポリシリコン配線を引き回すための配線領域１４が
設けられている。
領域１１内が、１つのゲートパッド領域１２と３つの素
子領域１３ａ，１３ｂ，１３ｃとに分割されている。ゲ
ートパッド領域１２は、中央付近を除く、上記終端領域
１１内の一部に設けられている。素子領域１３ａ，１３
ｂ，１３ｃの周辺部には、上記ゲートパッド領域１２か
らのポリシリコン配線を引き回すための配線領域１４が
設けられている。
【００２９】この場合、上記素子領域１３ａ，１３ｂ，
１３ｃは、それぞれに形成されるトレンチゲート１５の
向きが、上記素子領域１３ａと上記素子領域１３ｂ，１
３ｃとの間で互いに直交するように（トレンチゲート１
５の向きが同一方向とならないように）、約９０°角度
が変えられて配置されている。
１３ｃは、それぞれに形成されるトレンチゲート１５の
向きが、上記素子領域１３ａと上記素子領域１３ｂ，１
３ｃとの間で互いに直交するように（トレンチゲート１
５の向きが同一方向とならないように）、約９０°角度
が変えられて配置されている。
【００３０】なお、各素子領域１３ａ，１３ｂ，１３ｃ
は、その断面構造が、上記した従来のＩＧＢＴ１００と
ほぼ同様の構成となっている（図６参照）。すなわち、
各素子領域１３ａ，１３ｂ，１３ｃ内には、それぞれ、
ストライプ状で、かつ、ほぼ同一の長さからなる、複数
のトレンチゲート１５が略平行に設けられている。
は、その断面構造が、上記した従来のＩＧＢＴ１００と
ほぼ同様の構成となっている（図６参照）。すなわち、
各素子領域１３ａ，１３ｂ，１３ｃ内には、それぞれ、
ストライプ状で、かつ、ほぼ同一の長さからなる、複数
のトレンチゲート１５が略平行に設けられている。
【００３１】また、各素子領域１３ａ，１３ｂ，１３ｃ
は、たとえば、素子領域１３ｂ，１３ｃにおけるトレン
チゲート１５の向き（図示矢印Ａ方向）が、これらに隣
接する、素子領域１３ａにおけるトレンチゲート１５の
向き（図示矢印Ｂ方向）と直交するようにして配置され
ている。
は、たとえば、素子領域１３ｂ，１３ｃにおけるトレン
チゲート１５の向き（図示矢印Ａ方向）が、これらに隣
接する、素子領域１３ａにおけるトレンチゲート１５の
向き（図示矢印Ｂ方向）と直交するようにして配置され
ている。
【００３２】このような構造により、従来、一方向のみ
に集中していた応力（図７のＡ方向）を、素子領域１３
ａにおけるトレンチゲート１５の向きに垂直な断面方向
（図示矢印Ａ方向）に集中する応力と、素子領域１３
ｂ，１３ｃにおけるトレンチゲート１５の向きに垂直な
断面方向（図示矢印Ｂ方向）に集中する応力とに分散さ
せることが可能となり、一方向に対する応力の総和もほ
ぼ半減させることが可能となる。
に集中していた応力（図７のＡ方向）を、素子領域１３
ａにおけるトレンチゲート１５の向きに垂直な断面方向
（図示矢印Ａ方向）に集中する応力と、素子領域１３
ｂ，１３ｃにおけるトレンチゲート１５の向きに垂直な
断面方向（図示矢印Ｂ方向）に集中する応力とに分散さ
せることが可能となり、一方向に対する応力の総和もほ
ぼ半減させることが可能となる。
【００３３】これにより、トレンチゲート１５のストラ
イプ方向と直交する一方向のみに集中していた応力の方
向を、全体で略平均化できるようになる結果、ＩＧＢＴ
１０において、一方向にのみ応力が集中するのを緩和す
ることが可能となる。
イプ方向と直交する一方向のみに集中していた応力の方
向を、全体で略平均化できるようになる結果、ＩＧＢＴ
１０において、一方向にのみ応力が集中するのを緩和す
ることが可能となる。
【００３４】したがって、たとえ、大面積で、かつ、ト
レンチゲート１５の本数の多いＩＧＢＴの場合にも、一
方向に集中する応力に起因して、リーク電流や結晶欠陥
が発生するのを改善できるようになるものである。
レンチゲート１５の本数の多いＩＧＢＴの場合にも、一
方向に集中する応力に起因して、リーク電流や結晶欠陥
が発生するのを改善できるようになるものである。
【００３５】上記したように、ＩＧＢＴ内における応力
の方向を略平均化できるようにしている。すなわち、素
子領域内にそれぞれ形成されるトレンチゲートの向き
が、上下左右に隣り合うすべての素子領域との間で互い
に直交するようにしている。これにより、一方向に対す
る応力の総和を減少できるようになるため、一方向に対
する応力の影響を軽減させることが可能となる。したが
って、たとえ、大面積で、かつ、トレンチゲートの本数
の多いＩＧＢＴであっても、一方向にのみ応力が集中す
るのを緩和でき、リーク電流の発生や結晶欠陥の発生を
防止することが可能となるものである。
の方向を略平均化できるようにしている。すなわち、素
子領域内にそれぞれ形成されるトレンチゲートの向き
が、上下左右に隣り合うすべての素子領域との間で互い
に直交するようにしている。これにより、一方向に対す
る応力の総和を減少できるようになるため、一方向に対
する応力の影響を軽減させることが可能となる。したが
って、たとえ、大面積で、かつ、トレンチゲートの本数
の多いＩＧＢＴであっても、一方向にのみ応力が集中す
るのを緩和でき、リーク電流の発生や結晶欠陥の発生を
防止することが可能となるものである。
【００３６】なお、上記した本発明の実施の第一の形態
においては、トレンチゲートの向きが隣り合うすべての
素子領域間で互いに直交するように構成した場合を例に
説明したが、これに限らず、たとえばいくつかの素子領
域ごとに互いの向きが直交するようにトレンチゲートを
形成することも可能である。
においては、トレンチゲートの向きが隣り合うすべての
素子領域間で互いに直交するように構成した場合を例に
説明したが、これに限らず、たとえばいくつかの素子領
域ごとに互いの向きが直交するようにトレンチゲートを
形成することも可能である。
【００３７】図２は、本発明の実施の第二の形態にかか
り、いくつかの素子領域ごとに互いの向きが直交するよ
うにトレンチゲートを形成するようにした場合の例を示
すものである。
り、いくつかの素子領域ごとに互いの向きが直交するよ
うにトレンチゲートを形成するようにした場合の例を示
すものである。
【００３８】このＩＧＢＴ１０´は、たとえば、その終
端領域１１内が配線領域１４によってさらに細かく分割
され、ゲートパッド領域１２と、これに隣接する素子領
域１３ｄ，１３ｅとを除いて、応力の方向が全体で略平
均化するように、３つの素子領域２１，２２，２３ごと
に、互いの向きが直交するようにしてトレンチゲート１
５が形成されている。
端領域１１内が配線領域１４によってさらに細かく分割
され、ゲートパッド領域１２と、これに隣接する素子領
域１３ｄ，１３ｅとを除いて、応力の方向が全体で略平
均化するように、３つの素子領域２１，２２，２３ごと
に、互いの向きが直交するようにしてトレンチゲート１
５が形成されている。
【００３９】すなわち、少なくとも上記した３つの素子
領域１３ａ，１３ｂ，１３ｃがさらに３つの素子領域２
１，２２，２３にそれぞれ分割され、かつ、各素子領域
１３ａ，１３ｂ，１３ｃ内における３つの素子領域２
１，２２，２３は互いに同一方向にそれぞれトレンチゲ
ート１５が形成されるとともに、各素子領域１３ａ，１
３ｂ，１３ｃ間で互いに直交するように、それぞれ、３
つの素子領域２１，２２，２３が配置されている。
領域１３ａ，１３ｂ，１３ｃがさらに３つの素子領域２
１，２２，２３にそれぞれ分割され、かつ、各素子領域
１３ａ，１３ｂ，１３ｃ内における３つの素子領域２
１，２２，２３は互いに同一方向にそれぞれトレンチゲ
ート１５が形成されるとともに、各素子領域１３ａ，１
３ｂ，１３ｃ間で互いに直交するように、それぞれ、３
つの素子領域２１，２２，２３が配置されている。
【００４０】このような構成によっても、ＩＧＢＴ１０
´内での応力の方向を略平均化できるようになるため、
上記した実施の第一の形態に示したＩＧＢＴ１０とほぼ
同等の効果が期待できる。
´内での応力の方向を略平均化できるようになるため、
上記した実施の第一の形態に示したＩＧＢＴ１０とほぼ
同等の効果が期待できる。
【００４１】しかも、このＩＧＢＴ１０´のように、終
端領域１１内を細かく分割した場合にも、すべての素子
領域１３ｄ，１３ｅ，２１，２２，２３における各トレ
ンチゲート１５の長さがほぼ同一となるようにした場合
においては、特に、大面積のＩＧＢＴに用いて有効であ
る。
端領域１１内を細かく分割した場合にも、すべての素子
領域１３ｄ，１３ｅ，２１，２２，２３における各トレ
ンチゲート１５の長さがほぼ同一となるようにした場合
においては、特に、大面積のＩＧＢＴに用いて有効であ
る。
【００４２】また、上記した本発明の実施の第一，第二
の形態に示したように、ゲートパッド領域１２を終端領
域１１内の中央付近以外に設けるようにした場合に限ら
ず、たとえば、終端領域１１内の中央付近に設けること
も可能である（センターゲート構造）。
の形態に示したように、ゲートパッド領域１２を終端領
域１１内の中央付近以外に設けるようにした場合に限ら
ず、たとえば、終端領域１１内の中央付近に設けること
も可能である（センターゲート構造）。
【００４３】図３は、この発明の実施の第三の形態にか
かり、センターゲート構造を実現するようにした場合の
例を示すものである。このＩＧＢＴ１０''は、たとえ
ば、その終端領域１１内のほぼ中央部にゲートパッド領
域１２が配置されている。そして、このゲートパッド領
域１２を除く、上記終端領域１１内が配線領域１４によ
って細かく分割されて、上記ゲートパッド領域１２の周
辺部を囲むように、複数の素子領域１３〜が配置されて
いる。
かり、センターゲート構造を実現するようにした場合の
例を示すものである。このＩＧＢＴ１０''は、たとえ
ば、その終端領域１１内のほぼ中央部にゲートパッド領
域１２が配置されている。そして、このゲートパッド領
域１２を除く、上記終端領域１１内が配線領域１４によ
って細かく分割されて、上記ゲートパッド領域１２の周
辺部を囲むように、複数の素子領域１３〜が配置されて
いる。
【００４４】この場合も、応力の方向が全体で略平均化
するように、たとえば、４つの素子領域１３〜ごとに、
互いの向きが直交するようにしてトレンチゲート１５が
それぞれ形成されている。
するように、たとえば、４つの素子領域１３〜ごとに、
互いの向きが直交するようにしてトレンチゲート１５が
それぞれ形成されている。
【００４５】図４は、この発明の実施の第四の形態にか
かり、センターゲート構造を実現するようにした場合の
他の例を示すものである。このＩＧＢＴ１０''' は、た
とえば、その終端領域１１内のほぼ中央部にゲートパッ
ド領域１２が配置されている。そして、このゲートパッ
ド領域１２の周辺部を囲むようにして、１つの素子領域
１３内に、閉ループ状の複数のトレンチゲート１５´が
互いに平行になるように形成されている。
かり、センターゲート構造を実現するようにした場合の
他の例を示すものである。このＩＧＢＴ１０''' は、た
とえば、その終端領域１１内のほぼ中央部にゲートパッ
ド領域１２が配置されている。そして、このゲートパッ
ド領域１２の周辺部を囲むようにして、１つの素子領域
１３内に、閉ループ状の複数のトレンチゲート１５´が
互いに平行になるように形成されている。
【００４６】この場合、各トレンチゲート１５´は、そ
れぞれ閉ループ状に形成されているため、トレンチゲー
トのストライプ方向と直交する一方向のみに集中してい
た応力の方向を、全体で略平均化できるようになる。
れぞれ閉ループ状に形成されているため、トレンチゲー
トのストライプ方向と直交する一方向のみに集中してい
た応力の方向を、全体で略平均化できるようになる。
【００４７】次に、トレンチ内のゲート電極材料（ポリ
シリコン）の応力の影響を受けることなく、絶縁ゲート
型半導体装置の製造を可能とするための方法について説
明する。
シリコン）の応力の影響を受けることなく、絶縁ゲート
型半導体装置の製造を可能とするための方法について説
明する。
【００４８】図５は、本発明の実施の他の形態にかかる
絶縁ゲート型半導体装置の製造方法の概略を、ストライ
プ状のトレンチゲートを有するＩＧＢＴを例に示すもの
である。
絶縁ゲート型半導体装置の製造方法の概略を、ストライ
プ状のトレンチゲートを有するＩＧＢＴを例に示すもの
である。
【００４９】たとえば、ストライプ状のトレンチゲート
を有するＩＧＢＴの製造においては、一枚のウェーハ３
０上に複数のＩＧＢＴペレット（Ｐ）３１を形成し、そ
れをＩＧＢＴペレット３１ごとに分割することで、同時
に複数のＩＧＢＴを得るようになっている。
を有するＩＧＢＴの製造においては、一枚のウェーハ３
０上に複数のＩＧＢＴペレット（Ｐ）３１を形成し、そ
れをＩＧＢＴペレット３１ごとに分割することで、同時
に複数のＩＧＢＴを得るようになっている。
【００５０】その際、ウェーハ３０上には、たとえば、
隣接する上下左右のＩＧＢＴペレット３１の向き（Ｐの
向きで示す）を、互いに約９０°ずつ回転させた状態で
形成するようにする。
隣接する上下左右のＩＧＢＴペレット３１の向き（Ｐの
向きで示す）を、互いに約９０°ずつ回転させた状態で
形成するようにする。
【００５１】この場合、たとえば、ＩＧＢＴペレット３
１の露光に用いられるステッパの、単一のマスクパター
ンからなるレチクルの向きを露光ごとに回転させるか、
もしくは、複数のパターンを互いに約９０°ずつ回転さ
せたマスクパターンをレチクルとして用いることによ
り、容易に形成できる。
１の露光に用いられるステッパの、単一のマスクパター
ンからなるレチクルの向きを露光ごとに回転させるか、
もしくは、複数のパターンを互いに約９０°ずつ回転さ
せたマスクパターンをレチクルとして用いることによ
り、容易に形成できる。
【００５２】すなわち、各ＩＧＢＴペレット３１は、ト
レンチゲートの向き（この場合、Ｐの向きに一致）が互
いに直交するようにして、同一ウェーハ３０上にそれぞ
れ形成されるようにする。
レンチゲートの向き（この場合、Ｐの向きに一致）が互
いに直交するようにして、同一ウェーハ３０上にそれぞ
れ形成されるようにする。
【００５３】これにより、仮に、トレンチゲートの向き
が同一方向に形成されているＩＧＢＴペレット（図７参
照）の場合であっても、各ＩＧＢＴペレットにおける、
トレンチゲートのストライプ方向と直交する方向に生じ
る強い応力が、ウェーハ３０上において、一方向に集中
するのを改善できるようになる。
が同一方向に形成されているＩＧＢＴペレット（図７参
照）の場合であっても、各ＩＧＢＴペレットにおける、
トレンチゲートのストライプ方向と直交する方向に生じ
る強い応力が、ウェーハ３０上において、一方向に集中
するのを改善できるようになる。
【００５４】したがって、一方向に対する応力の総和を
減少させ、応力の方向をウェーハ３０内で略平均化でき
るようになる結果、たとえ、大口径のウェーハを用いる
場合においても、一方向に対する応力の影響を受けるこ
とがないため、大きな反りによる以降の製造プロセスで
の処理の悪化を防いで、良好にＩＧＢＴを製造すること
が可能となるものである。
減少させ、応力の方向をウェーハ３０内で略平均化でき
るようになる結果、たとえ、大口径のウェーハを用いる
場合においても、一方向に対する応力の影響を受けるこ
とがないため、大きな反りによる以降の製造プロセスで
の処理の悪化を防いで、良好にＩＧＢＴを製造すること
が可能となるものである。
【００５５】なお、隣り合うＩＧＢＴペレット３１どう
しを、トレンチゲートが互いに直交するように形成する
場合に限らず、たとえば、いくつかのＩＧＢＴペレット
３１ごとにトレンチゲートが互いに直交するように形成
した場合も、ほぼ同様の効果が期待できる。
しを、トレンチゲートが互いに直交するように形成する
場合に限らず、たとえば、いくつかのＩＧＢＴペレット
３１ごとにトレンチゲートが互いに直交するように形成
した場合も、ほぼ同様の効果が期待できる。
【００５６】特に、ＩＧＢＴペレット３１として、上記
した第一〜第四の各形態に示したＩＧＢＴ１０，ＩＧＢ
Ｔ１０´，ＩＧＢＴ１０''，ＩＧＢＴ１０''' を形成す
るようにした場合には、いずれにおいても、ウェーハ３
０の反りを減少させるのにより効果的である。
した第一〜第四の各形態に示したＩＧＢＴ１０，ＩＧＢ
Ｔ１０´，ＩＧＢＴ１０''，ＩＧＢＴ１０''' を形成す
るようにした場合には、いずれにおいても、ウェーハ３
０の反りを減少させるのにより効果的である。
【００５７】さらに、上記したいずれの形態において
も、トレンチゲート構造のＩＧＢＴに限らず、たとえ
ば、ＭＯＳ（Metal Oxide Semiconductor ）やＩＥＧＴ
（Injection Enhanced Gate Transistor）またはＳＩサ
イリスタ（ＳＩＴｈｙ（Static Induction Thyristo
r））などの、トレンチ構造の絶縁ゲートを有する各種
の絶縁ゲート型半導体装置に適用可能である。
も、トレンチゲート構造のＩＧＢＴに限らず、たとえ
ば、ＭＯＳ（Metal Oxide Semiconductor ）やＩＥＧＴ
（Injection Enhanced Gate Transistor）またはＳＩサ
イリスタ（ＳＩＴｈｙ（Static Induction Thyristo
r））などの、トレンチ構造の絶縁ゲートを有する各種
の絶縁ゲート型半導体装置に適用可能である。
【００５８】また、トレンチ構造の絶縁ゲートを有する
絶縁ゲート型半導体装置に限らず、プレーナ構造の絶縁
ゲートを有する各種の絶縁ゲート型半導体装置にも適用
できる。
絶縁ゲート型半導体装置に限らず、プレーナ構造の絶縁
ゲートを有する各種の絶縁ゲート型半導体装置にも適用
できる。
【００５９】特に、プレーナ構造の絶縁ゲートを有する
各種の絶縁ゲート型半導体装置に適用した場合において
は、シリコン基板の厚さを減少させるのに極めて有効で
ある。
各種の絶縁ゲート型半導体装置に適用した場合において
は、シリコン基板の厚さを減少させるのに極めて有効で
ある。
【００６０】また、トレンチゲートのストライプ方向の
長さや本数、素子領域の大きさや形状または個数、さら
には、ペレットの大きさや個数などに関しては、何ら一
切の制限を受けるものではない。
長さや本数、素子領域の大きさや形状または個数、さら
には、ペレットの大きさや個数などに関しては、何ら一
切の制限を受けるものではない。
【００６１】さらに、ゲート電極材料として、ポリシリ
コンを例にとって説明したが、たとえば、メタル電極や
メタルシリサイド電極などの場合にも極めて有効であ
る。その他、この発明の要旨を変えない範囲において、
種々変形実施可能なことは勿論である。
コンを例にとって説明したが、たとえば、メタル電極や
メタルシリサイド電極などの場合にも極めて有効であ
る。その他、この発明の要旨を変えない範囲において、
種々変形実施可能なことは勿論である。
【００６２】
【発明の効果】以上、詳述したようにこの発明によれ
ば、一方向にのみ応力が集中するのを緩和でき、リーク
電流の発生や結晶欠陥の発生を防止することが可能な半
導体装置を提供できる。
ば、一方向にのみ応力が集中するのを緩和でき、リーク
電流の発生や結晶欠陥の発生を防止することが可能な半
導体装置を提供できる。
【００６３】また、この発明によれば、一方向にのみ応
力が集中するのを緩和でき、ウェーハに大きな反りが生
じるのを防止することが可能な半導体装置の製造方法を
提供できる。
力が集中するのを緩和でき、ウェーハに大きな反りが生
じるのを防止することが可能な半導体装置の製造方法を
提供できる。
【図１】この発明の実施の第一の形態にかかる絶縁ゲー
ト型半導体装置の構成を、ストライプ状のトレンチゲー
トを有するＩＧＢＴを例に示す概略平面図。
ト型半導体装置の構成を、ストライプ状のトレンチゲー
トを有するＩＧＢＴを例に示す概略平面図。
【図２】この発明の実施の第二の形態にかかる絶縁ゲー
ト型半導体装置の構成を、ストライプ状のトレンチゲー
トを有するＩＧＢＴを例に示す概略平面図。
ト型半導体装置の構成を、ストライプ状のトレンチゲー
トを有するＩＧＢＴを例に示す概略平面図。
【図３】この発明の実施の第三の形態にかかる絶縁ゲー
ト型半導体装置の構成を、ストライプ状のトレンチゲー
トを有するＩＧＢＴを例に示す概略平面図。
ト型半導体装置の構成を、ストライプ状のトレンチゲー
トを有するＩＧＢＴを例に示す概略平面図。
【図４】この発明の実施の第四の形態にかかる絶縁ゲー
ト型半導体装置の構成を、閉ループ状のトレンチゲート
を有するＩＧＢＴを例に示す概略平面図。
ト型半導体装置の構成を、閉ループ状のトレンチゲート
を有するＩＧＢＴを例に示す概略平面図。
【図５】この発明の実施の他の形態にかかる、絶縁ゲー
ト型半導体装置の製造方法の概略を説明するために示す
ウェーハの平面図。
ト型半導体装置の製造方法の概略を説明するために示す
ウェーハの平面図。
【図６】従来技術とその問題点を説明するために示す、
ストライプ状のトレンチゲートを有するＩＧＢＴの要部
の概略断面図。
ストライプ状のトレンチゲートを有するＩＧＢＴの要部
の概略断面図。
【図７】同じく、従来のストライプ状のトレンチゲート
を有するＩＧＢＴの全体構成を示す概略平面図。
を有するＩＧＢＴの全体構成を示す概略平面図。
【図８】同じく、従来の絶縁ゲート型半導体装置の製造
方法の概略を説明するために示すウェーハの平面図。
方法の概略を説明するために示すウェーハの平面図。
１０…ＩＧＢＴ（実施の第一の形態） １０´…ＩＧＢＴ（実施の第二の形態） １０''…ＩＧＢＴ（実施の第三の形態） １０''' …ＩＧＢＴ（実施の第四の形態） １１…終端領域 １２…ゲートパッド領域 １３，１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，２
１，２２，２３…素子領域 １４…配線領域 １５…トレンチゲート（ストライプ状） １５´…トレンチゲート（閉ループ状） ３０…ウェーハ ３１…ＩＧＢＴペレット
１，２２，２３…素子領域 １４…配線領域 １５…トレンチゲート（ストライプ状） １５´…トレンチゲート（閉ループ状） ３０…ウェーハ ３１…ＩＧＢＴペレット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土谷 政信 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内
Claims (10)
- 【請求項１】 同一基板上に、複数のゲート電極が互い
に平行になるように設けられた半導体装置であって、 前記基板と前記ゲート電極との間に働く応力が、前記基
板内において略平均化するように、前記ゲート電極を形
成するようにしたことを特徴とする半導体装置。 - 【請求項２】 前記ゲート電極は、トレンチ型の絶縁ゲ
ートであることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 前記ゲート電極は、プレーナ型の絶縁ゲ
ートであることを特徴とする請求項１に記載の半導体装
置。 - 【請求項４】 前記ゲート電極は、ストライプ状の絶縁
ゲートであることを特徴とする請求項２または請求項３
のいずれかに記載の半導体装置。 - 【請求項５】 前記ゲート電極は、上下左右に隣接する
素子領域間で互いの向きが直交するように形成されてい
ることを特徴とする請求項４に記載の半導体装置。 - 【請求項６】 前記ゲート電極は、いくつかの素子領域
ごとに互いの向きが直交するように形成されていること
を特徴とする請求項４に記載の半導体装置。 - 【請求項７】 複数のゲート電極が平行に設けられた複
数の素子領域を、同一基板上に、前記ゲート電極の向き
が互いに直交するように配置してなることを特徴とする
半導体装置。 - 【請求項８】 半導体基板と、 この半導体基板上の終端領域内に設けられたゲートパッ
ド領域と、 このゲートパッド領域からの配線を引き回すための、前
記終端領域内に設けられた配線領域と、 この配線領域により分割され、かつ、それぞれ平行に設
けられた各ゲート電極の向きが互いに直交するようにし
て前記終端領域内に配置された、複数の素子領域とを具
備したことを特徴とする半導体装置。 - 【請求項９】 半導体基板上に複数のゲート電極が設け
られた、複数の半導体装置を、同一ウェーハ上に形成す
る方法であって、 前記基板と前記ゲート電極との間に働く応力が、前記ウ
ェーハ内において略平均化するように、前記半導体装置
を形成するようにしたことを特徴とする半導体装置の製
造方法。 - 【請求項１０】 複数のゲート電極が同一方向に設けら
れた複数の半導体装置を、同一ウェーハ上に、前記ゲー
ト電極の向きが互いに直交するように形成するようにし
たことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02986598A JP3410949B2 (ja) | 1998-02-12 | 1998-02-12 | 半導体装置 |
| US09/249,296 US6337498B1 (en) | 1998-02-12 | 1999-02-12 | Semiconductor device having directionally balanced gates and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02986598A JP3410949B2 (ja) | 1998-02-12 | 1998-02-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233765A true JPH11233765A (ja) | 1999-08-27 |
| JP3410949B2 JP3410949B2 (ja) | 2003-05-26 |
Family
ID=12287877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02986598A Expired - Fee Related JP3410949B2 (ja) | 1998-02-12 | 1998-02-12 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6337498B1 (ja) |
| JP (1) | JP3410949B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332727A (ja) * | 2000-05-24 | 2001-11-30 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
| JP2003017698A (ja) * | 2001-07-04 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008004772A (ja) * | 2006-06-22 | 2008-01-10 | Denso Corp | 半導体装置および半導体ウエハ |
| JP2008205439A (ja) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | チェッカーボード型高電圧垂直トランジスタレイアウト |
| JP2008205482A (ja) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | 高電圧垂直トランジスタで集積された検知トランジスタ |
| JP2008205484A (ja) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | 格子状レイアウトを有するトランジスタのゲート金属ルーティング |
| JP2008205461A (ja) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | 高電圧垂直トランジスタのためのセグメントピラーレイアウト |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
| JP2019145613A (ja) * | 2018-02-19 | 2019-08-29 | 富士電機株式会社 | 半導体装置 |
| JP2020150200A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社東芝 | 半導体装置 |
| WO2022201903A1 (ja) * | 2021-03-22 | 2022-09-29 | ローム株式会社 | 半導体装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4166627B2 (ja) * | 2003-05-30 | 2008-10-15 | 株式会社デンソー | 半導体装置 |
| JP4536366B2 (ja) * | 2003-12-22 | 2010-09-01 | 株式会社豊田中央研究所 | 半導体装置とその設計支援用プログラム |
| JP2006196545A (ja) * | 2005-01-11 | 2006-07-27 | Toshiba Corp | 半導体装置の製造方法 |
| US7943990B2 (en) * | 2005-08-17 | 2011-05-17 | International Rectifier Corporation | Power semiconductor device with interconnected gate trenches |
| US20070181927A1 (en) * | 2006-02-03 | 2007-08-09 | Yedinak Joseph A | Charge balance insulated gate bipolar transistor |
| US7595523B2 (en) | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
| CN102315253A (zh) * | 2010-06-30 | 2012-01-11 | 力士科技股份有限公司 | 一种半导体功率器件的布局设计 |
| ITMI20122226A1 (it) * | 2012-12-21 | 2014-06-22 | St Microelectronics Srl | Realizzazione di dispositivi elettronici in un wafer in materiale semiconduttore con trincee aventi direzioni diverse |
| JP2015204375A (ja) * | 2014-04-14 | 2015-11-16 | 株式会社ジェイテクト | 半導体装置 |
| JP2015204374A (ja) * | 2014-04-14 | 2015-11-16 | 株式会社ジェイテクト | 半導体装置 |
| CN105742179B (zh) * | 2014-12-09 | 2019-01-11 | 深圳芯能半导体技术有限公司 | 一种igbt器件的制备方法 |
| JP7231427B2 (ja) | 2019-02-08 | 2023-03-01 | 株式会社東芝 | 半導体装置 |
| US11018250B2 (en) | 2019-05-06 | 2021-05-25 | Infineon Technologies Ag | Semiconductor device with multi-branch gate contact structure |
| GB2586158B (en) * | 2019-08-08 | 2022-04-13 | Mqsemi Ag | Semiconductor device and method for producing same |
| US11322612B2 (en) | 2019-09-17 | 2022-05-03 | Kabushiki Kaisha Toshiba | Semiconductor device with region of varying thickness |
| GB2587646B (en) * | 2019-10-03 | 2022-08-03 | Mqsemi Ag | Semiconductor device with dual trench structure |
| EP3855493A1 (en) | 2020-01-21 | 2021-07-28 | Murata Manufacturing Co., Ltd. | Methods of manufacturing ic devices on wafers, associated wafers and reticles |
| DE102022105886A1 (de) | 2022-03-14 | 2023-09-14 | Infineon Technologies Ag | Halbleitervorrichtung mit makrozellen |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831606B2 (ja) * | 1989-11-17 | 1996-03-27 | 株式会社東芝 | 大電力用半導体装置 |
| EP0466463A1 (en) * | 1990-07-10 | 1992-01-15 | Kawasaki Steel Corporation | Basic cell and arrangement structure thereof |
| JP2948985B2 (ja) * | 1992-06-12 | 1999-09-13 | 三菱電機株式会社 | 半導体装置 |
| JP3410829B2 (ja) * | 1994-09-16 | 2003-05-26 | 株式会社東芝 | Ｍｏｓゲート型半導体装置 |
| US5460987A (en) * | 1994-12-27 | 1995-10-24 | United Microelectronics Corporation | Method of making field effect transistor structure of a diving channel device |
| KR100200485B1 (ko) * | 1996-08-08 | 1999-06-15 | 윤종용 | 모스 트랜지스터 및 그 제조방법 |
| JPH10132871A (ja) * | 1996-10-29 | 1998-05-22 | Toshiba Corp | 半導体装置 |
| JP2964969B2 (ja) * | 1996-12-20 | 1999-10-18 | 日本電気株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US5986304A (en) * | 1997-01-13 | 1999-11-16 | Megamos Corporation | Punch-through prevention in trenched DMOS with poly-silicon layer covering trench corners |
| JPH11135512A (ja) * | 1997-10-31 | 1999-05-21 | Mitsubishi Electric Corp | 電力用半導体装置及びその製造方法 |
-
1998
- 1998-02-12 JP JP02986598A patent/JP3410949B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-12 US US09/249,296 patent/US6337498B1/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332727A (ja) * | 2000-05-24 | 2001-11-30 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
| JP2003017698A (ja) * | 2001-07-04 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008004772A (ja) * | 2006-06-22 | 2008-01-10 | Denso Corp | 半導体装置および半導体ウエハ |
| JP2008205439A (ja) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | チェッカーボード型高電圧垂直トランジスタレイアウト |
| JP2008205482A (ja) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | 高電圧垂直トランジスタで集積された検知トランジスタ |
| JP2008205484A (ja) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | 格子状レイアウトを有するトランジスタのゲート金属ルーティング |
| JP2008205461A (ja) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | 高電圧垂直トランジスタのためのセグメントピラーレイアウト |
| JP2013080983A (ja) * | 2007-02-16 | 2013-05-02 | Power Integrations Inc | 高電圧垂直トランジスタのためのセグメントピラーレイアウト |
| JP2013080976A (ja) * | 2007-02-16 | 2013-05-02 | Power Integrations Inc | 格子状レイアウトを有するトランジスタのゲート金属ルーティング |
| JP2013175778A (ja) * | 2007-02-16 | 2013-09-05 | Power Integrations Inc | チェッカーボード型高電圧垂直トランジスタレイアウト |
| US8552493B2 (en) | 2007-02-16 | 2013-10-08 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
| JP2019145613A (ja) * | 2018-02-19 | 2019-08-29 | 富士電機株式会社 | 半導体装置 |
| JP2020150200A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社東芝 | 半導体装置 |
| WO2022201903A1 (ja) * | 2021-03-22 | 2022-09-29 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6337498B1 (en) | 2002-01-08 |
| JP3410949B2 (ja) | 2003-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11233765A (ja) | 半導体装置および半導体装置の製造方法 | |
| US11881484B2 (en) | Semiconductor integrated circuit device | |
| JP3299283B2 (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
| JP7091693B2 (ja) | 半導体装置 | |
| US10818784B2 (en) | Semiconductor device and method for manufacturing the same | |
| AU2014294820B2 (en) | Mos-bipolar device | |
| JP2002141507A (ja) | 半導体装置とその製造方法 | |
| JPS643347B2 (ja) | ||
| JP2877408B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH04152536A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| US11769823B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US3643139A (en) | Integrated circuit having four mosfet devices arranged in a circle surrounding a guard diffusion | |
| JP3935343B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JP7486399B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH01238174A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP3381490B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP7351419B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11266010A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JPH10229194A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| WO2020189053A1 (ja) | 半導体装置 | |
| JP3846395B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP2022138963A (ja) | 半導体装置 | |
| KR100270475B1 (ko) | 절전 게이트형 바이폴라 트랜지스터 및 그의 제조방법 | |
| JP2746349B2 (ja) | 静電誘導半導体装置およびその製造方法 | |
| JPH10233500A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |