JPH11195732A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11195732A JPH11195732A JP108298A JP108298A JPH11195732A JP H11195732 A JPH11195732 A JP H11195732A JP 108298 A JP108298 A JP 108298A JP 108298 A JP108298 A JP 108298A JP H11195732 A JPH11195732 A JP H11195732A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- semiconductor chip
- conductor
- microstrip
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 インピーダンス不整合による反射損失の増大
することを防止し、寄生発振を防止する。 【解決手段】 高周波半導体チップ１は一方の面の高周
波伝送線路Ｌ７ａ，Ｌ７ｂと他方の面の接地導体５を備
え、半導体パッケージ８は一方の面の接地導体９と他方
の面の高周波伝送線路Ｌ１３ａ，Ｌ１３ｂを備える。半
導体装置は高周波半導体チップ１を半導体パッケージ８
上に搭載してなり、スロット４ａ，１０ａ及び４ｂ，１
０ｂはそれぞれ互いに対向しかつ高周波伝送線路Ｌ７
ａ，Ｌ１３ａ及びＬ７ｂ，Ｌ１３ｂに対向するように接
地導体５，９に形成され、高周波伝送線路Ｌ７ａとＬ１
３ａとの間で及び高周波伝送線路Ｌ７ｂとＬ１３ｂとの
間で電磁的に結合する。また、スロット４ａ，４ｂの周
辺部に位置する接地導体５上にＮｉ導体１５ａ，１５ｂ
を形成し又はスロット１０ａ，１０ｂの周辺部に位置す
る接地導体９上にＮｉ導体１６ａ，１６ｂを形成する。
することを防止し、寄生発振を防止する。 【解決手段】 高周波半導体チップ１は一方の面の高周
波伝送線路Ｌ７ａ，Ｌ７ｂと他方の面の接地導体５を備
え、半導体パッケージ８は一方の面の接地導体９と他方
の面の高周波伝送線路Ｌ１３ａ，Ｌ１３ｂを備える。半
導体装置は高周波半導体チップ１を半導体パッケージ８
上に搭載してなり、スロット４ａ，１０ａ及び４ｂ，１
０ｂはそれぞれ互いに対向しかつ高周波伝送線路Ｌ７
ａ，Ｌ１３ａ及びＬ７ｂ，Ｌ１３ｂに対向するように接
地導体５，９に形成され、高周波伝送線路Ｌ７ａとＬ１
３ａとの間で及び高周波伝送線路Ｌ７ｂとＬ１３ｂとの
間で電磁的に結合する。また、スロット４ａ，４ｂの周
辺部に位置する接地導体５上にＮｉ導体１５ａ，１５ｂ
を形成し又はスロット１０ａ，１０ｂの周辺部に位置す
る接地導体９上にＮｉ導体１６ａ，１６ｂを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電磁結合型半導体
パッケージ上に高周波半導体チップが搭載されてなり、
例えば、１ＧＨｚ以上のいわゆるマイクロ波帯、準ミリ
波帯、ミリ波帯で使用する半導体装置に関する。
パッケージ上に高周波半導体チップが搭載されてなり、
例えば、１ＧＨｚ以上のいわゆるマイクロ波帯、準ミリ
波帯、ミリ波帯で使用する半導体装置に関する。
【０００２】
【従来の技術】図１２は、従来技術である、電磁結合型
半導体パッケージ１０１ａと高周波半導体チップ１０５
とを備えた半導体装置の構成を示す断面図であり、図１
３は、図１２の電磁結合型半導体パッケージ１０１ａの
表面を示す平面図であり、図１４は、図１２の電磁結合
型半導体パッケージ１０１ａの裏面を示す底面図であ
る。図１２に示すように、電磁結合型半導体パッケージ
１０１ａ上に高周波半導体チップ１０５が搭載される。
半導体パッケージ１０１ａと高周波半導体チップ１０５
とを備えた半導体装置の構成を示す断面図であり、図１
３は、図１２の電磁結合型半導体パッケージ１０１ａの
表面を示す平面図であり、図１４は、図１２の電磁結合
型半導体パッケージ１０１ａの裏面を示す底面図であ
る。図１２に示すように、電磁結合型半導体パッケージ
１０１ａ上に高周波半導体チップ１０５が搭載される。
【０００３】図１３において、電磁結合型半導体パッケ
ージ１０１ａのセラミック層１２２の長手方向の両端付
近にそれぞれマイクロストリップ導体１０２ａ，１０２
ｂが形成され、図１２に示すように、セラミック層１２
２を挟設するマイクロストリップ導体１０２ａ，１０２
ｂと接地導体１０８とによってそれぞれ高周波信号入出
力用伝送線路であるマイクロストリップ線路Ｌ１０２
ａ，Ｌ１０２ｂが構成される。また、図１２に示すよう
に、電磁結合型半導体パッケージ１０１ａの裏面に形成
されたマイクロストリップ線路Ｌ１０６ａ，Ｌ１０６ｂ
と、上記マイクロストリップ線路Ｌ１０２ａ，Ｌ１０２
ｂとを電磁的に結合するために接地導体１０８の一部が
除去された矩形スロット１０３ａ，１０３ｂが、セラミ
ック層１２１とセラミック層１２２との間の中間層であ
る接地導体１０８に、マイクロストリップ導体１０２
ａ，１０２ｂ及びマイクロストリップ線路Ｌ１０６ａ，
Ｌ１０６ｂのマイクロストリップ導体１０６ａ，１０６
ｂと直交しかつ対向するように形成される。ここで、マ
イクロストリップ線路Ｌ１０６ａ，Ｌ１０６ｂは、図１
２に示すように、セラミック層１２１を挟設するマイク
ロストリップ導体１０６ａ，１０６ｂと接地導体１０８
によって構成される。
ージ１０１ａのセラミック層１２２の長手方向の両端付
近にそれぞれマイクロストリップ導体１０２ａ，１０２
ｂが形成され、図１２に示すように、セラミック層１２
２を挟設するマイクロストリップ導体１０２ａ，１０２
ｂと接地導体１０８とによってそれぞれ高周波信号入出
力用伝送線路であるマイクロストリップ線路Ｌ１０２
ａ，Ｌ１０２ｂが構成される。また、図１２に示すよう
に、電磁結合型半導体パッケージ１０１ａの裏面に形成
されたマイクロストリップ線路Ｌ１０６ａ，Ｌ１０６ｂ
と、上記マイクロストリップ線路Ｌ１０２ａ，Ｌ１０２
ｂとを電磁的に結合するために接地導体１０８の一部が
除去された矩形スロット１０３ａ，１０３ｂが、セラミ
ック層１２１とセラミック層１２２との間の中間層であ
る接地導体１０８に、マイクロストリップ導体１０２
ａ，１０２ｂ及びマイクロストリップ線路Ｌ１０６ａ，
Ｌ１０６ｂのマイクロストリップ導体１０６ａ，１０６
ｂと直交しかつ対向するように形成される。ここで、マ
イクロストリップ線路Ｌ１０６ａ，Ｌ１０６ｂは、図１
２に示すように、セラミック層１２１を挟設するマイク
ロストリップ導体１０６ａ，１０６ｂと接地導体１０８
によって構成される。
【０００４】さらに、マイクロストリップ導体１０２ａ
はボンディグワイヤ１１０ａによって高周波半導体チッ
プ１０５の１つの端子に電気的に接続される一方、マイ
クロストリップ導体１０２ｂはボンディグワイヤ１１０
ｂによって高周波半導体チップ１０５の他の端子に電気
的に接続される。ここで、ボンディグワイヤ１１０ａ，
１１０ｂは、例えば、直径２５μｍ程度のＡｕ線にてな
る。なお、１０４は、高周波半導体チップ１０５に直流
バイアス電圧を供給するためのバイアス導体であり、１
１１は接地導体１０８と、セラミック層１２１の裏面の
中央部に形成された接地導体１０７とを接続するための
スルーホール導体である。
はボンディグワイヤ１１０ａによって高周波半導体チッ
プ１０５の１つの端子に電気的に接続される一方、マイ
クロストリップ導体１０２ｂはボンディグワイヤ１１０
ｂによって高周波半導体チップ１０５の他の端子に電気
的に接続される。ここで、ボンディグワイヤ１１０ａ，
１１０ｂは、例えば、直径２５μｍ程度のＡｕ線にてな
る。なお、１０４は、高周波半導体チップ１０５に直流
バイアス電圧を供給するためのバイアス導体であり、１
１１は接地導体１０８と、セラミック層１２１の裏面の
中央部に形成された接地導体１０７とを接続するための
スルーホール導体である。
【０００５】一般に、電磁結合型半導体パッケージ１０
１ａは、アルミナ等のセラミックス材料を用いて、厚膜
形成、積層、同時焼成プロセスを含む公知の方法により
作成される。高周波半導体チップ１０５は、ＡｕＳｎ半
田等の半田材料又は導電性接着材料などを用いて、電磁
結合型半導体パッケージ１０１ａ上にダイボンディング
される。
１ａは、アルミナ等のセラミックス材料を用いて、厚膜
形成、積層、同時焼成プロセスを含む公知の方法により
作成される。高周波半導体チップ１０５は、ＡｕＳｎ半
田等の半田材料又は導電性接着材料などを用いて、電磁
結合型半導体パッケージ１０１ａ上にダイボンディング
される。
【０００６】以上のように構成された従来技術の半導体
装置において、マイクロストリップ線路Ｌ１０６ａは、
矩形スロット１０３ａを介してマイクロストリップ線路
Ｌ１０２ａに電磁的に接続され、さらに、マイクロスト
リップ線路Ｌ１０２ａは、ボンディグワイヤ１１０ａを
介して高周波半導体チップ１０５に電気的に接続され
る。一方、マイクロストリップ線路Ｌ１０６ｂは、矩形
スロット１０３ｂを介してマイクロストリップ線路Ｌ１
０２ｂに電磁的に接続され、さらに、マイクロストリッ
プ線路Ｌ１０２ｂは、ボンディグワイヤ１１０ｂを介し
て高周波半導体チップ１０５に電気的に接続される。従
って、例えば、マイクロストリップ線路Ｌ１０６ａに入
力された高周波信号は、矩形スロット１０３ａ、マイク
ロストリップ線路Ｌ１０２ａ及びボンディグワイヤ１１
０ａを介して高周波半導体チップ１０５に入力され、そ
して、入力された高周波信号は増幅などの処理が行われ
た後、出力される高周波信号は、高周波半導体チップ１
０５から、ボンディグワイヤ１１０ｂ、マイクロストリ
ップ線路Ｌ１０２ｂ及び矩形スロット１０３ｂを介して
マイクロストリップ線路Ｌ１０６ｂに出力される。
装置において、マイクロストリップ線路Ｌ１０６ａは、
矩形スロット１０３ａを介してマイクロストリップ線路
Ｌ１０２ａに電磁的に接続され、さらに、マイクロスト
リップ線路Ｌ１０２ａは、ボンディグワイヤ１１０ａを
介して高周波半導体チップ１０５に電気的に接続され
る。一方、マイクロストリップ線路Ｌ１０６ｂは、矩形
スロット１０３ｂを介してマイクロストリップ線路Ｌ１
０２ｂに電磁的に接続され、さらに、マイクロストリッ
プ線路Ｌ１０２ｂは、ボンディグワイヤ１１０ｂを介し
て高周波半導体チップ１０５に電気的に接続される。従
って、例えば、マイクロストリップ線路Ｌ１０６ａに入
力された高周波信号は、矩形スロット１０３ａ、マイク
ロストリップ線路Ｌ１０２ａ及びボンディグワイヤ１１
０ａを介して高周波半導体チップ１０５に入力され、そ
して、入力された高周波信号は増幅などの処理が行われ
た後、出力される高周波信号は、高周波半導体チップ１
０５から、ボンディグワイヤ１１０ｂ、マイクロストリ
ップ線路Ｌ１０２ｂ及び矩形スロット１０３ｂを介して
マイクロストリップ線路Ｌ１０６ｂに出力される。
【０００７】図１５は、図１２乃至図１４の半導体装置
の高周波伝送特性を示すグラフである。図１５から明ら
かなように、当該半導体装置では、４０ＧＨｚから６０
ＧＨｚまでの帯域で通過損失３ｄＢ以下となっていて、
この帯域で使用が可能である。当該半導体装置の高周波
伝送帯域においては、上述の矩形スロット１０３ａ，１
０３ｂの幅や長さ、又はスタブの長さなどを調整するこ
とにより所望の帯域を得ることができる。
の高周波伝送特性を示すグラフである。図１５から明ら
かなように、当該半導体装置では、４０ＧＨｚから６０
ＧＨｚまでの帯域で通過損失３ｄＢ以下となっていて、
この帯域で使用が可能である。当該半導体装置の高周波
伝送帯域においては、上述の矩形スロット１０３ａ，１
０３ｂの幅や長さ、又はスタブの長さなどを調整するこ
とにより所望の帯域を得ることができる。
【０００８】
【発明が解決しようとする課題】ところで、この従来技
術の電磁結合型半導体パッケージ１０１ａを用いた半導
体装置の場合、高周波半導体チップ１と半導体パッケー
ジ１０１ａとの間の接続はボンディングワイヤ１１０
ａ，１１０ｂを用いているために、ボンディングワイヤ
１１０ａ，１１０ｂのインダクタンス成分が、準ミリ波
やミリ波帯など高周波領域では抵抗成分として動作する
ようになり、高周波伝送信号の損失が増加する。また、
ボンディングワイヤ１１０ａ，１１０ｂでは、高周波信
号伝送線路として、線路インピーダンスが制御できない
ため、高周波半導体チップ１と半導体パッケージ１０１
ａとの間で、高周波伝送線路とのインピーダンス不整合
による反射損失が増加するという問題点があった。ま
た、矩形スロット１０３ａ，１０３ｂの電磁結合部で
は、ある所望の周波数帯域のみ通過し、高周波半導体チ
ップ１の出力側ではそれ以外の周波数帯域は全反射とな
って、高周波半導体チップ１側に戻ってくるために、寄
生発振が引き起こされるという問題点があった。
術の電磁結合型半導体パッケージ１０１ａを用いた半導
体装置の場合、高周波半導体チップ１と半導体パッケー
ジ１０１ａとの間の接続はボンディングワイヤ１１０
ａ，１１０ｂを用いているために、ボンディングワイヤ
１１０ａ，１１０ｂのインダクタンス成分が、準ミリ波
やミリ波帯など高周波領域では抵抗成分として動作する
ようになり、高周波伝送信号の損失が増加する。また、
ボンディングワイヤ１１０ａ，１１０ｂでは、高周波信
号伝送線路として、線路インピーダンスが制御できない
ため、高周波半導体チップ１と半導体パッケージ１０１
ａとの間で、高周波伝送線路とのインピーダンス不整合
による反射損失が増加するという問題点があった。ま
た、矩形スロット１０３ａ，１０３ｂの電磁結合部で
は、ある所望の周波数帯域のみ通過し、高周波半導体チ
ップ１の出力側ではそれ以外の周波数帯域は全反射とな
って、高周波半導体チップ１側に戻ってくるために、寄
生発振が引き起こされるという問題点があった。
【０００９】本発明の第１の目的は以上の問題点を解決
し、インピーダンス不整合による反射損失の増大するこ
とを防止することができる半導体装置を提供することに
ある。
し、インピーダンス不整合による反射損失の増大するこ
とを防止することができる半導体装置を提供することに
ある。
【００１０】また、本発明の第２の目的は、さらに上述
の寄生発振を防止することができる半導体装置を提供す
ることにある。
の寄生発振を防止することができる半導体装置を提供す
ることにある。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
は、第１と第２の面を有し、上記第１の面上に形成され
た第１の高周波入出力用伝送線路と、上記第２の面上に
形成された第１の接地導体とを備えた高周波半導体チッ
プと、第３と第４の面を有し、上記第３の面に形成され
た第２の接地導体と、上記第４の面に形成された第２の
高周波入出力用伝送線路とを備えた半導体パッケージと
を備え、上記第２の面が上記第３の面に対面するように
上記高周波半導体チップを上記半導体パッケージ上に搭
載してなる半導体装置であって、互いに対向しかつ上記
第１と第２の高周波入出力用伝送線路に対向するように
上記第１と第２の接地導体にそれぞれ形成され、上記第
１の高周波入出力用伝送線路と上記第２の高周波入出力
用伝送線路とを電磁的に結合するための第１と第２のス
ロットを備えたことを特徴とする。
は、第１と第２の面を有し、上記第１の面上に形成され
た第１の高周波入出力用伝送線路と、上記第２の面上に
形成された第１の接地導体とを備えた高周波半導体チッ
プと、第３と第４の面を有し、上記第３の面に形成され
た第２の接地導体と、上記第４の面に形成された第２の
高周波入出力用伝送線路とを備えた半導体パッケージと
を備え、上記第２の面が上記第３の面に対面するように
上記高周波半導体チップを上記半導体パッケージ上に搭
載してなる半導体装置であって、互いに対向しかつ上記
第１と第２の高周波入出力用伝送線路に対向するように
上記第１と第２の接地導体にそれぞれ形成され、上記第
１の高周波入出力用伝送線路と上記第２の高周波入出力
用伝送線路とを電磁的に結合するための第１と第２のス
ロットを備えたことを特徴とする。
【００１２】また、上記半導体装置において、上記第１
のスロットの周辺部に位置する上記第１の接地導体上
に、Ｎｉ導体を形成したことを特徴とする。
のスロットの周辺部に位置する上記第１の接地導体上
に、Ｎｉ導体を形成したことを特徴とする。
【００１３】さらに、上記半導体装置において、上記第
２のスロットの周辺部に位置する上記第２の接地導体上
に、Ｎｉ導体を形成したことを特徴とする。
２のスロットの周辺部に位置する上記第２の接地導体上
に、Ｎｉ導体を形成したことを特徴とする。
【００１４】また、上記半導体装置において、上記第１
の高周波入出力用伝送線路に、上記高周波半導体チップ
を介して伝送すべき周波数成分以外の成分を除去するた
めのフィルタ回路をさらに接続したことを特徴とする。
の高周波入出力用伝送線路に、上記高周波半導体チップ
を介して伝送すべき周波数成分以外の成分を除去するた
めのフィルタ回路をさらに接続したことを特徴とする。
【００１５】さらに、上記半導体装置において、上記第
２の高周波入出力用伝送線路に、上記高周波半導体チッ
プを介して伝送すべき周波数成分以外の成分を除去する
ためのフィルタ回路をさらに接続したことを特徴とす
る。
２の高周波入出力用伝送線路に、上記高周波半導体チッ
プを介して伝送すべき周波数成分以外の成分を除去する
ためのフィルタ回路をさらに接続したことを特徴とす
る。
【００１６】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態について説明する。
る実施の形態について説明する。
【００１７】実施の形態１．図１は、本発明に係る実施
の形態１である、高周波半導体チップ１と電磁結合型半
導体パッケージ８とを備えた半導体装置の構成を示す断
面図であり、図２は、図１の高周波半導体チップ１の裏
面を示す底面図であり、図３は、図１の高周波半導体チ
ップ１におけるＡ−Ａ’線についての断面図であり、図
４は、図１の高周波半導体チップ１の表面を示す平面図
である。
の形態１である、高周波半導体チップ１と電磁結合型半
導体パッケージ８とを備えた半導体装置の構成を示す断
面図であり、図２は、図１の高周波半導体チップ１の裏
面を示す底面図であり、図３は、図１の高周波半導体チ
ップ１におけるＡ−Ａ’線についての断面図であり、図
４は、図１の高周波半導体チップ１の表面を示す平面図
である。
【００１８】この実施の形態に係る半導体装置は、図１
に示すように、１層のセラミック層２３を備えた電磁結
合型半導体パッケージ８上に、高周波半導体チップ１が
搭載してなり、電磁結合型半導体パッケージ８の裏面に
形成されたマイクロストリップ線路Ｌ１３ａ，Ｌ１３ｂ
と、高周波半導体チップ１の表面に形成されたマイクロ
ストリップ線路Ｌ７ａ，Ｌ７ｂとをそれぞれ電磁的に接
続するために、互いに対向する矩形スロット４ａ，１０
ａと、互いに対向する矩形スロット４ｂ，１０ｂとを形
成したことを特徴とする。ここで、矩形スロット４ａ，
４ｂは、電磁結合型半導体パッケージ８の表面に形成さ
れた接地導体９の一部を除去することにより形成される
一方、矩形スロット１０ａ，１０ｂは、電磁結合型半導
体パッケージ８の表面に形成された接地導体５の一部を
除去することにより形成される。さらに、複数のスルー
ホール導体１１は、接地導体９と接地導体１２とを電気
的に接続するために、セラミック層２３を貫通した複数
のスルーホール１１ｈに金属材料を充填することにより
形成される。
に示すように、１層のセラミック層２３を備えた電磁結
合型半導体パッケージ８上に、高周波半導体チップ１が
搭載してなり、電磁結合型半導体パッケージ８の裏面に
形成されたマイクロストリップ線路Ｌ１３ａ，Ｌ１３ｂ
と、高周波半導体チップ１の表面に形成されたマイクロ
ストリップ線路Ｌ７ａ，Ｌ７ｂとをそれぞれ電磁的に接
続するために、互いに対向する矩形スロット４ａ，１０
ａと、互いに対向する矩形スロット４ｂ，１０ｂとを形
成したことを特徴とする。ここで、矩形スロット４ａ，
４ｂは、電磁結合型半導体パッケージ８の表面に形成さ
れた接地導体９の一部を除去することにより形成される
一方、矩形スロット１０ａ，１０ｂは、電磁結合型半導
体パッケージ８の表面に形成された接地導体５の一部を
除去することにより形成される。さらに、複数のスルー
ホール導体１１は、接地導体９と接地導体１２とを電気
的に接続するために、セラミック層２３を貫通した複数
のスルーホール１１ｈに金属材料を充填することにより
形成される。
【００１９】図２及び図３において、高周波半導体チッ
プ１の半導体基板１ａの裏面３の全面に、半導体パッケ
ージ８上に半田付けを行いかつ接地電位を形成するため
に、Ａｕを用いてメッキ法により接地導体５が形成され
た後、高周波半導体チップ１の長手方向の両端付近にそ
れぞれ、接地導体５の一部を除去することにより矩形ス
ロット４ａ，４ｂが形成される。なお、矩形スロット４
ａ，４ｂを有する接地導体５の形成は、例えば、公知の
写真製版技術により、矩形スロット４ａ，４ｂのみの部
分がＡｕなどを形成しないような１回のプロセスにより
行ってもよい。一方、図４において、高周波半導体チッ
プ１の半導体基板１ａの表面２上の中央部に、ＩＣパタ
ーン６が形成され、また、その半導体基板１ａの長手方
向の両端付近にそれぞれ、マイクロストリップ導体７
ａ，７ｂがそれぞれ、矩形スロット４ａ，４ｂと直交す
るようにかつＩＣパターン６の各端子に電気的に接続さ
れるように形成される。
プ１の半導体基板１ａの裏面３の全面に、半導体パッケ
ージ８上に半田付けを行いかつ接地電位を形成するため
に、Ａｕを用いてメッキ法により接地導体５が形成され
た後、高周波半導体チップ１の長手方向の両端付近にそ
れぞれ、接地導体５の一部を除去することにより矩形ス
ロット４ａ，４ｂが形成される。なお、矩形スロット４
ａ，４ｂを有する接地導体５の形成は、例えば、公知の
写真製版技術により、矩形スロット４ａ，４ｂのみの部
分がＡｕなどを形成しないような１回のプロセスにより
行ってもよい。一方、図４において、高周波半導体チッ
プ１の半導体基板１ａの表面２上の中央部に、ＩＣパタ
ーン６が形成され、また、その半導体基板１ａの長手方
向の両端付近にそれぞれ、マイクロストリップ導体７
ａ，７ｂがそれぞれ、矩形スロット４ａ，４ｂと直交す
るようにかつＩＣパターン６の各端子に電気的に接続さ
れるように形成される。
【００２０】図５は、図１の電磁結合型半導体パッケー
ジ８の表面を示す平面図である。図５において、電磁結
合型半導体パッケージ８のセラミック層２３は、アルミ
ナ等のセラミックス材料を用いて、厚膜形成、焼成プロ
セスを含む公知の方法により作成される。セラミック層
２３の表面の概略中央部に、高周波半導体チップ１を半
田を用いてボンディングするための接地導体９が形成さ
れた後、高周波半導体チップ１を、接地導体５の面が接
地導体９の面に対面して接触するように電磁結合型半導
体パッケージ８上に搭載したときに矩形スロット１０
ａ，１０ｂがそれぞれ矩形スロット４ａ，４ｂと対向す
るように、接地導体９の一部を除去することにより矩形
スロット１０ａ，１０ｂが形成される。なお、矩形スロ
ット１０ａ，１０ｂを有する接地導体９の形成は、例え
ば、公知の写真製版技術により、矩形スロット１０ａ，
１０ｂのみの部分がＡｕなどを形成しないような１回の
プロセスにより行ってもよい。なお、１８は、高周波半
導体チップ１に対して直流バイアス電圧を供給するため
のバイアス導体であり、フィールドスルー型線路を形成
している。
ジ８の表面を示す平面図である。図５において、電磁結
合型半導体パッケージ８のセラミック層２３は、アルミ
ナ等のセラミックス材料を用いて、厚膜形成、焼成プロ
セスを含む公知の方法により作成される。セラミック層
２３の表面の概略中央部に、高周波半導体チップ１を半
田を用いてボンディングするための接地導体９が形成さ
れた後、高周波半導体チップ１を、接地導体５の面が接
地導体９の面に対面して接触するように電磁結合型半導
体パッケージ８上に搭載したときに矩形スロット１０
ａ，１０ｂがそれぞれ矩形スロット４ａ，４ｂと対向す
るように、接地導体９の一部を除去することにより矩形
スロット１０ａ，１０ｂが形成される。なお、矩形スロ
ット１０ａ，１０ｂを有する接地導体９の形成は、例え
ば、公知の写真製版技術により、矩形スロット１０ａ，
１０ｂのみの部分がＡｕなどを形成しないような１回の
プロセスにより行ってもよい。なお、１８は、高周波半
導体チップ１に対して直流バイアス電圧を供給するため
のバイアス導体であり、フィールドスルー型線路を形成
している。
【００２１】図６は、図１の電磁結合型半導体パッケー
ジ８の裏面を示す底面図である。図６において、セラミ
ック層２３の裏面の全面に、接地導体１２が形成された
後、セラミック層２３の長手方向の両端付近にそれぞ
れ、接地導体１２の一部を除去することにより、アイソ
レーション部１４ａ，１４ｂが形成される。ここで、ア
イソレーション部１４ａ，１４ｂの各略中央部はそれぞ
れ矩形スロット１０ａ，１０ｂに対向する。なお、アイ
ソレーション部１４ａ，１４ｂを有する接地導体１２の
形成は、例えば、公知の写真製版技術により、アイソレ
ーション部１４ａ，１４ｂのみの部分が導体を形成しな
いような１回のプロセスにより行ってもよい。そして、
アイソレーション部１４ａ，１４ｂの端部にそれぞれ、
矩形スロット１０ａ，１０ｂと直交するように、マイク
ロストリップ導体１３ａ，１３ｂが形成される。
ジ８の裏面を示す底面図である。図６において、セラミ
ック層２３の裏面の全面に、接地導体１２が形成された
後、セラミック層２３の長手方向の両端付近にそれぞ
れ、接地導体１２の一部を除去することにより、アイソ
レーション部１４ａ，１４ｂが形成される。ここで、ア
イソレーション部１４ａ，１４ｂの各略中央部はそれぞ
れ矩形スロット１０ａ，１０ｂに対向する。なお、アイ
ソレーション部１４ａ，１４ｂを有する接地導体１２の
形成は、例えば、公知の写真製版技術により、アイソレ
ーション部１４ａ，１４ｂのみの部分が導体を形成しな
いような１回のプロセスにより行ってもよい。そして、
アイソレーション部１４ａ，１４ｂの端部にそれぞれ、
矩形スロット１０ａ，１０ｂと直交するように、マイク
ロストリップ導体１３ａ，１３ｂが形成される。
【００２２】図１から明らかなように、電磁結合型半導
体パッケージ８のセラミック層２３を挟設するマイクロ
ストリップ導体１３ａと接地導体９とにより、マイクロ
ストリップ線路Ｌ１３ａを構成する一方、セラミック層
２３を挟設するマイクロストリップ導体１３ｂと接地導
体９とにより、マイクロストリップ線路Ｌ１３ｂを構成
する。また、高周波半導体チップ１の半導体基板１ａを
挟設するマイクロストリップ導体７ａと接地導体５とに
より、マイクロストリップ線路Ｌ７ａを構成する一方、
半導体基板１ａを挟設するマイクロストリップ導体７ｂ
と接地導体５とにより、マイクロストリップ線路Ｌ７ｂ
を構成する。これらのマイクロストリップ線路Ｌ１３
ａ，Ｌ１３ｂ，Ｌ７ａ，Ｌ７ｂは、高周波半導体チップ
１のＩＣパターン６の回路に入出力する高周波信号を伝
送するための高周波伝送線路である。
体パッケージ８のセラミック層２３を挟設するマイクロ
ストリップ導体１３ａと接地導体９とにより、マイクロ
ストリップ線路Ｌ１３ａを構成する一方、セラミック層
２３を挟設するマイクロストリップ導体１３ｂと接地導
体９とにより、マイクロストリップ線路Ｌ１３ｂを構成
する。また、高周波半導体チップ１の半導体基板１ａを
挟設するマイクロストリップ導体７ａと接地導体５とに
より、マイクロストリップ線路Ｌ７ａを構成する一方、
半導体基板１ａを挟設するマイクロストリップ導体７ｂ
と接地導体５とにより、マイクロストリップ線路Ｌ７ｂ
を構成する。これらのマイクロストリップ線路Ｌ１３
ａ，Ｌ１３ｂ，Ｌ７ａ，Ｌ７ｂは、高周波半導体チップ
１のＩＣパターン６の回路に入出力する高周波信号を伝
送するための高周波伝送線路である。
【００２３】本実施の形態においては、好ましくは、矩
形スロット４ａ，１０ａ，４ｂ，１０ｂは互いに同一の
大きさの矩形形状を有し、高周波半導体チップ１を電磁
結合型半導体パッケージ８上に搭載したときに、矩形ス
ロット４ａが矩形スロット１０ａに実質的に完全に対向
するように、すなわち、各矩形スロット４ａ，１０ａの
長手方向が平行となりそれらの位置が一致するように矩
形スロット４ａ，１０ａが形成され、また、矩形スロッ
ト４ｂが矩形スロット１０ｂに実質的に完全に対向する
ように、すなわち、各矩形スロット４ｂ，１０ｂの長手
方向が平行となりそれらの位置が一致するように矩形ス
ロット４ｂ，１０ｂが形成される。ここで、矩形スロッ
ト４ａ，１０ａ，４ｂ，１０ｂの矩形形状の大きさは、
公知の方法により、マイクロストリップ線路Ｌ１３ａと
マイクロストリップ線路Ｌ７ａとが互いにインピーダン
ス整合するように設定され、かつマイクロストリップ線
路Ｌ１３ｂとマイクロストリップ線路Ｌ７ｂとが互いに
インピーダンス整合するように設定される。
形スロット４ａ，１０ａ，４ｂ，１０ｂは互いに同一の
大きさの矩形形状を有し、高周波半導体チップ１を電磁
結合型半導体パッケージ８上に搭載したときに、矩形ス
ロット４ａが矩形スロット１０ａに実質的に完全に対向
するように、すなわち、各矩形スロット４ａ，１０ａの
長手方向が平行となりそれらの位置が一致するように矩
形スロット４ａ，１０ａが形成され、また、矩形スロッ
ト４ｂが矩形スロット１０ｂに実質的に完全に対向する
ように、すなわち、各矩形スロット４ｂ，１０ｂの長手
方向が平行となりそれらの位置が一致するように矩形ス
ロット４ｂ，１０ｂが形成される。ここで、矩形スロッ
ト４ａ，１０ａ，４ｂ，１０ｂの矩形形状の大きさは、
公知の方法により、マイクロストリップ線路Ｌ１３ａと
マイクロストリップ線路Ｌ７ａとが互いにインピーダン
ス整合するように設定され、かつマイクロストリップ線
路Ｌ１３ｂとマイクロストリップ線路Ｌ７ｂとが互いに
インピーダンス整合するように設定される。
【００２４】次いで、高周波半導体チップ１を、電磁結
合型半導体パッケージ８上に実装する方法について、図
１を参照して以下に述べる。図１において、互いに対向
する矩形スロット４ａと矩形スロット１０ａとを位置合
わせし、かつ互いに対向する矩形スロット４ｂと矩形ス
ロット１０ｂとを位置合わせした後、ＡｕＳｎにてなる
半田などを用いて高周波半導体チップ１を、電磁結合型
半導体パッケージ８の接地導体９に、ＡｕＳｎの半田を
なじませるため、電磁結合型半導体パッケージ８の長手
方向及びそれに直交する方向に高周波半導体チップ１を
半導体パッケージ８上でこすりながら（以下、この工程
をスクラブ処理という。）、ダイボンディングする。こ
のときのダイボンディングの位置合わせ精度は、市販の
自動ダイボンダを用いれば、±３０μｍないし±５０μ
ｍであり、また、市販のフリップチップボンダを用いれ
ば、±１０μｍ程度であり、問題無しにダイボンディン
グの位置合わせを行うことができる。
合型半導体パッケージ８上に実装する方法について、図
１を参照して以下に述べる。図１において、互いに対向
する矩形スロット４ａと矩形スロット１０ａとを位置合
わせし、かつ互いに対向する矩形スロット４ｂと矩形ス
ロット１０ｂとを位置合わせした後、ＡｕＳｎにてなる
半田などを用いて高周波半導体チップ１を、電磁結合型
半導体パッケージ８の接地導体９に、ＡｕＳｎの半田を
なじませるため、電磁結合型半導体パッケージ８の長手
方向及びそれに直交する方向に高周波半導体チップ１を
半導体パッケージ８上でこすりながら（以下、この工程
をスクラブ処理という。）、ダイボンディングする。こ
のときのダイボンディングの位置合わせ精度は、市販の
自動ダイボンダを用いれば、±３０μｍないし±５０μ
ｍであり、また、市販のフリップチップボンダを用いれ
ば、±１０μｍ程度であり、問題無しにダイボンディン
グの位置合わせを行うことができる。
【００２５】そして、高周波半導体チップ１を電磁結合
型半導体パッケージ８上に搭載した後の半導体装置にお
いては、マイクロストリップ導体１３ａは矩形スロット
１０ａ及び４ａを介してマイクロストリップ導体７ａに
対向しているので、マイクロストリップ線路Ｌ１３ａは
矩形スロット１０ａ及び４ａを介してマイクロストリッ
プ線路Ｌ７ａに電磁的に接続される。一方、マイクロス
トリップ導体１３ｂは矩形スロット１０ｂ及び４ｂを介
してマイクロストリップ導体７ｂに対向しているので、
マイクロストリップ線路Ｌ１３ｂは矩形スロット１０ｂ
及び４ｂを介してマイクロストリップ線路Ｌ７ｂに電磁
的に接続される。従って、例えば、マイクロストリップ
線路Ｌ１３ａに入力された高周波信号は、矩形スロット
１０ａ及び４ａ、並びにマイクロストリップ線路Ｌ７ａ
を介して高周波半導体チップ１のＩＣパターン６に入力
され、そして、入力された高周波信号は増幅などの処理
が行われた後、出力される高周波信号は、ＩＣパターン
６から、マイクロストリップ線路Ｌ７ｂ、並びに矩形ス
ロット４ｂ及び１０ｂを介してマイクロストリップ線路
Ｌ１３ｂに出力される。
型半導体パッケージ８上に搭載した後の半導体装置にお
いては、マイクロストリップ導体１３ａは矩形スロット
１０ａ及び４ａを介してマイクロストリップ導体７ａに
対向しているので、マイクロストリップ線路Ｌ１３ａは
矩形スロット１０ａ及び４ａを介してマイクロストリッ
プ線路Ｌ７ａに電磁的に接続される。一方、マイクロス
トリップ導体１３ｂは矩形スロット１０ｂ及び４ｂを介
してマイクロストリップ導体７ｂに対向しているので、
マイクロストリップ線路Ｌ１３ｂは矩形スロット１０ｂ
及び４ｂを介してマイクロストリップ線路Ｌ７ｂに電磁
的に接続される。従って、例えば、マイクロストリップ
線路Ｌ１３ａに入力された高周波信号は、矩形スロット
１０ａ及び４ａ、並びにマイクロストリップ線路Ｌ７ａ
を介して高周波半導体チップ１のＩＣパターン６に入力
され、そして、入力された高周波信号は増幅などの処理
が行われた後、出力される高周波信号は、ＩＣパターン
６から、マイクロストリップ線路Ｌ７ｂ、並びに矩形ス
ロット４ｂ及び１０ｂを介してマイクロストリップ線路
Ｌ１３ｂに出力される。
【００２６】従来技術では、図１２に示すように、高周
波半導体チップ１と、電磁結合型半導体パッケージ８と
の間の高周波信号の電気的接続をワイヤボンディング１
１０ａ，１１０ｂで行っていたが、本実施の形態１で開
示した方法を用いることにより、高周波信号は、例え
ば、電磁結合型半導体パッケージ８のマイクロストリッ
プ線路Ｌ１３ａから矩形スロット１０ａ及び４ａを介し
て高周波半導体チップ１のマイクロストリップ線路Ｌ７
ａに伝送される一方、高周波半導体チップ１により処理
後の高周波信号は、高周波半導体チップ１のマイクロス
トリップ線路Ｌ７ｂから矩形スロット４ｂ及び１０ｂを
介してマイクロストリップ線路Ｌ１３ｂに伝送される。
従って、ワイヤボンディングでの接続が不要となり、ワ
イヤボンディング部分での高周波特性の性能劣化を解消
できる。それ故、より高い周波数における使用を可能に
することができる。
波半導体チップ１と、電磁結合型半導体パッケージ８と
の間の高周波信号の電気的接続をワイヤボンディング１
１０ａ，１１０ｂで行っていたが、本実施の形態１で開
示した方法を用いることにより、高周波信号は、例え
ば、電磁結合型半導体パッケージ８のマイクロストリッ
プ線路Ｌ１３ａから矩形スロット１０ａ及び４ａを介し
て高周波半導体チップ１のマイクロストリップ線路Ｌ７
ａに伝送される一方、高周波半導体チップ１により処理
後の高周波信号は、高周波半導体チップ１のマイクロス
トリップ線路Ｌ７ｂから矩形スロット４ｂ及び１０ｂを
介してマイクロストリップ線路Ｌ１３ｂに伝送される。
従って、ワイヤボンディングでの接続が不要となり、ワ
イヤボンディング部分での高周波特性の性能劣化を解消
できる。それ故、より高い周波数における使用を可能に
することができる。
【００２７】実施の形態２．図７は、本発明に係る実施
の形態２である高周波半導体チップ１の裏面を示す底面
図である。本実施の形態２は、実施の形態１において、
高周波信号を伝送するための矩形スロット４ａ，４ｂの
周辺部に位置する接地導体５上にそれぞれ、さらに写真
製版技術により幅数十μｍから数百μｍを有するＮｉ導
体１５ａ，１５ｂを形成したことを特徴とする。Ｎｉは
非常に酸化されやすいため、Ｎｉ導体１５ａ，１５ｂ
は、ＡｕＳｎ半田材料となじみにくい。従って、高周波
半導体チップ１を電磁結合型半導体パッケージ８の接地
導体９上にダイボンディングするとき、矩形スロット４
ａ，４ｂに、ダイボンディング時のスクラブ処理による
半田ブリッジが形成されるのを防止することができ、こ
れによって、高周波信号の周波数特性の劣化を防止でき
る。
の形態２である高周波半導体チップ１の裏面を示す底面
図である。本実施の形態２は、実施の形態１において、
高周波信号を伝送するための矩形スロット４ａ，４ｂの
周辺部に位置する接地導体５上にそれぞれ、さらに写真
製版技術により幅数十μｍから数百μｍを有するＮｉ導
体１５ａ，１５ｂを形成したことを特徴とする。Ｎｉは
非常に酸化されやすいため、Ｎｉ導体１５ａ，１５ｂ
は、ＡｕＳｎ半田材料となじみにくい。従って、高周波
半導体チップ１を電磁結合型半導体パッケージ８の接地
導体９上にダイボンディングするとき、矩形スロット４
ａ，４ｂに、ダイボンディング時のスクラブ処理による
半田ブリッジが形成されるのを防止することができ、こ
れによって、高周波信号の周波数特性の劣化を防止でき
る。
【００２８】なお、上記実施の形態２では、ＡｕＳｎ半
田ブリッジの防止のために、Ｎｉを用いたが、Ｍｏ、Ａ
ｌなどの金属を用いてもよい。
田ブリッジの防止のために、Ｎｉを用いたが、Ｍｏ、Ａ
ｌなどの金属を用いてもよい。
【００２９】実施の形態３．図８は、本発明に係る実施
の形態３である電磁結合型半導体パッケージ８の表面を
示す平面図である。本実施の形態３は、実施の形態１に
おいて、高周波信号を伝送するための矩形スロット１０
ａ，１０ｂの周辺部に位置する接地導体９上にそれぞ
れ、さらに写真製版技術により幅数十μｍから数百μｍ
を有するＮｉ導体１６ａ，１６ｂを形成したことを特徴
とする。Ｎｉは非常に酸化されやすいため、Ｎｉ導体１
６ａ，１６ｂは、ＡｕＳｎ半田材料となじみにくい。従
って、高周波半導体チップ１を電磁結合型半導体パッケ
ージ８の接地導体９上にダイボンディングするとき、矩
形スロット１０ａ，１０ｂに、ダイボンディング時のス
クラブ処理による半田ブリッジが形成されるのを防止す
ることができ、これによって、高周波信号の周波数特性
の劣化を防止できる。
の形態３である電磁結合型半導体パッケージ８の表面を
示す平面図である。本実施の形態３は、実施の形態１に
おいて、高周波信号を伝送するための矩形スロット１０
ａ，１０ｂの周辺部に位置する接地導体９上にそれぞ
れ、さらに写真製版技術により幅数十μｍから数百μｍ
を有するＮｉ導体１６ａ，１６ｂを形成したことを特徴
とする。Ｎｉは非常に酸化されやすいため、Ｎｉ導体１
６ａ，１６ｂは、ＡｕＳｎ半田材料となじみにくい。従
って、高周波半導体チップ１を電磁結合型半導体パッケ
ージ８の接地導体９上にダイボンディングするとき、矩
形スロット１０ａ，１０ｂに、ダイボンディング時のス
クラブ処理による半田ブリッジが形成されるのを防止す
ることができ、これによって、高周波信号の周波数特性
の劣化を防止できる。
【００３０】なお、上記実施の形態３では、ＡｕＳｎ半
田ブリッジの防止のために、Ｎｉを用いたが、本発明は
これに限らず、Ｍｏ、Ａｌなどの酸化されやすい金属を
用いてもよい。
田ブリッジの防止のために、Ｎｉを用いたが、本発明は
これに限らず、Ｍｏ、Ａｌなどの酸化されやすい金属を
用いてもよい。
【００３１】実施の形態４．図９は、本発明に係る実施
の形態４である高周波半導体チップ１の表面を示す平面
図である。本実施の形態４の高周波半導体チップ１は、
図９に示すように、高周波信号を出力するためのマイク
ロストリップ線路Ｌ７ｂのマイクロストリップ導体７ｂ
に、電磁結合方式による高周波信号の伝送帯域以外の周
波数成分、特に低周波成分を通過させて接地するための
低域通過フィルタを備えたフィルタ回路１７を接続した
ことを特徴としている。当該フィルタ回路１７は、例え
ば、マイクロストリップ導体７ｂから低域通過させたい
所望周波数の１／４波長の長さのマイクロストリップ導
体１７ａで引き出され、そのマイクロストリップ導体１
７ａの端部をキャパシタと抵抗の並列回路を介して接地
導体５（図１参照。）に接続することにより構成され
る。もしくは、当該フィルタ回路１７は、例えば、マイ
クロストリップ導体７ｂから低域通過させたい所望周波
数の１／４波長の長さのマイクロストリップ導体１７ａ
で引き出され、そのマイクロストリップ導体１７ａの端
部に抵抗を介してラジアルスタブを接続することにより
構成してもよい。上記マイクロストリップ導体１７ａ及
びフィルタ回路１７のパターニングは通常のＩＣ形成技
術で形成することができる。
の形態４である高周波半導体チップ１の表面を示す平面
図である。本実施の形態４の高周波半導体チップ１は、
図９に示すように、高周波信号を出力するためのマイク
ロストリップ線路Ｌ７ｂのマイクロストリップ導体７ｂ
に、電磁結合方式による高周波信号の伝送帯域以外の周
波数成分、特に低周波成分を通過させて接地するための
低域通過フィルタを備えたフィルタ回路１７を接続した
ことを特徴としている。当該フィルタ回路１７は、例え
ば、マイクロストリップ導体７ｂから低域通過させたい
所望周波数の１／４波長の長さのマイクロストリップ導
体１７ａで引き出され、そのマイクロストリップ導体１
７ａの端部をキャパシタと抵抗の並列回路を介して接地
導体５（図１参照。）に接続することにより構成され
る。もしくは、当該フィルタ回路１７は、例えば、マイ
クロストリップ導体７ｂから低域通過させたい所望周波
数の１／４波長の長さのマイクロストリップ導体１７ａ
で引き出され、そのマイクロストリップ導体１７ａの端
部に抵抗を介してラジアルスタブを接続することにより
構成してもよい。上記マイクロストリップ導体１７ａ及
びフィルタ回路１７のパターニングは通常のＩＣ形成技
術で形成することができる。
【００３２】以上説明したように、高周波信号の出力線
路部に電磁結合方式による高周波信号の伝送帯域以外の
周波数成分、特に低周波成分を通過させるフィルタ回路
１７を設け、フィルタ回路１７で高周波信号の伝送帯域
以外の周波数成分を吸収させることにより、電磁結合方
式による高周波信号の伝送帯域以外の周波数成分が全反
射となって高周波半導体チップ１側に戻ってきて引き起
こす寄生発振を防止することができる。
路部に電磁結合方式による高周波信号の伝送帯域以外の
周波数成分、特に低周波成分を通過させるフィルタ回路
１７を設け、フィルタ回路１７で高周波信号の伝送帯域
以外の周波数成分を吸収させることにより、電磁結合方
式による高周波信号の伝送帯域以外の周波数成分が全反
射となって高周波半導体チップ１側に戻ってきて引き起
こす寄生発振を防止することができる。
【００３３】以上の実施の形態４においては、高周波信
号の出力側のマイクロストリップ線路Ｌ７ｂにフィルタ
回路１７を設けているが、本発明はこれに限らず、高周
波信号の入力側のマイクロストリップ線路Ｌ７ａにフィ
ルタ回路１７を設けてもよい。
号の出力側のマイクロストリップ線路Ｌ７ｂにフィルタ
回路１７を設けているが、本発明はこれに限らず、高周
波信号の入力側のマイクロストリップ線路Ｌ７ａにフィ
ルタ回路１７を設けてもよい。
【００３４】実施の形態５．図１０は、本発明に係る実
施の形態５である電磁結合型半導体パッケージ１０１の
表面を示す平面図である。本実施の形態５の電磁結合型
半導体パッケージ１０１は、図１０に示すように、図１
３の従来例に比較して、高周波信号を出力するためのマ
イクロストリップ線路Ｌ１０２ｂのマイクロストリップ
導体１０２ｂに、電磁結合方式による高周波信号の伝送
帯域以外の周波数成分、特に低周波成分を通過させて接
地するための低域通過フィルタを備えたフィルタ回路１
７を接続したことを特徴としている。当該フィルタ回路
１７は、例えば、マイクロストリップ導体１０２ｂから
低域通過させたい所望周波数の１／４波長の長さのマイ
クロストリップ導体１７ａで引き出され、そのマイクロ
ストリップ導体１７ａの端部をキャパシタと抵抗の並列
回路を介して接地導体１０８（図１２参照。）に接地す
ることにより構成される。もしくは、当該フィルタ回路
１７は、例えば、マイクロストリップ導体１０２ｂから
低域通過させたい所望周波数の１／４波長の長さのマイ
クロストリップ導体１７ａで引き出され、そのマイクロ
ストリップ導体１７ａの端部に抵抗を介してラジアルス
タブを接続することにより構成してもよい。上記マイク
ロストリップ導体１７ａ及びフィルタ回路１７における
導体及びスタブの形成は、従来のパッケージ製造技術で
作製可能であり、キャパシタ、抵抗などのパターンは薄
膜技術で作製し、電磁結合型半導体パッケージ１０１に
後で付加することで作製可能である。
施の形態５である電磁結合型半導体パッケージ１０１の
表面を示す平面図である。本実施の形態５の電磁結合型
半導体パッケージ１０１は、図１０に示すように、図１
３の従来例に比較して、高周波信号を出力するためのマ
イクロストリップ線路Ｌ１０２ｂのマイクロストリップ
導体１０２ｂに、電磁結合方式による高周波信号の伝送
帯域以外の周波数成分、特に低周波成分を通過させて接
地するための低域通過フィルタを備えたフィルタ回路１
７を接続したことを特徴としている。当該フィルタ回路
１７は、例えば、マイクロストリップ導体１０２ｂから
低域通過させたい所望周波数の１／４波長の長さのマイ
クロストリップ導体１７ａで引き出され、そのマイクロ
ストリップ導体１７ａの端部をキャパシタと抵抗の並列
回路を介して接地導体１０８（図１２参照。）に接地す
ることにより構成される。もしくは、当該フィルタ回路
１７は、例えば、マイクロストリップ導体１０２ｂから
低域通過させたい所望周波数の１／４波長の長さのマイ
クロストリップ導体１７ａで引き出され、そのマイクロ
ストリップ導体１７ａの端部に抵抗を介してラジアルス
タブを接続することにより構成してもよい。上記マイク
ロストリップ導体１７ａ及びフィルタ回路１７における
導体及びスタブの形成は、従来のパッケージ製造技術で
作製可能であり、キャパシタ、抵抗などのパターンは薄
膜技術で作製し、電磁結合型半導体パッケージ１０１に
後で付加することで作製可能である。
【００３５】以上説明したように、高周波信号の出力線
路部に電磁結合方式による高周波信号の伝送帯域以外の
周波数成分、特に低周波成分を通過させるフィルタ回路
１７を設け、フィルタ回路１７で高周波信号の伝送帯域
以外の周波数成分を吸収させることにより、電磁結合方
式による高周波信号の伝送帯域以外の周波数成分が全反
射となって高周波半導体チップ１側に戻ってきて引き起
こす寄生発振を防止することができる。
路部に電磁結合方式による高周波信号の伝送帯域以外の
周波数成分、特に低周波成分を通過させるフィルタ回路
１７を設け、フィルタ回路１７で高周波信号の伝送帯域
以外の周波数成分を吸収させることにより、電磁結合方
式による高周波信号の伝送帯域以外の周波数成分が全反
射となって高周波半導体チップ１側に戻ってきて引き起
こす寄生発振を防止することができる。
【００３６】以上の実施の形態５においては、高周波信
号の出力側のマイクロストリップ線路Ｌ１０２ｂにフィ
ルタ回路１７を設けているが、本発明はこれに限らず、
高周波信号の入力側のマイクロストリップ線路Ｌ１０２
ａにフィルタ回路１７を設けてもよい。
号の出力側のマイクロストリップ線路Ｌ１０２ｂにフィ
ルタ回路１７を設けているが、本発明はこれに限らず、
高周波信号の入力側のマイクロストリップ線路Ｌ１０２
ａにフィルタ回路１７を設けてもよい。
【００３７】以上の実施の形態５においては、従来例の
図１３の電磁結合型半導体パッケージ１０１のマイクロ
ストリップ線路Ｌ１０２ｂに、マイクロストリップ導体
１７ａを介してフィルタ回路１７を接続しているが、本
発明はこれに限らず、図１１の変形例に示すように、図
６に示す実施の形態１の電磁結合型半導体パッケージ８
のアイソレーション部１４ｂに形成された出力側のマイ
クロストリップ線路Ｌ１３ｂに、マイクロストリップ導
体１７ａを介してフィルタ回路１７を接続してもよい。
もしくは、図１１に示す変形例の電磁結合型半導体パッ
ケージ８のアイソレーション部１４ａに形成された入力
側のマイクロストリップ線路Ｌ１３ａにマイクロストリ
ップ導体１７ａを介してフィルタ回路１７を接続しても
よい。
図１３の電磁結合型半導体パッケージ１０１のマイクロ
ストリップ線路Ｌ１０２ｂに、マイクロストリップ導体
１７ａを介してフィルタ回路１７を接続しているが、本
発明はこれに限らず、図１１の変形例に示すように、図
６に示す実施の形態１の電磁結合型半導体パッケージ８
のアイソレーション部１４ｂに形成された出力側のマイ
クロストリップ線路Ｌ１３ｂに、マイクロストリップ導
体１７ａを介してフィルタ回路１７を接続してもよい。
もしくは、図１１に示す変形例の電磁結合型半導体パッ
ケージ８のアイソレーション部１４ａに形成された入力
側のマイクロストリップ線路Ｌ１３ａにマイクロストリ
ップ導体１７ａを介してフィルタ回路１７を接続しても
よい。
【００３８】
【発明の効果】以上詳述したように本発明に係る半導体
装置によれば、第１と第２の面を有し、上記第１の面上
に形成された第１の高周波入出力用伝送線路と、上記第
２の面上に形成された第１の接地導体とを備えた高周波
半導体チップと、第３と第４の面を有し、上記第３の面
に形成された第２の接地導体と、上記第４の面に形成さ
れた第２の高周波入出力用伝送線路とを備えた半導体パ
ッケージとを備え、上記第２の面が上記第３の面に対面
するように上記高周波半導体チップを上記半導体パッケ
ージ上に搭載してなる半導体装置であって、互いに対向
しかつ上記第１と第２の高周波入出力用伝送線路に対向
するように上記第１と第２の接地導体にそれぞれ形成さ
れ、上記第１の高周波入出力用伝送線路と上記第２の高
周波入出力用伝送線路とを電磁的に結合するための第１
と第２のスロットを備える。例えば、上記第２の高周波
入出力用伝送線路に入力された高周波信号は、上記第２
のスロット及び上記第１のスロットを介して上記第１の
高周波入出力用伝送線路に入力された後、上記高周波半
導体チップに入力される。従って、従来例のようなワイ
ヤボンディングでの接続が不要となり、ワイヤボンディ
ング部分での高周波特性の性能劣化を解消できる。それ
故、より高い周波数における使用を可能にすることがで
きる。
装置によれば、第１と第２の面を有し、上記第１の面上
に形成された第１の高周波入出力用伝送線路と、上記第
２の面上に形成された第１の接地導体とを備えた高周波
半導体チップと、第３と第４の面を有し、上記第３の面
に形成された第２の接地導体と、上記第４の面に形成さ
れた第２の高周波入出力用伝送線路とを備えた半導体パ
ッケージとを備え、上記第２の面が上記第３の面に対面
するように上記高周波半導体チップを上記半導体パッケ
ージ上に搭載してなる半導体装置であって、互いに対向
しかつ上記第１と第２の高周波入出力用伝送線路に対向
するように上記第１と第２の接地導体にそれぞれ形成さ
れ、上記第１の高周波入出力用伝送線路と上記第２の高
周波入出力用伝送線路とを電磁的に結合するための第１
と第２のスロットを備える。例えば、上記第２の高周波
入出力用伝送線路に入力された高周波信号は、上記第２
のスロット及び上記第１のスロットを介して上記第１の
高周波入出力用伝送線路に入力された後、上記高周波半
導体チップに入力される。従って、従来例のようなワイ
ヤボンディングでの接続が不要となり、ワイヤボンディ
ング部分での高周波特性の性能劣化を解消できる。それ
故、より高い周波数における使用を可能にすることがで
きる。
【００３９】また、上記半導体装置において、上記第１
のスロットの周辺部に位置する上記第１の接地導体上
に、Ｎｉ導体を形成する。従って、上記高周波半導体チ
ップを上記半導体パッケージの第２の接地導体上に例え
ばダイボンディングするとき、上記第１の矩形スロット
に、ダイボンディング時のスクラブ処理による半田ブリ
ッジが形成されるのを防止することができ、これによっ
て、高周波信号の周波数特性の劣化を防止できる。
のスロットの周辺部に位置する上記第１の接地導体上
に、Ｎｉ導体を形成する。従って、上記高周波半導体チ
ップを上記半導体パッケージの第２の接地導体上に例え
ばダイボンディングするとき、上記第１の矩形スロット
に、ダイボンディング時のスクラブ処理による半田ブリ
ッジが形成されるのを防止することができ、これによっ
て、高周波信号の周波数特性の劣化を防止できる。
【００４０】さらに、上記半導体装置において、上記第
２のスロットの周辺部に位置する上記第２の接地導体上
に、Ｎｉ導体を形成したことを特徴とする。従って、上
記高周波半導体チップを上記半導体パッケージの第２の
接地導体上に例えばダイボンディングするとき、上記第
２の矩形スロットに、ダイボンディング時のスクラブ処
理による半田ブリッジが形成されるのを防止することが
でき、これによって、高周波信号の周波数特性の劣化を
防止できる。
２のスロットの周辺部に位置する上記第２の接地導体上
に、Ｎｉ導体を形成したことを特徴とする。従って、上
記高周波半導体チップを上記半導体パッケージの第２の
接地導体上に例えばダイボンディングするとき、上記第
２の矩形スロットに、ダイボンディング時のスクラブ処
理による半田ブリッジが形成されるのを防止することが
でき、これによって、高周波信号の周波数特性の劣化を
防止できる。
【００４１】また、上記半導体装置において、上記第１
の高周波入出力用伝送線路に、上記高周波半導体チップ
を介して伝送すべき周波数成分以外の成分を除去するた
めのフィルタ回路をさらに接続する。従って、例えば、
出力側の高周波入出力用伝送線路に電磁結合方式による
高周波信号の伝送帯域以外の周波数成分を通過させるフ
ィルタ回路を設け、上記フィルタ回路で高周波信号の伝
送帯域以外の周波数成分を吸収させることにより、電磁
結合方式による高周波信号の伝送帯域以外の周波数成分
が全反射となって高周波半導体チップ側に戻ってきて引
き起こす寄生発振を防止することができる。
の高周波入出力用伝送線路に、上記高周波半導体チップ
を介して伝送すべき周波数成分以外の成分を除去するた
めのフィルタ回路をさらに接続する。従って、例えば、
出力側の高周波入出力用伝送線路に電磁結合方式による
高周波信号の伝送帯域以外の周波数成分を通過させるフ
ィルタ回路を設け、上記フィルタ回路で高周波信号の伝
送帯域以外の周波数成分を吸収させることにより、電磁
結合方式による高周波信号の伝送帯域以外の周波数成分
が全反射となって高周波半導体チップ側に戻ってきて引
き起こす寄生発振を防止することができる。
【００４２】さらに、上記半導体装置において、上記第
２の高周波入出力用伝送線路に、上記高周波半導体チッ
プを介して伝送すべき周波数成分以外の成分を除去する
ためのフィルタ回路をさらに接続する。従って、例え
ば、出力側の高周波入出力用伝送線路に電磁結合方式に
よる高周波信号の伝送帯域以外の周波数成分を通過させ
るフィルタ回路を設け、上記フィルタ回路で高周波信号
の伝送帯域以外の周波数成分を吸収させることにより、
電磁結合方式による高周波信号の伝送帯域以外の周波数
成分が全反射となって高周波半導体チップ側に戻ってき
て引き起こす寄生発振を防止することができる。
２の高周波入出力用伝送線路に、上記高周波半導体チッ
プを介して伝送すべき周波数成分以外の成分を除去する
ためのフィルタ回路をさらに接続する。従って、例え
ば、出力側の高周波入出力用伝送線路に電磁結合方式に
よる高周波信号の伝送帯域以外の周波数成分を通過させ
るフィルタ回路を設け、上記フィルタ回路で高周波信号
の伝送帯域以外の周波数成分を吸収させることにより、
電磁結合方式による高周波信号の伝送帯域以外の周波数
成分が全反射となって高周波半導体チップ側に戻ってき
て引き起こす寄生発振を防止することができる。
【図１】 本発明に係る実施の形態１である、高周波半
導体チップ１と電磁結合型半導体パッケージ８とを備え
た半導体装置の構成を示す断面図である。
導体チップ１と電磁結合型半導体パッケージ８とを備え
た半導体装置の構成を示す断面図である。
【図２】 図１の高周波半導体チップ１の裏面を示す底
面図である。
面図である。
【図３】 図１の高周波半導体チップ１におけるＡ−
Ａ’線についての断面図である。
Ａ’線についての断面図である。
【図４】 図１の高周波半導体チップ１の表面を示す平
面図である。
面図である。
【図５】 図１の電磁結合型半導体パッケージ８の表面
を示す平面図である。
を示す平面図である。
【図６】 図１の電磁結合型半導体パッケージ８の裏面
を示す底面図である。
を示す底面図である。
【図７】 本発明に係る実施の形態２である高周波半導
体チップ１の裏面を示す底面図である。
体チップ１の裏面を示す底面図である。
【図８】 本発明に係る実施の形態３である電磁結合型
半導体パッケージ８の表面を示す平面図である。
半導体パッケージ８の表面を示す平面図である。
【図９】 本発明に係る実施の形態４である高周波半導
体チップ１の表面を示す平面図である。
体チップ１の表面を示す平面図である。
【図１０】 本発明に係る実施の形態５である電磁結合
型半導体パッケージ１０１の表面を示す平面図である。
型半導体パッケージ１０１の表面を示す平面図である。
【図１１】 本発明に係る変形例である電磁結合型半導
体パッケージ８の裏面を示す底面図である。
体パッケージ８の裏面を示す底面図である。
【図１２】 従来技術である、電磁結合型半導体パッケ
ージ１０１ａと高周波半導体チップ１０５とを備えた半
導体装置の構成を示す断面図である。
ージ１０１ａと高周波半導体チップ１０５とを備えた半
導体装置の構成を示す断面図である。
【図１３】 図１２の電磁結合型半導体パッケージ１０
１ａの表面を示す平面図である。
１ａの表面を示す平面図である。
【図１４】 図１２の電磁結合型半導体パッケージ１０
１ａの裏面を示す底面図である。
１ａの裏面を示す底面図である。
【図１５】 図１２の半導体装置の高周波伝送特性を示
すグラフである。
すグラフである。
１ 高周波半導体チップ、１ａ 半導体基板、２ 半導
体基板の表面、３ 半導体基板の裏面、４ａ，４ｂ 矩
形スロット、５ 接地導体、６ ＩＣパターン、７ａ，
７ｂ マイクロストリップ導体、８ 電磁結合型半導体
パッケージ、９接地導体、１０ａ，１０ｂ 矩形スロッ
ト、１１ スルーホール導体、１２接地導体、１３ａ，
１３ｂ マイクロストリップ導体、１４ａ，１４ｂ ア
イソレーション部、１５ａ，１５ｂ Ｎｉ導体、１６
ａ，１６ｂ Ｎｉ導体、１７フィルタ回路、１７ａ マ
イクロストリップ導体、１８ バイアス導体、２３セラ
ミック層、１０２ａ，１０２ｂ マイクロストリップ導
体、１０４ バイアス導体、１２２ セラミック層、Ｌ
７ａ，Ｌ７ｂ マイクロストリップ線路、Ｌ１３ａ，Ｌ
１３ｂ マイクロストリップ線路、Ｌ１０２ａ，Ｌ１０
２ｂ マイクロストリップ線路。
体基板の表面、３ 半導体基板の裏面、４ａ，４ｂ 矩
形スロット、５ 接地導体、６ ＩＣパターン、７ａ，
７ｂ マイクロストリップ導体、８ 電磁結合型半導体
パッケージ、９接地導体、１０ａ，１０ｂ 矩形スロッ
ト、１１ スルーホール導体、１２接地導体、１３ａ，
１３ｂ マイクロストリップ導体、１４ａ，１４ｂ ア
イソレーション部、１５ａ，１５ｂ Ｎｉ導体、１６
ａ，１６ｂ Ｎｉ導体、１７フィルタ回路、１７ａ マ
イクロストリップ導体、１８ バイアス導体、２３セラ
ミック層、１０２ａ，１０２ｂ マイクロストリップ導
体、１０４ バイアス導体、１２２ セラミック層、Ｌ
７ａ，Ｌ７ｂ マイクロストリップ線路、Ｌ１３ａ，Ｌ
１３ｂ マイクロストリップ線路、Ｌ１０２ａ，Ｌ１０
２ｂ マイクロストリップ線路。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｐ 5/08
Claims (5)
- 【請求項１】 第１と第２の面を有し、上記第１の面上
に形成された第１の高周波入出力用伝送線路と、上記第
２の面上に形成された第１の接地導体とを備えた高周波
半導体チップと、 第３と第４の面を有し、上記第３の面に形成された第２
の接地導体と、上記第４の面に形成された第２の高周波
入出力用伝送線路とを備えた半導体パッケージとを備
え、 上記第２の面が上記第３の面に対面するように上記高周
波半導体チップを上記半導体パッケージ上に搭載してな
る半導体装置であって、 互いに対向しかつ上記第１と第２の高周波入出力用伝送
線路に対向するように上記第１と第２の接地導体にそれ
ぞれ形成され、上記第１の高周波入出力用伝送線路と上
記第２の高周波入出力用伝送線路とを電磁的に結合する
ための第１と第２のスロットを備えたことを特徴とする
半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 上記第１のスロットの周辺部に位置する上記第１の接地
導体上に、Ｎｉ導体を形成したことを特徴とする半導体
装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、 上記第２のスロットの周辺部に位置する上記第２の接地
導体上に、Ｎｉ導体を形成したことを特徴とする半導体
装置。 - 【請求項４】 請求項１乃至３のうちのいずれか１つに
記載の半導体装置において、 上記第１の高周波入出力用伝送線路に、上記高周波半導
体チップを介して伝送すべき周波数成分以外の成分を除
去するためのフィルタ回路をさらに接続したことを特徴
とする半導体装置。 - 【請求項５】 請求項１乃至３のうちのいずれか１つに
記載の半導体装置において、 上記第２の高周波入出力用伝送線路に、上記高周波半導
体チップを介して伝送すべき周波数成分以外の成分を除
去するためのフィルタ回路をさらに接続したことを特徴
とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP108298A JP3859340B2 (ja) | 1998-01-06 | 1998-01-06 | 半導体装置 |
| US09/109,086 US5977631A (en) | 1998-01-06 | 1998-07-02 | Semiconductor device including a semiconductor package with electromagnetic coupling slots |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP108298A JP3859340B2 (ja) | 1998-01-06 | 1998-01-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11195732A true JPH11195732A (ja) | 1999-07-21 |
| JP3859340B2 JP3859340B2 (ja) | 2006-12-20 |
Family
ID=11491589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP108298A Expired - Lifetime JP3859340B2 (ja) | 1998-01-06 | 1998-01-06 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5977631A (ja) |
| JP (1) | JP3859340B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258744A (ja) * | 2009-04-24 | 2010-11-11 | Kyocera Corp | 高周波回路と高周波線路との接続構造 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3496752B2 (ja) * | 1998-02-19 | 2004-02-16 | シャープ株式会社 | マイクロ波・ミリ波装置 |
| US6184463B1 (en) * | 1998-04-13 | 2001-02-06 | Harris Corporation | Integrated circuit package for flip chip |
| US6483406B1 (en) * | 1998-07-31 | 2002-11-19 | Kyocera Corporation | High-frequency module using slot coupling |
| US6118357A (en) * | 1999-02-15 | 2000-09-12 | Trw Inc. | Wireless MMIC chip packaging for microwave and millimeterwave frequencies |
| JP2000252716A (ja) * | 1999-03-03 | 2000-09-14 | Sony Corp | 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 |
| JP3500335B2 (ja) * | 1999-09-17 | 2004-02-23 | 株式会社東芝 | 高周波回路装置 |
| US6612852B1 (en) | 2000-04-13 | 2003-09-02 | Molex Incorporated | Contactless interconnection system |
| US6362972B1 (en) | 2000-04-13 | 2002-03-26 | Molex Incorporated | Contactless interconnection system |
| US6452254B2 (en) * | 2000-05-01 | 2002-09-17 | Agere Systems Guardian Corp. | Optical package with dual interconnect capability |
| DE20012450U1 (de) | 2000-07-18 | 2000-11-23 | Rosenberger Hochfrequenztech | Gehäuse für eine integrierte Schaltung |
| WO2002082537A1 (en) * | 2001-04-06 | 2002-10-17 | Tarja Juhola | High frequency integrated circuit (hfic) microsystems assembly and method for fabricating the same |
| US6542375B1 (en) * | 2001-06-14 | 2003-04-01 | National Semiconductor Corporation | Hybrid PCB-IC directional coupler |
| FR2826780A1 (fr) * | 2001-06-28 | 2003-01-03 | St Microelectronics Sa | Dispositif semi-conducteur a structure hyperfrequence |
| US6806569B2 (en) * | 2001-09-28 | 2004-10-19 | Intel Corporation | Multi-frequency power delivery system |
| AU2003213618A1 (en) * | 2002-02-25 | 2003-09-09 | Molex Incorporated | Electrical connector equipped with filter |
| US6819569B1 (en) * | 2002-12-06 | 2004-11-16 | Thin Film Technology Corp. | Impedance equalization module |
| JP4124638B2 (ja) * | 2002-12-16 | 2008-07-23 | 順一 島田 | Ｌｅｄ照明システム |
| JP4014591B2 (ja) * | 2004-10-05 | 2007-11-28 | シャープ株式会社 | 半導体装置および電子機器 |
| JP5231382B2 (ja) * | 2009-11-27 | 2013-07-10 | 新光電気工業株式会社 | 半導体装置 |
| US8867226B2 (en) * | 2011-06-27 | 2014-10-21 | Raytheon Company | Monolithic microwave integrated circuits (MMICs) having conductor-backed coplanar waveguides and method of designing such MMICs |
| CN103597658B (zh) * | 2011-07-04 | 2015-02-04 | 华为技术有限公司 | 模组及耦合布置 |
| US8866291B2 (en) * | 2012-02-10 | 2014-10-21 | Raytheon Company | Flip-chip mounted microstrip monolithic microwave integrated circuits (MMICs) |
| US8581406B1 (en) * | 2012-04-20 | 2013-11-12 | Raytheon Company | Flip chip mounted monolithic microwave integrated circuit (MMIC) structure |
| US9431168B2 (en) | 2012-06-13 | 2016-08-30 | Advanced Micro Devices, Inc. | Contactless interconnect |
| US9148975B2 (en) | 2012-06-22 | 2015-09-29 | Advanced Micro Devices, Inc. | Electronic interconnect method and apparatus |
| US9887143B2 (en) * | 2016-03-25 | 2018-02-06 | Infineon Technologies Americas Corp. | Surface mount device package having improved reliability |
| DE102018102144A1 (de) * | 2018-01-31 | 2019-08-01 | Tdk Electronics Ag | Elektronisches Bauelement |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6157605U (ja) * | 1984-09-14 | 1986-04-18 | ||
| JPH0677729A (ja) * | 1992-08-25 | 1994-03-18 | Mitsubishi Electric Corp | アンテナ一体化マイクロ波回路 |
| JPH07202522A (ja) * | 1993-12-28 | 1995-08-04 | Murata Mfg Co Ltd | 電子部品の実装構造 |
| JPH07202520A (ja) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | マイクロ波回路 |
| JPH09186268A (ja) * | 1995-12-28 | 1997-07-15 | Kyocera Corp | 高周波用半導体装置 |
| JPH09293826A (ja) * | 1996-04-26 | 1997-11-11 | Kyocera Corp | 高周波用半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8202470A (nl) * | 1982-06-18 | 1984-01-16 | Philips Nv | Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting. |
| US5438305A (en) * | 1991-08-12 | 1995-08-01 | Hitachi, Ltd. | High frequency module including a flexible substrate |
| US5422615A (en) * | 1992-09-14 | 1995-06-06 | Hitachi, Ltd. | High frequency circuit device |
| JP2750268B2 (ja) * | 1993-12-21 | 1998-05-13 | 株式会社エイ・ティ・アール光電波通信研究所 | マイクロ波集積回路付きアンテナ装置の製造方法 |
| JP3292798B2 (ja) * | 1995-10-04 | 2002-06-17 | 三菱電機株式会社 | 半導体装置 |
| JPH09134981A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | マイクロ波・ミリ波帯の機能モジュールパッケージ |
| US5796165A (en) * | 1996-03-19 | 1998-08-18 | Matsushita Electronics Corporation | High-frequency integrated circuit device having a multilayer structure |
-
1998
- 1998-01-06 JP JP108298A patent/JP3859340B2/ja not_active Expired - Lifetime
- 1998-07-02 US US09/109,086 patent/US5977631A/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6157605U (ja) * | 1984-09-14 | 1986-04-18 | ||
| JPH0677729A (ja) * | 1992-08-25 | 1994-03-18 | Mitsubishi Electric Corp | アンテナ一体化マイクロ波回路 |
| JPH07202522A (ja) * | 1993-12-28 | 1995-08-04 | Murata Mfg Co Ltd | 電子部品の実装構造 |
| JPH07202520A (ja) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | マイクロ波回路 |
| JPH09186268A (ja) * | 1995-12-28 | 1997-07-15 | Kyocera Corp | 高周波用半導体装置 |
| JPH09293826A (ja) * | 1996-04-26 | 1997-11-11 | Kyocera Corp | 高周波用半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258744A (ja) * | 2009-04-24 | 2010-11-11 | Kyocera Corp | 高周波回路と高周波線路との接続構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3859340B2 (ja) | 2006-12-20 |
| US5977631A (en) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11195732A (ja) | 半導体装置 | |
| US6903402B2 (en) | Interdigital capacitor having a cutting target portion | |
| KR20040080921A (ko) | 회로 기판 장치 및 그 제조 방법 | |
| JPH0321089B2 (ja) | ||
| US6643924B2 (en) | Method of manufacturing a distributed constant filter circuit module | |
| US7067743B2 (en) | Transmission line and device including the same | |
| US20020093392A1 (en) | Microwave-millimeter wave circuit apparatus and fabrication method thereof having a circulator or isolator | |
| EP1585184B1 (en) | Direct current cut structure | |
| JPH10270976A (ja) | 分波器パッケージ | |
| US6661101B2 (en) | Semiconductor device | |
| US6884656B2 (en) | Semiconductor device having a flip-chip construction | |
| JP3916072B2 (ja) | 交流結合回路 | |
| JP2004039732A (ja) | 高周波回路基板及びそれを用いた半導体装置 | |
| JP2004112143A (ja) | 高周波信号用導体の接続構造、および半導体集積回路パッケージ | |
| JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
| JP3839414B2 (ja) | 共振素子及び集積回路装置 | |
| JP4376444B2 (ja) | 集積回路と実装基板の接続構造 | |
| JP3569481B2 (ja) | ミリ波半導体装置 | |
| JP2000164970A (ja) | 光素子モジュール | |
| US20210391633A1 (en) | Integrated circulator system | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JP3769388B2 (ja) | 光半導体装置 | |
| KR100634214B1 (ko) | 초고주파 통신회로에서의 와이어 본딩 방법 | |
| JP3506647B2 (ja) | 整合回路およびそれを用いた高周波高出力半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060919 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |