JPH1064815A - 半導体膜のレーザーアニール方法 - Google Patents

半導体膜のレーザーアニール方法

Info

Publication number
JPH1064815A
JPH1064815A JP8217424A JP21742496A JPH1064815A JP H1064815 A JPH1064815 A JP H1064815A JP 8217424 A JP8217424 A JP 8217424A JP 21742496 A JP21742496 A JP 21742496A JP H1064815 A JPH1064815 A JP H1064815A
Authority
JP
Japan
Prior art keywords
energy
laser beam
region
grain size
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8217424A
Other languages
English (en)
Other versions
JP3349355B2 (ja
Inventor
Hidekane Ogata
秀謙 尾方
Masaru Wakita
賢 脇田
Kiyoshi Yoneda
清 米田
Yoshihiro Morimoto
佳宏 森本
Tsutomu Yamada
努 山田
Kazuhiro Imao
和博 今尾
Takashi Kuwabara
隆 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP21742496A priority Critical patent/JP3349355B2/ja
Priority to US08/911,505 priority patent/US6274414B1/en
Priority to KR1019970039157A priority patent/KR100399686B1/ko
Publication of JPH1064815A publication Critical patent/JPH1064815A/ja
Application granted granted Critical
Publication of JP3349355B2 publication Critical patent/JP3349355B2/ja
Priority to US10/714,829 priority patent/US7061017B2/en
Priority to US11/207,458 priority patent/US7439114B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 ｐ−ＳｉＴＦＴＬＣＤのｐ−Ｓｉを形成する
エキシマレーザーアニール(ＥＬＡ)において、結晶性の
良好なｐ−Ｓｉを得るためのＥＬＡを提供する。 【解決手段】 レーザービームの走査進行方向におい
て、ビームプロファイルの比較的前方においてグレイン
サイズを最大にする閾値エネルギーＥthを越えるエネル
ギー領域を有し、且つ、十分後方において閾値エネルギ
ーを越えないエネルギー領域を有する。ビームが進行す
るに従って照射エネルギーが閾値Ｅthエネルギーより上
から下へと移行していき、その過程で閾値エネルギー直
下のグレインサイズを十分に大きくするエネルギー領域
において最良のアニールが行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特
に、液晶表示装置（ＬＣＤ：liquid crystaldisplay）
であって、多結晶半導体層を用いた薄膜トランジスタ
（ＴＦＴ：thinfilm transistor）を表示部及び周辺部
に形成した周辺駆動回路一体型ＬＣＤの製造方法に関す
る。
【０００２】
【従来の技術】近年、ＬＣＤは、小型、薄型、低消費電
力などの利点から、ＯＡ機器、ＡＶ機器等の分野で実用
化が進められており、特に、各画素に画像情報の書き換
えタイミングを制御するスイッチング素子としてＴＦＴ
を配置したアクティブマトリクス型は、大画面、高精細
の動画表示が可能となるため、各種テレビジョン、パー
ソナルコンピュータなどのディスプレイに用いられてい
る。
【０００３】ＴＦＴは、絶縁性の基板上に金属層ととも
に半導体層を所定形状に形成することにより得られる電
界効果型トランジスタ（ＦＥＴ：field effect transis
tor）である。アクティブマトリクス型ＬＣＤにおいて
は、ＴＦＴは、液晶を挟んだ一対の基板間に形成され
た、液晶を駆動する画素である各キャパシタの一方の電
極に接続されている。
【０００４】特に、半導体層として、それまで多用され
てきた非晶質シリコン（ａ−Ｓｉ）に代わって、多結晶
シリコン（ｐ−Ｓｉ）を用いたＬＣＤが開発され、ｐ−
Ｓｉの結晶粒（グレイン）の形成あるいは成長のために
レーザービーム照射を用いたアニールが行われている。
一般に、ｐ−Ｓｉはａ−Ｓｉに比べて移動度が高く、Ｔ
ＦＴが小型化され、高開口率及び高精細化が実現され
る。また、ゲートセルフアライン構造による微細化、寄
生容量の縮小による高速化が達成されるため、ｎ−ｃｈ
ＴＦＴとｐ−ｃｈＴＦＴの電気的相補結線構造即ちＣＭ
ＯＳを形成することにより、高速駆動回路を構成するこ
とができる。このため、駆動回路部を同一基板上に表示
画素部と一体形成することにより、製造コストの削減、
ＬＣＤモジュールの小型化が実現される。
【０００５】絶縁性基板上へのｐ−Ｓｉの成膜方法とし
ては、低温で生成したａ−Ｓｉを高温でアニールするこ
とによる再結晶化、あるいは、高温での固相成長法等が
あるが、いずれの場合も、９００℃以上の処理となるる
ため、耐熱性の点で、絶縁性基板として安価な無アルカ
リガラス基板を使うことができなかった。このため、基
板として高価な石英ガラス基板が必要となり、コストが
かかっていた。これに対し、レーザーアニールを用い
て、基板温度６００℃以下の比較的低温でのシリコン結
晶化処理を行うことで、絶縁性基板として、無アルカリ
ガラス基板を用いる方法が開発されている。ＴＦＴ基板
製造の全工程において処理温度を６００℃以下にしたプ
ロセスは、低温プロセスと呼ばれ、低コストのＬＣＤの
量産には必須のプロセスである。
【０００６】図２２は、このようなレーザーアニールを
行うためのレーザー光照射装置の構成図である。図中、
（５１）はレーザー光発振源、（５２，６１）はミラ
ー、（５３，５４，５５，５６）はシリンドリカルレン
ズ、（５７，５８，５９，６２，６３）は集光レンズ、
（６０）はライン幅方向のスリット、（６５）はライン
長方向のスリットである。（６４）は表面にａ−Ｓｉが
形成された被処理基板（７０）を支持するステージであ
る。
【０００７】レーザー光は、例えば、エキシマレーザー
であり、レーザー光発振源（５１）から射出されたレー
ザー光は、シリンドリカルレンズ（５３，５５）及び
（５４，５６）からなる２組のコンデンサーレンズによ
り、各々上下左右方向に対して照射エネルギーの出力分
布がフラットな平行光に変形される。この平行光は、図
２３に示すように、レンズ（５８，５９，６２，６３）
により一方向に収束されるとともに、図２４に示すよう
に、レンズ（５７）により他の一方向に引き延ばされ、
被照射領域が帯形のライン状に整形されて被処理基板
（７０）に照射される。また、スリット（６０，６５）
は、各々ライン幅及びライン長方向の両端部分を遮断し
て被照射領域形状を明瞭に規定し、有効照射領域の強度
を一定にするものである。被処理基板（７０）を載置し
たステージ（６４）は、（Ｘ，Ｙ）方向に可動で、照射
ラインビームが走査され、大面積処理が行われ、高スル
ープットでのレーザーアニールが実現される。なお、本
装置においては、レンズ等の光学系の設計により被照射
領域を長方形、更には正方形等に整形したシートビーム
照射も可能となる。
【０００８】図２５に、図２２に示される装置を用いた
エキシマレーザーアニール（以下、ＥＬＡと称する）に
おける、被処理基板の状態を示している。被処理基板
（１）は、普通の無アルカリガラス基板であり、その表
面には、ａ−Ｓｉが形成されている。基板（１）は、表
示画素がマトリクス状に配置されることになる画素部
（２）と、画素部（２）周辺に配置されることになるゲ
ートドライバー（３）及びドレインドライバー（４）と
からなるＬＣＤを構成するアクティブマトリクス基板
（５）を複数枚含んだマザーガラス基板である。画素部
（２）では、液晶を駆動する画素キャパシタの一方の電
極である表示電極がマトリクス状に配置形成され、これ
らに各々ＴＦＴが接続形成されることになる。ゲートド
ライバー（３）は主にシフトレジスタからなり、ドレイ
ンドライバー（４）は、主に、シフトレジスタ及びサン
プル・ホールド回路からなっている。これらドライバー
は、ＣＭＯＳ等のＴＦＴのアレイにより形成される。
【０００９】各ＴＦＴは、図２６に示すように、ＥＬＡ
によりａ−Ｓｉから結晶化されて得られたｐ−Ｓｉを動
作層に用いて形成される。即ち、島状にエッチングされ
たｐ−Ｓｉ（１１）中に、ノンドープのチャンネル領域
（ＣＨ）、ライトドープのＬＤ領域（ＬＤ）及びヘビー
ドープのソース・ドレイン領域（Ｓ，Ｄ）が形成され、
チャンネル領域（ＣＨ）上には、ゲート絶縁膜を挟ん
で、ゲート電極（１３）が配されている。そして、ソー
ス及びドレイン領域（Ｓ，Ｄ）には、各々ソース電極及
びドレイン電極が接続形成され、周辺駆動回路部におい
てＣＭＯＳ等の配線、画素部において、信号線、画素電
極への接続構造が形成される。
【００１０】
【発明が解決しようとする課題】図２２の装置により生
成されたラインビームは、図２５において、その基板
（１）上への帯形の被照射領域のエッジラインをＣで示
すように、各照射レーザーパルスを所定のオーバーラッ
プ量をもってずらしていくことにより、矢印で示す如
く、走査が行われ、全体がアニールされる。ところが、
このようなラインビームが走査された後、形成されたｐ
−Ｓｉ中に図のＲに示すような、結晶化が十分に行われ
ずに、グレインが小さいままに残った結晶化不良領域
が、被照射領域のラインの長方向に沿ったライン状に生
じ、縞模様を呈して存在していた。この結晶化不良領域
（Ｒ）は、移動度が低く、高抵抗であるため、この領域
で形成されたＴＦＴは、特性の悪いものなる。ＴＦＴの
特性が悪化すると、画素部にあっては、画素キャパシタ
への充電が十分に行われずコントラスト比が低下した
り、周辺駆動回路部においては、誤動作を招くなど、表
示へ悪影響を及ぼす。
【００１１】このような、結晶化不良領域（Ｒ）が生じ
るのは、図２７に示すような照射レーザービームのエネ
ルギーのばらつきに起因していると推測される。図は、
レーザービームの走査進行方向における照射位置に関す
るエネルギープロファイルを示している。ライン幅Ａの
うち、その両端部は、光の回折等により、エネルギーが
下がって幅Ｂにわたってエッジがぼやけている。レーザ
ーアニールにおいては、グレインサイズは照射エネルギ
ーが高いほど大きくなるが、ある値を越えると急激に小
さくなる。このため、照射レーザーエネルギーのばらつ
きのために、図のＸで示すような、グレインサイズあ急
激に小さくなるエネルギーＥuを越えると、これに対応
する領域は結晶化不良領域（Ｒ）となる。
【００１２】図２２に示すような、複数のレンズからな
る光学系においては、レンズ表面に存在する微小な凹凸
や、異物等により、光の回折、散乱、干渉等が起こり、
更にこれがライン幅方向に集光されるとともに、ライン
長方向に引き延ばされることにより、ライン状の被照射
領域の中に、更に細いライン状の結晶化不良領域が生じ
るものと考えられる。例えば、レンズ表面に付着するよ
うな異物は、クリーンルーム内に僅かに存在していて
も、レーザーアニール時には、大きな影響を及ぼすこと
になる。
【００１３】
【課題を解決するための手段】本発明はこの課題を解決
するために成され、基板上の半導体膜、特に、非晶質半
導体膜にレーザービームを照射して多結晶半導体膜を得
る半導体膜のレーザーアニール方法において、レーザー
ビームの被照射領域における位置に関するエネルギー
は、レーザービームが走査される進行方向における比較
的前方位置よりも比較的後方位置でより小さくされてい
る構成である。
【００１４】これにより、半導体層には、レーザービー
ムの進行方向の比較的前方に位置する高エネルギー部が
通過した後に、逐次的に、それよりも小さなエネルギー
部が通過することになる。このため、初めに大きなエネ
ルギーで大きな結晶粒が形成された後、比較的小さなエ
ネルギーにより、先に形成された大きな結晶粒を保ちな
がら、残存結晶化不良領域の結晶化が成され、結晶性の
向上が図られる。
【００１５】特に、前記レーザービームの被照射領域に
おける位置に関するエネルギーは、前記レーザービーム
が走査される進行方向における十分後方位置において、
結晶粒径を最大にするエネルギー値よりも十分に小さい
構成である。これにより、半導体層上を通過する照射レ
ーザービームの、進行方向の十分な後方において、エネ
ルギーが結晶粒径を最大にする値を越えて半導体結晶を
再非晶質化させることを防ぐとともに、結晶性の悪い領
域の結晶化がある程度成されるので、全域にわたってほ
ぼ結晶粒径の均一な多結晶半導体層が得られる。
【００１６】特に、前記レーザービームの被照射領域に
おける位置に関するエネルギーは、前記レーザービーム
が走査される進行方向における比較的前方位置におい
て、結晶粒径を最大にするエネルギーと同程度か、また
は、これを越える構成である。これにより、半導体層上
を通過する照射レーザービームは、先に結晶粒径を最大
にする閾値付近以上のエネルギーを越えてアニールされ
るが、その後、逐次エネルギーが低下していき、閾値エ
ネルギーを越えない十分に高い最適エネルギーによるア
ニール、即ち、結晶粒径を十分に大きくするエネルギー
範囲での最良のアニールが行われる。従って、結晶粒径
が大きく、かつ、均一性の優れた多結晶半導体層が形成
される。
【００１７】特に、前記レーザービームは、発振源から
射出されたレーザーを複数のレンズからなる光学系によ
りその被照射領域を所定の形状に整形して得られ、前記
基板上の非晶質半導体膜と前記光学系の焦点位置との距
離を調節することで、前記レーザービームの被照射領域
における位置に関するエネルギーが制御されている構成
である。
【００１８】これにより、レーザーアニールすべき非晶
質半導体膜が形成された基板と、光学系の焦点位置との
距離を変えることで、好適な被照射位置−エネルギー分
布を有したレーザービームが得られ、良好なレーザーア
ニールが行われる。
【００１９】
【発明の実施の形態】図１は、本発明の実施の形態であ
る、ＥＬＡにおける被処理基板の状態を示す平面図であ
る。被処理基板（１）は、普通の無アルカリガラス基板
であり、その表面には、ａ−Ｓｉが形成されている。基
板（１）は、表示画素がマトリクス状に配置形成される
画素部（２）と、画素部（２）周辺に配置形成されるゲ
ートドライバー（３）及びドレインドライバー（４）か
らなるＬＣＤを構成するアクティブマトリクス基板
（５）を６枚含んだマザーガラス基板である。画素部
（２）では、液晶を駆動する画素キャパシタの一方の電
極である表示電極がマトリクス状に配置され、これらに
各々ＴＦＴが接続形成された構造とされる。ゲートドラ
イバー（３）は主にシフトレジスタからなり、ドレイン
ドライバー（４）は、主に、シフトレジスタ及びサンプ
ル・ホールド回路からなっている。これらドライバー
は、ＣＭＯＳ等のＴＦＴのアレイにより形成され、各Ｔ
ＦＴは、本発明のＥＬＡ法により形成されたｐ−Ｓｉを
チャンネル及びソース・ドレイン層に用いて形成され
る。
【００２０】ＥＬＡは図２２に示されるレーザー光照射
装置により実現されるライン（シート）ビームの照射及
びその走査である。ラインビームは、図１において、そ
の基板（１）上への帯形の被照射領域のエッジラインを
Ｃで示すように、ライン状の各照射レーザーパルスを所
定のオーバーラップをもって基板（１）上で順次ずらし
ていくことで、図の矢印で示す如くに走査が行われ、全
面がアニールされる。図２２に示すＥＬＡ装置におい
て、例えば、ラインビームは、ライン長が８０〜３００
ｍｍ、ライン幅が０．１〜１ｍｍ程度であり、このライ
ンを、被処理基板（１）上で移動し、ライン幅方向に複
数回（ここでは２回）走査することにより、被処理基板
（１）の全域がアニールされ、大面積処理を可能として
いる。
【００２１】本発明の実施の形態にかかる照射ライン
（シート）ビームの、ライン（シート）幅方向における
位置−エネルギー関係を表すビームプロファイルを図２
から図５に示す。図２は、基本的なビームプロファイル
を台形に整形した場合、図３は同じく台形のビームプロ
ファイルにおいて、一方のエッジをぼかした場合、図４
及び図５はビームプロファイルを明瞭に規定しない場合
を示している。いずれの場合も、ビームが走査される進
行方向の比較的前方において、シリコン粒を微結晶化さ
せる閾値エネルギーＥthを越えているとともに、それよ
りも後方では閾値エネルギーＥthを越えることのない形
状となっている。このため、閾値エネルギー直下の、十
分大きなグレインサイズを得るエネルギー範囲内にある
ビームの最適領域（ＧＲ）により、最も良好なレーザー
アニールが行われる。
【００２２】図６は、ＥＬＡにおいて、結晶性がレーザ
ー照射時の膜温度に依存する関係を表している。温度
は、パイロメーター等、周知である格子状態の光学的観
察による測定値であり、ＥＬＡのエネルギーに関係して
いる。図では、出発膜であるａ−Ｓｉの結晶化態様を、
各々照射開始後、時間が経過するに従って膜温度が上昇
し、照射終了後、膜温度が下がっていく様子が示されて
いる。図のａでは、膜温度の最高到達点が、グレインが
形成され始める膜温度である多結晶化温度Ｔgを越える
ことが無く、膜温度が下がって不活性化後もａ−Ｓｉの
ままとなっている。ｂでは、膜温度の最高到達点が多結
晶化温度Ｔgを越え、膜温度が下がって不活性化後、グ
レインサイズの小さなｐ−Ｓｉ（Ｓ）が形成される。ｃ
では、膜温度の最高到達点が更に高く、大きなグレイン
サイズのｐ−Ｓｉ（Ｌ）が形成される。そしてｄでは、
照射開始後、多結晶化温度Ｔgを越えた後、更に、グレ
インが小さくなる微結晶化温度ＴＭを越えており、温度
が下がって不活性化後、微結晶シリコン即ちマイクロク
リスタル（Ｍ−ｃｒｙ）が形成される。これら、ａ，
ｂ，ｃ，ｄの差異はＥＬＡエネルギーにより現れる。良
好なアニールを行ってグレインサイズの大きなｐ−Ｓｉ
（Ｌ）を得るには、膜温度ＴＭを越えない範囲で、でき
るだけ高い温度まで上昇させる必要があることが分か
る。
【００２３】図７に、照射時間、即ち、照射レーザーパ
ルスのショット数とグレインサイズの関係を示す。図６
における微結晶化温度ＴＭ以下であれば、ショット数及
びＥＬＡエネルギーが上昇するに従ってグレインサイズ
が大きくなる。但し、グレインサイズの増大は、初めの
数ショットまでが大きく、その後は、緩やかにグレイン
サイズが大きくなっていく。
【００２４】このようなＥＬＡの性質は、以下の実験及
びその考察により導かれた。まず、後で詳述するよう
な、比較的高エネルギーのＥＬＡで形成したｐ−Ｓｉ膜
にセコエッチを行い、ＳＥＭ、光学顕微鏡等により、膜
状態を調べた結果、図８に示すようなＥＬＡの性質が分
かった。図の上段は、レーザービームの照射位置−エネ
ルギーの関係を示すビームプロファイルであり、位置は
ラインビームの幅方向、即ち、進行方向に関する前後位
置、温度は格子状態の光学的観察により測定される膜温
度であり、ビームエネルギーに関係している。図の下段
は、前記ビームプロファイルに対応したＥＬＡ被処理膜
の状態図である。ビームプロファイルは台形を呈してお
り、その頂上部が微結晶化温度ＴＭを越えており、これ
に対応する膜状態はマイクロクリスタル（Ｍ−ｃｒｙ）
となっている。また、台形のプロファイルの側面では、
膜温度が直線あるいは緩やかな曲線状の急傾斜になって
おり、位置に関して、頂上部即ちマイクロクリスタル領
域に近づく従って膜温度が上昇し、微結晶化温度Ｔg、
次いで多結晶化温度ＴＭを越えている。そして、ビーム
プロファイルの微結晶化温度Ｔg以下の温度領域に対応
する、最も外側の被処理膜状態はａ−Ｓｉとなってお
り、微結晶化温度Ｔgから多結晶化温度ＴＭまでの温度
領域に対応する被処理膜状態はｐ−Ｓｉとなっている。
但し、ｐ−Ｓｉのグレインサイズは、ａ−Ｓｉ領域から
連続的に、膜温度がＴgを越えて上昇するに従って大き
くなっている。最も特徴的な点は、膜温度ＴＭまではグ
レインサイズは温度の上昇に従って大きくなるが、膜温
度ＴＭを越えると急激に小さくなってマイクロクリスタ
ルとなるところである。そして、膜温度ＴＭを越えない
最も高い温度領域ＭＸにおいて、最大のグレインサイズ
が得られることが分かる。
【００２５】図９は、図８に示すエネルギープロファイ
ルを呈するラインビームを走査して被処理膜を光学顕微
鏡で観察することにより判明した膜状態図（中段）と、
これに対応するビーム走査進行方向位置とグレインサイ
ズとの関係図（下段）である。エネルギープロファイル
を上段に示すラインビームは、図の左側から各照射レー
ザーパルス位置が順次ずらされて進んできて、現時点で
図示の位置にあることを示してる。本実験では、ライン
ビーム走査は、９５％レーザーパルスオーバーラップに
よる２０ショット重ね打ちで行われている。レーザーパ
ルスの各ショットにおいて、ビームプロファイルエッジ
部のＭＸ領域に当たる膜は、順次、十分大きなグレイン
サイズＧＭのｐ−Ｓｉが形成されていくが、同時に、エ
ネルギープロファイルのＭＸ領域より進行方向前方にあ
る膜温度ＴＭ以上の温度領域においてＭ−ｃｒｙが形成
されて、縞模様を呈している。即ち、より先のショット
において形成されたＭ−ｃｒｙは、それに続くショット
により結晶化が図られるが、最大のグレインサイズＧＭ
を得るための温度領域ＭＸは、膜領域においては細線状
に形成されたｐ−Ｓｉとなるに過ぎず、それ以外の領域
では、先に形成されたＭ−ｃｒｙのグレインサイズを更
に増大するほどのエネルギーは与えられないことがわか
る。なお、ビームプロファイルの走査進行方向前方側エ
ッジにも十分大きなグレインサイズＧＭを得るＭＸ領域
があるが、その後のビームプロファイルの頂上部が通過
する間に、Ｍ−ｃｒｙが形成される。
【００２６】また、比較的低エネルギーのＥＬＡで形成
されたｐ−Ｓｉ膜にセコエッチを施してＳＥＭ、光学顕
微鏡等の光学的観察を行った結果、図１０に示すＥＬＡ
の性質が分かった。図８と同様に、図の上段は、レーザ
ービーム走査の進行方向における照射位置に関するエネ
ルギープロファイルであり、下段は、このビームプロフ
ァイルに対応したＥＬＡ被処理膜の状態図である。ビー
ムプロファイルは台形を呈しているが、エネルギーは比
較的低いので、その頂上部が微結晶化温度ＴＭを越える
ことはなく、多結晶化温度Ｔgを越える温度領域に対応
する膜領域でそれほど大きくはないグレインサイズのｐ
−Ｓｉが形成されている。多結晶化温度Ｔg以下ではａ
−Ｓｉの領域となっている。
【００２７】図１１は、図１０に示すエネルギープロフ
ァイルを呈するラインビームを走査して被処理膜を光学
顕微鏡で観察することにより判明した膜状態図（中段）
と、これに対応するビーム走査進行方向位置とグレイン
サイズとの関係図（下段）である。図の上段にそのエネ
ルギープロファイルを示すようなラインビームは、図９
と同様、９５％レーザーパルスオーバーラップの２０シ
ョット重ね打ち走査により、図の左側から進んできて図
示の位置にある。この場合、レーザーエネルギーは、微
結晶化温度ＴＭを越えることはないので、再非晶質化に
よるマイクロクリスタルが形成されることはなく、ショ
ット数が増えるにつれて結晶化され、グレインサイズが
大きくなっていく。初めの４ショットで、グレインサイ
ズＧgを示すｐ−Ｓｉが形成された後、更に、ショット
が重ねられるに従って比較的緩やかにグレインサイズが
大きくなっている。そして、１２ショット目でほぼこの
ＥＬＡエネルギーにより得られる最大のグレインサイズ
Ｇpとなり、その後は大きな変化はない。
【００２８】以上の実験より次のことが分かった。ＥＬ
Ａにおいて、シリコンのグレインサイズを大きくするた
めには、エネルギーを上げればいいが、あるエネルギー
値よりも大きくなると、再非晶質化が起こり、グレイン
サイズが急激に小さくなってマイクロクリスタルが生成
される。即ち、図１２にＥＬＡエネルギーとグレインサ
イズとの関係を示すように、エネルギーが高くなるにつ
れてグレインサイズは大きくなっていき、十分大きなグ
レインサイズＧＭを得るエネルギーＥdを越えて更に高
くなると、グレインサイズは最大となる。更にエネルギ
ーが高くなると、グレインサイズは小さくなり、やがて
急激に小さくなる。ここで、このような閾値エネルギー
と、グレインサイズを最大にするエネルギーが厳密に一
致するかどうかは分かっていないが、グレインサイズを
最大にするエネルギーは、閾値エネルギーに極めて近
く、かつ、閾値エネルギーの方が大きくなっているの
で、以下の記述では、グレインサイズを最大にするエネ
ルギーと、グレインサイズを急激に小さくする閾値エネ
ルギーを実施上一致するものとみなし、主に、閾値エネ
ルギーに関して説明していく。
【００２９】図１２より、グレインサイズＧＭ以上を得
るためには、エネルギーはＥdとＥuの間の範囲内にあれ
ば良く、特に、最大のグレインサイズを得るためには、
図の関係曲線の形状からして、再非晶質化閾値エネルギ
ーを越えない範囲内で、レーザーエネルギーをできるだ
け大きくすればよいことがわかる。しかし、図２７に示
すように、照射レーザーエネルギーのばらつきは免れな
いため、局所的にも、グレインサイズが急激に小さくな
る閾値エネルギーを越えると、これに対応する領域が結
晶化不良領域となって、この領域に形成されるＴＦＴの
特性を悪化させてしまう。
【００３０】従って、図２から図５に示すように、グレ
インサイズを急激に小さくする閾値エネルギーＥthに関
して、照射レーザービームの走査進行方向の前方から後
方に向かって、エネルギーが緩やかに低下し、プロファ
イルエッジが閾値エネルギーＥthよりも上側の領域から
下側の領域へと交差するエネルギープロファイルとする
ことにより、良好なＥＬＡが行われる。即ち、ビームプ
ロファイルの前方において、閾値エネルギーＥthを越え
ていることにより、プロファイルエッジの閾値エネルギ
ーＥthとの交差部直後の領域（ＧＲ）で、閾値エネルギ
ーＥthを越えない最大のエネルギーによるアニールが行
われ、最大のグレインサイズを有するｐ−Ｓｉ膜の形成
が行われる。言い換えれば、グレインサイズを急激に小
さくする閾値エネルギーＥth直下のエネルギー領域にお
いて、グレインサイズを最も大きくするエネルギー領域
（ＧＲ）が存在する。このＧＲ領域よりも前方の閾値エ
ネルギーＥthを越えた領域では、マイクロクリスタルが
形成されることになるが、その後、ＧＲ領域が通過する
ことで、グレインサイズは最大にされる。また、ＧＲ領
域よりも後方において、閾値エネルギーＥthを越えない
ので、いったん形成されたグレインが微結晶化すること
はない。従って、ＧＲ領域が被処理膜の同一領域におい
て、所定回数ショットされるべく、オーバーラップ量及
びパルス周波数を設定することで、被処理膜の全域にわ
たって良好なアニールが行われ、最大のグレインサイズ
を有するｐ−Ｓｉ膜の形成が可能となる。
【００３１】
【実施例】まず第１の実施例として、図１３は、図２２
のＥＬＡ装置において、レーザービームの焦点位置と被
処理基板の距離を３００μｍに設定した時のビームプロ
ファイルである。プロファイルの左側においてエネルギ
ーが跳ね上がった形状を呈している。図１４は、図１３
のエネルギープロファイルを呈したラインビームの進行
方向を、図１３の左方向にして走査した時の光学顕微鏡
写真である。セコエッチを行ってグレインサイズの違い
から生じる干渉光が異なっ色を表すようにすることで、
膜状態を調べることができる。図１４の（ａ）（ｂ）
（ｃ）は、各々エネルギー３９０ｍＪ／平方ｃｍ、４０
０ｍＪ／平方ｃｍ、４１０ｍＪ／平方ｃｍの時のもので
ある。また、図１５には、同じく図１３のラインビーム
の進行方向を右方向にして走査した時の同様の光学顕微
鏡写真である。図１４では、概ね膜質の良好なｐ−Ｓｉ
膜が得られていることが分かる。これに対して、図１５
では、（ａ）及び（ｂ）で結晶化不良領域が縦に筋状に
黒くなっているのが認められる。（ｃ）では更に、結晶
化不良領域が黒く目立っており、膜質がかなり悪いこと
が分かる。
【００３２】これらの観察から次のことが推察される。
即ち、図１３にエネルギープロファイルを示すラインビ
ームでは、エネルギーが跳ね上がった部分が微結晶化温
度即ちグレインサイズを急激に小さくする閾値エネルギ
ーＥthを越えやすくなっており、特に、レーザーエネル
ギーが高くなればなるほど、その確率は高まる。このた
め、図１３の右方向に進行するラインビームでは、照射
領域の最後部で微結晶化を行いながらアニールされるの
で、ビームの前方で形成されたｐ−Ｓｉが、ビームの後
方でマイクロクリスタルになって図１５に示されるよう
に結晶化不良領域として残ってしまう。このようなこと
は、エネルギーが高い程起こりやすく、大きなグレイン
サイズを得ようとすると、かえってマイクロクリスタル
を生成してしまうという問題を招く。
【００３３】これに対して、ラインビームの進行方向を
図１３の左方向にとると、ビームの前方でマイクロクリ
スタルが生成されやすくなるが、その後、ビームが通過
している間に閾値エネルギー直下のエネルギー領域によ
り良好な結晶化が行われて、グレインサイズの大きなｐ
−Ｓｉが形成される。図１４（ｃ）では、僅かに結晶化
不良域が黒く生じているのが認められ、レーザーエネル
ギーが４１０ｍＪ／平方ｃｍの付近に、グレインサイズ
を急激に小さくする閾値エネルギーＥthがあることが分
かる。
【００３４】従って、図１３にエネルギープロファイル
を示すラインビームは、そのエネルギーを４１０ｍＪ／
平方ｃｍ程度に設定し、かつ、図の左方向に進行方向を
とって走査することにより、最良の結晶化アニールが行
えることが分かる。即ち、この時、ビームの前方でマイ
クロクリスタルが形成されるが、その後、ビームの中央
部から後方にかけて、グレインサイズを急激に小さくす
る閾値エネルギーＥthよりも高いエネルギー領域から、
閾値エネルギーＥthよりも低いエネルギー領域へと移行
する部分があり、図４に示すような、最も良好なアニー
ルが行われる最適ビーム領域（ＧＲ）が存在している。
本実施例では、２０ショット重ね打ちを行っており、最
適ビーム領域（ＧＲ）によるショット数はそれよりも減
るが、図６、図７及び図１１に示しているように、グレ
インの形成は初めの数ショットでほぼ完成されるので、
所望のショット数が得られるように、レーザーパルスの
オーバーラップ量と周波数を最適に設定することで、良
好なアニールを行うことができる。
【００３５】次に第２の実施例として、図１６は、図２
２のＥＬＡ装置において、レーザービームの焦点位置と
被処理基板の距離を６００μｍに設定した時のビームプ
ロファイルである。このように、焦点距離を変えること
で、回折及び干渉時の極微の光のずれを利用してビーム
プロファイルを変形することができる。また、図１７
は、図１６にエネルギープロファイルを示すラインビー
ムの進行方向を図の左方向にとった場合の顕微鏡写真、
図１８は、同じく右方向の顕微鏡写真である。図１７及
び図１８において、（ａ）（ｂ）（ｃ）は、レーザーエ
ネルギーが各々３９０ｍＪ／平方ｃｍ、４００ｍＪ／平
方ｃｍ、４１０ｍＪ／平方ｃｍの場合である。両図と
も、（ａ）（ｂ）では良好な結晶状態が示されている
が、（ｃ）を比べると、図１７において結晶化不良領域
が目立っている。即ち、エネルギー４１０ｍＪ／平方ｃ
ｍ付近に、グレインサイズを急激に小さくなる閾値エネ
ルギーがある。このビームプロファイルは、図１６に示
すように、比較的右側にエネルギーが高くなった領域が
あるので、左方向に走査した場合は、レーザービームの
後の方でマイクロクリスタルが形成され、その後、グレ
インサイズを急激に小さくする閾値エネルギーＥth直下
の良好なアニールを行う最適ビーム領域（ＧＲ）が短く
なり、マイクロクリスタルの結晶化が十分に行われずに
図１７に示すように結晶化不良領域が生成してしまう。
【００３６】これに対して、ラインビームを右方向に走
査した場合は、レーザーエネルギー照射の初めの方で、
グレインサイズを急激に小さくする閾値エネルギーＥth
を越えたアニールが行われ、その後、図４と同様、閾値
エネルギーＥth直下の最良のアニールが行われる最適ビ
ーム領域（ＧＲ）が十分に長くなるので、図１８に示さ
れるような結晶性の良好な膜がｐ−Ｓｉ膜が得られる。
【００３７】続いて、第３の実施例として、図１９は、
レーザーの焦点位置と被処理基板の距離を９００μｍと
した時のビームプロファイルである。また、図２０及び
図２１は、図１９のエネルギープロファイルを呈するラ
インビームの進行方向を各々左方向及び右方向にとった
場合の顕微鏡写真である。（ａ）（ｂ）（ｃ）は、先の
実施例と同様、レーザーエネルギーが各々３９０ｍＪ／
平方ｃｍ、４００ｍＪ／平方ｃｍ、４１０ｍＪ／平方ｃ
ｍの場合である。図２０及び図２１のいずれも良好な結
晶性が示されている。図１９のビームプロファイルを見
ると、中央やや右にエネルギーが突出した部分があり、
これを頂点として、その両側で緩やかにエネルギーが低
下した、図５に類似の形状となっている。このため、ラ
インビームの走査方向を左方向あるいは右方向のいずれ
にとっても、グレインサイズを最大にするエネルギーＥ
thよりも高い領域からエネルギーＥthよりも低い領域へ
と移行する、グレインサイズを十分に大きくする最適ビ
ーム領域（ＧＲ）が存在しており、良好なアニールが行
われている。
【００３８】
【発明の効果】以上の説明から明らかな如く、本発明
で、基板上に形成された非晶質半導体層をレーザーアニ
ールにより結晶化して得られる多結晶半導体層を用いた
半導体装置の製造方法において、照射レーザービームの
走査進行位置に関して、比較的前方において、グレイン
サイズを最大にする閾値エネルギーを越えるエネルギー
領域が存在し、かつ、十分後方において、グレインサイ
ズを最大にする閾値エネルギーを越えないエネルギー領
域が存在する位置−エネルギー関係のプロファイルを呈
したレーザービーム照射を行う。これにより、閾値エネ
ルギー直下の、グレインサイズを十分に大きくするエネ
ルギー領域において最良のアニールが成され、結晶性の
極めて良好な多結晶半導体層を形成することができる。
従って、画素部とともに、周辺駆動回路部を同一基板上
に形成した駆動回路一体型液晶表示装置において、画素
部及び駆動回路部を構成する多結晶シリコン薄膜トラン
ジスタの特性が向上され、表示品位の良い表示装置が得
られる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるＥＬＡ時の被処理
基板の平面図である。
【図２】本発明の実施の形態にかかるレーザービームの
走査進行方向の位置−エネルギー関係を表すビームプロ
ファイルである。
【図３】本発明の実施の形態にかかるレーザービームの
走査進行方向の位置−エネルギー関係を表すビームプロ
ファイルである。
【図４】本発明の実施の形態にかかるレーザービームの
走査進行方向の位置−エネルギー関係を表すビームプロ
ファイルである。
【図５】本発明の実施の形態にかかるレーザービームの
走査進行方向の位置−エネルギー関係を表すビームプロ
ファイルである。
【図６】本発明の実施の形態にかかるＥＬＡにおける照
射時間（パルスショット数）−膜温度の関係図である。
【図７】本発明の実施の形態にかかるＥＬＡにおける照
射時間（パルスショット数）−グレインサイズの関係図
である。
【図８】本発明の実施の形態にかかるＥＬＡにおけるビ
ームプロファイルと膜状態との対応関係図である。
【図９】本発明の実施の形態にかかるＥＬＡにおけるビ
ームプロファイル、膜状態及び位置−グレインサイズ関
係の対応関係図である。
【図１０】本発明の実施の形態にかかるＥＬＡにおける
ビームプロファイルと膜状態との対応関係図である。
【図１１】本発明の実施の形態にかかるＥＬＡにおける
ビームプロファイル、膜状態及び位置−グレインサイズ
関係の対応関係図である。
【図１２】本発明の実施の形態にかかるＥＬＡにおける
レーザーエネルギー−グレインサイズの関係図である。
【図１３】本発明の第１の実施例にかかるＥＬＡにおけ
る位置−エネルギーの関係を表すビームプロファイルで
ある。
【図１４】本発明の第１の実施例にかかるＥＬＡにより
形成されたｐ−Ｓｉ膜の顕微鏡写真である。
【図１５】本発明の第１の実施例にかかるＥＬＡにより
形成されたｐ−Ｓｉ膜の顕微鏡写真である。
【図１６】本発明の第２の実施例にかかるＥＬＡにおけ
る位置−エネルギーの関係を表すビームプロファイルで
ある。
【図１７】本発明の第２の実施例にかかるＥＬＡにより
形成されたｐ−Ｓｉ膜の顕微鏡写真である。
【図１８】本発明の第２の実施例にかかるＥＬＡにより
形成されたｐ−Ｓｉ膜の顕微鏡写真である。
【図１９】本発明の第３の実施例にかかるＥＬＡにおけ
る位置−エネルギーの関係を表すビームプロファイルで
ある。
【図２０】本発明の第３の実施例にかかるＥＬＡにより
形成されたｐ−Ｓｉ膜の顕微鏡写真である。
【図２１】本発明の第３の実施例にかかるＥＬＡにより
形成されたｐ−Ｓｉ膜の顕微鏡写真である。
【図２２】従来のＥＬＡにおける被処理基板の平面図で
ある。
【図２３】ＥＬＡ装置の構成図である。
【図２４】ＥＬＡ装置の光学系の原理図である。
【図２５】ＥＬＡ装置の光学系の原理図である。
【図２６】ＴＦＴ部の平面図である。
【図２７】ＥＬＡにおける照射位置−エネルギー関係を
表すビームプロファイルである。
【符号の説明】
１ 被処理基板 ２ 画素部 ３ ゲートドライバー ４ ドレインドライバー ５ アクティブマトリクス基板 ＣＨ チャンネル領域 Ｄ ドレイン領域 Ｓ ソース領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森本 佳宏 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 山田 努 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 今尾 和博 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 桑原 隆 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基板上の半導体膜にレーザービームを照
    射して膜質を改良する半導体膜のレーザーアニール方法
    において、 レーザービームの被照射領域における位置に関するエネ
    ルギーは、レーザービームが走査される進行方向におけ
    る比較的前方位置よりも比較的後方位置でより小さくさ
    れていることを特徴とする半導体膜のレーザーアニール
    方法。
  2. 【請求項２】 基板上の非晶質半導体膜にレーザービー
    ムを照射して多結晶半導体膜を得る半導体膜のレーザー
    アニール方法において、 レーザービームの被照射領域における位置に関するエネ
    ルギーは、レーザービームが走査される進行方向におけ
    る比較的前方位置よりも比較的後方位置でより小さくさ
    れていることを特徴とする半導体膜のレーザーアニール
    方法。
  3. 【請求項３】 前記レーザービームの被照射領域におけ
    る位置に関するエネルギーは、前記レーザービームが走
    査される進行方向における十分後方位置において、結晶
    粒径を最大にするエネルギー値よりも十分に小さいこと
    を特徴とする請求項２記載の半導体膜のレーザーアニー
    ル方法。
  4. 【請求項４】 前記レーザービームの被照射領域におけ
    る位置に関するエネルギーは、前記レーザービームが走
    査される進行方向における比較的前方位置において、結
    晶粒径を最大にするエネルギーと同程度か、または、こ
    れを越えることを特徴とする請求項２または請求項３に
    記載の半導体膜のレーザーアニール方法。
  5. 【請求項５】 前記レーザービームは、発振源から射出
    されたレーザーを複数のレンズからなる光学系によりそ
    の被照射領域を所定の形状に整形して得られ、前記基板
    上の非晶質半導体膜と前記光学系の焦点位置との距離を
    調節することで、前記レーザービームの被照射領域にお
    ける位置に関するエネルギーが制御されていることを特
    徴とする請求項２から請求項４記載の半導体膜のレーザ
    ーアニール方法。
JP21742496A 1996-08-19 1996-08-19 半導体膜のレーザーアニール方法 Expired - Lifetime JP3349355B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP21742496A JP3349355B2 (ja) 1996-08-19 1996-08-19 半導体膜のレーザーアニール方法
US08/911,505 US6274414B1 (en) 1996-08-19 1997-08-14 Laser anneal method of a semiconductor layer
KR1019970039157A KR100399686B1 (ko) 1996-08-19 1997-08-18 반도체막의레이저어닐방법
US10/714,829 US7061017B2 (en) 1996-08-19 2003-11-14 Laser anneal method of a semiconductor layer
US11/207,458 US7439114B2 (en) 1996-08-19 2005-08-18 Laser anneal method of a semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21742496A JP3349355B2 (ja) 1996-08-19 1996-08-19 半導体膜のレーザーアニール方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2002039683A Division JP3702232B2 (ja) 2002-02-18 2002-02-18 半導体膜のレーザーアニール方法
JP2002039684A Division JP3671011B2 (ja) 2002-02-18 2002-02-18 半導体膜のレーザーアニール方法
JP2002039682A Division JP3671010B2 (ja) 2002-02-18 2002-02-18 半導体膜のレーザーアニール方法

Publications (2)

Publication Number Publication Date
JPH1064815A true JPH1064815A (ja) 1998-03-06
JP3349355B2 JP3349355B2 (ja) 2002-11-25

Family

ID=16704001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21742496A Expired - Lifetime JP3349355B2 (ja) 1996-08-19 1996-08-19 半導体膜のレーザーアニール方法

Country Status (3)

Country Link
US (3) US6274414B1 (ja)
JP (1) JP3349355B2 (ja)
KR (1) KR100399686B1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121753A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JPH11260754A (ja) * 1998-03-09 1999-09-24 Toshiba Corp レーザビームの形状定量化方法およびレーザビームの調整方法
JPH11274095A (ja) * 1998-03-20 1999-10-08 Nec Corp レーザ照射方法およびレーザ照射装置
JP2000111950A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 多結晶シリコンの製造方法
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2000243968A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2000243969A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2001092377A (ja) * 1999-09-24 2001-04-06 Sony Corp 半導体装置及び表示装置
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JP2003257855A (ja) * 2002-02-28 2003-09-12 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の形成方法および半導体薄膜の形成装置
JP2004260144A (ja) * 2003-02-06 2004-09-16 Mitsubishi Electric Corp レーザアニーリング方法および装置
JP2005326866A (ja) * 2005-06-08 2005-11-24 Seiko Epson Corp 表示装置、回路基板、回路基板の製造方法
KR100626772B1 (ko) * 2001-10-10 2006-09-22 가부시키가이샤 히타치세이사쿠쇼 레이저 어닐링 장치
US7151046B2 (en) 2003-10-24 2006-12-19 Hitachi Displays, Ltd. Semiconductor thin film decomposing method, decomposed semiconductor thin film, decomposed semiconductor thin film evaluation method, thin film transistor made of decomposed semiconductor thin film, and image display device having circuit constituted of thin film transistors
JP2008199042A (ja) * 2008-03-14 2008-08-28 Hitachi Ltd 薄膜半導体装置を用いた画像表示装置の製造方法
JP2008294466A (ja) * 2008-07-31 2008-12-04 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の形成方法、半導体薄膜の形成装置、結晶化方法および結晶化装置
JP2009033120A (ja) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2010541250A (ja) * 2007-09-25 2010-12-24 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349355B2 (ja) 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
KR19990058636A (ko) * 1997-12-30 1999-07-15 구자홍 레이저 조사 방법
KR100317623B1 (ko) * 1999-04-16 2001-12-22 구본준, 론 위라하디락사 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP2001053020A (ja) * 1999-08-06 2001-02-23 Sony Corp 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法
KR20040052468A (ko) * 2001-11-12 2004-06-23 소니 가부시끼 가이샤 레이저 어닐 장치 및 박막 트랜지스터의 제조 방법
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP4511803B2 (ja) * 2003-04-14 2010-07-28 株式会社半導体エネルギー研究所 Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
KR100990251B1 (ko) * 2003-12-23 2010-10-26 엘지디스플레이 주식회사 레이저 빔 프로파일 변형 필터를 포함하는 레이저 광학계
JP2005277007A (ja) * 2004-03-24 2005-10-06 Hitachi Ltd 多結晶半導体膜製造方法とその装置および画像表示パネル
KR100635574B1 (ko) * 2004-11-17 2006-10-17 삼성에스디아이 주식회사 유기전계발광표시장치
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7932139B2 (en) * 2007-05-02 2011-04-26 Texas Instruments Incorporated Methodology of improving the manufacturability of laser anneal
TWI394992B (zh) * 2008-12-02 2013-05-01 Univ Nat Central Fabrication device and method for producing high molecular optical waveguide element
CN106663629B (zh) * 2014-07-21 2020-01-10 应用材料公司 扫描脉冲退火装置及方法
JP6471379B2 (ja) 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
US11909091B2 (en) 2020-05-19 2024-02-20 Kymeta Corporation Expansion compensation structure for an antenna
DE102020126269A1 (de) * 2020-10-07 2022-04-07 Trumpf Laser- Und Systemtechnik Gmbh Vorrichtung und Verfahren zum Erzeugen einer definierten Laserlinie auf einer Arbeitsebene

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234358A (en) * 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
JPS5942194A (ja) * 1982-09-01 1984-03-08 Mitsubishi Electric Corp レ−ザ穴開け装置
JPS59195871A (ja) * 1983-04-20 1984-11-07 Mitsubishi Electric Corp Ｍｏｓ電界効果トランジスタの製造方法
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
JPS6115319A (ja) * 1984-07-02 1986-01-23 Sharp Corp 半導体装置の製造方法
JPS6476715A (en) 1987-09-17 1989-03-22 Nec Corp Manufacture of polycrystalline semiconductor thin film
JP2973492B2 (ja) 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5365875A (en) * 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JP2986132B2 (ja) * 1992-03-27 1999-12-06 東京エレクトロン株式会社 多結晶半導体薄膜の製造方法及びレ−ザアニ−ル装置
JP3194021B2 (ja) * 1992-07-03 2001-07-30 経済産業省産業技術総合研究所長 レ−ザアニ−リング装置
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
SG46344A1 (en) * 1992-11-16 1998-02-20 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate and apparatus and method for evaluating semiconductor crystals
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH0851074A (ja) 1994-08-08 1996-02-20 Sanyo Electric Co Ltd 多結晶半導体膜の製造方法
JPH08148430A (ja) * 1994-11-24 1996-06-07 Sony Corp 多結晶半導体薄膜の作成方法
JP3644713B2 (ja) 1995-02-10 2005-05-11 電気化学工業株式会社 六方晶窒化ほう素粉末の製造方法
JPH08236443A (ja) * 1995-02-28 1996-09-13 Fuji Xerox Co Ltd 半導体結晶の成長方法および半導体製造装置
JP3348334B2 (ja) * 1995-09-19 2002-11-20 ソニー株式会社 薄膜半導体装置の製造方法
JP3301054B2 (ja) * 1996-02-13 2002-07-15 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
JP3349355B2 (ja) * 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121753A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
US6806498B2 (en) 1997-12-17 2004-10-19 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method and apparatus for producing the same, and semiconductor device and method of producing the same
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JPH11260754A (ja) * 1998-03-09 1999-09-24 Toshiba Corp レーザビームの形状定量化方法およびレーザビームの調整方法
JPH11274095A (ja) * 1998-03-20 1999-10-08 Nec Corp レーザ照射方法およびレーザ照射装置
US6372039B1 (en) 1998-03-20 2002-04-16 Nec Corporation Method and apparatus for irradiation of a pulse laser beam
JP2000111950A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 多結晶シリコンの製造方法
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2000243968A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2000243969A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2001092377A (ja) * 1999-09-24 2001-04-06 Sony Corp 半導体装置及び表示装置
KR100626772B1 (ko) * 2001-10-10 2006-09-22 가부시키가이샤 히타치세이사쿠쇼 레이저 어닐링 장치
JP2003257855A (ja) * 2002-02-28 2003-09-12 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の形成方法および半導体薄膜の形成装置
JP2004260144A (ja) * 2003-02-06 2004-09-16 Mitsubishi Electric Corp レーザアニーリング方法および装置
US7151046B2 (en) 2003-10-24 2006-12-19 Hitachi Displays, Ltd. Semiconductor thin film decomposing method, decomposed semiconductor thin film, decomposed semiconductor thin film evaluation method, thin film transistor made of decomposed semiconductor thin film, and image display device having circuit constituted of thin film transistors
JP2005326866A (ja) * 2005-06-08 2005-11-24 Seiko Epson Corp 表示装置、回路基板、回路基板の製造方法
JP2009033120A (ja) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2010541250A (ja) * 2007-09-25 2010-12-24 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
JP2008199042A (ja) * 2008-03-14 2008-08-28 Hitachi Ltd 薄膜半導体装置を用いた画像表示装置の製造方法
JP2008294466A (ja) * 2008-07-31 2008-12-04 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の形成方法、半導体薄膜の形成装置、結晶化方法および結晶化装置

Also Published As

Publication number Publication date
KR19980018731A (ko) 1998-06-05
KR100399686B1 (ko) 2004-01-24
US20040106246A1 (en) 2004-06-03
US7439114B2 (en) 2008-10-21
US7061017B2 (en) 2006-06-13
US20050287825A1 (en) 2005-12-29
US6274414B1 (en) 2001-08-14
JP3349355B2 (ja) 2002-11-25

Similar Documents

Publication Publication Date Title
JP3349355B2 (ja) 半導体膜のレーザーアニール方法
JP3306300B2 (ja) 半導体膜のレーザーアニール方法
KR100510001B1 (ko) 반도체장치의제조방법
JPH09270393A (ja) レーザー光照射装置
JPH1187720A (ja) 半導体装置及び液晶表示装置
JPH1184418A (ja) 表示装置
KR100753568B1 (ko) 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
WO2012164626A1 (ja) 薄膜半導体装置の製造方法、薄膜半導体アレイ基板の製造方法、結晶性シリコン薄膜の形成方法、及び結晶性シリコン薄膜の形成装置
JPH05267667A (ja) 半導体装置とその作製方法
JPH0659278A (ja) 液晶表示装置及びその製造方法
JP3671011B2 (ja) 半導体膜のレーザーアニール方法
JP2000243968A (ja) 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP3671010B2 (ja) 半導体膜のレーザーアニール方法
JP3702232B2 (ja) 半導体膜のレーザーアニール方法
JPH10199808A (ja) シリコン膜の結晶化方法
JP2000243969A (ja) 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
US7141823B2 (en) Thin film transistor semiconductor device
US20040106244A1 (en) Method of crystallizing amorphous silicon and device fabricated using the same
JP3276900B2 (ja) 半導体装置及び表示装置
JP2003163165A (ja) 半導体装置の製造方法
JPH1187729A (ja) 半導体装置の製造方法
JPH0645607A (ja) 液晶表示装置及びその製造方法
JPH1098192A (ja) 半導体装置の製造方法及び半導体装置
JP2001144303A (ja) アクティブマトリクス表示装置及びその作製方法
JPH1187670A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070913

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130913

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term