JPH10512717A

JPH10512717A - 電子回路構造

Info

Publication number: JPH10512717A
Application number: JP8522244A
Authority: JP
Inventors: グリフィン，マイケル・イー
Original assignee: ミネソタ・マイニング・アンド・マニュファクチュアリング・カンパニー
Priority date: 1995-01-20
Filing date: 1995-12-07
Publication date: 1998-12-02
Also published as: KR19980701445A; CN1173269A; US5689600A; US5631807A; DE69505565T2; DE69505565D1; AU4291596A; CN1106136C; WO1996022671A1; AU690401B2; EP0804866B1; EP0804866A1

Abstract

(57)【要約】縮小サイズの電子回路構造は、回路基板、該回路基板を貫通して延びる開口部、及び該開口部内に懸垂された電子部品を具備する。該開口部内に電子部品を懸垂すると、電子回路構造全体の外形が著しく縮小する。該開口部は、複数の電子部品を部分的にオーバラップする方法で実装して該電子回路構造の表面積を縮小することを更に可能にする。該電子回路構造は、標準ＦＲ−４、ＧＲ−１０もしくはセラミック回路基板又は多層可撓回路、並びに標準リード付き集積回路パッケージの形式の電子部品を利用することができる。該回路基板の該開口部内に電子部品を実装すると、熱の散逸を促進するという長所がある。メッシュ状電圧面及び接地面を組み込むと熱の散逸が更に促進され、電気絶縁及び容量性濾過を行うことができる。更に、該電子回路構造は、例えば積み重ね構成又は放射状構成で、数個の電子構造の高密度実装を容易にする。

Description

【発明の詳細な説明】電子回路構造技術分野本発明は、一般に電子回路構造に関する。特に、縮小サイズの電子回路構造に関する。背景技術高性能の分散計算及び計測システム並びにパーソナルコンピューティングシステムの通信容量の進歩によって、必要な二点間、バス及びネットワーク通信リンクの数は甚だしく増大した。同時に、こうした計算及び計測システムのハードウェアの小型化及び実装密度の増加は、必要な通信リンクのサイズに制約を課すようになった。例えばPersonal Computer Memory Card International Association（PCMCIA ）が確立したフォームファクタは、パーソナルコンピューティングシステムに使用される各種通信リンクカードのサイズを著しく縮小した。比較的大型の計算及び計測システムでは、高速通信ブリッジ、ルータ及び非ブロック化データスイッチなどの高性能ハードウェアが急激に増えて、必要な通信リンクの数がはるかに小さい容量に集中することになった。パーソナルコンピュータ及び比較的大型の計算及び計測システムの両方において小型化及び実装密度の増加に向かう傾向は、極小サイズだが同等の性能及び費用効果を有する通信リンクに対する需要を生じた。この需要は、既存ハードウェアのサイズ並びにサイズの縮小につれて更に面倒になるインピーダンス制御、電気絶縁、熱伝達及び容量性濾過の問題により特に難題となる。残念ながら、従来の回路構造技術の使用により、電気通信リンク及び特に光通信リンクは、低容量から中程度の容量の実施例にとって非常に大型になっていた。従来の回路構造技術を使用する通信リンクは、回路基板に表面又は通し孔実装される電子部品を有する電子回路構造を一般に具備する。表面又は通し孔実装技術では厚さが直線的に累積し、外形は、空間に制約がある多くの実施例に適さないことになる。表面又は通し孔実装技術を使用すると、例えば０．４インチ程度の高さの回路構造外形を生成することになり、これは、多くの容量要件にとって大きすぎる。表面又は通し孔実装技術により実装された隣接する各電子部品間に必要な横のクリアランスは、望ましくない程大きい表面積を生じ、同様に、通信リンクは比較的小さい容量内に配置するのに適さなくなる。従来の表面又は通し孔実装技術は一般に、例えば回路基板上に望ましくない程の部品間の間隔を必要とし、多くの容量要件にとって大きすぎる表面積を生じる傾向がある。外形及び表面積が縮小した回路構造を達成するために、ベアダイ技術及びワイヤ接着技術又はモノリシック集積技術を使用するハイブリッド回路技術が提案された。該ハイブリッド回路技術及びモノリシック集積技術は、縮小したサイズ及び許容可能な性能を有する回路構造を製造する際に効果的である。しかし、追加の処理及び取扱の複雑さ並びに追加の試験要件により、ハイブリッド回路技術及びモノリシック集積技術の両方を使用することは非常に高く付く可能性がある。この費用は、非常に高単位の生産量でなければ割に合わず、ハイブリッド回路技術を多くの実施例にとって魅力的なものではなくしている。計算及び計測システムにおける小型化及び実装密度の増加傾向は、縮小サイズの電子回路構造の必要性を示している。従来の実装技術に従って組み立てられる電子回路構造は比較的サイズが大きく、ハイブリッド回路技術及びモノリシック集積技術に従って組み立てられる電子回路構造は費用がかさむことを考えると、費用効果がある方法で組み立てることができる縮小サイズの電子回路構造の必要性が相変わらずある。発明の開示本発明は、縮小サイズの電子回路構造に関する。本発明の電子回路構造は、光データ通信リンクなどの通信リンクのサイズを縮小する上で特に有用だが、サイズの縮小が望ましいその他の電子装置にも容易に適用することができる。以下に説明するとおり、本発明の電子回路構造は、回路基板内に形成された開口部内に電子部品を懸垂する特有の部品実装技術を利用する。本発明に基づくこの実装技術は、電子回路構造全体の外形を縮小する。該開口部によって、電子部品を部分的にオーバラップするように取り付けて、電子回路構造の横の表面積を縮小することが更に可能である。電子回路構造は、標準のＦＲ−４、Ｇ−１０もしくはセラミック回路基板又は多層可撓回路並びに標準のリード付き集積回路パッケージの形式の電子部品を利用することができるので、費用効果の高いアセンブリが可能である。本発明に従って回路基板の開口部内に電子部品を取り付けることは、熱の散逸を促進するという点で更に有利である。マトリックスパターンを有する電圧面及び接地面を本発明に従って組み込むことは、熱の散逸を更に促進し、電気絶縁、容量性濾過及びインピーダンス制御を行うことができる。更に、本発明の電子回路構造は、例えば積み重ね又は放射状構成で数個の電子構造の高密度実装を容易にする。本発明の長所は、以下の説明に部分的に記述し、この説明から部分的に明らかになるか又は本発明の実践により知ることができる。本発明の長所は、本明細書の説明及び請求の範囲並びに添付の図面で特に指摘する手段により実現及び達成される。本明細書で包括的に具体化して説明するように、本発明は、第一の実施例では、第一主要面、第二主要面及び複数の側面を有する回路基板であって、複数の導電面を具備する回路基板と、該回路基板を貫通して第一主要面から第二主要面に延びる開口部と、該開口部内に懸垂される電子部品であって、一つ又は複数の導電面に結合された複数の導電リードを具備する電子部品から成る電子回路構造を提供する。第二の実施例では、本発明は、ハウジングと、該ハウジング内に取り付けられた回路基板であって、第一主要面、第二主要面及び複数の側面を有する回路基板と、該回路基板の第一主要面及び第二主要面の少なくともどちらかの上に形成された複数の導電面と、該回路基板を貫通して第一主要面から第二主要面に延びている開口部と、該開口部内に懸垂された電子部品であって、一つ又は複数の導電面に結合された複数の導電リードを具備する電子部品と、該ハウジング内に取り付けられ、光ファイバを受け入れるためのコネクタ構造と、該ハウジング内に取り付けられて該コネクタ構造及び電子部品の両方に結合され、該光ファイバから光信号を受信して該光信号を電気信号に変換するための光電子部品と、該光電子部品から電気信号を受信する電子部品から成る光電子コネクタパッケージを提供する。第三の実施例では、本発明は、第一誘電性層と、該第一誘電層に隣接して形成された接地面と、該接地面に対向する第一誘電層に隣接して形成された電圧面と、該第一誘電層に対向する該接地面に隣接して形成された第二誘電層と、該第一誘電層に対向する該電圧面に隣接して形成された第三誘電層と、該接地面に対向する該第二誘電層に隣接して形成された第一信号層と、該電圧面に対向する該第三誘電層に隣接して形成された第二信号層と、該第一誘電層、該接地面、該電圧面、該第二誘電層、該第三誘電層、該第一信号層及び該第二信号層を貫通して延びる少なくとも一つの開口部と、該開口部内に懸垂された電子部品から成る電子回路構造であって、該電圧面及び該接地面の各々が追加の開口部の配列を具備する電子回路構造を提供する。前記の一般的な説明及び以下の詳細な説明は具体例であり、説明のために記載するにすぎず、請求の範囲に記載する本発明を制限するものではない。図面の簡単な説明添付の図面は、本発明を更に良く理解するために含まれ、本明細書に編入し、本明細書の一部を成すものである。各々の図面は本発明の具体的な実施例を示し、説明と併せて本発明の原理を解釈するのに役立つ。図１は、従来の表面実装技術に従って組み立てられた電子回路構造の側面図である。図２Ａは、本発明の第一実施例に基づく第一の例示的な電子回路構造の側断面図である。図２Ｂは、本発明の第一実施例に基づく第二の例示的な電子回路の側断面図である。図２Ｃは、本発明の第一実施例に基づく第三の例示的な電子回路構造の側断面図である。図３は、本発明の第一実施例に基づく電子回路構造の上部透視図である。図４は、本発明の第二実施例に基づく電子回路構造を具備する第一の例示的な光電子コネクタパッケージの側面図である。図５は、本発明の第二実施例に基づく電子回路構造を具備する第二の例示的な光電子コネクタパッケージの上面図である。図６は、図５に示した第二の例示的な光電子コネクタパッケージの側面図である。図７は、本発明にに従って積み重ねられた複数の電子回路構造の側面透視図である。図８は、本発明に従って放射状に配置された複数の電子回路構造の側面透視図である。図９は、本発明に従って放射状に配置されてハウジング内に保持された複数の電子回路構造の正面図である。図１０は、本発明の第三実施例に基づく開口部配列を有する電圧面及び接地面を具備する回路基板の側断面図である。図１１は、本発明の第三実施例に基づく開口部配列を有する電圧面及び接地面の上面図である。発明を実施するための最良の形態図１は、従来の表面実装技術に従って組み立てられた電子回路構造１０の側面図である。図１に示す電子回路構造１０は、回路基板１２と、一つ又は複数の集積電子部品１４と、複数の不連続的電子部品１６を具備する。集積電子部品１４は一般に能動電子回路を具備し、不連続的電子部品１６は受動電子部品を具備する。光ファイバ通信リンクの関係では、集積電子部品１４は、例えば励振器、トランスインピーダンス増幅器及び決定回路から構成し、不連続的集積電子部品１６は、各種の抵抗器、コンデンサ又は誘電子から構成することができる。回路構造１２は、第一主要面１７及び第二主要面１９並びに複数の側面を有する。複数の導電トレース（図示しない）は、回路基板１２の第一及び第二主要面１７、１９の一方又は両方の上に形成される。更に、複数の導電コンタクトパッド２０は、少なくとも第一主要面１７上に形成され、該導電トレースに結合される。集積電子部品１４は、該集積電子部品に関連するパッケージから延びる導電リード１８を具備する。該リード１８は、例えばはんだによりコンタクトパッド２０に接着され、集積回路部品１４の表面実装を達成する。不連続的電子部品１６は、表面実装を達成するためにコンタクトパッド２０上にやはりはんだにより直接接着される。図１の電子回路構造１０は、該表面実装技術の性質により望ましくない大きさのサイズを有する。特に、従来の表面実装技術は、電子回路構造１０全体の厚さとして測定して、第一主要面１７及び第二主要面１９に対して実質上垂直方向に広がる大きい外形２２を生じる。該外形２２は、回路基板１２の厚さ２４、コンタクトパッド２０の厚さ２６及び第一主要面１７上に表面実装された最大集積回路部品１４の厚さ２８の合計にほぼ等しい。コンタクトパッド２０の厚さ２６は、図示の目的上図１では多少誇張されているが、この寸法は、電子回路構造１０の外形を決定する際に通常は自明ではない。図１の例では、集積電子部品１４及び不連続的電子部品１６は、回路基板１２の第一主要面１７上にだけ表面実装されているように示されている。しかし、多くの場合、電子部品１４、１６は、第一主要面１７及び第二主要面１９の両方の上に表面実装することができる。したがって、電子回路構造１０の外形は、図１に示すよりもはるかに大きくなる可能性がある。従来の表面実装技術は、回路基板１２のために望ましくない大きさの表面積も必要である。特に、従来の表面実装技術では、はんだの架橋による短絡、部品の位置ずれによる短絡及び部品間の電気的混線を防ぐために、隣接する電子部品１４、１６の間に十分な横のクリアランスが必要である。必要な横のクリアランスは、電子部品１４、１６の間でかなりの量の基板の場所を消費する。集積電子部品１４の導電リード１８は、不連続的電子部品１６が表面実装されているコンタクトパッド以外のコンタクトパッド２０に接着することもできる。その結果、全体的な電子回路構造１０は望ましくない大きさの表面積を有し、縮小した表面積が重要になるいくつの実施例には適さない。図２Ａは、本発明の第一実施例に基づく第一の例示的な電子回路構造３０Ａの側断面図である。図１の電子回路構造１０と同様、図２Ａの構造３０Ａは、回路基板１２と、一つ又は複数の集積電子部品１４と、複数の不連続的電子部品１６と、該回路基板上に形成された複数のコンタクトパッド２０を具備する。コンタクトパッド２０は、回路基板１２の第一主要面１７及び／又は第二主要面１９上に形成された導電トレースに結合される。更に、不連続的電子部品１６は、回路基板１２の第一主要面１７及び／又は第二主要面１９上のコンタクトパッド２０に表面実装される。しかし、図１の電子回路構造１０と異なり、図２Ａの電子回路構造３０Ａは、回路基板１２を貫通して第一主要面１７から第二主要面１９に延びる一つ又は複数の開口部３２を更に具備する。集積電子部品１４は、該開口部３２内に懸垂される。図２Ａの例では、集積電子部品１４は、集積電子部品の一部だけが第二主要面１９の下に延び、別の部分は第一主要面１７と実質上同一平面になるように、反転した形で開口部３２内に懸垂される。開口部３２内に懸垂される集積電子部品１４は、標準のリード付き集積回路パッケージから構成することができる。該パッケージは、第一主要面１７上の一つ又は複数の導電コンタクトパッド２０に結合された複数の導電リードを具備する。該導電リード１８は、コンタクトパッド２０に接着され、開口部３２内に集積電子部品１４を少なくとも部分的に懸垂するのに役立つ。本発明に基づいて特に有利な点は、集積電子部品１４をそれ自体の導電リード１８により完全に開口部３２内に懸垂し、ひいては該導電リード１８がない場合に回路構造３０Ａに追加される外部支持手段の必要性をなくすことである。開口部３２は、回路基板１２を例えばフライス加工、パンチ加工又は孔あけすることにより形成することができる。開口部３２の形成後、開口部３２の内側には導電材料をめっきして、電子回路構造３０Ａ全体に伝播する電磁干渉の量を減少させることができる。回路基板１２は、例えば標準のＦＲ−４、Ｇ−１０もしくはセラミック基板又は多層可撓回路基板から構成することができる。回路基板１２の厚さは、実施例に応じて変えることができる。しかし、最小の外形の場合、回路基板１２は約２ミリメートル未満の厚さを有するべきであり、１ミリメートル未満であれば望ましい。本発明に従って開口部３２内に集積電子部品１４を懸垂することにより、電子回路構造３０Ａ全体の外形３４は著しく減少する。図１の電子回路構造１０と同様に、外形３４は、第一主要面１７及び第二主要面１９に実質上垂直な方向における電子回路構造３０Ａの全体の厚さとして測定する。図２Ａに示すように、電子回路構造３０Ａの外形３４は、電子回路構造１０の外形２２より少ない。特に、外形３４は、電子部品１４の厚さ及び回路基板１２の厚さより明らかに少ない。むしろ図２Ａの例では、外形３４は、第二主要面１９の下の開口部３２の外側における集積電子部品１４の部分の厚さ３６、回路基板１２の厚さ３８、上に不連続的電子部品１６が実装されているコンタクトパッド２０の厚さ４０及び最大の厚さを有する不連続的電子部品の厚さ４２の合計にほぼ等しい。集積電子部品１４の厚さが図２Ａに示す厚さより薄い場合、開口部３２の外側に延びる部分をなくすことも可能である。つまり、集積電子部品１４の厚さ全体を開口部３２内に入れることができると考えられる。この場合、電子回路構造３０Ａ全体の外形３４は更に縮小し、不連続的電子部品１６の厚さ４２、コンタクトパッド２０の厚さ４０及び回路基板１２の厚さ３８にほぼ等しくなる。図２Ａの電子回路構造３０Ａは、熱の散逸も強化する。特に、集積電子部品１４は、電子部品の両側が周囲温度に接し、周囲温度に対して開放的であるように開口部３２内に懸垂される。図１に示す従来の電子回路構造１０の場合、集積電子部品１４の一方の側が回路基板１２の第一主要面１７に接近して表面実装されるので、熱の散逸は比較的困難になる。これとは対照的に、本発明に従って開口部３２内に集積電子部品１４を懸垂すると、部品周囲並びに回路基板１２の第一主要面１７及び第二主要面１９の間に熱の経路が追加される。図２Ｂは、本発明の第一実施例に基づく第二の例示的な電子回路構造３０Ｂの側断面図である。図２Ｂの電子回路構造３０Ｂは実質上図２Ａの電子回路構造３０Ａに相当するが、回路基板１２の第二主要面１９上に形成された複数のコンタクトパッド２０を具備する。電子回路構造３０Ａの場合と同様に、集積回路部品１４は、できれば導電リード１８により開口部３２内に懸垂する。しかし、電子回路構造３０Ａとは異なり、一方の集積電子部品１４の導電リード１８は第一主要面１７上に形成されたコンタクトパッド２０に結合され、他の集積電子部品の導電リードは第二主要面１９上に形成されたコンタクトパッドに結合される。電子回路構造３０Ｂは、電子回路構造３０Ａの外形３４と同様に、電子回路構造１０の外形２２より少なく、ひいては電子部品１４の厚さ及び回路基板１２の厚さの合計より少ない外形４４を生じる。特に、外形４４は、第二主要面１９の下の開口部３２の外側における集積電子部品１４の部分の厚さ４６、回路基板１２の厚さ４８、不連続的部品１６が上に実装されているコンタクトパッド２０の厚さ５０及び最大の厚さを有する不連続的電子部品の厚さ５１の合計にほぼ等しい。やはり、集積電子部品１４の厚さが図２Ｂに示す厚さより少ない場合、集積電子部品の厚さ全体が開口部３２内に入ると考えられる。その結果、全体的な電子回路構造３０Ｂの外形４４を更に縮小することができる。電子回路構造３０Ｂは、回路基板１２の表面積も著しく縮小させる。図２Ｂに示すように、集積電子部品１４のどれかの導電リード１８に結合された、第一主要面上の少なくともいくつかのコンタクトパッド２０の部分は、他の集積電子部品の導電リードに結合された、第二主要面１９上の少なくともいくつかのコンタクトパッド２０の部分と実質上オーバラップしている。更に、図２Ｂに示すように、不連続的電子部品１６が上に表面実装されている第一主要面１７上の少なくともいくつかのコンタクトパッド２０の部分は、集積電子部品１４のリード１８に結合された、第二主要面１９上の少なくともいくつかのコンタクトパッド２０の部分と実質上オーバラップしている。本発明に従って対向面１７、１９上においてオーバラップするコンタクトパッド２０の配置は、従来の表面実装技術で必要な横のクリアランスを排除する。横のクリアランスの排除により、利用可能な表面積が最小限の実施例に電子回路構造３０Ｂを使用することが可能になる。更に、横のクリアランスの排除は、特に、オーバラップするコンタクトパッド２０の間に直接的な接続孔が設けられる場合、結合部品間の経路の長さを最小限にすることができる。図２Ｃは、本発明の第一実施例に基づく第三の例示的な電子回路構造３０Ｃの側断面図である。図２Ｂの電子回路構造３０Ｃは、実質上図２Ａ及び図２Ｂの電子回路構造３０Ａ及び３０Ｂに相当する。しかし、電子回路構造３０Ｃの各々の集積電子部品１４のリード１８は、各々の集積電子部品が電子回路構造３０Ａの向きと逆の向きに開口部３２内に懸垂されるように、回路基板１２の第二主要面１９上に形成されたコンタクトパッド２０に結合されている。電子回路構造３０Ｃは、電子回路構造３０Ａ及び３０Ｂの外形３４及び４４と同様に電子回路構造１０の外形２２より少なく、ひいては電子部品１４の厚さ及び回路基板１２の厚さの合計より少ない外形５２を生成する。該外形５２は、第二主要面１９上のコンタクトパッド２０の厚さ５４、回路基板１２の厚さ５６、第一主要面１７上のコンタクトパッド２０の厚さ５７及び第一主要面上のコンタクトパッド上に表面実装された最大の不連続的電子部品１６の厚さ５８の合計にほぼ等しい。どの集積電子部品１４も回路基板１２の第二主要面１９に隣接する開口部３２の外側に延びていないので、外形５２は電子回路構造３０Ａ、３０Ｂの外形３４、４４より少ない。図２Ｂの電子回路構造３０Ｂと同様、図２Ｃの電子回路構造３０Ｃも回路基板１２の表面積を著しく縮小させる。図２Ｃに示すように、集積電子部品１４のどれかの導電リード１８に結合された第二主要面１７上の少なくともいくつかのコンタクトパッド２０の部分は、不連続的電子部品１６が上に表面実装されている第一主要面１７上の少なくともいくつかのコンタクトパッド２０の部分と実質上オーバラップしている。本発明に基づく、対向面１７、１９上のコンタクトパッド２０のオーバラップは、従来の表面実装技術で必要な集積電子部品１４と不連続的電子部品１６の間の横のクリアランスを排除する。電子回路構造３０Ｂと同様、横のクリアランスの排除により、利用可能な表面積が最小限の実施例に図２Ｃの電子回路構造３０Ｃを使用することができる。図３は、本発明の第一実施例に基づく別の例示的な電子回路構造３０Ｄの上部透視図である。電子回路構造３０Ｄは実質上図２Ａ〜図２Ｃの電子回路構造３０Ａ〜３０Ｃのどれかに相当するが、同じ開口部３２内に懸垂される２個以上の集積電子部品１４を更に具備する。図３に示すように、集積電子部品１４は、電子回路構造３０Ｄの実施例が、必要に応じて幅を増やすことができれば、開口部３２内に横に並べて回路基板１２の全体的な長さを縮小することができる。開口部３２内に懸垂される集積電子部品１４は同じ実装方位を共用することができるか、又は互いに対向するように実装することができる。つまり、各々の集積電子部品１４の導電リード１８は、第一主要面１７又は第二主要面１９上のコンタクトパッド２０に結合することができる。その結果生じる電子回路構造３０Ｄの外形は、図１の従来の電子回路構造１０の外形２２より明らかに少なく、図２Ａ〜図２Ｃの電子回路構造３０Ａ〜３０Ｃの外形３４、４４、５２に匹敵する。図４は、本発明の第二実施例に基づく電子回路構造３０Ｅを具備する第一の例示的な光電子コネクタパッケージ６０の側面図である。該光電子コネクタパッケージ６０は、例えば縮小したサイズ及び／又は増加した実装密度が必要な分散計算又は計測システムに使用することができる。電子回路構造３０Ｅは実質上、図２Ａ〜図２Ｃ及び図３に示す電子回路構造３０Ａ〜３０Ｄのどれかに相当する。電子回路構造３０Ｅは、例えば回路基板１２、該回路基板に形成された開口部３２内に懸垂された集積電子部品１４及び該回路基板上に形成されたコンタクトパッドに表面実装された不連続的電子部品１６を具備する。光電子コネクタパッケージ６０は、電子回路構造３０Ｅの他に、ハウジング６４及び該ハウジング内に実装された光電子部品６６を具備する。光電子部品６６は、光ファイバ７０を受け入れるように設計されたフェルールアセンブリ６８を具備することができる。光電子部品６６は、例えば米国特許第５，３２５，４５５号に開示されている光ファイバコネクタハードウェアにより光ファイバ７０に結合することができる。光電子部品６６は、光ファイバ７０から受信した光信号を電気信号に変換し、電子回路構造３０Ｅが保持する回路に送信する。電子回路構造３０Ｅは、１枚の熱伝達テープ７４を介して底部壁７２の内側に取り付けることによりハウジング６４内に実装することができる。電子回路構造３０Ｅが保持する回路は、ハウジング６４内に実装された後、光電子部品６６に結合されて電気信号を送受信する。電子回路構造３０Ｅが保持する回路は、光電子コネクタパッケージ６０上のコネクタ（図示しない）に結合し、外部のプロセッサ又はインタフェース回路との間で電気信号を送受信することができる。図５は、本発明の第二実施例に基づく電子回路構造３０Ｆ及び３０Ｇを具備する第二の例示的な光電子コネクタパッケージ７６の上面図である。該光電子コネクタパッケージ７６は、例えば縮小したサイズ及び／又は増加した実装密度が必要な分散計算又は計測システムに使用することができる。しかし、光電子コネクタパッケージ７６は、サイズの縮小が重要なパーソナルコンピュータの実施例にとってはるかに有用である。特に、光電子コネクタパッケージ７６は、ＰＣＭＣＩＡのフォームファクタに準拠するように容易に構成することができる。図５に示すように、光電子コネクタパッケージ７６は、ハウジング７８、インタフェース及び／又はプロセッサ回路用の範囲８０及びインタフェース及び／又はプロセッサ回路をパーソナルコンピューティングシステム内のＰＣＭＣＩＡポートに対応する回路のような外部回路に結合するためのコネクタ８２を具備する。第一電子回路構造３０Ｆ及び第二電子回路構造３０Ｇは、範囲８０に隣接して実装されている。電子回路構造３０Ｆ、３０Ｇは実質上、図２Ａ〜図２Ｃ及び図３に示す電子回路構造３０Ａ〜３０Ｄのどれかに相当する。電子回路構造３０Ｆ、３０Ｇは各々、例えば回路基板１２、該回路基板内に形成された開口部３２内に懸垂された集積電子部品１４及び該回路基板上に形成されたコンタクトパッドに表面実装された不連続的電子部品１６を具備する。第一電子回路構造３０Ｆは光受信機として機能し、第二電子回路構造３０Ｇは光送信機として機能する。したがって、第一電子回路構造３０Ｆは、光ファイバを介して受信した光信号を電気信号に変換するように設計された光電子部品８３を具備する。該電気信号は、第一電子回路構造３０Ｆが保持する回路により処理され、光電子コネクタパッケージ７６の範囲８０内に実装された追加回路に送信される。第二電子回路構造３０Ｇは、電子回路構造上の回路から受信した電気信号を光信号に変換して光ファイバを介して送信するように設計された光電子部品８４を具備する。電子部品８３、８４は、例えば米国特許第５，３２５，４５５号に開示されているような光ファイバコネクタハードウェアにより各々の光ファイバに結合することができる。図６は、図５に示した第二の例示的な光電子コネクタパッケージ７６の側面図である。図６に示すように、光電子コネクタパッケージ７６のハウジング７８は、上部金属面８５及び底部金属面８６を具備する。上部及び底部金属面８５、８６は、シールされるか又は一緒に結合されてカード状パッケージを形成できる対向するプラスチック枠を具備する。図６は、範囲８０内に含まれるインタフェース及び／又は処理回路並びにコネクタ８２と共に光電子コネクタパッケージ７６内に実装された電子回路構造３０Ｇを示す。電子回路構造３０Ｇの外形の縮小により、光電子コネクタパッケージ全体をＰＣＭＣＩＡフォームファクタに従って容易に組み立てて、ポータブルコンピュータ及びパーソナルディジタルアシスタント（ＰＤＡ’ｓ）などの小型パーソナルコンピュータに使用することができる。図７は、本発明に従って積み重ね構成８８に配置された複数の電子回路構造３０１〜３０Ｎの側面透視図である。積み重ね構成８８内の各々の電子回路構造３０１〜３０Ｎは実質上、図２Ａ〜図２Ｃ及び図３に示す電子回路構造３０Ａ〜３０Ｄのどれかに相当する。積み重ね構成８８では、多数の電子回路構造３０１〜３０Ｎを小容量の範囲内に集中することができる。したがって、積み重ね構成８８は、空間がきわめて限られている通信ブリッジ、ルータ及び非ブロック化データスイッチに特に有用である。図７に示すように、電子回路構造３０１〜３０Ｎは、互いに隣接して積み重ねられて１個のブロックを形成する。各々積み重ね構成８８の形式の電子回路構造回路構造３０１〜３０Ｎの数個の不連続的ブロックは、限られた空間内に組み込まれ、高度に集中したデータ通信リンクを達成することができる。電子回路構造３０１〜３０Ｎの各々の開口部３２の適切な整合は、各々の回路基板１２１〜１２Ｎ内の回路層の間に空気の流れをもたらして熱の散逸を促進する。積み重ね構成８８内の電子回路構造３０１〜３０Ｎは、薄いスタンドオフを使用して接近して積み重ねることができる。あるいは、誘電性熱伝達テープを使用して回路基板１２１〜１２Ｎを一緒に保持し、熱の分散を均一にすることができる。図８は、本発明に従って放射状構成９０内に配置された複数の電子回路構造３０１〜３０Ｎの側面透視図である。やはり、放射状構成９０内の電子回路構造３０１〜３０Ｎは各々、図２Ａ〜図２Ｃ及び図３に示す電子回路構造３０Ａ〜３０Ｄのどれかに実質上相当する。放射状構成９０は、図７の積み重ね構成８８に比べると空間の点で効果的ではないが、最大の熱の散逸及び／又は電気絶縁が必要な場合に有利である。放射状構成９０は、開口部９４を有する導電コア９２を具備することができる。該コア９２は、電子回路構造３０１〜３０Ｎ間で信号を転送するための配分センターとして使用するように構成することができる。更に、コア９２は、電圧及び接地基準を電子回路構造３０１〜３０Ｎに転送するための低インダクタンス電力／接地配分センターとして機能するように構成することができる。図９は、本発明に従って放射状構成９６に配置されてハウジング９８内に保持された複数の電子回路構造３０１〜３０Ｎの正面図である。図９の放射状構成９６は図８に示す放射状構成に実質上相当するが、電子回路構造３０１〜３０Ｎのブロックを頑丈なハウジング９８内に実装することができる。ハウジング９８は、例えばアルミニウムから作製することができ、放熱、電気絶縁及び／又はインピーダンス制御を増加するように構成することができる。複数のハウジング９８を限られた容量の中に一緒にまとめて、多数の通信リンクを提供することができる。積み重ね構成８８並びに放射状構成９０及び９６の隣接する電子回路構造３０１〜３０Ｎはきわめて接近しているため、電気絶縁、熱の散逸及びインピーダンス制御は重大な問題になる。更に、こうした問題は、個々の構造のサイズが縮小すると、個々の電子回路構造３０１〜３０Ｎについても存在する場合がある。図１０は、本発明の第三実施例に従って開口部の配列により規定されたマトリックスパターンを有する電圧面及び接地面を具備する回路基板１００の側断面図である。電圧面及び接地面のマトリックスパターンは、熱の散逸を促進し、電気絶縁を強化し、スプリアス信号の固有容量性濾過を提供し、インピーダンス制御を可能にし、適切なトレース寸法及び間隔を有するマイクロストリップ信号経路の形成を可能にする。回路基板１００は、上記の問題を緩和するように電子回路構造３０１〜３０Ｎに容易に組み込むことができる。図１０に示すように、回路基板１００は、第一誘電層１０２、金属電圧面１０４、金属接地面１０６、第二誘電層１０８、第三誘電層１１０、第一信号層１１２及び第二信号層１１４を具備する。電圧面及び接地面１０４、１０６は、例えば銅から作製することができる。図２Ａ〜図２Ｃ及び図３の電子回路構造３０Ａ〜３０Ｄのどれかに関連して使用する場合、回路基板１００は、第一誘電層１０２、電圧面１０４、接地面１０６、第二誘電層１０８、第三誘電層１１０、第一信号層１１２及び第二信号層１１４を貫通して延びて集積電子部品１４を懸垂するための一つ又は複数の開口部３２を更に具備することができる。図１１は、回路基板１００の電圧面１０４及び接地面１０６のマトリックスパターンを規定する開口部の配列を示す上面図である。図１１に示すように、電圧面１０４及び接地面１０６は各々、電圧面９０及び接地面９２の中実範囲１１８により分離されたマトリックス開口部１１６の配列を具備する。マトリックス開口部１１６は、回路基板１００を介して熱の伝達を可能にし、誘電層１０２、１０８、１１０に熱が閉じ込められて集中するのを防ぐ。この機構は、回路基板が組み込まれている電子回路構造３０１〜３０Ｎ全体を損傷する可能性がある「過熱点」に対する電圧面１０４及び接地面１０６の感受性を減少させる。その結果、電子回路構造３０１〜３０Ｎ内に比較的高電力の回路を組み込むことができる。更に、マトリックス開口部１１６は、電子回路構造３０１〜３０Ｎ上の回路が処理する最高周波数の信号の遮断波長未満の寸法を有するように正確にサイズを決定することができる。こうして電圧面及び接地面１０４、１０６は、「電気的に中実な」導電面として効果的に作用する。マトリックス開口部１１６のサイズが適用遮断波長未満である電圧面及び接地面１０４、１０６は、高周波数信号により生成される電磁界の伝播を実質上防ぐことにより電気絶縁を促進する。遮蔽理論から、電圧面１０４及び接地面１０６の各マトリックス開口部１１６の臨界最大寸法Ｌmax は、以下の式により概算することができる：Ｌmax＜＝λ／２０したがって、各々のマトリックス開口部１１６の面積は、約（λ／２０）²以下にすべきである。例えば１０００ Mhzの周波数では、ＦＲ−４タイプの誘電材料を有するマトリックス開口部１１６の臨界最大寸法Ｌmaxは約０．６インチ（１．５２センチメートル）にすべきであり、面積は約０．３６平方インチ（２．３１平方センチメートル）以下にすべきである。部品実装開口部３２の寸法も、過度の電磁干渉を防ぐように注意して選択すべきである。開口部３２は、寸法が大きくなると、回路基板１２に沿って電磁干渉を伝播するアンテナ効果を生じる可能性がある。したがって、原則として、各々の開口部３２の臨界最大寸法Ｌmaxは約λ／８以下であることが望ましく、開口部３２の面積は約（λ／８）²以下であることが望ましい。例えば１０００ Mhz の周波数では、ＦＲ−４タイプの誘電材料を有する開口部３２の臨界最大寸法Ｌ maxは約１．５インチ（３．８１センチメートル）以下にすべきであり、面積は約２．２５平方インチ（１４．５２平方センチメートル）以下にすべきである。電圧面及び接地面１０４、１０６は、電圧面のマトリックス開口部１１６が接地面の開口部１１６と実質上もしくは部分的に整合するか又は整合しないように形成することができる。マトリックス開口部１１６の実質的な整合は、最善の熱の散逸を生じるが電気絶縁は比較的少ない。これと対照的に、マトリックス開口部１１６が整合しない場合、電圧面１０４及び接地面の中実範囲１１８が整合し、高度の電気絶縁を生じるが熱の散逸度は減少する。したがって、マトリックス開口部１１６の様々な程度の部分的整合を調節すると、熱及び電気的な利益の間で所望のバランスを取ることができる。断続的な中実部分も、電圧面１０４及び接地面１０６の範囲内の、熱の散逸が問題ではないか又は電気絶縁の局所的な強化が必要な場所に分散させることができる。したがって、開口部１１６により規定されるパターンは、あらゆる場合に完全に矩形を構成する必要はないことが分かる。更に、第一誘電層１０２は、電圧面１０４及び接地面１０６がある程度平行板コンデンサのように作用するように、厚さが比較的薄くなるようにサイズを決めることができる。電圧面１０４及び接地面１０６間に生じるキャパシタンスＣの近似値は、以下の式により表すことができる：Ｃ＝ε_RＳ／ｄここで、ε_Rは第一誘電層１０２の誘電率、Ｓは開口部１１６の総面積を差し引いた電圧面１０４及び接地面１０６の表面積、ｄは第一誘電層１０２の厚さである。したがって、第一誘電層１０２の厚さ並びに電圧面１０４及び接地面１０６の表面積を注意深く調節することにより、電源経路からの電気的雑音を濾過するように固有キャパシタンスを提供することができる。その結果、過剰な数の外部フィルタ部品の必要がない電子回路構造３０１〜３０Ｎと共に、より感度のある回路を使用することができ、ひいてはコストを節約することができる。当然、上記の調節は、導電経路のインピーダンスを制御するためにも行うことができる。電圧面１０４及び接地面１０６と第一信号層１１２及び第二信号層１１４との空間的な関係も、電磁干渉を減少するように調節することができる。特に、電圧面１０４及び接地面１０６は、隣接する信号層１１２、１１４のどちらよりも互いに近く配置すべきである。この配置は、電圧面１０４と接地面１０６との間に比較的多くの雑音を保ち、雑音が信号層１１２、１１４に著しく結合するのを防ぐのに役立つ。電圧面１０６と接地面１０６との間の間隔は、電圧面と信号層１１２又は接地面と信号層１１４との間の間隔よりも約３３％以上近いことが望ましい。したがって、誘電層１０２の厚さは、誘電層１０８、１１０の厚さの約２分の１以下であることが望ましい。この間隔比は、電圧面１０６、接地面１０６と信号層１１２、１１４との間に許容可能な量の電気的絶縁を提供するために見いだされた。以下の例は、本発明に基づく電子回路構造、特にこうした電子回路構造を製造するための例示的な技術を示すために記載する。産業上の利用可能性例複数のＦＲ−４回路盤層を一緒に接着して多層積層回路基板１２を形成することにより、例示的な回路構造を製造した。ＦＲ−４回路盤層は各々、長さが約０．１２６インチ（０．３２センチメートル）、幅が約０．０６３インチ（０．１６センチメートル）だった。全体的な多層積層回路基板の厚さは、約０．０３１インチ（０．０８センチメートル）だった。第一回路盤層は、第一誘電層、第一誘電層の一方の側の上に形成された銅電圧面１０４及び該電圧面に対向する該第一誘電層の側の上に形成された銅接地面１０６を具備した。電圧面１０４と接地面１０６との間の間隔、ひいては第一誘電層１０２の厚さは、約０．００４インチ（０．０１センチメートル）だった。電圧面及び接地面１０４、１０６は、積層する前に従来の写真石版技術を用いてパターンを形成してエッチングし、１平方インチ（６．５４平方センチメートル）当り２０００個の開口部というおおよその密度にて該回路基板１２上に一般に均一に分布する複数のマトリックス開口部１１６を成形した。この密度は、プリント回路盤製造工程の制約に従ってこれより大きくても小さくても良い。第一回路盤層を第二及び第三回路盤層に積層して、多層積層回路基板を形成した。第二及び第三回路盤層は各々、誘電層１０８、１１０及び信号層１１２、１１４を具備した。積層後、電圧面及び接地面１０４、１０６各々と各信号層１１２、１１４までの間隔は、約０．０１インチ（０．０２５センチメートル）だった。したがって、各誘電層１０８、１１０の厚さは、約０．０１インチ（０．０２５センチメートル）だった。信号層１１２、１１４は、従来の写真石版技術を用いてパターンを形成してエッチングし、複数の導電パッド２０及び回路基板１２に実装されるハードウェアを結合する複数の導電トレースを形成した。誘電層１０８、１１０は各々、電圧面１０４及び接地面１０６に積層した。第一、第二及び第三誘電層１０２、１０８、１１０は、電圧面１０４及び接地面１０６と隣接する信号層１１２、１１４の空間的な関係並びに電圧、接地及び信号層の幅が、約５０オームのインピーダンスを有するインピーダンス制御マイクロストリップ線を生成するように寸法を決めた。特に、第一誘電層１０２の厚さは、第二又は第三誘電層１０８、１１０の厚さの約２分の１だった。したがって、電圧面１０４及び接地面１０６は、信号層１１２、１１４より互いに近かった。こうしてできた回路基板１２をフライス加工して、各々の開口部が側面当り約０．２５インチ（０．６３５センチメートル）又は０．０６２５平方インチ（０．４０平方センチメートル）の表面積を有する３個の開口部３２を形成した。光通信リンク回路構造を形成するため、導電パッド２０及びはんだを介して光電子部品を回路基板１２に表面実装した。Small Outline Integrated Circuit（SOIC ）が実装した集積部品１４は、実装された部品に対応する電気リードを該開口部に隣接して配置された導電パッドに結合することにより開口部３２内に懸垂した。該リードは、該リードを二次成形又はトリミングせずに導電パッドにはんだ付けした。タイプ０８０５以下の各種不連続的受動部品１６は、導電パッド及びはんだを介して回路基板１２に表面実装した。様々な集積部品１４及び不連続的部品１６は、写真石版工程で形成された導電トレースを介して互いに結合し、光通信リンク回路構造を形成した。完全に実装された回路構造は、全体の回路構造外形が０．１インチ（．２５４センチメートル）よりわずかに少なく、１ Ghz（２ Gb/s）程度の周波数に適する特性を示した。以上で本発明の例示的な実施例を説明してきたが、当業者にとっては、本明細書に開示した本発明の仕様及び方法を考察することにより、その他の長所及び変更が容易に分かるであろう。したがって、これらの仕様及び例は、例示的なものに過ぎないと考えるべきであり、本発明の真の範囲及び精神は、以下の請求の範囲により示す。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．第一主要面、第二主要面及び複数の側面を有する回路基板であって、該回路基板が複数の導電面を具備する回路基板；前記回路基板を貫通して前記第一主要面から前記第二主要面に延びる開口部；及び前記開口部内に懸垂される電子部品であって、前記電子部品が、一つ又は複数の前記導電面に結合される複数の導電リードを具備する電子部品；を備える電子回路構造。２．前記電子部品が、少なくとも部分的に前記複数の導電リードにより前記開口部内に懸垂される請求項１記載の電子回路構造。３．前記電子部品が、前記複数の導電リードによってのみ前記開口部内に懸垂される請求項１記載の電子回路構造。４．前記第一主要面及び前記第二主要面に対して実質上垂直な方向における前記電子回路構造の厚さが、前記電子部品の厚さ及び前記回路基板の厚さの合計より少ない請求項１記載の電子回路構造。５．前記電子部品が第一電子部品である請求項１記載の電子回路構造であって、前記電子回路構造が、前記回路基板の前記第一主要面及び前記第二主要面のどちらかに表面実装された第二電子部品を更に含んで成る電子回路構造。６．前記複数の接触面が、前記回路基板の前記第一主要面及び前記第二主要面の少なくともどちらかの上に形成された複数のコンタクトパッドを具備する請求項５記載の電子回路構造であって、前記第一電子部品の前記導電リードが少なくともいくつかの前記コンタクトパッドに結合され、前記第二電子部品が少なくともいくつかの前記コンタクトパッド上に表面実装され、前記第一主要面及び前記第二主要面に対して実質上垂直な方向における前記電子回路構造の厚さが、前記第二電子部品の厚さ、前記コンタクトパッドの厚さ、前記回路基板の厚さ及び前記開口部の外側に延びる前記第一電子部品部分の厚さの合計にほぼ等しい電子回路構造。７．前記複数の接触面が、前記回路基板の前記第一主要面及び前記第二主要面の少なくともどちらかの上に形成された複数のコンタクトパッドを具備する請求項５記載の電子回路構造であって、前記第一電子部品の前記導電リードが少なくともいくつかの前記コンタクトパッドに結合され、前記第二電子部品が少なくともいくつかの前記コンタクトパッド上に表面実装され、前記第一主要面及び前記第二主要面に対して実質上垂直な方向における前記電子回路構造の厚さが、前記第一電子部品の厚さ、前記コンタクトパッドの厚さ及び前記回路基板の厚さの合計より少ない電子回路構造。８．前記複数の接触面が、前記回路基板の前記第一主要面及び前記第二主要面の少なくともどちらかの上に形成された複数の第一コンタクトパッドと、前記回路基板の前記第一主要面及び前記第二主要面の他の面の上に形成された複数の第二コンタクトパッドを具備する請求項５記載の電子回路構造であって、前記第一電子部品の前記導電リードが、少なくともいくつかの前記複数の第一コンタクトパッドに結合され、前記第二電子部品が、少なくともいくつかの前記複数の第二コンタクトパッド上に表面実装され、前記第一電子部品の前記導電リードに結合された少なくともいくつかの前記複数の第一コンタクトパッドの部分が、前記第二電子部品が上に表面実装されている少なくともいくつかの前記複数の第二コンタクトパッドの部分と実質上オーバーラップしている電子回路構造。９．前記開口部が第一開口部であり、前記電子部品が第一電子部品である請求項１記載の電子回路構造であって、前記電子回路構造が、第二開口部及び第二電子部品を更に具備しており、前記第二電子部品が前記第二開口部内に懸垂され、前記第二電子部品が、一つ又は複数の前記導電面に結合された複数の第二導電リードを具備する電子回路構造。１０．前記複数の接触面が、前記回路基板の前記第一主要面及び前記第二主要面の少なくともどちらかの上に形成された複数の第一コンタクトパッドと、前記回路基板の前記第一主要面及び前記第二主要面の他の面の上に形成された複数の第二コンタクトパッドを具備する請求項９記載の電子回路構造であって、前記第一電子部品の前記導電リードが、少なくともいくつかの前記複数の第一コンタクトパッドに結合され、前記第二電子部品の前記導電リードが、少なくともいくつかの前記複数の第二コンタクトパッドに結合され、前記第一電子部品の前記リードに結合された前記少なくともいくつかの前記複数の第一コンタクトパッドの部分が、前記第二電子部品の前記リードに結合された前記少なくともいくつかの前記複数の第二コンタクトパッドの部分と実質上オーバーラップしている電子回路構造。１１．少なくともいくつかの前記複数の第一コンタクトパッド上に表面実装された第三電子部品を更に具備する請求項１０記載の電子回路構造であって、前記第三電子部品が上に表面実装されている前記少なくともいくつかの前記複数の第一コンタクトパッドの部分が、前記第二電子部品の前記リードに結合された少なくともいくつかの前記複数の第二コンタクトパッドの部分と実質上オーバーラップしている電子回路構造。１２．前記開口部内に懸垂された第二電子部品を更に具備する請求項１記載の電子回路構造であって、前記第二電子部品が、一つ又は複数の前記導電面に結合された複数の第二導電リードを含んで成る電子回路構造。１３．前記開口部の内部が導電材料でめっきされて電磁干渉を減少させる請求項１記載の電子回路構造。１４．前記回路基板が、ＦＲ−４規格及びＧ−１０規格のどちらかに準拠する多層回路盤である請求項１記載の電子回路構造。１５．前記電子回路構造がＰＣＭＣＩＡフォームファクタに準拠するパッケージ内に収容されている請求項１記載の電子回路構造。１６．前記電子回路構造が、積み重ねられた複数の電子回路構造から成る請求項１記載の電子回路構造。１７．前記電子回路構造が、放射状に配置された複数の電子回路構造を具備する請求項１記載の電子回路構造。１８．前記回路基板が、電圧面、接地面及び誘電面から成る請求項１記載の電子回路構造であって、前記電圧面及び接地面が、前記誘電面の両側に配置され、前記開口部が、前記電圧面、前記接地面及び前記誘電面を貫通して延び、前記電圧面及び前記接地面が各々追加の開口部の配列を具備する電子回路構造。１９．前記電圧面の追加の開口部が、前記接地面の追加の開口部と実質上整合する請求項１８記載の電子回路構造。２０．前記電圧面の追加の開口部が、前記接地面の追加の開口部と部分的にのみ整合する請求項１８記載の電子回路構造。２１．前記電圧面の追加の開口部が、前記接地面の追加の開口部と実質上整合しない請求項１８記載の電子回路構造。２２．前記電子部品が、最低波長λを有する電気信号を処理するように構成され、前記開口部が、約（λ／８）²以下の面積を有する請求項１８記載の電子回路構造。２３．前記電子部品が、最低波長λを有する電気信号を処理するように構成され、前記追加の開口部が各々約（λ／２０）²以下の面積を有する請求項１８記載の電子回路構造。２４．前記回路基板が内部に実装されているハウジング；前記ハウジング内に実装され、光ファイバを受け入れるためのコネクタ構造；および前記ハウジング内に実装されて前記コネクタ構造及び前記電子部品の両方に結合され、光信号を前記光ファイバから受信して、前記光信号を電気信号に変換する光電子部品であって、この光電子部品からの電気信号を前記電子部品が受信する光電子部品；を有する光電子コネクタパッケージの一部を構成する、請求項１記載の電子回路構造。２５．前記回路基板が第一回路基板であり、前記光ファイバが第一光ファイバであり、前記電子部品が第一電子部品であり、前記コネクタ構造が第一コネクタ構造であり、前記光電子部品が第一光電子部品であり、前記光電子コネクタパッケージが、前記ハウジング内に実装された第二回路基板であって、前記回路基板が、第一主要面、第二主要面及び複数の側面を有する第二回路基板；前記第二回路基板の前記第一主要面及び前記第二主要面の少なくともどちらかの上に形成された複数の導電面；前記第二回路基板を貫通して前記第一主要面から前記第二主要面に延びる開口部；前記開口部内に懸垂された第二電子部品であって、前記第二電子部品が、一つ又は複数の前記導電面に結合された複数の導電リードを具備する第二電子部品；前記ハウジング内に実装され、第二光ファイバを受け入れるための第二コネクタ構造；及び前記ハウジング内に実装されて前記第二コネクタ構造及び前記第二電子部品の両方に結合され、電気信号を前記第二電子部品から受信して、前記電気信号を光信号に変換する第二光電子部品であって、この第二光電子部品からの光信号を前記第二光ファイバが受信する第二光電子部品；を更に具備する、請求項２４記載の電子回路構造。２６．前記回路基板が、第一誘電層と；前記第一誘電層に隣接して形成された接地面と；前記接地面に対向して前記第一誘電層に隣接して形成された電圧面と；前記第一誘電層に対向して前記接地面に隣接して形成された第二誘電層と；前記第一誘電層に対向して前記電圧面に隣接して形成された第三誘電層と；前記接地面に対向して前記第二誘電層に隣接して形成された第一信号層と；前記電圧面に対向して前記第三誘電層に隣接して形成された第二信号層と；を具備する請求項１記載の電子回路構造であって、前記開口部が、前記第一誘電層、前記接地面、前記電圧面、前記第二誘電層、前記第三誘電層、前記第一信号層及び前記第二信号層を貫通して延び、前記電圧面及び前記接地面が各々、追加の開口部の配列を具備する電子回路構造。２７．前記電圧面の追加の開口部が、前記接地面の追加の開口部と実質上整合する請求項２６記載の電子回路構造。２８．前記電圧面の追加の開口部が、前記接地面の追加の開口部と部分的に整合する請求項２６記載の電子回路構造。２９．前記電圧面の追加の開口部が、前記接地面の追加の開口部と実質上整合しない請求項２６記載の電子回路構造。３０．前記電子部品が、最低波長λを有する電気信号を処理するように構成され、前記開口部が各々、約（λ／２０）²以下の面積を有する請求項２６記載の電子回路構造。３１．前記電子部品が、最低波長λを有する電気信号を処理するように構成され、前記開口部が、約（λ／８）²以下の面積を有する請求項２６記載の電子回路構造。