JPH02308588A - 電子部品を実装した回路装置 - Google Patents
電子部品を実装した回路装置Info
- Publication number
- JPH02308588A JPH02308588A JP12971289A JP12971289A JPH02308588A JP H02308588 A JPH02308588 A JP H02308588A JP 12971289 A JP12971289 A JP 12971289A JP 12971289 A JP12971289 A JP 12971289A JP H02308588 A JPH02308588 A JP H02308588A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- wiring substrate
- electronic components
- transistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 9
- 239000011889 copper foil Substances 0.000 abstract description 9
- 230000005855 radiation Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract 6
- 238000005530 etching Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はトランジスタ素子もしくは電界効果型トランジ
スタ素子（ＦＥＴ）などの電子部品を配線基板に搭載、
実装して成る電子部品を実装した回路装置に関する。
スタ素子（ＦＥＴ）などの電子部品を配線基板に搭載、
実装して成る電子部品を実装した回路装置に関する。
（従来の技術）
たとえば第４図（ａ）や（ｂ）にてそれぞれ斜曳的に示
すような外形を有するトランジスタ素子（装置）もしく
はＦＥＴ素子（装置）などのリード端子１ａをほぼ水平
方向に導出具備した電子部品１を配線基板に搭載、実装
して成る実装回路装置は、高周波回路用などとして実用
に供されている。ところで、この種の実装回路装置は一
般に第５図乃至第７図にそれぞれ断面的に示すように構
成されている。すなわち、第５図に示す如く片面に所要
の回路パターンを有するとともに、所定領域にスルホー
ル接続部２を有する配線基板３を先ず用意し、その配線
基板３のスルホール接続部２に、電子部品たとえばトラ
ンジスタ素子１や抵抗体４の所定方向へ折り曲げられた
リード端子５を挿通、実装して半田付け６し回路パター
ンに電気的に接続した構成のもの、第６図に示す如く一
生面に所要の回路パターン３ａを形成し、他主面に銅箔
層３ｂを有する配線基板３面にトランジスタ素子１や抵
抗体４を面実装して構成したもの、成るいは第７図に示
す如く一生面に所要の回路パターン１を形成し、他主面
に銅箔層３ｂをＨする配線基板３の一部を繰り抜き、こ
の繰り抜き部３Ｃにトランジスタ素子】を配設する一方
抵抗体４を配線基板３面に面実装して構成したものなど
が知られている。
すような外形を有するトランジスタ素子（装置）もしく
はＦＥＴ素子（装置）などのリード端子１ａをほぼ水平
方向に導出具備した電子部品１を配線基板に搭載、実装
して成る実装回路装置は、高周波回路用などとして実用
に供されている。ところで、この種の実装回路装置は一
般に第５図乃至第７図にそれぞれ断面的に示すように構
成されている。すなわち、第５図に示す如く片面に所要
の回路パターンを有するとともに、所定領域にスルホー
ル接続部２を有する配線基板３を先ず用意し、その配線
基板３のスルホール接続部２に、電子部品たとえばトラ
ンジスタ素子１や抵抗体４の所定方向へ折り曲げられた
リード端子５を挿通、実装して半田付け６し回路パター
ンに電気的に接続した構成のもの、第６図に示す如く一
生面に所要の回路パターン３ａを形成し、他主面に銅箔
層３ｂを有する配線基板３面にトランジスタ素子１や抵
抗体４を面実装して構成したもの、成るいは第７図に示
す如く一生面に所要の回路パターン１を形成し、他主面
に銅箔層３ｂをＨする配線基板３の一部を繰り抜き、こ
の繰り抜き部３Ｃにトランジスタ素子】を配設する一方
抵抗体４を配線基板３面に面実装して構成したものなど
が知られている。
（発明が解決しようとする課題）
しかし、上記構成の電子部品を実装した回路装置の場合
には、次のような不都合が認められる。
には、次のような不都合が認められる。
先ず第５図の構成では各電子部品１．４のリード端子５
が配線基板３を貫通するスルホール接続部２を介して接
続されているため、接続距離が長くなる上、各リード端
子５自体から高周波信号を空間に放出し品いので特性的
に問題がある。また、第６図の構成では、前記第５図の
構成における問題は改善できるが、トランジスタ素子１
のリード端子５を折り曲げて実装する必要があるばかり
でなく、他の電子部品４との間の接続距離も比較的長く
なり高周波特性が損われ品いと言う問題がある。さらに
、第７図の構成では、配線基板３の繰り抜き部３Ｃにト
ランジスタ索子１を配設するため、他の電子部品４間の
接続距離を比較的短くできると言う利°点がある反面、
繰り抜き部３Ｃの開口部から電波漏れを生じたり逆に外
界から電波が入り込むなどして、実装回路装置としての
機能が損われることもしばしばある。
が配線基板３を貫通するスルホール接続部２を介して接
続されているため、接続距離が長くなる上、各リード端
子５自体から高周波信号を空間に放出し品いので特性的
に問題がある。また、第６図の構成では、前記第５図の
構成における問題は改善できるが、トランジスタ素子１
のリード端子５を折り曲げて実装する必要があるばかり
でなく、他の電子部品４との間の接続距離も比較的長く
なり高周波特性が損われ品いと言う問題がある。さらに
、第７図の構成では、配線基板３の繰り抜き部３Ｃにト
ランジスタ索子１を配設するため、他の電子部品４間の
接続距離を比較的短くできると言う利°点がある反面、
繰り抜き部３Ｃの開口部から電波漏れを生じたり逆に外
界から電波が入り込むなどして、実装回路装置としての
機能が損われることもしばしばある。
［発明の構成］
（課題を解決するための手段）
本発明は上記事情に対処してなされたもので、少な（と
も片面に配線パターンを有しかつ、所定領域が電子部品
装着用に座ぐりされた配線基板と、前記配線基板の座ぐ
りされた領域に装着され、はぼ水平方向に導出されたリ
ード端子が所定の配線パターンに電気的に接続された電
子部品と、前記電子部品が装着された座ぐりに対応する
配線基板の裏面側に一体的に配設された金属層とを具備
せしめて成ることを特徴とする。
も片面に配線パターンを有しかつ、所定領域が電子部品
装着用に座ぐりされた配線基板と、前記配線基板の座ぐ
りされた領域に装着され、はぼ水平方向に導出されたリ
ード端子が所定の配線パターンに電気的に接続された電
子部品と、前記電子部品が装着された座ぐりに対応する
配線基板の裏面側に一体的に配設された金属層とを具備
せしめて成ることを特徴とする。
（作 用）
上記構成によれば、搭載、実装された電子部品間の信号
伝達線路の短縮化と電波漏れ防止などか容易にかつ、確
実に達成される。つまり、配線基板に搭載、実装された
主要な電子部品は座ぐりされた領域に装着され、はぼ水
平方向にリード端子は導出されて所定の配線パターンに
電気的に接続されるとともに、前記電子部品を装管した
配線基板の裏面側はシールドされた構成となっているた
め、不所望な電波の輻射や信号が全面的に除去され信頼
性の高い機能を保持する。
伝達線路の短縮化と電波漏れ防止などか容易にかつ、確
実に達成される。つまり、配線基板に搭載、実装された
主要な電子部品は座ぐりされた領域に装着され、はぼ水
平方向にリード端子は導出されて所定の配線パターンに
電気的に接続されるとともに、前記電子部品を装管した
配線基板の裏面側はシールドされた構成となっているた
め、不所望な電波の輻射や信号が全面的に除去され信頼
性の高い機能を保持する。
（実施例）
以下本発明に係る電子部品実装回路装置の構成例を示す
第１図乃至第３図を参照して、本発明の詳細な説明する
。第１図は電子部品実装回路装置を断面的に示したもの
で、３は片面に所要の配線パターン３ａを有しかつ、所
定領域が電子部品１装着用に座ぐりされた配線基板であ
る。しかして、この配線基板３は裏面側に銅箔層３ｂを
具備し、また座ぐりされた領域３ｄには、；よぼ水平方
向に導出されたリード端子５が所定の配線パターン３ａ
に電気的に接続されて電子部品たとえばトランジスタ素
子１が装管され、他の電子部品たとえば抵抗体４は配線
基板３面上に面実装されて前記トランジスタ素子１や配
線パターン３ａとともに所要の回路を構成している。さ
らに、前記電子部品たとえばトランジスタ素子１が装着
された座ぐり部３ｄに対応する配線基板３の裏面側には
前記鋼箔層３ｂが一体的に配設された状態で残存せしめ
た構成を成している。なお、第１図において６は半田付
は層であり、第２図は前記トランジスタ素子１および抵
抗体４などを配線基板３に搭載、実装した状態を示す斜
視図である。
第１図乃至第３図を参照して、本発明の詳細な説明する
。第１図は電子部品実装回路装置を断面的に示したもの
で、３は片面に所要の配線パターン３ａを有しかつ、所
定領域が電子部品１装着用に座ぐりされた配線基板であ
る。しかして、この配線基板３は裏面側に銅箔層３ｂを
具備し、また座ぐりされた領域３ｄには、；よぼ水平方
向に導出されたリード端子５が所定の配線パターン３ａ
に電気的に接続されて電子部品たとえばトランジスタ素
子１が装管され、他の電子部品たとえば抵抗体４は配線
基板３面上に面実装されて前記トランジスタ素子１や配
線パターン３ａとともに所要の回路を構成している。さ
らに、前記電子部品たとえばトランジスタ素子１が装着
された座ぐり部３ｄに対応する配線基板３の裏面側には
前記鋼箔層３ｂが一体的に配設された状態で残存せしめ
た構成を成している。なお、第１図において６は半田付
は層であり、第２図は前記トランジスタ素子１および抵
抗体４などを配線基板３に搭載、実装した状態を示す斜
視図である。
次に上記構成の電子部品を実装した回路装置の製造例を
説明する。先ず両面銅張り積層板を用意し、−主面に所
要の配線パターン状にエツチングレジスト層を、また他
主面にも全体的にエツチングレジスト層を被着形成して
エツチング処理を施して、−主面に所要の配線パターン
３ａを有し他主面に銅箔層３ｂを有する配線基板３を得
る。しかる後、上記で得た配線基板３の配線パターン３
ａ形成面の所要領域、たとえばトランジスタ素子１を搭
載、実装する領域を、エンドミルなどの切削工具を用い
て座ぐり加工し、有底の窪み乃至座ぐり部３ｄを設ける
。この窪み乃至座ぐり部３ｄの深さは、配線基板の厚さ
が１．８ｍｍの場合１．０〜１．２１ｍ５程度にすれば
、０．５〜１．０＋ｇｍ程度の埋め込み部を有するトラ
ンジスタ素子１などを水平方向に導出したリード端子５
をそのまま配線パターン３ａ面に重ねた状態で装着でき
る。このようにして所要の窪み乃至座ぐり部３ｄを設け
た後、この窪み乃至座ぐり部３ｄに所要の電子部品、た
とえばトランジスタ素子もしくはＦＥＴ素子１を位置決
め配設して、水平方向に導出したリード端子５を所定の
配線パターン３ａ面に重ね半田付けし電気的に接続する
。さらに、前記配線パターン３ａ形成面の所定領域に他
の実装電子部品、たとえばチップ抵抗４など表面実装電
子部品を搭載、配設し所定の配線パターン３ａに、半田
付けもしくは導電性接着剤で電気的に接続、実装するこ
とにより所望の電子部品を実装した回路装置を得ること
ができる。
説明する。先ず両面銅張り積層板を用意し、−主面に所
要の配線パターン状にエツチングレジスト層を、また他
主面にも全体的にエツチングレジスト層を被着形成して
エツチング処理を施して、−主面に所要の配線パターン
３ａを有し他主面に銅箔層３ｂを有する配線基板３を得
る。しかる後、上記で得た配線基板３の配線パターン３
ａ形成面の所要領域、たとえばトランジスタ素子１を搭
載、実装する領域を、エンドミルなどの切削工具を用い
て座ぐり加工し、有底の窪み乃至座ぐり部３ｄを設ける
。この窪み乃至座ぐり部３ｄの深さは、配線基板の厚さ
が１．８ｍｍの場合１．０〜１．２１ｍ５程度にすれば
、０．５〜１．０＋ｇｍ程度の埋め込み部を有するトラ
ンジスタ素子１などを水平方向に導出したリード端子５
をそのまま配線パターン３ａ面に重ねた状態で装着でき
る。このようにして所要の窪み乃至座ぐり部３ｄを設け
た後、この窪み乃至座ぐり部３ｄに所要の電子部品、た
とえばトランジスタ素子もしくはＦＥＴ素子１を位置決
め配設して、水平方向に導出したリード端子５を所定の
配線パターン３ａ面に重ね半田付けし電気的に接続する
。さらに、前記配線パターン３ａ形成面の所定領域に他
の実装電子部品、たとえばチップ抵抗４など表面実装電
子部品を搭載、配設し所定の配線パターン３ａに、半田
付けもしくは導電性接着剤で電気的に接続、実装するこ
とにより所望の電子部品を実装した回路装置を得ること
ができる。
なお、上記では配線基板３の他の面（裏面）に銅箔層３
ｂを残存させ、トランジスタ素子１など装置する領域を
座ぐり形成したが、たとえば第３図に断面的に示すよう
にスルホール型にし、裏面側の開口部に金属薄板７を配
設して前記開口部を封止した構造としてもよい。しかし
てこの場合は、裏面側の銅箔層３ｄは不要で、開口部の
みを金属薄板７で封止した構造としただけでもよい。ま
た、前記では配線基板か片面型の場合を例示したが配線
基板は両面型でもよく、さらに配線基板の座ぐり領域に
装着（実装）する電子部品はトランジスタ素子やＦＥＴ
素子など主要なものとするが、たとえばチップコンデン
サやチップ抵抗体などの装着、実装も配線基板に座ぐり
領域を設けて行ってもよい。
ｂを残存させ、トランジスタ素子１など装置する領域を
座ぐり形成したが、たとえば第３図に断面的に示すよう
にスルホール型にし、裏面側の開口部に金属薄板７を配
設して前記開口部を封止した構造としてもよい。しかし
てこの場合は、裏面側の銅箔層３ｄは不要で、開口部の
みを金属薄板７で封止した構造としただけでもよい。ま
た、前記では配線基板か片面型の場合を例示したが配線
基板は両面型でもよく、さらに配線基板の座ぐり領域に
装着（実装）する電子部品はトランジスタ素子やＦＥＴ
素子など主要なものとするが、たとえばチップコンデン
サやチップ抵抗体などの装着、実装も配線基板に座ぐり
領域を設けて行ってもよい。
［発明の効果］
上記の如く本発明に係る電子部品を実装した回路装置に
おいては、トランジスタ素子もしくはＦＥＴ索子など主
要な実装電子部品が配線基板に形設した座ぐり部に装管
、実装され、かつそれら主要な実装電子部品からほぼ水
平方向に導出されたリード端子は、水平方向に延設され
たまま所定の配線パターンに電気的に接続している。つ
まり、主要な実装電子部品は配線パターンに対して最短
距離で接続した構成を採っている。一方、前記主要な実
装電子部品を装着、実装した配線基板の座ぐり部に対応
する裏面には電気的にシールド層の役割をなす金属層が
一体的に配設しである。したがって、本発明に係る実装
回路装置によれば、たとえば高周波回路としての利用に
おいても、リード端子部での高周波信号の不要な輻射（
放射）の低減や不所望な外来信号の除去などが容易に達
成される。しかも前記配線基板に対する座ぐり加工に・
も煩雑さを要しないし、またこの座ぐり領域裏面への金
属層の配設もたとえば両面銅箔張り積層載を使用すれば
特別に配設する必要もなく経済的でもある。
おいては、トランジスタ素子もしくはＦＥＴ索子など主
要な実装電子部品が配線基板に形設した座ぐり部に装管
、実装され、かつそれら主要な実装電子部品からほぼ水
平方向に導出されたリード端子は、水平方向に延設され
たまま所定の配線パターンに電気的に接続している。つ
まり、主要な実装電子部品は配線パターンに対して最短
距離で接続した構成を採っている。一方、前記主要な実
装電子部品を装着、実装した配線基板の座ぐり部に対応
する裏面には電気的にシールド層の役割をなす金属層が
一体的に配設しである。したがって、本発明に係る実装
回路装置によれば、たとえば高周波回路としての利用に
おいても、リード端子部での高周波信号の不要な輻射（
放射）の低減や不所望な外来信号の除去などが容易に達
成される。しかも前記配線基板に対する座ぐり加工に・
も煩雑さを要しないし、またこの座ぐり領域裏面への金
属層の配設もたとえば両面銅箔張り積層載を使用すれば
特別に配設する必要もなく経済的でもある。
第１図は本発明に係る電子部品を実装した回路装置の要
部構成例を示す断面図、第２図は第１図に示した回路装
置の斜視図、第３図は本発明に係る電子部品を実装した
回路装置の他の要部構成例を示す断面図、第４図（ａ）
、 （ｂ）は実装するトランジスタ素子の構成例を示
す斜視図、第５図乃至第７図は従来の電子部品を実装し
た回路装置のそれぞれ異なる要部構成例を示す断面図で
ある。 １・・・・・・・・・トランジスタ素子（電子部品）３
・・・・・・・・・配線基板 ３ａ・・・・・・・・・配線パターン ３ｂ、７・・・金属層 ３ｄ・・・・・・・・・座ぐり領域 ４・・・・・・・・・抵抗体（電子部品）５・・・・・
・・・・リード端子 ６・・・・・・・・・半田付は層 出願人２ 株式会社 東北 代理人 弁理士 須 山 佐 − 第３図 ｉｏ） （ｂｌ 第４図 第５図 第６図 第７図
部構成例を示す断面図、第２図は第１図に示した回路装
置の斜視図、第３図は本発明に係る電子部品を実装した
回路装置の他の要部構成例を示す断面図、第４図（ａ）
、 （ｂ）は実装するトランジスタ素子の構成例を示
す斜視図、第５図乃至第７図は従来の電子部品を実装し
た回路装置のそれぞれ異なる要部構成例を示す断面図で
ある。 １・・・・・・・・・トランジスタ素子（電子部品）３
・・・・・・・・・配線基板 ３ａ・・・・・・・・・配線パターン ３ｂ、７・・・金属層 ３ｄ・・・・・・・・・座ぐり領域 ４・・・・・・・・・抵抗体（電子部品）５・・・・・
・・・・リード端子 ６・・・・・・・・・半田付は層 出願人２ 株式会社 東北 代理人 弁理士 須 山 佐 − 第３図 ｉｏ） （ｂｌ 第４図 第５図 第６図 第７図
Claims (1)
- 少なくとも片面に配線パターンを有しかつ、所定領域が
電子部品装着用に座ぐりされた配線基板と、前記配線基
板の座ぐりされた領域に装着されほぼ水平方向に導出さ
れたリード端子が所定の配線パターンに電気的に接続さ
れた電子部品と、前記電子部品が装着された座ぐりに対
応する配線基板の裏面側に一体的に配設された金属層と
を具備して成ることを特徴とする電子部品を実装した回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12971289A JPH02308588A (ja) | 1989-05-23 | 1989-05-23 | 電子部品を実装した回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12971289A JPH02308588A (ja) | 1989-05-23 | 1989-05-23 | 電子部品を実装した回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02308588A true JPH02308588A (ja) | 1990-12-21 |
Family
ID=15016341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12971289A Pending JPH02308588A (ja) | 1989-05-23 | 1989-05-23 | 電子部品を実装した回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02308588A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631807A (en) * | 1995-01-20 | 1997-05-20 | Minnesota Mining And Manufacturing Company | Electronic circuit structure with aperture suspended component |
-
1989
- 1989-05-23 JP JP12971289A patent/JPH02308588A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631807A (en) * | 1995-01-20 | 1997-05-20 | Minnesota Mining And Manufacturing Company | Electronic circuit structure with aperture suspended component |
| US5689600A (en) * | 1995-01-20 | 1997-11-18 | Minnesota Mining And Manufacturing Company | Electronic circuit structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3002539B2 (ja) | 横方向の導電パターンと遮へい区域とを有する回路板及びその回路板を製造する方法 | |
| JP3497110B2 (ja) | フラット型シールドケーブル | |
| WO1992022944A1 (en) | A device for contacting shielded conductors | |
| JP2007234258A (ja) | プリント基板ユニット | |
| JP2009176893A (ja) | プリント配線板 | |
| JPH05343878A (ja) | 高密度回路モジュールの製造方法 | |
| JPH02308588A (ja) | 電子部品を実装した回路装置 | |
| JP2741090B2 (ja) | プリント基板 | |
| JP2008166471A (ja) | 配線用基板 | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JP2007281303A (ja) | プリント配線基板およびその製造方法 | |
| JP2003338693A (ja) | 同軸ケーブルの接続方法及び多層プリント基板 | |
| JPH04139783A (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JPH01135099A (ja) | 電子回路パッケージ | |
| JPH0342693Y2 (ja) | ||
| JP2753767B2 (ja) | 電子部品搭載用基板 | |
| WO2021124805A1 (ja) | 電子部品モジュール | |
| JP2811790B2 (ja) | 電子回路装置 | |
| JPH0745992Y2 (ja) | 電子部品とシールドケースとの接地構造 | |
| JPH05136593A (ja) | シールド構造 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP2785502B2 (ja) | プリント基板 | |
| JP2002050839A (ja) | 電子機器 | |
| JPS635220Y2 (ja) |