JPH10289962A - 電子回路装置の製造方法 - Google Patents

電子回路装置の製造方法

Info

Publication number
JPH10289962A
JPH10289962A JP10005565A JP556598A JPH10289962A JP H10289962 A JPH10289962 A JP H10289962A JP 10005565 A JP10005565 A JP 10005565A JP 556598 A JP556598 A JP 556598A JP H10289962 A JPH10289962 A JP H10289962A
Authority
JP
Japan
Prior art keywords
sealing
package body
baking
cap
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10005565A
Other languages
English (en)
Other versions
JP3345878B2 (ja
Inventor
Naohito Mizuno
直仁 水野
Shinichi Hirose
伸一 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP00556598A priority Critical patent/JP3345878B2/ja
Priority to US09/025,107 priority patent/US6100108A/en
Publication of JPH10289962A publication Critical patent/JPH10289962A/ja
Application granted granted Critical
Publication of JP3345878B2 publication Critical patent/JP3345878B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】 【課題】 キャビティのキャップ封止時に熱処理が必要
となる場合においても、封止部分の接合幅を十分に確保
して封止信頼性の向上を実現すること。 【解決手段】 パッケージ本体のキャビティに半導体加
速度センサチップを含む電子部品をシリコーン系ダイボ
ンド材及びシリコーン系銀ペーストを使用して搭載する
部品搭載工程を実行した後には、ベーキング工程Ｓ５に
おいて、電子部品を搭載した状態のパッケージ本体を、
３８０℃±５℃前後のベーク温度となるように加熱する
処理を行う。封止工程Ｓ６では、パッケージ本体におけ
るキャビティの周縁部とキャップとの間に低融点ガラス
より成る封止材料を介在させた状態で熱処理を施すこと
により、パッケージ本体及びキャップ間を封止材料によ
り接合する。このときの熱処理によるパッケージ本体の
加熱温度は、ベーキング工程Ｓ５でのベーク温度より低
い３６５℃±５℃前後に設定される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パッケージ本体に
形成されたキャビティ内に、電子部品をダイボンド材及
び配線用の導電ペーストの少なくとも一方を使用して搭
載すると共に、上記キャビティをキャップ及び封止材料
を利用して気密に封止するようにした電子回路装置の製
造方法に関する。
【０００２】
【従来の技術】例えば自動車用のエアバッグシステムや
ＡＢＳに用いられる半導体加速度センサのパッケージと
しては、従来より、ピン挿入形のメタルキャンパッケー
ジを用いることが主流となっていた。しかしながら、こ
のようなキャンパッケージを用いた半導体加速度センサ
は、部品点数が多くて構造が複雑になると共に全体が大
型化するという問題点があり、また、ピン挿入型である
ため、プリント配線基板などへの実装作業が面倒になる
という問題点もあった。
【０００３】近年では、上記のような問題点を解決する
ために、表面実装型のセラミックパッケージを利用して
半導体加速度センサを構成することが行われている。即
ち、このような構成とする場合には、表面実装用の端子
を備えたセラミック材料製のパッケージ本体に形成され
たキャビティ内に、半導体加速度センサチップ及びその
センシング出力処理用のＩＣチップなどの電子部品をダ
イボンディングすると共に、上記キャビティを同じくセ
ラミック材料製のキャップによって気密に閉鎖すること
が行われる。
【０００４】この場合、キャップ封止のためには、高温
はんだ封止、樹脂封止、低融点ガラス封止などが考えら
れる。しかし、高温はんだ封止を行う場合には、パッケ
ージに設ける電極に厚肉の金メッキが必要になるため、
パッケージ自体が高価になるという問題点がある。ま
た、樹脂封止を行う場合には、耐湿性に難点があるた
め、封止空間の気密状態を長期に渡って安定的に維持す
ることが困難になるという問題点がある。このため、従
来では、低融点ガラス封止を採用することが一般的にな
っている。
【０００５】また、半導体加速度センサチップの搭載状
態では、そのダイボンディング部分での応力を緩和する
ことが要求されるため、低ヤング率のシリコーン系ダイ
ボンド材を利用することが行われており、また、電子部
品の配線が必要な場合には、その配線のための導電ペー
ストとして、上記シリコーン系ダイボンド材と同時硬化
が可能なシリコーン系銀ペーストを利用することが行わ
れる。
【０００６】
【発明が解決しようとする課題】ところで、上記のよう
な低融点ガラスによるキャップ封止工程を経て完成した
半導体加速度センサについて、透過Ｘ線観察を含む詳細
な測定を行って封止状態の検査を行ったところ、ガラス
封止部分の接合幅が想定した幅より細くなる現象、ガラ
ス封止部分にボイドが発生する現象、キャップが正規の
取付状態から傾いた状態を呈する現象などの不具合が往
々にして出現するという事実が判明した。
【０００７】このような現象の発生原因は、シリコーン
系ダイボンド材及びシリコーン系銀ペーストから発生す
るガスによると考えられる。つまり、キャップ封止工程
では、その低融点ガラスを融点温度まで上げるための熱
処理が行われるものであるが、斯様な熱処理に伴い、シ
リコーン系のダイボンド材及び銀ペーストから熱分解ガ
スが発生してキャビティの内圧が大きく上昇し、これに
よりガラス封止部分の接合幅の細り現象やボイドの発生
現象などが引き起こされることが判明した。このような
現象は、ダイボンド材及び導電ペーストとしてシリコー
ン系以外のものを使用した場合にも同様に発生すると考
えられるが、何れにしても封止信頼性が低くなって完成
品の品質低下を招いたり、完成品を表面実装する際にキ
ャップの傾きに起因したマウント不良を来たす恐れがあ
るなどの問題点があった。
【０００８】本発明は上記のような事情に鑑みてなされ
たものであり、その目的は、パッケージ本体に形成され
たキャビティ内に電子部品をダイボンド材及び配線用の
導電ペーストの少なくとも一方を使用して搭載して成る
電子回路装置を製造するに当たって、そのキャビティの
キャップ封止時に熱処理が必要となる場合においても、
封止部分の接合幅を十分に確保できてその封止信頼性の
向上を実現できるなどの効果を奏する電子回路装置の製
造方法を提供することにある。
【０００９】
【課題を解決するための手段】請求項１記載の発明によ
れば、パッケージ本体及びキャップ間を封止材料により
接合するという封止工程に先立って、電子部品を搭載し
た状態のパッケージ本体（キャビティがキャップにより
気密に閉鎖される前の状態のパッケージ本体）を、上記
封止工程での熱処理による加熱温度より高い値に設定さ
れたベーク温度となるように加熱するというベーキング
工程が所定時間実行されることになる。このベーキング
工程では、電子部品の搭載のために使用されているダイ
ボンド材や導電ペーストが熱分解されてガスが発生する
が、そのガスはキャビティ外へ放散することになる。
【００１０】この後に、上記封止工程、つまりパッケー
ジ本体におけるキャビティ周縁部と当該キャビティを気
密に封止するためのキャップとの間に封止材料を介在さ
せた状態で熱処理を施すことにより、パッケージ本体及
びキャップ間を接合するという封止工程が行われるよう
になる。このときの熱処理によるパッケージ本体の加熱
温度は前記ベーキング工程でのベーク温度より低いた
め、ダイボンド材や導電ペーストから発生する熱分解ガ
スの量は、ベーキング工程を行わない場合に比べて大幅
に減少することになる。このため、従来のように、キャ
ビティの内圧が大きく上昇する恐れがなくなり、その内
圧上昇に起因した封止部分の接合幅の細り現象やボイド
の発生現象、或いはキャップが正規の取付状態から傾く
現象などを惹起することがなくなる。この結果、封止信
頼性を十分に確保可能となって、製造対象である電子回
路装置の品質低下を来たす恐れがなくなると共に、完成
した電子回路装置を表面実装する際においてキャップの
傾きに起因したマウント不良を来たす恐れもなくなるも
のである。
【００１１】請求項２記載の発明のように、ベーキング
工程並びに封止工程での熱処理を、複数個のパッケージ
本体についてのロット処理として実行する場合には、生
産性が向上することになる。
【００１２】このようにロット処理を行う場合、請求項
３記載の発明のように、ベーキング工程並びに封止工程
での加熱温度が各パッケージ本体毎にばらつくような状
況となったときでも、上記ベーク温度の最低値と上記加
熱温度の最高値との間に所定温度差が存在するように熱
処理を行う構成とした場合には、ロット内の全てのパッ
ケージ本体に対して、請求項１記載の発明と同等の効果
を期待できることになり、歩留り向上につながる。
【００１３】請求項４記載の発明のように、パッケージ
本体に対するベーキング工程を封止工程での熱処理時間
以上行う構成とした場合には、封止工程での熱分解ガス
の発生量が相対的に減少することになるため、キャビテ
ィの内圧上昇をさらに抑制できるようになる。
【００１４】請求項５記載の発明のように、封止材料と
してガラスを使用するなどの構成とした場合には、封止
空間つまりキャビティの気密状態を長期に渡って安定的
に維持できるようになると共に、パッケージ本体側に特
別な加工が不要となってコストダウンを実現できるよう
になる。
【００１５】請求項７記載の発明によれば、電子部品と
して力学量センサチップを搭載する場合に、そのセンサ
チップのダイボンドのために、一般的に低ヤング率であ
るシリコーン系ダイボンド材を利用する構成としたか
ら、そのダイボンディング部分での応力を緩和できるよ
うになって、力学量センサチップによる検出精度の低下
を未然に防止できるようになる。
【００１６】請求項９記載の発明によれば、電子部品の
搭載のためにシリコーン系ダイボンド材及びシリコーン
系導電ペーストの少なくとも一方を使用する場合におい
て、封止工程での加熱温度並びにベーキング工程でのベ
ーク温度が、一般的なシリコーン系ダイボンド材及びシ
リコーン系導電ペーストの耐熱温度である４００℃前後
より低い値となるから、それらシリコーン系ダイボンド
材及びシリコーン系導電ペーストの熱劣化を未然に防止
できるようになる。
【００１７】請求項１０記載の発明のように構成した場
合には、電子回路装置内の金属部分が、ベーキング工程
及び封止工程の実行に伴う温度上昇により酸化する事態
を効果的に防止できるようになる。
【００１８】
【発明の実施の形態】以下、本発明を自動車のエアバッ
グシステムに用いられる半導体加速度センサの製造方法
に適用した一実施例について図面を参照しながら説明す
る。図２及び図３には完成状態での半導体加速度センサ
の縦断正面図及び縦断側面図が示されている。
【００１９】これらの図２及び図３において、半導体加
速度センサ１（本発明でいう電子回路装置に相当）は、
扁平な矩形容器状のパッケージ本体２のキャビティ２０
内に、それぞれ本発明でいう電子部品に相当した半導体
加速度センサチップ３（力学量センサチップ）、信号処
理用ＩＣチップ４及びチップコンデンサ５を表面実装技
術を利用して配置すると共に、キャビティ２０をキャッ
プ６により気密に封止した構造となっている。
【００２０】尚、上記半導体加速度センサチップ３は歪
みゲージを備えた周知構成のものであり、信号処理用Ｉ
Ｃ４チップは、半導体加速度センサチップ３の歪みゲー
ジの変位量に基づいて加速度情報を得るための信号処理
を行うようになっている。
【００２１】上記したパッケージ本体２及びキャップ６
は、セラミック材料により構成されるものであり、本実
施例ではアルミナを利用している。この場合、パッケー
ジ本体２は、周知のグリーンシート積層法により製造さ
れるもので、例えば５枚のアルミナ基板２ａ〜２ｅを積
層した形態となっている。
【００２２】図４には上記パッケージ本体２の製造プロ
セスの概略が示されており、以下その製造プロセスにつ
いてパッケージ本体２の層構造を示した図５も参照しな
がら説明しておく。
【００２３】即ち、アルミナより成るパッケージ本体２
をグリーンシート積層法で製造する場合、アルミナ粉
末、鉱物質粉末、有機バインダなどを含んで成るグリー
ンシートＡを例えば５枚用意し、図４（ａ）に示すよう
に、その内の例えば上４枚に対して、所定形状（図５に
示す基板２ａ〜２ｃの各開口部７ａ〜７ｃ、基板２ｄの
開口部８ａ、８ｂにそれぞれ対応した形状）の打ち抜き
孔Ｂ群を形成する。
【００２４】尚、開口部７ａ及び７ｂはキャビティ２０
の開口部に対応した形状とされ、開口部７ｃはチップコ
ンデンサ５の外形寸法に応じた形状とされる。また、開
口部８ａ、８ｂはスリット形状のもので、チップコンデ
ンサ５の搭載部分に当該コンデンサ５の長手方向と直交
した状態で互いに平行するように形成される。
【００２５】次いで、これらグリーンシートＡに対し
て、導体ペースト（本実施例の場合、タングステンペー
スト）により、図２及び図３に示す配線用導体パターン
９及びボンディング用導体パターン１０を含む内装配線
の下地となるタングステン導体膜（図４中には示されて
いない）を印刷処理により形成する。尚、図４では、内
装配線の敷設状態については図示を省略しているが、シ
ート面に施された通常の配線構造の他に、前記打ち抜き
孔Ｂの形成時に各グリーンシートＡにスルーホール（図
２、図３に符号１１を付して示す）を形成し、このスル
ーホール１１にタングステンペーストを埋め込むように
した配線構造も備えた構成としている。
【００２６】その後、グリーンシートＡを積層して例え
ばホットプレスすることにより、各グリーンシートＡを
接合し、この接合状態で、図４（ｂ）、（ｃ）に示すよ
うに、１個分のパッケージ本体２の元となるパッケージ
基材Ｃを切り出す。そして、各単位パッケージ基材Ｃを
所定温度で焼成することにより、パッケージ本体２の基
本構造を形成する。
【００２７】上記パッケージ本体２における上述したタ
ングステン導体膜のうち、表面に露出している部分に
は、メッキ処理を施すことにより前記配線用導体パター
ン９及びボンディング用導体パターン１０を形成する。
上記メッキ処理の詳細は以下の通りである。
【００２８】まず、メッキの下地となるタングステン導
体膜に活性化処理を行い、その上に当該タングステン導
体膜と相性が良い無電解Ｎｉ−Ｂメッキ処理を０．６〜
１．２μｍ程度の膜厚となるように施す。次に、そのＮ
ｉ−Ｂメッキ膜上に無電解Ｎｉ−Ｐメッキ処理を４〜６
μｍの膜厚となるように施す（尚、一般的なメッキ処理
では、２μｍ程度の膜厚で形成するのが通常であるが、
本実施例ではこれの２〜３倍の膜厚としている）。そし
て、このように形成したＮｉ−Ｐメッキ膜上に置換形の
フラッシュメッキを０．０７μｍ以上の膜厚となるよう
に施す。
【００２９】さて、図１には上記のように製造されたパ
ッケージ本体２を利用して半導体加速度センサ１を完成
させるまでの製造工程について示されており、以下これ
について前記図２及び図３、並びに製造途中での側面構
造を摸式的に示す図６も参照しながら説明する。
【００３０】図１において、上記製造工程では、まず、
コンデンサ組付け工程Ｓ１を行う。この工程Ｓ１では、
キャビティ２０内におけるチップコンデンサ５のマウン
ト位置に、配線パターン用のシリコーン系導電ペースト
例えばシリコーン系銀ペースト１２をディスペンスによ
り塗布し、当該チップコンデンサ５を所定位置にマウン
トする。尚、このシリコーン系銀ペースト１２は、チッ
プコンデンサ５の両端部の電極と対応する部分に必要量
だけ塗布されるものである。
【００３１】次いで、センサチップ組付け工程Ｓ２を行
うものであり、この工程Ｓ２では、キャビティ２０内に
おける半導体加速度センサチップ３及び信号処理用ＩＣ
チップ４の各マウント位置に、シリコーン系ダイボンド
材１３をディスペンス若しくはスタンピングにより必要
量だけ塗布し、当該センサチップ３及びＩＣチップ４を
所定位置にマウントする。
【００３２】この後には、硬化工程Ｓ３において、１５
０℃程度の熱を加えて、前記シリコーン系銀ペースト１
２の硬化処理及びシリコーン系ダイボンディング材１３
の硬化処理を同時に行うことにより、半導体加速度セン
サチップ３、信号処理用ＩＣチップ４及びチップコンデ
ンサ５を固定する。
【００３３】これに引き続くワイヤボンディング工程Ｓ
４においては、上記のようにキャビティ２０内に固定さ
れた半導体加速度センサチップ３及び信号処理用ＩＣチ
ップ４の各電極パッド（図示せず）との各間、並びにそ
れら半導体加速度センサチップ３及び信号処理用ＩＣチ
ップ４の各電極パッド（図示せず）とキャビティ２０側
のボンディング用導電パターン１０との各間を、ボンデ
ィングワイヤ１４によりにより接続する。尚、ボンディ
ングワイヤ１４としては、アルミニウムワイヤ或いは金
ワイヤなどを使用する。
【００３４】ここで、上記したコンデンサ組付け工程Ｓ
１、センサチップ組付け工程Ｓ２、硬化工程Ｓ３及びワ
イヤボンディング工程Ｓ４が、本発明でいう部品搭載工
程に相当するものである。
【００３５】上記したワイヤボンディング工程Ｓ４が終
了した後には、ベーキング工程Ｓ５を実行する。このベ
ーキング工程Ｓ５は、複数個のパッケージ本体２につい
てのロット処理として実行されるものである。具体的に
は、半導体加速度センサチップ３、信号処理用ＩＣチッ
プ４及びチップコンデンサ５を搭載した状態の複数個の
パッケージ本体２（キャビティ２０がキャップ６により
気密に閉鎖される前の状態のもの）を、製造ライン上に
設けられた連続炉（ベルト炉）中を移動させることによ
り、各パッケージ本体２が予め設定されたベーク温度で
ある例えば３８０℃±５℃前後（これは、パッケージ本
体２に使用されているシリコーン系銀ペースト１２及び
シリコーン系ダイボンド材１３の耐熱温度（４００℃程
度）より低い温度である）となるように所定時間だけ加
熱するものであり、このときの加熱時間は例えば１０分
に設定される（１０分より長くても可）。
【００３６】尚、上記連続炉内は、窒素ガスやアルゴン
ガスのような不活性ガスなどを利用した非酸化雰囲気と
されるものである。また、上記ベーキング工程Ｓ５で
は、パッケージ本体２の加熱動作並びに冷却動作がある
程度の時間をかけて行われるように構成することが望ま
しく、また、連続炉に代えてオーブンを使用する構成と
しても良い。
【００３７】上記ベーキング工程Ｓ５の実行後には、冷
却のための待ち時間が経過した後に封止工程Ｓ６を行
う。この封止工程Ｓ６では、まず、キャップ６における
パッケージ本体２との当接部分（キャビティ２０の周縁
部に沿った枠形状のシール部分）に対し、予め低融点ガ
ラスより成る封止材料１５を印刷などにより塗布してお
く。尚、この場合には、図６（ａ）に示すように、パッ
ケージ本体２の両側面に対応した各位置に合計２カ所の
ガス抜き孔１５ａ（図６（ａ）では１カ所のみ図示）を
形成しておくものであり、斯様なガス抜き孔１５ａを形
成するために、上記封止材料１５の塗布は２回に分けて
行われる。また、このときの封止材料１５の印刷幅は、
パッケージ本体５の大きさなどを考慮して決定されるも
のであるが、本実施例の場合、例えば０．５mm程度とな
るように設定される。
【００３８】次いで、当該キャップ６を治具を用いて位
置合わせしながらパッケージ本体２上の所定位置に配置
し、この配置状態（つまりパッケージ本体２におけるキ
ャビティ２０の周縁部とキャップ６との間に封止材料１
５を介在させた状態）とされたロット単位のパッケージ
本体２に対し、ベルト炉或いはオーブンを利用して熱処
理を施すことにより、パッケージ本体２及びキャップ６
間を当該封止材料１５により接合し、以て半導体加速度
センサ１を完成する。尚、この封止工程も不活性ガスな
どを利用した非酸化雰囲気で行われる。
【００３９】この場合、上記封止工程での熱処理による
パッケージ本体２の加熱温度は、当該パッケージ本体２
に使用されているシリコーン系銀ペースト１２及びシリ
コーン系ダイボンド材１３の耐熱温度（４００℃程度）
を考慮し、且つ前記ベーキング工程Ｓ５でのベーク温度
（３８０℃±５℃前後）より低い温度になることを考慮
して、３６５℃±５℃前後に設定されるものであり、ま
た、その熱処理時間は、例えば１０分に設定される。こ
れにより、「ベーキング工程の継続時間≧封止工程の熱
処理時間」の関係が満たされることになる。
【００４０】また、上記のようなロット処理によりベー
キング工程Ｓ５及び封止工程Ｓ６を行う場合、ベーキン
グ工程Ｓ５でのベーク温度並びに封止工程Ｓ６での加熱
温度が各パッケージ本体２毎にばらつくことがあるが、
このような状況下でも、炉内雰囲気若しくはオーブン内
雰囲気を調節して上記ベーク温度の最低値と上記加熱温
度の最高値との間に所定温度差が存在するように熱処理
を行うものである。
【００４１】尚、上記のように封止材料１５の封止温度
（接着温度）が３６５℃±５℃と比較的低いという事情
に対処するために、その封止材料１５としては、ガラス
母材としてＰｂＯ−ＰｂＦ系、フィラーとしてＰｂＯ−
Ｔｉ2 Ｏ系を用いた低融点ガラスを使用している。
【００４２】また、上記封止工程においては、当初にお
いて、前記ガス抜き孔１５ａが開放状態にあるため、熱
処理に伴い発生したガスは当該ガス抜き孔１５ａを介し
て外部に排出されるようになる。このとき、低融点ガラ
スより成る封止材料１５は、その軟化温度が２８０〜３
４０℃程度となるものであり、このため、上記ガス抜き
孔１５ａは、封止工程の進行に応じて図６（ｂ）に示す
ように次第に狭められ、最終的に完全に閉塞された状態
となるものである。
【００４３】上記封止工程Ｓ６が終了した後には、半導
体加速度センサ１の電気的特性を検査する検査工程Ｓ
７、検査に合格した半導体加速度センサ１の例えばキャ
ップ６に対し製品番号などをマーキングするマーキング
工程Ｓ８などが行われる。
【００４４】しかして、上記のように完成された半導体
加速度センサ１は、プリント配線基板などに対して、パ
ッケージ本体２の外部に導出された配線用導体パターン
９を利用して表面実装されるものであり、この実装作業
は、例えばはんだリフロー処理により行われる。
【００４５】上記した本実施例による製造方法によれ
ば、以下に述べるような作用・効果を奏することができ
る。即ち、上記製造方法によれば、パッケージ本体２及
びキャップ６間を封止材料１５により接合するという封
止工程Ｓ６に先立って、半導体加速度センサチップ３な
どの電子部品を搭載した状態のパッケージ本体２（つま
り、キャビティ２０がキャップ６により気密に閉鎖され
る前の状態のもの）を、非酸化雰囲気中において、上記
封止工程Ｓ６で行われる熱処理による加熱温度（３６５
℃±５℃前後）より高いベーク温度（３８０℃±５℃前
後）に加熱するというベーキング工程Ｓ５が１０分以上
行われることになる。
【００４６】このようなベーキング工程Ｓ５が行われた
ときには、キャビティ２０内で使用されているシリコー
ン系銀ペースト１２及びシリコーン系ダイボンド材１３
が熱分解されてガスが発生するが、その発生ガスはキャ
ビティ２０外へ放散することになる。
【００４７】この後に、上記封止工程Ｓ６、つまりパッ
ケージ本体２におけるキャビティ２０の周縁部とキャッ
プ６との間に封止材料１５を介在させた状態で熱処理を
施すことにより、パッケージ本体２及びキャップ６間を
接合する工程が行われるようになるが、この封止工程で
の熱処理によるパッケージ本体２の加熱温度は、前記ベ
ーキング工程Ｓ５でのベーク温度（３８０℃±５℃前
後）より低い３６５℃±５℃前後で行われるため、シリ
コーン系銀ペースト１２及びシリコーン系ダイボンド材
１３から発生する熱分解ガスの量は、ベーキング工程Ｓ
５を行わない場合に比べて大幅に減少することになる。
【００４８】このため、封止工程Ｓ６の実行に伴ってキ
ャビティ２０の内圧が大きく上昇する恐れがなくなり、
その内圧上昇に起因した封止部分の接合幅の細り現象や
ボイドの発生現象、或いはキャップ６が正規の取付状態
から傾く現象などを惹起することがなくなる。この結
果、封止信頼性を十分に確保可能となって、半導体加速
度センサ１の品質低下を来たす恐れがなくなると共に、
半導体加速度センサ１を表面実装する際にキャップの傾
きに起因したマウント不良を来たす恐れもなくなるもの
である。
【００４９】尚、上記のようにベーキング工程Ｓ５を実
行した場合において、封止工程Ｓ６での熱分解ガスの発
生量が減少するメカニズムは、以下のような事情による
と考えられる。つまり、熱分解ガスの発生源となるシリ
コーン系銀ペースト１２及びシリコーン系ダイボンド材
１３にあっては、その加熱に応じて重量が減少するもの
であり、その減少分が熱分解ガスの発生量を決めること
になる。このような重量の減少量は、加熱温度が高くな
るのに応じて大きくなる。
【００５０】例えば、シリコーン系銀ペースト１２につ
いて、加熱温度を３６５℃、３８０℃とした各状態で熱
処理を継続的に行った場合、その熱処理時間と重量の減
少量との関係は図７に示すような特性となる。この図７
からは、３６５℃での加熱を１０分間行った場合の重量
減は０．３％程度であることが分かる。つまり、本実施
例のようなベーキング工程Ｓ５を行うことなく封止工程
Ｓ６（加熱温度は３６５℃±５℃）のみを１０分間行っ
た場合には、当該封止工程Ｓ６でのシリコーン系銀ペー
スト１２の重量減が０．３％程度になることが分かる。
【００５１】また、図７からは、３８０℃での加熱を１
０分間行った後に３６５℃での加熱を１０分間行った場
合の重量減（図７中にＷで示す部分）は０．０６％程度
であることが分かる。つまり、本実施例のようなベーキ
ング工程Ｓ５（加熱温度は３８０℃±５℃）を１０分間
行った後に、封止工程Ｓ６（加熱温度は３６５℃±５
℃）を１０分間行った場合には、当該封止工程Ｓ６での
シリコーン系銀ペースト１２の重量減が０．０６％程度
で済むことが分かる。
【００５２】また、封止工程Ｓ６に先立ってベーキング
工程Ｓ５を実行した場合には、シリコーン系ダイボンド
材１３についても封止工程Ｓ６での重量の減少量が小さ
くなる。このように、シリコーン系銀ペースト１２及び
シリコーン系ダイボンド材１３の重量減が抑制される結
果、封止工程Ｓ６での熱分解ガスの発生量が減少するこ
とになる。
【００５３】一方、本実施例では、ベーキング工程Ｓ５
並びに封止工程Ｓ６での熱処理を、複数個のパッケージ
本体２についてのロット処理として実行する構成とした
から、生産性の向上を実現できるようになる。この場
合、ロット内の各パッケージ本体２のそれぞれを、封止
工程Ｓ６での熱処理による加熱温度（３６５℃±５℃）
より高い値に設定されたベーク温度（３８０℃±５℃）
となるように加熱するベーキング工程Ｓ６が所定時間
（１０分間）だけ実行されることになる。つまり、ロッ
ト処理を行う場合において、ベーキング工程Ｓ５でのベ
ーク温度並びに封止工程Ｓ６での加熱温度が各パッケー
ジ本体２毎にばらつくような状況（炉内の位置により温
度が異なるような状況）となったときでも、上記ベーク
温度の最低値と上記加熱温度の最高値との間に所定温度
差（本実施例の場合、ベーク温度の最低値が３７５℃、
加熱温度の最高値が３７０℃であるから５℃）が存在す
るように熱処理が実行されるから、ロット内の全てのパ
ッケージ本体２において、キャビティ２０の内圧上昇を
前述同様に抑制できることになる。
【００５４】また、パッケージ本体２に対するベーキン
グ工程Ｓ６を封止工程Ｓ５での熱処理時間以上行う構成
としたから、封止工程Ｓ５での熱分解ガスの発生量が相
対的に減少することになるため、キャビティ２０の内圧
上昇をさらに抑制できるという利点が出てくる。
【００５５】さらに、本実施例では、封止材料１５とし
て融点温度が低い低融点ガラスを使用すると共に、パッ
ケージ本体２及びキャップ６を、当該封止材料１５より
融点温度が十分に高いセラミック材料であるアルミナに
より形成したから、その封止材料１５による封止空間つ
まりキャビティ２０の気密状態を長期に渡って安定的に
維持できるようになると共に、パッケージ本体２及びキ
ャップ６側に、封止材料として高温はんだを使用する場
合のような特別な加工が不要となってコストダウンを実
現できるようになる。
【００５６】半導体加速度センサチップ３のダイボンド
のために、低ヤング率のシリコーン系ダイボンド材１３
を利用する構成としたから、そのダイボンディング部分
での応力を緩和できるようになって、半導体加速度セン
サチップ３による検出精度の低下を未然に防止できるよ
うになる。
【００５７】ベーキング工程Ｓ５でのベーク温度、並び
に封止工程Ｓ６での熱処理による加熱温度が、何れもパ
ッケージ本体２に使用されているシリコーン系銀ペース
ト１２及びシリコーン系ダイボンド材１３の耐熱温度よ
り低い温度に設定されているから、それらシリコーン系
銀ペースト１２及びシリコーン系ダイボンド材１３の熱
劣化を未然に防止できるようになる。
【００５８】また、ベーキング工程Ｓ５及び封止工程
は、不活性ガスを利用した非酸化雰囲気で行われる構成
となっているから、半導体加速度センサ１内の金属部分
（例えばメッキ部分及びその下地部分）が、それらベー
キング工程Ｓ５及び封止工程Ｓ６の実行に伴う温度上昇
により酸化する事態を効果的に防止できるようになる。
ここで、上記のような効果が得られる根拠を明確にする
ために、ベーキング工程Ｓ５を行わないまま封止工程Ｓ
６を行った場合の不具合についての考察結果を説明して
おく。
【００５９】即ち、本願発明者らは、前記コンデンサ組
付け工程Ｓ１、センサチップ組付け工程Ｓ２、硬化工程
Ｓ３及びワイヤボンディング工程Ｓ４を経た後のパッケ
ージ本体２に対し、ベーキング工程Ｓ５を行わずに封止
工程Ｓ６を行ったサンプルについて透過Ｘ線観察を試み
た結果、封止材料１５の接合幅が想定した幅より細くな
る現象を見いだした。このような現象は、キャビティ２
０の内圧がシリコーン系銀ペースト１２及びシリコーン
系ダイボンド材１３から発生する熱分解ガスにより上昇
するために発生すると考えられる。
【００６０】上記サンプルは、封止工程Ｓ６において、
キャップ６に対し閉鎖方向の荷重を加えない状態で得た
ものであるが、当該キャップ６に対し約１Ｋｇｆの荷重
を加えた状態で封止工程Ｓ６を行ったサンプル（勿論、
ベーキング工程Ｓ５は行っていない）を作成し、そのサ
ンプルについてキャップ６を取り外して調べたところ、
キャップ６に付着した封止材料１５は図８に示すような
状態となっていた。
【００６１】図８は、上記のように取り外したキャップ
６の裏面を一部模写したものであるが、この図８から
は、キャップ６に荷重を加えた状態では発生した熱分解
ガスの逃げ場がないため、封止材料１５中にボイドが発
生していることが分かる。このようなボイドは、ベーキ
ング工程Ｓ５を行わずに、キャップ６に対し閉鎖方向の
荷重を加えない通常の封止工程Ｓ６を行った場合にも、
ある程度の確率で発生するものと考えられるが、これが
キャップ６が正規の取付状態から傾いた状態を呈する原
因の一つとなる。
【００６２】上記のようなベーキング工程Ｓ５を行わな
い場合におけるキャビティ２０の内圧上昇現象を定量的
に把握するために、本願発明者らは、半導体加速度セン
サ１の製造過程においてベーキング工程Ｓ５を実行せず
に封止工程Ｓ６を行った場合に、半導体加速度センサ１
のキャビティ２０内でどの程度の量のガスが発生するか
を実際の製品について測定する実験を行った。その結
果、封止工程Ｓ６での熱処理温度及び時間を３６５℃及
び１０分の条件とした場合、シリコーン系銀ペースト１
２及びシリコーン系ダイボンド材１３から約３６×１０
−３cm３のガスが発生し、それによりキャビティ２０内
の圧力が約０．５atm （但し、キャビティ２０内の有効
体積は６４×１０−３cm３）上昇することが判明した。
【００６３】これに対して、製造過程においてベーキン
グ工程Ｓ５（ベーク温度３８０℃×１０分）及び封止工
程Ｓ６（熱処理温度３６５℃×１０分）を順次行った半
導体加速度センサ１について、封止工程Ｓ６での発生ガ
ス量を測定したところ、その値は約９．８×１０−３cm
３になったが、この場合には、キャビティ２０内の圧力
上昇が約０．１５atm に抑制されることになる。従っ
て、このような事実により、前述したような本実施例に
よる作用、つまり、封止工程Ｓ６の実行時においてキャ
ビティ２０の内圧が大きく上昇する恐れがなくなって、
その内圧上昇に起因した封止部分の接合幅の細り現象な
どを来たすことがなくなるという作用が得られるもので
ある。
【００６４】また、図９には、本実施例の効果を明確に
するために、ベーキング工程Ｓ５及び封止工程Ｓ６を順
次行った半導体加速度センサ１と、ベーキング工程Ｓ５
を行わずに封止工程Ｓ６を行った半導体加速度センサ１
とについて１０個ずつのサンプルを作成し、それらサン
プルについて、キャビティ２０の内圧とキャップ６の傾
き、並びにキャビティ２０の内圧とシール幅（封止材料
１５による封止部分の接合幅）との関係についての分布
を調べた結果を示した。尚、キャップ６の傾きは、図１
０に示すような値として得たものである（キャップ６の
長辺寸法は１０mm程度）。
【００６５】この図９からは、次のようなことが分か
る。つまり、キャップ６の傾きについて考察すると、ベ
ーキング工程Ｓ５を行った場合には、サンプル毎のばら
つきが小さくなり、しかもその傾きが相対的に小さくな
る（最大のもので約０．１０mm）。これに対して、ベー
キング工程Ｓ５を行わなかった場合には、キャップ６の
傾きがサンプル毎に大きくばらつく傾向が出てくる。
【００６６】また、シール幅について考察すると、ベー
キング工程Ｓ５を行った場合には、最低のものでも約
０．２mmのシール幅を確保できる。これに対して、ベー
キング工程Ｓ５を行わなかった場合には、シール幅が許
容下限値である０．１５mm程度より細くなったサンプル
が出現することになる。
【００６７】因みに、本実施例では、封止工程Ｓ６にお
いて、キャップ６におけるパッケージ本体２との当接部
分に対し予め塗布される封止材料１５の幅は、その印刷
直後の状態において０．５mm程度となるように設定され
るものであり、封止工程Ｓ５の実行後におけるシール幅
は、この０．５mmに可能な限り近いほうが良いものであ
る。しかるに、ベーキング工程Ｓ５を行った場合には、
上記０．５mmに極力近づいたシール幅を確保できるのに
対して、ベーキング工程Ｓ５を行わなかった場合には、
シール幅が印刷直後の封止材料の幅の１／３以下になる
サンプルが出現するものであり、このような状態のサン
プルでは、封止信頼性が低くなって品質低下に繋がると
いう問題点が出てくる。
【００６８】尚、本発明は上記した実施例に限定される
ものではなく、次のような変形または拡張が可能であ
る。パッケージ本体２及びキャップ６をアルミナにより
形成する構成としたが、他のセラミック材料により形成
しても良く、また、ガラス或いは耐熱樹脂により形成す
る構成としても良い。封止材料１５として、ガラス母材
／ＰｂＯ−ＰｂＦ系、フィラー／ＰｂＯ−Ｔｉ2 Ｏ系の
低融点ガラスを用いる構成としたが、他の組成の低融点
ガラスを用いても良く、また、他の材料を用いても良
い。
【００６９】シリコーン系銀ペースト１２及びシリコー
ン系ダイボンド材１３を使用する半導体加速度センサ１
を例を挙げたが、これ以外の導電ペースト及びダイボン
ド剤を使用した電子回路装置にも適用でき、また、ダイ
ボンド材及び配線用の導電ペーストの少なくとも一方を
使用して電子部品を搭載する工程が付随する電子回路装
置全般に広く適用できる。
【００７０】エアバッグシステムシステムに用いられる
半導体加速度センサについて説明したが、ＡＢＳ用の半
導体加速度センサやその他の力学量センサ（ヨーレート
センサ、角速度センサ、振動センサなど）に適用しても
良く、また、エンジン吸気圧などを検知するための圧力
センサ、エアコン冷媒圧や油圧を検知するための高圧セ
ンサなどの他に、温度センサ、磁気センサ、放射線セン
サなどにも適用することができる。勿論、製造対象の電
子回路装置は、センサに限られるものではなく、抵抗回
路網やＲＣ回路網などを含む電子部品を搭載する電子回
路装置全般に広く適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による製造プロセスを示すフ
ローチャート
【図２】半導体加速度センサの縦断正面図
【図３】半導体加速度センサの縦断正面図
【図４】パッケージ本体の製造プロセスを示す斜視図
【図５】パッケージ本体の層構造を示す分解斜視図
【図６】製造途中での側面構造を摸式的に示す図
【図７】熱処理時間と重量の減少量との関係を示す特性
図
【図８】従来の製造方法による不具合を説明するための
キャップ裏面の部分模写図
【図９】複数のサンプルについてキャビティの内圧とキ
ャップの傾き、並びにキャビティの内圧とシール幅との
関係を示した図
【図１０】キャップの傾き量を説明するための半導体加
速度センサの概略的な側面図
【符号の説明】
１は半導体加速度センサ（電子回路装置）、２はパッケ
ージ本体、３は半導体加速度センサチップ（電子部品、
力学量センサチップ）、４は信号処理用ＩＣチップ（電
子部品）、５はチップコンデンサ（電子部品）、６はキ
ャップ、１２はシリコーン系銀ペースト（導電ペース
ト）、１３はシリコーン系ダイボンド材（ダイボンド
材）、１５は封止材料、２０はキャビティを示す。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 電子部品搭載用のパッケージ本体に形成
    されたキャビティ内に、電子部品をダイボンド材及び配
    線用の導電ペーストの少なくとも一方を使用して搭載す
    る部品搭載工程と、 前記パッケージ本体におけるキャビティ周縁部と当該キ
    ャビティを気密に封止するためのキャップとの間に封止
    材料を介在させた状態で熱処理を施すことにより、パッ
    ケージ本体及びキャップ間を接合する封止工程とを実行
    するようにした電子回路装置の製造方法において、 前記封止工程に先立って、前記電子部品を搭載した状態
    のパッケージ本体を、当該封止工程での熱処理による加
    熱温度より高い値に設定されたベーク温度となるように
    加熱するベーキング工程を所定時間実行することを特徴
    とする電子回路装置の製造方法。
  2. 【請求項２】 前記ベーキング工程並びに前記封止工程
    での熱処理は、複数個のパッケージ本体についてのロッ
    ト処理として実行されることを特徴とする請求項１記載
    の電子回路装置の製造方法。
  3. 【請求項３】 請求項２記載の電子回路装置の製造方法
    において、 前記ベーキング工程でのベーク温度並びに前記封止工程
    での加熱温度が各パッケージ本体毎にばらつくような状
    況下でも、上記ベーク温度の最低値と上記加熱温度の最
    高値との間に所定温度差が存在するように熱処理を行う
    ことを特徴とする電子回路装置の製造方法。
  4. 【請求項４】 前記ベーキング工程は、前記封止工程で
    の熱処理時間以上行われることを特徴とする請求項１な
    いし３の何れかに記載の電子回路装置の製造方法。
  5. 【請求項５】 前記封止材料としてガラスを使用し、前
    記パッケージ本体及びキャップを前記ガラスより融点温
    度が十分に高い材料により形成することを特徴とする請
    求項１ないし４の何れかに記載の電子回路装置の製造方
    法。
  6. 【請求項６】 前記パッケージ本体及びキャップは、セ
    ラミック材料により構成されることを特徴とする請求項
    ５記載の電子回路装置の製造方法。
  7. 【請求項７】 前記電子部品は力学量センサチップによ
    り構成され、この力学量センサチップを前記キャビティ
    内にシリコーン系ダイボンド材を使用して搭載すること
    を特徴とする請求項１ないし６の何れかに記載の電子回
    路装置の製造方法。
  8. 【請求項８】 電子部品としてシリコーン系導電ペース
    トより成る配線を利用するものが設けられることを特徴
    とする請求項１ないし７の何れかに記載の電子回路装置
    の製造方法。
  9. 【請求項９】 請求項７または８記載の電子回路装置の
    製造方法において、 前記封止工程での加熱温度を３６５℃±５℃前後に設定
    すると共に、前記ベーキング工程でのベーク温度を３８
    ０℃±５℃前後に設定することを特徴とする電子回路装
    置の製造方法。
  10. 【請求項１０】 前記ベーキング工程及び封止工程は、
    不活性ガスなどを利用した非酸化雰囲気中で行われるこ
    とを特徴とする請求項１ないし９の何れかに記載の電子
    回路装置の製造方法。
JP00556598A 1997-02-17 1998-01-14 電子回路装置の製造方法 Expired - Fee Related JP3345878B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP00556598A JP3345878B2 (ja) 1997-02-17 1998-01-14 電子回路装置の製造方法
US09/025,107 US6100108A (en) 1997-02-17 1998-02-17 Method of fabricating electronic circuit device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-31798 1997-02-17
JP3179897 1997-02-17
JP00556598A JP3345878B2 (ja) 1997-02-17 1998-01-14 電子回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10289962A true JPH10289962A (ja) 1998-10-27
JP3345878B2 JP3345878B2 (ja) 2002-11-18

Family

ID=37496871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00556598A Expired - Fee Related JP3345878B2 (ja) 1997-02-17 1998-01-14 電子回路装置の製造方法

Country Status (2)

Country Link
US (1) US6100108A (ja)
JP (1) JP3345878B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064912A (ja) * 2002-07-30 2004-02-26 Hitachi Ltd 自動車制御装置
JP2010272696A (ja) * 2009-05-21 2010-12-02 Panasonic Electric Works Co Ltd 半導体デバイス
JP2010539685A (ja) * 2007-09-07 2010-12-16 ケーエルエー−テンカー・コーポレーション 高密度インパッケージ超小型電子増幅器
JP2012217155A (ja) * 2011-03-30 2012-11-08 Nippon Dempa Kogyo Co Ltd 圧電デバイス及び圧電デバイスの製造方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569710B1 (en) * 1998-12-03 2003-05-27 International Business Machines Corporation Panel structure with plurality of chip compartments for providing high volume of chip modules
US6638784B2 (en) * 1999-06-24 2003-10-28 Rockwell Collins, Inc. Hermetic chip scale packaging means and method including self test
JP3567822B2 (ja) * 1999-10-29 2004-09-22 株式会社村田製作所 電子部品と通信機装置および電子部品の製造方法
TW454320B (en) * 2000-05-12 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor devices with heat-dissipation stiffener and manufacturing method thereof
JP4565728B2 (ja) * 2000-10-10 2010-10-20 三洋電機株式会社 中空気密パッケージ型の半導体装置
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8021778B2 (en) 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8404376B2 (en) 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US7993773B2 (en) 2002-08-09 2011-08-09 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8236443B2 (en) 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US7514283B2 (en) 2003-03-20 2009-04-07 Robert Bosch Gmbh Method of fabricating electromechanical device having a controlled atmosphere
US8728285B2 (en) 2003-05-23 2014-05-20 Demaray, Llc Transparent conductive oxides
US6936491B2 (en) 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US6952041B2 (en) 2003-07-25 2005-10-04 Robert Bosch Gmbh Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same
JP3829860B2 (ja) * 2004-01-30 2006-10-04 株式会社デンソー 半導体チップの製造方法
US7068125B2 (en) 2004-03-04 2006-06-27 Robert Bosch Gmbh Temperature controlled MEMS resonator and method for controlling resonator frequency
US7102467B2 (en) 2004-04-28 2006-09-05 Robert Bosch Gmbh Method for adjusting the frequency of a MEMS resonator
CN101931097B (zh) 2004-12-08 2012-11-21 希莫菲克斯公司 LiCoO2的沉积
US7959769B2 (en) 2004-12-08 2011-06-14 Infinite Power Solutions, Inc. Deposition of LiCoO2
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
DE102006032925B8 (de) * 2006-07-15 2008-11-06 Schott Ag Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
US8062708B2 (en) 2006-09-29 2011-11-22 Infinite Power Solutions, Inc. Masking of and material constraint for depositing battery layers on flexible substrates
US8197781B2 (en) 2006-11-07 2012-06-12 Infinite Power Solutions, Inc. Sputtering target of Li3PO4 and method for producing same
US8268488B2 (en) 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
KR20100102180A (ko) 2007-12-21 2010-09-20 인피니트 파워 솔루션스, 인크. 전해질 막을 위한 표적을 스퍼터링하는 방법
JP5705549B2 (ja) 2008-01-11 2015-04-22 インフィニット パワー ソリューションズ， インコーポレイテッド 薄膜電池および他のデバイスのための薄膜カプセル化
US8350519B2 (en) 2008-04-02 2013-01-08 Infinite Power Solutions, Inc Passive over/under voltage control and protection for energy storage devices associated with energy harvesting
US8906523B2 (en) 2008-08-11 2014-12-09 Infinite Power Solutions, Inc. Energy device with integral collector surface for electromagnetic energy harvesting and method thereof
EP2332127A4 (en) 2008-09-12 2011-11-09 Infinite Power Solutions Inc ENERGY DEVICE HAVING AN INTEGRATED CONDUCTIVE SURFACE FOR DATA COMMUNICATION VIA ELECTROMAGNETIC ENERGY AND ASSOCIATED METHOD
WO2010042594A1 (en) 2008-10-08 2010-04-15 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
DE102009001969A1 (de) * 2009-03-30 2010-10-07 Robert Bosch Gmbh Sensormodul
EP2474056B1 (en) 2009-09-01 2016-05-04 Sapurast Research LLC Printed circuit board with integrated thin film battery
JP2013528912A (ja) 2010-06-07 2013-07-11 インフィニット パワー ソリューションズ， インコーポレイテッド 再充電可能高密度電気化学素子
US9935028B2 (en) 2013-03-05 2018-04-03 Global Circuit Innovations Incorporated Method and apparatus for printing integrated circuit bond connections
US9966319B1 (en) 2011-10-27 2018-05-08 Global Circuit Innovations Incorporated Environmental hardening integrated circuit method and apparatus
US10109606B2 (en) 2011-10-27 2018-10-23 Global Circuit Innovations, Inc. Remapped packaged extracted die
US10002846B2 (en) 2011-10-27 2018-06-19 Global Circuit Innovations Incorporated Method for remapping a packaged extracted die with 3D printed bond connections
US10177054B2 (en) 2011-10-27 2019-01-08 Global Circuit Innovations, Inc. Method for remapping a packaged extracted die
US9870968B2 (en) 2011-10-27 2018-01-16 Global Circuit Innovations Incorporated Repackaged integrated circuit and assembly method
US10128161B2 (en) 2011-10-27 2018-11-13 Global Circuit Innovations, Inc. 3D printed hermetic package assembly and method
US10147660B2 (en) 2011-10-27 2018-12-04 Global Circuits Innovations, Inc. Remapped packaged extracted die with 3D printed bond connections
US9416003B2 (en) * 2014-02-24 2016-08-16 Freescale Semiconductor, Inc. Semiconductor die with high pressure cavity
US9481572B2 (en) * 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
US10115645B1 (en) 2018-01-09 2018-10-30 Global Circuit Innovations, Inc. Repackaged reconditioned die method and assembly
US11508680B2 (en) 2020-11-13 2022-11-22 Global Circuit Innovations Inc. Solder ball application for singular die

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125051A (ja) * 1984-11-22 1986-06-12 Hitachi Tokyo Electronics Co Ltd 半導体装置の製造方法
JPS61232640A (ja) * 1985-04-09 1986-10-16 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622433A (en) * 1984-03-30 1986-11-11 Diacon, Inc. Ceramic package system using low temperature sealing glasses
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
JPH06236034A (ja) * 1993-02-08 1994-08-23 Shin Etsu Chem Co Ltd ポジ型レジスト材料
US5503016A (en) * 1994-02-01 1996-04-02 Ic Sensors, Inc. Vertically mounted accelerometer chip
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
US5554806A (en) * 1994-06-15 1996-09-10 Nippondenso Co., Ltd. Physical-quantity detecting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125051A (ja) * 1984-11-22 1986-06-12 Hitachi Tokyo Electronics Co Ltd 半導体装置の製造方法
JPS61232640A (ja) * 1985-04-09 1986-10-16 Fujitsu Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064912A (ja) * 2002-07-30 2004-02-26 Hitachi Ltd 自動車制御装置
US7303406B2 (en) 2002-07-30 2007-12-04 Hitachi, Ltd. Device for controlling a vehicle
US7530819B2 (en) 2002-07-30 2009-05-12 Hitachi, Ltd. Device for controlling a vehicle
JP2010539685A (ja) * 2007-09-07 2010-12-16 ケーエルエー−テンカー・コーポレーション 高密度インパッケージ超小型電子増幅器
JP2010272696A (ja) * 2009-05-21 2010-12-02 Panasonic Electric Works Co Ltd 半導体デバイス
JP2012217155A (ja) * 2011-03-30 2012-11-08 Nippon Dempa Kogyo Co Ltd 圧電デバイス及び圧電デバイスの製造方法

Also Published As

Publication number Publication date
US6100108A (en) 2000-08-08
JP3345878B2 (ja) 2002-11-18

Similar Documents

Publication Publication Date Title
JP3345878B2 (ja) 電子回路装置の製造方法
JP3423855B2 (ja) 電子部品搭載用構造体および電子部品の実装方法
US5897724A (en) Method of producing a hybrid integrated circuit
US20140252584A1 (en) Method and apparatus for printing integrated circuit bond connections
US5423119A (en) Method for manufacturing a hybrid circuit charge-coupled device image sensor
Kohler et al. Assembly and interconnection technology for high-temperature bulk acoustic wave resonators
JP3603663B2 (ja) 厚膜回路基板とその製造方法
JP3303162B2 (ja) 半導体装置及びその製造方法
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
JP3404266B2 (ja) 配線基板の接続構造
JP4574025B2 (ja) 配線モジュール
JP3218483B2 (ja) 半導体パッケージ用セラミックリッド、及び半導体パッケージの製造方法
JP2004207539A (ja) 電子部品収納用容器および電子装置
JP2605157B2 (ja) モールドパッケージ型厚膜ハイブリッドｉｃ
JP3869434B2 (ja) 表面実装型パッケージ及びその製造方法
JPH04290245A (ja) 半導体装置の熱応力測定素子
JP2572092Y2 (ja) 半導体素子パッケージ
JPH11126853A (ja) 厚膜回路基板の製造方法
JP2000164757A (ja) 半導体素子収納用パッケージおよびその実装構造
JPH0432297A (ja) 多層配線基板及びその製造方法
JPH09260554A (ja) 半導体パッケージ
JPH08213499A (ja) セラミック製パッケージ基体、セラミック製パッケージ及び前記パッケージ基体を用いた封着方法
JPH11195682A (ja) 接着剤層の形成方法及び半導体装置の製造方法
JPS62108554A (ja) 混成集積回路装置及びその製造方法
JPS62285456A (ja) ガラス封止型半導体装置用リ−ドフレ−ム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130906

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees