JP3567822B2 - 電子部品と通信機装置および電子部品の製造方法 - Google Patents
電子部品と通信機装置および電子部品の製造方法 Download PDFInfo
- Publication number
- JP3567822B2 JP3567822B2 JP30865999A JP30865999A JP3567822B2 JP 3567822 B2 JP3567822 B2 JP 3567822B2 JP 30865999 A JP30865999 A JP 30865999A JP 30865999 A JP30865999 A JP 30865999A JP 3567822 B2 JP3567822 B2 JP 3567822B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- sealing frame
- frame region
- conductive pattern
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子部品およびその製造方法に関し、特に電子部品素子をパッケージ内に収納する際に容易かつ精度良く収納することが可能な構造の電子部品とその電子部品の製造方法に関する。
【０００２】
【従来の技術】
従来、弾性表面波素子等の電子部品素子はパッケージに収納されて電子部品として用いられている。この電子部品素子が収納されるフェースダウン実装用のパッケージが良く知られている。このようなフェースダウン実装において、電子部品素子をパッケージに収納する際の位置決め方式として、以下のような二つの方法が用いられている。
【０００３】
第１の方法は、電子部品素子をパッケージの凹部の側壁を位置決めガイドとして使用しながら、電子部品素子をパッケージ内に収納しフェースダウン実装する方法である。このような方式では、パッケージ凹部の側壁を位置決めガイドとして電子部品素子をこの側壁にあてて位置を認識してから位置決めし、フェースダウン実装しているため、簡便な手法で容易に実装が可能なものである。
【０００４】
第２の方法は、パッケージ凹部内の底面、すなわちフェースダウン実装面の電極パターンや位置認識マークを画像認識して、その位置にあわせて電子部品素子をフェースダウン実装する方法である。このような方式では、パッケージ凹部内の電極パターンを正確に認識してそれに対応した位置に電子部品素子を実装できるので、非常に高い位置決め精度が得られるものである。
【０００５】
【発明が解決しようとする課題】
しかしながら、第１の方法では、パッケージ凹部の側壁を位置決めガイドとして用いているため、一旦、電子部品素子を側壁にあてなければならず、このような工程を考慮に入れると、パッケージ凹部の領域は電子部品素子に比べてある程度大きめに設定しておく必要があった。また、比較的簡便な方法でフェースダウン実装出来るものの、実装の精度的にはあまり高くなかった。
【０００６】
また、第２の方法では、パッケージ凹部の底面の電極パターンや位置決めマークを画像認識する場合、例えばセラミックと電極パターンを複数積層したいわゆるセラミックパッケージを用いると、各セラミックスの層と電極パターンの積層ずれが生じ、画像認識に用いるパッケージの凹部領域の底面の電極パターンや位置決めマークとパッケージ側壁との相対位置が最悪の場合で０．１ｍｍずれる。このため、フェースダウン実装時に側壁に電子部品素子を接触し破損しないようにするためには少なくとも電子部品素子の大きさを前記ずれ量の２倍の０．２ｍｍ小さくしなければならない。また、位置決めマークをパッケージ凹部の底面に形成した場合、電極パターン以外に位置決めマークを形成する部分が必要となるため、パッケージが大きくなってしまうという問題を有していた。
【０００７】
本発明は、以上の問題点に鑑みて、パッケージ内における電子部品素子の実装位置を高精度に割り出すことができ、より大きな電子部品素子がフェースダウン実装可能で、製造上の歩留まり向上、生産性向上が期待できる電子部品を提供することを目的としている。
【０００８】
【課題を解決するための手段】
そこで、本発明の請求項１に係る電子部品は、電子部品素子と前記電子部品素子を収納するパッケージとを備える電子部品において、前記パッケージは、前記電子部品素子が収納される凹部領域と、前記凹部領域の周縁に形成される封止用枠領域と、前記凹部領域を覆うように前記封止用枠領域に取り付けられる封止蓋とから構成され、前記凹部領域には前記電子部品素子が電気的に接続される接続電極が形成され、前記封止用枠領域の上面に画像認識に使用される導電パターンが形成され、前記導電パターンが前記封止用枠領域の内周に及んで形成されていることを特徴としている。
【０００９】
このように封止用枠領域の上面に画像認識に用いられる導電パターンが形成されているので、この導電パターンを画像認識することで凹部領域を判別することができ、容易に電子部品素子を収納・実装することができる。また、このように、導電パターンが封止用枠領域の内周に及んでいるので、封止用枠領域に導電パターンを印刷形成する際に若干の印刷ずれを生じたとしても、封止用枠領域の内周縁は常に導電パターンに覆われた状態になるので、常に凹部領域を判別することができる。
【００１０】
本発明の請求項２に係る電子部品は、前記導電パターンが前記封止用枠領域の上面全面に形成されていることを特徴としている。
【００１１】
このように導電パターンが封止用枠領域の上面全面にあるので、電子部品の小型化に伴ってパッケージが小型化しても、容易に凹部領域を判別することができる。
【００１４】
本発明の請求項３に係る通信機装置は、上記電子部品を用いている。
【００１７】
本発明の請求項４に係る電子部品の製造方法は、電子部品素子と前記電子部品素子を収納するパッケージとを備え、前記パッケージは、前記電子部品素子が収納される凹部領域と、前記凹部領域の周縁に形成される封止用枠領域と、前記凹部領域を覆うように前記封止用枠領域に取り付けられる封止蓋とから構成される電子部品の製造方法において、前記パッケージを構成する封止用枠領域の上面の内周縁を導電パターンで覆い、該導電パターンを画像認識することにより、前記電子部品素子を前記パッケージの凹部領域内に収納することを特徴としている。
【００１８】
このように封止用枠領域を画像認識しているので、凹部領域を判別して容易に電子部品素子を収納・実装することができる。また、このように封止用枠領域の上面に形成された導電パターンを画像認識しているので、凹部領域を判別して容易に電子部品素子を収納・実装することができる。
【００１９】
本発明の請求項５に係る電子部品の製造方法は、前記導電パターンが前記封止用枠領域の上面全面に形成されていることを特徴としている。
【００２０】
このように封止用枠領域の上面に画像認識に用いられる導電パターンが形成されているので、この導電パターンを画像認識することで凹部領域を判別することができ、容易に電子部品素子を収納・実装することができる。
【００２１】
本発明の請求項６に係る電子部品の製造方法は、前記パッケージを構成する封止用枠領域上面に形成される導電パターンを、前記封止枠領域上面の面積よりも大きい開口部を有する印刷マスクを用いて印刷したことを特徴としている。
【００２２】
このように封止用枠領域の上面に封止枠領域上面の面積よりも大きい開口部を有する印刷マスクを用いて導電パターンを印刷しているので、導電パターンが封止用枠領域内周に及ぶように形成することができる。
【００２５】
【発明の実施の形態】
本発明の実施形態につき、図１〜３を参照して説明する。図１は本発明に係る電子部品として例示した弾性表面波装置の平面図を示し、図２は図１におけるＸ−Ｘ線断面図、図３は図１における裏面、すなわち弾性表面波装置１の実装面を示す下面図である。
【００２６】
図１に示すように、弾性表面波装置１はパッケージ２とパッケージ２に収納される弾性表面波素子３とから構成されている。
【００２７】
パッケージ２は、封止用枠領域２ａとパッケージ基板２ｄにより凹部領域２ｂが形成され、封止用枠領域２ａに蓋２ｃが取り付けられることにより構成されている。封止用枠領域２ａの上面全面には導電パターン４が形成されており、この導電パターンに蓋２ｃを半田等で封止することにより、凹部領域２ｂを密閉状態にしている。
【００２８】
また、パッケージ基板２ｄにはその上面に入出力電極５，６およびアース電極７が形成されており、パッケージ基板２ｄの側面から下面に達して外部入出力電極５ａ，６ａおよび外部アース電極７ａを形成している。
【００２９】
弾性表面波素子３は、圧電基板３ａ表面に図示しないくし形電極と電極パッド３ｂが形成されて構成されている。パッケージ２に対しては、図示しないくし形電極と電極パッド３ｂが形成された圧電基板３ａ表面を下面にしてバンプ８を介してフェースダウン実装されている。
【００３０】
このような弾性表面波装置１において、弾性表面波素子３をフェースダウン実装する際に、導電パターン４を画像認識することにより、封止用枠領域２ａと凹部領域２ｂを判別し、凹部領域２ｂに弾性表面波素子３を配置するようにしている。導電パターン４はタングステン等の導体からなり、Ｎｉメッキ、Ａｕメッキの順でメッキ処理されており、他の部分とのコントラストによって画像認識を可能にしている。
【００３１】
以上のように、封止に使用される導電パターン４を画像認識可能にしたので、封止用枠領域２ａと凹部領域２ｂとを判別してフェースダウン実装を容易にしている。
【００３２】
次に、本発明の第２の実施の形態に係る電子部品について、弾性表面波装置を例に挙げて図４、５を用いて説明する。図４は本発明の第２の実施の形態に係る弾性表面波装置１１の平面図であり、図５は図４におけるＹ−Ｙ線断面図である。なお、第１の実施の形態と同じ部分には同一符号を付し詳細な説明は省略する。
【００３３】
図４に示すように、第１の実施の形態と異なる点は、パッケージ１２の封止用枠領域２ａ上面の導電パターン１４の形状である。図４に示すように、図４における封止用枠領域２ａの対角線上に位置する二つの角部に導電パターン１４が形成されている。この二つの角部により、封止用枠領域２ａと凹部領域２ｂとの境界が判別出来る。
【００３４】
また、図５に示すように、導電パターン１４は封止用枠領域２ａの内周にまで及ぶように形成されている。このような導電パターンを形成する場合、印刷パターンに対応したマスク開口の位置を若干凹部領域まで及ぶようにずらして形成すれば、規定の位置に位置ずれなく印刷できた場合、図５のような導電パターン１４となる。
【００３５】
このような構成にすれば、導電パターン１４の印刷時に、図４における上下方向または左右方向に印刷ずれを起こした場合でも、封止用枠領域２ａの内周縁が必ず導電パターン１４に覆われるので、凹部領域２ａの形状・大きさを常に判別することができる。
【００３６】
なお、本実施の形態では、封止用枠領域２ａの対角線上に位置する二つの角部に封止用枠領域２ａの内周に及ぶように導電パターン１４を形成したがこれに限るものではなく、四つの角部に形成するようにしても良いし、第１の実施の形態のように封止用枠領域２ａの上面全面と封止用枠領域２ａの内周に及ぶように導電パターンを形成するようにしても良い。
【００３７】
次に、本発明の第３の実施の形態に係る電子部品について、弾性表面波装置を例に挙げて図６を用いて説明する。図６は、第１の実施の形態の図２と同じ位置における弾性表面波装置２１の断面図である。なお、第１、２の実施の形態と同じ部分には同一符号を付し詳細な説明は省略する。
【００３８】
図６に示すように、第１、２の実施の形態と異なる点は、パッケージ２２の封止用枠領域２ａ上面の導電パターン２４の形状である。図６に示すように、封止用枠領域２ａの内周および外周にまで及ぶように形成されている。このような導電パターンを形成する場合、印刷パターンに対応したマスク開口の面積を封止用枠領域２ａ上面の面積よりも若干大きめに形成すれば、規定の位置に位置ずれなく印刷できた場合、図６のような導電パターン２４となる。
【００３９】
このような構成にすれば、導電パターン２４の印刷時に、印刷ずれを起こした場合でも、封止用枠領域２ａの内周縁および上面が必ず導電パターン２４に覆われるので、凹部領域２ａの形状・大きさを常に判別することができる。導電パターンの印刷精度は±０．１ｍｍ程度であるため、封止用枠領域２ａ上面の導電パターン２４を印刷するには、印刷マスクの開口部を封止用枠領域の内側に対して少なくとも０．１５ｍｍ程度大きくするのが好ましい。
【００４０】
なお、本実施の形態の導電パターン２４は図４に示したように封止用枠領域２ａの対角線上に位置する二つの角部に形成するような形状にしても良い。
【００４１】
次に、本発明の第４の実施の形態に係る電子部品について、弾性表面波装置を例に挙げて図７を用いて説明する。図７は、第３の実施の形態の図６と同じ位置における弾性表面波装置３１の断面図である。なお、第１〜３の実施の形態と同じ部分には同一符号を付し詳細な説明は省略する。
【００４２】
図７に示すように、第１〜３の実施の形態と異なる点は、パッケージ３２の封止用枠領域２ａ上面に形成されているのが導電パターンではなく絶縁パターン３４である点である。
【００４３】
このような構成にすれば、凹部領域２ｂ底面の入出力電極５，６およびアース電極７に対する絶縁パターン３４のコントラストがはっきりするため、画像認識がより容易なものとなる。また、この絶縁パターン３４にエポキシ樹脂等を用いれば蓋２ｃの樹脂封止に利用することができる。また、樹脂に限らずアルミナコートなどでも同様に利用することができる。
【００４４】
なお、本実施の形態の絶縁パターン３４も、第２，第３の実施の形態で行った手法で封止用枠領域２ａの内周や外周まで及ぶように形成しても良い。
【００４５】
次に、本発明の第５の実施の形態に係る電子部品の製造方法について、弾性表面波装置を例に挙げて図８を用いて説明する。図８は、第４の実施の形態の図７と同じ位置における弾性表面波装置４１の断面図である。なお、第１〜４の実施の形態と同じ部分には同一符号を付し詳細な説明は省略する。
【００４６】
図８に示すように、第１〜４の実施の形態と異なる点は、第１〜４の実施の形態では、封止用枠領域２ａの上面の一部または全面に導体パターンや絶縁パターンを形成した後に、これら導体パターンや絶縁パターンを画像認識に用いていたのに対して、本実施の形態では、パッケージ４２の封止用枠領域２ａ上面には何も形成されていない段階で、弾性表面波素子３をフェースダウン実装している点である。
【００４７】
この場合、パッケージ４２の封止用枠領域２ａ上面には何も形成されていないため、パッケージ４２の母材が露出した状態である。パッケージ４２の母材としては、例えばセラミックが用いられるが、セラミック自体の色は黒またはそれに準じる色をしているため、凹部領域２ｂ底面の入出力電極５，６およびアース電極７に対する封止用枠領域２ａのコントラストがはっきりするため、画像認識がより容易なものとなる。
【００４８】
なお、本実施の形態では、弾性表面波素子３をフェースダウン実装した後に、封止用枠領域２ａ上面に導電パターンや絶縁パターン等の封止材を付与して蓋２ｃを封止することになる。
【００４９】
以上のような製造方法で製造される電子部品は、例えば、フィルタであれば通信機装置に用いられるものである。
【００５０】
【発明の効果】
以上説明したように、本発明の電子部品およびその製造方法によれば、容器の凹部領域の大きさ、位置を正確に割り出すことができ、電子部品素子を容器に搭載する精度が向上する。このため、より大きな電子部品素子を搭載する事ができると共に、電子部品の製造上の歩留まり向上、生産性向上が期待できる。
【００５１】
また、特に３．０×３．０ｍｍ未満の超小型タイプの電子部品においては、導電パターン等の位置ずれはフェイスダウン実装機の実装精度等のほかの要因と比較しても無視できないレベルのものであり、本発明の電子部品およびその製造方法は非常に好適である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る弾性表面波装置の平面図である。
【図２】図１のＸ−Ｘ線断面図である。
【図３】図１の弾性表面波装置の下面図である。
【図４】本発明の第２の実施の形態に係る弾性表面波装置の平面図である。
【図５】図４のＹ−Ｙ線断面図である。
【図６】本発明の第３の実施の形態に係る弾性表面波装置の断面図である。
【図７】本発明の第４の実施の形態に係る弾性表面波装置の断面図である。
【図８】本発明の第５の実施の形態に係る弾性表面波装置の断面図である。
【符号の説明】
１ 弾性表面波装置
２ パッケージ
２ａ 封止用枠領域
２ｂ 凹部領域
２ｃ 蓋
２ｄ パッケージ基板
３ 弾性表面波素子
３ａ 圧電基板
３ｂ 電極パッド
４ 導電パターン
５，６ 入出力電極
７ アース電極
８ バンプ
【発明の属する技術分野】
本発明は電子部品およびその製造方法に関し、特に電子部品素子をパッケージ内に収納する際に容易かつ精度良く収納することが可能な構造の電子部品とその電子部品の製造方法に関する。
【０００２】
【従来の技術】
従来、弾性表面波素子等の電子部品素子はパッケージに収納されて電子部品として用いられている。この電子部品素子が収納されるフェースダウン実装用のパッケージが良く知られている。このようなフェースダウン実装において、電子部品素子をパッケージに収納する際の位置決め方式として、以下のような二つの方法が用いられている。
【０００３】
第１の方法は、電子部品素子をパッケージの凹部の側壁を位置決めガイドとして使用しながら、電子部品素子をパッケージ内に収納しフェースダウン実装する方法である。このような方式では、パッケージ凹部の側壁を位置決めガイドとして電子部品素子をこの側壁にあてて位置を認識してから位置決めし、フェースダウン実装しているため、簡便な手法で容易に実装が可能なものである。
【０００４】
第２の方法は、パッケージ凹部内の底面、すなわちフェースダウン実装面の電極パターンや位置認識マークを画像認識して、その位置にあわせて電子部品素子をフェースダウン実装する方法である。このような方式では、パッケージ凹部内の電極パターンを正確に認識してそれに対応した位置に電子部品素子を実装できるので、非常に高い位置決め精度が得られるものである。
【０００５】
【発明が解決しようとする課題】
しかしながら、第１の方法では、パッケージ凹部の側壁を位置決めガイドとして用いているため、一旦、電子部品素子を側壁にあてなければならず、このような工程を考慮に入れると、パッケージ凹部の領域は電子部品素子に比べてある程度大きめに設定しておく必要があった。また、比較的簡便な方法でフェースダウン実装出来るものの、実装の精度的にはあまり高くなかった。
【０００６】
また、第２の方法では、パッケージ凹部の底面の電極パターンや位置決めマークを画像認識する場合、例えばセラミックと電極パターンを複数積層したいわゆるセラミックパッケージを用いると、各セラミックスの層と電極パターンの積層ずれが生じ、画像認識に用いるパッケージの凹部領域の底面の電極パターンや位置決めマークとパッケージ側壁との相対位置が最悪の場合で０．１ｍｍずれる。このため、フェースダウン実装時に側壁に電子部品素子を接触し破損しないようにするためには少なくとも電子部品素子の大きさを前記ずれ量の２倍の０．２ｍｍ小さくしなければならない。また、位置決めマークをパッケージ凹部の底面に形成した場合、電極パターン以外に位置決めマークを形成する部分が必要となるため、パッケージが大きくなってしまうという問題を有していた。
【０００７】
本発明は、以上の問題点に鑑みて、パッケージ内における電子部品素子の実装位置を高精度に割り出すことができ、より大きな電子部品素子がフェースダウン実装可能で、製造上の歩留まり向上、生産性向上が期待できる電子部品を提供することを目的としている。
【０００８】
【課題を解決するための手段】
そこで、本発明の請求項１に係る電子部品は、電子部品素子と前記電子部品素子を収納するパッケージとを備える電子部品において、前記パッケージは、前記電子部品素子が収納される凹部領域と、前記凹部領域の周縁に形成される封止用枠領域と、前記凹部領域を覆うように前記封止用枠領域に取り付けられる封止蓋とから構成され、前記凹部領域には前記電子部品素子が電気的に接続される接続電極が形成され、前記封止用枠領域の上面に画像認識に使用される導電パターンが形成され、前記導電パターンが前記封止用枠領域の内周に及んで形成されていることを特徴としている。
【０００９】
このように封止用枠領域の上面に画像認識に用いられる導電パターンが形成されているので、この導電パターンを画像認識することで凹部領域を判別することができ、容易に電子部品素子を収納・実装することができる。また、このように、導電パターンが封止用枠領域の内周に及んでいるので、封止用枠領域に導電パターンを印刷形成する際に若干の印刷ずれを生じたとしても、封止用枠領域の内周縁は常に導電パターンに覆われた状態になるので、常に凹部領域を判別することができる。
【００１０】
本発明の請求項２に係る電子部品は、前記導電パターンが前記封止用枠領域の上面全面に形成されていることを特徴としている。
【００１１】
このように導電パターンが封止用枠領域の上面全面にあるので、電子部品の小型化に伴ってパッケージが小型化しても、容易に凹部領域を判別することができる。
【００１４】
本発明の請求項３に係る通信機装置は、上記電子部品を用いている。
【００１７】
本発明の請求項４に係る電子部品の製造方法は、電子部品素子と前記電子部品素子を収納するパッケージとを備え、前記パッケージは、前記電子部品素子が収納される凹部領域と、前記凹部領域の周縁に形成される封止用枠領域と、前記凹部領域を覆うように前記封止用枠領域に取り付けられる封止蓋とから構成される電子部品の製造方法において、前記パッケージを構成する封止用枠領域の上面の内周縁を導電パターンで覆い、該導電パターンを画像認識することにより、前記電子部品素子を前記パッケージの凹部領域内に収納することを特徴としている。
【００１８】
このように封止用枠領域を画像認識しているので、凹部領域を判別して容易に電子部品素子を収納・実装することができる。また、このように封止用枠領域の上面に形成された導電パターンを画像認識しているので、凹部領域を判別して容易に電子部品素子を収納・実装することができる。
【００１９】
本発明の請求項５に係る電子部品の製造方法は、前記導電パターンが前記封止用枠領域の上面全面に形成されていることを特徴としている。
【００２０】
このように封止用枠領域の上面に画像認識に用いられる導電パターンが形成されているので、この導電パターンを画像認識することで凹部領域を判別することができ、容易に電子部品素子を収納・実装することができる。
【００２１】
本発明の請求項６に係る電子部品の製造方法は、前記パッケージを構成する封止用枠領域上面に形成される導電パターンを、前記封止枠領域上面の面積よりも大きい開口部を有する印刷マスクを用いて印刷したことを特徴としている。
【００２２】
このように封止用枠領域の上面に封止枠領域上面の面積よりも大きい開口部を有する印刷マスクを用いて導電パターンを印刷しているので、導電パターンが封止用枠領域内周に及ぶように形成することができる。
【００２５】
【発明の実施の形態】
本発明の実施形態につき、図１〜３を参照して説明する。図１は本発明に係る電子部品として例示した弾性表面波装置の平面図を示し、図２は図１におけるＸ−Ｘ線断面図、図３は図１における裏面、すなわち弾性表面波装置１の実装面を示す下面図である。
【００２６】
図１に示すように、弾性表面波装置１はパッケージ２とパッケージ２に収納される弾性表面波素子３とから構成されている。
【００２７】
パッケージ２は、封止用枠領域２ａとパッケージ基板２ｄにより凹部領域２ｂが形成され、封止用枠領域２ａに蓋２ｃが取り付けられることにより構成されている。封止用枠領域２ａの上面全面には導電パターン４が形成されており、この導電パターンに蓋２ｃを半田等で封止することにより、凹部領域２ｂを密閉状態にしている。
【００２８】
また、パッケージ基板２ｄにはその上面に入出力電極５，６およびアース電極７が形成されており、パッケージ基板２ｄの側面から下面に達して外部入出力電極５ａ，６ａおよび外部アース電極７ａを形成している。
【００２９】
弾性表面波素子３は、圧電基板３ａ表面に図示しないくし形電極と電極パッド３ｂが形成されて構成されている。パッケージ２に対しては、図示しないくし形電極と電極パッド３ｂが形成された圧電基板３ａ表面を下面にしてバンプ８を介してフェースダウン実装されている。
【００３０】
このような弾性表面波装置１において、弾性表面波素子３をフェースダウン実装する際に、導電パターン４を画像認識することにより、封止用枠領域２ａと凹部領域２ｂを判別し、凹部領域２ｂに弾性表面波素子３を配置するようにしている。導電パターン４はタングステン等の導体からなり、Ｎｉメッキ、Ａｕメッキの順でメッキ処理されており、他の部分とのコントラストによって画像認識を可能にしている。
【００３１】
以上のように、封止に使用される導電パターン４を画像認識可能にしたので、封止用枠領域２ａと凹部領域２ｂとを判別してフェースダウン実装を容易にしている。
【００３２】
次に、本発明の第２の実施の形態に係る電子部品について、弾性表面波装置を例に挙げて図４、５を用いて説明する。図４は本発明の第２の実施の形態に係る弾性表面波装置１１の平面図であり、図５は図４におけるＹ−Ｙ線断面図である。なお、第１の実施の形態と同じ部分には同一符号を付し詳細な説明は省略する。
【００３３】
図４に示すように、第１の実施の形態と異なる点は、パッケージ１２の封止用枠領域２ａ上面の導電パターン１４の形状である。図４に示すように、図４における封止用枠領域２ａの対角線上に位置する二つの角部に導電パターン１４が形成されている。この二つの角部により、封止用枠領域２ａと凹部領域２ｂとの境界が判別出来る。
【００３４】
また、図５に示すように、導電パターン１４は封止用枠領域２ａの内周にまで及ぶように形成されている。このような導電パターンを形成する場合、印刷パターンに対応したマスク開口の位置を若干凹部領域まで及ぶようにずらして形成すれば、規定の位置に位置ずれなく印刷できた場合、図５のような導電パターン１４となる。
【００３５】
このような構成にすれば、導電パターン１４の印刷時に、図４における上下方向または左右方向に印刷ずれを起こした場合でも、封止用枠領域２ａの内周縁が必ず導電パターン１４に覆われるので、凹部領域２ａの形状・大きさを常に判別することができる。
【００３６】
なお、本実施の形態では、封止用枠領域２ａの対角線上に位置する二つの角部に封止用枠領域２ａの内周に及ぶように導電パターン１４を形成したがこれに限るものではなく、四つの角部に形成するようにしても良いし、第１の実施の形態のように封止用枠領域２ａの上面全面と封止用枠領域２ａの内周に及ぶように導電パターンを形成するようにしても良い。
【００３７】
次に、本発明の第３の実施の形態に係る電子部品について、弾性表面波装置を例に挙げて図６を用いて説明する。図６は、第１の実施の形態の図２と同じ位置における弾性表面波装置２１の断面図である。なお、第１、２の実施の形態と同じ部分には同一符号を付し詳細な説明は省略する。
【００３８】
図６に示すように、第１、２の実施の形態と異なる点は、パッケージ２２の封止用枠領域２ａ上面の導電パターン２４の形状である。図６に示すように、封止用枠領域２ａの内周および外周にまで及ぶように形成されている。このような導電パターンを形成する場合、印刷パターンに対応したマスク開口の面積を封止用枠領域２ａ上面の面積よりも若干大きめに形成すれば、規定の位置に位置ずれなく印刷できた場合、図６のような導電パターン２４となる。
【００３９】
このような構成にすれば、導電パターン２４の印刷時に、印刷ずれを起こした場合でも、封止用枠領域２ａの内周縁および上面が必ず導電パターン２４に覆われるので、凹部領域２ａの形状・大きさを常に判別することができる。導電パターンの印刷精度は±０．１ｍｍ程度であるため、封止用枠領域２ａ上面の導電パターン２４を印刷するには、印刷マスクの開口部を封止用枠領域の内側に対して少なくとも０．１５ｍｍ程度大きくするのが好ましい。
【００４０】
なお、本実施の形態の導電パターン２４は図４に示したように封止用枠領域２ａの対角線上に位置する二つの角部に形成するような形状にしても良い。
【００４１】
次に、本発明の第４の実施の形態に係る電子部品について、弾性表面波装置を例に挙げて図７を用いて説明する。図７は、第３の実施の形態の図６と同じ位置における弾性表面波装置３１の断面図である。なお、第１〜３の実施の形態と同じ部分には同一符号を付し詳細な説明は省略する。
【００４２】
図７に示すように、第１〜３の実施の形態と異なる点は、パッケージ３２の封止用枠領域２ａ上面に形成されているのが導電パターンではなく絶縁パターン３４である点である。
【００４３】
このような構成にすれば、凹部領域２ｂ底面の入出力電極５，６およびアース電極７に対する絶縁パターン３４のコントラストがはっきりするため、画像認識がより容易なものとなる。また、この絶縁パターン３４にエポキシ樹脂等を用いれば蓋２ｃの樹脂封止に利用することができる。また、樹脂に限らずアルミナコートなどでも同様に利用することができる。
【００４４】
なお、本実施の形態の絶縁パターン３４も、第２，第３の実施の形態で行った手法で封止用枠領域２ａの内周や外周まで及ぶように形成しても良い。
【００４５】
次に、本発明の第５の実施の形態に係る電子部品の製造方法について、弾性表面波装置を例に挙げて図８を用いて説明する。図８は、第４の実施の形態の図７と同じ位置における弾性表面波装置４１の断面図である。なお、第１〜４の実施の形態と同じ部分には同一符号を付し詳細な説明は省略する。
【００４６】
図８に示すように、第１〜４の実施の形態と異なる点は、第１〜４の実施の形態では、封止用枠領域２ａの上面の一部または全面に導体パターンや絶縁パターンを形成した後に、これら導体パターンや絶縁パターンを画像認識に用いていたのに対して、本実施の形態では、パッケージ４２の封止用枠領域２ａ上面には何も形成されていない段階で、弾性表面波素子３をフェースダウン実装している点である。
【００４７】
この場合、パッケージ４２の封止用枠領域２ａ上面には何も形成されていないため、パッケージ４２の母材が露出した状態である。パッケージ４２の母材としては、例えばセラミックが用いられるが、セラミック自体の色は黒またはそれに準じる色をしているため、凹部領域２ｂ底面の入出力電極５，６およびアース電極７に対する封止用枠領域２ａのコントラストがはっきりするため、画像認識がより容易なものとなる。
【００４８】
なお、本実施の形態では、弾性表面波素子３をフェースダウン実装した後に、封止用枠領域２ａ上面に導電パターンや絶縁パターン等の封止材を付与して蓋２ｃを封止することになる。
【００４９】
以上のような製造方法で製造される電子部品は、例えば、フィルタであれば通信機装置に用いられるものである。
【００５０】
【発明の効果】
以上説明したように、本発明の電子部品およびその製造方法によれば、容器の凹部領域の大きさ、位置を正確に割り出すことができ、電子部品素子を容器に搭載する精度が向上する。このため、より大きな電子部品素子を搭載する事ができると共に、電子部品の製造上の歩留まり向上、生産性向上が期待できる。
【００５１】
また、特に３．０×３．０ｍｍ未満の超小型タイプの電子部品においては、導電パターン等の位置ずれはフェイスダウン実装機の実装精度等のほかの要因と比較しても無視できないレベルのものであり、本発明の電子部品およびその製造方法は非常に好適である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る弾性表面波装置の平面図である。
【図２】図１のＸ−Ｘ線断面図である。
【図３】図１の弾性表面波装置の下面図である。
【図４】本発明の第２の実施の形態に係る弾性表面波装置の平面図である。
【図５】図４のＹ−Ｙ線断面図である。
【図６】本発明の第３の実施の形態に係る弾性表面波装置の断面図である。
【図７】本発明の第４の実施の形態に係る弾性表面波装置の断面図である。
【図８】本発明の第５の実施の形態に係る弾性表面波装置の断面図である。
【符号の説明】
１ 弾性表面波装置
２ パッケージ
２ａ 封止用枠領域
２ｂ 凹部領域
２ｃ 蓋
２ｄ パッケージ基板
３ 弾性表面波素子
３ａ 圧電基板
３ｂ 電極パッド
４ 導電パターン
５，６ 入出力電極
７ アース電極
８ バンプ
Claims (6)
- 電子部品素子と前記電子部品素子を収納するパッケージとを備える電子部品において、
前記パッケージは、前記電子部品素子が収納される凹部領域と、前記凹部領域の周縁に形成される封止用枠領域と、前記凹部領域を覆うように前記封止用枠領域に取り付けられる封止蓋とから構成され、
前記凹部領域には前記電子部品素子が電気的に接続される接続電極が形成され、
前記封止用枠領域の上面に画像認識に使用される導電パターンが形成され、前記導電パターンが前記封止用枠領域の内周に及んで形成されていることを特徴とする電子部品。 - 前記導電パターンが前記封止用枠領域の上面全面に形成されていることを特徴とする請求項１記載の電子部品。
- 請求項１または請求項２の電子部品を用いたことを特徴とする通信機装置。
- 電子部品素子と前記電子部品素子を収納するパッケージとを備え、前記パッケージは、前記電子部品素子が収納される凹部領域と、前記凹部領域の周縁に形成される封止用枠領域と、前記凹部領域を覆うように前記封止用枠領域に取り付けられる封止蓋とから構成される電子部品の製造方法において、
前記パッケージを構成する封止用枠領域の上面の内周縁を導電パターンで覆い、該導電パターンを画像認識することにより、前記電子部品素子を前記パッケージの凹部領域内に収納することを特徴とする電子部品の製造方法。 - 前記導電パターンが前記封止用枠領域の上面全面に形成されていることを特徴とする請求項４記載の電子部品の製造方法。
- 前記パッケージを構成する封止用枠領域上面に形成される導電パターンを、前記封止枠領域上面の面積よりも大きい開口部を有する印刷マスクを用いて印刷したことを特徴とする請求項４または請求項５記載の電子部品の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30865999A JP3567822B2 (ja) | 1999-10-29 | 1999-10-29 | 電子部品と通信機装置および電子部品の製造方法 |
| US09/696,708 US6459149B1 (en) | 1999-10-29 | 2000-10-25 | Electronic component, communication device, and manufacturing method for electronic component |
| DE10053532A DE10053532A1 (de) | 1999-10-29 | 2000-10-27 | Elektronikkomponente und Herstellungsverfahren für eine Elektronikkomponente |
| US10/207,195 US6617194B2 (en) | 1999-10-29 | 2002-07-30 | Electronic component, communication device, and manufacturing method for electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30865999A JP3567822B2 (ja) | 1999-10-29 | 1999-10-29 | 電子部品と通信機装置および電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127101A JP2001127101A (ja) | 2001-05-11 |
| JP3567822B2 true JP3567822B2 (ja) | 2004-09-22 |
Family
ID=17983748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30865999A Expired - Fee Related JP3567822B2 (ja) | 1999-10-29 | 1999-10-29 | 電子部品と通信機装置および電子部品の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6459149B1 (ja) |
| JP (1) | JP3567822B2 (ja) |
| DE (1) | DE10053532A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876071B2 (en) * | 2001-06-30 | 2005-04-05 | Texas Instruments Incorporated | Masking layer in substrate cavity |
| US20040113221A1 (en) * | 2002-12-16 | 2004-06-17 | Jackson Hsieh | Injection molded image sensor and a method for manufacturing the same |
| US6740967B1 (en) * | 2003-03-10 | 2004-05-25 | Kingpak Technology Inc. | Image sensor having an improved package structure |
| JP2005129735A (ja) * | 2003-10-23 | 2005-05-19 | Fujitsu Media Device Kk | 電子部品 |
| US7948069B2 (en) * | 2004-01-28 | 2011-05-24 | International Rectifier Corporation | Surface mountable hermetically sealed package |
| JP2006066879A (ja) * | 2004-07-29 | 2006-03-09 | Seiko Epson Corp | 気密パッケージ、圧電デバイス、及び圧電発振器 |
| EP1913316A4 (en) * | 2005-08-02 | 2010-01-06 | Giant Pump Company Little | APPARATUS AND METHOD FOR CONDENSATE EXHAUST |
| FR2913529B1 (fr) * | 2007-03-09 | 2009-04-24 | E2V Semiconductors Soc Par Act | Boitier de circuit integre,notamment pour capteur d'image, et procede de positionnement |
| JP5907454B2 (ja) * | 2011-12-22 | 2016-04-26 | 住友電工デバイス・イノベーション株式会社 | 半導体装置およびデバイスパッケージ部材 |
| JP6318556B2 (ja) * | 2013-11-11 | 2018-05-09 | セイコーエプソン株式会社 | パッケージの製造方法および電子デバイスの製造方法 |
| KR20160004158A (ko) * | 2014-07-02 | 2016-01-12 | 삼성전기주식회사 | 패키지 기판 |
| WO2017090508A1 (ja) * | 2015-11-25 | 2017-06-01 | 京セラ株式会社 | 電子部品収納用パッケージ、電子装置および電子モジュール |
| CN111585165B (zh) | 2019-02-15 | 2024-06-18 | 日亚化学工业株式会社 | 发光装置的制造方法、发光装置、或基部 |
| JP7206494B2 (ja) * | 2019-02-15 | 2023-01-18 | 日亜化学工業株式会社 | 発光装置の製造方法、発光装置 |
| JP2022129553A (ja) * | 2021-02-25 | 2022-09-06 | セイコーエプソン株式会社 | センサーモジュール |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3267409B2 (ja) * | 1992-11-24 | 2002-03-18 | 株式会社日立製作所 | 半導体集積回路装置 |
| US5904499A (en) * | 1994-12-22 | 1999-05-18 | Pace; Benedict G | Package for power semiconductor chips |
| JP3345878B2 (ja) * | 1997-02-17 | 2002-11-18 | 株式会社デンソー | 電子回路装置の製造方法 |
| US6249049B1 (en) * | 1998-06-12 | 2001-06-19 | Nec Corporation | Ceramic package type electronic part which is high in connection strength to electrode |
-
1999
- 1999-10-29 JP JP30865999A patent/JP3567822B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-25 US US09/696,708 patent/US6459149B1/en not_active Expired - Lifetime
- 2000-10-27 DE DE10053532A patent/DE10053532A1/de not_active Withdrawn
-
2002
- 2002-07-30 US US10/207,195 patent/US6617194B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE10053532A1 (de) | 2001-05-17 |
| US6617194B2 (en) | 2003-09-09 |
| US6459149B1 (en) | 2002-10-01 |
| JP2001127101A (ja) | 2001-05-11 |
| US20020180033A1 (en) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3567822B2 (ja) | 電子部品と通信機装置および電子部品の製造方法 | |
| US7126637B2 (en) | Solid-state image pickup apparatus having a hermetic seal portion and fabricating method thereof | |
| US7436106B2 (en) | Piezoelectric device | |
| JP5084383B2 (ja) | 表面実装用の水晶発振器 | |
| JP5150220B2 (ja) | 表面実装用の水晶発振器 | |
| JP4868836B2 (ja) | 圧電振動子収納用パッケージおよび圧電振動装置 | |
| JP3500287B2 (ja) | 配線基板 | |
| JP2006278756A (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
| JPH05218509A (ja) | 光半導体装置 | |
| JP4458695B2 (ja) | 圧電振動子収納用パッケージ | |
| JP4587587B2 (ja) | 電子部品搭載用基板 | |
| JP2009218783A (ja) | 圧電デバイス | |
| JP4546990B2 (ja) | セラミックパッケージ及びその製造方法 | |
| JP2019114756A (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
| JP2019134014A (ja) | 電子素子実装用母基板、電子素子実装用基板、および電子装置 | |
| WO2019017441A1 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
| JP3234126U (ja) | 超小型水晶発振器 | |
| JP2004134592A (ja) | 表面実装型ｓａｗデバイス | |
| JP2001077247A (ja) | 電子部品容器 | |
| JP2003218256A (ja) | 電子部品収納用パッケージ | |
| JPS63147339A (ja) | 半導体装置 | |
| JP4439275B2 (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
| US6700184B1 (en) | Lead frame and semiconductor device having the same | |
| JP4183174B2 (ja) | 電子部品収納用パッケージ | |
| JP2007180256A (ja) | 電子デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3567822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |