JP2001127101A - 電子部品と通信機装置および電子部品の製造方法 - Google Patents
電子部品と通信機装置および電子部品の製造方法Info
- Publication number
- JP2001127101A JP2001127101A JP30865999A JP30865999A JP2001127101A JP 2001127101 A JP2001127101 A JP 2001127101A JP 30865999 A JP30865999 A JP 30865999A JP 30865999 A JP30865999 A JP 30865999A JP 2001127101 A JP2001127101 A JP 2001127101A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- sealing frame
- package
- frame region
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Wire Bonding (AREA)
Abstract
置を高精度に割り出すことができ、製造上の歩留まり向
上、生産性向上が期待できる電子部品を提供する。 【解決手段】 電子部品素子3をパッケージ2の封止用
枠領域2aとパッケージ基板2dにより形成される凹部
領域2bにフェースダウン実装され、封止用枠領域2a
の上面に画像認識に使用される導電パターン4が形成さ
れ、封止用枠領域2aに蓋2cが取り付けられる。
Description
製造方法に関し、特に電子部品素子をパッケージ内に収
納する際に容易かつ精度良く収納することが可能な構造
の電子部品とその電子部品の製造方法に関する。
はパッケージに収納されて電子部品として用いられてい
る。この電子部品素子が収納されるフェースダウン実装
用のパッケージが良く知られている。このようなフェー
スダウン実装において、電子部品素子をパッケージに収
納する際の位置決め方式として、以下のような二つの方
法が用いられている。
の凹部の側壁を位置決めガイドとして使用しながら、電
子部品素子をパッケージ内に収納しフェースダウン実装
する方法である。このような方式では、パッケージ凹部
の側壁を位置決めガイドとして電子部品素子をこの側壁
にあてて位置を認識してから位置決めし、フェースダウ
ン実装しているため、簡便な手法で容易に実装が可能な
ものである。
すなわちフェースダウン実装面の電極パターンや位置認
識マークを画像認識して、その位置にあわせて電子部品
素子をフェースダウン実装する方法である。このような
方式では、パッケージ凹部内の電極パターンを正確に認
識してそれに対応した位置に電子部品素子を実装できる
ので、非常に高い位置決め精度が得られるものである。
方法では、パッケージ凹部の側壁を位置決めガイドとし
て用いているため、一旦、電子部品素子を側壁にあてな
ければならず、このような工程を考慮に入れると、パッ
ケージ凹部の領域は電子部品素子に比べてある程度大き
めに設定しておく必要があった。また、比較的簡便な方
法でフェースダウン実装出来るものの、実装の精度的に
はあまり高くなかった。
底面の電極パターンや位置決めマークを画像認識する場
合、例えばセラミックと電極パターンを複数積層したい
わゆるセラミックパッケージを用いると、各セラミック
スの層と電極パターンの積層ずれが生じ、画像認識に用
いるパッケージの凹部領域の底面の電極パターンや位置
決めマークとパッケージ側壁との相対位置が最悪の場合
で0.1mmずれる。このため、フェースダウン実装時
に側壁に電子部品素子を接触し破損しないようにするた
めには少なくとも電子部品素子の大きさを前記ずれ量の
2倍の0.2mm小さくしなければならない。また、位
置決めマークをパッケージ凹部の底面に形成した場合、
電極パターン以外に位置決めマークを形成する部分が必
要となるため、パッケージが大きくなってしまうという
問題を有していた。
ージ内における電子部品素子の実装位置を高精度に割り
出すことができ、より大きな電子部品素子がフェースダ
ウン実装可能で、製造上の歩留まり向上、生産性向上が
期待できる電子部品を提供することを目的としている。
1に係る電子部品は、電子部品素子と前記電子部品素子
を収納するパッケージとを備える電子部品において、前
記パッケージは、前記電子部品素子が収納される凹部領
域と、前記凹部領域の周縁に形成される封止用枠領域
と、前記凹部領域を覆うように前記封止用枠領域に取り
付けられる封止蓋とから構成され、前記凹部領域には前
記電子部品素子が電気的に接続される接続電極が形成さ
れ、前記封止用枠領域の上面に画像認識に使用される導
電パターンが形成されたことを特徴としている。
に用いられる導電パターンが形成されているので、この
導電パターンを画像認識することで凹部領域を判別する
ことができ、容易に電子部品素子を収納・実装すること
ができる。
導電パターンが前記封止用枠領域の上面全面に形成され
ていることを特徴としている。
上面全面にあるので、電子部品の小型化に伴ってパッケ
ージが小型化しても、容易に凹部領域を判別することが
できる。
導電パターンが前記封止用枠領域の内周に及んで形成さ
れていることを特徴としている。
の内周に及んでいるので、封止用枠領域に導電パターン
を印刷形成する際に若干の印刷ずれを生じたとしても、
封止用枠領域の内周縁は常に導電パターンに覆われた状
態になるので、常に凹部領域を判別することができる。
記電子部品を用いている。
法は、電子部品素子と前記電子部品素子を収納するパッ
ケージとを備える電子部品の製造方法において、前記パ
ッケージを構成する封止用枠領域上面に形成される封止
用導電パターンを、前記封止枠領域上面の面積よりも大
きい開口部を有する印刷マスクを用いて印刷したことを
特徴している。
域上面の面積よりも大きい開口部を有する印刷マスクを
用いて導電パターンを印刷しているので、導電パターン
が封止用枠領域内周に及ぶように形成することができ
る。
法は、電子部品素子と前記電子部品素子を収納するパッ
ケージとを備える電子部品の製造方法において、前記パ
ッケージを構成する封止用枠領域を画像認識することに
より、前記電子部品素子を前記パッケージ内に収納する
ことを特徴としている。
るので、凹部領域を判別して容易に電子部品素子を収納
・実装することができる。
法は、前記封止用枠領域に形成された封止用導電パター
ンを認識することにより前記画像認識を行うことを特徴
としている。
た導電パターンを画像認識しているので、凹部領域を判
別して容易に電子部品素子を収納・実装することができ
る。
法は、前記封止用枠領域に形成された絶縁パターンを認
識することにより前記画像認識を行うことを特徴として
いる。
た絶縁パターンを画像認識しているので、凹部領域を判
別して容易に電子部品素子を収納・実装することができ
る。
法は、前記封止用枠領域に露出したパッケージ母材を認
識することにより前記画像認識を行うことを特徴として
いる。
ージ母材を画像認識しているので、凹部領域を判別して
容易に電子部品素子を収納・実装することができる。
3を参照して説明する。図1は本発明に係る電子部品と
して例示した弾性表面波装置の平面図を示し、図2は図
1におけるX−X線断面図、図3は図1における裏面、
すなわち弾性表面波装置1の実装面を示す下面図であ
る。
ッケージ2とパッケージ2に収納される弾性表面波素子
3とから構成されている。
ケージ基板2dにより凹部領域2bが形成され、封止用
枠領域2aに蓋2cが取り付けられることにより構成さ
れている。封止用枠領域2aの上面全面には導電パター
ン4が形成されており、この導電パターンに蓋2cを半
田等で封止することにより、凹部領域2bを密閉状態に
している。
入出力電極5,6およびアース電極7が形成されてお
り、パッケージ基板2dの側面から下面に達して外部入
出力電極5a,6aおよび外部アース電極7aを形成し
ている。
図示しないくし形電極と電極パッド3bが形成されて構
成されている。パッケージ2に対しては、図示しないく
し形電極と電極パッド3bが形成された圧電基板3a表
面を下面にしてバンプ8を介してフェースダウン実装さ
れている。
性表面波素子3をフェースダウン実装する際に、導電パ
ターン4を画像認識することにより、封止用枠領域2a
と凹部領域2bを判別し、凹部領域2bに弾性表面波素
子3を配置するようにしている。導電パターン4はタン
グステン等の導体からなり、Niメッキ、Auメッキの
順でメッキ処理されており、他の部分とのコントラスト
によって画像認識を可能にしている。
ーン4を画像認識可能にしたので、封止用枠領域2aと
凹部領域2bとを判別してフェースダウン実装を容易に
している。
子部品について、弾性表面波装置を例に挙げて図4、5
を用いて説明する。図4は本発明の第2の実施の形態に
係る弾性表面波装置11の平面図であり、図5は図4に
おけるY−Y線断面図である。なお、第1の実施の形態
と同じ部分には同一符号を付し詳細な説明は省略する。
なる点は、パッケージ12の封止用枠領域2a上面の導
電パターン14の形状である。図4に示すように、図4
における封止用枠領域2aの対角線上に位置する二つの
角部に導電パターン14が形成されている。この二つの
角部により、封止用枠領域2aと凹部領域2bとの境界
が判別出来る。
4は封止用枠領域2aの内周にまで及ぶように形成され
ている。このような導電パターンを形成する場合、印刷
パターンに対応したマスク開口の位置を若干凹部領域ま
で及ぶようにずらして形成すれば、規定の位置に位置ず
れなく印刷できた場合、図5のような導電パターン14
となる。
4の印刷時に、図4における上下方向または左右方向に
印刷ずれを起こした場合でも、封止用枠領域2aの内周
縁が必ず導電パターン14に覆われるので、凹部領域2
aの形状・大きさを常に判別することができる。
aの対角線上に位置する二つの角部に封止用枠領域2a
の内周に及ぶように導電パターン14を形成したがこれ
に限るものではなく、四つの角部に形成するようにして
も良いし、第1の実施の形態のように封止用枠領域2a
の上面全面と封止用枠領域2aの内周に及ぶように導電
パターンを形成するようにしても良い。
子部品について、弾性表面波装置を例に挙げて図6を用
いて説明する。図6は、第1の実施の形態の図2と同じ
位置における弾性表面波装置21の断面図である。な
お、第1、2の実施の形態と同じ部分には同一符号を付
し詳細な説明は省略する。
と異なる点は、パッケージ22の封止用枠領域2a上面
の導電パターン24の形状である。図6に示すように、
封止用枠領域2aの内周および外周にまで及ぶように形
成されている。このような導電パターンを形成する場
合、印刷パターンに対応したマスク開口の面積を封止用
枠領域2a上面の面積よりも若干大きめに形成すれば、
規定の位置に位置ずれなく印刷できた場合、図6のよう
な導電パターン24となる。
4の印刷時に、印刷ずれを起こした場合でも、封止用枠
領域2aの内周縁および上面が必ず導電パターン24に
覆われるので、凹部領域2aの形状・大きさを常に判別
することができる。導電パターンの印刷精度は±0.1
mm程度であるため、封止用枠領域2a上面の導電パタ
ーン24を印刷するには、印刷マスクの開口部を封止用
枠領域の内側に対して少なくとも0.15mm程度大き
くするのが好ましい。
図4に示したように封止用枠領域2aの対角線上に位置
する二つの角部に形成するような形状にしても良い。
子部品について、弾性表面波装置を例に挙げて図7を用
いて説明する。図7は、第3の実施の形態の図6と同じ
位置における弾性表面波装置31の断面図である。な
お、第1〜3の実施の形態と同じ部分には同一符号を付
し詳細な説明は省略する。
と異なる点は、パッケージ32の封止用枠領域2a上面
に形成されているのが導電パターンではなく絶縁パター
ン34である点である。
面の入出力電極5,6およびアース電極7に対する絶縁
パターン34のコントラストがはっきりするため、画像
認識がより容易なものとなる。また、この絶縁パターン
34にエポキシ樹脂等を用いれば蓋2cの樹脂封止に利
用することができる。また、樹脂に限らずアルミナコー
トなどでも同様に利用することができる。
も、第2,第3の実施の形態で行った手法で封止用枠領
域2aの内周や外周まで及ぶように形成しても良い。
子部品の製造方法について、弾性表面波装置を例に挙げ
て図8を用いて説明する。図8は、第4の実施の形態の
図7と同じ位置における弾性表面波装置41の断面図で
ある。なお、第1〜4の実施の形態と同じ部分には同一
符号を付し詳細な説明は省略する。
と異なる点は、第1〜4の実施の形態では、封止用枠領
域2aの上面の一部または全面に導体パターンや絶縁パ
ターンを形成した後に、これら導体パターンや絶縁パタ
ーンを画像認識に用いていたのに対して、本実施の形態
では、パッケージ42の封止用枠領域2a上面には何も
形成されていない段階で、弾性表面波素子3をフェース
ダウン実装している点である。
2a上面には何も形成されていないため、パッケージ4
2の母材が露出した状態である。パッケージ42の母材
としては、例えばセラミックが用いられるが、セラミッ
ク自体の色は黒またはそれに準じる色をしているため、
凹部領域2b底面の入出力電極5,6およびアース電極
7に対する封止用枠領域2aのコントラストがはっきり
するため、画像認識がより容易なものとなる。
3をフェースダウン実装した後に、封止用枠領域2a上
面に導電パターンや絶縁パターン等の封止材を付与して
蓋2cを封止することになる。
品は、例えば、フィルタであれば通信機装置に用いられ
るものである。
およびその製造方法によれば、容器の凹部領域の大き
さ、位置を正確に割り出すことができ、電子部品素子を
容器に搭載する精度が向上する。このため、より大きな
電子部品素子を搭載する事ができると共に、電子部品の
製造上の歩留まり向上、生産性向上が期待できる。
型タイプの電子部品においては、導電パターン等の位置
ずれはフェイスダウン実装機の実装精度等のほかの要因
と比較しても無視できないレベルのものであり、本発明
の電子部品およびその製造方法は非常に好適である。
装置の平面図である。
装置の平面図である。
装置の断面図である。
装置の断面図である。
装置の断面図である。
Claims (9)
- 【請求項1】 電子部品素子と前記電子部品素子を収納
するパッケージとを備える電子部品において、 前記パッケージは、前記電子部品素子が収納される凹部
領域と、前記凹部領域の周縁に形成される封止用枠領域
と、前記凹部領域を覆うように前記封止用枠領域に取り
付けられる封止蓋とから構成され、 前記凹部領域には前記電子部品素子が電気的に接続され
る接続電極が形成され、 前記封止用枠領域の上面に画像認識に使用される導電パ
ターンが形成されたことを特徴とする電子部品。 - 【請求項2】 前記導電パターンが前記封止用枠領域の
上面全面に形成されていることを特徴とする請求項1記
載の電子部品。 - 【請求項3】 前記導電パターンが前記封止用枠領域の
内周に及んで形成されていることを特徴とする請求項1
または請求項2記載の電子部品。 - 【請求項4】 請求項1〜3の電子部品を用いたことを
特徴とする通信機装置。 - 【請求項5】 電子部品素子と前記電子部品素子を収納
するパッケージとを備える電子部品の製造方法におい
て、 前記パッケージを構成する封止用枠領域上面に形成され
る導電パターンを、前記封止枠領域上面の面積よりも大
きい開口部を有する印刷マスクを用いて印刷したことを
特徴とする電子部品の製造方法。 - 【請求項6】 電子部品素子と前記電子部品素子を収納
するパッケージとを備える電子部品の製造方法におい
て、 前記パッケージを構成する封止用枠領域を画像認識する
ことにより、前記電子部品素子を前記パッケージ内に収
納することを特徴とする電子部品の製造方法。 - 【請求項7】 前記封止用枠領域に形成された導電パタ
ーンを認識することにより前記画像認識を行うことを特
徴とする請求項6記載の電子部品の製造方法。 - 【請求項8】 前記封止用枠領域に形成された絶縁パタ
ーンを認識することにより前記画像認識を行うことを特
徴とする請求項7記載の電子部品の製造方法。 - 【請求項9】 前記封止用枠領域に露出したパッケージ
母材を認識することにより前記画像認識を行うことを特
徴とする請求項7記載の電子部品の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30865999A JP3567822B2 (ja) | 1999-10-29 | 1999-10-29 | 電子部品と通信機装置および電子部品の製造方法 |
US09/696,708 US6459149B1 (en) | 1999-10-29 | 2000-10-25 | Electronic component, communication device, and manufacturing method for electronic component |
DE10053532A DE10053532A1 (de) | 1999-10-29 | 2000-10-27 | Elektronikkomponente und Herstellungsverfahren für eine Elektronikkomponente |
US10/207,195 US6617194B2 (en) | 1999-10-29 | 2002-07-30 | Electronic component, communication device, and manufacturing method for electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30865999A JP3567822B2 (ja) | 1999-10-29 | 1999-10-29 | 電子部品と通信機装置および電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001127101A true JP2001127101A (ja) | 2001-05-11 |
JP3567822B2 JP3567822B2 (ja) | 2004-09-22 |
Family
ID=17983748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30865999A Expired - Fee Related JP3567822B2 (ja) | 1999-10-29 | 1999-10-29 | 電子部品と通信機装置および電子部品の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6459149B1 (ja) |
JP (1) | JP3567822B2 (ja) |
DE (1) | DE10053532A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131706A (ja) * | 2011-12-22 | 2013-07-04 | Sumitomo Electric Device Innovations Inc | 半導体装置およびデバイスパッケージ部材 |
JP2018152585A (ja) * | 2015-11-25 | 2018-09-27 | 京セラ株式会社 | 電子部品収納用パッケージ、電子装置および電子モジュール |
JP2020136659A (ja) * | 2019-02-15 | 2020-08-31 | 日亜化学工業株式会社 | 発光装置の製造方法、発光装置、又は、基部 |
US11664638B2 (en) | 2019-02-15 | 2023-05-30 | Nichia Corporation | Light emitting device |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876071B2 (en) * | 2001-06-30 | 2005-04-05 | Texas Instruments Incorporated | Masking layer in substrate cavity |
US20040113221A1 (en) * | 2002-12-16 | 2004-06-17 | Jackson Hsieh | Injection molded image sensor and a method for manufacturing the same |
US6740967B1 (en) * | 2003-03-10 | 2004-05-25 | Kingpak Technology Inc. | Image sensor having an improved package structure |
JP2005129735A (ja) * | 2003-10-23 | 2005-05-19 | Fujitsu Media Device Kk | 電子部品 |
US7948069B2 (en) * | 2004-01-28 | 2011-05-24 | International Rectifier Corporation | Surface mountable hermetically sealed package |
JP2006066879A (ja) * | 2004-07-29 | 2006-03-09 | Seiko Epson Corp | 気密パッケージ、圧電デバイス、及び圧電発振器 |
WO2007016666A2 (en) * | 2005-08-02 | 2007-02-08 | Little Giant Pump Company | Condensate removal apparatus and method |
FR2913529B1 (fr) * | 2007-03-09 | 2009-04-24 | E2V Semiconductors Soc Par Act | Boitier de circuit integre,notamment pour capteur d'image, et procede de positionnement |
JP6318556B2 (ja) * | 2013-11-11 | 2018-05-09 | セイコーエプソン株式会社 | パッケージの製造方法および電子デバイスの製造方法 |
KR20160004158A (ko) * | 2014-07-02 | 2016-01-12 | 삼성전기주식회사 | 패키지 기판 |
JP2022129553A (ja) * | 2021-02-25 | 2022-09-06 | セイコーエプソン株式会社 | センサーモジュール |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3267409B2 (ja) * | 1992-11-24 | 2002-03-18 | 株式会社日立製作所 | 半導体集積回路装置 |
US5904499A (en) * | 1994-12-22 | 1999-05-18 | Pace; Benedict G | Package for power semiconductor chips |
JP3345878B2 (ja) * | 1997-02-17 | 2002-11-18 | 株式会社デンソー | 電子回路装置の製造方法 |
US6249049B1 (en) * | 1998-06-12 | 2001-06-19 | Nec Corporation | Ceramic package type electronic part which is high in connection strength to electrode |
-
1999
- 1999-10-29 JP JP30865999A patent/JP3567822B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-25 US US09/696,708 patent/US6459149B1/en not_active Expired - Lifetime
- 2000-10-27 DE DE10053532A patent/DE10053532A1/de not_active Withdrawn
-
2002
- 2002-07-30 US US10/207,195 patent/US6617194B2/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131706A (ja) * | 2011-12-22 | 2013-07-04 | Sumitomo Electric Device Innovations Inc | 半導体装置およびデバイスパッケージ部材 |
JP2018152585A (ja) * | 2015-11-25 | 2018-09-27 | 京セラ株式会社 | 電子部品収納用パッケージ、電子装置および電子モジュール |
JP2020136659A (ja) * | 2019-02-15 | 2020-08-31 | 日亜化学工業株式会社 | 発光装置の製造方法、発光装置、又は、基部 |
US11664638B2 (en) | 2019-02-15 | 2023-05-30 | Nichia Corporation | Light emitting device |
US11962121B2 (en) | 2019-02-15 | 2024-04-16 | Nichia Corporation | Light emitting device |
Also Published As
Publication number | Publication date |
---|---|
US20020180033A1 (en) | 2002-12-05 |
JP3567822B2 (ja) | 2004-09-22 |
DE10053532A1 (de) | 2001-05-17 |
US6459149B1 (en) | 2002-10-01 |
US6617194B2 (en) | 2003-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3567822B2 (ja) | 電子部品と通信機装置および電子部品の製造方法 | |
US8031013B2 (en) | Surface-mount type crystal oscillator | |
KR100837453B1 (ko) | 압전 디바이스 | |
JP2007158918A (ja) | 表面実装用の水晶発振器 | |
JP2009065334A (ja) | 表面実装用の水晶発振器 | |
US7436106B2 (en) | Piezoelectric device | |
US7990026B2 (en) | Surface-mount type crystal unit | |
JP2006074736A (ja) | 圧電発振器およびその製造方法 | |
JP5084383B2 (ja) | 表面実装用の水晶発振器 | |
JP2010268193A (ja) | 表面実装用の水晶発振器 | |
JP2009124619A (ja) | 表面実装用の水晶発振器 | |
JP2005159575A (ja) | 表面実装型圧電発振器 | |
JP2007150759A (ja) | 圧電振動子収納用パッケージおよび圧電振動装置 | |
JP2003017941A (ja) | 圧電発振器 | |
JP2006278756A (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP3061014B2 (ja) | 半導体装置及びその製造方法 | |
JP2007104005A (ja) | 表面実装用の水晶発振器 | |
JP2007043462A (ja) | 圧電発振器および電子機器 | |
JP2009218783A (ja) | 圧電デバイス | |
JPH0738334A (ja) | 水晶発振器 | |
JP4645393B2 (ja) | 表面実装型圧電発振器、及び電子部品ユニット | |
JP2001077247A (ja) | 電子部品容器 | |
JP6476752B2 (ja) | 圧電デバイスの製造方法 | |
JP3640625B2 (ja) | 半導体装置と半導体装置用フイルムキャリア | |
JP2003273690A (ja) | 圧電振動デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3567822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |