JP2013131706A - 半導体装置およびデバイスパッケージ部材 - Google Patents

半導体装置およびデバイスパッケージ部材 Download PDF

Info

Publication number
JP2013131706A
JP2013131706A JP2011281728A JP2011281728A JP2013131706A JP 2013131706 A JP2013131706 A JP 2013131706A JP 2011281728 A JP2011281728 A JP 2011281728A JP 2011281728 A JP2011281728 A JP 2011281728A JP 2013131706 A JP2013131706 A JP 2013131706A
Authority
JP
Japan
Prior art keywords
wall
metal layer
frame
frame body
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011281728A
Other languages
English (en)
Other versions
JP5907454B2 (ja
Inventor
Akitada Kodama
晃忠 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2011281728A priority Critical patent/JP5907454B2/ja
Publication of JP2013131706A publication Critical patent/JP2013131706A/ja
Application granted granted Critical
Publication of JP5907454B2 publication Critical patent/JP5907454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】キャップと金属層とを十分な強度で接合させることが可能な半導体装置およびデバイスパッケージ部材を提供すること。
【解決手段】本発明は、半導体チップ14が搭載されたベース板12と、ベース板12上に半導体チップ14を囲んで設けられた絶縁体からなる第1枠体20及び第2枠体26と、第2枠体26の上面全周および第2枠体26の上面から連続して第2枠体26の内壁および外壁の少なくとも一方の延在して設けられた金属層28と、第2枠体26の上面に設けられた金属層28にロウ材を介して接合されたキャップ32と、を備える半導体装置である。
【選択図】図3

Description

本発明は、半導体装置およびデバイスパッケージ部材に関する。
半導体チップが搭載されたケース本体上に、半導体チップを囲んでセラミック層を設け、そのセラミック層上にキャップを設けた半導体装置が知られている(特許文献1参照)。
特開平6−268093号公報
キャップは、例えばロウ材によってセラミック層の上面に設けられた金属層に接合される。キャップと金属層とを十分な強度で接合させるには、ロウ材の量を適切にコントロールすることが求められる。しかしながら、昨今の小型化が進んだ半導体装置においては、ロウ材の適正量は微量なものとなり、その量をコントロールすることは難しい。このため、キャップを金属層に十分な強度で接合できない場合がある。
本発明は、上記課題に鑑みなされたものであり、キャップと金属層とを十分な強度で接合させることが可能な半導体装置およびデバイスパッケージ部材を提供することを目的とする。
本発明は、半導体チップが搭載されたベース板と、前記ベース板上に前記半導体チップを囲んで設けられた絶縁体からなる枠体と、前記枠体の上面全周および前記枠体の上面から連続して前記枠体の内壁および外壁の少なくとも一方に延在して設けられた金属層と、前記枠体の上面に設けられた前記金属層にロウ材を介して接合されたキャップと、を備えることを特徴とする半導体装置である。本発明によれば、キャップを金属層に十分な強度で接合させることができる。
上記構成において、前記金属層は、前記枠体の上面から内壁および外壁の両方に延在して設けられている構成とすることができる。この構成によれば、RF(Radio Frequency)特性に及ぼす影響を抑えることができる。
上記構成において、前記枠体の内壁および外壁に設けられた前記金属層は、前記枠体の上面からの前記延在する長さが同じである構成とすることができる。この構成によれば、枠体の外壁側でのロウ材の拡散状態を確認することで、内壁側のロウ材の拡散状態を推測することができ、半導体チップが搭載された部分にまでロウ材が流れ出ていないかを確認することができる。
上記構成において、前記枠体の外壁に設けられた前記金属層は、前記枠体の内壁に設けられた前記金属層よりも、前記枠体の上面からの前記延在する長さが長い構成とすることができる。この構成によれば、枠体の内壁側に流れ出るロウ材の量を少なくでき、ロウ材が半導体チップにまで拡散することを抑制できる。
上記構成において、前記枠体の側壁に配置された、前記半導体チップを外部に電気的に接続させるリードを具備し、前記枠体の内壁および外壁の少なくとも一方に設けられた前記金属層のうち前記リード上に位置する部分は、他の部分よりも、前記枠体の上面からの前記延在する長さが短い構成とすることができる。この構成によれば、RF特性に及ぼす影響をより抑制することができる。
上記構成において、前記半導体チップは、窒化物半導体またはGaAs系半導体からなるFETである構成とすることができる。
本発明は、ベース板と、前記ベース板状の実装領域を囲んで設けられた絶縁体からなる枠体と、前記枠体の上面全周および前記枠体の上面から連続して前記枠体の内壁および外壁の少なくとも一方に延在して設けられ、ロウ材を介してキャップを接合するための金属層と、を備えることを特徴とするデバイスパッケージ部材である。本発明によれば、キャップを金属層に十分な強度で接合させることができる。
本発明によれば、キャップを金属層に十分な強度で接合させることができる。
図1(a)は、比較例1に係る半導体装置の上面図の例であり、図1(b)は、図1(a)のA方向から見た側面図の例である。 図2(a)は、枠体の断面図の例であり、図2(b)は、キャップの接合で生じる課題を説明するための半導体装置の斜視図の例である。 図3(a)は、実施例1に係る半導体装置の斜視図の例であり、図3(b)は、キャップとロウ材を透視した場合の斜視図の例である。 図4(a)及び図4(b)は、キャップを金属層に接合させる工程を説明するための断面図の例である。 図5は、第2枠体の一部分の断面図の例である。 図6は、第2枠体の内側部分にロウ材が流れ出た場合に生じ得る課題を説明するための図である。 図7(a)は、実施例1の変形例1に係る半導体装置の斜視図の例であり、図7(b)は、枠体の断面図の例である。 図8(a)は、実施例2に係る半導体装置の斜視図の例であり、図8(b)は、枠体の断面図の例である。 図9(a)は、実施例3に係る半導体装置の斜視図の例であり、図9(b)は、枠体の断面図の例である。 図10は、実施例4に係る半導体装置の斜視図の例である。
まず、比較例1に係る半導体装置について説明する。図1(a)は、比較例1に係る半導体装置の上面図の例であり、図1(b)は、図1(a)のA方向から見た側面図の例である。なお、図1(a)においては、キャップ及びロウ材を透視して図示している。図1(a)及び図1(b)のように、ベース板72上に搭載された半導体チップ(不図示)を囲んで、例えばセラミックからなる枠体74が、ベース板72上に設けられている。枠体74の側壁には、半導体チップを外部に電気的に接続させるためのリード76が配置されている。枠体74の上面には金属層80が設けられており、この金属層80に、例えばコバールからなるキャップ78が、例えばAu−Snからなるロウ材により接合されている。このような構成によって、半導体チップは気密封止されている。
次に、キャップを接合させる際に生じる課題について説明する。図2(a)は、枠体74の断面図の例であり、図2(b)は、キャップ78の接合で生じる課題を説明するための半導体装置の斜視図の例である。図2(a)のように、枠体74の上面に金属層80が設けられている。この金属層80の上面にロウ材を用いてキャップ78が接合される。キャップ78を金属層80の上面に接合させる際、ロウ材の使用量が少ないと、キャップ78が金属層80に十分な強度で接合されない。これを回避するため、ロウ材を多めに使用して、キャップ78を金属層80に接合させることがなされる。しかしながら、ロウ材の使用量が多過ぎると、図2(b)のように、キャップ78を金属層80の上面に接合させる際のスクラブ工程にて、ロウ材82が枠体74の内壁及び外壁に流れ出ることがある。これにより、金属層80上面のロウ材が少なくなり、その結果、キャップ78が金属層80に十分な強度で接合されずに、半導体チップを気密封止できない場合がある。
ロウ材の使用量を適切にコントロールすれば、キャップ78と金属層80とを十分な強度で接合させることができる。しかしながら、昨今の半導体装置の小型化により、半導体チップの大きさは例えば1mm×1mm以下となり、枠体74の大きさは例えば3.3mm×3.5mm以下となっている。これにより、枠体74の幅Wも例えば0.5mm以下と細くなり、ロウ材の適正量は微量なものとなっている。このため、ロウ材の使用量を適切にコントロールすることは難しい。そこで、ロウ材の使用量を厳密にコントロールせずとも、キャップと金属層とを十分な強度で接合させることが可能な半導体装置の実施例を以下に説明する。
図3(a)は、実施例1に係る半導体装置の斜視図の例であり、図3(b)は、キャップとロウ材とを透視した場合の斜視図の例である。図3(a)及び図3(b)のように、例えばCuなどの金属からなるベース板12上の実装領域に、例えば窒化物系半導体やGaAs系半導体からなるFET(Field effect transistor)などの半導体チップ14、入力回路基板16、及び出力回路基板18が搭載されている。なお、窒化物半導体の例として、GaN、InN、AlN、AlGaN、InGaN、及びAlInGaNが挙げられる。GaAs系半導体の例として、GaAs、InAs、AlAs、InGaAs、AlGaAs、及びInAlGaAsが挙げられる。
ベース板12は、図1(a)に示したベース板72と同様な形状をしている。半導体チップ14、入力回路基板16、及び出力回路基板18が搭載された実装領域を囲んで、例えばセラミックなどの絶縁体からなる第1枠体20が、ベース板12上に設けられている。第1枠体20は、半導体チップ14、入力回路基板16、及び出力回路基板18の周りを完全に囲んでいる。第1枠体20上に、半導体チップ14などを外部に電気的に接続させるための、例えばコバールなどの金属からなるリード22が設けられている。リード22は、例えば高周波信号の入出力に用いられる。リード22と、半導体チップ14、入力回路基板16、及び出力回路基板18とは、例えばAuなどの金属からなるボンディングワイヤ24により電気的に接続されている。
第1枠体20上に、リード22を間に挟むようにして、例えばセラミックなどの絶縁体からなる第2枠体26が設けられている。第2枠体26は、例えば第1枠体20の上面に接して設けられている。第2枠体26も、半導体チップ14、入力回路基板16、及び出力回路基板18の周りを完全に囲んでいる。リード22を挟む部分の第2枠体26は凹型をしている。これにより、リード22は、第1枠体20の側壁と第2枠体26の側壁との間に、隙間が生じることなく配置されている。第2枠体26の上面から連続して内壁及び外壁に延在して金属層28が設けられている。金属層28は、第2枠体26の上面全周を覆い、内壁及び外壁を1周して設けられている。金属層28の上面には、例えばAu−Snなどのロウ材30によりキャップ32が接合されている。
ここで、キャップ32をロウ材30により金属層28に接合させる工程を説明する。図4(a)及び図4(b)は、キャップ32を金属層28に接合させる工程を説明するための断面図の例である。図4(a)のように、金属層28の上面にペレット状のロウ材30を搭載した後、キャップ32をロウ材30上に位置決めする。図4(b)のように、キャップ32をロウ材30上に位置決めした状態でロウ材30を加熱して、キャップ32を金属層28の上面に接合させる。このとき、ロウ材30が足りなくなることがないように多めに用いた場合、キャップ32を接合させる際のスクラブ工程にて、ロウ材30が第2枠体26の内壁及び外壁に設けられた金属層28上に流れ出る場合がある。しかしながら、金属層28の表面積が、比較例1の場合に比べて大きいため、ロウ材30が、金属層28を越えて濡れ性の悪い第2枠体26の内壁及び外壁までは流れ出にくい。
このように、第2枠体26の上面全周とその上面から連続して内壁及び外壁に延在して金属層28を設けることで、キャップ32の接合に用いるロウ材30の使用量を厳密にコントロールせずに多く使用した場合でも、ロウ材30は金属層28上に留まり易くなる。ロウ材30が金属層28上に留まることで、ロウ材30は、第2枠体26の内壁及び外壁の金属層28を伝って量の多い箇所から少ない箇所に回り込むようになり、金属層28上で均一化される。これにより、第2枠体26の上面のロウ材30が少なくなることを抑制でき、キャップ32を金属層28に十分な強度で接合させることができる。したがって、半導体チップ14などを、第1枠体20、第2枠体26、及びキャップ32によって気密封止することができる。
次に、図5を用いて、金属層28について詳しく説明する。図5は、第2枠体26の一部分の断面図の例である。図5のように、第2枠体26の上面から連続して内壁及び外壁に延在して設けられた金属層28は、Niメッキ層34とAuメッキ層36との積層である。第2枠体26の内壁及び外壁に設けられた金属層28は、第2枠体26の上面からの長さが同じになっている。例えば、第2枠体26の内壁及び外壁に設けられた金属層28は、第2枠体26の上面からの長さHが、第2枠体26の幅Wの半分となっている。
図5のように、第2枠体26の内壁及び外壁に設けられた金属層28を、第2枠体26の上面からの長さを同じとすることの利点を説明する。図6は、第2枠体26の内側部分にロウ材30が流れ出た場合に生じ得る課題を説明するための図である。なお、図6は、リフロー加熱の途中状態を図示しており、キャップの図示は省略している。図6のように、第2枠体26の内側部分の実装領域には、半導体チップ14、入力回路基板16、及び出力回路基板18が、例えばAu−Snなどのロウ材38を用いて搭載されている。キャップ32の接合に用いるロウ材30が、半導体チップ14などが搭載された部分にまで流れ出ると、ロウ材30とロウ材38とが合わさり、ボンディングワイヤ24に接触してしまう場合がある。これにより、半導体装置が正常に動作しなくなる場合がある。
したがって、ロウ材30が、半導体チップ14などが搭載された部分にまで流れ出ていないことを確認できることが望ましい。しかしながら、半導体チップ14などは気密封止されているため、直接目視して確認することはできない。そこで、第2枠体26の内壁及び外壁に設けられた金属層28を、第2枠体26の上面から同じ長さにする。これにより、第2枠体26の内壁側及び外壁側に流れ出るロウ材30の状態を同様にすることができる。つまり、第2枠体26の外壁側でのロウ材30の拡散状態を確認することで、内壁側のロウ材30の拡散状態を推測することができる。これにより、半導体チップ14などが搭載された部分にまでロウ材30が流れ出ていないかを確認することができる。
図5のように、第2枠体26の内壁及び外壁に設けられた金属層28は、第2枠体26の上面からの長さHが、第2枠体26の幅Wの半分程度である場合が好ましい。これにより、金属層28の表面積を、金属層28が第2枠体26の上面にのみ設けられた場合に比べて2倍程度にすることができ、その結果、ロウ材30の付着面積を2倍程度にすることができる。よって、ロウ材30の使用量を厳密にコントロールせずに多く使用した場合でも、ロウ材30は金属膜28上に留まり易くなる。したがって、第2枠体26の上面のロウ材30が少なくなることを抑制でき、キャップ32を金属層28に十分な強度で接合させることができる。また、金属層28の長さHが長いと、金属層28とリード22とが近づくことになる。リード22は高周波信号の入出力に用いられるため、金属層28がリード22に近づくと、RF(Radio Frequency)特性に影響を及ぼす場合がある。そこで、金属層28の長さHを第2枠体26の幅Wの半分程度とすることで、金属層28とリード22との間をある程度離すことができ、RF特性に及ぼす影響を抑えることができる。
第2枠体26の外壁に設けられた金属層と、内壁に設けられた金属層とが、第2枠体26の上面からの長さが異なる場合でもよい。図7(a)は、実施例1の変形例1に係る半導体装置の斜視図の例であり、図7(b)は、枠体の断面図の例である。なお、図7(a)においては、キャップ及びロウ材を透視して図示している。図7(a)及び図7(b)のように、第2枠体26の上面から内壁及び外壁に延在する金属層28aは、外壁での金属層28aの方が、内壁での金属層28aよりも、第2枠体26の上面からの長さが長くなっている。その他の構成については、実施例1と同じであるため、ここでは説明を省略する。
図7(a)及び図7(b)のように、第2枠体26の外壁の金属層28aを、内壁の金属層28aよりも、第2枠体26の上面から長くすることで、第2枠体26の外壁側に流れ出るロウ材30の量を多くすることができる。つまり、第2枠体26の内壁側に流れ出るロウ材30の量を少なくでき、その結果、ロウ材30が半導体チップ14などの搭載部分にまで拡散することを抑制できる。
実施例2は、金属層が、第2枠体の上面から外壁に延在している場合の例である。図8(a)は、実施例2に係る半導体装置の斜視図の例であり、図8(b)は、枠体の断面図の例である。なお、図8(a)においては、キャップ及びロウ材を透視して図示している。図8(a)及び図8(b)のように、金属層42は第2枠体26の上面から外壁に延在して設けられている。金属層42は第2枠体26の内壁には設けられていない。実施例2に係る半導体装置のその他の構成については、実施例1と同じであり、図3(a)及び図3(b)で説明しているため、ここでは説明を省略する。
図8(a)及び図8(b)のように、第2枠体26の上面から外壁に延在して金属層42を設けた場合でも、キャップ32の接合に用いるロウ材30は、金属層42上に留まり易くなる。よって、この場合でも、第2枠体26の上面のロウ材30が少なくなることを抑制でき、キャップ32を金属層28に十分な強度で接合させることができる。
実施例3は、金属層が、第2枠体の上面から内壁に延在している場合の例である。図9(a)は、実施例3に係る半導体装置の斜視図の例であり、図9(b)は、枠体の断面図の例である。なお、図9(a)においては、キャップ及びロウ材を透視して図示している。図9(a)及び図9(b)のように、金属層52は第2枠体26の上面から内壁に延在して設けられている。金属層52は第2枠体26の外壁には設けられていない。実施例3に係る半導体装置のその他の構成については、実施例1と同じであり、図3(a)及び図3(b)で説明しているため、ここでは説明を省略する。
図9(a)及び図9(b)のように、第2枠体26の上面から内壁に延在して金属層52を設けた場合でも、図8(a)及び図8(b)と同様に、キャップ32の接合に用いるロウ材30は、金属層52上に留まり易くなる。よって、この場合でも、第2枠体26の上面のロウ材30が少なくなることを抑制でき、キャップ32を金属層28に十分な強度で接合させることができる。
実施例1から実施例3のように、金属層は、第2枠体の上面から連続して内壁及び外壁の少なくとも一方に延在して設けられている場合であればよい。この場合であれば、第2枠体の上面のロウ材が少なくなることを抑制でき、キャップを金属層に十分な強度で接合させることができる。特に、実施例1のように、金属層を第2枠体の上面から内壁及び外壁に延在して設ける場合が好ましい。この場合、実施例2及び実施例3のように、金属層を第2枠体の上面から内壁又は外壁に延在して設けた場合に比べて、金属層の表面積を同じにしたときに、金属層とリードとの間隔を離すことができる。よって、キャップと金属層とを十分な強度で接合させつつ、RF特性に及ぼす影響を抑えることができる。
実施例1から実施例3において、第2枠体26の内壁及び外壁の少なくとも一方に設けられた金属層は、内壁及び外壁を1周して設けられている場合に限らず、途中で一部途切れている場合でもよい。しかしながら、リフロー時に、ロウ材が第2枠体26の内壁及び外壁の金属層を伝って均一化されることを考慮すると、金属層は内壁及び外壁を1周して設けられている場合が好ましい。
図10は、実施例4に係る半導体装置の斜視図の例である。なお、図10においては、キャップ及びロウ材を透視して図示している。図10のように、第2枠体26の上面から内壁及び外壁に延在して金属層62が設けられている。第2枠体26の内壁及び外壁に設けられた金属層62は、リード22上に位置する部分64で、他の部分よりも、第2枠体26の上面からの長さが短くなっている。実施例4に係る半導体装置のその他の構成については、実施例1と同じであり、図3(a)及び図3(b)で説明しているため、ここでは説明を省略する。
図10のように、第2枠体26の内壁及び外壁に設けられた金属層62のうちリード22上に位置する部分64を、他の部分よりも、第2枠体26の上面からの長さを短くする。これにより、実施例1と比べて、金属層62の表面積を僅かに減少させただけで、リード22と金属層62との間隔を広げることができる。よって、キャップ32と金属層62とを十分な強度で接合させることができると共に、RF特性に及ぼす影響をより抑制することができる。
リード22上に位置する部分では、金属層62が設けられていない場合でもよいが、リフロー時に、ロウ材30が第2枠体26の内壁及び外壁の金属層62を伝って均一化されることを考慮すると、リード22上にも金属層62が設けられている場合が好ましい。
金属層62は、第2枠体26の上面から内壁及び外壁に延在している場合に限られず、第2枠体26の上面から内壁又は外壁に延在している場合でもよい。
実施例1から実施例4では、ベース板12上の実装領域を囲んで設けられた第1枠体20及び第2枠体26と、第2枠体26の上面から連続して内壁及び外壁の少なくとも一方に延在する金属層と、を備えるデバイスパッケージ部材を示した。このようなデバイスパッケージ部材は、実装領域に半導体チップが実装される場合に限られず、その他のデバイスチップが実装されてもよい。
実施例1から実施例4において、金属層はNiメッキ層とAuメッキ層との積層で、ロウ材はAu−Snの場合を例に示したが、その他の材料を用いる場合でもよい。ただし、金属層は、ロウ材に含まれる元素を少なくとも1つ有することが好ましい。これにより、金属層とロウ材との濡れ性を良好にすることができる。
また、キャップ32は、金属からなる場合だけでなく、セラミックなどの絶縁体からなる場合でもよい。この場合は、キャップ32に金属層を形成し、このキャップ32に設けた金属層と、第2枠体26上面の金属層とをロウ材で接合させればよい。また、半導体チップ14などは気密封止されている場合を例に示したが、気密封止されていない場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
12 ベース板
14 半導体チップ
16 入力回路基板
18 出力回路基板
20 第1枠体
22 リード
24 ボンディングワイヤ
26 第2枠体
28 金属層
28a 金属層
30 ロウ材
32 キャップ
34 Niメッキ層
36 Auメッキ層
38 ロウ材
42 金属層
52 金属層
62 金属層
64 リード上に位置する部分

Claims (7)

  1. 半導体チップが搭載されたベース板と、
    前記ベース板上に前記半導体チップを囲んで設けられた絶縁体からなる枠体と、
    前記枠体の上面全周および前記枠体の上面から連続して前記枠体の内壁および外壁の少なくとも一方に延在して設けられた金属層と、
    前記枠体の上面に設けられた前記金属層にロウ材を介して接合されたキャップと、を備えることを特徴とする半導体装置。
  2. 前記金属層は、前記枠体の上面から内壁および外壁の両方に延在して設けられていることを特徴とする請求項1記載の半導体装置。
  3. 前記枠体の内壁および外壁に設けられた前記金属層は、前記枠体の上面からの前記延在する長さが同じであることを特徴とする請求項2記載の半導体装置。
  4. 前記枠体の外壁に設けられた前記金属層は、前記枠体の内壁に設けられた前記金属層よりも、前記枠体の上面からの前記延在する長さが長いことを特徴とする請求項2記載の半導体装置。
  5. 前記枠体の側壁に配置された、前記半導体チップを外部に電気的に接続させるリードを具備し、
    前記枠体の内壁および外壁の少なくとも一方に設けられた前記金属層のうち前記リード上に位置する部分は、他の部分よりも、前記枠体の上面からの前記延在する長さが短いことを特徴とする請求項1または2記載の半導体装置。
  6. 前記半導体チップは、窒化物半導体またはGaAs系半導体からなるFETであることを特徴とする請求項1から5のいずれか一項記載の半導体装置。
  7. ベース板と、
    前記ベース板状の実装領域を囲んで設けられた絶縁体からなる枠体と、
    前記枠体の上面全周および前記枠体の上面から連続して前記枠体の内壁および外壁の少なくとも一方に延在して設けられ、ロウ材を介してキャップを接合するための金属層と、を備えることを特徴とするデバイスパッケージ部材。
JP2011281728A 2011-12-22 2011-12-22 半導体装置およびデバイスパッケージ部材 Active JP5907454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011281728A JP5907454B2 (ja) 2011-12-22 2011-12-22 半導体装置およびデバイスパッケージ部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011281728A JP5907454B2 (ja) 2011-12-22 2011-12-22 半導体装置およびデバイスパッケージ部材

Publications (2)

Publication Number Publication Date
JP2013131706A true JP2013131706A (ja) 2013-07-04
JP5907454B2 JP5907454B2 (ja) 2016-04-26

Family

ID=48909027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011281728A Active JP5907454B2 (ja) 2011-12-22 2011-12-22 半導体装置およびデバイスパッケージ部材

Country Status (1)

Country Link
JP (1) JP5907454B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9578770B2 (en) 2014-03-28 2017-02-21 Sumitomo Electric Device Innovations, Inc. Package for electronic device
JP2018152585A (ja) * 2015-11-25 2018-09-27 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276665A (ja) * 1990-03-26 1991-12-06 Hitachi Ltd 電子装置
JPH08115990A (ja) * 1994-10-17 1996-05-07 Kyocera Corp 半導体素子収納用パッケージ
JP2001102468A (ja) * 1999-09-29 2001-04-13 Nec Corp 電子デバイス用セラミックパッケージ
JP2001127101A (ja) * 1999-10-29 2001-05-11 Murata Mfg Co Ltd 電子部品と通信機装置および電子部品の製造方法
JP2008108954A (ja) * 2006-10-26 2008-05-08 Kyocera Corp 電子部品収納用パッケージ、電子装置および電子装置搭載機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276665A (ja) * 1990-03-26 1991-12-06 Hitachi Ltd 電子装置
JPH08115990A (ja) * 1994-10-17 1996-05-07 Kyocera Corp 半導体素子収納用パッケージ
JP2001102468A (ja) * 1999-09-29 2001-04-13 Nec Corp 電子デバイス用セラミックパッケージ
JP2001127101A (ja) * 1999-10-29 2001-05-11 Murata Mfg Co Ltd 電子部品と通信機装置および電子部品の製造方法
JP2008108954A (ja) * 2006-10-26 2008-05-08 Kyocera Corp 電子部品収納用パッケージ、電子装置および電子装置搭載機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9578770B2 (en) 2014-03-28 2017-02-21 Sumitomo Electric Device Innovations, Inc. Package for electronic device
JP2018152585A (ja) * 2015-11-25 2018-09-27 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール

Also Published As

Publication number Publication date
JP5907454B2 (ja) 2016-04-26

Similar Documents

Publication Publication Date Title
US9312245B2 (en) III-nitride device and FET in a package
US11011445B2 (en) Semiconductor package device
EP2840605B1 (en) A semiconductor component having a lateral semiconductor device and a vertical semiconductor device
JP6015963B2 (ja) 半導体パッケージ、その製造方法及び金型
US20100044747A1 (en) Semiconductor light emitting device
US8198712B2 (en) Hermetically sealed semiconductor device module
JP2007521643A (ja) 受動デバイスを有するリードフレーム
US7656034B2 (en) Semiconductor device and method for manufacturing the same
JP6319525B1 (ja) 半導体装置
JP5907454B2 (ja) 半導体装置およびデバイスパッケージ部材
US11152288B2 (en) Lead frames for semiconductor packages
KR102145167B1 (ko) 반도체 장치
JP2009267054A (ja) 半導体装置およびその製造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
WO2014192348A1 (ja) 半導体装置
US9219017B2 (en) Radio frequency semiconductor device package and method for manufacturing same, and radio frequency semiconductor device
JP2000323617A (ja) 高周波用半導体パッケージ
JP2016042562A (ja) 半導体モジュール
JP6375584B2 (ja) 電子部品搭載用パッケージ
US11342260B2 (en) Power flat no-lead package
US8610237B2 (en) Semiconductor apparatus
WO2014065124A1 (ja) 半導体装置および電子機器
JP7470086B2 (ja) 半導体装置
JP2008258649A (ja) 半導体装置
JP2005150294A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20141120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160311

R150 Certificate of patent or registration of utility model

Ref document number: 5907454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250