JP2001102468A - 電子デバイス用セラミックパッケージ - Google Patents
電子デバイス用セラミックパッケージInfo
- Publication number
- JP2001102468A JP2001102468A JP27600999A JP27600999A JP2001102468A JP 2001102468 A JP2001102468 A JP 2001102468A JP 27600999 A JP27600999 A JP 27600999A JP 27600999 A JP27600999 A JP 27600999A JP 2001102468 A JP2001102468 A JP 2001102468A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- ceramic
- ceramic substrate
- ceramic package
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
分な半田による電気的不具合を防止する電子デバイス用
セラミックパッケージを提供する。 【解決手段】 セラミックパッケージ本体1は、電子デ
バイス3を収容する第一層のセラミック基板11と中空
の第二層、第三層のセラミック基板12、13より構成
される。金属キャップ2は、半田板とセラミックの熱膨
張係数に近いコバール等の金属板を圧延して製作され
る。溶融した余分な半田を逃がすためのメタライズパタ
ーン15は、セラミックパッケージ本体1の上部開口部
に形成される半田封止用のメタライズパターン14と連
接し、セラミックパッケージ本体1の側面4角に第一層
のセラミック基板11に到達しない範囲で形成される。
Description
ラミックパッケージに関し、特に金属キャップで半田封
止する際、溶融した余分な半田による電気的不具合を防
止する電子デバイス用セラミックパッケージに関する。
は、一般にセラミックパッケージ本体を金属キャップで
封止する際に、セラミックパッケージ本体と金属キャッ
プとの接合部のそれぞれに形成したメタライズパターン
に予備半田を施し半田を再溶融させる半田封止の方法が
用いられている。
ックパッケージ本体あるいは金属キャップのメタライズ
パターン上に半田浸しによる予備半田面を形成し、その
予備半田したセラミックパッケージ本体あるいは金属キ
ャップを半田再溶融により接合する方法である。この半
田再溶融する際に、セラミックパッケージ本体あるいは
金属キャップに発生する機械的ソリあるいは予備半田の
付着する量がばらついて部分的に少ない部位が生じ、機
械的ソリによる浮きの部分と予備半田量が少ない部分と
が重なることにより、隙間ができて気密性が保たれない
という不具合が発生していた。
ッケージの一例を示す封止前の斜視図であり、図5は同
じく封止後の斜視図である。
セラミックパッケージは、弾性表面波素子等の圧電性を
有する電子デバイス3と、電子デバイス3上に設けられ
た入出力電極と金またはアルミニウムのボンディングワ
イヤ5で接続され外部接続端子6との間に介在する入出
力接続部4と、電子デバイス3が接着剤でダイボンディ
ングされ外部接続端子6となる金属パターンを有する第
一層のセラミック基板11と、電子デバイス3を取り囲
むようにして配設された中空の第二層、第三層のセラミ
ック基板12、13と、半田板とセラミックの熱膨張係
数に近い金属板を圧延し製作された金属キャップ2と、
から構成される。
三層のセラミック基板11、12、13からなるセラミ
ックパッケージ本体1と金属キャップ2とを封止した後
の気密性を確保するために、セラミックパッケージ本体
1の上部開口部に形成されたメタライズパターン14と
金属キャップ2の接合面とに十分な予備半田を施した場
合に、半田封止の熱炉を通したときの溶融した余分な半
田が、図5に示すように、金属キャップ2の内側で半田
溜まり18となり電子デバイス3の入出力接続用ボンデ
ィングワイヤ5と接触し電気的不具合となるか、また
は、溶融した余分な半田がセラミックパッケージ本体1
の内部または外部側面に沿って流れ、図5に示す半田の
垂れ19、20ができ、セラミックパッケージ本体1の
外部接続端子6あるいはセラミックパッケージ本体1周
辺の信号パターンにまで達して接触し電気的不具合とな
る問題が生じる。
バイス用セラミックパッケージは、気密性を確保するた
め、十分な予備半田の量を施すと溶融した余分な半田が
金属キャップの内側で半田溜まりとなりパッケージ内部
で接触し電気的不具合となるか、または、セラミックパ
ッケージ本体の内部または外部側面に沿って流れ、外部
接続端子あるいはセラミックパッケージ本体周辺の信号
パターンにまで達して接触し電気的不具合となるなどの
問題点がある。
除去するため、溶融した余分な半田が電気的不具合を起
こすことのない電子デバイス用セラミックパッケージを
提供することにある。
セラミックパッケージは、電子デバイスを搭載し前記電
子デバイスを外部端子に接続するためのメタライズパタ
ーンが形成された第一層のセラミック基板と、前記電子
デバイスを取り囲むようにして配設される中空のセラミ
ック基板と、前記中空のセラミック基板の上部開口部に
接合し封止するための金属キャップとを有し、前記中空
のセラミック基板の前記上部開口部に形成される封止用
のメタライズパターンと前記中空のセラミック基板の側
面に形成されるメタライズパターンとが連接して形成さ
れることを特徴としている。
上からなり、前記中空のセラミック基板の側面のメタラ
イズパターンが前記第一層のセラミック基板まで到達し
ないよう形成されることを特徴としている。
のメタライズパターンは、前記中空のセラミック基板の
側面の4角であることを特徴としている。
メタライズパターンは、前記中空のセラミック基板の側
面の4辺中央部であることを特徴としている。
子等の圧電性を有する電子デバイスであることを特徴と
している。
ミックの熱膨張係数に近い金属板を圧延し製作されたも
のであることを特徴としている。
て図面を参照して説明する。
パッケージの一つの実施の形態を示す封止前の斜視図で
あり、図2は同じく封止後の斜視図である。
バイス用セラミックパッケージの構成に加えて、第一
層、第二層、第三層のセラミック基板11、12、13
からなるセラミックパッケージ本体1の上部開口部に形
成されたメタライズパターン14に連接して、セラミッ
クパッケージ本体1の最上層となる第三層のセラミック
基板13の側面4角に半田を逃がすためのメタライズパ
ターン15が形成されている。
5に示す構成要素に対応するものは同一の参照数字また
は符号を付し、その説明を省略する。
ジについて図1及び図2を参照して詳細に説明する。
1は、第一層のセラミック基板11と中空の第二層、第
三層のセラミック基板12、13とをそれぞれ重ね合わ
された後、約600℃の電気炉中で焼成されて一体とな
る。
バイス3は、焼成されたセラミックパッケージ本体1を
冷却した後に、第一層のセラミック基板に接着剤でダイ
ボンディングされる。
力端電極は、金またはアルミニウムのボンディングワイ
ヤにより、第一層セラミック基板11の外部接続端子6
との間に介在する入出力接続部4との間で接続される。
に近い例えばコバール等の金属板を圧延し製作された金
属キャップ2は、セラミックパッケージ本体1の上部開
口部のメタライズパターン14に予備半田を施された後
に取付けられ、通常240℃程度の熱炉を通り半田が溶
融して接合し封止が完了とされる。
ックパッケージ本体1側に合わせ半田封止の熱炉を通し
たときに、従来と同様に溶融した余分な半田が生じる
が、図2に示すように、溶融した余分な半田は最上層と
なる第三層のセラミック基板13の4角に形成されたメ
タライズパターン15に流れて半田溜まり16となるた
め、図5の従来例に示すように、金属キャップ2の内側
で半田溜まり18を作ることはなく、また、セラミック
パッケージ本体1の内部または外部側面に沿って流れ、
半田の垂れ19、20ができセラミックパッケージ本体
1の外部接続端子6あるいはセラミックパッケージ本体
1周辺の信号パターンにまで達して接触し電気的不具合
となることもなくなる。
クパッケージの他の実施の形態を示す斜視図である。
層のセラミック基板11、12、13からなるセラミッ
クパッケージ本体1の上部開口部に形成されたメタライ
ズパターン14に連接して、セラミックパッケージ本体
1の最上層となる第三層のセラミック基板13の側面の
4辺中央部に半田を逃がすためのメタライズパターン1
7を有しているので、図2と同様に、溶融した余分な半
田は最上層となる第三層のセラミック基板13の側面の
4辺中央部に形成されたメタライズパターン17に流れ
て半田溜まりとなるため、図5の従来例に示すように、
金属キャップ2の内側で半田溜まり18を作ることはな
く、また、セラミックパッケージ本体1の内部または外
部側面に沿って流れ、半田の垂れ19、20ができセラ
ミックパッケージ本体1の外部接続端子6あるいはセラ
ミックパッケージ本体1周辺の信号パターンにまで達し
て接触し電気的不具合となることもなくなる。
ックパッケージ本体1を三層のセラミック基板から構成
するものとして説明を行ったが、セラミックパッケージ
本体1側面に形成されるメタライズパターン15、17
が外部接続端子6となるメタライズパターンが形成され
た第一のセラミック層11に到達しないための最少の層
数であり、セラミックパッケージ本体1として、セラミ
ック基板が三層以上であればよい。
板13の4角または4辺中央部のメタライズパターン
は、一方あるいは両方または第一のセラミック層11に
到達しない範囲で側面全周に形成しても良い。
イス用セラミックパッケージは、3層以上からなるセラ
ミック基板の少なくとも最上層の側面4角または4辺中
央部に、金属キャップで半田封止する際に生じる溶融し
た余分な半田を逃がすメタライズパターンを形成するこ
とにより、余分な半田が引き起こす電気的不具合を防止
できるという効果がある。
の一つの実施の形態を示す封止前の斜視図である。
の一つの実施の形態を示す封止後の斜視図である。
の他の実施の形態を示す斜視図である。
一例を示す封止前の斜視図である。
一例を示す封止後の斜視図である。
Claims (6)
- 【請求項1】 電子デバイスを搭載し前記電子デバイス
を外部端子に接続するためのメタライズパターンが形成
された第一層のセラミック基板と、前記電子デバイスを
取り囲むようにして配設される中空のセラミック基板
と、前記中空のセラミック基板の上部開口部に接合し封
止するための金属キャップとを有し、前記中空のセラミ
ック基板の前記上部開口部に形成される封止用のメタラ
イズパターンと前記中空のセラミック基板の側面に形成
されるメタライズパターンとが連接して形成されること
を特徴とする電子デバイス用セラミックパッケージ。 - 【請求項2】 前記中空のセラミック基板が二層以上か
らなり、前記中空のセラミック基板の側面のメタライズ
パターンが前記第一層のセラミック基板まで到達しない
よう形成されることを特徴とする請求項1記載の電子デ
バイス用セラミックパッケージ。 - 【請求項3】 前記中空のセラミック基板の側面のメタ
ライズパターンは、前記中空のセラミック基板の側面の
4角であることを特徴とする請求項1又は請求項2記載
の電子デバイス用セラミックパッケージ。 - 【請求項4】 前記中空のセラミック基板の側面のメタ
ライズパターンは、前記中空のセラミック基板の側面の
4辺中央部であることを特徴とする請求項1又は請求項
2記載の電子デバイス用セラミックパッケージ。 - 【請求項5】 前記電子デバイスは、弾性表面波素子等
の圧電性を有する電子デバイスであることを特徴とする
請求項1、2、3及び4記載の電子デバイス用セラミッ
クパッケージ。 - 【請求項6】 前記金属キャップは、半田板とセラミッ
クの熱膨張係数に近い金属板を圧延し製作されたもので
あることを特徴とする請求項1、2、3、4及び5記載
の電子デバイス用セラミックパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27600999A JP3445761B2 (ja) | 1999-09-29 | 1999-09-29 | 電子デバイス用セラミックパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27600999A JP3445761B2 (ja) | 1999-09-29 | 1999-09-29 | 電子デバイス用セラミックパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001102468A true JP2001102468A (ja) | 2001-04-13 |
JP3445761B2 JP3445761B2 (ja) | 2003-09-08 |
Family
ID=17563521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27600999A Expired - Fee Related JP3445761B2 (ja) | 1999-09-29 | 1999-09-29 | 電子デバイス用セラミックパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3445761B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6627987B1 (en) * | 2001-06-13 | 2003-09-30 | Amkor Technology, Inc. | Ceramic semiconductor package and method for fabricating the package |
JP2013131706A (ja) * | 2011-12-22 | 2013-07-04 | Sumitomo Electric Device Innovations Inc | 半導体装置およびデバイスパッケージ部材 |
CN106409772A (zh) * | 2016-11-30 | 2017-02-15 | 济南市半导体元件实验所 | 一种高可靠表面贴装的二极管及其制备方法 |
-
1999
- 1999-09-29 JP JP27600999A patent/JP3445761B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6627987B1 (en) * | 2001-06-13 | 2003-09-30 | Amkor Technology, Inc. | Ceramic semiconductor package and method for fabricating the package |
JP2013131706A (ja) * | 2011-12-22 | 2013-07-04 | Sumitomo Electric Device Innovations Inc | 半導体装置およびデバイスパッケージ部材 |
CN106409772A (zh) * | 2016-11-30 | 2017-02-15 | 济南市半导体元件实验所 | 一种高可靠表面贴装的二极管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3445761B2 (ja) | 2003-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3009788B2 (ja) | 集積回路用パッケージ | |
US6815869B2 (en) | Surface acoustic wave device | |
US6815313B2 (en) | Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same | |
JPH06283301A (ja) | チップ型複合電子部品及びその製造方法 | |
JP3445761B2 (ja) | 電子デバイス用セラミックパッケージ | |
JPH03248541A (ja) | 半導体パッケージ | |
JP2534881B2 (ja) | 気密封止回路装置 | |
JP6993220B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS59111350A (ja) | 半導体装置 | |
JP2015029201A (ja) | 圧電振動素子搭載用基板および圧電装置 | |
JP3728813B2 (ja) | 電子部品 | |
JP3698489B2 (ja) | 電子部品 | |
JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
JPH06260736A (ja) | Icモジュ−ルの組立体及びicモジュ−ルの取付け方法 | |
JP2870501B2 (ja) | 半導体装置 | |
JPH0710495Y2 (ja) | 半導体装置 | |
JPH0794670A (ja) | 混成集積回路装置 | |
JP2011176089A (ja) | 気密パッケージ | |
JP3020783B2 (ja) | 半導体素子収納用パッケージ | |
JPS6365649A (ja) | 半導体用パツケ−ジ | |
JP2002076155A (ja) | 電子部品 | |
JP2000022012A (ja) | 電子部品装置 | |
JP2004319831A (ja) | 電子部品用パッケージおよびこれを用いた電子部品装置 | |
JPH06112348A (ja) | ハイブリッド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |