JP3218483B2 - 半導体パッケージ用セラミックリッド、及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ用セラミックリッド、及び半導体パッケージの製造方法

Info

Publication number
JP3218483B2
JP3218483B2 JP34126792A JP34126792A JP3218483B2 JP 3218483 B2 JP3218483 B2 JP 3218483B2 JP 34126792 A JP34126792 A JP 34126792A JP 34126792 A JP34126792 A JP 34126792A JP 3218483 B2 JP3218483 B2 JP 3218483B2
Authority
JP
Japan
Prior art keywords
solder
lid
semiconductor package
solder layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34126792A
Other languages
English (en)
Other versions
JPH06169023A (ja
Inventor
幸二 菅原
晴彦 村田
賀津雄 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP34126792A priority Critical patent/JP3218483B2/ja
Publication of JPH06169023A publication Critical patent/JPH06169023A/ja
Application granted granted Critical
Publication of JP3218483B2 publication Critical patent/JP3218483B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Casings For Electric Apparatus (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体パッケージ本体
を封止するためのセラミックリッド及び半導体パッケー
ジの製造方法に関する。
【0002】
【従来の技術】半導体素子を保護するため、パッケージ
に入れて気密封止構造にすることが、一般的に行われて
いる。中でも、セラミックは強度、耐候性等の点でプラ
スチックに比較して優れており、半導体素子パッケージ
として好適に使用されている。かかるパッケージは、セ
ラミック製の容器本体に半導体素子を収容した後、リッ
ドを被せて封着し、気密封止構造としており、ピン数や
形態により、PGA等多くの種類がある。リッドには、
金属製や樹脂製と共に、気密性、強度、耐腐食性におい
て良好であるため、セラミック製のものも広く使用され
ている。
【0003】
【解決しようとする課題】パッケージ本体とリッドの両
方にセラミックを使用する場合に、リッドにはんだ層を
設け、はんだにより封着する方法がある。はんだ封着法
は、たとえば特公平3−76784等に記載されており
公知である。この方法の利点は、封着リング等のろう付
け工程が不要であり、パッケージ本体とリッドを密着
し、リフロー炉で加熱するのみで封着が行われることで
ある。
【0004】ところで、この方法においては、図2に示
す如く封着が完全な場合と、図3に示す如く封着が不完
全な場合があった。以下に、図2と図3について説明す
る図2の完全な封着の場合には、パッケージ2のメタラ
イズ層6に対して、リッドのはんだ層が、パッケージ2
のメタライズ層6を濡らし、なだらかに流れてはんだメ
スニカス10を形成する。このような場合には、耐候性
テスト等にも合格する良好な気密封止構造となる。一
方、図3の不完全な封着の場合には、はんだ層の量が不
足しているため、メタライズ層6にはんだが流れず、は
んだメスニカスが形成されないか、形成が不十分とな
る。このような場合には、封着部分の気密性が不十分な
ため、耐候性テスト等を行うとリーク不良となる場合が
多く、外観上からも封着に対する完全性が疑われ好まし
くない。
【0005】かかる問題点に鑑み、本発明は、リッドの
封着面の周囲部及び側面部にはんだ層を設けることによ
り、さらに好ましくは、リッドの側面部に形成されたは
んだ層の最大厚みを一定以上にコントロールすることに
より、パッケージ本体のメタライズ層に流れるはんだ量
が少ないために生ずる、はんだメスニカスの不形成、不
十分形成を防止し、良好な気密封止構造形成できるリッ
ド及びこのようなリッドを用いた半導体パッケージの製
造方法を提供することを目的とする。尚、かかる問題点
に対し、リッドに設けたはんだ層のうち、封着面の周囲
部に形成されたはんだ層の最大厚みを一定以上にコント
ロールしても、パッケージの微妙な反り等により、パッ
ケージ2のメタライズ層6に均一にはんだが流れず、メ
スニカス形成が不十分となる。
【0006】
【問題を解決するための手段】請求項1に記載の発明
は、封着面の周囲部および側面部に形成されたメタライ
ズ層と、該メタライズ層上に形成されたはんだ層とを備
えた半導体パッケージ用セラミックリッドにおいて、上
記側面部のはんだ層の最大厚みが40μm以上であるこ
とを特徴とする。また、請求項2に記載の発明は、前記
側面部のはんだ層の最大厚みが40〜100μmである
ことを特徴とする。
【0007】さらに、予め側面部にはんだ層を形成した
リッドを用いた半導体パッケージの製造方法としては、
以下の手段がある。すなわち、請求項3に記載の発明
は、半導体パッケージの製造方法であって、封着面の周
囲部および側面部に形成されたメタライズ層と、該メタ
ライズ層上に形成されたはんだ層とを備えたリッドであ
って、上記側面部のはんだ層の最大厚みが40μm以上
であるリッドを、パッケージ本体と密着し、上記はんだ
層を加熱溶融して、気密封止することを特徴とする。
【0008】本発明において、セラミックリッド本体の
材質は、アルミナの他、窒化アルミ、ムライト、窒化珪
素、ガラスセラミック等のパッケージに使用されるセラ
ミック材料であれば良い。セラミックの成形方法も、プ
レス法、グリーンシート法、押し出し法等、成形方法は
問わない。はんだの材質については、Pb/Sn系のは
んだが好適であるが、その他の成分を添加してもよく、
例えば更にIn、Agを添加したPb/Sn/In/A
g系はんだも好適に用いられる。その他、Au/Sn系
等の金系低温ろう材であっても良い。はんだ層の形成方
法は、溶融したはんだにディップする方法の他、ペース
ト状のはんだを印刷する方法や、はんだメッキによる方
法、あるいはこれらを組合せる方法もある。セラミック
にはんだ層を設けるための下地として、Ag−Pd、A
g−Pt等の貴金属ペーストをスクリーン印刷で塗布
し、焼成してメタライズ層を形成することが好適に行わ
れる。その他、蒸着、スパッタリングなどを用いたり、
更にニッケルメッキ等をかける等により複合層とするこ
ともある。
【0009】
【作用】本発明は、リッドの封着部の周囲部及び側面部
の双方にはんだ層を設け、さらに好ましくは、リッド側
面部に形成されるはんだ層における最大厚みを40μm
以上としたので、パッケージ本体と密着させてリフロー
炉で封着させたときに、パッケージ本体上面のメタライ
ズ層にはんだが必要十分に流れ、良好なはんだメニスカ
スを形成出来る作用を有する。尚、リッド側面部のはん
だ層の厚みは、その形成方法から考察すると、はんだ層
の端部を除き、一部のみ極端に厚くなったり薄くなった
りすることはなく、概略均一な厚みを有すると考えられ
る。従って、本発明では、はんだ層の最大厚みをもっ
て、はんだ層の厚みと考えることとした。側面部のはん
だ層の厚みの測定方法は、例えば、マイクロメータを用
いて、はんだ層(2層分)も含めたリッド側面部の寸法
を測定し、リッド自体の寸法を差し引いて、これを半分
とすることにより算出する方法がとられる。
【0010】
【実施例】本発明の実施例を図面と共に説明する。図1
は、本発明の実施例の断面図である。プレスによって成
形した90%アルミナからなるリッド本体1の一方の面
を封着面7とし、その周囲部及び側面部には、Ag−P
dペーストをスクリーン印刷した後、焼成してはんだ層
の下地となるメタライズ層4及び5を形成する。当該周
囲部のメタライズ層4は、パッケージ本体と接合される
部位である。その後、溶融したはんだ層にリッド本体1
を浸漬すると、メタライズ層4、5の上に選択的にはん
だ層3a、3bが形成される。ここで、3aは封着面の
周囲部に形成されたはんだ層であり、3bは側面部に形
成されたはんだ層である。はんだの温度や引き上げ速度
等の調整、あるいはスクリーン印刷法によるはんだペー
ストの塗布を加えることにより、はんだ層3bの厚みの
変化したものを作成し、かかるリッドをパッケージ本体
2と密着し、リフロー炉に通して、パッケージ本体とリ
ッドを気密封止して半導体パッケージを形成し、その封
止部分の外観検査、温度サイクル試験及び熱衝撃試験を
行った後のリーク検査を行った。尚、はんだ層3aの厚
みは、50〜100μmで製作した。但し、この厚みは
気密性には特に影響はなく、100μmを越えてもよ
い。表に、側面部のはんだ層の厚みと封止部外観及び上
記テスト後のリーク検査の結果を示す。
【0011】結果を表に示す。
【表】
表の結果から明かなように、はんだ層3bの厚みが40
μm未満の場合には、外観不良やリーク不良が発生す
る。これは、はんだ層3bの厚みが薄い、すなわち側面
部のはんだ量が少ないために、封着時にメタライズ層4
に、はんだが十分流れず、はんだメスニカスの形成が出
来ないかあるいは不十分なためである。外観不良数がリ
ーク不良数より多いのは、テストではリークを起こさな
い程度のものも、外観では不良と判定してしまうからで
ある。一方、はんだ層3bの厚みが100μm以上のリ
ッドを用いた半導体パッケージでは、はんだ量が多すぎ
るために、封着は完全ではあるが外観上きれいなメニス
カスにならず、不良と判定される場合が生ずる。
【0012】
【発明の効果】以上で詳述したように、本発明によれ
ば、リッドの封着面の周囲部及び側面部の双方にはんだ
層を設け、さらに好ましくは、リッド側面部に形成され
るはんだ層の最大厚みを40μm以上に制御することに
より、容器との封着時に、良好な半田メスニカスが形成
され、良好な外観と気密性を有する封止が出来るリッ
ド、およびこれを用いた半導体パッケージを提供でき
る。
【図面の簡単な説明】
【図1】本発明の実施例を示す断面図である。
【図2】完全な封着状態を示す断面図である。
【図3】不完全な封着状態を示す断面図である。
【符号の説明】
1 セラミック製リッド本体。 2 パッケージ本体。 3a、3b はんだ層。 4、5 リッド側メタライズ層。 6 パッケージ本体側メタライズ層。 7 リッド本体封着面 10 はんだメスニカス
フロントページの続き (56)参考文献 特開 平4−174544(JP,A) 特開 平1−318250(JP,A) 実開 平2−125345(JP,U) 実開 昭63−75045(JP,U) 実開 昭63−97238(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/02 - 23/10

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】封着面の周囲部および側面部に形成された
    メタライズ層と、該メタライズ層上に形成されたはんだ
    層とを備えたリッドにおいて、上記側面部のはんだ層の
    最大厚みが40μm以上であることを特徴とする半導体
    パッケージ用セラミックリッド。
  2. 【請求項2】前記側面部のはんだ層の最大厚みが40〜
    100μmであることを特徴とする請求項1に記載の半
    導体パッケージ用セラミックリッド。
  3. 【請求項3】封着面の周囲部および側面部に形成された
    メタライズ層と、該メタライズ層上に形成されたはんだ
    層とを備えたリッドであって、上記側面部のはんだ層の
    最大厚みが40μm以上であるリッドを、パッケージ本
    体と密着し、上記はんだ層を加熱溶融して、気密封止す
    ることを特徴とする半導体パッケージの製造方法。
JP34126792A 1992-11-27 1992-11-27 半導体パッケージ用セラミックリッド、及び半導体パッケージの製造方法 Expired - Fee Related JP3218483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34126792A JP3218483B2 (ja) 1992-11-27 1992-11-27 半導体パッケージ用セラミックリッド、及び半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34126792A JP3218483B2 (ja) 1992-11-27 1992-11-27 半導体パッケージ用セラミックリッド、及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH06169023A JPH06169023A (ja) 1994-06-14
JP3218483B2 true JP3218483B2 (ja) 2001-10-15

Family

ID=18344729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34126792A Expired - Fee Related JP3218483B2 (ja) 1992-11-27 1992-11-27 半導体パッケージ用セラミックリッド、及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3218483B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037365A1 (ja) * 2005-09-29 2007-04-05 Nippon Telegraph And Telephone Corporation 光モジュール

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047701A (ja) * 2006-08-16 2008-02-28 Nippon Telegr & Teleph Corp <Ntt> 光モジュール
JP5604154B2 (ja) 2010-04-02 2014-10-08 株式会社メニコン ポリマー材料、眼用レンズ及びコンタクトレンズ
JP6036303B2 (ja) * 2013-01-07 2016-11-30 セイコーエプソン株式会社 パッケージ、光学モジュール、及び電子機器
CN114696777A (zh) * 2020-12-25 2022-07-01 Ngk电子器件株式会社 封装体及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037365A1 (ja) * 2005-09-29 2007-04-05 Nippon Telegraph And Telephone Corporation 光モジュール

Also Published As

Publication number Publication date
JPH06169023A (ja) 1994-06-14

Similar Documents

Publication Publication Date Title
US4640436A (en) Hermetic sealing cover and a method of producing the same
JPH10289962A (ja) 電子回路装置の製造方法
JPS60208847A (ja) 表面実装型icに内在する水分の排出方法
JPS6312157A (ja) 耐熱プラスチツク半導体装置
JP3218483B2 (ja) 半導体パッケージ用セラミックリッド、及び半導体パッケージの製造方法
US5314842A (en) Resin-sealed type semiconductor device and method for manufacturing the same
US5521438A (en) Ceramic base and metallic member assembly
KR19980069960A (ko) 저 열전도성 삽입물을 사용하여 고 열전도성 기판을 기밀 밀봉시키는 방법
JP3369665B2 (ja) 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド
JP2607877B2 (ja) 樹脂補強型lsi実装構造体の製造方法
JPH10247696A (ja) 半導体パッケージ気密封止用金属製蓋体
JP4328462B2 (ja) はんだコートリッド
JP3214638B2 (ja) 半導体パッケージ用のセラミック製リッド及びその製造方法
JP2004207539A (ja) 電子部品収納用容器および電子装置
JPH11191601A (ja) 半導体パッケージ気密封止用リッド
JP3155146B2 (ja) 半導体パッケージ封止用リッドとそのリッドを用いたパッケージおよびそのリッドの製造方法
JPH09266263A (ja) 電子部品パッケージ封止用リッドとパッケージ
JP4332047B2 (ja) 電子装置
JPS63168290A (ja) 複合ろう材のろう付方法
JP2750469B2 (ja) 半導体パッケージ
JP4364023B2 (ja) 蓋体およびこれを用いた電子装置
JP2533675B2 (ja) 半導体装置及びその製造方法
US5011734A (en) Ceramic substrate
JPS58161351A (ja) ガラス封止半導体装置
JPH09260524A (ja) 封止方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees