JP3869434B2 - 表面実装型パッケージ及びその製造方法 - Google Patents
表面実装型パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP3869434B2 JP3869434B2 JP2004171126A JP2004171126A JP3869434B2 JP 3869434 B2 JP3869434 B2 JP 3869434B2 JP 2004171126 A JP2004171126 A JP 2004171126A JP 2004171126 A JP2004171126 A JP 2004171126A JP 3869434 B2 JP3869434 B2 JP 3869434B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- package
- electrode
- package body
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
しかし、このようなパッケージ構造では、半導体装置の高集積化、或いはセンシング用トランスジューサなどの組み込みなどによりパッケージ本体が大型化してくると、その自重の増加に起因して次のような問題点が惹起される。
ところが、上記のようにパッケージ本体の自重が増加すると、実装時にはんだ溶融工程を経ることに伴い前記接合部分のはんだ厚(バンプ高さ)が減少することになるため、その接合部分で熱疲労破壊を来たす可能性が高くなって、実装状態での信頼性低下を招くことになる。このため、例えば自動車に搭載される電子制御装置のように、雰囲気温度の変化や振動が大きい環境下で使用される装置に対しては、上記のような表面実装型パッケージを採用することは困難とされていた。
また、これとは別に、リードレスタイプの表面実装型パッケージでは、はんだ付け状態の外観検査が困難になるという問題点もあり、かといって実装状態の確認を電気的な特性検査だけで済ませた場合には、実装時の不良率が高くなることが避けられず、この面からも実装状態での信頼性低下を招くことになる。
また、はんだを介して疑似電極と接続される配線基板側の被接続部の形状が、当該疑似電極と同じ円形になっているから、その疑似電極及び被接続部間に介在された状態となるはんだ部分の内圧が、それら疑似電極及び接続部を他の形状とした場合に比べて高くなる。このため、当該はんだ部分によるスペーサ機能を十分に発揮させることができて、信号電極と配線パターンとの間のはんだ厚を十分な状態に確実に保持し得るようになる。
以下、本発明の第1実施例について図1〜図11を参照しながら説明する。図4にはパッケージ本体1の底面図が示され、図5には封止用の蓋を除去した状態でのパッケージ本体1の平面図が示されている。これら図4及び図5において、矩形状をなすパッケージ本体1は、例えば自動車用の加速度センサパッケージとして構成されたもので、その内部に加速度を電気信号に変換する機能を備えた加速度センサ回路2(本発明でいう回路素子に相当)が搭載されている。
上記パッケージ本体1は底面が実装面とされたもので、その実装面における長辺側の対向縁部には、例えばテーパ角が45°の面取り部1a、1aが形成されている。上記実装面には、前記加速度センサ回路2と電気的に接続された例えば8個の信号電極3が形成されており、また、上記面取り部1aには、当該信号電極3と一体化された状態の補助信号電極4が形成されている。
この場合において、パッケージ本体1の実装時にはんだ付けされる信号電極3の表面は、はんだ濡れ性が良好な状態に形成することは勿論のこと、補助信号電極4及び疑似電極5の表面も同様にはんだ濡れ性が良好な状態に形成するものである。また、信号電極3、補助信号電極4及び疑似電極5に対して、酸化防止のためのはんだ膜を予め形成しておいても良い。
即ち、この製造プロセスは、グリーンシート積層法(或いはグリーンテープ積層法)と呼ばれるもので、アルミナ粉末、鉱物質粉末、有機バインダなどを含んで成る周知のグリーンシート6を例えば5枚用意し、図6(a)に示すように、その内の例えば上3枚に対して所定形状の打ち抜き孔6aを形成する。
即ち、前述したようなリフロー工程では、加速度センサパッケージ8の自重の他に、信号電極3部分のはんだ10において発生する表面張力に伴う下向きの力が、パッケージ本体1を押し下げようとする力として作用する。このような力が作用した場合、疑似電極5部分のはんだ10には当該疑似電極5及びランド9bから外部へ逃げる部分がないため、そのはんだ10は図7に摸式的に示すように扁平な樽形状を呈するようになる。
で得られる。但し、Tは疑似電極5部分のはんだ10の表面張力、R1 及びR2は当該はんだ10の側面投影形状及び平面投影形状における各外周面の曲率半径(図7参照)である。
従って、本実施例によれば、疑似電極5部分のはんだ10を、パッケージ本体1及び配線基板9間のクリアランスの確保のみに機能させることができるものであり、結果的に、疑似電極5を形成するだけの極めて簡単な構造によって、パッケージ本体1及び配線基板9間のクリアランス、つまりはんだ厚を十分な状態に保持できるものである。
さらに、本実施例のように疑似電極5及びこれが接続されるランド9bを円形に形成した場合には、その疑似電極5及びランド9b間に介在された状態となるはんだ10部分の内圧が、疑似電極5及びランド9bを他の形状とした場合に比べて高くなる。このため、そのはんだ10部分によるスペーサ機能を十分に発揮させることができて、信号電極3と配線パターン9aとの間のはんだ厚を、十分な状態に確実に保持し得るようになる利点がある。
尚、図9には、加速度センサパッケージ8を配線基板9上に実装した状態において、疑似電極5の有無に応じてはんだ厚がどのように変化するかを、複数のサンプルについて測定した結果を示す。この図9から明らかなように、疑似電極5を設けた場合には、はんだ厚を大きくできる効果を期待できる。
さらに、本実施例においては、パッケージ本体1の両側に面取り部1a、1aを形成すると共に、各面取り部1aに信号電極3と一体化された状態のはんだ濡れ性が良好な補助信号電極4を形成する構成としたから、以下に述べるような作用・効果を奏することができる。
尚、上記した第1実施例では、4個の疑似電極5を設ける構成としたが、その個数及び配置については、本発明の要旨を逸脱しない範囲で種々設定できる。例えば、本発明の第2実施例を示す図12のように、配線基板11上に実装されるパッケージ本体12が、その四方から信号電極(図示せず)を取り出すクワッドタイプのものであった場合には、パッケージ本体12の実装面(底部)の中心部に大形状の円形疑似電極13を1個だけ設ける構成とすることができる。尚、上記パッケージ本体12にも、その実装面の周縁部に面取り部12a及び補助信号電極(図示せず)が設けられるものであり、図12には、当該補助信号電極まではんだ14がはみ出した状態が示されている。
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。半導体センサチップ2aや信号処理用IC2bのような半導体素子を搭載する表面実装型半導体パッケージを例に挙げたが、抵抗回路網やRC回路網のような受動部品などを搭載する表面実装型パッケージに適用することもできる。
パッケージ本体1側の信号電極3及び疑似電極5に予めはんだバンプを形成しておく構成も可能である。各電極3、4及び5として採用する材料は、タングステンに限らず、銅、銀、金、アルミニウム、ニッケルなど一般的な導電材料を広く利用できる。また、各電極3、4及び5はスクリーン印刷により形成したが、これ以外の手法(パッド印刷、メッキ、ホットスタンプなど)により形成しても良いことは勿論である。
Claims (4)
- 回路素子が搭載されるパッケージ本体の実装面に当該回路素子と接続される信号電極を同方向に複数備え、前記複数の信号電極を各信号電極に対応するように配線基板側に形成された配線パターンの一部であるはんだ付着部に対してはんだにより直接的に接続するようにした表面実装型パッケージにおいて、
前記パッケージ本体の実装面に、前記配線基板側に形成された円形の被接続部に対して扁平な樽形状を呈するはんだにより接続される当該被接続部と同じ形状の円形の疑似電極を形成し、そのはんだの溶融状態で発生する内圧によって前記パッケージ本体及び配線基板間のクリアランスを保持する構成とした上で、
はんだ濡れ性が良好な前記複数の信号電極と、
前記パッケージ本体における実装面の縁部に形成された面取り部に設けられ、各々前記信号電極と一体化された状態のはんだ濡れ性が良好な複数の補助信号電極と、
前記配線パターンにおいてソルダレジストが除去されたはんだ付着部とを備えることを特徴とする表面実装型パッケージ。 - 前記疑似電極は、前記パッケージ本体の実装面の中心に対して対称配置状となるように複数個形成されることを特徴とする請求項1記載の表面実装型パッケージ。
- 請求項1または2記載の表面実装型パッケージを配線基板上に実装する際に、前記信号電極用のはんだを供給する工程で前記疑似電極用のはんだを同時に供給することを特徴とする表面実装型パッケージの実装方法。
- 回路素子が搭載されるパッケージ本体の実装面に当該回路素子と接続される信号電極を同方向に複数備えた表面実装型パッケージを配線基板上に実装する際に、前記複数の信号電極を各信号電極に対応するように前記配線基板側に形成された配線パターンの一部であるはんだ付着部に対してはんだにより直接的に接続するようにした表面実装型パッケージの実装方法において、
前記パッケージ本体の実装面に、前記配線基板側に形成された円形の被接続部に対して扁平な樽形状を呈するはんだにより接続される当該被接続部と同じ形状の円形の疑似電極を形成し、そのはんだの溶融状態で発生する内圧によって前記パッケージ本体及び配線基板間のクリアランスを保持する構成とした上で、
前記パッケージ本体に、はんだ濡れ性が良好な前記複数の信号電極を設け、
前記パッケージ本体における実装面の縁部に形成された面取り部に、各々前記信号電極と一体化された状態のはんだ濡れ性が良好な複数の補助信号電極を設け、
前記配線パターンにおいてソルダレジストが除去されたはんだ付着部を設け、
前記表面実装型パッケージを前記配線基板上に実装する際に、前記信号電極用のはんだを供給する工程において前記疑似電極用のはんだを同時に供給する実装工程と、
前記実装工程以降に行われる工程であって、前記信号電極と配線パターンとの間を接続するはんだの前記補助信号電極部分での濡れ状態の外観検査を行う検査工程とを有することを特徴とする表面実装型パッケージの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171126A JP3869434B2 (ja) | 2004-06-09 | 2004-06-09 | 表面実装型パッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171126A JP3869434B2 (ja) | 2004-06-09 | 2004-06-09 | 表面実装型パッケージ及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32981996A Division JP3576727B2 (ja) | 1996-12-10 | 1996-12-10 | 表面実装型パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004253822A JP2004253822A (ja) | 2004-09-09 |
JP3869434B2 true JP3869434B2 (ja) | 2007-01-17 |
Family
ID=33028764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004171126A Expired - Fee Related JP3869434B2 (ja) | 2004-06-09 | 2004-06-09 | 表面実装型パッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3869434B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094168A (ja) * | 2007-10-04 | 2009-04-30 | Denso Corp | 回路基板 |
JP5970744B2 (ja) * | 2011-01-28 | 2016-08-17 | 株式会社大真空 | 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法 |
JP7294300B2 (ja) * | 2020-10-28 | 2023-06-20 | 株式会社村田製作所 | インダクタ部品及びインダクタ部品実装基板 |
-
2004
- 2004-06-09 JP JP2004171126A patent/JP3869434B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004253822A (ja) | 2004-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3576727B2 (ja) | 表面実装型パッケージ | |
US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
JP3063032B2 (ja) | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
JP6721346B2 (ja) | 半導体装置 | |
JPS6273650A (ja) | 電気部品 | |
JP2000031327A (ja) | 半導体装置及びその製造方法 | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
CN1953174B (zh) | 电子元件内置组件 | |
US20150279770A1 (en) | Package, semiconductor device, and semiconductor module | |
JP3869434B2 (ja) | 表面実装型パッケージ及びその製造方法 | |
JP2907127B2 (ja) | マルチチップモジュール | |
CN110289245B (zh) | 一种混合集成电路的三维封装结构及其制作方法 | |
CN111081673A (zh) | 一种封装结构及其制作方法、封装模块及计算机设备 | |
JPH0558657B2 (ja) | ||
JP4179234B2 (ja) | 半導体装置 | |
JPH0230169A (ja) | 半導体装置 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
JPH08191128A (ja) | 電子装置 | |
JP2002076193A (ja) | 半導体素子収納用パッケージおよびパッケージ実装基板 | |
JP4561670B2 (ja) | 電子装置の実装構造および電子装置の実装方法 | |
JPH0837254A (ja) | 電子回路装置 | |
JP4247623B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH0414859A (ja) | 電子部品のリード端子構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |