JP4561670B2 - 電子装置の実装構造および電子装置の実装方法 - Google Patents

電子装置の実装構造および電子装置の実装方法 Download PDF

Info

Publication number
JP4561670B2
JP4561670B2 JP2006090534A JP2006090534A JP4561670B2 JP 4561670 B2 JP4561670 B2 JP 4561670B2 JP 2006090534 A JP2006090534 A JP 2006090534A JP 2006090534 A JP2006090534 A JP 2006090534A JP 4561670 B2 JP4561670 B2 JP 4561670B2
Authority
JP
Japan
Prior art keywords
electronic device
mold resin
substrate
island
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006090534A
Other languages
English (en)
Other versions
JP2007266385A (ja
Inventor
真治 太田
達哉 菅田
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006090534A priority Critical patent/JP4561670B2/ja
Publication of JP2007266385A publication Critical patent/JP2007266385A/ja
Application granted granted Critical
Publication of JP4561670B2 publication Critical patent/JP4561670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

本発明は、リードフレームを用いたQFNパッケージ(Quad Flat Non−Leaded Package)構造を有する電子装置を基板に実装する電子装置の実装構造およびそのような電子装置を基板に実装する電子装置の実装方法に関する。
QFP(Quad Flat Package)の製造設備を利用した小型のリードフレームタイプの樹脂封止型パッケージとしてQFNパッケージ構造を有する電子装置が知られている。
このような電子装置は、アイランド部およびアイランド部の周囲に位置する端子部を有するリードフレームと、アイランド部の上面側に搭載された部品と、部品、アイランド部および端子部を封止するモールド樹脂とを備え、アイランド部の下面および端子部の下面がモールド樹脂の下面から露出した構成を有する。
そして、この電子装置を基板上に実装したものとして、たとえば、特許文献1に記載の実装構造が提案されている。
この実装構造は、モールド樹脂の下面を下方に向けた状態で電子装置を基板の上に搭載し、モールド樹脂の下面から露出するアイランド部の下面および端子部の下面のうち少なくとも端子部の下面を、基板とはんだを介して接続してなるものである。
特許第3458057号公報
ここで、この種の実装構造において、モールド樹脂の下面から露出する端子部においてのみ、基板に対してはんだ接続した場合、端子部だけでは、はんだの供給量が少なくなりがちであり、接合強度の不足などが懸念される。
そこで、モールド樹脂のアイランド部も、基板に対してはんだ付けすると、接合強度の不足は解消されるものの、リフロー時などに電子装置が傾きやすく、はんだの厚さにばらつきが生じることから、結果的に、接合信頼性が不足するなどの問題が発生する。
本発明は、上記問題に鑑みてなされたものであり、リードフレームを用いたQFNパッケージ構造を有する電子装置を、はんだを介して基板に実装してなる実装構造において、はんだの厚さ不足や厚さばらつきを抑制し、接続信頼性を向上させることを目的とする。
上記目的を達成するため、本発明は、電子装置(100)にて、端子部(12)を部品(20)と電気的に接続されたものとし、リードフレーム(10)のうち端子部(12)ではなく、モールド樹脂(40)内にてアイランド部(11)に連結された吊りリード(13)の一部を、モールド樹脂(40)から突出させることでモールド樹脂(40)から露出するアイランド部(11)の下面および端子部(12)の下面よりも基板(200)側へ突出する突出部(13a)として構成し、電子装置(100)を突出部(13a)にて基板(200)に支持させることにより、少なくとも端子部(12)の下面と基板(200)との間に介在するはんだ(300)の厚さを確保するようにしたことを特徴とする。
請求項1の発明によれば、電子装置(100)においてリードフレーム(10)のうちモールド樹脂(40)内にてアイランド部(11)に連結された吊りリード(13)の一部を、アイランド部(11)の下面および端子部(12)の下面よりも基板(200)側へ突出させ、この突出部(13a)にて電子装置(100)を基板(200)に支持させることにより、端子部(12)の下面と基板(200)との間に介在するはんだ(300)の厚さを確保できるため、はんだ(300)の厚さ不足や厚さばらつきを抑制し、接続信頼性を向上できる。
ここで、アイランド部(11)の下面および端子部(12)の下面の両方が、基板(200)とはんだ(300)を介して接続されているものにできる。
さらに、この場合、突出部(13a)は、吊りリード(13)の先端側の部位を、モールド樹脂(40)の側面から突出させ、この突出させた部位をモールド樹脂(40)の下面に重なるように折り曲げてなるものにできる。
また、請求項4の発明においては、アイランド部(11)の上面側に部品(20)を搭載し、部品(20)と端子部(12)とを電気的に接続し、続いて、モールド樹脂(40)により部品(20)およびリードフレーム(10)を封止するにあたって、アイランド部(11)の下面および端子部(12)の下面をモールド樹脂(40)の下面から露出させるとともに、吊りリード(13)の一部を突出させるように、当該モールド樹脂(40)による封止を行い、モールド樹脂(40)による封止の後、モールド樹脂(40)から突出する吊りリード(13)の部分を、モールド樹脂(40)の下面に重なるように折り曲げることにより、モールド樹脂(40)の下面から突出し且つアイランド部(11)の下面および端子部(12)の下面よりも基板(200)側へ突出する突出部(13a)を形成し、その後、電子装置(100)と基板(200)とをはんだ(300)を介して接続するときに、電子装置(100)を突出部(13a)にて基板(200)に支持させることにより、少なくとも端子部(12)の下面と基板(200)との間に介在するはんだ(300)の厚さを確保するようにしたことを特徴とする。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1(a)は、本発明の実施形態に係るQFNパッケージ構造を有する電子装置の実装構造の概略平面構成を示す図であり、図1(b)は、(a)中のA−A線に沿った概略断面構成を示す図であり、(a)は、(b)の上面図である。
なお、この図1(a)において、識別を容易にするために、基板電極210の表面には片側斜線ハッチング、基板電極210と端子部12との重なり合う部位にはクロスハッチング、基板電極210と突出部13aとの重なり合う部位には点ハッチングを施すとともに、これらハッチング部位はモールド樹脂40を透過して示してある。
また、図2は、図1中のB−B線に沿った概略断面構成を示す図である。また、図3(a)は、本電子装置100を、モールド樹脂40の下面側から見た概略平面図、図3(b)は、基板200の概略的な上面図である。
まず、本実施形態の電子装置100におけるリードフレーム10は、アイランド部11とアイランド11の周囲に位置する端子部12とを備えている。このリードフレーム10は、Cuや42アロイなどの通常のリードフレーム材料からなるものであり、プレス加工やエッチング加工などにより形成することができる。
ここで、本例では、アイランド部11は、矩形板状のものであり、端子部12は、アイランド部11の4辺の外周において複数個のものが配列されている。また、アイランド部11上には、部品20が搭載されている。
本例では、部品として半導体素子20が搭載されている。この半導体素子20は、半導体プロセスにより形成されたICチップなどである。ここでは、半導体素子20は、図示しないダイボンド材を介してアイランド部11に接着固定されている。なお、部品としては、この半導体素子20以外にも、種々の電子部品を採用することができる。
また、端子部12は、モールド樹脂40内にてアイランド部11とは分離されているが、本リードフレーム10では、さらに、モールド樹脂40内にてアイランド部11と一体に連結されている吊りリード13が設けられている。
この吊りリード13は、リードフレーム10の単体の状態において、アイランド部11をフレーム部(図示せず)に連結しておくためのものであり、通常のリードフレームに備えられるものである。ここでは、吊りリード13は、矩形板状のアイランド部11の4隅部から、矩形板状のモールド樹脂40の4隅部に向かって延びている。
そして、図2に示されるように、半導体素子20の上面と各端子部12とは、ボンディングワイヤ30により結線され電気的に接続されている。このボンディングワイヤ30は、Auやアルミニウムなどからなるもので、通常のワイヤボンディング法により形成可能である。
そして、モールド樹脂40は、これらアイランド部11、端子部12、吊りリード13、半導体素子20およびボンディングワイヤ30を包み込むように封止している。このモールド樹脂40は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成できるものである。
ここで、図1〜図3に示されるように、電子装置100においては、アイランド部11および端子部12がその下面側にてモールド樹脂40の下面から露出している。これらモールド樹脂40の下面から露出するアイランド部11の下面および端子部12の下面は、基板200とはんだ付けされる部位である。
図1、図3に示される例では、モールド樹脂40の下面から露出する端子部12の下面は、アイランド部11の4辺の各辺に沿って設けられた平面短冊状をなすものである。また、アイランド部11の下面は、アイランド部11の平面形状そのままの矩形状をなしている。
そして、図1、図2に示されるように、この電子装置100は、基板200上へ搭載され、アイランド部11の下面および端子部12の下面において、基板200の電極210すなわち基板電極210に対してはんだ300を介して接続されることによって、基板200上に実装されている。
ここで、基板200はプリント基板やセラミック基板などであり、基板電極210はCuやAgなどからなるものである。図1(a)および図3に示されるように、基板電極210の平面パターンは、電子装置100におけるモールド樹脂40の下面から露出するアイランド部11の下面および端子部12の下面のパターンに対応したパターンとなっている。
このように、本実施形態の電子装置100においては、アイランド部11の下面および端子部12の下面の両方が、基板200とはんだ300を介して接続されているが、さらに、リードフレーム10の一部である吊りリード13が、これらアイランド部11の下面および端子部12の下面よりも基板200側へ突出する突出部13aとして構成されている。
本実施形態では、図1に示されるように、この吊りリード13の一部をモールド樹脂40の下面から突出させるにあたって、吊りリード13の先端側の部位を、モールド樹脂40の側面から突出させ、この突出させた部位をモールド樹脂40の下面に重なるように折り曲げている。
そして、この折り曲げられた吊りリード13の部分が、突出高さt(図1(b)参照)だけ突出する突出部13aとして構成されている。本例では、モールド樹脂40の4隅部にそれぞれ突出部13aが設けられ、合計4個の突出部13aが形成されている。
このような電子装置100では、モールド樹脂40の下面とアイランド部11および端子部12の下面とは、実質的に同一平面であり、突出部13aの上記突出高さtは、実質的には、モールド樹脂40の下面から突出部13aの先端面までの寸法である。さらに言うならば、吊りリード13を折り曲げて形成される本例の突出部13aぼ突出高さtは、当該吊りリード13の厚さに相当する。
そして、本実施形態では、電子装置100を突出部13aにて基板200に支持させることにより、電子装置100と基板200との間に介在するはんだ300の厚さを確保するようにしている。
ここでは、図1に示されるように、各突出部13aは、これに対向する基板電極210に物理的に接触しているが、各突出部13aに対向する基板100の部分には基板電極210が無くてもよい。つまり、突出部13aは、基板200に受けられて支持されていればよい。
そして、このように突出部13aを介して電子装置100を基板200上に支持することにより、当該突出部13aが、はんだ300のスペーサの役割を果たすようになっている。
つまり、本実施形態の実装構造において、突出部13aは、アイランド部11の下面および端子部12の下面よりも、はんだ300の厚さと実質的に同じ寸法tの分、モールド樹脂40の下面から突出している。
言い換えれば、これらアイランド部11の下面および端子部12の下面と突出部13aの先端との間の突出の差が、電子装置100と基板200との間に介在するはんだ300の厚さを決めるものである。
次に、このリードフレーム10を用いたQFNパッケージ構造を有する電子装置100の実装構造を形成するための電子装置100の製造方法および基板200への実装方法について、述べる。
まず、リードフレーム10を用意する。このリードフレーム10は、プレス加工やエッチング加工などによって、アイランド部11、端子部12および吊りリード13を形成する。ここで、リードフレーム10において、アイランド部11は、その外周に位置する図示しないフレーム部に対して吊りリード13を介して連結され支持されている。
次に、このリードフレーム10において、アイランド部11上に上記部品20、ここでは半導体素子20をダイマウント材などを介して搭載固定し、半導体素子20と端子部12との間でワイヤボンディングを行い、これらの間を上記ボンディングワイヤ30で結線する。
次に、ここまでの工程に供されたワークを、樹脂成型用の金型に設置し、トランスファーモールド成形などによりモールド樹脂40による封止を行う。それにより、アイランド部11、端子部12、吊りリード13、半導体素子20、ボンディングワイヤ30がモールド樹脂40により封止される。
なお、このモールド樹脂40による樹脂封止にあたっては、たとえば、アイランド部11および端子部12の各下面に対応した凹部を上記金型の内面に形成しておき、この状態で樹脂の充填を行うようにすれば、アイランド部11および端子部12の下面が、モールド樹脂40から露出した構成を実現することができる。
その後、モールド樹脂40から突出するリードフレーム10の部分をカットする。このとき、吊りリード13においては、突出部13aを形成するのに必要な長さの分、モールド樹脂40の側面から突出した状態でカットする。
その後、このモールド樹脂40の側面から突出する吊りリード13の部分を、モールド樹脂40の下面に重なるように折り曲げることにより、上記突出部13aを形成する。こうして、本実施形態の電子装置100ができあがる。
次に、電子装置100を基板200上に実装するが、この実装方法について、図4を参照して述べる。図4は、本実装方法を示す工程図である。
まず、図4(a)、(b)に示されるように、その後は、基板200において基板電極210の上に、印刷法などにより、はんだ300を配設し、モールド樹脂40の下面を下方に向けた状態で電子装置100を基板200の上に搭載する。
続いて、図4(c)に示されるように、電子装置100の上すなわちモールド樹脂40の上面の上に錘400を載せる。この錘400は、金属などよりなるもので、この錘400の搭載により、電子装置100における突出部13aと基板200との均一な接触が確保される。そして、この状態で、図示しない炉に投入し、はんだリフローを行う。こうして、図4(d)に示されるように、電子装置の実装構造ができあがる。
ここで、本実施形態のようなQFNパッケージ構造を有する電子装置100の場合、実装時に必要なはんだ300の印刷量は、たとえば次の通りである。図5は、端子部12と基板電極210とのはんだ接続部の概略的な拡大断面図である。
上述したように、実質的なはんだ300の厚さtは、突出部13aの突出高さt(上記図1(b)参照)に等しい。ここで、印刷に用いる一般的なはんだペーストにおいては、当該ペースト中のはんだ成分(金属成分)の体積比率は0.5〜0.7である。
そして、接続後のはんだ300において、はんだ300が不足するようなくびれた鼓形状にならないようにするためには、はんだペーストの印刷厚さは、tを0.7で除した値以上、すなわち(t/0.7)以上であることが必要である。
また、図5に示されるように、基板電極210の幅をd、基板電極210のピッチをPとしたとき、はんだ300の体積Vは、{d・t+π/4・t・(P−d)}以下であり、はんだペーストの印刷厚さは、{V/d=t+π/4・t・(P−d)/d}/0.7以下である。
そして、これらの数式の関係より、ピッチPを0.4mm、幅dを0.2mm、厚さtを0.1mmとしたとき、はんだペーストの印刷厚さは、150μm以上250μm以下とする。
また、上記図4に示した実装方法において、リフロー時に使用する錘400は、はんだ300の溶融時にはんだ300および基板200がつぶれるような重さが必要であるとともに、リフロー時の温度プロファイルが大きく変化しないように熱容量の小さいことが必要条件である。このようなものとしては、比重の大きいタングステンやモリブデンなどの金属があげられる。
ここで、図6(a)、(b)は、はんだリフロー時の温度プロファイルの変化を小さくすることが可能な錘400の平面形状を示す図である。ここで、モールド樹脂40の上面の上に錘400が置かれているが、モールド樹脂40の下面に露出する端子部12および突出部13aは破線にて示してある。
この図6(a)、(b)に示される錘400は、電子装置100における突出部13a上は覆うが端子部12上を覆わないような形状としている。この場合、リフロー時において端子部12への熱の伝わりがよくなる
。また、図6(a)では、錘400は、端子部12およびアイランド部11の両方を覆わない形状であるが、図6(b)ではアイランド部11を覆っている。端子部12への熱の伝わりのみを考慮するならば、アイランド部11は錘400で覆っていてもよく、さらに、この図6(b)の場合、図6(a)のものに比べて錘400を重くすることが容易となる。
(他の実施形態)
図7〜図10に、種々の他の実施形態を示す。図7は、モールド樹脂40の側面から突出する吊りリード13の部位の曲げ形状を変形した突出部13aの例を示す概略断面図である。
上記実施形態では、突出部13aは、モールド樹脂40の側面から突出する吊りリード13の部位を、モールド樹脂40の下面に重なるように折り曲げて構成したが、図7(a)、(b)に示されるように、モールド樹脂40の下面とは重ならず、モールド樹脂40の側面の外側に突出部13aが位置するように折り曲げてもよい。
また、図8に示されるように、電子装置100側の突出部13aに加えて、さらに、基板200側にも、突出部13aと同様にはんだ300のスペーサ機能を有するスペーサ部220を設けてもよい。
このスペーサ部220は、たとえばソルダーレジストなどにより形成することができる。それにより、電子装置100側の突出部13aと基板200側のスペーサ部220との合計の高さによって、はんだ300の厚さをより厚くすることが可能となる。
また、図9は、吊りリード13の端部側をモールド樹脂40の側面から突出させて曲げることで突出部13aを形成するのではなく、途中部をモールド樹脂40の下面から突出させることで突出部13aを形成した例である。
このような突出部13aは、吊りリード13における突出部13aとなる部位以外の部位を、エッチングなどにより薄くするなどにより形成することができる。なお、この図9においては、突出部13aが接する基板電極210には、上記スペーサ部220が設けられている。
また、上記実施形態では、突出部13aは、これに対向する基板電極210に物理的に接触しているが、突出部13aと基板200とは、接着剤やはんだなどの接着部材を介して接合されていてもよい。
この場合、たとえば図10に示されるようにして、実装を行う。図10では、接着剤310を用いている。この接着剤310としては、特に限定するものではないが、導電性接着剤や非導電性のエポキシ系またはシリコーン系樹脂などよりなる接着剤でよい。
図10(a)に示されるように、基板200において基板電極210の上に、はんだ300を配設するとともに、突出部13aに対向する部位に接着剤310を配設する。そして、その上に、電子装置100を搭載する。
次に、図10(b)に示されるように、はんだ300のリフローおよび接着剤310の硬化を行うが、これら両工程は同一の加熱工程で行ってもよいし、一方を先に行い他方を後で行うようにしてもよい。このようにして、実装が完了する。
また、上記実施形態では、アイランド部11の下面および端子部12の下面の両方が、基板200とはんだ300を介して接続されているが、端子部12の下面のみが基板300にはんだ接続され、アイランド部11は、はんだ接続されないような実装構造であってもよい。
また、上記実施形態では、吊りリード13を用いて4個の突出部13aを形成することにより、4点支持の状態で電子装置100を基板200上に支持させたが、突出部は少なくとも2個以上、好ましくは3個以上あればよい。それによれば、多点支持の状態となり、突出部による上記効果が期待できる。
さらに、突出部は、1個のものではあるが、たとえば電子装置の周辺部に設けられた環状のものよりなるものとすれば、同様の効果が期待できる。また、突出部としては、リードフレームの一部であればよく、上記した吊りリード以外にも、たとえばアイランド部の一部を突出させてもよい。
また、電子装置の部品としては、上記半導体素子以外にも、抵抗素子、コンデンサ素子、フリップチップなど各種の電子部品を採用できる。
また、モールド樹脂40の下面にて露出するアイランド部11の下面および端子部12の下面の形状、配置パターンは、上記図示例に限定されるものではない。
(a)は、本発明の実施形態に係る電子装置の実装構造の概略平面図であり、(b)は、(a)中のA−A概略断面図である。 図1中のB−B線に沿った概略断面図である。 (a)は、図1に示される電子装置をモールド樹脂の下面側から見た概略平面図、(b)は、基板の概略的な上面図である。 図1に示される電子装置の実装構造を形成する実装方法を示す工程図である。 端子部と基板電極とのはんだ接続部の概略的な拡大断面図である。 錘の平面形状を示す図である。 吊りリード13の部位の曲げ形状を変形した突出部の例を示す概略断面図である。 基板側にスペーサ部を設けた例を示す概略断面図である。 吊りリードをモールド樹脂の下面から突出させた突出部の例を示す概略断面図である。 突出部と基板とを接着剤を介して接合する場合の実装方法を示す工程図である。
符号の説明
10…リードフレーム、11…リードフレームのアイランド部、
12…リードフレームの端子部、13…リードフレームの吊りリード、
13a…突出部、20…部品としての半導体素子、40…モールド樹脂、
100…電子装置、200…基板。

Claims (4)

  1. アイランド部(11)および前記アイランド部(11)の周囲に位置する端子部(12)を有するリードフレーム(10)と、前記アイランド部(11)の上面側に搭載された部品(20)と、前記部品(20)、前記アイランド部(11)および前記端子部(12)を封止するモールド樹脂(40)とを備え、前記アイランド部(11)の下面および前記端子部(12)の下面が前記モールド樹脂(40)の下面から露出している電子装置(100)を用意し、
    前記モールド樹脂(40)の下面を下方に向けた状態で前記電子装置(100)を基板(200)の上に搭載し、前記アイランド部(11)の下面および前記端子部(12)の下面のうち少なくとも前記端子部(12)の下面を、前記基板(200)とはんだ(300)を介して接続してなる電子装置の実装構造において、
    前記端子部(12)は前記部品(20)と電気的に接続されたものであり、
    前記電子装置(100)にて、前記リードフレーム(10)のうち前記端子部(12)ではなく、前記モールド樹脂(40)内にて前記アイランド部(11)に連結された吊りリード(13)の一部が、前記モールド樹脂(40)から突出することで前記アイランド部(11)の下面および前記端子部(12)の前記下面よりも前記基板(200)側へ突出する突出部(13a)として構成されており、
    前記電子装置(100)を前記突出部(13a)にて前記基板(200)に支持させることにより、少なくとも前記端子部(12)の前記下面と前記基板(200)との間に介在する前記はんだ(300)の厚さを確保するようにしたことを特徴とする電子装置の実装構造。
  2. 前記アイランド部(11)の下面および前記端子部(12)の下面の両方が、前記基板(200)と前記はんだ(300)を介して接続されていることを特徴とする請求項1に記載の電子装置の実装構造。
  3. 前記突出部(13a)は、前記吊りリード(13)の先端側の部位を、前記モールド樹脂(40)の側面から突出させ、この突出させた部位を前記モールド樹脂(40)の下面に重なるように折り曲げてなるものであることを特徴とする請求項1または2に記載の電子装置の実装構造。
  4. アイランド部(11)、前記アイランド部(11)の周囲に位置する端子部(12)および前記アイランド部(11)に連結された吊りリード(13)を有するリードフレーム(10)と、前記アイランド部(11)の上面側に搭載された部品(20)と、前記部品(20)、前記アイランド部(11)および前記端子部(12)を封止するモールド樹脂(40)とを備える電子装置(100)を用意し、
    前記モールド樹脂(40)の下面を下方に向けた状態で前記電子装置(100)を基板(200)の上に搭載し、前記アイランド部(11)の下面および前記端子部(12)の下面のうち少なくとも前記端子部(12)の下面を、前記基板(200)とはんだ(300)を介して接続してなる電子装置の実装方法において、
    前記アイランド部(11)の上面側に部品(20)を搭載し、前記部品(20)と前記端子部(12)とを電気的に接続し、
    続いて、前記モールド樹脂(40)により前記部品(20)および前記リードフレーム(10)を封止するにあたって、前記アイランド部(11)の下面および前記端子部(12)の下面を前記モールド樹脂(40)の下面から露出させるとともに、前記吊りリード(13)の一部を突出させるように、当該モールド樹脂(40)による封止を行い、
    前記モールド樹脂(40)による封止の後、前記モールド樹脂(40)から突出する前記吊りリード(13)の部分を、前記モールド樹脂(40)の下面に重なるように折り曲げることにより、前記モールド樹脂(40)の下面から突出し且つ前記アイランド部(11)の下面および前記端子部(12)の前記下面よりも前記基板(200)側へ突出する突出部(13a)を形成し、
    その後、前記電子装置(100)と前記基板(200)とを前記はんだ(300)を介して接続するときに、前記電子装置(100)を前記突出部(13a)にて前記基板(200)に支持させることにより、少なくとも前記端子部(12)の前記下面と前記基板(200)との間に介在する前記はんだ(300)の厚さを確保するようにしたことを特徴とする電子装置の実装方法。
JP2006090534A 2006-03-29 2006-03-29 電子装置の実装構造および電子装置の実装方法 Expired - Fee Related JP4561670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006090534A JP4561670B2 (ja) 2006-03-29 2006-03-29 電子装置の実装構造および電子装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006090534A JP4561670B2 (ja) 2006-03-29 2006-03-29 電子装置の実装構造および電子装置の実装方法

Publications (2)

Publication Number Publication Date
JP2007266385A JP2007266385A (ja) 2007-10-11
JP4561670B2 true JP4561670B2 (ja) 2010-10-13

Family

ID=38639066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006090534A Expired - Fee Related JP4561670B2 (ja) 2006-03-29 2006-03-29 電子装置の実装構造および電子装置の実装方法

Country Status (1)

Country Link
JP (1) JP4561670B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116569324A (zh) * 2020-12-28 2023-08-08 日立安斯泰莫株式会社 电子控制装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183445A (ja) * 1993-12-24 1995-07-21 Sharp Corp 樹脂封止型半導体装置
JPH07226475A (ja) * 1994-02-14 1995-08-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレーム
JPH09275177A (ja) * 1996-04-02 1997-10-21 Hitachi Cable Ltd 半導体装置
JP2000307049A (ja) * 1999-04-23 2000-11-02 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001035961A (ja) * 1999-07-21 2001-02-09 Sony Corp 半導体装置及びその製造方法
JP2005303107A (ja) * 2004-04-14 2005-10-27 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183445A (ja) * 1993-12-24 1995-07-21 Sharp Corp 樹脂封止型半導体装置
JPH07226475A (ja) * 1994-02-14 1995-08-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレーム
JPH09275177A (ja) * 1996-04-02 1997-10-21 Hitachi Cable Ltd 半導体装置
JP2000307049A (ja) * 1999-04-23 2000-11-02 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001035961A (ja) * 1999-07-21 2001-02-09 Sony Corp 半導体装置及びその製造方法
JP2005303107A (ja) * 2004-04-14 2005-10-27 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法

Also Published As

Publication number Publication date
JP2007266385A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
JPH0897312A (ja) 半導体パッケージおよびその製造方法
JP7206198B2 (ja) 表面が粗化された粒子を有するパッケージングされた半導体デバイス
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JP2005057067A (ja) 半導体装置およびその製造方法
KR20000048011A (ko) 반도체 장치
JP5041996B2 (ja) 固体電解コンデンサ
US20130133193A1 (en) Surface mount technology process for advanced quad flat no-lead package process and stencil used therewith
JP2009054690A (ja) リードフレーム構造体
JP5058714B2 (ja) 半導体装置及びその製造方法
JP4431756B2 (ja) 樹脂封止型半導体装置
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
JP2009049173A (ja) 半導体装置及びその製造方法
JP2007150045A (ja) 半導体装置
JP4547252B2 (ja) 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法
JP4561670B2 (ja) 電子装置の実装構造および電子装置の実装方法
JP4255842B2 (ja) 半導体装置
JP4244928B2 (ja) 電子装置およびその製造方法
JP2007305759A (ja) 電子部品の実装方法
JP4946959B2 (ja) 半導体装置の製造方法
TW475245B (en) Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices
JPH0817870A (ja) 半導体装置
JPH11176849A (ja) 半導体装置の製造方法
JP2006041224A (ja) 電子装置および電子装置の実装構造
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees