JP4561670B2 - 電子装置の実装構造および電子装置の実装方法 - Google Patents
電子装置の実装構造および電子装置の実装方法 Download PDFInfo
- Publication number
- JP4561670B2 JP4561670B2 JP2006090534A JP2006090534A JP4561670B2 JP 4561670 B2 JP4561670 B2 JP 4561670B2 JP 2006090534 A JP2006090534 A JP 2006090534A JP 2006090534 A JP2006090534 A JP 2006090534A JP 4561670 B2 JP4561670 B2 JP 4561670B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- mold resin
- substrate
- island
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
また、請求項4の発明においては、アイランド部(11)の上面側に部品(20)を搭載し、部品(20)と端子部(12)とを電気的に接続し、続いて、モールド樹脂(40)により部品(20)およびリードフレーム(10)を封止するにあたって、アイランド部(11)の下面および端子部(12)の下面をモールド樹脂(40)の下面から露出させるとともに、吊りリード(13)の一部を突出させるように、当該モールド樹脂(40)による封止を行い、モールド樹脂(40)による封止の後、モールド樹脂(40)から突出する吊りリード(13)の部分を、モールド樹脂(40)の下面に重なるように折り曲げることにより、モールド樹脂(40)の下面から突出し且つアイランド部(11)の下面および端子部(12)の下面よりも基板(200)側へ突出する突出部(13a)を形成し、その後、電子装置(100)と基板(200)とをはんだ(300)を介して接続するときに、電子装置(100)を突出部(13a)にて基板(200)に支持させることにより、少なくとも端子部(12)の下面と基板(200)との間に介在するはんだ(300)の厚さを確保するようにしたことを特徴とする。
。また、図6(a)では、錘400は、端子部12およびアイランド部11の両方を覆わない形状であるが、図6(b)ではアイランド部11を覆っている。端子部12への熱の伝わりのみを考慮するならば、アイランド部11は錘400で覆っていてもよく、さらに、この図6(b)の場合、図6(a)のものに比べて錘400を重くすることが容易となる。
図7〜図10に、種々の他の実施形態を示す。図7は、モールド樹脂40の側面から突出する吊りリード13の部位の曲げ形状を変形した突出部13aの例を示す概略断面図である。
12…リードフレームの端子部、13…リードフレームの吊りリード、
13a…突出部、20…部品としての半導体素子、40…モールド樹脂、
100…電子装置、200…基板。
Claims (4)
- アイランド部(11)および前記アイランド部(11)の周囲に位置する端子部(12)を有するリードフレーム(10)と、前記アイランド部(11)の上面側に搭載された部品(20)と、前記部品(20)、前記アイランド部(11)および前記端子部(12)を封止するモールド樹脂(40)とを備え、前記アイランド部(11)の下面および前記端子部(12)の下面が前記モールド樹脂(40)の下面から露出している電子装置(100)を用意し、
前記モールド樹脂(40)の下面を下方に向けた状態で前記電子装置(100)を基板(200)の上に搭載し、前記アイランド部(11)の下面および前記端子部(12)の下面のうち少なくとも前記端子部(12)の下面を、前記基板(200)とはんだ(300)を介して接続してなる電子装置の実装構造において、
前記端子部(12)は前記部品(20)と電気的に接続されたものであり、
前記電子装置(100)にて、前記リードフレーム(10)のうち前記端子部(12)ではなく、前記モールド樹脂(40)内にて前記アイランド部(11)に連結された吊りリード(13)の一部が、前記モールド樹脂(40)から突出することで前記アイランド部(11)の下面および前記端子部(12)の前記下面よりも前記基板(200)側へ突出する突出部(13a)として構成されており、
前記電子装置(100)を前記突出部(13a)にて前記基板(200)に支持させることにより、少なくとも前記端子部(12)の前記下面と前記基板(200)との間に介在する前記はんだ(300)の厚さを確保するようにしたことを特徴とする電子装置の実装構造。 - 前記アイランド部(11)の下面および前記端子部(12)の下面の両方が、前記基板(200)と前記はんだ(300)を介して接続されていることを特徴とする請求項1に記載の電子装置の実装構造。
- 前記突出部(13a)は、前記吊りリード(13)の先端側の部位を、前記モールド樹脂(40)の側面から突出させ、この突出させた部位を前記モールド樹脂(40)の下面に重なるように折り曲げてなるものであることを特徴とする請求項1または2に記載の電子装置の実装構造。
- アイランド部(11)、前記アイランド部(11)の周囲に位置する端子部(12)および前記アイランド部(11)に連結された吊りリード(13)を有するリードフレーム(10)と、前記アイランド部(11)の上面側に搭載された部品(20)と、前記部品(20)、前記アイランド部(11)および前記端子部(12)を封止するモールド樹脂(40)とを備える電子装置(100)を用意し、
前記モールド樹脂(40)の下面を下方に向けた状態で前記電子装置(100)を基板(200)の上に搭載し、前記アイランド部(11)の下面および前記端子部(12)の下面のうち少なくとも前記端子部(12)の下面を、前記基板(200)とはんだ(300)を介して接続してなる電子装置の実装方法において、
前記アイランド部(11)の上面側に部品(20)を搭載し、前記部品(20)と前記端子部(12)とを電気的に接続し、
続いて、前記モールド樹脂(40)により前記部品(20)および前記リードフレーム(10)を封止するにあたって、前記アイランド部(11)の下面および前記端子部(12)の下面を前記モールド樹脂(40)の下面から露出させるとともに、前記吊りリード(13)の一部を突出させるように、当該モールド樹脂(40)による封止を行い、
前記モールド樹脂(40)による封止の後、前記モールド樹脂(40)から突出する前記吊りリード(13)の部分を、前記モールド樹脂(40)の下面に重なるように折り曲げることにより、前記モールド樹脂(40)の下面から突出し且つ前記アイランド部(11)の下面および前記端子部(12)の前記下面よりも前記基板(200)側へ突出する突出部(13a)を形成し、
その後、前記電子装置(100)と前記基板(200)とを前記はんだ(300)を介して接続するときに、前記電子装置(100)を前記突出部(13a)にて前記基板(200)に支持させることにより、少なくとも前記端子部(12)の前記下面と前記基板(200)との間に介在する前記はんだ(300)の厚さを確保するようにしたことを特徴とする電子装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006090534A JP4561670B2 (ja) | 2006-03-29 | 2006-03-29 | 電子装置の実装構造および電子装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006090534A JP4561670B2 (ja) | 2006-03-29 | 2006-03-29 | 電子装置の実装構造および電子装置の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266385A JP2007266385A (ja) | 2007-10-11 |
JP4561670B2 true JP4561670B2 (ja) | 2010-10-13 |
Family
ID=38639066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006090534A Expired - Fee Related JP4561670B2 (ja) | 2006-03-29 | 2006-03-29 | 電子装置の実装構造および電子装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4561670B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116569324A (zh) * | 2020-12-28 | 2023-08-08 | 日立安斯泰莫株式会社 | 电子控制装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183445A (ja) * | 1993-12-24 | 1995-07-21 | Sharp Corp | 樹脂封止型半導体装置 |
JPH07226475A (ja) * | 1994-02-14 | 1995-08-22 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレーム |
JPH09275177A (ja) * | 1996-04-02 | 1997-10-21 | Hitachi Cable Ltd | 半導体装置 |
JP2000307049A (ja) * | 1999-04-23 | 2000-11-02 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
JP2001035961A (ja) * | 1999-07-21 | 2001-02-09 | Sony Corp | 半導体装置及びその製造方法 |
JP2005303107A (ja) * | 2004-04-14 | 2005-10-27 | New Japan Radio Co Ltd | リードフレームおよび半導体装置並びにそれらの製造方法 |
-
2006
- 2006-03-29 JP JP2006090534A patent/JP4561670B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183445A (ja) * | 1993-12-24 | 1995-07-21 | Sharp Corp | 樹脂封止型半導体装置 |
JPH07226475A (ja) * | 1994-02-14 | 1995-08-22 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレーム |
JPH09275177A (ja) * | 1996-04-02 | 1997-10-21 | Hitachi Cable Ltd | 半導体装置 |
JP2000307049A (ja) * | 1999-04-23 | 2000-11-02 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
JP2001035961A (ja) * | 1999-07-21 | 2001-02-09 | Sony Corp | 半導体装置及びその製造方法 |
JP2005303107A (ja) * | 2004-04-14 | 2005-10-27 | New Japan Radio Co Ltd | リードフレームおよび半導体装置並びにそれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007266385A (ja) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090004774A1 (en) | Method of multi-chip packaging in a tsop package | |
JPH0897312A (ja) | 半導体パッケージおよびその製造方法 | |
JP7206198B2 (ja) | 表面が粗化された粒子を有するパッケージングされた半導体デバイス | |
JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
KR20000048011A (ko) | 반도체 장치 | |
JP5041996B2 (ja) | 固体電解コンデンサ | |
US20130133193A1 (en) | Surface mount technology process for advanced quad flat no-lead package process and stencil used therewith | |
JP2009054690A (ja) | リードフレーム構造体 | |
JP5058714B2 (ja) | 半導体装置及びその製造方法 | |
JP4431756B2 (ja) | 樹脂封止型半導体装置 | |
JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
JP2009049173A (ja) | 半導体装置及びその製造方法 | |
JP2007150045A (ja) | 半導体装置 | |
JP4547252B2 (ja) | 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法 | |
JP4561670B2 (ja) | 電子装置の実装構造および電子装置の実装方法 | |
JP4255842B2 (ja) | 半導体装置 | |
JP4244928B2 (ja) | 電子装置およびその製造方法 | |
JP2007305759A (ja) | 電子部品の実装方法 | |
JP4946959B2 (ja) | 半導体装置の製造方法 | |
TW475245B (en) | Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices | |
JPH0817870A (ja) | 半導体装置 | |
JPH11176849A (ja) | 半導体装置の製造方法 | |
JP2006041224A (ja) | 電子装置および電子装置の実装構造 | |
JP2007081127A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |