JPH10107219A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10107219A JPH10107219A JP8256912A JP25691296A JPH10107219A JP H10107219 A JPH10107219 A JP H10107219A JP 8256912 A JP8256912 A JP 8256912A JP 25691296 A JP25691296 A JP 25691296A JP H10107219 A JPH10107219 A JP H10107219A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- oxide film
- insulating film
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 176
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 151
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 151
- 239000010703 silicon Substances 0.000 claims abstract description 151
- 238000009792 diffusion process Methods 0.000 claims abstract description 96
- 125000006850 spacer group Chemical group 0.000 claims abstract description 53
- 239000010410 layer Substances 0.000 claims description 330
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 110
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 110
- 239000011229 interlayer Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 63
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 61
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 19
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 24
- 239000007789 gas Substances 0.000 description 19
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 14
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 13
- 229910021342 tungsten silicide Inorganic materials 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 6
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
Abstract
(57)【要約】
【課題】ＭＯＳトランジスタの拡散層に直接に接続され
てコンタクト・プラグとして機能するシリコン層を提供
する。 【解決手段】窒化シリコン膜スペーサ１１４およびフィ
ールド酸化膜１０５に自己整合的なＮ- 型拡散層１１３
ａ，１１３ｂの表面には異方性選択エピタキシャル成長
によるＮ+ 型の単結晶シリコン層１１６ａ，１１６ｂが
直接に接続され、これらＮ+ 型の単結晶シリコン層１１
６ａ，１１６ｂの表面は等方性選択エピタキシャル成長
によるＮ+ 型の単結晶シリコン層１１７ａ，１１７ｂに
より直接に覆われている。
てコンタクト・プラグとして機能するシリコン層を提供
する。 【解決手段】窒化シリコン膜スペーサ１１４およびフィ
ールド酸化膜１０５に自己整合的なＮ- 型拡散層１１３
ａ，１１３ｂの表面には異方性選択エピタキシャル成長
によるＮ+ 型の単結晶シリコン層１１６ａ，１１６ｂが
直接に接続され、これらＮ+ 型の単結晶シリコン層１１
６ａ，１１６ｂの表面は等方性選択エピタキシャル成長
によるＮ+ 型の単結晶シリコン層１１７ａ，１１７ｂに
より直接に覆われている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に拡散層と配線との接続が配線層
の表面に直接に接続して設けられた単結晶シリコン層を
介して行なわれるＭＯＳトランジスタおよびその製造方
法に関する。
の製造方法に関し、特に拡散層と配線との接続が配線層
の表面に直接に接続して設けられた単結晶シリコン層を
介して行なわれるＭＯＳトランジスタおよびその製造方
法に関する。
【０００２】
【従来の技術】半導体素子の微細化による半導体装置の
高集積化により、例えばＤＲＡＭでは３年に４倍の記憶
容量の増加が実現されている。半導体装置の高集積化
は、単に半導体素子自体の微細化にのみにより実現され
るものではなく、これら半導体素子を相互接続するため
の配線，さらにはこれら配線と半導体素子との接続に介
在するコントタクト孔の微細化が必須である。半導体素
子並びにコンタクト孔をその時点でのデザイン・ルール
により規定される最小加工寸法（＝Ｆ）により形成する
という要求から、自己整合型コンタント孔と呼ばれるコ
ンタクト孔に関わる種々の構造が各種提示されている。
高集積化により、例えばＤＲＡＭでは３年に４倍の記憶
容量の増加が実現されている。半導体装置の高集積化
は、単に半導体素子自体の微細化にのみにより実現され
るものではなく、これら半導体素子を相互接続するため
の配線，さらにはこれら配線と半導体素子との接続に介
在するコントタクト孔の微細化が必須である。半導体素
子並びにコンタクト孔をその時点でのデザイン・ルール
により規定される最小加工寸法（＝Ｆ）により形成する
という要求から、自己整合型コンタント孔と呼ばれるコ
ンタクト孔に関わる種々の構造が各種提示されている。
【０００３】本発明者等は、１９９５年の１２月に開催
されたインターナショナル・エレクトロン・デバイシス
・ミーティングにおいて、予稿集ＩＥＤＭ−９５の６６
５ページ〜６６８ページ（講演番号２７．４．１）に記
載したように、自己整合型コンタント孔に係わる新たな
提案を行なった。この提案は、主表面が｛１００｝から
なるシリコン基板の表面に設けられた拡散層の露出面に
自己整合的に、（等方性ではなく）異方性の選択エピタ
キシャル成長により、単結晶シリコン層を形成するもの
である。例えばＮ型の拡散層に対するこの単結晶シリコ
ン層の異方性選択エピタキシャル成長は、１０-7Ｐａ台
の超高真空化学気相成長（ｕｌｔｒａ−ｈｉｇｈ・ｖａ
ｃｕｕｍ・ｃｈｅｍｉｃａｌ・ｖａｐｏｒ・ｄｅｐｏｓ
ｉｔｉｏｎ；ＵＨＶ−ＣＶＤ）装置を用い、例えば７０
０℃の温度で主原料ガスおよびドーピング・ガスとして
ジ・シラン（Ｓｉ2 Ｈ6 ）およびホスフィン（ＰＨ3 ）
を用いて行なわれる。このときの単結晶シリコン層は、
（〈１１０〉方向に比べて）シリコン基板の主表面に対
して垂直な〈１００〉方向に主として成長する。
されたインターナショナル・エレクトロン・デバイシス
・ミーティングにおいて、予稿集ＩＥＤＭ−９５の６６
５ページ〜６６８ページ（講演番号２７．４．１）に記
載したように、自己整合型コンタント孔に係わる新たな
提案を行なった。この提案は、主表面が｛１００｝から
なるシリコン基板の表面に設けられた拡散層の露出面に
自己整合的に、（等方性ではなく）異方性の選択エピタ
キシャル成長により、単結晶シリコン層を形成するもの
である。例えばＮ型の拡散層に対するこの単結晶シリコ
ン層の異方性選択エピタキシャル成長は、１０-7Ｐａ台
の超高真空化学気相成長（ｕｌｔｒａ−ｈｉｇｈ・ｖａ
ｃｕｕｍ・ｃｈｅｍｉｃａｌ・ｖａｐｏｒ・ｄｅｐｏｓ
ｉｔｉｏｎ；ＵＨＶ−ＣＶＤ）装置を用い、例えば７０
０℃の温度で主原料ガスおよびドーピング・ガスとして
ジ・シラン（Ｓｉ2 Ｈ6 ）およびホスフィン（ＰＨ3 ）
を用いて行なわれる。このときの単結晶シリコン層は、
（〈１１０〉方向に比べて）シリコン基板の主表面に対
して垂直な〈１００〉方向に主として成長する。
【０００４】上記報告を行なった後、本発明者等は上記
報告を土台にして異方性選択エピタキシャル成長の適正
な条件の検討を行ない、さらにこれらに基ずいて０．２
５μｍデザイン・ルール（最小加工寸法；Ｆ＝０．２５
μｍ（２５０ｎｍ））によるＤＲＡＭの試作を試みた。
ＤＲＡＭの平面模式図および断面模式図である図１２お
よび図１３を参照して説明すると、この異方性選択エピ
タキシャル成長法を利用したこのＤＲＡＭは、ビット線
がキャパシタより下の位置に設けられたＣＯＢ構造のＤ
ＲＡＭであり、以下のようになっている。このときのフ
ォト・リソグラフィ工程におけるマスク・アラアメント
・マージン（＝α）は５０ｎｍ程度である。ここで、図
１２は階層化した平面模式図であり、図１２（ａ）は活
性領域とワード線を兼るゲート電極と上記単結晶シリコ
ン層との位置関係を示す図であり、図１２（ｂ）はゲー
ト電極および単結晶シリコン層とビット線とストレージ
・ノード電極との位置関係を示す図である。また、図１
３（ａ），（ｂ）および（ｃ）は、図１２のＡＡ線，Ｂ
Ｂ線およびＣＣ線での断面模式図である。なお、図１２
ではこれらの位置関係の理解を容易にするために、ゲー
ト電極およびビット線の幅をそれぞれ実際より細めに表
示してある。
報告を土台にして異方性選択エピタキシャル成長の適正
な条件の検討を行ない、さらにこれらに基ずいて０．２
５μｍデザイン・ルール（最小加工寸法；Ｆ＝０．２５
μｍ（２５０ｎｍ））によるＤＲＡＭの試作を試みた。
ＤＲＡＭの平面模式図および断面模式図である図１２お
よび図１３を参照して説明すると、この異方性選択エピ
タキシャル成長法を利用したこのＤＲＡＭは、ビット線
がキャパシタより下の位置に設けられたＣＯＢ構造のＤ
ＲＡＭであり、以下のようになっている。このときのフ
ォト・リソグラフィ工程におけるマスク・アラアメント
・マージン（＝α）は５０ｎｍ程度である。ここで、図
１２は階層化した平面模式図であり、図１２（ａ）は活
性領域とワード線を兼るゲート電極と上記単結晶シリコ
ン層との位置関係を示す図であり、図１２（ｂ）はゲー
ト電極および単結晶シリコン層とビット線とストレージ
・ノード電極との位置関係を示す図である。また、図１
３（ａ），（ｂ）および（ｃ）は、図１２のＡＡ線，Ｂ
Ｂ線およびＣＣ線での断面模式図である。なお、図１２
ではこれらの位置関係の理解を容易にするために、ゲー
ト電極およびビット線の幅をそれぞれ実際より細めに表
示してある。
【０００５】Ｐ型シリコン基板３０１の主表面は｛１０
０｝であり、このＰ型シリコン基板３０１の比抵抗は５
Ω・ｃｍ程度である。このＰ型シリコン基板３０１が構
成されるシリコン・ウェハのオリエンテーション・フラ
ットは〈１１０〉方向の辺からなる。Ｐ型シリコン基板
３０１の表面の活性領域３０２は素子分離領域により囲
われており、素子分離領域は膜厚３００ｎｍ程度のＬＯ
ＣＯＳ型のフィールド酸化膜３０５とこのフィールド酸
化膜３０５の底面に設けられた（チャネル・ストッパ，
パンチスルー・ストッパとして機能する）Ｐ- 型拡散層
３０４とから構成されている。これらの活性領域３０２
はＰ型シリコン基板３０１の主表面に規則的に配置され
ており、これらの活性領域３０２の周辺は〈１１０〉方
向の辺からなる（換言すれば、活性領域３０２は〈１１
０〉方向の辺により区画されていることになる）。活性
領域３０２の最小幅（≒チャネル幅）および最小間隔は
ともにＦ（＝０．２５μｍ（２５０ｎｍ））程度であ
る。膜厚１５０ｎｍ程度のワード線を兼るゲート電極３
１１は、活性領域３０２の表面に熱酸化により設けられ
た８．５ｎｍ程度の膜厚のゲート酸化膜３０６を介し
て、活性領域３０２の表面上を横断している。少なくと
も活性領域３０２直上においては、これらゲート電極３
１１は活性領域３０２に直交している。ゲート電極３１
１の幅（ゲート長），間隔および配線ピッチは、それぞ
れＦ，Ｆおよび２Ｆ（＝０．５μｍ（５００ｎｍ））程
度である。ゲート電極３１１は膜厚５０ｎｍ程度のＮ+
型多結晶シリコン膜に膜厚１００ｎｍ程度のタングステ
ン・シリサイド膜が積層されてなる。Ｎ+ 型多結晶シリ
コン膜はジ・クロル・シラン（ＳｉＨ2 Ｃｌ2 ），ホス
フィン（ＰＨ3 ）を原料ガス，ドーピング・ガスに用い
た７００℃程度でのＣＶＤ法により形成される。タング
ステン・シリサイド膜はスパッタリングにより形成され
る。
０｝であり、このＰ型シリコン基板３０１の比抵抗は５
Ω・ｃｍ程度である。このＰ型シリコン基板３０１が構
成されるシリコン・ウェハのオリエンテーション・フラ
ットは〈１１０〉方向の辺からなる。Ｐ型シリコン基板
３０１の表面の活性領域３０２は素子分離領域により囲
われており、素子分離領域は膜厚３００ｎｍ程度のＬＯ
ＣＯＳ型のフィールド酸化膜３０５とこのフィールド酸
化膜３０５の底面に設けられた（チャネル・ストッパ，
パンチスルー・ストッパとして機能する）Ｐ- 型拡散層
３０４とから構成されている。これらの活性領域３０２
はＰ型シリコン基板３０１の主表面に規則的に配置され
ており、これらの活性領域３０２の周辺は〈１１０〉方
向の辺からなる（換言すれば、活性領域３０２は〈１１
０〉方向の辺により区画されていることになる）。活性
領域３０２の最小幅（≒チャネル幅）および最小間隔は
ともにＦ（＝０．２５μｍ（２５０ｎｍ））程度であ
る。膜厚１５０ｎｍ程度のワード線を兼るゲート電極３
１１は、活性領域３０２の表面に熱酸化により設けられ
た８．５ｎｍ程度の膜厚のゲート酸化膜３０６を介し
て、活性領域３０２の表面上を横断している。少なくと
も活性領域３０２直上においては、これらゲート電極３
１１は活性領域３０２に直交している。ゲート電極３１
１の幅（ゲート長），間隔および配線ピッチは、それぞ
れＦ，Ｆおよび２Ｆ（＝０．５μｍ（５００ｎｍ））程
度である。ゲート電極３１１は膜厚５０ｎｍ程度のＮ+
型多結晶シリコン膜に膜厚１００ｎｍ程度のタングステ
ン・シリサイド膜が積層されてなる。Ｎ+ 型多結晶シリ
コン膜はジ・クロル・シラン（ＳｉＨ2 Ｃｌ2 ），ホス
フィン（ＰＨ3 ）を原料ガス，ドーピング・ガスに用い
た７００℃程度でのＣＶＤ法により形成される。タング
ステン・シリサイド膜はスパッタリングにより形成され
る。
【０００６】ゲート電極３１１の上面は膜厚７０ｎｍ程
度の酸化シリコン膜キャップ３１２により直接に覆われ
ている。活性領域３０２の表面には、ゲート電極３１１
およびフィールド酸化膜３０５に自己整合的に、１００
ｎｍ程度の接合の深さを有したＮ- 型拡散層３１３ａ，
３１３ｂが設けられている。これらのＮ- 型拡散層３１
３ａ，３１３ｂは３０ｋｅＶでの２×１０13ｃｍ-2程度
の燐もしくは砒素のイオン注入等により形成されてい
る。ゲート電極３１１並びに酸化シリコン膜キャップ３
１２の側面は、膜厚５０ｎｍ（＝ｄ（＝α））程度の酸
化シリコン膜スペーサ３１４により直接に覆われてい
る。活性領域３０２の表面に設けられたゲート酸化膜３
０６はフィールド酸化膜３０５およびこれらの酸化シリ
コン膜スペーサ３１４に自己整合的に除去され、これら
の領域でのＮ- 型拡散層３１３ａ，３１３ｂの表面は露
出されている。２つのゲート電極３１１に挟まれた方向
でのこれら露出面の幅は１５０ｎｍ（＝Ｆ−２ｄ）程度
であり、フィールド酸化膜３０５に挟まれた部分でのこ
れら露出面の幅は２５０ｎｍ（＝Ｆ）程度である。酸化
シリコン膜キャップ３１２を構成する酸化シリコン膜は
当初膜厚１００ｎｍ程度のＣＶＤ法により形成された酸
化シリコン膜からなるが、酸化シリコン膜スペーサ３１
４を形成する段階でこの酸化シリコン膜の膜厚が薄くな
る。活性領域３０２直上での酸化シリコン膜キャップ３
１２の上面の高さ（Ｐ型シリコン基板３０１の主表面か
ら２３０ｎｍ程度）は、フィールド酸化膜３０５直上で
の酸化シリコン膜キャップ３１２の上面の高さ（Ｐ型シ
リコン基板３０１の主表面から３７０ｎｍ程度）より、
１４０ｎｍ程度低くなっている。
度の酸化シリコン膜キャップ３１２により直接に覆われ
ている。活性領域３０２の表面には、ゲート電極３１１
およびフィールド酸化膜３０５に自己整合的に、１００
ｎｍ程度の接合の深さを有したＮ- 型拡散層３１３ａ，
３１３ｂが設けられている。これらのＮ- 型拡散層３１
３ａ，３１３ｂは３０ｋｅＶでの２×１０13ｃｍ-2程度
の燐もしくは砒素のイオン注入等により形成されてい
る。ゲート電極３１１並びに酸化シリコン膜キャップ３
１２の側面は、膜厚５０ｎｍ（＝ｄ（＝α））程度の酸
化シリコン膜スペーサ３１４により直接に覆われてい
る。活性領域３０２の表面に設けられたゲート酸化膜３
０６はフィールド酸化膜３０５およびこれらの酸化シリ
コン膜スペーサ３１４に自己整合的に除去され、これら
の領域でのＮ- 型拡散層３１３ａ，３１３ｂの表面は露
出されている。２つのゲート電極３１１に挟まれた方向
でのこれら露出面の幅は１５０ｎｍ（＝Ｆ−２ｄ）程度
であり、フィールド酸化膜３０５に挟まれた部分でのこ
れら露出面の幅は２５０ｎｍ（＝Ｆ）程度である。酸化
シリコン膜キャップ３１２を構成する酸化シリコン膜は
当初膜厚１００ｎｍ程度のＣＶＤ法により形成された酸
化シリコン膜からなるが、酸化シリコン膜スペーサ３１
４を形成する段階でこの酸化シリコン膜の膜厚が薄くな
る。活性領域３０２直上での酸化シリコン膜キャップ３
１２の上面の高さ（Ｐ型シリコン基板３０１の主表面か
ら２３０ｎｍ程度）は、フィールド酸化膜３０５直上で
の酸化シリコン膜キャップ３１２の上面の高さ（Ｐ型シ
リコン基板３０１の主表面から３７０ｎｍ程度）より、
１４０ｎｍ程度低くなっている。
【０００７】上記Ｎ- 型拡散層３１３ａ，３１３ｂの露
出面は、５００ｎｍ程度の膜厚（高さ）と１×１０19ｃ
ｍ-3程度の不純物濃度とを有したＮ+ 型の単結晶シリコ
ン層３１６ａ，３１６ｂにより、直接に覆われている。
Ｎ- 型拡散層３１３ａ，３１３ｂの露出面には、７０ｎ
ｍ程度の（接合の）深さを有したＮ+ 型拡散層３１５
ａ，３１５ｂが設けられている。これらのＮ+ 型拡散層
３１５ａ，３１５ｂは、それぞれ単結晶シリコン層３１
６ａ，３１６ｂからの燐の固相拡散により形成されてい
る。ソース・ドレイン領域３１８ａはＮ- 型拡散層３１
３ａ，Ｎ+ 型拡散層３１５ａおよび単結晶シリコン層３
１６ａから構成され、ソース・ドレイン領域３１８ｂは
Ｎ- 型拡散層３１３ｂ，Ｎ+ 型拡散層３１５ｂおよび単
結晶シリコン層３１６ｂから構成されている。これらの
単結晶シリコン層３１６ａ，３１６ｂは、それぞれ後述
するノード・コンタクト孔，ビット・コンタクト孔に対
するコンタクト・パッドとして機能することになる。こ
れら単結晶シリコン層３１６ａ，３１６ｂの主たる上面
はＰ型シリコン基板３０１の主表面に平行な｛１００｝
面からなり、これら単結晶シリコン層３１６ａ，３１６
ｂの側面はＰ型シリコン基板３０１の主表面に垂直な
｛１１０｝面からなる。さらに単結晶シリコン層３１６
ａ，３１６ｂはフィールド酸化膜３０５のバーズ・ビー
ク近傍上並びに酸化シリコン膜スペーサ３１４上端近傍
上に多少延在している。単結晶シリコン層３１６ａ，３
１６ｂの上面と側面とは、厳密には直接に交叉せずに、
（Ｐ型シリコン基板３０１の主表面に平行な｛１００｝
面をなすシリコン単原子層のテラスがステップ上に積層
してなる）ファセットを介して交叉している。なお以降
の記述においては、特に断わらない限り、ファセットが
上面の一部に含まれているものと見なして記載する。
出面は、５００ｎｍ程度の膜厚（高さ）と１×１０19ｃ
ｍ-3程度の不純物濃度とを有したＮ+ 型の単結晶シリコ
ン層３１６ａ，３１６ｂにより、直接に覆われている。
Ｎ- 型拡散層３１３ａ，３１３ｂの露出面には、７０ｎ
ｍ程度の（接合の）深さを有したＮ+ 型拡散層３１５
ａ，３１５ｂが設けられている。これらのＮ+ 型拡散層
３１５ａ，３１５ｂは、それぞれ単結晶シリコン層３１
６ａ，３１６ｂからの燐の固相拡散により形成されてい
る。ソース・ドレイン領域３１８ａはＮ- 型拡散層３１
３ａ，Ｎ+ 型拡散層３１５ａおよび単結晶シリコン層３
１６ａから構成され、ソース・ドレイン領域３１８ｂは
Ｎ- 型拡散層３１３ｂ，Ｎ+ 型拡散層３１５ｂおよび単
結晶シリコン層３１６ｂから構成されている。これらの
単結晶シリコン層３１６ａ，３１６ｂは、それぞれ後述
するノード・コンタクト孔，ビット・コンタクト孔に対
するコンタクト・パッドとして機能することになる。こ
れら単結晶シリコン層３１６ａ，３１６ｂの主たる上面
はＰ型シリコン基板３０１の主表面に平行な｛１００｝
面からなり、これら単結晶シリコン層３１６ａ，３１６
ｂの側面はＰ型シリコン基板３０１の主表面に垂直な
｛１１０｝面からなる。さらに単結晶シリコン層３１６
ａ，３１６ｂはフィールド酸化膜３０５のバーズ・ビー
ク近傍上並びに酸化シリコン膜スペーサ３１４上端近傍
上に多少延在している。単結晶シリコン層３１６ａ，３
１６ｂの上面と側面とは、厳密には直接に交叉せずに、
（Ｐ型シリコン基板３０１の主表面に平行な｛１００｝
面をなすシリコン単原子層のテラスがステップ上に積層
してなる）ファセットを介して交叉している。なお以降
の記述においては、特に断わらない限り、ファセットが
上面の一部に含まれているものと見なして記載する。
【０００８】これらの単結晶シリコン層３１６ａ，３１
６ｂは、ＵＨＶ−ＣＶＤ装置を用いて、６２５℃の温
度，１×１０-2Ｐａ程度の圧力のもとで２．０ｓｃｃｍ
程度の流量のジ・シランと０．２ｓｃｃｍ程度の流量の
（水素（Ｈ2 ）により１％に希釈されたホスフィンから
なる）ドーピング・ガスとにより行なわれる。このと
き、Ｐ型シリコン基板３０１の主表面に平行（および垂
直）な単結晶シリコン層３１６ａ，３１６ｂの｛１０
０｝面の〈１００〉方向への成長速度は、１０ｎｍ／ｍ
ｉｎ程度である。下地が酸化シリコン膜の場合、単結晶
シリコン層３１６ａ，３１６ｂの｛１１０｝面の〈１１
０〉方向への成長速度は｛１００｝面の〈１００〉方向
への成長速度の１／２０程度である。単結晶シリコン層
３１６ａ等のフィールド酸化膜３０５上への延在幅は
（マスク・アライメント・マージン（α＝５０ｎｍ）よ
り狭く）２５ｎｍ程度であり、単結晶シリコン層３１６
ａ等の酸化シリコン膜スペーサ３１４上端近傍上への延
在幅は（αよりさらに狭く）１０ｎｍないし１５ｎｍ程
度になる。ここでは、活性領域３０２の周辺が〈１１
０〉方向の辺からなり、活性領域３０２をゲート電極３
１１が〈１１０〉方向に横断することから、単結晶シリ
コン層３１６ａ，３１６ｂは主としてＰ型シリコン基板
３０１の主表面に垂直な〈１００〉方向に成長すること
になる。仮に、活性領域３０２の周辺をなす辺もしくは
活性領域３０２を横断する部分でのゲート電極３１１の
方向に〈１００〉方向が含まれている場合、これらの方
向に平行な｛１００｝面からなる単結晶シリコン層の側
面もこれらの方向に直交する方向に選択的に成長するこ
とになり、好ましくない。
６ｂは、ＵＨＶ−ＣＶＤ装置を用いて、６２５℃の温
度，１×１０-2Ｐａ程度の圧力のもとで２．０ｓｃｃｍ
程度の流量のジ・シランと０．２ｓｃｃｍ程度の流量の
（水素（Ｈ2 ）により１％に希釈されたホスフィンから
なる）ドーピング・ガスとにより行なわれる。このと
き、Ｐ型シリコン基板３０１の主表面に平行（および垂
直）な単結晶シリコン層３１６ａ，３１６ｂの｛１０
０｝面の〈１００〉方向への成長速度は、１０ｎｍ／ｍ
ｉｎ程度である。下地が酸化シリコン膜の場合、単結晶
シリコン層３１６ａ，３１６ｂの｛１１０｝面の〈１１
０〉方向への成長速度は｛１００｝面の〈１００〉方向
への成長速度の１／２０程度である。単結晶シリコン層
３１６ａ等のフィールド酸化膜３０５上への延在幅は
（マスク・アライメント・マージン（α＝５０ｎｍ）よ
り狭く）２５ｎｍ程度であり、単結晶シリコン層３１６
ａ等の酸化シリコン膜スペーサ３１４上端近傍上への延
在幅は（αよりさらに狭く）１０ｎｍないし１５ｎｍ程
度になる。ここでは、活性領域３０２の周辺が〈１１
０〉方向の辺からなり、活性領域３０２をゲート電極３
１１が〈１１０〉方向に横断することから、単結晶シリ
コン層３１６ａ，３１６ｂは主としてＰ型シリコン基板
３０１の主表面に垂直な〈１００〉方向に成長すること
になる。仮に、活性領域３０２の周辺をなす辺もしくは
活性領域３０２を横断する部分でのゲート電極３１１の
方向に〈１００〉方向が含まれている場合、これらの方
向に平行な｛１００｝面からなる単結晶シリコン層の側
面もこれらの方向に直交する方向に選択的に成長するこ
とになり、好ましくない。
【０００９】ＮチャネルＭＯＳトランジスタを含めてＰ
型シリコン基板３０１は第１の層間絶縁膜３２１により
覆われている。この層間絶縁膜３２１は、例えばＣＶＤ
法による酸化シリコン膜とＢＰＳＧ膜との積層膜等のよ
うな酸化シリコン系絶縁膜からなり、化学機械研磨（Ｃ
ＭＰ）等により平坦化された上面を有している。単結晶
シリコン層３１６ａ等の上面上での層間絶縁膜３２１の
膜厚は例えば３００ｎｍ程度である。この層間絶縁膜３
２１には、層間絶縁膜３２１を貫通して単結晶シリコン
層３１６ｂに達するＦ程度の口径を有したビット・コン
タクト孔３２２が設けられている。これらのビット・コ
ンタクト孔３２２は、例えばＮ+ 型多結晶シリコン膜か
らなるコンタクト・プラグ３２３により充填されてい
る。層間絶縁膜３２１の上面上に設けられたビット線３
２４は、コンタクト・プラグ３２３に直接に接続され、
ソース・ドレイン領域３１８ｂに接続されている。これ
らのビット線３２４は例えば膜厚１２０ｎｍ程度のタン
グステン・シリサイド膜からなり、ビット線３２４の最
小線幅および最小間隔はともにＦ程度であり、ビット・
コンタクト孔３２２の部分でのビット線３２４の線幅は
０．３５μｍ（＝Ｆ＋２α）程度であり、ビット線３２
４の配線ピッチは０．６μｍ（＝２Ｆ＋２α）程度であ
る。
型シリコン基板３０１は第１の層間絶縁膜３２１により
覆われている。この層間絶縁膜３２１は、例えばＣＶＤ
法による酸化シリコン膜とＢＰＳＧ膜との積層膜等のよ
うな酸化シリコン系絶縁膜からなり、化学機械研磨（Ｃ
ＭＰ）等により平坦化された上面を有している。単結晶
シリコン層３１６ａ等の上面上での層間絶縁膜３２１の
膜厚は例えば３００ｎｍ程度である。この層間絶縁膜３
２１には、層間絶縁膜３２１を貫通して単結晶シリコン
層３１６ｂに達するＦ程度の口径を有したビット・コン
タクト孔３２２が設けられている。これらのビット・コ
ンタクト孔３２２は、例えばＮ+ 型多結晶シリコン膜か
らなるコンタクト・プラグ３２３により充填されてい
る。層間絶縁膜３２１の上面上に設けられたビット線３
２４は、コンタクト・プラグ３２３に直接に接続され、
ソース・ドレイン領域３１８ｂに接続されている。これ
らのビット線３２４は例えば膜厚１２０ｎｍ程度のタン
グステン・シリサイド膜からなり、ビット線３２４の最
小線幅および最小間隔はともにＦ程度であり、ビット・
コンタクト孔３２２の部分でのビット線３２４の線幅は
０．３５μｍ（＝Ｆ＋２α）程度であり、ビット線３２
４の配線ピッチは０．６μｍ（＝２Ｆ＋２α）程度であ
る。
【００１０】ビット線３２４を含めて、層間絶縁膜３２
１は第２の層間絶縁膜３３１により覆われている。この
層間絶縁膜３３１も酸化シリコン系絶縁膜からなり、ビ
ット線３２４の上面での層間絶縁膜３３１の膜厚は３０
０ｎｍ程度であり、層間絶縁膜３３１の上面も平坦化さ
れている。Ｆ程度の口径を有して層間絶縁膜３３１およ
び３２１を貫通して設けられたノード・コンタクト孔３
３２は、単結晶シリコン層３１６ａに達し、例えばＮ+
型多結晶シリコン膜からなるコンタクト・プラグ３３３
により充填されている。層間絶縁膜３３１の上面上に設
けられたストレージ・ノード電極３３４は、例えば膜厚
８００ｎｍ程度のＮ+ 型多結晶シリコン膜からなり、コ
ンタクト・プラグ３３３に直接に接続され、ソース・ド
レイン領域３１８ａに接続されている。これらのストレ
ージ・ノード電極３３４の間隔および最小幅はＦおよび
Ｆ＋２α程度である。ストレージ・ノード電極３３４の
上面および側面と層間絶縁膜３３１の上面の少なくとも
一部は、酸化シリコン膜，窒化シリコン膜および酸化シ
リコン膜からなる積層膜（通称、ＯＮＯ膜）により構成
された容量絶縁膜３３５により直接に覆われている。容
量絶縁膜３３５の酸化シリコン膜換算膜厚は５ｎｍ程度
である。容量絶縁膜３３５の表面は、例えば膜厚１５０
ｎｍ程度のＮ+ 型多結晶シリコン膜からなるセル・プレ
ート電極３３６により直接に覆われている。セル・プレ
ート電極３３６の表面は酸化シリコン系絶縁膜からなる
表面保護膜３４１により直接に覆われている。ストレー
ジ・ノード電極３３４直上での表面保護膜３４１の膜厚
は３００ｎｍ程度である。
１は第２の層間絶縁膜３３１により覆われている。この
層間絶縁膜３３１も酸化シリコン系絶縁膜からなり、ビ
ット線３２４の上面での層間絶縁膜３３１の膜厚は３０
０ｎｍ程度であり、層間絶縁膜３３１の上面も平坦化さ
れている。Ｆ程度の口径を有して層間絶縁膜３３１およ
び３２１を貫通して設けられたノード・コンタクト孔３
３２は、単結晶シリコン層３１６ａに達し、例えばＮ+
型多結晶シリコン膜からなるコンタクト・プラグ３３３
により充填されている。層間絶縁膜３３１の上面上に設
けられたストレージ・ノード電極３３４は、例えば膜厚
８００ｎｍ程度のＮ+ 型多結晶シリコン膜からなり、コ
ンタクト・プラグ３３３に直接に接続され、ソース・ド
レイン領域３１８ａに接続されている。これらのストレ
ージ・ノード電極３３４の間隔および最小幅はＦおよび
Ｆ＋２α程度である。ストレージ・ノード電極３３４の
上面および側面と層間絶縁膜３３１の上面の少なくとも
一部は、酸化シリコン膜，窒化シリコン膜および酸化シ
リコン膜からなる積層膜（通称、ＯＮＯ膜）により構成
された容量絶縁膜３３５により直接に覆われている。容
量絶縁膜３３５の酸化シリコン膜換算膜厚は５ｎｍ程度
である。容量絶縁膜３３５の表面は、例えば膜厚１５０
ｎｍ程度のＮ+ 型多結晶シリコン膜からなるセル・プレ
ート電極３３６により直接に覆われている。セル・プレ
ート電極３３６の表面は酸化シリコン系絶縁膜からなる
表面保護膜３４１により直接に覆われている。ストレー
ジ・ノード電極３３４直上での表面保護膜３４１の膜厚
は３００ｎｍ程度である。
【００１１】
【発明が解決しようとする課題】上記ＤＲＡＭの単結晶
シリコン層３１６ａ，３１６ｂを公知の等方性選択エピ
タキシャル成長法により形成するならば、Ｎ- 型拡散層
３１３ａの間の間隔が３５０ｎｍ程度であることから、
特にノード・コンタクト孔に対するコンタクト・パッド
として機能する単結晶シリコン層の間隔が狭くなり、コ
ンタクト・パッドとして機能させるために必要な高さ
（少なくとも酸化シリコン膜キャップ３１２の上面より
高いことが好ましい）を確保することが困難になる。こ
れに対して上述の異方性選択エピタキシャル成長による
単結晶シリコン層は、〈１１０〉方向への｛１１０｝面
の成長速度に比べて〈１００〉方向への｛１００｝面の
成長速度が高いことから、図１２等に示したように、単
結晶シリコン層３１６ａと単結晶シリコン層３１６ｂと
の間，隣接する２つの単結晶シリコン層３１６ａの間に
短絡が生じないようにそれぞれ所要の間隔を設けること
が容易である。
シリコン層３１６ａ，３１６ｂを公知の等方性選択エピ
タキシャル成長法により形成するならば、Ｎ- 型拡散層
３１３ａの間の間隔が３５０ｎｍ程度であることから、
特にノード・コンタクト孔に対するコンタクト・パッド
として機能する単結晶シリコン層の間隔が狭くなり、コ
ンタクト・パッドとして機能させるために必要な高さ
（少なくとも酸化シリコン膜キャップ３１２の上面より
高いことが好ましい）を確保することが困難になる。こ
れに対して上述の異方性選択エピタキシャル成長による
単結晶シリコン層は、〈１１０〉方向への｛１１０｝面
の成長速度に比べて〈１００〉方向への｛１００｝面の
成長速度が高いことから、図１２等に示したように、単
結晶シリコン層３１６ａと単結晶シリコン層３１６ｂと
の間，隣接する２つの単結晶シリコン層３１６ａの間に
短絡が生じないようにそれぞれ所要の間隔を設けること
が容易である。
【００１２】しかしながら、上記異方性選択エピタキシ
ャル成長におけるこの「〈１１０〉方向への｛１１０｝
面の成長速度に比べて〈１００〉方向への｛１００｝面
の成長速度が高い」ことに纏わる新たな問題点が生じ
る。模式図である図１４を参照してこの問題点を説明す
る。
ャル成長におけるこの「〈１１０〉方向への｛１１０｝
面の成長速度に比べて〈１００〉方向への｛１００｝面
の成長速度が高い」ことに纏わる新たな問題点が生じ
る。模式図である図１４を参照してこの問題点を説明す
る。
【００１３】この異方性選択エピタキシャル成長では、
〈１１０〉方向への｛１１０｝面の成長速度が〈１０
０〉方向への｛１００｝面の成長速度の１／２０程度で
あり、単結晶シリコン層３１６ａ，３１６ｂの上面が酸
化シリコン膜スペーサ３１４の上端部近傍に達した後、
酸化シリコン膜スペーサ３１４の上端部近傍上へ延在す
るこれら単結晶シリコン層３１６ａ，３１６ｂの〈１１
０〉方向への｛１１０｝面の成長が開始される。その結
果、酸化シリコン膜スペーサ３１４の上端部近傍上（さ
らには酸化シリコン膜キャップ３１２の上面上）への単
結晶シリコン層３１６ａ，３１６ｂのオーバー・ラップ
幅は、フィールド酸化膜３０５の上面上での単結晶シリ
コン層３１６ａ，３１６ｂのオーバー・ラップ幅より狭
くなる。このような状況で例えばノード・コンタクト孔
３２２を開口するとき、マスク・アライメントのずれδ
（ただし、０≦δ≦α）が０でないならば、特に酸化シ
リコン膜スペーサ３１４の上端部および酸化シリコン膜
キャップ３１２の一部もエッチング除去されて、ゲート
電極３１１を覆う酸化シリコン膜キャップ３１２，酸化
シリコン膜スペーサ３１４の膜厚が局所的に薄くなり、
さらにはゲート電極３１１の一部がノード・コンタクト
孔３２２の底部に露出することになる。単結晶シリコン
層３１６ａ等がコンタクト・パッドとして充分に機能す
るためには、ノード・コンタクト孔３２２等の底部に露
出するのが単結晶シリコン層３１６ａ等の上面のみであ
ることが必要である。したがって、この場合の単結晶シ
リコン層３１６ａ等はコンタクト・パッドとして機能す
るには不十分である。そのため、ソース・ドレイン領域
（この場合にはキャパシタのストレージ・ノード電極）
とゲート電極３１１との間のリーク電流が増大し、さら
にはこれらの間の短絡が生じ易くなる。
〈１１０〉方向への｛１１０｝面の成長速度が〈１０
０〉方向への｛１００｝面の成長速度の１／２０程度で
あり、単結晶シリコン層３１６ａ，３１６ｂの上面が酸
化シリコン膜スペーサ３１４の上端部近傍に達した後、
酸化シリコン膜スペーサ３１４の上端部近傍上へ延在す
るこれら単結晶シリコン層３１６ａ，３１６ｂの〈１１
０〉方向への｛１１０｝面の成長が開始される。その結
果、酸化シリコン膜スペーサ３１４の上端部近傍上（さ
らには酸化シリコン膜キャップ３１２の上面上）への単
結晶シリコン層３１６ａ，３１６ｂのオーバー・ラップ
幅は、フィールド酸化膜３０５の上面上での単結晶シリ
コン層３１６ａ，３１６ｂのオーバー・ラップ幅より狭
くなる。このような状況で例えばノード・コンタクト孔
３２２を開口するとき、マスク・アライメントのずれδ
（ただし、０≦δ≦α）が０でないならば、特に酸化シ
リコン膜スペーサ３１４の上端部および酸化シリコン膜
キャップ３１２の一部もエッチング除去されて、ゲート
電極３１１を覆う酸化シリコン膜キャップ３１２，酸化
シリコン膜スペーサ３１４の膜厚が局所的に薄くなり、
さらにはゲート電極３１１の一部がノード・コンタクト
孔３２２の底部に露出することになる。単結晶シリコン
層３１６ａ等がコンタクト・パッドとして充分に機能す
るためには、ノード・コンタクト孔３２２等の底部に露
出するのが単結晶シリコン層３１６ａ等の上面のみであ
ることが必要である。したがって、この場合の単結晶シ
リコン層３１６ａ等はコンタクト・パッドとして機能す
るには不十分である。そのため、ソース・ドレイン領域
（この場合にはキャパシタのストレージ・ノード電極）
とゲート電極３１１との間のリーク電流が増大し、さら
にはこれらの間の短絡が生じ易くなる。
【００１４】なおこの場合、この異方性選択エピタキシ
ャル成長により例えば２μｍ程度の高さの単結晶シリコ
ン層を設けるならば、酸化シリコン膜キャップ３１２上
においてマスク・アライメント・マージン（α）にみあ
うだけ単結晶シリコン層のオーバー・ラップ幅を確保す
ることが可能になる。しかしながら、このような高さの
単結晶シリコン層は、非現実的であり、後工程の加工性
等に支障を来たすことになる。
ャル成長により例えば２μｍ程度の高さの単結晶シリコ
ン層を設けるならば、酸化シリコン膜キャップ３１２上
においてマスク・アライメント・マージン（α）にみあ
うだけ単結晶シリコン層のオーバー・ラップ幅を確保す
ることが可能になる。しかしながら、このような高さの
単結晶シリコン層は、非現実的であり、後工程の加工性
等に支障を来たすことになる。
【００１５】したがって本発明の目的は、拡散層とこれ
ら拡散層の表面上に自己整合的に設けられたコンタクト
・パッドとして機能する単結晶シリコン層とを含んでな
るソース・ドレイン領域を有する半導体装置において、
コンタクト孔を介してこれらのソース・ドレイン領域に
接続される配線とゲート電極との間のリーク電流および
短絡が抑制し易く，後工程に支障を来たさない現実的な
単結晶シリコン層を有してなる半導体装置とその製造方
法とを提供することにある。
ら拡散層の表面上に自己整合的に設けられたコンタクト
・パッドとして機能する単結晶シリコン層とを含んでな
るソース・ドレイン領域を有する半導体装置において、
コンタクト孔を介してこれらのソース・ドレイン領域に
接続される配線とゲート電極との間のリーク電流および
短絡が抑制し易く，後工程に支障を来たさない現実的な
単結晶シリコン層を有してなる半導体装置とその製造方
法とを提供することにある。
【００１６】
【課題を解決するための手段】本発明の半導体装置の第
１の態様は、主表面が｛１００｝からなる一導電型のシ
リコン基板の表面に設けられた〈１１０〉方向の辺によ
り区画された活性領域と、これらの活性領域を囲んでこ
のシリコン基板の表面の素子分離領域に設けられたＬＯ
ＣＯＳ型のフィールド酸化膜とを有し、上記活性領域の
表面に設けられたゲート酸化膜を介してこれらの活性領
域の表面上を〈１１０〉方向に横断するゲート電極と、
これらのゲート電極の上面を直接に覆う酸化シリコン膜
キャップと、これらのゲート電極およびこれらの酸化シ
リコン膜キャップの側面を直接に覆う窒化シリコン膜ス
ペーサとを有し、上記ゲート電極および上記フィールド
酸化膜に自己整合的に上記活性領域の表面に設けられた
逆導電型拡散層と、上記窒化シリコン膜スペーサ並びに
このフィールド酸化膜に自己整合的なこれらの逆導電型
拡散層の表面を直接に覆い，｛１１０｝面からなる側面
および主たる面が｛１００｝面からなる上面を有した逆
導電型の単結晶シリコンからなる第１のシリコン層と、
これらの第１のシリコン層の上面並びに側面を直接に覆
って少なくとも上記酸化シリコン膜キャップおよびこの
フィールド酸化膜の上面に延在する逆導電型の第２のシ
リコン層とからなる逆導電型のソース・ドレイン領域を
有し、上記フィールド酸化膜，酸化シリコン膜キャッ
プ，窒化シリコン膜スペーサおよび第２のシリコン層を
覆う層間絶縁膜と、この層間絶縁膜に設けられたこれら
の第２のシリコン層の上面に達するコンタクト孔と、こ
れらのコンタクト孔を介して上記ソース・ドレイン領域
に接続されるこの層間絶縁膜の表面上に設けられた配線
とを有することを特徴とする。好ましくは、上記第２の
シリコン層が単結晶シリコンからなる。さらに好ましく
は、上記コンタクト孔の最小口径と、上記ゲート電極の
最小間隔あるいは隣接する上記ゲート電極に属する上記
窒化シリコン膜スペーサの最小間隔とが等しい。
１の態様は、主表面が｛１００｝からなる一導電型のシ
リコン基板の表面に設けられた〈１１０〉方向の辺によ
り区画された活性領域と、これらの活性領域を囲んでこ
のシリコン基板の表面の素子分離領域に設けられたＬＯ
ＣＯＳ型のフィールド酸化膜とを有し、上記活性領域の
表面に設けられたゲート酸化膜を介してこれらの活性領
域の表面上を〈１１０〉方向に横断するゲート電極と、
これらのゲート電極の上面を直接に覆う酸化シリコン膜
キャップと、これらのゲート電極およびこれらの酸化シ
リコン膜キャップの側面を直接に覆う窒化シリコン膜ス
ペーサとを有し、上記ゲート電極および上記フィールド
酸化膜に自己整合的に上記活性領域の表面に設けられた
逆導電型拡散層と、上記窒化シリコン膜スペーサ並びに
このフィールド酸化膜に自己整合的なこれらの逆導電型
拡散層の表面を直接に覆い，｛１１０｝面からなる側面
および主たる面が｛１００｝面からなる上面を有した逆
導電型の単結晶シリコンからなる第１のシリコン層と、
これらの第１のシリコン層の上面並びに側面を直接に覆
って少なくとも上記酸化シリコン膜キャップおよびこの
フィールド酸化膜の上面に延在する逆導電型の第２のシ
リコン層とからなる逆導電型のソース・ドレイン領域を
有し、上記フィールド酸化膜，酸化シリコン膜キャッ
プ，窒化シリコン膜スペーサおよび第２のシリコン層を
覆う層間絶縁膜と、この層間絶縁膜に設けられたこれら
の第２のシリコン層の上面に達するコンタクト孔と、こ
れらのコンタクト孔を介して上記ソース・ドレイン領域
に接続されるこの層間絶縁膜の表面上に設けられた配線
とを有することを特徴とする。好ましくは、上記第２の
シリコン層が単結晶シリコンからなる。さらに好ましく
は、上記コンタクト孔の最小口径と、上記ゲート電極の
最小間隔あるいは隣接する上記ゲート電極に属する上記
窒化シリコン膜スペーサの最小間隔とが等しい。
【００１７】本発明の半導体装置の第２の態様は、主表
面が｛１００｝からなる一導電型のシリコン基板の表面
に設けられた〈１１０〉方向の辺により区画された活性
領域と、これらの活性領域を囲んでこのシリコン基板の
表面の素子分離領域に設けられた溝と、これらの溝を充
填するフィールド絶縁膜とを有し、上記活性領域の表面
に設けられたゲート酸化膜を介してこれらの活性領域の
表面上を〈１１０〉方向に横断するゲート電極と、これ
らのゲート電極の上面を直接に覆う酸化シリコン膜キャ
ップと、これらのゲート電極およびこれらの酸化シリコ
ン膜キャップの側面を直接に覆う窒化シリコン膜スペー
サとを有し、上記ゲート電極および上記フィールド絶縁
膜に自己整合的に上記活性領域の表面に設けられた逆導
電型拡散層と、上記窒化シリコン膜スペーサ並びにこの
フィールド絶縁膜に自己整合的なこれらの逆導電型拡散
層の表面を直接に覆い，｛１１０｝面からなる側面およ
び主たる面が｛１００｝面からなる上面を有した逆導電
型の単結晶シリコンからなる第１のシリコン層と、これ
らの第１のシリコン層の上面並びに側面を直接に覆って
少なくとも上記酸化シリコン膜キャップおよびこのフィ
ールド絶縁膜の上面に延在する逆導電型の第２のシリコ
ン層とからなる逆導電型のソース・ドレイン領域を有
し、上記フィールド絶縁膜，酸化シリコン膜キャップ，
窒化シリコン膜スペーサおよび第２のシリコン層を覆う
層間絶縁膜と、この層間絶縁膜に設けられたこれらの第
２のシリコン層の上面に達するコンタクト孔と、これら
のコンタクト孔を介して上記ソース・ドレイン領域に接
続されるこの層間絶縁膜の表面上に設けられた配線とを
有することを特徴とする。好ましくは、上記第２のシリ
コン層が単結晶シリコンからなる。さらに好ましくは、
上記コンタクト孔の最小口径と、上記ゲート電極の最小
間隔あるいは隣接する上記ゲート電極に属する上記窒化
シリコン膜スペーサの最小間隔とが等しい。
面が｛１００｝からなる一導電型のシリコン基板の表面
に設けられた〈１１０〉方向の辺により区画された活性
領域と、これらの活性領域を囲んでこのシリコン基板の
表面の素子分離領域に設けられた溝と、これらの溝を充
填するフィールド絶縁膜とを有し、上記活性領域の表面
に設けられたゲート酸化膜を介してこれらの活性領域の
表面上を〈１１０〉方向に横断するゲート電極と、これ
らのゲート電極の上面を直接に覆う酸化シリコン膜キャ
ップと、これらのゲート電極およびこれらの酸化シリコ
ン膜キャップの側面を直接に覆う窒化シリコン膜スペー
サとを有し、上記ゲート電極および上記フィールド絶縁
膜に自己整合的に上記活性領域の表面に設けられた逆導
電型拡散層と、上記窒化シリコン膜スペーサ並びにこの
フィールド絶縁膜に自己整合的なこれらの逆導電型拡散
層の表面を直接に覆い，｛１１０｝面からなる側面およ
び主たる面が｛１００｝面からなる上面を有した逆導電
型の単結晶シリコンからなる第１のシリコン層と、これ
らの第１のシリコン層の上面並びに側面を直接に覆って
少なくとも上記酸化シリコン膜キャップおよびこのフィ
ールド絶縁膜の上面に延在する逆導電型の第２のシリコ
ン層とからなる逆導電型のソース・ドレイン領域を有
し、上記フィールド絶縁膜，酸化シリコン膜キャップ，
窒化シリコン膜スペーサおよび第２のシリコン層を覆う
層間絶縁膜と、この層間絶縁膜に設けられたこれらの第
２のシリコン層の上面に達するコンタクト孔と、これら
のコンタクト孔を介して上記ソース・ドレイン領域に接
続されるこの層間絶縁膜の表面上に設けられた配線とを
有することを特徴とする。好ましくは、上記第２のシリ
コン層が単結晶シリコンからなる。さらに好ましくは、
上記コンタクト孔の最小口径と、上記ゲート電極の最小
間隔あるいは隣接する上記ゲート電極に属する上記窒化
シリコン膜スペーサの最小間隔とが等しい。
【００１８】本発明の半導体装置の製造方法の第１の態
様は、主表面が｛１００｝からなる一導電型のシリコン
基板の表面における〈１１０〉方向の辺により区画され
た活性領域を囲む素子分離領域に、ＬＯＣＯＳ型のフィ
ールド酸化膜を形成する工程と、熱酸化により上記活性
領域の表面にゲート酸化膜を形成し、全面に導電体膜を
形成し、この導電体膜の表面を覆う酸化シリコン膜を形
成し、この酸化シリコン膜および導電体膜をパターニン
グしてこのゲート酸化膜を介してこれらの活性領域の表
面上を〈１１０〉方向に横断するゲート電極とこれらの
ゲート電極の上面を直接に覆う酸化シリコン膜キャップ
とを形成し、これらのゲート電極および上記フィールド
酸化膜をマスクにしてこれらの活性領域の表面に逆導電
型拡散層を形成する工程と、全面に窒化シリコン膜を形
成し、異方性エッチングによりこの窒化シリコン膜に対
するエッチ・バックを行なって上記酸化シリコン膜キャ
ップおよびゲート電極の側面を直接に覆う窒化シリコン
膜スペーサを形成するとともにこれらの窒化シリコン膜
スペーサおよびフィールド酸化膜に自己整合的に上記ゲ
ート酸化膜を除去する工程と、単結晶シリコンの異方性
選択エピタキシャル成長法により、上記逆導電型拡散層
の表面に逆導電型の第１のシリコン層を形成する工程
と、単結晶シリコンの等方性選択エピタキシャル成長法
もしくは多結晶シリコンの選択成長法により、上記第１
の単結晶シリコン層の上面並びに側面を直接に覆い，少
なくとも上記酸化シリコン膜キャップおよびこのフィー
ルド絶縁膜の上面に延在する逆導電型の第２のシリコン
層を形成する工程と、全面に層間絶縁膜を形成し、この
層間絶縁膜に上記第２のシリコン層に達するコンタクト
孔を形成し、この層間絶縁膜の表面にこれらのコンタク
ト孔を介してこれらの第２のシリコン層に接続される配
線を形成する工程とを有することを特徴とする。好まし
くは、上記異方性選択エピタキシャル成長法がジ・シラ
ンもしくはモノ・シランを主原料ガスとして行なわれ
る。さらに好ましくは、上記第２のシリコン層が上記第
１のシリコン層と同じ主原料ガスを用いた単結晶シリコ
ンの等方性選択エピタキシャル成長法により形成され、
さらにこれらの第２のシリコン層の成長温度がこれらの
第１のシリコン層の成長温度より低いことを特徴とす
る。
様は、主表面が｛１００｝からなる一導電型のシリコン
基板の表面における〈１１０〉方向の辺により区画され
た活性領域を囲む素子分離領域に、ＬＯＣＯＳ型のフィ
ールド酸化膜を形成する工程と、熱酸化により上記活性
領域の表面にゲート酸化膜を形成し、全面に導電体膜を
形成し、この導電体膜の表面を覆う酸化シリコン膜を形
成し、この酸化シリコン膜および導電体膜をパターニン
グしてこのゲート酸化膜を介してこれらの活性領域の表
面上を〈１１０〉方向に横断するゲート電極とこれらの
ゲート電極の上面を直接に覆う酸化シリコン膜キャップ
とを形成し、これらのゲート電極および上記フィールド
酸化膜をマスクにしてこれらの活性領域の表面に逆導電
型拡散層を形成する工程と、全面に窒化シリコン膜を形
成し、異方性エッチングによりこの窒化シリコン膜に対
するエッチ・バックを行なって上記酸化シリコン膜キャ
ップおよびゲート電極の側面を直接に覆う窒化シリコン
膜スペーサを形成するとともにこれらの窒化シリコン膜
スペーサおよびフィールド酸化膜に自己整合的に上記ゲ
ート酸化膜を除去する工程と、単結晶シリコンの異方性
選択エピタキシャル成長法により、上記逆導電型拡散層
の表面に逆導電型の第１のシリコン層を形成する工程
と、単結晶シリコンの等方性選択エピタキシャル成長法
もしくは多結晶シリコンの選択成長法により、上記第１
の単結晶シリコン層の上面並びに側面を直接に覆い，少
なくとも上記酸化シリコン膜キャップおよびこのフィー
ルド絶縁膜の上面に延在する逆導電型の第２のシリコン
層を形成する工程と、全面に層間絶縁膜を形成し、この
層間絶縁膜に上記第２のシリコン層に達するコンタクト
孔を形成し、この層間絶縁膜の表面にこれらのコンタク
ト孔を介してこれらの第２のシリコン層に接続される配
線を形成する工程とを有することを特徴とする。好まし
くは、上記異方性選択エピタキシャル成長法がジ・シラ
ンもしくはモノ・シランを主原料ガスとして行なわれ
る。さらに好ましくは、上記第２のシリコン層が上記第
１のシリコン層と同じ主原料ガスを用いた単結晶シリコ
ンの等方性選択エピタキシャル成長法により形成され、
さらにこれらの第２のシリコン層の成長温度がこれらの
第１のシリコン層の成長温度より低いことを特徴とす
る。
【００１９】本発明の半導体装置の製造方法の第２の態
様は、主表面が｛１００｝からなる一導電型のシリコン
基板の表面における〈１１０〉方向の辺により区画され
た活性領域を囲む素子分離領域に溝を形成し、全面に絶
縁膜を形成し、この絶縁膜をこれらの溝内にのみ残置し
てフィールド絶縁膜を形成する工程と、熱酸化により上
記活性領域の表面にゲート酸化膜を形成し、全面に導電
体膜を形成し、この導電体膜の表面を覆う酸化シリコン
膜を形成し、この酸化シリコン膜および導電体膜をパタ
ーニングしてこのゲート酸化膜を介してこれらの活性領
域の表面上を〈１１０〉方向に横断するゲート電極とこ
れらのゲート電極の上面を直接に覆う酸化シリコン膜キ
ャップとを形成し、これらのゲート電極および上記フィ
ールド絶縁膜をマスクにしてこれらの活性領域の表面に
逆導電型拡散層を形成する工程と、全面に窒化シリコン
膜を形成し、異方性エッチングによりこの窒化シリコン
膜に対するエッチ・バックを行なって上記酸化シリコン
膜キャップおよびゲート電極の側面を直接に覆う窒化シ
リコン膜スペーサを形成するとともにこれらの窒化シリ
コン膜スペーサおよびフィールド絶縁膜に自己整合的に
上記ゲート酸化膜を除去する工程と、単結晶シリコンの
異方性選択エピタキシャル成長法により、上記逆導電型
拡散層の表面に逆導電型の第１のシリコン層を形成する
工程と、単結晶シリコンの等方性選択エピタキシャル成
長法もしくは多結晶シリコンの選択成長法により、上記
第１の単結晶シリコン層の上面並びに側面を直接に覆
い，少なくとも上記酸化シリコン膜キャップおよびこの
フィールド絶縁膜の上面に延在する逆導電型の第２のシ
リコン層を形成する工程と、全面に層間絶縁膜を形成
し、この層間絶縁膜に上記第２のシリコン層に達するコ
ンタクト孔を形成し、この層間絶縁膜の表面にこれらの
コンタクト孔を介してこれらの第２のシリコン層に接続
される配線を形成する工程とを有することを特徴とす
る。好ましくは、上記異方性選択エピタキシャル成長法
がジ・シランもしくはモノ・シランを主原料ガスとして
行なわれる。さらに好ましくは、上記第２のシリコン層
が上記第１のシリコン層と同じ主原料ガスを用いた単結
晶シリコンの等方性選択エピタキシャル成長法により形
成され、さらにこれらの第２のシリコン層の成長温度が
これらの第１のシリコン層の成長温度より低いことを特
徴とする。
様は、主表面が｛１００｝からなる一導電型のシリコン
基板の表面における〈１１０〉方向の辺により区画され
た活性領域を囲む素子分離領域に溝を形成し、全面に絶
縁膜を形成し、この絶縁膜をこれらの溝内にのみ残置し
てフィールド絶縁膜を形成する工程と、熱酸化により上
記活性領域の表面にゲート酸化膜を形成し、全面に導電
体膜を形成し、この導電体膜の表面を覆う酸化シリコン
膜を形成し、この酸化シリコン膜および導電体膜をパタ
ーニングしてこのゲート酸化膜を介してこれらの活性領
域の表面上を〈１１０〉方向に横断するゲート電極とこ
れらのゲート電極の上面を直接に覆う酸化シリコン膜キ
ャップとを形成し、これらのゲート電極および上記フィ
ールド絶縁膜をマスクにしてこれらの活性領域の表面に
逆導電型拡散層を形成する工程と、全面に窒化シリコン
膜を形成し、異方性エッチングによりこの窒化シリコン
膜に対するエッチ・バックを行なって上記酸化シリコン
膜キャップおよびゲート電極の側面を直接に覆う窒化シ
リコン膜スペーサを形成するとともにこれらの窒化シリ
コン膜スペーサおよびフィールド絶縁膜に自己整合的に
上記ゲート酸化膜を除去する工程と、単結晶シリコンの
異方性選択エピタキシャル成長法により、上記逆導電型
拡散層の表面に逆導電型の第１のシリコン層を形成する
工程と、単結晶シリコンの等方性選択エピタキシャル成
長法もしくは多結晶シリコンの選択成長法により、上記
第１の単結晶シリコン層の上面並びに側面を直接に覆
い，少なくとも上記酸化シリコン膜キャップおよびこの
フィールド絶縁膜の上面に延在する逆導電型の第２のシ
リコン層を形成する工程と、全面に層間絶縁膜を形成
し、この層間絶縁膜に上記第２のシリコン層に達するコ
ンタクト孔を形成し、この層間絶縁膜の表面にこれらの
コンタクト孔を介してこれらの第２のシリコン層に接続
される配線を形成する工程とを有することを特徴とす
る。好ましくは、上記異方性選択エピタキシャル成長法
がジ・シランもしくはモノ・シランを主原料ガスとして
行なわれる。さらに好ましくは、上記第２のシリコン層
が上記第１のシリコン層と同じ主原料ガスを用いた単結
晶シリコンの等方性選択エピタキシャル成長法により形
成され、さらにこれらの第２のシリコン層の成長温度が
これらの第１のシリコン層の成長温度より低いことを特
徴とする。
【００２０】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００２１】ＤＲＡＭの平面模式図および断面模式図で
ある図１および図２を参照すると、本発明の第１の実施
の形態の一実施例は、本第１の実施の形態をＣＯＢ構造
のＤＲＡＭに適用したものである。このＤＲＡＭは０．
２５μｍデザイン・ルール（最小加工寸法；Ｆ＝０．２
５μｍ（２５０ｎｍ））で５０ｎｍ程度のマスク・アラ
アメント・マージンαのもとに形成されたものであり、
以下のとおりになっている。ここで、図１は階層化され
た平面模式図であり、図１（ａ）は活性領域とワード線
を兼るゲート電極とＮ+ 型の単結晶シリコンからなる第
２の（単結晶）シリコン層との位置関係を示す図であ
り、図１（ｂ）はゲート電極および第２の（単結晶）シ
リコン層とビット線とストレージ・ノード電極との位置
関係を示す図である。また、図２（ａ），（ｂ）および
（ｃ）は、図１のＡＡ線，ＢＢ線およびＣＣ線での断面
模式図である。なお図１では、これらの位置関係の理解
を容易にするために、ゲート電極およびビット線の幅を
それぞれ実際より細めに表示してある。
ある図１および図２を参照すると、本発明の第１の実施
の形態の一実施例は、本第１の実施の形態をＣＯＢ構造
のＤＲＡＭに適用したものである。このＤＲＡＭは０．
２５μｍデザイン・ルール（最小加工寸法；Ｆ＝０．２
５μｍ（２５０ｎｍ））で５０ｎｍ程度のマスク・アラ
アメント・マージンαのもとに形成されたものであり、
以下のとおりになっている。ここで、図１は階層化され
た平面模式図であり、図１（ａ）は活性領域とワード線
を兼るゲート電極とＮ+ 型の単結晶シリコンからなる第
２の（単結晶）シリコン層との位置関係を示す図であ
り、図１（ｂ）はゲート電極および第２の（単結晶）シ
リコン層とビット線とストレージ・ノード電極との位置
関係を示す図である。また、図２（ａ），（ｂ）および
（ｃ）は、図１のＡＡ線，ＢＢ線およびＣＣ線での断面
模式図である。なお図１では、これらの位置関係の理解
を容易にするために、ゲート電極およびビット線の幅を
それぞれ実際より細めに表示してある。
【００２２】Ｐ型シリコン基板１０１の主表面は｛１０
０｝であり、このＰ型シリコン基板１０１の比抵抗は５
Ω・ｃｍ程度である。このＰ型シリコン基板１０１が構
成されるシリコン・ウェハのオリエンテーション・フラ
ットは〈１１０〉方向の辺からなる。Ｐ型シリコン基板
１０１の表面の活性領域１０２は素子分離領域により囲
まれており、素子分離領域は膜厚３００ｎｍ程度のＬＯ
ＣＯＳ型のフィールド酸化膜１０５とこのフィールド酸
化膜１０５の底面に設けられた（チャネル・ストッパ，
パンチスルー・ストッパとして機能する）Ｐ- 型拡散層
１０４とから構成されている。これらの活性領域１０２
はＰ型シリコン基板１０１の主表面に規則的に配置され
ており、これらの活性領域１０２の周辺は〈１１０〉方
向の辺からなる（すなわち、活性領域１０２は〈１１
０〉方向の辺により区画されていることになる）。活性
領域１０２の最小幅（≒チャネル幅）および最小間隔は
ともにＦ（＝０．２５μｍ（２５０ｎｍ））程度であ
る。膜厚１５０ｎｍ程度のワード線を兼るゲート電極１
１１は、活性領域１０２の表面に設けられた８．５ｎｍ
程度の膜厚のゲート酸化膜１０６を介して、活性領域１
０２の表面上を横断している。少なくとも活性領域１０
２直上においては、これらゲート電極１１１は活性領域
１０２に直交している。ゲート電極１１１の幅（ゲート
長），間隔および配線ピッチは、それぞれＦ，Ｆおよび
２Ｆ（＝０．５μｍ（５００ｎｍ））程度である。ゲー
ト電極１１１は膜厚５０ｎｍ程度のＮ+ 型多結晶シリコ
ン膜に膜厚１００ｎｍ程度のタングステン・シリサイド
膜が積層されてなる。
０｝であり、このＰ型シリコン基板１０１の比抵抗は５
Ω・ｃｍ程度である。このＰ型シリコン基板１０１が構
成されるシリコン・ウェハのオリエンテーション・フラ
ットは〈１１０〉方向の辺からなる。Ｐ型シリコン基板
１０１の表面の活性領域１０２は素子分離領域により囲
まれており、素子分離領域は膜厚３００ｎｍ程度のＬＯ
ＣＯＳ型のフィールド酸化膜１０５とこのフィールド酸
化膜１０５の底面に設けられた（チャネル・ストッパ，
パンチスルー・ストッパとして機能する）Ｐ- 型拡散層
１０４とから構成されている。これらの活性領域１０２
はＰ型シリコン基板１０１の主表面に規則的に配置され
ており、これらの活性領域１０２の周辺は〈１１０〉方
向の辺からなる（すなわち、活性領域１０２は〈１１
０〉方向の辺により区画されていることになる）。活性
領域１０２の最小幅（≒チャネル幅）および最小間隔は
ともにＦ（＝０．２５μｍ（２５０ｎｍ））程度であ
る。膜厚１５０ｎｍ程度のワード線を兼るゲート電極１
１１は、活性領域１０２の表面に設けられた８．５ｎｍ
程度の膜厚のゲート酸化膜１０６を介して、活性領域１
０２の表面上を横断している。少なくとも活性領域１０
２直上においては、これらゲート電極１１１は活性領域
１０２に直交している。ゲート電極１１１の幅（ゲート
長），間隔および配線ピッチは、それぞれＦ，Ｆおよび
２Ｆ（＝０．５μｍ（５００ｎｍ））程度である。ゲー
ト電極１１１は膜厚５０ｎｍ程度のＮ+ 型多結晶シリコ
ン膜に膜厚１００ｎｍ程度のタングステン・シリサイド
膜が積層されてなる。
【００２３】ゲート電極１１１の上面は膜厚７０ｎｍ程
度の酸化シリコン膜キャップ１１２により直接に覆われ
ている。活性領域１０２の表面には、ゲート電極１１１
およびフィールド酸化膜１０５に自己整合的に、１００
ｎｍ程度の接合の深さを有したＮ- 型拡散層１１３ａ，
１１３ｂが設けられている。ゲート電極１１１並びに酸
化シリコン膜キャップ１１２の側面は、膜厚５０ｎｍ
（＝ｄ（＝α））程度の窒化シリコン膜スペーサ１１４
により直接に覆われている。活性領域１０２の表面に設
けられたゲート酸化膜１０６はフィールド酸化膜１０５
およびこれらの窒化シリコン膜スペーサ１１４に自己整
合的に除去されてＮ- 型拡散層１１３ａ，１１３ｂの表
面は露出されている。２つのゲート電極１１１に挟まれ
た方向でのこれら露出面の幅は１５０ｎｍ（＝Ｆ−２
ｄ）程度であり、フィールド酸化膜１０５に挟まれた部
分でのこれら露出面の幅は２５０ｎｍ（＝Ｆ）程度であ
る。活性領域１０２直上での酸化シリコン膜キャップ１
１２の上面の高さ（Ｐ型シリコン基板１０１の主表面か
ら２３０ｎｍ程度）は、フィールド酸化膜１０５直上で
の酸化シリコン膜キャップ１１２の上面の高さ（Ｐ型シ
リコン基板１０１の主表面から３７０ｎｍ程度）より、
１４０ｎｍ程度低くなっている。
度の酸化シリコン膜キャップ１１２により直接に覆われ
ている。活性領域１０２の表面には、ゲート電極１１１
およびフィールド酸化膜１０５に自己整合的に、１００
ｎｍ程度の接合の深さを有したＮ- 型拡散層１１３ａ，
１１３ｂが設けられている。ゲート電極１１１並びに酸
化シリコン膜キャップ１１２の側面は、膜厚５０ｎｍ
（＝ｄ（＝α））程度の窒化シリコン膜スペーサ１１４
により直接に覆われている。活性領域１０２の表面に設
けられたゲート酸化膜１０６はフィールド酸化膜１０５
およびこれらの窒化シリコン膜スペーサ１１４に自己整
合的に除去されてＮ- 型拡散層１１３ａ，１１３ｂの表
面は露出されている。２つのゲート電極１１１に挟まれ
た方向でのこれら露出面の幅は１５０ｎｍ（＝Ｆ−２
ｄ）程度であり、フィールド酸化膜１０５に挟まれた部
分でのこれら露出面の幅は２５０ｎｍ（＝Ｆ）程度であ
る。活性領域１０２直上での酸化シリコン膜キャップ１
１２の上面の高さ（Ｐ型シリコン基板１０１の主表面か
ら２３０ｎｍ程度）は、フィールド酸化膜１０５直上で
の酸化シリコン膜キャップ１１２の上面の高さ（Ｐ型シ
リコン基板１０１の主表面から３７０ｎｍ程度）より、
１４０ｎｍ程度低くなっている。
【００２４】上記Ｎ- 型拡散層１１３ａ，１１３ｂの露
出面は、４００ｎｍ程度の高さ（膜厚）と１×１０19ｃ
ｍ-3程度の不純物濃度とを有したＮ+ 型の（第１のシリ
コン層である）単結晶シリコン層１１６ａ，１１６ｂに
より、直接に覆われている。これらのＮ+ 型の単結晶シ
リコン層１１６ａ，１１６ｂは（詳細は後述するが）異
方性選択エピタキシャル成長法により形成されている。
これらの単結晶シリコン層１１６ａ，１１６ｂの高さ
（膜厚）は、少なくともフィールド酸化膜１０５の表面
上に設けられた部分におけるゲート電極１１１を覆う酸
化シリコン膜キャップ１１２の高さ（３７０ｎｍ程度）
より低くないことが好ましい。Ｎ- 型拡散層１１３ａ，
１１３ｂの露出面には、７０ｎｍ程度の（接合の）深さ
を有したＮ+ 型拡散層１１５ａ，１１５ｂが設けられて
いる。これらのＮ+ 型拡散層１１５ａ，１１５ｂは、そ
れぞれ単結晶シリコン層１１６ａ，１１６ｂからの燐の
固相拡散により形成されている。単結晶シリコン層１１
６ａは、フィールド酸化膜１０５のバーズ・ビーク近傍
上に２０ｎｍ程度の幅で（フィールド酸化膜１０５の上
面を直接に覆う姿態を有して）延在し、窒化シリコン膜
キャップ１１４上端近傍上に１０ｎｍ弱ないしは２０ｎ
ｍ強の幅で（窒化シリコン膜キャップ１１４上端部を直
接に覆う姿態を有して）延在している。単結晶シリコン
層１１６ｂも、フィールド酸化膜１０５のバーズ・ビー
ク近傍上に２０ｎｍ程度の幅で延在し、窒化シリコン膜
キャップ１１４上端近傍上に２０ｎｍ強の幅で延在して
いる。これら単結晶シリコン層１１６ａ，１１６ｂの上
面は主としてＰ型シリコン基板１０１の主表面に平行な
｛１００｝面からなり、これら単結晶シリコン層１１６
ａ，１１６ｂの側面はＰ型シリコン基板１０１の主表面
に垂直な｛１１０｝面からなる。本第１の実施の形態で
は、これら単結晶シリコン層１１６ａ，１１６ｂの側面
と上面との交差部近傍の上面を構成するファセットは、
概ねフィールド酸化膜１０５側の側面との交叉部近傍に
のみに存在する。
出面は、４００ｎｍ程度の高さ（膜厚）と１×１０19ｃ
ｍ-3程度の不純物濃度とを有したＮ+ 型の（第１のシリ
コン層である）単結晶シリコン層１１６ａ，１１６ｂに
より、直接に覆われている。これらのＮ+ 型の単結晶シ
リコン層１１６ａ，１１６ｂは（詳細は後述するが）異
方性選択エピタキシャル成長法により形成されている。
これらの単結晶シリコン層１１６ａ，１１６ｂの高さ
（膜厚）は、少なくともフィールド酸化膜１０５の表面
上に設けられた部分におけるゲート電極１１１を覆う酸
化シリコン膜キャップ１１２の高さ（３７０ｎｍ程度）
より低くないことが好ましい。Ｎ- 型拡散層１１３ａ，
１１３ｂの露出面には、７０ｎｍ程度の（接合の）深さ
を有したＮ+ 型拡散層１１５ａ，１１５ｂが設けられて
いる。これらのＮ+ 型拡散層１１５ａ，１１５ｂは、そ
れぞれ単結晶シリコン層１１６ａ，１１６ｂからの燐の
固相拡散により形成されている。単結晶シリコン層１１
６ａは、フィールド酸化膜１０５のバーズ・ビーク近傍
上に２０ｎｍ程度の幅で（フィールド酸化膜１０５の上
面を直接に覆う姿態を有して）延在し、窒化シリコン膜
キャップ１１４上端近傍上に１０ｎｍ弱ないしは２０ｎ
ｍ強の幅で（窒化シリコン膜キャップ１１４上端部を直
接に覆う姿態を有して）延在している。単結晶シリコン
層１１６ｂも、フィールド酸化膜１０５のバーズ・ビー
ク近傍上に２０ｎｍ程度の幅で延在し、窒化シリコン膜
キャップ１１４上端近傍上に２０ｎｍ強の幅で延在して
いる。これら単結晶シリコン層１１６ａ，１１６ｂの上
面は主としてＰ型シリコン基板１０１の主表面に平行な
｛１００｝面からなり、これら単結晶シリコン層１１６
ａ，１１６ｂの側面はＰ型シリコン基板１０１の主表面
に垂直な｛１１０｝面からなる。本第１の実施の形態で
は、これら単結晶シリコン層１１６ａ，１１６ｂの側面
と上面との交差部近傍の上面を構成するファセットは、
概ねフィールド酸化膜１０５側の側面との交叉部近傍に
のみに存在する。
【００２５】上記単結晶シリコン層１１６ａ，１１６ｂ
の上面並びに側面は、それぞれ例えば膜厚１００ｎｍ程
度のＮ+ 型の（第２のシリコン層である）単結晶シリコ
ン層１１７ａ，１１７ｂにより直接に覆われている。こ
れらの単結晶シリコン層１１７ａ，１１７ｂは、（詳細
は後述するが）等方性選択エピタキシャル成長法により
形成されている。単結晶シリコン層１１７ａは、フィー
ルド酸化膜１０５の上面上に１００ｎｍ程度の幅（単結
晶シリコン層１１６ａを加えると１２０ｎｍ程度の幅）
で（フィールド酸化膜１０５の上面を直接に覆う姿態を
有して）延在し、窒化シリコン膜キャップ１１４上端近
傍を直接に覆い，酸化シリコン膜キャップ１１２の上面
上に６０ｎｍ程度ないしは７０ｎｍ程度の幅で（酸化シ
リコン膜キャップ１１２の上面を直接に覆う姿態を有し
て）延在している。単結晶シリコン層１１７ｂも、フィ
ールド酸化膜１０５の上面上に１００ｎｍ程度の幅で延
在し、窒化シリコン膜キャップ１１４上端近傍を直接に
覆い，酸化シリコン膜キャップ１１２の上面上に７０ｎ
ｍ程度の幅で延在している。隣接する２つの単結晶シリ
コン層１１７ａの間隔は１１０ｎｍ程度であり、単結晶
シリコン層１１７ａと単結晶シリコン層１１７ｂとの間
隔も１１０ｎｍ程度である。なお、本第１の実施の形態
の本一実施例では、第２のシリコン層が上記Ｎ+ 型の単
結晶シリコン層１１７ａ，１１７ｂに限定されるもので
はなく、選択成長により形成されたＮ+ 型多結晶シリコ
ンから構成されていてもよい。
の上面並びに側面は、それぞれ例えば膜厚１００ｎｍ程
度のＮ+ 型の（第２のシリコン層である）単結晶シリコ
ン層１１７ａ，１１７ｂにより直接に覆われている。こ
れらの単結晶シリコン層１１７ａ，１１７ｂは、（詳細
は後述するが）等方性選択エピタキシャル成長法により
形成されている。単結晶シリコン層１１７ａは、フィー
ルド酸化膜１０５の上面上に１００ｎｍ程度の幅（単結
晶シリコン層１１６ａを加えると１２０ｎｍ程度の幅）
で（フィールド酸化膜１０５の上面を直接に覆う姿態を
有して）延在し、窒化シリコン膜キャップ１１４上端近
傍を直接に覆い，酸化シリコン膜キャップ１１２の上面
上に６０ｎｍ程度ないしは７０ｎｍ程度の幅で（酸化シ
リコン膜キャップ１１２の上面を直接に覆う姿態を有し
て）延在している。単結晶シリコン層１１７ｂも、フィ
ールド酸化膜１０５の上面上に１００ｎｍ程度の幅で延
在し、窒化シリコン膜キャップ１１４上端近傍を直接に
覆い，酸化シリコン膜キャップ１１２の上面上に７０ｎ
ｍ程度の幅で延在している。隣接する２つの単結晶シリ
コン層１１７ａの間隔は１１０ｎｍ程度であり、単結晶
シリコン層１１７ａと単結晶シリコン層１１７ｂとの間
隔も１１０ｎｍ程度である。なお、本第１の実施の形態
の本一実施例では、第２のシリコン層が上記Ｎ+ 型の単
結晶シリコン層１１７ａ，１１７ｂに限定されるもので
はなく、選択成長により形成されたＮ+ 型多結晶シリコ
ンから構成されていてもよい。
【００２６】本第１の実施の形態の本一実施例では、ソ
ース・ドレイン領域１１８ａは、Ｎ- 型拡散層１１３
ａ，Ｎ+ 型拡散層１１５ａ，単結晶シリコン層１１６ａ
および単結晶シリコン層１１７ａから構成されている。
ソース・ドレイン領域１１８ｂは、Ｎ- 型拡散層１１３
ｂ，Ｎ+ 型拡散層１１５ｂ，単結晶シリコン層１１６ｂ
および単結晶シリコン層１１７ｂから構成されている。
Ｐ型シリコン基板１０１の主表面に形成されたＮチャネ
ルＭＯＳトランジスタはゲート酸化膜１０６，ゲート電
極１１１およびソース・ドレイン領域１１８ａ，１１８
ｂから構成されている。隣接する単結晶シリコン層１１
７ａの間隔，単結晶シリコン層１１７ａと単結晶シリコ
ン層１１７ｂとの間隔がともに１１０ｎｍ程度であるこ
とから、隣接するソース・ドレイン領域１１８ａの間，
ソース・ドレイン領域１１８ａとソース・ドレイン領域
１１８ｂとの間の絶縁分離は充分に確保されている。
ース・ドレイン領域１１８ａは、Ｎ- 型拡散層１１３
ａ，Ｎ+ 型拡散層１１５ａ，単結晶シリコン層１１６ａ
および単結晶シリコン層１１７ａから構成されている。
ソース・ドレイン領域１１８ｂは、Ｎ- 型拡散層１１３
ｂ，Ｎ+ 型拡散層１１５ｂ，単結晶シリコン層１１６ｂ
および単結晶シリコン層１１７ｂから構成されている。
Ｐ型シリコン基板１０１の主表面に形成されたＮチャネ
ルＭＯＳトランジスタはゲート酸化膜１０６，ゲート電
極１１１およびソース・ドレイン領域１１８ａ，１１８
ｂから構成されている。隣接する単結晶シリコン層１１
７ａの間隔，単結晶シリコン層１１７ａと単結晶シリコ
ン層１１７ｂとの間隔がともに１１０ｎｍ程度であるこ
とから、隣接するソース・ドレイン領域１１８ａの間，
ソース・ドレイン領域１１８ａとソース・ドレイン領域
１１８ｂとの間の絶縁分離は充分に確保されている。
【００２７】ＮチャネルＭＯＳトランジスタを含めてＰ
型シリコン基板１０１は第１の層間絶縁膜１２１により
覆われている。この層間絶縁膜１２１は、例えばＣＶＤ
法による酸化シリコン膜とＢＰＳＧ膜との積層膜等のよ
うな酸化シリコン系絶縁膜からなり、化学機械研磨（Ｃ
ＭＰ）等により平坦化された上面を有している。単結晶
シリコン層１１７ａ，１１７ｂの上面上での層間絶縁膜
１２１の膜厚は例えば３００ｎｍ程度である。この層間
絶縁膜１２１には、層間絶縁膜１２１を貫通して単結晶
シリコン層１１７ｂに達するＦ程度の口径を有したビッ
ト・コンタクト孔１２２が設けられている。これらのビ
ット・コンタクト孔１２２は、例えばＮ+ 型多結晶シリ
コン膜からなるコンタクト・プラグ１２３により充填さ
れている。層間絶縁膜１２１の上面上に設けられたビッ
ト線１２４は、コンタクト・プラグ１２３に直接に接続
され、ソース・ドレイン領域１１８ｂに接続されてい
る。これらのビット線１２４は例えば膜厚１２０ｎｍ程
度のタングステン・シリサイド膜からなり、ビット線１
２４の最小線幅および最小間隔はともにＦ程度であり、
ビット・コンタクト孔１２２の部分でのビット線１２４
の線幅は３５０ｎｍ（＝Ｆ＋２α）程度であり、ビット
線１２４の配線ピッチは６００ｎｍ（＝２Ｆ＋２α）程
度である。
型シリコン基板１０１は第１の層間絶縁膜１２１により
覆われている。この層間絶縁膜１２１は、例えばＣＶＤ
法による酸化シリコン膜とＢＰＳＧ膜との積層膜等のよ
うな酸化シリコン系絶縁膜からなり、化学機械研磨（Ｃ
ＭＰ）等により平坦化された上面を有している。単結晶
シリコン層１１７ａ，１１７ｂの上面上での層間絶縁膜
１２１の膜厚は例えば３００ｎｍ程度である。この層間
絶縁膜１２１には、層間絶縁膜１２１を貫通して単結晶
シリコン層１１７ｂに達するＦ程度の口径を有したビッ
ト・コンタクト孔１２２が設けられている。これらのビ
ット・コンタクト孔１２２は、例えばＮ+ 型多結晶シリ
コン膜からなるコンタクト・プラグ１２３により充填さ
れている。層間絶縁膜１２１の上面上に設けられたビッ
ト線１２４は、コンタクト・プラグ１２３に直接に接続
され、ソース・ドレイン領域１１８ｂに接続されてい
る。これらのビット線１２４は例えば膜厚１２０ｎｍ程
度のタングステン・シリサイド膜からなり、ビット線１
２４の最小線幅および最小間隔はともにＦ程度であり、
ビット・コンタクト孔１２２の部分でのビット線１２４
の線幅は３５０ｎｍ（＝Ｆ＋２α）程度であり、ビット
線１２４の配線ピッチは６００ｎｍ（＝２Ｆ＋２α）程
度である。
【００２８】本第１の実施の形態の本一実施例では、ビ
ット・コンタクト孔１２２が達する部分での単結晶シリ
コン層１１７ｂの幅は３９０ｎｍ（〉３５０ｎｍ（＝２
Ｆ＋２α））程度であることから、ビット・コンタクト
孔１２２の底部は単結晶シリコン層１１７ｂの上面のみ
からなり、これら単結晶シリコン層１１７ｂはビット・
コンタクト孔１２２に対するコンタクト・パッドとして
の機能を充分に果すことになる。すなわち、ビット・コ
ンタクト孔１２２の底部が酸化シリコン膜キャップ１１
２もしくは窒化シリコン膜スペーサ１１４に直接に達す
ることはなく、さらにはこれらビット・コンタクト孔１
２２の底部にゲート電極１１１の上面が露出することは
回避される。このため、ビット線１２４（並びにソース
・ドレイン領域１１８ｂ）とゲート電極１１１とのリー
ク電流および短絡の抑制が容易になる。
ット・コンタクト孔１２２が達する部分での単結晶シリ
コン層１１７ｂの幅は３９０ｎｍ（〉３５０ｎｍ（＝２
Ｆ＋２α））程度であることから、ビット・コンタクト
孔１２２の底部は単結晶シリコン層１１７ｂの上面のみ
からなり、これら単結晶シリコン層１１７ｂはビット・
コンタクト孔１２２に対するコンタクト・パッドとして
の機能を充分に果すことになる。すなわち、ビット・コ
ンタクト孔１２２の底部が酸化シリコン膜キャップ１１
２もしくは窒化シリコン膜スペーサ１１４に直接に達す
ることはなく、さらにはこれらビット・コンタクト孔１
２２の底部にゲート電極１１１の上面が露出することは
回避される。このため、ビット線１２４（並びにソース
・ドレイン領域１１８ｂ）とゲート電極１１１とのリー
ク電流および短絡の抑制が容易になる。
【００２９】ビット線１２４を含めて、層間絶縁膜１２
１は第２の層間絶縁膜１３１により覆われている。この
層間絶縁膜１３１も酸化シリコン系絶縁膜からなり、ビ
ット線１２４の上面での層間絶縁膜１３１の膜厚は３０
０ｎｍ程度であり、層間絶縁膜１３１の上面も平坦化さ
れている。Ｆ程度の口径を有して層間絶縁膜１３１およ
び１２１を貫通して設けられたノード・コンタクト孔１
３２は、単結晶シリコン層１１６ａに達し、例えばＮ+
型多結晶シリコン膜からなるコンタクト・プラグ１３３
により充填されている。層間絶縁膜１３１の上面上に設
けられたストレージ・ノード電極１３４は、例えば膜厚
８００ｎｍ程度のＮ+ 型多結晶シリコン膜からなり、コ
ンタクト・プラグ１３３に直接に接続され、ソース・ド
レイン領域１１８ａに接続されている。これらのストレ
ージ・ノード電極１３４の間隔および最小幅はＦおよび
Ｆ＋２α程度である。ストレージ・ノード電極１３４の
上面および側面と層間絶縁膜１３１の上面の少なくとも
一部は、ＯＮＯ膜からなる容量絶縁膜１３５により直接
に覆われている。容量絶縁膜１３５の酸化シリコン膜換
算膜厚は５ｎｍ程度である。容量絶縁膜１３５の表面
は、例えば膜厚１５０ｎｍ程度のＮ+ 型多結晶シリコン
膜からなるセル・プレート電極１３６により直接に覆わ
れている。セル・プレート電極１３６の表面は例えば酸
化シリコン系絶縁膜からなる表面保護膜１４１により直
接に覆われている。ストレージ・ノード電極１３４直上
での表面保護膜１４１の膜厚は３００ｎｍ程度である。
１は第２の層間絶縁膜１３１により覆われている。この
層間絶縁膜１３１も酸化シリコン系絶縁膜からなり、ビ
ット線１２４の上面での層間絶縁膜１３１の膜厚は３０
０ｎｍ程度であり、層間絶縁膜１３１の上面も平坦化さ
れている。Ｆ程度の口径を有して層間絶縁膜１３１およ
び１２１を貫通して設けられたノード・コンタクト孔１
３２は、単結晶シリコン層１１６ａに達し、例えばＮ+
型多結晶シリコン膜からなるコンタクト・プラグ１３３
により充填されている。層間絶縁膜１３１の上面上に設
けられたストレージ・ノード電極１３４は、例えば膜厚
８００ｎｍ程度のＮ+ 型多結晶シリコン膜からなり、コ
ンタクト・プラグ１３３に直接に接続され、ソース・ド
レイン領域１１８ａに接続されている。これらのストレ
ージ・ノード電極１３４の間隔および最小幅はＦおよび
Ｆ＋２α程度である。ストレージ・ノード電極１３４の
上面および側面と層間絶縁膜１３１の上面の少なくとも
一部は、ＯＮＯ膜からなる容量絶縁膜１３５により直接
に覆われている。容量絶縁膜１３５の酸化シリコン膜換
算膜厚は５ｎｍ程度である。容量絶縁膜１３５の表面
は、例えば膜厚１５０ｎｍ程度のＮ+ 型多結晶シリコン
膜からなるセル・プレート電極１３６により直接に覆わ
れている。セル・プレート電極１３６の表面は例えば酸
化シリコン系絶縁膜からなる表面保護膜１４１により直
接に覆われている。ストレージ・ノード電極１３４直上
での表面保護膜１４１の膜厚は３００ｎｍ程度である。
【００３０】本第１の実施の形態の本一実施例では、ノ
ード・コンタクト孔１３２が達する部分での単結晶シリ
コン層１１７ａの幅は３８０ｎｍ（〉３５０ｎｍ（＝２
Ｆ＋２α））程度であることから、ノード・コンタクト
孔１３２の底部も単結晶シリコン層１１７ａの上面のみ
からなり、これら単結晶シリコン層１１７ａもノード・
コンタクト孔１３２に対するコンタクト・パッドとして
の機能を充分に果すことになる。このため、ストレージ
・ノード電極１３４（並びにソース・ドレイン領域１１
８ａ）とゲート電極１１１とのリーク電流および短絡の
抑制も容易になる。
ード・コンタクト孔１３２が達する部分での単結晶シリ
コン層１１７ａの幅は３８０ｎｍ（〉３５０ｎｍ（＝２
Ｆ＋２α））程度であることから、ノード・コンタクト
孔１３２の底部も単結晶シリコン層１１７ａの上面のみ
からなり、これら単結晶シリコン層１１７ａもノード・
コンタクト孔１３２に対するコンタクト・パッドとして
の機能を充分に果すことになる。このため、ストレージ
・ノード電極１３４（並びにソース・ドレイン領域１１
８ａ）とゲート電極１１１とのリーク電流および短絡の
抑制も容易になる。
【００３１】図１のＡＡ線およびＣＣ線での製造工程の
断面模式図である図３および図４と、図１および図２
と、単結晶シリコン層の異方性選択エピタキシャル成長
を説明するための図であり，ジ・シランの流量に対する
単結晶シリコン層の成長速度のグラフである図５とを併
せて参照すると、本第１の実施の形態の本一実施例によ
るＤＲＡＭは、以下のように形成される。
断面模式図である図３および図４と、図１および図２
と、単結晶シリコン層の異方性選択エピタキシャル成長
を説明するための図であり，ジ・シランの流量に対する
単結晶シリコン層の成長速度のグラフである図５とを併
せて参照すると、本第１の実施の形態の本一実施例によ
るＤＲＡＭは、以下のように形成される。
【００３２】まず、｛１００｝からなる主表面を有し，
５Ω・ｃｍ程度の比抵抗からなり，〈１１０〉方向の辺
からなるオリエンテーション・プラットを有するシリコ
ン・ウェハからなるＰ型シリコン基板１０１の主表面に
例えば膜厚５０程度のパッド酸化膜（図示せず）が形成
され、このパッド酸化膜を覆う窒化シリコン膜（図示せ
ず）が形成される。この窒化シリコン膜の表面上には、
Ｐ型シリコン基板１０１の主表面の活性領域１０２直上
のみを覆う領域に、フォト・レジスト膜（図示せず）が
形成される。これらの活性領域１０２はＰ型シリコン基
板１０１の主表面において（オリエンテーション・フラ
ットに平行および垂直な）〈１１０〉方向の辺により区
画されてなり、それぞれの活性領域１０２はＴ字型の姿
態を有してＰ型シリコン基板１０１の主表面に規則的に
配置されている。このフォト・レジスト膜をマスクにし
てこの窒化シリコン膜がパターニングされた後、このフ
ォト・レジスト膜をマスクにして５０ｋｅＶ，５×１０
12ｃｍ-2程度のボロンのイオン注入が行なわれる。この
フォト・レジスト膜が除去された後、公知の選択酸化が
行なられる。これにより、膜厚３００ｎｍ程度ＬＯＣＯ
Ｓ型のフィールド酸化膜１０５と、フィールド酸化膜１
０５の底面に直接に接続されるＰ- 型拡散層１０４とが
形成される。上記窒化シリコン膜およびパッド酸化膜が
除去された後、活性領域１０２の表面には熱酸化により
膜厚８．５ｎｍ程度のゲート酸化膜１０６が形成され
る。
５Ω・ｃｍ程度の比抵抗からなり，〈１１０〉方向の辺
からなるオリエンテーション・プラットを有するシリコ
ン・ウェハからなるＰ型シリコン基板１０１の主表面に
例えば膜厚５０程度のパッド酸化膜（図示せず）が形成
され、このパッド酸化膜を覆う窒化シリコン膜（図示せ
ず）が形成される。この窒化シリコン膜の表面上には、
Ｐ型シリコン基板１０１の主表面の活性領域１０２直上
のみを覆う領域に、フォト・レジスト膜（図示せず）が
形成される。これらの活性領域１０２はＰ型シリコン基
板１０１の主表面において（オリエンテーション・フラ
ットに平行および垂直な）〈１１０〉方向の辺により区
画されてなり、それぞれの活性領域１０２はＴ字型の姿
態を有してＰ型シリコン基板１０１の主表面に規則的に
配置されている。このフォト・レジスト膜をマスクにし
てこの窒化シリコン膜がパターニングされた後、このフ
ォト・レジスト膜をマスクにして５０ｋｅＶ，５×１０
12ｃｍ-2程度のボロンのイオン注入が行なわれる。この
フォト・レジスト膜が除去された後、公知の選択酸化が
行なられる。これにより、膜厚３００ｎｍ程度ＬＯＣＯ
Ｓ型のフィールド酸化膜１０５と、フィールド酸化膜１
０５の底面に直接に接続されるＰ- 型拡散層１０４とが
形成される。上記窒化シリコン膜およびパッド酸化膜が
除去された後、活性領域１０２の表面には熱酸化により
膜厚８．５ｎｍ程度のゲート酸化膜１０６が形成され
る。
【００３３】次に、例えばジ・クロル・シラン，ホスフ
ィンをそれぞれ原料ガス，ドーピング・ガスに用いた７
００℃程度のＣＶＤ法により、全面に膜厚５０ｎｍ程度
のＮ+ 型多結晶シリコン膜（図に明示せず）が形成され
る。さらに、スパッタリングにより全面に膜厚１００ｎ
ｍ程度のタングステン・シリサイド膜（図に明示せず）
が形成される。さらにまた、ＣＶＤ法により、全面に膜
厚１００ｎｍ程度の酸化シリコン膜が形成される。これ
らの酸化シリコン膜，タングステン・シリサイド膜およ
びＮ+ 型多結晶シリコン膜が順次異方性エッチングによ
りパターニングされ、タングステン・ポリサイド膜（Ｎ
+ 型多結晶シリコン膜とタングステン・シリサイド膜と
の積層膜）からなる膜厚１５０ｎｍ程度のゲート電極１
１１とこのゲート電極１１１の上面を選択的に覆う（膜
厚１００ｎｍ程度の）酸化シリコン膜キャップ１１２と
が形成される。
ィンをそれぞれ原料ガス，ドーピング・ガスに用いた７
００℃程度のＣＶＤ法により、全面に膜厚５０ｎｍ程度
のＮ+ 型多結晶シリコン膜（図に明示せず）が形成され
る。さらに、スパッタリングにより全面に膜厚１００ｎ
ｍ程度のタングステン・シリサイド膜（図に明示せず）
が形成される。さらにまた、ＣＶＤ法により、全面に膜
厚１００ｎｍ程度の酸化シリコン膜が形成される。これ
らの酸化シリコン膜，タングステン・シリサイド膜およ
びＮ+ 型多結晶シリコン膜が順次異方性エッチングによ
りパターニングされ、タングステン・ポリサイド膜（Ｎ
+ 型多結晶シリコン膜とタングステン・シリサイド膜と
の積層膜）からなる膜厚１５０ｎｍ程度のゲート電極１
１１とこのゲート電極１１１の上面を選択的に覆う（膜
厚１００ｎｍ程度の）酸化シリコン膜キャップ１１２と
が形成される。
【００３４】例えば３０ｋｅＶで２×１０13ｃｍ-2程度
の燐のイオン注入等により、フィールド酸化膜１０５お
よびゲート電極１１１に自己整合的に、活性領域１０２
の表面にＮ- 型拡散層１１３ａ，１１３ｂが形成され
る。Ｎ- 型拡散層１１３ａ，１１３ｂの接合の深さは１
００ｎｍ程度である。隣接するＮ- 型拡散層１１３ａの
間隔は０．３５μｍ（３５０ｎｍ）（＝Ｆ＋２α）程度
であり、Ｎ- 型拡散層１１３ａとＮ- 型拡散層１１３ｂ
との間隔は０．２５μｍ（２５０ｎｍ）（＝Ｆ）程度で
ある。膜厚５０ｎｍ程度の窒化シリコン膜がＣＶＤによ
り全面に形成される。フルオロ・カーボン系のエッチン
グ・ガスを用いた異方性エッチングによるエッチ・バッ
クが行なわれ窒化シリコン膜スペーサ１１５が形成され
る。このエッチ・バックにおいて、酸化シリコン膜キャ
ップ１１２もエッチングに曝されることになり、酸化シ
リコン膜キャップ１１２の膜厚は７０ｎｍ程度になる。
また、窒化シリコン膜スペーサ１１５およびフィールド
酸化膜１０５に自己整合的に、Ｎ- 型拡散層１１３ａ，
１１３ｂの表面のゲート酸化膜１０６が除去されて、こ
れらの部分のＮ- 型拡散層１１３ａ，１１３ｂの表面が
露出される〔図１，図２，図３（ａ），図４（ａ）〕。
の燐のイオン注入等により、フィールド酸化膜１０５お
よびゲート電極１１１に自己整合的に、活性領域１０２
の表面にＮ- 型拡散層１１３ａ，１１３ｂが形成され
る。Ｎ- 型拡散層１１３ａ，１１３ｂの接合の深さは１
００ｎｍ程度である。隣接するＮ- 型拡散層１１３ａの
間隔は０．３５μｍ（３５０ｎｍ）（＝Ｆ＋２α）程度
であり、Ｎ- 型拡散層１１３ａとＮ- 型拡散層１１３ｂ
との間隔は０．２５μｍ（２５０ｎｍ）（＝Ｆ）程度で
ある。膜厚５０ｎｍ程度の窒化シリコン膜がＣＶＤによ
り全面に形成される。フルオロ・カーボン系のエッチン
グ・ガスを用いた異方性エッチングによるエッチ・バッ
クが行なわれ窒化シリコン膜スペーサ１１５が形成され
る。このエッチ・バックにおいて、酸化シリコン膜キャ
ップ１１２もエッチングに曝されることになり、酸化シ
リコン膜キャップ１１２の膜厚は７０ｎｍ程度になる。
また、窒化シリコン膜スペーサ１１５およびフィールド
酸化膜１０５に自己整合的に、Ｎ- 型拡散層１１３ａ，
１１３ｂの表面のゲート酸化膜１０６が除去されて、こ
れらの部分のＮ- 型拡散層１１３ａ，１１３ｂの表面が
露出される〔図１，図２，図３（ａ），図４（ａ）〕。
【００３５】次に、ＵＨＶ−ＣＶＤを用いて、まずＮ-
型拡散層１１３ａ，１１３ｂの露出面に形成された自然
酸化膜を除去した後、例えば６２５℃の温度，１×１０
-2Ｐａ程度の圧力，２．０ｓｃｃｍ程度の流量のジ・シ
ランと０．２ｓｃｃｍ程度の流量の（１％のホスフィン
が水素により希釈されてなる）ドーピング・ガスとによ
る異方性選択エピタキシャル成長により、Ｎ- 型拡散層
１１３ａ，１１３ｂの上記露出面に自己整合的に高さ
（膜厚）が４００ｎｍ程度のＮ+ 型の（第１のシリコン
層である）単結晶シリコン層１１６ａ，１１６ｂが形成
され、Ｎ- 型拡散層１１３ａ，１１３ｂの露出した表面
には（接合の）深さ７０ｎｍ程度のＮ+ 型拡散層１１５
ａ，１１５ｂが形成される。この条件のもとでは、（単
結晶シリコン層の）｛１００｝面の〈１００〉方向への
成長速度は１０ｎｍ／ｍｉｎ程度である。このとき、フ
ィールド酸化膜１０５等の酸化シリコン膜表面に交叉す
る（単結晶シリコン層の）｛１１０｝面の〈１１０〉方
向への成長速度は｛１００｝面の〈１００〉方向への成
長速度の１／２０程度であり、（図示はしないが）窒化
シリコン膜に交叉する（単結晶シリコン層の）｛１１
０｝面の〈１１０〉方向への成長速度は｛１００｝面の
〈１００〉方向への成長速度の１／１０程度である（図
５（ａ）参照）。本第１の実施の形態の本一実施例にお
いて、フィールド酸化膜１０５および窒化シリコン膜ス
ペーサ１１４に自己整合的に形成されたＮ- 型拡散層１
１３ａ，１１３ｂの上記露出面が〈１１０〉方向の辺に
囲まれてなることから、これら単結晶シリコン層１１６
ａ，１１６ｂは主としてＰ型シリコン基板１０１の主表
面に垂直な〈１００〉方向に選択的に成長する。本第１
の実施の形態の本一実施例では、酸化シリコン膜スペー
サの代りに窒化シリコン膜スペーサ１１４を採用してい
るが、これにより単結晶シリコン層１１６ａ，１１６ｂ
の側面の窒化シリコン膜スペーサ１１４上端部近傍に直
接に交叉する側では、これら側面と交叉するこれら単結
晶シリコン層１１６ａ，１１６ｂの上面でのファセット
の発生は低減される〔図１，図２，図３（ｂ），図４
（ｂ）〕。
型拡散層１１３ａ，１１３ｂの露出面に形成された自然
酸化膜を除去した後、例えば６２５℃の温度，１×１０
-2Ｐａ程度の圧力，２．０ｓｃｃｍ程度の流量のジ・シ
ランと０．２ｓｃｃｍ程度の流量の（１％のホスフィン
が水素により希釈されてなる）ドーピング・ガスとによ
る異方性選択エピタキシャル成長により、Ｎ- 型拡散層
１１３ａ，１１３ｂの上記露出面に自己整合的に高さ
（膜厚）が４００ｎｍ程度のＮ+ 型の（第１のシリコン
層である）単結晶シリコン層１１６ａ，１１６ｂが形成
され、Ｎ- 型拡散層１１３ａ，１１３ｂの露出した表面
には（接合の）深さ７０ｎｍ程度のＮ+ 型拡散層１１５
ａ，１１５ｂが形成される。この条件のもとでは、（単
結晶シリコン層の）｛１００｝面の〈１００〉方向への
成長速度は１０ｎｍ／ｍｉｎ程度である。このとき、フ
ィールド酸化膜１０５等の酸化シリコン膜表面に交叉す
る（単結晶シリコン層の）｛１１０｝面の〈１１０〉方
向への成長速度は｛１００｝面の〈１００〉方向への成
長速度の１／２０程度であり、（図示はしないが）窒化
シリコン膜に交叉する（単結晶シリコン層の）｛１１
０｝面の〈１１０〉方向への成長速度は｛１００｝面の
〈１００〉方向への成長速度の１／１０程度である（図
５（ａ）参照）。本第１の実施の形態の本一実施例にお
いて、フィールド酸化膜１０５および窒化シリコン膜ス
ペーサ１１４に自己整合的に形成されたＮ- 型拡散層１
１３ａ，１１３ｂの上記露出面が〈１１０〉方向の辺に
囲まれてなることから、これら単結晶シリコン層１１６
ａ，１１６ｂは主としてＰ型シリコン基板１０１の主表
面に垂直な〈１００〉方向に選択的に成長する。本第１
の実施の形態の本一実施例では、酸化シリコン膜スペー
サの代りに窒化シリコン膜スペーサ１１４を採用してい
るが、これにより単結晶シリコン層１１６ａ，１１６ｂ
の側面の窒化シリコン膜スペーサ１１４上端部近傍に直
接に交叉する側では、これら側面と交叉するこれら単結
晶シリコン層１１６ａ，１１６ｂの上面でのファセット
の発生は低減される〔図１，図２，図３（ｂ），図４
（ｂ）〕。
【００３６】第１の単結晶シリコン層の上記異方性選択
エピタキシャル成長法は、５００℃〜８００℃の範囲の
成長温度，１０-3Ｐａ〜５×１０-2Ｐａの範囲の圧力で
行なうのが好ましい。成長温度が５００℃より低いと単
結晶シリコンが得られなくなり、成長温度が８００℃よ
り高いと燐等の導電性不純物のドーピングが困難にな
る。また、圧力がこの範囲からずれると「異方性」成長
が困難になる。この「異方性」の選択性は成長温度の上
昇，ジ・シランの流量の減少に伴なって高くなる。原料
ガスとしてジ・シランの代りにモノ・シラン（Ｓｉ
Ｈ4 ）を用いても単結晶シリコン層の異方性選択エピタ
キシャル成長は可能であるが、このときの成長温度はジ
・シランを用いる場合より８０℃〜１００℃程度高温側
にシフトする。なお、原料ガスとしてジ・クロル・シラ
ンを用いても単結晶シリコン層の異方性選択エピタキャ
ル成長は可能であるが、この場合にはファセットが多発
するという不具合がある。
エピタキシャル成長法は、５００℃〜８００℃の範囲の
成長温度，１０-3Ｐａ〜５×１０-2Ｐａの範囲の圧力で
行なうのが好ましい。成長温度が５００℃より低いと単
結晶シリコンが得られなくなり、成長温度が８００℃よ
り高いと燐等の導電性不純物のドーピングが困難にな
る。また、圧力がこの範囲からずれると「異方性」成長
が困難になる。この「異方性」の選択性は成長温度の上
昇，ジ・シランの流量の減少に伴なって高くなる。原料
ガスとしてジ・シランの代りにモノ・シラン（Ｓｉ
Ｈ4 ）を用いても単結晶シリコン層の異方性選択エピタ
キシャル成長は可能であるが、このときの成長温度はジ
・シランを用いる場合より８０℃〜１００℃程度高温側
にシフトする。なお、原料ガスとしてジ・クロル・シラ
ンを用いても単結晶シリコン層の異方性選択エピタキャ
ル成長は可能であるが、この場合にはファセットが多発
するという不具合がある。
【００３７】次に、上記単結晶シリコン層１１６ａ，１
１６ｂを形成した後、上記ＵＨＶ−ＣＶＤ装置を用い
て、例えば５８５℃の温度，２×１０-2Ｐａ程度の圧
力，４．０ｓｃｃｍ程度の流量のジ・シランと０．４ｓ
ｃｃｍ程度の流量の（１％のホスフィンを含だ水素から
なる）ドーピング・ガスとによる等方性選択エピタキシ
ャル成長（図５（ｂ）参照）により、単結晶シリコン層
１１６ａ，１１６ｂの表面に、膜厚１００ｎｍ程度のＮ
+ 型の（第２のシリコン層である）単結晶シリコン層１
１７ａ，１１７ｂが選択的に形成される。この成長条件
では、単結晶シリコン層１１７ａ等の成長速度は単結晶
シリコン層１１６ａ等の成長速度に等しくなっている
〔図１，図２，図３（ｃ），図４（ｃ）〕。
１６ｂを形成した後、上記ＵＨＶ−ＣＶＤ装置を用い
て、例えば５８５℃の温度，２×１０-2Ｐａ程度の圧
力，４．０ｓｃｃｍ程度の流量のジ・シランと０．４ｓ
ｃｃｍ程度の流量の（１％のホスフィンを含だ水素から
なる）ドーピング・ガスとによる等方性選択エピタキシ
ャル成長（図５（ｂ）参照）により、単結晶シリコン層
１１６ａ，１１６ｂの表面に、膜厚１００ｎｍ程度のＮ
+ 型の（第２のシリコン層である）単結晶シリコン層１
１７ａ，１１７ｂが選択的に形成される。この成長条件
では、単結晶シリコン層１１７ａ等の成長速度は単結晶
シリコン層１１６ａ等の成長速度に等しくなっている
〔図１，図２，図３（ｃ），図４（ｃ）〕。
【００３８】本第１の実施の形態の本一実施例では、コ
ンタクト・パッドとして機能し，Ｎ- 型拡散層１１３
ａ，１１３ｂの露出面に自己整合的に直接に接続される
（単結晶）シリコン層を異方性選択エピタキシャル成長
のみにより形成するのではなく、異方性選択エピタキシ
ャル成長の後に等方性選択エピタキシャル成長を行なう
ことによりこれらのシリコン層を形成していることか
ら、後工程に支障を来たさない程度の高さのシリコン層
を形成することが容易になる。なお、本第１の実施の形
態の本一実施例においては単結晶シリコン層１１７ａ等
の成長温度を単結晶シリコン層１１６ａ等の成長温度よ
り低くしてあるが、本第１の実施の形態はこれに限定さ
れるものではない。図５（ａ）からも明かなように、６
２５℃の成長温度でジ・シラン，上記ドーピング・ガス
の流量を例えば２０ｓｃｃｍ，２ｓｃｃｍとするなら
ば、等方性選択エピタキシャル成長が可能になる。この
とき、成長速度は４０ｎｍ／ｍｉｎと高くなることか
ら、この条件での成長を断続的に行なう等の工夫により
第２の単結晶シリコン層の膜厚制御を確保することが好
ましくなる。なお、本第１の実施の形態では、本一実施
例のように単結晶シリコン層１１６ａ，１１６ｂの表面
に形成する第２のシリコン層は単結晶シリコン層に限定
されるものではない。単結晶シリコン層１１７ａ，１１
７ｂの代りに、Ｎ+ 型の多結晶シリコン膜を選択成長さ
せてもよい。
ンタクト・パッドとして機能し，Ｎ- 型拡散層１１３
ａ，１１３ｂの露出面に自己整合的に直接に接続される
（単結晶）シリコン層を異方性選択エピタキシャル成長
のみにより形成するのではなく、異方性選択エピタキシ
ャル成長の後に等方性選択エピタキシャル成長を行なう
ことによりこれらのシリコン層を形成していることか
ら、後工程に支障を来たさない程度の高さのシリコン層
を形成することが容易になる。なお、本第１の実施の形
態の本一実施例においては単結晶シリコン層１１７ａ等
の成長温度を単結晶シリコン層１１６ａ等の成長温度よ
り低くしてあるが、本第１の実施の形態はこれに限定さ
れるものではない。図５（ａ）からも明かなように、６
２５℃の成長温度でジ・シラン，上記ドーピング・ガス
の流量を例えば２０ｓｃｃｍ，２ｓｃｃｍとするなら
ば、等方性選択エピタキシャル成長が可能になる。この
とき、成長速度は４０ｎｍ／ｍｉｎと高くなることか
ら、この条件での成長を断続的に行なう等の工夫により
第２の単結晶シリコン層の膜厚制御を確保することが好
ましくなる。なお、本第１の実施の形態では、本一実施
例のように単結晶シリコン層１１６ａ，１１６ｂの表面
に形成する第２のシリコン層は単結晶シリコン層に限定
されるものではない。単結晶シリコン層１１７ａ，１１
７ｂの代りに、Ｎ+ 型の多結晶シリコン膜を選択成長さ
せてもよい。
【００３９】その後、例えば酸化シリコン膜の形成，Ｂ
ＰＳＧ膜の形成，ＢＰＳＧ膜のリフロー，ＣＭＰ等が行
なわれ、平坦な上面を有する酸化シリコン系絶縁膜から
なる第１の層間絶縁膜１２１が形成される。層間絶縁膜
１２１を貫通して単結晶シリコン層１１７ｂの上面に達
するビット・コンタクト孔１２２が形成される。これら
のビット・コンタクト孔１２２の口径は０．２５μｍ
（＝Ｆ）程度であり、フォト・リソグラフィ工程におい
てアライメントずれが大きくてもビット・コンタクト孔
１２２の底部は単結晶シリコン層１１７ｂの上面からは
み出さない〔図１，図２，図３（ｄ），図４（ｄ）〕。
ＰＳＧ膜の形成，ＢＰＳＧ膜のリフロー，ＣＭＰ等が行
なわれ、平坦な上面を有する酸化シリコン系絶縁膜から
なる第１の層間絶縁膜１２１が形成される。層間絶縁膜
１２１を貫通して単結晶シリコン層１１７ｂの上面に達
するビット・コンタクト孔１２２が形成される。これら
のビット・コンタクト孔１２２の口径は０．２５μｍ
（＝Ｆ）程度であり、フォト・リソグラフィ工程におい
てアライメントずれが大きくてもビット・コンタクト孔
１２２の底部は単結晶シリコン層１１７ｂの上面からは
み出さない〔図１，図２，図３（ｄ），図４（ｄ）〕。
【００４０】次に、例えばＮ+ 型多結晶シリコン膜等の
導電体膜からなるコンタクト・プラグ１２３により、ビ
ット・コンタクト孔１２２が充填される。例えばスパッ
タリングにより膜厚１２０ｎｍ程度のタングステン・シ
リサイド膜等からなる導電体膜が形成され、この導電体
膜がパターニングされてビット線１２４が形成される。
続いて、平坦な上面を有する酸化シリコン系絶縁膜から
なる第２の層間絶縁膜１３１が形成される。層間絶縁膜
１３１，１２１を貫通して単結晶シリコン層１１７ａの
上面に達するノード・コンタクト孔１３２が形成され
る。これらのノード・コンタクト孔１３２の口径も０．
２５μｍ（＝Ｆ）程度であり、フォト・リソグラフィ工
程においてアライメントずれが大きくてもノード・コン
タクト孔１３２の底部は単結晶シリコン層１１７ａの上
面からはみ出さない〔図１，図２，図３（ｅ），図４
（ｅ）〕。
導電体膜からなるコンタクト・プラグ１２３により、ビ
ット・コンタクト孔１２２が充填される。例えばスパッ
タリングにより膜厚１２０ｎｍ程度のタングステン・シ
リサイド膜等からなる導電体膜が形成され、この導電体
膜がパターニングされてビット線１２４が形成される。
続いて、平坦な上面を有する酸化シリコン系絶縁膜から
なる第２の層間絶縁膜１３１が形成される。層間絶縁膜
１３１，１２１を貫通して単結晶シリコン層１１７ａの
上面に達するノード・コンタクト孔１３２が形成され
る。これらのノード・コンタクト孔１３２の口径も０．
２５μｍ（＝Ｆ）程度であり、フォト・リソグラフィ工
程においてアライメントずれが大きくてもノード・コン
タクト孔１３２の底部は単結晶シリコン層１１７ａの上
面からはみ出さない〔図１，図２，図３（ｅ），図４
（ｅ）〕。
【００４１】次に、例えばＮ+ 型多結晶シリコン膜等の
導電体膜からなるコンタクト・プラグ１３３により、ノ
ード・コンタクト孔１３２が充填される。全面に膜厚８
００ｎｍ程度のＮ+ 型多結晶シリコンが形成され、これ
がパターニングされてストレージ・ノード電極１３４が
形成される。なお、ストレージ・ノード電極１３４とコ
ンタクト・プラグ１３３とは同一のＮ+ 型多結晶シリコ
ン膜により構成し，一回のパターニングにより形成して
もよい。例えばＯＮＯ膜からなる容量絶縁膜１３５が形
成され、例えば膜厚１５０ｎｍのＮ+ 型多結晶シリコン
膜からなるセル・プレート電極１３６が形成される。さ
らに表面保護膜１４１が形成され、本第１の実施の形態
の本一実施例によるＤＲＡＭが完成する〔図１，図
２〕。
導電体膜からなるコンタクト・プラグ１３３により、ノ
ード・コンタクト孔１３２が充填される。全面に膜厚８
００ｎｍ程度のＮ+ 型多結晶シリコンが形成され、これ
がパターニングされてストレージ・ノード電極１３４が
形成される。なお、ストレージ・ノード電極１３４とコ
ンタクト・プラグ１３３とは同一のＮ+ 型多結晶シリコ
ン膜により構成し，一回のパターニングにより形成して
もよい。例えばＯＮＯ膜からなる容量絶縁膜１３５が形
成され、例えば膜厚１５０ｎｍのＮ+ 型多結晶シリコン
膜からなるセル・プレート電極１３６が形成される。さ
らに表面保護膜１４１が形成され、本第１の実施の形態
の本一実施例によるＤＲＡＭが完成する〔図１，図
２〕。
【００４２】ＤＲＡＭの平面模式図および断面模式図で
ある図６および図７を参照すると、本発明の第２の実施
の形態の一実施例は、本第２の実施の形態を０．２５μ
ｍデザイン・ルールのもとに形成された（ビット線がキ
ャパシタより高い位置にある通常のスタック構造の）Ｄ
ＲＡＭに適用したものであり、上記第１の実施の形態の
上記一実施例との相違点はビット線およびキャパシタの
上下関係と素子分離領域の構造とにあり、このＤＲＡＭ
は以下に述べるようになっている。ここで、図６も階層
化された平面模式図であり、図６（ａ）は活性領域とワ
ード線を兼るゲート電極とＮ+ 型の単結晶シリコンから
なる第２のシリコン層との位置関係を示す図であり、図
６（ｂ）はゲート電極および第２のシリコン層とストレ
ージ・ノード電極とビット線との位置関係を示す図であ
る。また、図７（ａ），（ｂ）および（ｃ）は、図６の
ＡＡ線，ＢＢ線およびＣＣ線での断面模式図である。な
お、図６でもこれらの位置関係の理解を容易にするため
に、ゲート電極およびビット線の幅をそれぞれ実際より
細めに表示してある。
ある図６および図７を参照すると、本発明の第２の実施
の形態の一実施例は、本第２の実施の形態を０．２５μ
ｍデザイン・ルールのもとに形成された（ビット線がキ
ャパシタより高い位置にある通常のスタック構造の）Ｄ
ＲＡＭに適用したものであり、上記第１の実施の形態の
上記一実施例との相違点はビット線およびキャパシタの
上下関係と素子分離領域の構造とにあり、このＤＲＡＭ
は以下に述べるようになっている。ここで、図６も階層
化された平面模式図であり、図６（ａ）は活性領域とワ
ード線を兼るゲート電極とＮ+ 型の単結晶シリコンから
なる第２のシリコン層との位置関係を示す図であり、図
６（ｂ）はゲート電極および第２のシリコン層とストレ
ージ・ノード電極とビット線との位置関係を示す図であ
る。また、図７（ａ），（ｂ）および（ｃ）は、図６の
ＡＡ線，ＢＢ線およびＣＣ線での断面模式図である。な
お、図６でもこれらの位置関係の理解を容易にするため
に、ゲート電極およびビット線の幅をそれぞれ実際より
細めに表示してある。
【００４３】Ｐ型シリコン基板２０１の主表面は｛１０
０｝であり、このＰ型シリコン基板２０１の比抵抗は５
Ω・ｃｍ程度である。このＰ型シリコン基板２０１が構
成されるシリコン・ウェハのオリエンテーション・フラ
ットは〈１１０〉方向の辺からなる。Ｐ型シリコン基板
２０１の表面の活性領域２０２は素子分離領域により囲
われている。素子分離領域は、深さが３００ｎｍ程度の
溝２０３と、この溝２０３の側面および底面に形成され
た（チャネル・ストッパ，パンチスルー・ストッパとし
て機能する）Ｐ- 型拡散層２０４と、この溝２０３を充
填し，平坦な表面を有する酸化シリコン膜からなるフィ
ールド絶縁膜２０５とから構成されている。これらの活
性領域２０２はＰ型シリコン基板２０１の主表面に規則
的に配置されており、これらの活性領域２０２の周辺は
〈１１０〉方向の辺からなる（すなわち、活性領域２０
２は〈１１０〉方向の辺により区画されていることにな
る）。活性領域２０２の最小幅（≒チャネル幅）および
最小間隔はそれぞれＦ（＝２５０ｎｍ）程度およびＦ＋
２α（＝３５０ｎｍ）程度である。膜厚１５０ｎｍ程度
のワード線を兼るゲート電極２１１は、活性領域２０２
の表面に設けられた８．５ｎｍ程度の膜厚のゲート酸化
膜２０６を介して、活性領域２０２の表面上を横断して
いる。少なくとも活性領域２０２直上においては、これ
らゲート電極２１１は活性領域２０２に直交している。
ゲート電極２１１の幅（ゲート長），間隔および配線ピ
ッチは、それぞれＦ，Ｆ＋２αおよび２Ｆ＋２α（６０
０ｎｍ）程度である。ゲート電極２１１は膜厚５０ｎｍ
程度のＮ+ 型多結晶シリコン膜に膜厚１００ｎｍ程度の
タングステン・シリサイド膜が積層されてなる。
０｝であり、このＰ型シリコン基板２０１の比抵抗は５
Ω・ｃｍ程度である。このＰ型シリコン基板２０１が構
成されるシリコン・ウェハのオリエンテーション・フラ
ットは〈１１０〉方向の辺からなる。Ｐ型シリコン基板
２０１の表面の活性領域２０２は素子分離領域により囲
われている。素子分離領域は、深さが３００ｎｍ程度の
溝２０３と、この溝２０３の側面および底面に形成され
た（チャネル・ストッパ，パンチスルー・ストッパとし
て機能する）Ｐ- 型拡散層２０４と、この溝２０３を充
填し，平坦な表面を有する酸化シリコン膜からなるフィ
ールド絶縁膜２０５とから構成されている。これらの活
性領域２０２はＰ型シリコン基板２０１の主表面に規則
的に配置されており、これらの活性領域２０２の周辺は
〈１１０〉方向の辺からなる（すなわち、活性領域２０
２は〈１１０〉方向の辺により区画されていることにな
る）。活性領域２０２の最小幅（≒チャネル幅）および
最小間隔はそれぞれＦ（＝２５０ｎｍ）程度およびＦ＋
２α（＝３５０ｎｍ）程度である。膜厚１５０ｎｍ程度
のワード線を兼るゲート電極２１１は、活性領域２０２
の表面に設けられた８．５ｎｍ程度の膜厚のゲート酸化
膜２０６を介して、活性領域２０２の表面上を横断して
いる。少なくとも活性領域２０２直上においては、これ
らゲート電極２１１は活性領域２０２に直交している。
ゲート電極２１１の幅（ゲート長），間隔および配線ピ
ッチは、それぞれＦ，Ｆ＋２αおよび２Ｆ＋２α（６０
０ｎｍ）程度である。ゲート電極２１１は膜厚５０ｎｍ
程度のＮ+ 型多結晶シリコン膜に膜厚１００ｎｍ程度の
タングステン・シリサイド膜が積層されてなる。
【００４４】ゲート電極２１１の上面は膜厚７０ｎｍ程
度の酸化シリコン膜キャップ２１２により直接に覆われ
ている。活性領域２０２の表面には、ゲート電極２１１
およびフィールド酸化膜２０５に自己整合的に、１００
ｎｍ程度の接合の深さを有したＮ- 型拡散層２１３ａ，
２１３ｂが設けられている。ゲート電極２１１並びに酸
化シリコン膜キャップ２１２の側面は、膜厚５０ｎｍ
（＝ｄ（＝α））程度の窒化シリコン膜スペーサ２１４
により直接に覆われている。活性領域２０２の表面に設
けられたゲート酸化膜２０６はフィールド酸化膜２０５
およびこれらの窒化シリコン膜スペーサ２１４に自己整
合的に除去されてＮ- 型拡散層２１３ａ，２１３ｂの表
面は露出されている。２つのゲート電極２１１に挟まれ
た方向でのこれら露出面の幅はＦ程度であり、フィール
ド酸化膜２０５に挟まれた部分でのこれら露出面の幅も
Ｆ程度である。Ｐ型シリコン基板２０１の主表面から酸
化シリコン膜キャップ２１２の上面までの高さは２３０
ｎｍ程度である。
度の酸化シリコン膜キャップ２１２により直接に覆われ
ている。活性領域２０２の表面には、ゲート電極２１１
およびフィールド酸化膜２０５に自己整合的に、１００
ｎｍ程度の接合の深さを有したＮ- 型拡散層２１３ａ，
２１３ｂが設けられている。ゲート電極２１１並びに酸
化シリコン膜キャップ２１２の側面は、膜厚５０ｎｍ
（＝ｄ（＝α））程度の窒化シリコン膜スペーサ２１４
により直接に覆われている。活性領域２０２の表面に設
けられたゲート酸化膜２０６はフィールド酸化膜２０５
およびこれらの窒化シリコン膜スペーサ２１４に自己整
合的に除去されてＮ- 型拡散層２１３ａ，２１３ｂの表
面は露出されている。２つのゲート電極２１１に挟まれ
た方向でのこれら露出面の幅はＦ程度であり、フィール
ド酸化膜２０５に挟まれた部分でのこれら露出面の幅も
Ｆ程度である。Ｐ型シリコン基板２０１の主表面から酸
化シリコン膜キャップ２１２の上面までの高さは２３０
ｎｍ程度である。
【００４５】上記Ｎ- 型拡散層２１３ａ，２１３ｂの露
出面は、３００ｎｍ程度の高さ（膜厚）と１×１０19ｃ
ｍ-3程度の不純物濃度とを有したＮ+ 型の（第１のシリ
コン層である）単結晶シリコン層２１６ａ，２１６ｂに
より、直接に覆われている。これらの単結晶シリコン層
２１６ａ，２１６ｂの高さ（膜厚）も、少なくともゲー
ト電極２１１を覆う酸化シリコン膜キャップ２１２の高
さ（２３０ｎｍ程度）より薄くないことが好ましい。Ｎ
- 型拡散層２１３ａ，２１３ｂの露出面には、７０ｎｍ
程度の（接合の）深さを有したＮ+ 型拡散層２１５ａ，
２１５ｂが設けられている。これらのＮ+ 型拡散層２１
５ａ，２１５ｂは、それぞれ単結晶シリコン層２１６
ａ，２１６ｂからの燐の固相拡散により形成されてい
る。単結晶シリコン層２１６ａ，２１６ｂは、フィール
ド絶縁膜２０５の上面上に１５ｎｍ程度の幅で（フィー
ルド絶縁膜２０５の上面を直接に覆う姿態を有して）延
在し、窒化シリコン膜キャップ２１４上端近傍上に１０
ｎｍ強の幅で（窒化シリコン膜キャップ２１４上端部を
直接に覆う姿態を有して）延在している。これら単結晶
シリコン層２１６ａ，２１６ｂの上面は主としてＰ型シ
リコン基板２０１の主表面に平行な｛１００｝面からな
り、これら単結晶シリコン層２１６ａ，２１６ｂの側面
はＰ型シリコン基板２０１の主表面に垂直な｛１１０｝
面からなる。本第２の実施の形態でも、これら単結晶シ
リコン層２１６ａ，２１６ｂの側面と上面との交差部近
傍の上面を構成するファセットは、概ねフィールド絶縁
膜２０５側の側面との交叉部近傍にのみに存在する。
出面は、３００ｎｍ程度の高さ（膜厚）と１×１０19ｃ
ｍ-3程度の不純物濃度とを有したＮ+ 型の（第１のシリ
コン層である）単結晶シリコン層２１６ａ，２１６ｂに
より、直接に覆われている。これらの単結晶シリコン層
２１６ａ，２１６ｂの高さ（膜厚）も、少なくともゲー
ト電極２１１を覆う酸化シリコン膜キャップ２１２の高
さ（２３０ｎｍ程度）より薄くないことが好ましい。Ｎ
- 型拡散層２１３ａ，２１３ｂの露出面には、７０ｎｍ
程度の（接合の）深さを有したＮ+ 型拡散層２１５ａ，
２１５ｂが設けられている。これらのＮ+ 型拡散層２１
５ａ，２１５ｂは、それぞれ単結晶シリコン層２１６
ａ，２１６ｂからの燐の固相拡散により形成されてい
る。単結晶シリコン層２１６ａ，２１６ｂは、フィール
ド絶縁膜２０５の上面上に１５ｎｍ程度の幅で（フィー
ルド絶縁膜２０５の上面を直接に覆う姿態を有して）延
在し、窒化シリコン膜キャップ２１４上端近傍上に１０
ｎｍ強の幅で（窒化シリコン膜キャップ２１４上端部を
直接に覆う姿態を有して）延在している。これら単結晶
シリコン層２１６ａ，２１６ｂの上面は主としてＰ型シ
リコン基板２０１の主表面に平行な｛１００｝面からな
り、これら単結晶シリコン層２１６ａ，２１６ｂの側面
はＰ型シリコン基板２０１の主表面に垂直な｛１１０｝
面からなる。本第２の実施の形態でも、これら単結晶シ
リコン層２１６ａ，２１６ｂの側面と上面との交差部近
傍の上面を構成するファセットは、概ねフィールド絶縁
膜２０５側の側面との交叉部近傍にのみに存在する。
【００４６】上記単結晶シリコン層２１６ａ，２１６ｂ
の上面並びに側面は、それぞれ例えば膜厚１００ｎｍ程
度のＮ+ 型の（第２のシリコン層である）単結晶シリコ
ン層２１７ａ，２１７ｂにより直接に覆われている。単
結晶シリコン層２１７ａ，２１７ｂは、フィールド酸化
膜２０５の上面上に５０ｎｍ程度の幅（単結晶シリコン
層２１６ａを加えると６５ｎｍ程度の幅）で（フィール
ド酸化膜２０５の上面を直接に覆う姿態を有して）延在
し、窒化シリコン膜キャップ２１４上端近傍を直接に覆
い，酸化シリコン膜キャップ２１２の上面上に１０ｎｍ
強の幅で（酸化シリコン膜キャップ２１２の上面を直接
に覆う姿態を有して）延在している。隣接する２つの単
結晶シリコン層２１７ａの間隔は２８０ｎｍ程度であ
り、単結晶シリコン層２１７ａと単結晶シリコン層２１
７ｂとの間隔は２３０ｎｍ弱である。なお、本第２の実
施の形態の本一実施例でも、第２のシリコン層が上記Ｎ
+ 型の単結晶シリコン層２１７ａ，２１７ｂに限定され
るものではなく、選択成長により形成されたＮ+ 型多結
晶シリコンから構成されていてもよい。
の上面並びに側面は、それぞれ例えば膜厚１００ｎｍ程
度のＮ+ 型の（第２のシリコン層である）単結晶シリコ
ン層２１７ａ，２１７ｂにより直接に覆われている。単
結晶シリコン層２１７ａ，２１７ｂは、フィールド酸化
膜２０５の上面上に５０ｎｍ程度の幅（単結晶シリコン
層２１６ａを加えると６５ｎｍ程度の幅）で（フィール
ド酸化膜２０５の上面を直接に覆う姿態を有して）延在
し、窒化シリコン膜キャップ２１４上端近傍を直接に覆
い，酸化シリコン膜キャップ２１２の上面上に１０ｎｍ
強の幅で（酸化シリコン膜キャップ２１２の上面を直接
に覆う姿態を有して）延在している。隣接する２つの単
結晶シリコン層２１７ａの間隔は２８０ｎｍ程度であ
り、単結晶シリコン層２１７ａと単結晶シリコン層２１
７ｂとの間隔は２３０ｎｍ弱である。なお、本第２の実
施の形態の本一実施例でも、第２のシリコン層が上記Ｎ
+ 型の単結晶シリコン層２１７ａ，２１７ｂに限定され
るものではなく、選択成長により形成されたＮ+ 型多結
晶シリコンから構成されていてもよい。
【００４７】本第２の実施の形態の本一実施例では、ソ
ース・ドレイン領域２１８ａは、Ｎ- 型拡散層２１３
ａ，Ｎ+ 型拡散層２１５ａ，単結晶シリコン層２１６ａ
および単結晶シリコン層２１７ａから構成されている。
ソース・ドレイン領域２１８ｂは、Ｎ- 型拡散層２１３
ｂ，Ｎ+ 型拡散層２１５ｂ，単結晶シリコン層２１６ｂ
および単結晶シリコン層２１７ｂから構成されている。
Ｐ型シリコン基板２０１の主表面に形成されたＮチャネ
ルＭＯＳトランジスタはゲート酸化膜２０６，ゲート電
極２１１およびソース・ドレイン領域２１８ａ，２１８
ｂから構成されている。隣接する単結晶シリコン層２１
７ａの間隔，単結晶シリコン層２１７ａと単結晶シリコ
ン層２１７ｂとの間隔がそれぞれ２８０ｎｍ程度，２３
０ｎｍ弱であることから、隣接するソース・ドレイン領
域２１８ａの間，ソース・ドレイン領域２１８ａとソー
ス・ドレイン領域２１８ｂとの間の絶縁分離は充分に確
保されている。
ース・ドレイン領域２１８ａは、Ｎ- 型拡散層２１３
ａ，Ｎ+ 型拡散層２１５ａ，単結晶シリコン層２１６ａ
および単結晶シリコン層２１７ａから構成されている。
ソース・ドレイン領域２１８ｂは、Ｎ- 型拡散層２１３
ｂ，Ｎ+ 型拡散層２１５ｂ，単結晶シリコン層２１６ｂ
および単結晶シリコン層２１７ｂから構成されている。
Ｐ型シリコン基板２０１の主表面に形成されたＮチャネ
ルＭＯＳトランジスタはゲート酸化膜２０６，ゲート電
極２１１およびソース・ドレイン領域２１８ａ，２１８
ｂから構成されている。隣接する単結晶シリコン層２１
７ａの間隔，単結晶シリコン層２１７ａと単結晶シリコ
ン層２１７ｂとの間隔がそれぞれ２８０ｎｍ程度，２３
０ｎｍ弱であることから、隣接するソース・ドレイン領
域２１８ａの間，ソース・ドレイン領域２１８ａとソー
ス・ドレイン領域２１８ｂとの間の絶縁分離は充分に確
保されている。
【００４８】ＮチャネルＭＯＳトランジスタを含めてＰ
型シリコン基板２０１は第１の層間絶縁膜２２１により
覆われている。この層間絶縁膜２２１は、例えばＣＶＤ
法による酸化シリコン膜とＢＰＳＧ膜との積層膜等のよ
うな酸化シリコン系絶縁膜からなり、ＣＭＰ等により平
坦化された上面を有している。単結晶シリコン層２１７
ａ，２１７ｂの上面上での層間絶縁膜２２１の膜厚は例
えば３００ｎｍ程度である。この層間絶縁膜２２１に
は、層間絶縁膜２２１を貫通して単結晶シリコン層２１
７ａに達するＦ程度の口径を有したノード・コンタクト
孔２２２が設けられている。これらのノード・コンタク
ト孔２２２は、例えばＮ+ 型多結晶シリコン膜からなる
コンタクト・プラグ２２３により充填されている。層間
絶縁膜２２１の上面上に設けられたストレージ・ノード
電極２２４は、例えば膜厚８００ｎｍ程度のＮ+ 型多結
晶シリコン膜からなり、コンタクト・プラグ２２３に直
接に接続され、ソース・ドレイン領域２１８ａに接続さ
れている。これらのストレージ・ノード電極１３４の最
小間隔および最小幅はＦおよびＦ＋２α程度である。ス
トレージ・ノード電極２２４の上面および側面と層間絶
縁膜２２１の上面の少なくとも一部は、ＯＮＯ膜からな
る容量絶縁膜２２５により直接に覆われている。容量絶
縁膜２２５の酸化シリコン膜換算膜厚は５ｎｍ程度であ
る。容量絶縁膜２２５の表面は、例えば膜厚１５０ｎｍ
程度のＮ+ 型多結晶シリコン膜からなるセル・プレート
電極２２６により直接に覆われている。
型シリコン基板２０１は第１の層間絶縁膜２２１により
覆われている。この層間絶縁膜２２１は、例えばＣＶＤ
法による酸化シリコン膜とＢＰＳＧ膜との積層膜等のよ
うな酸化シリコン系絶縁膜からなり、ＣＭＰ等により平
坦化された上面を有している。単結晶シリコン層２１７
ａ，２１７ｂの上面上での層間絶縁膜２２１の膜厚は例
えば３００ｎｍ程度である。この層間絶縁膜２２１に
は、層間絶縁膜２２１を貫通して単結晶シリコン層２１
７ａに達するＦ程度の口径を有したノード・コンタクト
孔２２２が設けられている。これらのノード・コンタク
ト孔２２２は、例えばＮ+ 型多結晶シリコン膜からなる
コンタクト・プラグ２２３により充填されている。層間
絶縁膜２２１の上面上に設けられたストレージ・ノード
電極２２４は、例えば膜厚８００ｎｍ程度のＮ+ 型多結
晶シリコン膜からなり、コンタクト・プラグ２２３に直
接に接続され、ソース・ドレイン領域２１８ａに接続さ
れている。これらのストレージ・ノード電極１３４の最
小間隔および最小幅はＦおよびＦ＋２α程度である。ス
トレージ・ノード電極２２４の上面および側面と層間絶
縁膜２２１の上面の少なくとも一部は、ＯＮＯ膜からな
る容量絶縁膜２２５により直接に覆われている。容量絶
縁膜２２５の酸化シリコン膜換算膜厚は５ｎｍ程度であ
る。容量絶縁膜２２５の表面は、例えば膜厚１５０ｎｍ
程度のＮ+ 型多結晶シリコン膜からなるセル・プレート
電極２２６により直接に覆われている。
【００４９】本第２の実施の形態の本一実施例では、ノ
ード・コンタクト孔２２２が達する部分での単結晶シリ
コン層２１７ａの幅は少なくとも３７０ｎｍ（〉３５０
ｎｍ（＝２Ｆ＋２α））程度であることから、ノード・
コンタクト孔２２２の底部も単結晶シリコン層２１７ａ
の上面のみからなり、これら単結晶シリコン層２１７ａ
もノード・コンタクト孔２２２に対するコンタクト・パ
ッドとしての機能を充分に果すことになる。このため上
記第１の実施の形態の上記一実施例と同様に、ストレー
ジ・ノード電極２２４（並びにソース・ドレイン領域２
１８ａ）とゲート電極２１１とのリーク電流および短絡
の抑制も容易になる。
ード・コンタクト孔２２２が達する部分での単結晶シリ
コン層２１７ａの幅は少なくとも３７０ｎｍ（〉３５０
ｎｍ（＝２Ｆ＋２α））程度であることから、ノード・
コンタクト孔２２２の底部も単結晶シリコン層２１７ａ
の上面のみからなり、これら単結晶シリコン層２１７ａ
もノード・コンタクト孔２２２に対するコンタクト・パ
ッドとしての機能を充分に果すことになる。このため上
記第１の実施の形態の上記一実施例と同様に、ストレー
ジ・ノード電極２２４（並びにソース・ドレイン領域２
１８ａ）とゲート電極２１１とのリーク電流および短絡
の抑制も容易になる。
【００５０】単結晶シリコン層２１７ｂの直上のセル・
プレート電極２２６には口径４００ｎｍ程度の開口部２
２７が設けられている。セル・プレート電極２２６を含
めて、層間絶縁膜２２１は第２の層間絶縁膜２３１によ
り覆われている。この層間絶縁膜２３１も酸化シリコン
系絶縁膜からなり、ストレージ・ノード電極２２４を覆
う部分のセル・プレート電極２２６の上面での層間絶縁
膜２３１の膜厚は３００ｎｍ程度であり、層間絶縁膜２
３１の上面も平坦化されている。Ｆ程度の口径を有する
ビット・コンタクト孔２３２は、開口部２２７の部分に
おいて層間絶縁膜２３１，容量絶縁膜２２５および層間
絶縁膜２２１を貫通して単結晶シリコン層２１６ａに達
し、例えばＮ+ 型多結晶シリコン膜からなるコンタクト
・プラグ２３３により充填されている。層間絶縁膜２３
１の上面上に設けられたビット線２３４は、コンタクト
・プラグ２３３に直接に接続され、ソース・ドレイン領
域２１８ｂに接続されている。これらのビット線２３４
は例えば膜厚１２０ｎｍ程度のタングステン・シリサイ
ド膜からなり、ビット線２３４の最小線幅および最小間
隔はともにＦ程度であり、ビット・コンタクト孔２３２
の部分でのビット線２３４の線幅は３５０ｎｍ（＝Ｆ＋
２α）程度であり、ビット線２３４の配線ピッチは６０
０ｎｍ（＝２Ｆ＋２α）程度である。ビット線２３４の
表面は例えば酸化シリコン系絶縁膜からなる表面保護膜
２４１により直接に覆われている。ビット線２３４直上
での表面保護膜２４１の膜厚は３００ｎｍ程度である。
プレート電極２２６には口径４００ｎｍ程度の開口部２
２７が設けられている。セル・プレート電極２２６を含
めて、層間絶縁膜２２１は第２の層間絶縁膜２３１によ
り覆われている。この層間絶縁膜２３１も酸化シリコン
系絶縁膜からなり、ストレージ・ノード電極２２４を覆
う部分のセル・プレート電極２２６の上面での層間絶縁
膜２３１の膜厚は３００ｎｍ程度であり、層間絶縁膜２
３１の上面も平坦化されている。Ｆ程度の口径を有する
ビット・コンタクト孔２３２は、開口部２２７の部分に
おいて層間絶縁膜２３１，容量絶縁膜２２５および層間
絶縁膜２２１を貫通して単結晶シリコン層２１６ａに達
し、例えばＮ+ 型多結晶シリコン膜からなるコンタクト
・プラグ２３３により充填されている。層間絶縁膜２３
１の上面上に設けられたビット線２３４は、コンタクト
・プラグ２３３に直接に接続され、ソース・ドレイン領
域２１８ｂに接続されている。これらのビット線２３４
は例えば膜厚１２０ｎｍ程度のタングステン・シリサイ
ド膜からなり、ビット線２３４の最小線幅および最小間
隔はともにＦ程度であり、ビット・コンタクト孔２３２
の部分でのビット線２３４の線幅は３５０ｎｍ（＝Ｆ＋
２α）程度であり、ビット線２３４の配線ピッチは６０
０ｎｍ（＝２Ｆ＋２α）程度である。ビット線２３４の
表面は例えば酸化シリコン系絶縁膜からなる表面保護膜
２４１により直接に覆われている。ビット線２３４直上
での表面保護膜２４１の膜厚は３００ｎｍ程度である。
【００５１】本第２の実施の形態の本一実施例では、ビ
ット・コンタクト孔２３２が達する部分での単結晶シリ
コン層２１７ｂの幅は少なくとも３７０ｎｍ（〉３５０
ｎｍ（＝２Ｆ＋２α））程度であることから、ビット・
コンタクト孔２３２の底部は単結晶シリコン層２１７ｂ
の上面のみからなり、これら単結晶シリコン層２１７ｂ
はビット・コンタクト孔２３２に対するコンタクト・パ
ッドとしての機能を充分に果すことになる。すなわち、
ビット・コンタクト孔２３２の底部が酸化シリコン膜キ
ャップ２１２もしくは窒化シリコン膜スペーサ２１４に
直接に達することはなく、さらにはこれらビット・コン
タクト孔２３２の底部にゲート電極２１１の上面が露出
することは回避される。このため、ビット線２３４（並
びにソース・ドレイン領域２１８ｂ）とゲート電極２１
１とのリーク電流および短絡の抑制が容易になる。
ット・コンタクト孔２３２が達する部分での単結晶シリ
コン層２１７ｂの幅は少なくとも３７０ｎｍ（〉３５０
ｎｍ（＝２Ｆ＋２α））程度であることから、ビット・
コンタクト孔２３２の底部は単結晶シリコン層２１７ｂ
の上面のみからなり、これら単結晶シリコン層２１７ｂ
はビット・コンタクト孔２３２に対するコンタクト・パ
ッドとしての機能を充分に果すことになる。すなわち、
ビット・コンタクト孔２３２の底部が酸化シリコン膜キ
ャップ２１２もしくは窒化シリコン膜スペーサ２１４に
直接に達することはなく、さらにはこれらビット・コン
タクト孔２３２の底部にゲート電極２１１の上面が露出
することは回避される。このため、ビット線２３４（並
びにソース・ドレイン領域２１８ｂ）とゲート電極２１
１とのリーク電流および短絡の抑制が容易になる。
【００５２】図６のＡＡ線での製造工程の断面模式図で
ある図８および図９と、図６のＢＢ線での製造工程の断
面模式図である図１０および図１１と、図６および図７
とを併せて参照すると、本第２の実施の形態の本一実施
例によるＤＲＡＭは、以下のように形成される。
ある図８および図９と、図６のＢＢ線での製造工程の断
面模式図である図１０および図１１と、図６および図７
とを併せて参照すると、本第２の実施の形態の本一実施
例によるＤＲＡＭは、以下のように形成される。
【００５３】まず、｛１００｝からなる主表面を有し，
５Ω・ｃｍ程度の比抵抗からなり，〈１１０〉方向の辺
からなるオリエンテーション・プラットを有するシリコ
ン・ウェハからなるＰ型シリコン基板２０１の主表面に
は、Ｐ型シリコン基板２０１の主表面の活性領域２０２
直上のみを覆う領域に、フォト・レジスト膜（図示せ
ず）が形成される。これらの活性領域２０２はＰ型シリ
コン基板２０１の主表面において（オリエンテーション
・フラットに平行および垂直な）〈１１０〉方向の辺に
より区画されてなり、それぞれの活性領域２０２は長方
形の姿態を有してＰ型シリコン基板２０１の主表面に規
則的に配置されている。このフォト・レジスト膜をマス
クにしてＰ型シリコン基板２０１がエッチングされて、
溝２０３が形成される。その後、このフォト・レジスト
膜をマスクにして２０ｋｅＶ，５×１０12ｃｍ-2程度の
ボロンの回転イオン注入が行なわれ、溝２０３の側面お
よび底面にＰ- 型拡散層２０４とが形成される。このフ
ォト・レジスト膜が除去された後、ＣＶＤ法により全面
に酸化シリコン膜が形成され、ＣＭＰによりこの酸化シ
リコン膜からなり，溝２０３を充填し，平坦な上面を有
するフィールド絶縁膜２０５が形成される。活性領域２
０２の表面には熱酸化により膜厚８．５ｎｍ程度のゲー
ト酸化膜２０６が形成される。
５Ω・ｃｍ程度の比抵抗からなり，〈１１０〉方向の辺
からなるオリエンテーション・プラットを有するシリコ
ン・ウェハからなるＰ型シリコン基板２０１の主表面に
は、Ｐ型シリコン基板２０１の主表面の活性領域２０２
直上のみを覆う領域に、フォト・レジスト膜（図示せ
ず）が形成される。これらの活性領域２０２はＰ型シリ
コン基板２０１の主表面において（オリエンテーション
・フラットに平行および垂直な）〈１１０〉方向の辺に
より区画されてなり、それぞれの活性領域２０２は長方
形の姿態を有してＰ型シリコン基板２０１の主表面に規
則的に配置されている。このフォト・レジスト膜をマス
クにしてＰ型シリコン基板２０１がエッチングされて、
溝２０３が形成される。その後、このフォト・レジスト
膜をマスクにして２０ｋｅＶ，５×１０12ｃｍ-2程度の
ボロンの回転イオン注入が行なわれ、溝２０３の側面お
よび底面にＰ- 型拡散層２０４とが形成される。このフ
ォト・レジスト膜が除去された後、ＣＶＤ法により全面
に酸化シリコン膜が形成され、ＣＭＰによりこの酸化シ
リコン膜からなり，溝２０３を充填し，平坦な上面を有
するフィールド絶縁膜２０５が形成される。活性領域２
０２の表面には熱酸化により膜厚８．５ｎｍ程度のゲー
ト酸化膜２０６が形成される。
【００５４】次に、全面に膜厚５０ｎｍ程度のＮ+ 型多
結晶シリコン膜（図に明示せず）が形成され、さらに全
面に膜厚１００ｎｍ程度のタングステン・シリサイド膜
（図に明示せず）が形成される。さらにまたＣＶＤ法に
より、全面に膜厚１００ｎｍ程度の酸化シリコン膜が形
成される。これらの酸化シリコン膜，タングステン・シ
リサイド膜およびＮ+ 型多結晶シリコン膜が順次異方性
エッチングによりパターニングされ、タングステン・ポ
リサイド膜からなる膜厚１５０ｎｍ程度のゲート電極２
１１とこのゲート電極２１１の上面を選択的に覆う（膜
厚１００ｎｍ程度の）酸化シリコン膜キャップ２１２と
が形成される。フィールド絶縁膜２０５およびゲート電
極２１１に自己整合的に、活性領域２０２の表面にＮ-
型拡散層２１３ａ，２１３ｂが形成される。Ｎ- 型拡散
層２１３ａ，２１３ｂの接合の深さは１００ｎｍ程度で
ある。隣接するＮ- 型拡散層２１３ａの間隔はＦ＋２α
程度であり、Ｎ- 型拡散層２１３ａとＮ- 型拡散層２１
３ｂとの間隔はＦ程度である〔図６，図７，図８
（ａ），図１０（ａ）〕。
結晶シリコン膜（図に明示せず）が形成され、さらに全
面に膜厚１００ｎｍ程度のタングステン・シリサイド膜
（図に明示せず）が形成される。さらにまたＣＶＤ法に
より、全面に膜厚１００ｎｍ程度の酸化シリコン膜が形
成される。これらの酸化シリコン膜，タングステン・シ
リサイド膜およびＮ+ 型多結晶シリコン膜が順次異方性
エッチングによりパターニングされ、タングステン・ポ
リサイド膜からなる膜厚１５０ｎｍ程度のゲート電極２
１１とこのゲート電極２１１の上面を選択的に覆う（膜
厚１００ｎｍ程度の）酸化シリコン膜キャップ２１２と
が形成される。フィールド絶縁膜２０５およびゲート電
極２１１に自己整合的に、活性領域２０２の表面にＮ-
型拡散層２１３ａ，２１３ｂが形成される。Ｎ- 型拡散
層２１３ａ，２１３ｂの接合の深さは１００ｎｍ程度で
ある。隣接するＮ- 型拡散層２１３ａの間隔はＦ＋２α
程度であり、Ｎ- 型拡散層２１３ａとＮ- 型拡散層２１
３ｂとの間隔はＦ程度である〔図６，図７，図８
（ａ），図１０（ａ）〕。
【００５５】膜厚５０ｎｍ程度の窒化シリコン膜がＣＶ
Ｄにより全面に形成され、異方性エッチングによるエッ
チ・バックが行なわれ、窒化シリコン膜スペーサ２１５
が形成される。このエッチ・バックにおいて、酸化シリ
コン膜キャップ２１２もエッチングに曝されることにな
り、酸化シリコン膜キャップ２１２の膜厚は７０ｎｍ程
度になる。また、窒化シリコン膜スペーサ２１５および
フィールド酸化膜２０５に自己整合的に、Ｎ- 型拡散層
２１３ａ，２１３ｂの表面のゲート酸化膜２０６が除去
されて（同時にフィールド絶縁膜２０５を膜厚のこれら
ゲート電極２１１，窒化シリコン膜スペーサ２１４に覆
われていない部分が３０ｎｍ程度薄くになり）、これら
の部分のＮ- 型拡散層２１３ａ，２１３ｂの表面が露出
される〔図６，図７，図８（ｂ），図１０（ｂ）〕。
Ｄにより全面に形成され、異方性エッチングによるエッ
チ・バックが行なわれ、窒化シリコン膜スペーサ２１５
が形成される。このエッチ・バックにおいて、酸化シリ
コン膜キャップ２１２もエッチングに曝されることにな
り、酸化シリコン膜キャップ２１２の膜厚は７０ｎｍ程
度になる。また、窒化シリコン膜スペーサ２１５および
フィールド酸化膜２０５に自己整合的に、Ｎ- 型拡散層
２１３ａ，２１３ｂの表面のゲート酸化膜２０６が除去
されて（同時にフィールド絶縁膜２０５を膜厚のこれら
ゲート電極２１１，窒化シリコン膜スペーサ２１４に覆
われていない部分が３０ｎｍ程度薄くになり）、これら
の部分のＮ- 型拡散層２１３ａ，２１３ｂの表面が露出
される〔図６，図７，図８（ｂ），図１０（ｂ）〕。
【００５６】次に、上記第１の実施の形態の上記一実施
例と同様の方法により、ＵＨＶ−ＣＶＤを用いてまずＮ
- 型拡散層２１３ａ，２１３ｂの露出面に形成された自
然酸化膜が除去された後、例えば６２５℃の温度，１×
１０-2Ｐａ程度の圧力，２．０ｓｃｃｍ程度の流量のジ
・シランと０．２ｓｃｃｍ程度の流量の（１％のホスフ
ィンが水素により希釈されてなる）ドーピング・ガスと
による異方性選択エピタキシャル成長によってＮ- 型拡
散層２１３ａ，２１３ｂの上記露出面に自己整合的に高
さ（膜厚）が３００ｎｍ程度のＮ+ 型の（第１のシリコ
ン層である）単結晶シリコン層２１６ａ，２１６ｂが形
成され、Ｎ- 型拡散層２１３ａ，２１３ｂの露出した表
面には（接合の）深さ７０ｎｍ程度のＮ+ 型拡散層２１
５ａ，２１５ｂが形成される。本第２の実施の形態の本
一実施例のＮ- 型拡散層２１３ａ，２１３ｂの高さが上
記第１の実施の形態の上記一実施例のＮ- 型拡散層１１
３ａ，１１３ｂの高さ（４００ｎｍ）より低くすること
ができるのは、素子分離領域の構造の相違による。すな
わち本第２の実施の形態の本一実施例では、活性領域２
０２上に設けられたゲート電極２１１上面を覆う酸化シ
リコン膜キャップ２１２の上面の高さとフィールド酸化
膜２０５上に設けられたゲート電極２１１上面を覆う酸
化シリコン膜キャップ２１２の上面の高さとが概ね等し
いためである〔図６，図７，図８（ｃ），図１０
（ｃ）〕。
例と同様の方法により、ＵＨＶ−ＣＶＤを用いてまずＮ
- 型拡散層２１３ａ，２１３ｂの露出面に形成された自
然酸化膜が除去された後、例えば６２５℃の温度，１×
１０-2Ｐａ程度の圧力，２．０ｓｃｃｍ程度の流量のジ
・シランと０．２ｓｃｃｍ程度の流量の（１％のホスフ
ィンが水素により希釈されてなる）ドーピング・ガスと
による異方性選択エピタキシャル成長によってＮ- 型拡
散層２１３ａ，２１３ｂの上記露出面に自己整合的に高
さ（膜厚）が３００ｎｍ程度のＮ+ 型の（第１のシリコ
ン層である）単結晶シリコン層２１６ａ，２１６ｂが形
成され、Ｎ- 型拡散層２１３ａ，２１３ｂの露出した表
面には（接合の）深さ７０ｎｍ程度のＮ+ 型拡散層２１
５ａ，２１５ｂが形成される。本第２の実施の形態の本
一実施例のＮ- 型拡散層２１３ａ，２１３ｂの高さが上
記第１の実施の形態の上記一実施例のＮ- 型拡散層１１
３ａ，１１３ｂの高さ（４００ｎｍ）より低くすること
ができるのは、素子分離領域の構造の相違による。すな
わち本第２の実施の形態の本一実施例では、活性領域２
０２上に設けられたゲート電極２１１上面を覆う酸化シ
リコン膜キャップ２１２の上面の高さとフィールド酸化
膜２０５上に設けられたゲート電極２１１上面を覆う酸
化シリコン膜キャップ２１２の上面の高さとが概ね等し
いためである〔図６，図７，図８（ｃ），図１０
（ｃ）〕。
【００５７】本第２の実施の形態の本一実施例において
も上記第１の実施の形態の上記一実施例と同様に、第１
の単結晶シリコン層の上記異方性選択エピタキシャル成
長法は、５００℃〜８００℃の範囲の成長温度，１０-3
Ｐａ〜５×１０-2Ｐａの範囲の圧力で行なうのが好まし
い。また、原料ガスとしてジ・シランの代りにモノ・シ
ランを用いても単結晶シリコン層の異方性選択エピタキ
シャル成長は可能であるが、このときの成長温度はジ・
シランを用いる場合より８０℃〜１００℃程度高温側に
シフトする。
も上記第１の実施の形態の上記一実施例と同様に、第１
の単結晶シリコン層の上記異方性選択エピタキシャル成
長法は、５００℃〜８００℃の範囲の成長温度，１０-3
Ｐａ〜５×１０-2Ｐａの範囲の圧力で行なうのが好まし
い。また、原料ガスとしてジ・シランの代りにモノ・シ
ランを用いても単結晶シリコン層の異方性選択エピタキ
シャル成長は可能であるが、このときの成長温度はジ・
シランを用いる場合より８０℃〜１００℃程度高温側に
シフトする。
【００５８】次に、上記単結晶シリコン層２１６ａ，２
１６ｂを形成した後、上記ＵＨＶ−ＣＶＤ装置を用い
て、例えば５８５℃の温度，２×１０-2Ｐａ程度の圧
力，４．０ｓｃｃｍ程度の流量のジ・シランと０．４ｓ
ｃｃｍ程度の流量の（１％のホスフィンを含だ水素から
なる）ドーピング・ガスとによる等方性選択エピタキシ
ャル成長（図５（ｂ）参照）により、単結晶シリコン層
２１６ａ，２１６ｂの表面に、膜厚５０ｎｍ程度のＮ+
型の（第２のシリコン層である）単結晶シリコン層２１
７ａ，２１７ｂが選択的に形成される〔図６，図７，図
８（ｄ），図１０（ｄ）〕。
１６ｂを形成した後、上記ＵＨＶ−ＣＶＤ装置を用い
て、例えば５８５℃の温度，２×１０-2Ｐａ程度の圧
力，４．０ｓｃｃｍ程度の流量のジ・シランと０．４ｓ
ｃｃｍ程度の流量の（１％のホスフィンを含だ水素から
なる）ドーピング・ガスとによる等方性選択エピタキシ
ャル成長（図５（ｂ）参照）により、単結晶シリコン層
２１６ａ，２１６ｂの表面に、膜厚５０ｎｍ程度のＮ+
型の（第２のシリコン層である）単結晶シリコン層２１
７ａ，２１７ｂが選択的に形成される〔図６，図７，図
８（ｄ），図１０（ｄ）〕。
【００５９】本第２の実施の形態の本一実施例でも上記
第１の実施の形態の上記一実施例と同様に、コンタクト
・パッドとして機能し，Ｎ- 型拡散層２１３ａ，２１３
ｂの露出面に自己整合的に直接に接続される（単結晶）
シリコン層を異方性選択エピタキシャル成長のみにより
形成するのではなく、異方性選択エピタキシャル成長の
後に等方性選択エピタキシャル成長を行なうことにより
これらのシリコン層を形成していることから、後工程に
支障を来たさない程度の高さのシリコン層を形成するこ
とが容易になる。なお、本第２の実施の形態の本一実施
例においても単結晶シリコン層２１７ａ等の成長温度を
単結晶シリコン層２１６ａ等の成長温度より低くしてあ
るが、本第１の実施の形態はこれに限定されるものでは
ない。また、本第２の実施の形態でも、本一実施例のよ
うに単結晶シリコン層２１６ａ，２１６ｂの表面に形成
する第２のシリコン層は単結晶シリコン層に限定される
ものではなく、単結晶シリコン層２１７ａ，２１７ｂの
代りに、Ｎ+ 型の多結晶シリコン膜を選択成長させても
よい。
第１の実施の形態の上記一実施例と同様に、コンタクト
・パッドとして機能し，Ｎ- 型拡散層２１３ａ，２１３
ｂの露出面に自己整合的に直接に接続される（単結晶）
シリコン層を異方性選択エピタキシャル成長のみにより
形成するのではなく、異方性選択エピタキシャル成長の
後に等方性選択エピタキシャル成長を行なうことにより
これらのシリコン層を形成していることから、後工程に
支障を来たさない程度の高さのシリコン層を形成するこ
とが容易になる。なお、本第２の実施の形態の本一実施
例においても単結晶シリコン層２１７ａ等の成長温度を
単結晶シリコン層２１６ａ等の成長温度より低くしてあ
るが、本第１の実施の形態はこれに限定されるものでは
ない。また、本第２の実施の形態でも、本一実施例のよ
うに単結晶シリコン層２１６ａ，２１６ｂの表面に形成
する第２のシリコン層は単結晶シリコン層に限定される
ものではなく、単結晶シリコン層２１７ａ，２１７ｂの
代りに、Ｎ+ 型の多結晶シリコン膜を選択成長させても
よい。
【００６０】その後、例えば酸化シリコン膜の形成，Ｂ
ＰＳＧ膜の形成，ＢＰＳＧ膜のリフロー，ＣＭＰ等が行
なわれ、平坦な上面を有する酸化シリコン系絶縁膜から
なる第１の層間絶縁膜２２１が形成される。層間絶縁膜
２２１を貫通して単結晶シリコン層２１７ａの上面に達
するノード・コンタクト孔２２２が形成される。これら
のノード・コンタクト孔２２２の口径は０．２５μｍ
（＝Ｆ）程度であり、フォト・リソグラフィ工程におい
てアライメントずれが大きくてもノード・コンタクト孔
２２２の底部は単結晶シリコン層２１７ａの上面からは
み出さない〔図６，図７，図９（ａ），図１１
（ａ）〕。
ＰＳＧ膜の形成，ＢＰＳＧ膜のリフロー，ＣＭＰ等が行
なわれ、平坦な上面を有する酸化シリコン系絶縁膜から
なる第１の層間絶縁膜２２１が形成される。層間絶縁膜
２２１を貫通して単結晶シリコン層２１７ａの上面に達
するノード・コンタクト孔２２２が形成される。これら
のノード・コンタクト孔２２２の口径は０．２５μｍ
（＝Ｆ）程度であり、フォト・リソグラフィ工程におい
てアライメントずれが大きくてもノード・コンタクト孔
２２２の底部は単結晶シリコン層２１７ａの上面からは
み出さない〔図６，図７，図９（ａ），図１１
（ａ）〕。
【００６１】次に、例えばＮ+ 型多結晶シリコン膜等の
導電体膜からなるコンタクト・プラグ２２３により、ノ
ード・コンタクト孔２２２が充填される。全面に膜厚８
００ｎｍ程度のＮ+ 型多結晶シリコンが形成され、これ
がパターニングされてストレージ・ノード電極２２４が
形成される。なお、ストレージ・ノード電極２２４とコ
ンタクト・プラグ２２３とは同一のＮ+ 型多結晶シリコ
ン膜により構成し，一回のパターニングにより形成して
もよい。例えばＯＮＯ膜からなる容量絶縁膜１３５が形
成され、例えば膜厚１５０ｎｍのＮ+ 型多結晶シリコン
膜からなるセル・プレート電極２２６が形成される。異
方性エッチングにより、単結晶シリコン層２１７ｂの直
上のセル・プレート電極２２６には口径４００ｎｍ程度
の開口部２２７が形成される〔図６，図７，図９
（ｂ），図１１（ｂ）〕。
導電体膜からなるコンタクト・プラグ２２３により、ノ
ード・コンタクト孔２２２が充填される。全面に膜厚８
００ｎｍ程度のＮ+ 型多結晶シリコンが形成され、これ
がパターニングされてストレージ・ノード電極２２４が
形成される。なお、ストレージ・ノード電極２２４とコ
ンタクト・プラグ２２３とは同一のＮ+ 型多結晶シリコ
ン膜により構成し，一回のパターニングにより形成して
もよい。例えばＯＮＯ膜からなる容量絶縁膜１３５が形
成され、例えば膜厚１５０ｎｍのＮ+ 型多結晶シリコン
膜からなるセル・プレート電極２２６が形成される。異
方性エッチングにより、単結晶シリコン層２１７ｂの直
上のセル・プレート電極２２６には口径４００ｎｍ程度
の開口部２２７が形成される〔図６，図７，図９
（ｂ），図１１（ｂ）〕。
【００６２】続いて、平坦な上面を有する酸化シリコン
系絶縁膜からなる第２の層間絶縁膜２３１が形成され
る。開口部２２７が形成された部分において層間絶縁膜
２３１，容量絶縁膜２２５および層間絶縁膜２２１を貫
通し、単結晶シリコン層２１７ｂの上面に達するビット
・コンタクト孔２３２が形成される。これらのビット・
コンタクト孔２３２の口径もＦ程度であり、フォト・リ
ソグラフィ工程においてアライメントずれが大きくても
ビット・コンタクト孔２３２の底部は単結晶シリコン層
２１７ｂの上面からはみ出さない〔図６，図７，図９
（ｃ），図１１（ｃ）〕。
系絶縁膜からなる第２の層間絶縁膜２３１が形成され
る。開口部２２７が形成された部分において層間絶縁膜
２３１，容量絶縁膜２２５および層間絶縁膜２２１を貫
通し、単結晶シリコン層２１７ｂの上面に達するビット
・コンタクト孔２３２が形成される。これらのビット・
コンタクト孔２３２の口径もＦ程度であり、フォト・リ
ソグラフィ工程においてアライメントずれが大きくても
ビット・コンタクト孔２３２の底部は単結晶シリコン層
２１７ｂの上面からはみ出さない〔図６，図７，図９
（ｃ），図１１（ｃ）〕。
【００６３】その後、例えばＮ+ 型多結晶シリコン膜等
の導電体膜からなるコンタクト・プラグ２２３により、
ビット・コンタクト孔２３２が充填される。例えばスパ
ッタリングにより膜厚１２０ｎｍ程度のタングステン・
シリサイド膜等からなる導電体膜が形成され、この導電
体膜がパターニングされてビット線２３４が形成され
る。さらに表面保護膜２４１が形成され、本第２の実施
の形態の本一実施例によるＤＲＡＭが完成する〔図６，
図７〕。
の導電体膜からなるコンタクト・プラグ２２３により、
ビット・コンタクト孔２３２が充填される。例えばスパ
ッタリングにより膜厚１２０ｎｍ程度のタングステン・
シリサイド膜等からなる導電体膜が形成され、この導電
体膜がパターニングされてビット線２３４が形成され
る。さらに表面保護膜２４１が形成され、本第２の実施
の形態の本一実施例によるＤＲＡＭが完成する〔図６，
図７〕。
【００６４】なお、ＣＯＢ構造のＤＲＡＭに上記第２の
実施の形態を適用することは容易である。また、（（効
果の減少は別として）上記第２の実施の形態を適用し
た）通常のスタック構造のＤＲＡＭに対して、（ＬＯＣ
ＯＳ構造を含んでなる素子分離構造を採用する）上記第
１の実施の形態を適用することも可能である。また、上
記第１および第２の実施の形態の一実施例はそれぞれＮ
チャネルＭＯＳトランジスタに関するものであるが、第
１および第２の実施の形態をＰチャネルＭＯＳトランジ
スタに適用することも可能である。
実施の形態を適用することは容易である。また、（（効
果の減少は別として）上記第２の実施の形態を適用し
た）通常のスタック構造のＤＲＡＭに対して、（ＬＯＣ
ＯＳ構造を含んでなる素子分離構造を採用する）上記第
１の実施の形態を適用することも可能である。また、上
記第１および第２の実施の形態の一実施例はそれぞれＮ
チャネルＭＯＳトランジスタに関するものであるが、第
１および第２の実施の形態をＰチャネルＭＯＳトランジ
スタに適用することも可能である。
【００６５】
【発明の効果】以上説明したように本発明によれば、逆
導電型拡散層とこれら逆導電型拡散層の表面上に自己整
合的に設けられたコンタクト・パッドとして機能する逆
導電型の単結晶シリコン層とを含んでなるソース・ドレ
イン領域を有し，主表面が｛１００｝からなる一導電型
シリコン基板に設けられた逆導電型チャネルのＭＯＳト
ランジスタにおいて、ゲート電極の上面を選択的に直接
に覆う酸化シリコン膜キャップが設けられ、ゲート電極
並びに酸化シリコン膜スペーサの側面を直接に覆う窒化
シリコン膜スペーサを設けられている。さらに、酸化シ
リコン膜スペーサに自己整合的な逆導電型拡散層の表面
に直接に接続される逆導電型の単結晶シリコンからなる
第１のシリコン層と、第１のシリコン層の表面を直接に
覆い，少なくとも酸化シリコン膜キャップの上面にまで
延在する逆導電型の第２のシリコン層とが設けられ、こ
れら第１および第２のシリコン層と逆導電型拡散層とか
らソース・ドレイン領域が構成され、これら第１並びに
第２のシリコン層がコンタクト・パッドとして機能して
いる。第１のシリコン層は異方性選択エピタキシャル成
長法により形成され、第２のシリコン層は等方性選択エ
ピタキシャル成長法による単結晶シリコンもしくは選択
成長法による多結晶シリコンからなる。
導電型拡散層とこれら逆導電型拡散層の表面上に自己整
合的に設けられたコンタクト・パッドとして機能する逆
導電型の単結晶シリコン層とを含んでなるソース・ドレ
イン領域を有し，主表面が｛１００｝からなる一導電型
シリコン基板に設けられた逆導電型チャネルのＭＯＳト
ランジスタにおいて、ゲート電極の上面を選択的に直接
に覆う酸化シリコン膜キャップが設けられ、ゲート電極
並びに酸化シリコン膜スペーサの側面を直接に覆う窒化
シリコン膜スペーサを設けられている。さらに、酸化シ
リコン膜スペーサに自己整合的な逆導電型拡散層の表面
に直接に接続される逆導電型の単結晶シリコンからなる
第１のシリコン層と、第１のシリコン層の表面を直接に
覆い，少なくとも酸化シリコン膜キャップの上面にまで
延在する逆導電型の第２のシリコン層とが設けられ、こ
れら第１および第２のシリコン層と逆導電型拡散層とか
らソース・ドレイン領域が構成され、これら第１並びに
第２のシリコン層がコンタクト・パッドとして機能して
いる。第１のシリコン層は異方性選択エピタキシャル成
長法により形成され、第２のシリコン層は等方性選択エ
ピタキシャル成長法による単結晶シリコンもしくは選択
成長法による多結晶シリコンからなる。
【００６６】その結果、本発明の採用によりコンタクト
孔を介してこれらのソース・ドレイン領域に接続される
配線とゲート電極との間のリーク電流および短絡が抑制
し易く，後工程に支障を来たさない現実的な高さの単結
晶シリコン層を有してなることが可能になる。
孔を介してこれらのソース・ドレイン領域に接続される
配線とゲート電極との間のリーク電流および短絡が抑制
し易く，後工程に支障を来たさない現実的な高さの単結
晶シリコン層を有してなることが可能になる。
【図１】本発明の第１の実施の形態の一実施例の平面模
式図である。
式図である。
【図２】上記第１の実施の形態の上記一実施例の断面模
式図であり、図２（ａ），（ｂ）および（ｃ）は図１の
ＡＡ線，ＢＢ線およびＣＣ線での断面模式図である。
式図であり、図２（ａ），（ｂ）および（ｃ）は図１の
ＡＡ線，ＢＢ線およびＣＣ線での断面模式図である。
【図３】上記第１の実施の形態の上記一実施例の製造工
程の断面模式図であり、図１のＡＡ線での製造工程の断
面模式図である。
程の断面模式図であり、図１のＡＡ線での製造工程の断
面模式図である。
【図４】上記第１の実施の形態の上記一実施例の製造工
程の断面模式図であり、図１のＣＣ線での製造工程の断
面模式図である。
程の断面模式図であり、図１のＣＣ線での製造工程の断
面模式図である。
【図５】本発明の上記第１の実施の形態等に適用する異
方性選択エピタキシャル成長法を説明するための図であ
り、ジ・シランの流量に対する｛１００｝面の〈１０
０〉方向への成長速度の依存性，｛１１０｝面の〈１１
０〉方向への成長速度の依存性を示すグラフである。
方性選択エピタキシャル成長法を説明するための図であ
り、ジ・シランの流量に対する｛１００｝面の〈１０
０〉方向への成長速度の依存性，｛１１０｝面の〈１１
０〉方向への成長速度の依存性を示すグラフである。
【図６】本発明の第２の実施の形態の一実施例の平面模
式図である。
式図である。
【図７】上記第２の実施の形態の上記一実施例の断面模
式図であり、図７（ａ），（ｂ）および（ｃ）は図６の
ＡＡ線，ＢＢ線およびＣＣ線での断面模式図である。
式図であり、図７（ａ），（ｂ）および（ｃ）は図６の
ＡＡ線，ＢＢ線およびＣＣ線での断面模式図である。
【図８】上記第２の実施の形態の上記一実施例の製造工
程の断面模式図であり、図６のＡＡ線での製造工程の断
面模式図である。
程の断面模式図であり、図６のＡＡ線での製造工程の断
面模式図である。
【図９】上記第２の実施の形態の上記一実施例の製造工
程の断面模式図であり、図６のＡＡ線での製造工程の断
面模式図である。
程の断面模式図であり、図６のＡＡ線での製造工程の断
面模式図である。
【図１０】上記第２の実施の形態の上記一実施例の製造
工程の断面模式図であり、図６のＢＢ線での製造工程の
断面模式図である。
工程の断面模式図であり、図６のＢＢ線での製造工程の
断面模式図である。
【図１１】上記第２の実施の形態の上記一実施例の製造
工程の断面模式図であり、図６のＢＢ線での製造工程の
断面模式図である。
工程の断面模式図であり、図６のＢＢ線での製造工程の
断面模式図である。
【図１２】従来の技術を説明するための平面模式図であ
る。
る。
【図１３】上記従来の技術を説明するための断面模式図
であり、図１３（ａ），（ｂ）およば（ｃ）は図１１の
ＡＡ線，ＢＢ線およびＣＣ線での断面模式図である。
であり、図１３（ａ），（ｂ）およば（ｃ）は図１１の
ＡＡ線，ＢＢ線およびＣＣ線での断面模式図である。
【図１４】上記従来の技術の問題点を説明するための模
式図である。
式図である。
１０１，２０１，３０１ Ｐ型シリコン基板 １０２，２０２，３０２ 活性領域 １０４，２０４，３０４ Ｐ- 型拡散層 １０５，３０５ フィールド酸化膜 １０６，２０６，３０６ ゲート酸化膜 １１１，２１１，３１１ ゲート電極 １１２，２１２，３１２ 酸化シリコン膜キャップ １１３ａ，１１３ｂ，２１３ａ，２１３ｂ，３１３ａ，
３１３ｂ Ｎ- 型拡散層 １１４，２１４ 窒化シリコン膜スペーサ １１５ａ，１１５ｂ，２１５ａ，２１５ｂ，３１５ａ，
３１５ｂ Ｎ+ 型拡散層 １１６ａ，１１６ｂ，１１７ａ，１１７ｂ，２１６ａ，
２１６ｂ，２１７ａ，２１７ｂ，３１６ａ，３１６ｂ
単結晶シリコン層 １１８ａ，１１８ｂ，２１８ａ，２１８ｂ，３１８ａ，
３１８ｂ ソース・ドレイン領域 １２１，１３１，２２１，２３１，３２１，３３１
層間絶縁膜 １２２，２３２，３２２ ビット・コンタクト孔 １２３，１３３，２２３，２３３，３２３，３３３
コンタクト・プラグ １２４，２３４，３２４ ビット線 １３２，２２２，３３２ ノード・コンタクト孔 １３４，２２４，３３４ ストレージ・ノード電極 １３５，２２５，３３５ 容量絶縁膜 １３６，２２６，３３６ セル・プレート電極 １４１，２４１，３４１ 表面保護膜 ２０３ 溝 ２０５ フィールド絶縁膜 ２２７ 開口部 ３１４ 酸化シリコン膜スペーサ
３１３ｂ Ｎ- 型拡散層 １１４，２１４ 窒化シリコン膜スペーサ １１５ａ，１１５ｂ，２１５ａ，２１５ｂ，３１５ａ，
３１５ｂ Ｎ+ 型拡散層 １１６ａ，１１６ｂ，１１７ａ，１１７ｂ，２１６ａ，
２１６ｂ，２１７ａ，２１７ｂ，３１６ａ，３１６ｂ
単結晶シリコン層 １１８ａ，１１８ｂ，２１８ａ，２１８ｂ，３１８ａ，
３１８ｂ ソース・ドレイン領域 １２１，１３１，２２１，２３１，３２１，３３１
層間絶縁膜 １２２，２３２，３２２ ビット・コンタクト孔 １２３，１３３，２２３，２３３，３２３，３３３
コンタクト・プラグ １２４，２３４，３２４ ビット線 １３２，２２２，３３２ ノード・コンタクト孔 １３４，２２４，３３４ ストレージ・ノード電極 １３５，２２５，３３５ 容量絶縁膜 １３６，２２６，３３６ セル・プレート電極 １４１，２４１，３４１ 表面保護膜 ２０３ 溝 ２０５ フィールド絶縁膜 ２２７ 開口部 ３１４ 酸化シリコン膜スペーサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笠井 直記 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (14)
- 【請求項１】 主表面が｛１００｝からなる一導電型の
シリコン基板の表面に設けられた〈１１０〉方向の辺に
より区画された活性領域と、該活性領域を囲んで該シリ
コン基板の表面の素子分離領域に設けられたＬＯＣＯＳ
型のフィールド酸化膜とを有し、 前記活性領域の表面に設けられたゲート酸化膜を介して
該活性領域の表面上を〈１１０〉方向に横断するゲート
電極と、該ゲート電極の上面を直接に覆う酸化シリコン
膜キャップと、該ゲート電極および該酸化シリコン膜キ
ャップの側面を直接に覆う窒化シリコン膜スペーサとを
有し、前記ゲート電極および前記フィールド酸化膜に自
己整合的に前記活性領域の表面に設けられた逆導電型拡
散層と、前記窒化シリコン膜スペーサ並びに該フィール
ド酸化膜に自己整合的な該逆導電型拡散層の表面を直接
に覆い，｛１１０｝面からなる側面および主たる面が
｛１００｝面からなる上面を有した逆導電型の単結晶シ
リコンからなる第１のシリコン層と、該第１のシリコン
層の上面並びに側面を直接に覆って少なくとも前記酸化
シリコン膜キャップおよび該フィールド酸化膜の上面に
延在する逆導電型の第２のシリコン層とからなる逆導電
型のソース・ドレイン領域を有し、 前記フィールド酸化膜，酸化シリコン膜キャップ，窒化
シリコン膜スペーサおよび第２のシリコン層を覆う層間
絶縁膜と、該層間絶縁膜に設けられた該第２のシリコン
層の上面に達するコンタクト孔と、該コンタクト孔を介
して前記ソース・ドレイン領域に接続される該層間絶縁
膜の表面上に設けられた配線とを有することを特徴とす
る半導体装置。 - 【請求項２】 前記第２のシリコン層が単結晶シリコン
からなることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記ゲート電極の最小間隔と前記コンタ
クト孔の最小口径とが等しいことを特徴とする請求項１
もしくは請求項２記載の半導体装置。 - 【請求項４】 隣接する前記ゲート電極に属する前記窒
化シリコン膜スペーサの最小間隔と前記コンタクト孔の
最小口径とが等しいことを特徴とする請求項１もしくは
請求項２記載の半導体装置。 - 【請求項５】 主表面が｛１００｝からなる一導電型の
シリコン基板の表面に設けられた〈１１０〉方向の辺に
より区画された活性領域と、該活性領域を囲んで該シリ
コン基板の表面の素子分離領域に設けられた溝と、該溝
を充填するフィールド絶縁膜とを有し、 前記活性領域の表面に設けられたゲート酸化膜を介して
該活性領域の表面上を〈１１０〉方向に横断するゲート
電極と、該ゲート電極の上面を直接に覆う酸化シリコン
膜キャップと、該ゲート電極および該酸化シリコン膜キ
ャップの側面を直接に覆う窒化シリコン膜スペーサとを
有し、 前記ゲート電極および前記フィールド絶縁膜に自己整合
的に前記活性領域の表面に設けられた逆導電型拡散層
と、前記窒化シリコン膜スペーサ並びに該フィールド絶
縁膜に自己整合的な該逆導電型拡散層の表面を直接に覆
い，｛１１０｝面からなる側面および主たる面が｛１０
０｝面からなる上面を有した逆導電型の単結晶シリコン
からなる第１のシリコン層と、該第１のシリコン層の上
面並びに側面を直接に覆って少なくとも前記酸化シリコ
ン膜キャップおよび該フィールド絶縁膜の上面に延在す
る逆導電型の第２のシリコン層とからなる逆導電型のソ
ース・ドレイン領域を有し、 前記フィールド絶縁膜，酸化シリコン膜キャップ，窒化
シリコン膜スペーサおよび第２のシリコン層を覆う層間
絶縁膜と、該層間絶縁膜に設けられた該第２のシリコン
層の上面に達するコンタクト孔と、該コンタクト孔を介
して前記ソース・ドレイン領域に接続される該層間絶縁
膜の表面上に設けられた配線とを有することを特徴とす
る半導体装置。 - 【請求項６】 前記第２のシリコン層が単結晶シリコン
からなることを特徴とする請求項５記載の半導体装置。 - 【請求項７】 前記ゲート電極の最小間隔と前記コンタ
クト孔の最小口径とが等しいことを特徴とする請求項５
もしくは請求項６記載の半導体装置。 - 【請求項８】 隣接する前記ゲート電極に属する前記窒
化シリコン膜スペーサの最小間隔と前記コンタクト孔の
最小口径とが等しいことを特徴とする請求項５もしくは
請求項６記載の半導体装置。 - 【請求項９】 主表面が｛１００｝からなる一導電型の
シリコン基板の表面における〈１１０〉方向の辺により
区画された活性領域を囲む素子分離領域に、ＬＯＣＯＳ
型のフィールド酸化膜を形成する工程と、 熱酸化により前記活性領域の表面にゲート酸化膜を形成
し、全面に導電体膜を形成し、該導電体膜の表面を覆う
酸化シリコン膜を形成し、該酸化シリコン膜および導電
体膜をパターニングして該ゲート酸化膜を介して該活性
領域の表面上を〈１１０〉方向に横断するゲート電極と
該ゲート電極の上面を直接に覆う酸化シリコン膜キャッ
プとを形成し、該ゲート電極および前記フィールド酸化
膜をマスクにして該活性領域の表面に逆導電型拡散層を
形成する工程と、 全面に窒化シリコン膜を形成し、異方性エッチングによ
り該窒化シリコン膜に対するエッチ・バックを行なって
前記酸化シリコン膜キャップおよびゲート電極の側面を
直接に覆う窒化シリコン膜スペーサを形成するとともに
該窒化シリコン膜スペーサおよびフィールド酸化膜に自
己整合的に前記ゲート酸化膜を除去する工程と、 単結晶シリコンの異方性選択エピタキシャル成長法によ
り、前記逆導電型拡散層の表面に逆導電型の第１のシリ
コン層を形成する工程と、 単結晶シリコンの等方性選択エピタキシャル成長法もし
くは多結晶シリコンの選択成長法により、前記第１の単
結晶シリコン層の上面並びに側面を直接に覆い，少なく
とも前記酸化シリコン膜キャップおよび該フィールド絶
縁膜の上面に延在する逆導電型の第２のシリコン層を形
成する工程と、 全面に層間絶縁膜を形成し、該層間絶縁膜に前記第２の
シリコン層に達するコンタクト孔を形成し、該層間絶縁
膜の表面に該コンタクト孔を介して該第２のシリコン層
に接続される配線を形成する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項１０】 前記異方性選択エピタキシャル成長法
がジ・シラン（Ｓｉ2 Ｈ6 ）もしくはモノ・シラン（Ｓ
ｉＨ4 ）を主原料ガスとして行なわれることを特徴とす
る請求項９記載の半導体装置の製造方法。 - 【請求項１１】 前記第２のシリコン層が前記第１のシ
リコン層と同じ主原料ガスを用いた単結晶シリコンの等
方性選択エピタキシャル成長法により形成され、さらに
該第２のシリコン層の成長温度が該第１のシリコン層の
成長温度より低いことを特徴とする請求項１０記載の半
導体装置の製造方法。 - 【請求項１２】 主表面が｛１００｝からなる一導電型
のシリコン基板の表面における〈１１０〉方向の辺によ
り区画された活性領域を囲む素子分離領域に溝を形成
し、全面に絶縁膜を形成し、該絶縁膜を該溝内にのみ残
置してフィールド絶縁膜を形成する工程と、 熱酸化により前記活性領域の表面にゲート酸化膜を形成
し、全面に導電体膜を形成し、該導電体膜の表面を覆う
酸化シリコン膜を形成し、該酸化シリコン膜および導電
体膜をパターニングして該ゲート酸化膜を介して該活性
領域の表面上を〈１１０〉方向に横断するゲート電極と
該ゲート電極の上面を直接に覆う酸化シリコン膜キャッ
プとを形成し、該ゲート電極および前記フィールド絶縁
膜をマスクにして該活性領域の表面に逆導電型拡散層を
形成する工程と、 全面に窒化シリコン膜を形成し、異方性エッチングによ
り該窒化シリコン膜に対するエッチ・バックを行なって
前記酸化シリコン膜キャップおよびゲート電極の側面を
直接に覆う窒化シリコン膜スペーサを形成するとともに
該窒化シリコン膜スペーサおよびフィールド絶縁膜に自
己整合的に前記ゲート酸化膜を除去する工程と、 単結晶シリコンの異方性選択エピタキシャル成長法によ
り、前記逆導電型拡散層の表面に逆導電型の第１のシリ
コン層を形成する工程と、 単結晶シリコンの等方性選択エピタキシャル成長法もし
くは多結晶シリコンの選択成長法により、前記第１の単
結晶シリコン層の上面並びに側面を直接に覆い，少なく
とも前記酸化シリコン膜キャップおよび該フィールド絶
縁膜の上面に延在する逆導電型の第２のシリコン層を形
成する工程と、 全面に層間絶縁膜を形成し、該層間絶縁膜に前記第２の
シリコン層に達するコンタクト孔を形成し、該層間絶縁
膜の表面に該コンタクト孔を介して該第２のシリコン層
に接続される配線を形成する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項１３】 前記異方性選択エピタキシャル成長法
がジ・シランもしくはモノ・シランを主原料ガスとして
行なわれることを特徴とする請求項１２記載の半導体装
置の製造方法。 - 【請求項１４】 前記第２のシリコン層が前記第１のシ
リコン層と同じ主原料ガスを用いた単結晶シリコンの等
方性選択エピタキシャル成長法により形成され、さらに
該第２のシリコン層の成長温度が該第１のシリコン層の
成長温度より低いことを特徴とする請求項１３記載の半
導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8256912A JP2964960B2 (ja) | 1996-09-27 | 1996-09-27 | 半導体装置およびその製造方法 |
| US08/936,919 US5895948A (en) | 1996-09-27 | 1997-09-25 | Semiconductor device and fabrication process thereof |
| KR1019970049412A KR100258164B1 (ko) | 1996-09-27 | 1997-09-27 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8256912A JP2964960B2 (ja) | 1996-09-27 | 1996-09-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107219A true JPH10107219A (ja) | 1998-04-24 |
| JP2964960B2 JP2964960B2 (ja) | 1999-10-18 |
Family
ID=17299115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8256912A Expired - Fee Related JP2964960B2 (ja) | 1996-09-27 | 1996-09-27 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5895948A (ja) |
| JP (1) | JP2964960B2 (ja) |
| KR (1) | KR100258164B1 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0921573A2 (en) * | 1997-12-03 | 1999-06-09 | Nec Corporation | Semiconductor device having a seletively-grown contact pad |
| US6261911B1 (en) | 1999-02-13 | 2001-07-17 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a junction in a semiconductor device |
| US6277677B1 (en) | 1999-04-12 | 2001-08-21 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
| US6281085B1 (en) | 1999-06-28 | 2001-08-28 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
| US6300209B1 (en) | 1999-06-24 | 2001-10-09 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating triple well of semiconductor device using SEG |
| US6309939B1 (en) | 1999-06-18 | 2001-10-30 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
| US6365473B1 (en) | 1999-06-29 | 2002-04-02 | Hyundai Electronics Industries Co. Ltd. | Method of manufacturing a transistor in a semiconductor device |
| US6368927B1 (en) | 1999-06-29 | 2002-04-09 | Hyunadi Electronics Industries, Ltd. | Method of manufacturing transistor having elevated source and drain regions |
| US6376318B1 (en) | 1999-06-30 | 2002-04-23 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
| US6406973B1 (en) | 1999-06-29 | 2002-06-18 | Hyundai Electronics Industries Co., Ltd. | Transistor in a semiconductor device and method of manufacturing the same |
| US6478873B1 (en) | 1999-12-30 | 2002-11-12 | Hyundai Electronics Industries Co., Ltd. | Method of optimizing process of selective epitaxial growth |
| US6500719B1 (en) | 1999-12-28 | 2002-12-31 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a MOSFET of an elevated source/drain structure with SEG in facet |
| US6521508B1 (en) | 1999-12-31 | 2003-02-18 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a contact plug in a semiconductor device using selective epitaxial growth of silicon process |
| JP2003078004A (ja) * | 2001-08-31 | 2003-03-14 | Sony Corp | 半導体装置およびその製造方法 |
| US6541355B2 (en) | 2001-09-05 | 2003-04-01 | Hynix Semiconductor Inc. | Method of selective epitaxial growth for semiconductor devices |
| US6818537B2 (en) | 2001-10-08 | 2004-11-16 | Hynix Semiconductor Inc. | Method of manufacturing a contact plug for a semiconductor device |
| US6933228B2 (en) | 2001-10-12 | 2005-08-23 | Hynix Semiconductor Inc. | Method of manufacturing of contact plug in a contact hole on a silicon substrate |
| KR100629268B1 (ko) | 2004-04-06 | 2006-09-29 | 삼성전자주식회사 | 다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여박막 트랜지스터들을 갖는 반도체 집적회로를 제조하는방법들 및 그에 의해 제조된 반도체 집적회로들 |
| US7906809B2 (en) | 2005-04-25 | 2011-03-15 | Elpida Memory, Inc. | Semiconductor device having an elevated source/drain structure of varying cross-section |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2877108B2 (ja) * | 1996-12-04 | 1999-03-31 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH1126757A (ja) * | 1997-06-30 | 1999-01-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6180976B1 (en) * | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
| KR100319889B1 (ko) * | 1999-06-23 | 2002-01-10 | 윤종용 | 이방성 패시트를 갖는 물질막을 구비하는 반도체 장치 및 그 제조 방법 |
| US6483171B1 (en) * | 1999-08-13 | 2002-11-19 | Micron Technology, Inc. | Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same |
| US6534389B1 (en) | 2000-03-09 | 2003-03-18 | International Business Machines Corporation | Dual level contacts and method for forming |
| JP2002289490A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 半導体装置 |
| KR100455724B1 (ko) | 2001-10-08 | 2004-11-12 | 주식회사 하이닉스반도체 | 반도체소자의 플러그 형성방법 |
| KR100406537B1 (ko) | 2001-12-03 | 2003-11-20 | 주식회사 하이닉스반도체 | 반도체장치의 제조 방법 |
| DE10212914A1 (de) * | 2002-03-22 | 2003-10-16 | Infineon Technologies Ag | Herstellungsverfahren für einen Kontakt in einer Halbleiterstruktur und entsprechender Kontakt |
| US6800534B2 (en) * | 2002-12-09 | 2004-10-05 | Taiwan Semiconductor Manufacturing Company | Method of forming embedded MIM capacitor and zigzag inductor scheme |
| US7348654B2 (en) * | 2002-12-09 | 2008-03-25 | Taiwan Semiconductor Manufacturing Co., Ltd | Capacitor and inductor scheme with e-fuse application |
| KR100503519B1 (ko) * | 2003-01-22 | 2005-07-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| JP2008085244A (ja) * | 2006-09-29 | 2008-04-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2010219139A (ja) * | 2009-03-13 | 2010-09-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN102347367B (zh) * | 2011-11-03 | 2014-07-02 | 中国电子科技集团公司第五十八研究所 | 一种基于部分耗尽型soi工艺的抗辐射mos器件结构 |
| US8853862B2 (en) * | 2011-12-20 | 2014-10-07 | International Business Machines Corporation | Contact structures for semiconductor transistors |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010751A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体集積回路装置 |
| JPS6131387A (ja) * | 1984-07-23 | 1986-02-13 | Nec Corp | 気相エピタキシヤル成長法 |
| JP2859288B2 (ja) * | 1989-03-20 | 1999-02-17 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
| JP3195785B2 (ja) * | 1989-07-17 | 2001-08-06 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| KR960005248B1 (ko) * | 1991-10-24 | 1996-04-23 | 마쯔시다덴기산교 가부시기가이샤 | 반도체기억장치 및 그 제조방법 |
| JPH0697192A (ja) * | 1992-07-29 | 1994-04-08 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| US5605857A (en) * | 1993-02-12 | 1997-02-25 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
| JPH06333944A (ja) * | 1993-05-25 | 1994-12-02 | Nippondenso Co Ltd | 半導体装置 |
| KR970011761B1 (ko) * | 1994-04-12 | 1997-07-15 | 엘지반도체 주식회사 | 반도체 디램 셀 및 디램셀의 캐패시터 제조 방법 |
| US5706164A (en) * | 1996-07-17 | 1998-01-06 | Vangaurd International Semiconductor Corporation | Method of fabricating high density integrated circuits, containing stacked capacitor DRAM devices, using elevated trench isolation and isolation spacers |
-
1996
- 1996-09-27 JP JP8256912A patent/JP2964960B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-25 US US08/936,919 patent/US5895948A/en not_active Expired - Lifetime
- 1997-09-27 KR KR1019970049412A patent/KR100258164B1/ko not_active IP Right Cessation
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0921573A2 (en) * | 1997-12-03 | 1999-06-09 | Nec Corporation | Semiconductor device having a seletively-grown contact pad |
| EP0921573A3 (en) * | 1997-12-03 | 2002-10-09 | Nec Corporation | Semiconductor device having a seletively-grown contact pad |
| US6261911B1 (en) | 1999-02-13 | 2001-07-17 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a junction in a semiconductor device |
| US6277677B1 (en) | 1999-04-12 | 2001-08-21 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
| US6309939B1 (en) | 1999-06-18 | 2001-10-30 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
| US6300209B1 (en) | 1999-06-24 | 2001-10-09 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating triple well of semiconductor device using SEG |
| US6281085B1 (en) | 1999-06-28 | 2001-08-28 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
| US6707062B2 (en) | 1999-06-29 | 2004-03-16 | Hyundai Electronics Industries Co., Ltd. | Transistor in a semiconductor device with an elevated channel and a source drain |
| US6365473B1 (en) | 1999-06-29 | 2002-04-02 | Hyundai Electronics Industries Co. Ltd. | Method of manufacturing a transistor in a semiconductor device |
| US6368927B1 (en) | 1999-06-29 | 2002-04-09 | Hyunadi Electronics Industries, Ltd. | Method of manufacturing transistor having elevated source and drain regions |
| US6406973B1 (en) | 1999-06-29 | 2002-06-18 | Hyundai Electronics Industries Co., Ltd. | Transistor in a semiconductor device and method of manufacturing the same |
| US6376318B1 (en) | 1999-06-30 | 2002-04-23 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
| US6500719B1 (en) | 1999-12-28 | 2002-12-31 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a MOSFET of an elevated source/drain structure with SEG in facet |
| US6478873B1 (en) | 1999-12-30 | 2002-11-12 | Hyundai Electronics Industries Co., Ltd. | Method of optimizing process of selective epitaxial growth |
| US6521508B1 (en) | 1999-12-31 | 2003-02-18 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a contact plug in a semiconductor device using selective epitaxial growth of silicon process |
| JP2003078004A (ja) * | 2001-08-31 | 2003-03-14 | Sony Corp | 半導体装置およびその製造方法 |
| JP4492009B2 (ja) * | 2001-08-31 | 2010-06-30 | ソニー株式会社 | 半導体装置およびその製造方法 |
| US6541355B2 (en) | 2001-09-05 | 2003-04-01 | Hynix Semiconductor Inc. | Method of selective epitaxial growth for semiconductor devices |
| US6818537B2 (en) | 2001-10-08 | 2004-11-16 | Hynix Semiconductor Inc. | Method of manufacturing a contact plug for a semiconductor device |
| US6933228B2 (en) | 2001-10-12 | 2005-08-23 | Hynix Semiconductor Inc. | Method of manufacturing of contact plug in a contact hole on a silicon substrate |
| KR100629268B1 (ko) | 2004-04-06 | 2006-09-29 | 삼성전자주식회사 | 다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여박막 트랜지스터들을 갖는 반도체 집적회로를 제조하는방법들 및 그에 의해 제조된 반도체 집적회로들 |
| US7906809B2 (en) | 2005-04-25 | 2011-03-15 | Elpida Memory, Inc. | Semiconductor device having an elevated source/drain structure of varying cross-section |
Also Published As
| Publication number | Publication date |
|---|---|
| US5895948A (en) | 1999-04-20 |
| JP2964960B2 (ja) | 1999-10-18 |
| KR19980025081A (ko) | 1998-07-06 |
| KR100258164B1 (ko) | 2000-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964960B2 (ja) | 半導体装置およびその製造方法 | |
| KR100714401B1 (ko) | 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법 | |
| JP2877108B2 (ja) | 半導体装置およびその製造方法 | |
| JP3199717B2 (ja) | 半導体装置およびその製造方法 | |
| US7511340B2 (en) | Semiconductor devices having gate structures and contact pads that are lower than the gate structures | |
| JPH05198772A (ja) | トレンチ記憶キャパシタ上に積層したアクセス・トランジスタを有する折返しビット線超高集積度ダイナミック・ランダム・アクセス・メモリおよびその製造方法 | |
| KR100673673B1 (ko) | Ｄｒａｍ 셀 장치 및 그 제조 방법 | |
| JPH06252359A (ja) | 半導体装置の製造方法 | |
| JP3219051B2 (ja) | 半導体装置の製造方法 | |
| US8278694B2 (en) | Semiconductor device with vertical transistor | |
| JP3127955B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08288473A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100331848B1 (ko) | 반도체 소자의 콘택 패드 형성 방법 | |
| US20020123198A1 (en) | Method of fabricating a self-aligned shallow trench isolation | |
| JP2862129B2 (ja) | 半導体装置の製造方法 | |
| JP4044525B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US6313494B1 (en) | Semiconductor device having a selectively-grown contact pad | |
| JP2659991B2 (ja) | 半導体記憶装置およびその製造方法 | |
| KR950011638B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3047871B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0434831B2 (ja) | ||
| CN117082854A (zh) | 半导体器件及其制造方法 | |
| WO2014168104A1 (ja) | 半導体装置およびその製造方法 | |
| JPH04287364A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990713 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |