JPH05198772A - トレンチ記憶キャパシタ上に積層したアクセス・トランジスタを有する折返しビット線超高集積度ダイナミック・ランダム・アクセス・メモリおよびその製造方法 - Google Patents

トレンチ記憶キャパシタ上に積層したアクセス・トランジスタを有する折返しビット線超高集積度ダイナミック・ランダム・アクセス・メモリおよびその製造方法

Info

Publication number
JPH05198772A
JPH05198772A JP4150932A JP15093292A JPH05198772A JP H05198772 A JPH05198772 A JP H05198772A JP 4150932 A JP4150932 A JP 4150932A JP 15093292 A JP15093292 A JP 15093292A JP H05198772 A JPH05198772 A JP H05198772A
Authority
JP
Japan
Prior art keywords
word line
gate
contact
semiconductor
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4150932A
Other languages
English (en)
Other versions
JPH07114263B2 (ja
Inventor
Sang H Dhong
ソン・ホー・ドン
Wei Hwang
ウェイ・フワン
Lewis M Terman
ルイス・マディソン・ターマン
Matthew R Wordeman
マシュー・アール・ワードマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05198772A publication Critical patent/JPH05198772A/ja
Publication of JPH07114263B2 publication Critical patent/JPH07114263B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor

Abstract

(57)【要約】 （修正有） 【目的】 超高集積度のダイナミック・ランダム・アク
セス・メモリ構造を提供する。 【構成】 トレンチ・キャパシタ１０２と平面構成のア
クセス・トランジスタ１１２、１１４とを有する、折返
しビット線ＤＲＡＭセルが提供される。アクセス・トラ
ンジスタ１１２、１１４は、キャパシタ１０２の上に積
層され、これに接続された第１の端子を有する。このア
クセス・トランジスタは、平面配向のゲート１２６、１
２８を含んでいる。第１のワード線１３６は、ゲートと
接触する副表面と、ゲートに直交する主表面を有する。
ゲートに隣接して絶縁ペデスタル１４０が設けられ、ペ
デスタル上に第１のワード線に平行な主表面を有するパ
ッシング・ワード線１３８が設けられる。他の実施例で
は、折返しビット線ＤＲＡＭセルは、１つの端子がトレ
ンチ・キャパシタへの接点の上側延長部分上に形成され
た、垂直配向のアクセス・トランジスタを含んでいる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ダイナミック・ラン
ダム・アクセス・メモリ（ＤＲＡＭ）に関するものであ
り、さらに詳細には、トレンチを埋め込んだ記憶キャパ
シタの上にアクセス・トランジスタを積層したＤＲＡＭ
構造、およびその製法に関するものである。
【０００２】
【従来の技術】超高集積度ＤＲＡＭを実現するために、
新しいメモリ・セル構造とアレイの設計が必要であるこ
とは明らかである。従来技術による構成では、２５６メ
ガビットまたはそれ以上の計画セル集積度の要件を満た
さない。従来技術によるセル構造は、多くの場合、セル
構造の集積度を高めるために３次元のセル構造を使用し
ている。これらのセル構成には、トレンチ内に形成した
記憶キャパシタ、高アスペクト比の断面を有する垂直に
配向されたワード線、および垂直に配向されたアクセス
・トランジスタ構造を含むものがある。
【０００３】図１に、各セル１０がアクセス・トランジ
スタ１２、記憶キャパシタ１４、ビット線１６、ワード
線１８、およびパッシング・ワード線２０を有する、広
く用いられているＤＲＡＭ構成を示す。トランジスタ１
２のゲートは、ワード線１８に接続され、トランジスタ
１２のソースはビット線１６に接続されている。ビット
線１６およびワード線１８に適当な電位を印加すると、
周知のように、データをキャパシタ１４に書き込み、ま
たはキャパシタ１４から読み取ることができる。図１に
示す回路は、セル１０からの出力が、端子２２、２４を
介して差動センス・アンプに供給され、かつ接続された
ワード線１８およびパッシング・ワード線２０がセル１
０を横切るので、「折返しビット線」構造と称する。
【０００４】図１の残りのＤＲＡＭセルは同一であり、
パッシング・ワード線２０および２６が行２４および３
０のメモリ・セルを制御し、ワード線１８および３２が
行のセルを１行ずつ交互に制御する。
【０００５】図２に、セル１０の構造の一例の平面図を
示し、図３に、図２のセルの線３−３に沿った断面図を
示す。図２および図３で、ワード線１８はトランジスタ
１２のゲート構造を形成し、一方パッシング・ワード線
２０は厚い酸化物層３６の上にあり、セル１０の動作に
影響を与えないことが分かる。ビット線１６は、スタッ
ド３８を介してトランジスタ１２のソース４０に接続さ
れている。ドレイン４２は（接点ストラップ４１を介し
て）トレンチ・キャパシタ４４に接続され、トレンチ・
キャパシタ４４が基板４６中に形成されている。図２お
よび図３に示すセルの種々の態様を使用するＤＲＡＭセ
ルを開示した従来技術の参考文献は、米国特許第４６８
８０６３号、第４７９８７９４号、第４７３４３８４
号、および第４９２２３１３号明細書に見られる。
【０００６】高集積度ＤＲＡＭセル構造は、米国特許第
４８７３５６０号および第４９１６５２４号明細書に開
示されている。米国特許第４８７３５６０号明細書で
は、（同明細書図２７参照）垂直に配向されたワード線
とパッシング・ワード線が用いられ、各セルはトレンチ
内に垂直に配向されたアクセス・トランジスタを有す
る。各縦型アクセス・トランジスタのドレインは、トレ
ンチの側壁中の絶縁層の開口部を通ってトレンチ・キャ
パシタに接続されている。米国特許第４９２６５２４号
明細書では、ワード線はトレンチ・キャパシタの上に設
けられた縦型アクセス・トランジスタのゲートに接触す
るＴ字形部分を有する。米国特許第４８７３５６０号明
細書と同様に、米国特許第４９１６５２４号明細書に示
すアクセス・トランジスタは、トレンチの側壁中の絶縁
層の開口部を通ってトレンチ・キャパシタの接点に接続
されたドレインを有する。
【０００７】上記の従来技術に示された改善にもかかわ
らず、アクセス・トランジスタおよびトレンチ・キャパ
シタの構造をさらに小型にすることが、ＤＲＡＭの超高
集積度を達成するために必要である。さらに、垂直に配
向されたアクセス・トランジスタを使用する場合でも、
アクセス・トランジスタのドレインと、トレンチ・キャ
パシタの内部接点との間に信頼性のある大面積の接触が
確実に保持されるように注意を払う必要がある。
【０００８】
【発明が解決しようとする課題】この発明の目的は、超
高集積度のＤＲＡＭメモリ・セルを提供することにあ
る。
【０００９】この発明の他の目的は、平面配向のアクセ
ス・トランジスタを使用した超高集積度ＤＲＡＭ構造を
提供することにある。
【００１０】この発明の他の目的は、ドレインとトレン
チ・キャパシタの接触が改善された、垂直配向のアクセ
ス・トランジスタを使用した超高集積度ＤＲＡＭ構造を
提供することにある。
【００１１】この発明の他の目的は、超高集積度のＤＲ
ＡＭ構造を作成するための改良された製法を提供するこ
とにある。
【００１２】
【課題を解決するための手段】この発明によれば、トレ
ンチ・キャパシタと平面構成のアクセス・トランジスタ
とを有する折返しビット線ＤＲＡＭセルが提供される。
アクセス・トランジスタは、キャパシタの上に積層さ
れ、これに接続された第１の端子を有する。このアクセ
ス・トランジスタは、平面配向のゲートを含んでいる。
第１のワード線は、ゲートに接触する副表面と、ゲート
の主表面に直交する主表面を有する。ゲートに隣接して
絶縁ペデスタルが設けられ、ペデスタル上に第１のワー
ド線に平行な主表面を有するパッシング・ワード線が設
けられる。他の実施例では、折返しビット線ＤＲＡＭセ
ルは、１つの端子がトレンチ・キャパシタへの接点の上
側延長部分上に形成され、これとの電気的接触が最適に
なった、垂直配向のアクセス・トランジスタを含んでい
る。
【００１３】
【実施例】図４および図５に、この発明のＤＲＡＭアレ
イの（図５の線４−４に沿った）断面を示す。図５で
は、ビット線構造およびその上の誘電性オーバーコート
を除去したＤＲＡＭアレイの平面図を示す。図５の平面
図には、混乱を避けるために、構造の詳細のすべてを示
してはいない。
【００１４】図４を参照すると、このＤＲＡＭ構造は、
複数のトレンチ・キャパシタ１０２を埋め込んだｐ＋基
板１００上に設けられている。各トレンチ・キャパシタ
は、絶縁層１０４と、内部ｐ＋多結晶シリコンの接点充
填物１０６を有する。その上端部では、隣接する１対の
トレンチ・キャパシタ１０２中に陥凹部が作成され、そ
の陥凹部は絶縁層（たとえばＳｉＯ2）１０８で覆われ
ている。ＳｉＯ2層１０８の対をｎウェル・エピタキシ
ャル・シリコン層１１０が橋かけしており、ｎウェル領
域１１０中には１対のアクセス・トランジスタ１１２お
よび１１４が形成されている。
【００１５】トランジスタ１１２および１１４は、共通
のソース接点１１６を共用し、この接点１１６はビット
線スタッド１１８に接続され、スタッド１１８はビット
線１２０に接続されている。トランジスタ１１２および
１１４は、それぞれドレイン接点１２２および１２４を
有し、これらは多結晶シリコン充填領域１０６に、した
がってトレンチ・キャパシタ１０２に接続している。ト
ランジスタ１１２および１１４のそれぞれのゲート構造
は同一で、金属導電層１２６からなる。導電層１２６は
一実施例では、ケイ化チタンと窒化チタンを組み合わせ
たものである。多結晶シリコン層１２８は、導電層１２
６を支持し、ＭＯＳデバイス・ゲート絶縁層１３０によ
りｎウェル領域１１０から分離されている。さらに絶縁
層１３２がビット線スタッド１１８の両側に形成され、
組合せゲート構造１２６、１２８のｎウェル領域１１０
への短絡を防止する。
【００１６】ワード線１３６は、ゲート構造１２６、１
２８に垂直に整合した主平面を有し、副平面を介してそ
れらのゲート構造と電気的に接触している。１対のパッ
シング・ワード線１３８が同様に配向しているが、Ｓｉ
Ｏ2ペデスタル１４０上に設けられている。より小さい
Ｓｉ3Ｎ4ペデスタル１４２がワード線１３６と１３８を
分離し、これらの間を絶縁している。最後に、ＳｉＯ2
のオーバーコート１４４がビット線１２０を支持する。
【００１７】上記の構造により、トレンチ・キャパシタ
１０２の上に平坦なトランジスタ１１２および１１４を
積層し、トランジスタ１１２と１１４に共通のビット線
ソース接点１１６を共用させることによって、高度の小
型化が達成される。さらに、ゲート・メタライゼーショ
ン１２６とワード線１３６との間にＴ字形の配置を使用
することにより、シリコンの表面積がさらに節減され
る。絶縁ペデスタル１４０を使用することにより、パッ
シング・ワード線１３８が能動性セルの上を通ることが
可能になり、これとの間の相互作用が防止される。さら
に、パッシング・ワード線１３８が隣接するセル間のシ
ールド機能を行う。
【００１８】図６以下を参照して、図４および図５に示
したＤＲＡＭ構造を形成するのに使用する方法を説明す
る。図６に示すように、この工程は、標準のトレンチ技
術を使用して記憶キャパシタ１０２を埋め込んだ基板１
００から開始する。各キャパシタ１０２は、基板１００
の上面と同一平面上にある厚いキャップ酸化物１０８で
被覆されている。
【００１９】次の工程は図７に示すとおりで、基板１０
０のシリコン表面上にシリコンのエピタキシャル層１１
０を成長させる。エピタキシャル層１１０は、キャップ
酸化物１０８上に横方向に成長し、連続した上面を形成
する。次に、エピタキシャル層１１０の上に窒化シリコ
ン１５２とＳｉＯ2１５０の複合層を形成する。次に
（図８）、酸化物層１５０および窒化物層１５２をリソ
グラフィによってパターン形成し、層１５２、１５０、
および１１０をエッチングして、メサ・シリコン構造１
１０を形成する。メサ構造１１０を形成した後、酸化物
キャップ１０８の露出した領域をエッチングし、これに
より多結晶シリコン接点領域１０６への開口１５４を形
成する。
【００２０】図９に示すように、ウェーハの上に内因性
多結晶シリコン層１５６をコンフォーマルに付着させ
る。次に層１５６を方向性反応性イオン・エッチング
（ＲＩＥ）にかけて、層１５６の平坦部を、多結晶シリ
コン領域１０６に接触する垂直多結晶ストラップ１５８
を残して除去する。ＲＩＥ工程後、（図９参照）、Ｓｉ
Ｏ2層１３９を付着させて、垂直な多結晶シリコン・ス
トラップ１５８のいずれかの側面の陥凹部を充填する。
その後、ＲＩＥまたは化学機械式研磨による平坦化を使
用して、酸化物領域１３９とシリコン・メサ１１０との
間の表面の高さを等しくする。両方の内因性多結晶シリ
コン側壁ストラップ１５８は、ＳｉＯ2付着工程および
平坦化工程中、定位置に保持される。次に、基板の上面
に選択的にイオン注入して、シリコン領域１１０中にｎ
ウェルを形成する。
【００２１】図１１を参照して、アクセス・トランジス
タ１１２、１１４およびそのゲート構造の形成について
説明する。最初にゲート酸化物層１３０を成長させ、次
に多結晶シリコン層１２８、ケイ化チタン／窒化チタン
複合層１２６、および窒化シリコンのキャップ層１６０
からなるゲート電極スタックを付着させる。次にｐ＋ソ
ース／ドレイン接合を形成してソース１１６およびドレ
イン１２２、１２４を作成した後、ＳｉＯ2層１４０を
付着させる。ｐ＋多結晶シリコン側壁ストラップ１５８
を、ｐ＋ソース／ドレイン接合の形成と同時にドーピン
グする。
【００２２】多層ゲート構造の形成に関して、下層の酸
化物層を形成した後、多結晶シリコン層１２８を付着さ
せ、チタン層をその上に付着させる。その後の反応によ
りケイ化チタンを形成し、次に窒化チタンを付着させ
る。この窒化チタンは、後のｐ＋接合の形成時に拡散バ
リアとして機能する。
【００２３】図１２に示すように、ビット線接点領域を
開き、ソース端子１１６と接触させる。これはリソグラ
フィによるパターン形成とエッチングにより、ソース端
子１１６への接触バイアを開くことによって行う。接点
の壁面に絶縁スペーサ１３２を形成した後、タングステ
ン金属インサート１６２を形成する。
【００２４】厚い窒化物層（図１３参照）を基板上面の
上に設け、ペデスタル１４２を残してこれを選択的にエ
ッチングして、窒化物キャップ１６０中に開口１６３を
形成する。この操作によりトランジスタ１１２、１１４
のゲートの上部メタライゼーション層１２６が露出す
る。工程は図１４に示すように進行し、ｐ＋多結晶シリ
コン層１６４等の導体のコンフォーマルなコーティング
をウェーハの上面全体にコンフォーマルに付着する。層
１６４を異方性反応性イオン・エッチングして平坦部を
除去し、窒化シリコン・ペデスタル１４２に密着する導
電性多結晶シリコンの側壁ストラップ１３６、１３８を
残す。これにより、ゲート・メタライゼーション層１２
６と接触するワード線１３６が形成される。さらに、こ
の工程によってメサ１４０を越えて隣接するセル構造に
至るパッシング・ワード線１３８を設ける。
【００２５】図１５の工程では、化学蒸着した窒化シリ
コン層をウェーハの上面にコンフォーマルに付着させた
後、酸化シリコンをエッチングしないエッチャントで異
方性エッチングを行う。この結果、窒化物領域１６６が
残り、ウェーハの上面の形状がなだらかになる。次に、
ウェーハ上にさらに酸化物層１４４を付着させた後（図
１６参照）、平坦化、パターン形成、およびエッチング
を行い（図１７参照）、ビット線接触バイア１６８を形
成する。この接触バイア１６８によって、タングステン
接触層１６２が露出する。ビット線接触バイアのエッチ
ングの間に層１６６を選択的にエッチングすることによ
り、ビット線とワード線との間が分離される。次に、ビ
ット線のメタライゼーション１２０を付着させ、パター
ン形成を行うと（図４参照）、図４のＤＲＡＭセル構造
が完成する。
【００２６】図１８および図１９に、埋め込んだトレン
チ・キャパシタへの接触が改善された垂直配向のアクセ
ス・トランジスタを使用したＤＲＡＭ構造を示す。図１
８の断面は、ＤＲＡＭアレイの平面図である図１９の線
１８−１８に沿ったものである。
【００２７】図１８に示すＤＲＡＭ構造に見られるよう
に、ｎ型の基板２００中に多数のトレンチ・キャパシタ
２０２が形成されている。各トレンチ・キャパシタ２０
２は、トレンチ・キャパシタのプレートの１つとして機
能する多結晶シリコン充填領域２０４を有する。各トレ
ンチ・キャパシタ２０２の上端部では、厚い酸化物カラ
ー領域２０６がキャパシタの上側延長部分を包囲し、ト
レンチの側壁に沿って基板２００からその上を覆うｎ＋
型の接触層２０８に流れる洩れ電流を減少させる働きを
する。層２０８は、アクセス・トランジスタのドレイン
として機能し、このトランジスタのソース２１０はシリ
コン・ペデスタル２１２の上にある。各アクセス・トラ
ンジスタのゲート構造は、垂直配向のワード線２１４を
有する。ワード線２１４は、シリコン・ペデスタル２１
２に隣接し、薄いゲート酸化物層によってそれから分離
されている。さらに酸化物層２１６がワード線２１４を
ｎ＋型のドレイン領域２０８から分離する。パッシング
・ワード線２１８が、酸化物ペデスタル２２０に対して
同様に配置されている。上を覆う酸化物層２２２が、ビ
ット線２２４を支持し分離する。ビット線２２４は、ビ
ット線スタッド２２６を介してｎ＋型のソース領域２１
０と接触する。
【００２８】図１８および図１９に示すＤＲＡＭセル構
造は、ｎ＋型領域２０８を介してトレンチ・キャパシタ
２０２の上面と接触する面積が大きくなっている。さら
に、酸化物メサ２２０が、パッシング・ワード線２１８
用の形成しやすい支持体となり、その間の絶縁を良好に
する。
【００２９】次に、図２０ないし図２９を参照して、図
１８および図１９に示すＤＲＡＭセル構造の製法につい
て説明する。図２０に示すように、基板２００中にトレ
ンチを形成し、その内面に薄い酸化物と窒化物の層２３
０を成長させる。このようにして形成した陥凹部にｎ＋
型多結晶シリコンを充填して、導体領域２０４を形成す
る。導体領域２０４を、陥凹部２３２および２３４を残
して選択的にエッチングする。次に、陥凹部２３２およ
び２３４を酸化物でコンフォーマルに被覆し、これを方
向性エッチングにかけて、断面が減少した開口を形成す
る。これらの開口にｎ＋型多結晶シリコンを充填する。
この結果、酸化物カラー２０６（図２１参照）が形成す
る。次に、基板の上面を再度平坦化し、多結晶シリコン
充填物を酸化物カラー２０６の上面までエッチバックし
て、平坦な表面を残す。
【００３０】図２２に示すように、ＳｉＯ2層２３９と
Ｓｉ3Ｎ4層２４１をウェーハ上に付着させ、次にｎ＋型
多結晶シリコン２０４と酸化物カラー２０６の上部を
（層２３９および２４１でフォトレジスト・パターン形
成を使用して）選択的にエッチングして、陥凹領域２３
６および２３８を形成する。このエッチングの間、Ｓｉ
Ｏ2層２３９とＳｉ3Ｎ4層２４１がシリコンの表面を保
護する。次に、基板にイオン注入して、基板２００の上
部をｐ型ウェル２４０に変換する。
【００３１】次に、図２３に示すように、ウェーハ２０
０の上面にパターン形成し、（層２３９および２４１を
含めて）ｐ型ウェル２４０の大部分を除去するととも
に、隣接するトレンチ・キャパシタの間にシリコンのピ
ラー２１２を残すことにより、浅いトレンチ分離構造を
形成する。次に、図２４に示すように、ウェーハの上面
に酸化物層２２０を付着させ、平坦化し、パターン形成
した後、エッチングして、陥凹領域２３６および２３８
に開口を形成し、シリコン・ピラー２１２を露出させ
る。その後、図２５に示すように、シリコン・ペデスタ
ル２１２の上にトレンチ・キャパシタ２０２の上面にま
で延びる薄い選択的エピタキシャル層２５０を成長さ
せ、トレンチ・キャパシタ２０２の上面を被覆する。次
に、ウェーハの上面を平坦化し、選択的エピタキシャル
層２５０の最上部を除去する。
【００３２】窒化シリコン層２５２（図２６参照）を、
ウェーハの上面にコンフォーマルに付着させる。続いて
エッチングにより窒化物層２５２の平坦部を除去し、側
壁スペーサ２５２を残す。次に、図２７に示すように、
ウェーハの上面に薄い酸化シリコン層２５４を成長させ
る。次に、ｎ＋型不純物のイオン注入を行って、ｎ＋領
域２０８および２１０を形成する。窒化物スペーサ２５
２が下層のシリコン領域のドーピングを防止する。窒化
物層２５２の真下に横方向に広がったシリコン領域は、
次にゲート構造を形成する所であるため、特に重要であ
る。イオン注入の後、高温工程にかけて、ｎ＋ドーパン
ト材料を領域２１２に外方拡散させてｎ＋領域２５６を
形成する。
【００３３】図２８に示すように、ｎ＋層２０８および
２１０の上面に酸化シリコン層２１６を成長させる。次
に、窒化物スペーサ層２５２と酸化シリコン層２５４
を、選択性エッチングによって除去する。さらに基板２
００の上面全体に薄い酸化物層（図示せず）を成長させ
る。その後、基板２００の上面にｎ＋型多結晶シリコン
層をコンフォーマルに付着させた後、この層を選択的に
方向性エッチングして、垂直配向の多結晶シリコン領域
を残す。この多結晶シリコン領域は、パッシング・ワー
ド線２１８と能動性ワード線２１４に使用される。領域
２１４はさらに、このようにして形成したアクセス・ト
ランジスタのゲートとしても機能する。図２９に示すよ
うに、ウェーハ上面に酸化物層２２２を付着させ、平坦
化し、パターン形成して、ｎ＋ソース領域２１０へのパ
スウェイを形成する。次に、図１８に示すように、酸化
物２２２の最上部にビット線２４４を付着させ、リソグ
ラフィによって画定して、ソース領域２１０と接触させ
る。
【００３４】上記の記述は、この発明を例示するための
ものにすぎず、当業者なら、この発明から逸脱すること
なく様々な代替例および修正例を考案することができ
る。
【００３５】
【発明の効果】以上述べたように、この発明によれば、
平面配向または垂直配向のアクセス・トランジスタを使
用した超高集積度のＤＲＡＭ構造と、その製法が提供さ
れる。
【図面の簡単な説明】
【図１】従来の技術による折返しビット線ＤＲＡＭアレ
イの部分回路図である。
【図２】図１のアレイ中のＤＲＡＭセルの一例の概略平
面図である。
【図３】図２のセルの線３−３に沿った断面図である。
【図４】この発明によるＤＲＡＭセル・アレイの断面図
である。
【図５】図４のセル構造の平面図である。
【図６】図４に示すセル構造の製造工程を順に示す図で
ある。
【図７】図４に示すセル構造の製造工程を順に示す図で
ある。
【図８】図４に示すセル構造の製造工程を順に示す図で
ある。
【図９】図４に示すセル構造の製造工程を順に示す図で
ある。
【図１０】図４に示すセル構造の製造工程を順に示す図
である。
【図１１】図４に示すセル構造の製造工程を順に示す図
である。
【図１２】図４に示すセル構造の製造工程を順に示す図
である。
【図１３】図４に示すセル構造の製造工程を順に示す図
である。
【図１４】図４に示すセル構造の製造工程を順に示す図
である。
【図１５】図４に示すセル構造の製造工程を順に示す図
である。
【図１６】図４に示すセル構造の製造工程を順に示す図
である。
【図１７】図４に示すセル構造の製造工程を順に示す図
である。
【図１８】この発明の他の実施例によるＤＲＡＭセルの
断面図である。
【図１９】図１８に示すセル構造を含むＤＲＡＭセル・
アレイの平面図である。
【図２０】図１８に示すセル構造の製造工程を順に示す
図である。
【図２１】図１８に示すセル構造の製造工程を順に示す
図である。
【図２２】図１８に示すセル構造の製造工程を順に示す
図である。
【図２３】図１８に示すセル構造の製造工程を順に示す
図である。
【図２４】図１８に示すセル構造の製造工程を順に示す
図である。
【図２５】図１８に示すセル構造の製造工程を順に示す
図である。
【図２６】図１８に示すセル構造の製造工程を順に示す
図である。
【図２７】図１８に示すセル構造の製造工程を順に示す
図である。
【図２８】図１８に示すセル構造の製造工程を順に示す
図である。
【図２９】図１８に示すセル構造の製造工程を順に示す
図である。
【符号の説明】
１００ 基板 １０２ トレンチ・キャパシタ １０４ 絶縁層 １０６ ｐ＋型多結晶シリコン充填物 １０８ 絶縁層 １１０ ｎウェル・エピタキシャル・シリコン層 １１２ アクセス・トランジスタ １１４ アクセス・トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウェイ・フワン アメリカ合衆国10504、ニューヨーク州ア ーモンク、ロング・ポンド・ロード ３番 地 (72)発明者 ルイス・マディソン・ターマン アメリカ合衆国10590、ニューヨーク州サ ウス・セイラム、トウィン・レイクス・ロ ード、アール・アール１、ボックス178 (72)発明者 マシュー・アール・ワードマン アメリカ合衆国10541、ニューヨーク州マ ホパック、シカモア・ロード 32番地

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】複数のトレンチ・キャパシタを埋め込んだ
    平坦な主表面を有する基板と、 少なくとも１つの上記キャパシタの上に積層され、上記
    平坦な主表面に平行に構成された少なくとも第１と第２
    の端子を有し、上記第１の端子が上記トレンチ・キャパ
    シタに接続された、アクセス・トランジスタと、 上記第１の端子と第２の端子の間に上記平坦な主表面に
    平行に設けた、上記トランジスタ用のゲートと、 上記ゲートと接触する副表面と、上記ゲートと直交する
    主表面とを有する、第１のワード線と、 上記ゲートに隣接する絶縁ペデスタルと、 上記ペデスタル上に設けられ、上記第１のワード線の主
    表面に平行な主表面を有するパッシング・ワード線とを
    有する、折返しビット線ＤＲＡＭセル。
  2. 【請求項２】さらに、上記第１のワード線とパッシング
    ・ワード線との間に設けられ、これらと接触する絶縁メ
    サを有する、請求項１の折返しビット線ＤＲＡＭセル。
  3. 【請求項３】複数のトレンチ・キャパシタが形成された
    半導体基板上に、折返しビット線ＤＲＡＭセルを形成す
    る方法において、 １対の隣接するトレンチ・キャパシタと部分的に重なり
    合い、それらの間にまたがる平坦な半導体領域を付着さ
    せる工程と、 上記半導体領域に、そのうちの少なくとも最初の２つが
    上記領域の末端に配列され、上記隣接するトレンチ・キ
    ャパシタと接触する、少なくとも３つの接点領域を形成
    する工程と、 第３の接点領域に接触するビット線スタッドを形成する
    工程と、 上記第３の接点領域と上記第１および第２の接点領域と
    の間に、それぞれ１対のゲート構造を付着させる工程
    と、 上記ゲート構造に接触するワード線と、上記ゲート構造
    から分離されたパッシング・ワード線とを形成する工程
    とを含む方法。
  4. 【請求項４】上記ワード線およびパッシング・ワード線
    が、 上記各ゲート構造に隣接する、絶縁材料製の第１のメサ
    を形成する工程と、 上記第１のメサの少なくとも一部分上に、上記ゲート構
    造に重なり合う第２のメサを付着させる工程と、 上記第２のメサ上に、上記ゲート構造に接触して導電性
    材料のコンフォーマルなコーティングを塗布する工程
    と、 次に、主表面および上記基板の表面に平行な上記導電性
    材料の面を、ワード線およびパッシング・ワード線とし
    て機能する垂直ストラップ部分を残して除去する工程と
    によって形成されることを特徴とする、請求項３の方
    法。
  5. 【請求項５】トレンチ・キャパシタを埋め込んだ平坦な
    基板を含む、折返しビット線ＤＲＡＭセルにおいて、 上記トレンチ・キャパシタの第１の縁部に隣接する半導
    体ペデスタルと、 上記トレンチ・キャパシタの第２の対向する縁部に隣接
    する絶縁ペデスタルと、 上記半導体ペデスタル上に形
    成した第１の半導体端子と、 上記トレンチ・キャパシタの接点の上側延長部分上に形
    成した、上記半導体ペデスタルと連絡する第２の半導体
    端子と、 主表面および副表面を有する第１のワード線とを備え、 上記主表面が上記第１および第２の半導体端子の間に設
    けられ、上記半導体ペデスタルの側面に並置され、これ
    により上記第１のワード線が、第１および第２の半導体
    端子をソースおよびドレインとして含むアクセス・トラ
    ンジスタのゲートを形成することを特徴とする折返しビ
    ット線ＤＲＡＭセル。
  6. 【請求項６】さらに主表面および副表面を有し、上記主
    表面が上記第１のワード線の主表面に平行で、上記絶縁
    ペデスタルに接触する、パッシング・ワード線を備え
    る、請求項５の折返しビット線ＤＲＡＭセル。
JP4150932A 1991-08-05 1992-06-10 折り返しビット線ｄｒａｍセル及び製造方法 Expired - Lifetime JPH07114263B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US740758 1991-08-05
US07/740,758 US5214603A (en) 1991-08-05 1991-08-05 Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors

Publications (2)

Publication Number Publication Date
JPH05198772A true JPH05198772A (ja) 1993-08-06
JPH07114263B2 JPH07114263B2 (ja) 1995-12-06

Family

ID=24977951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4150932A Expired - Lifetime JPH07114263B2 (ja) 1991-08-05 1992-06-10 折り返しビット線ｄｒａｍセル及び製造方法

Country Status (3)

Country Link
US (2) US5214603A (ja)
EP (1) EP0526790A2 (ja)
JP (1) JPH07114263B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330422A (ja) * 1998-03-25 1999-11-30 Siemens Ag 半導体デバイス、半導体デバイスアレイ、半導体生成物及び縦形半導体デバイスの作製方法並びにｄｒａｍ生成物の作製方法
US6552378B1 (en) 1998-06-08 2003-04-22 International Business Machines Corporation Ultra compact DRAM cell and method of making
KR100528264B1 (ko) * 2001-06-11 2005-11-15 인피니언 테크놀로지스 아게 단일-트랜지스터-메모리 셀 장치 및 그 제조 방법
JP2007201402A (ja) * 2006-01-23 2007-08-09 Hynix Semiconductor Inc 半導体素子の製造方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236855A (en) * 1990-11-06 1993-08-17 Micron Technology, Inc. Stacked V-cell capacitor using a disposable outer digit line spacer
US5849632A (en) * 1991-08-30 1998-12-15 Micron Technology, Inc. Method of passivating semiconductor wafers
US5369049A (en) * 1993-12-17 1994-11-29 International Business Machines Corporation DRAM cell having raised source, drain and isolation
US6093615A (en) * 1994-08-15 2000-07-25 Micron Technology, Inc. Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug
US5593912A (en) * 1994-10-06 1997-01-14 International Business Machines Corporation SOI trench DRAM cell for 256 MB DRAM and beyond
US5936271A (en) 1994-11-15 1999-08-10 Siemens Aktiengesellschaft Unit cell layout and transfer gate design for high density DRAMs having a trench capacitor with signal electrode composed of three differently doped polysilicon layers
JPH08250677A (ja) * 1994-12-28 1996-09-27 Nippon Steel Corp 半導体記憶装置及びその製造方法
US6175128B1 (en) 1998-03-31 2001-01-16 International Business Machines Corporation Process for building borderless bitline, wordline and DRAM structure and resulting structure
US6252267B1 (en) * 1994-12-28 2001-06-26 International Business Machines Corporation Five square folded-bitline DRAM cell
US5529944A (en) * 1995-02-02 1996-06-25 International Business Machines Corporation Method of making cross point four square folded bitline trench DRAM cell
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
US5614431A (en) * 1995-12-20 1997-03-25 International Business Machines Corporation Method of making buried strap trench cell yielding an extended transistor
US6465865B1 (en) 1996-01-05 2002-10-15 Micron Technology, Inc. Isolated structure and method of fabricating such a structure on a substrate
US6110798A (en) 1996-01-05 2000-08-29 Micron Technology, Inc. Method of fabricating an isolation structure on a semiconductor substrate
US5792685A (en) * 1996-02-22 1998-08-11 Siemens Aktiengesellschaft Three-dimensional device layout having a trench capacitor
US5905279A (en) * 1996-04-09 1999-05-18 Kabushiki Kaisha Toshiba Low resistant trench fill for a semiconductor device
US5674769A (en) * 1996-06-14 1997-10-07 Siemens Aktiengesellschaft Process for forming deep trench DRAMs with sub-groundrule gates
US5990509A (en) 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US5732014A (en) * 1997-02-20 1998-03-24 Micron Technology, Inc. Merged transistor structure for gain memory cell
US6004835A (en) * 1997-04-25 1999-12-21 Micron Technology, Inc. Method of forming integrated circuitry, conductive lines, a conductive grid, a conductive network, an electrical interconnection to anode location and an electrical interconnection with a transistor source/drain region
US5892707A (en) 1997-04-25 1999-04-06 Micron Technology, Inc. Memory array having a digit line buried in an isolation region and method for forming same
US5976930A (en) * 1997-04-25 1999-11-02 Micron Technology, Inc. Method for forming gate segments for an integrated circuit
US6190960B1 (en) * 1997-04-25 2001-02-20 Micron Technology, Inc. Method for coupling to semiconductor device in an integrated circuit having edge-defined sub-lithographic conductors
US5792690A (en) * 1997-05-15 1998-08-11 Vanguard International Semiconductor Corporation Method of fabricating a DRAM cell with an area equal to four times the used minimum feature
US5909044A (en) 1997-07-18 1999-06-01 International Business Machines Corporation Process for forming a high density semiconductor device
EP0899790A3 (de) 1997-08-27 2006-02-08 Infineon Technologies AG DRAM-Zellanordnung und Verfahren zu deren Herstellung
CN1218990A (zh) * 1997-09-05 1999-06-09 西门子公司 简化三维沟道电容器动态随机存取存储器的方法
US5843820A (en) * 1997-09-29 1998-12-01 Vanguard International Semiconductor Corporation Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor
US5990511A (en) * 1997-10-16 1999-11-23 International Business Machines Corporation Memory cell with transfer device node in selective polysilicon
US6007968A (en) * 1997-10-29 1999-12-28 International Business Machines Corporation Method for forming features using frequency doubling hybrid resist and device formed thereby
US6177699B1 (en) 1998-03-19 2001-01-23 Lsi Logic Corporation DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation
US6369418B1 (en) 1998-03-19 2002-04-09 Lsi Logic Corporation Formation of a novel DRAM cell
KR100292943B1 (ko) 1998-03-25 2001-09-17 윤종용 디램장치의제조방법
US6271555B1 (en) * 1998-03-31 2001-08-07 International Business Machines Corporation Borderless wordline for DRAM cell
US6210866B1 (en) * 1998-05-04 2001-04-03 International Business Machines Corporation Method for forming features using self-trimming by selective etch and device formed thereby
DE19845004C2 (de) * 1998-09-30 2002-06-13 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6136638A (en) * 1998-11-19 2000-10-24 Taiwan Semiconductor Manufacturing Company Process technology architecture of embedded DRAM
TW396545B (en) 1998-12-21 2000-07-01 Vanguard Int Semiconduct Corp DRAM using oxide plug in bitline contacts during fabrication and its methods
US6208555B1 (en) 1999-03-30 2001-03-27 Micron Technology, Inc. Negative resistance memory cell and method
US6190971B1 (en) 1999-05-13 2001-02-20 International Business Machines Corporation Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region
US6229173B1 (en) 1999-06-23 2001-05-08 International Business Machines Corporation Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor
DE19941148B4 (de) 1999-08-30 2006-08-10 Infineon Technologies Ag Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
US6380575B1 (en) 1999-08-31 2002-04-30 International Business Machines Corporation DRAM trench cell
US6404000B1 (en) * 2000-06-22 2002-06-11 International Business Machines Corporation Pedestal collar structure for higher charge retention time in trench-type DRAM cells
US6339241B1 (en) 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
US6399447B1 (en) 2000-07-19 2002-06-04 International Business Machines Corporation Method of producing dynamic random access memory (DRAM) cell with folded bitline vertical transistor
DE10045694A1 (de) * 2000-09-15 2002-04-04 Infineon Technologies Ag Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
DE10128211C1 (de) * 2001-06-11 2002-07-11 Infineon Technologies Ag Speicher mit einer Speicherzelle, umfassend einen Auswahltransistor und einen Speicherkondensator sowie Verfahren zu seiner Herstellung
JP3795366B2 (ja) * 2001-10-03 2006-07-12 プロモス テクノロジーズ インコーポレイテッド 記憶素子及びその製造方法
US6784076B2 (en) 2002-04-08 2004-08-31 Micron Technology, Inc. Process for making a silicon-on-insulator ledge by implanting ions from silicon source
US7005338B2 (en) * 2002-09-19 2006-02-28 Promos Technologies Inc. Nonvolatile memory cell with a floating gate at least partially located in a trench in a semiconductor substrate
DE10320874B4 (de) * 2003-05-09 2014-01-09 Qimonda Ag Integrierter Halbleiterspeicher mit einem Transistor verringerter Gate-Oxiddicke
TW589716B (en) * 2003-06-10 2004-06-01 Nanya Technology Corp Method of fabricating memory device having a deep trench capacitor
TWI294664B (en) * 2006-01-12 2008-03-11 Nanya Technology Corp Method of fabricating self-aligned gate trench utilizing asymmetric poly spacer
US9443857B2 (en) * 2014-12-05 2016-09-13 Globalfoundries Inc. Vertical fin eDRAM
US11818877B2 (en) 2020-11-02 2023-11-14 Applied Materials, Inc. Three-dimensional dynamic random access memory (DRAM) and methods of forming the same
CN114695268A (zh) * 2020-12-30 2022-07-01 长鑫存储技术有限公司 存储器及其制作方法
KR20220099142A (ko) 2021-01-04 2022-07-13 삼성전자주식회사 반도체 메모리 장치
CN112864158B (zh) * 2021-04-07 2022-06-21 芯盟科技有限公司 动态随机存取存储器及其形成方法
CN117337024A (zh) * 2022-06-21 2024-01-02 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127564A (ja) * 1986-10-03 1988-05-31 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 自己整合コンタクト窓を形成する方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900000170B1 (ko) * 1984-06-05 1990-01-23 가부시끼가이샤 도오시바 다이내믹형 메모리셀과 그 제조방법
US4688063A (en) * 1984-06-29 1987-08-18 International Business Machines Corporation Dynamic ram cell with MOS trench capacitor in CMOS
JPS61258468A (ja) * 1985-05-13 1986-11-15 Hitachi Ltd 半導体記憶装置およびその製造方法
US4649625A (en) * 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
US4830978A (en) * 1987-03-16 1989-05-16 Texas Instruments Incorporated Dram cell and method
US4916524A (en) * 1987-03-16 1990-04-10 Texas Instruments Incorporated Dram cell and method
JPS63245954A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd 半導体メモリ
JPH01173714A (ja) * 1987-12-21 1989-07-10 Internatl Business Mach Corp <Ibm> ブリツジ接点の形成方法
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
US4920065A (en) * 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells
US5181089A (en) * 1989-08-15 1993-01-19 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and a method for producing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127564A (ja) * 1986-10-03 1988-05-31 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 自己整合コンタクト窓を形成する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330422A (ja) * 1998-03-25 1999-11-30 Siemens Ag 半導体デバイス、半導体デバイスアレイ、半導体生成物及び縦形半導体デバイスの作製方法並びにｄｒａｍ生成物の作製方法
US6552378B1 (en) 1998-06-08 2003-04-22 International Business Machines Corporation Ultra compact DRAM cell and method of making
KR100528264B1 (ko) * 2001-06-11 2005-11-15 인피니언 테크놀로지스 아게 단일-트랜지스터-메모리 셀 장치 및 그 제조 방법
JP2007201402A (ja) * 2006-01-23 2007-08-09 Hynix Semiconductor Inc 半導体素子の製造方法

Also Published As

Publication number Publication date
US5336629A (en) 1994-08-09
EP0526790A2 (en) 1993-02-10
EP0526790A3 (ja) 1995-03-01
US5214603A (en) 1993-05-25
JPH07114263B2 (ja) 1995-12-06

Similar Documents

Publication Publication Date Title
US5214603A (en) Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors
US5574299A (en) Semiconductor device having vertical conduction transistors and cylindrical cell gates
US6395597B2 (en) Trench DRAM cell with vertical device and buried word lines
KR0141218B1 (ko) 고집적 반도체장치의 제조방법
US5497017A (en) Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors
JP3589791B2 (ja) Ｄｒａｍセルの製造方法
EP0455340B1 (en) Method of making a stacked capacitor dram cell
JP4021602B2 (ja) 半導体記憶装置
JP3703885B2 (ja) 半導体記憶装置とその製造方法
US6008513A (en) Dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-space bit lines
US6664167B2 (en) Memory with trench capacitor and selection transistor and method for fabricating it
JPH04233271A (ja) メモリセル製造方法
KR100673673B1 (ko) Ｄｒａｍ 셀 장치 및 그 제조 방법
US5753551A (en) Memory cell array with a self-aligned, buried bit line
KR100325472B1 (ko) 디램 메모리 셀의 제조 방법
JPH04233272A (ja) ダブルトレンチ半導体メモリ及びその製造方法
US5156993A (en) Fabricating a memory cell with an improved capacitor
JP2930110B2 (ja) 半導体記憶装置およびその製造方法
US20020053694A1 (en) Method of forming a memory cell with self-aligned contacts
US20050085096A1 (en) Inclusion of low-k dielectric material between bit lines
JP2000049301A (ja) 半導体記憶装置
US6352890B1 (en) Method of forming a memory cell with self-aligned contacts
KR100325471B1 (ko) 디램의 제조 방법
US6911740B2 (en) Semiconductor device having increased gaps between gates
US6350650B1 (en) Method for fabricating a semiconductor memory device