KR100629268B1 - 다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여박막 트랜지스터들을 갖는 반도체 집적회로를 제조하는방법들 및 그에 의해 제조된 반도체 집적회로들 - Google Patents

다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여박막 트랜지스터들을 갖는 반도체 집적회로를 제조하는방법들 및 그에 의해 제조된 반도체 집적회로들 Download PDF

Info

Publication number
KR100629268B1
KR100629268B1 KR1020040071884A KR20040071884A KR100629268B1 KR 100629268 B1 KR100629268 B1 KR 100629268B1 KR 1020040071884 A KR1020040071884 A KR 1020040071884A KR 20040071884 A KR20040071884 A KR 20040071884A KR 100629268 B1 KR100629268 B1 KR 100629268B1
Authority
KR
South Korea
Prior art keywords
single crystal
layer
crystal semiconductor
pattern
forming
Prior art date
Application number
KR1020040071884A
Other languages
English (en)
Other versions
KR20050098749A (ko
Inventor
곽근호
김성진
정순문
조원석
장재훈
임훈
김종혁
한명식
황병준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/098,648 priority Critical patent/US7312110B2/en
Publication of KR20050098749A publication Critical patent/KR20050098749A/ko
Application granted granted Critical
Publication of KR100629268B1 publication Critical patent/KR100629268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여 박막 트랜지스터들을 갖는 반도체 집적회로를 제조하는 방법들 및 그에 의해 제조된 반도체 집적회로들을 제공한다. 상기 방법들은 층간절연층을 관통하는 단결정 반도체 플러그를 형성하는 것과, 상기 층간절연층 상에 상기 단결정 반도체 플러그를 노출시키는 몰딩층 패턴을 형성하는 것을 구비한다. 이어서, 상기 단결정 반도체 플러그를 씨드층으로 사용하여 상기 층간절연층 상에 단결정 반도체 에피택시얼 패턴을 성장시킨다. 상기 단결정 반도체 에피택시얼 패턴을 평탄화시키어 상기 몰딩층 패턴 내에 균일한 두께를 갖는 단결정 반도체 바디를 형성한다. 상기 단결정 반도체 바디에 박막 트랜지스터를 형성한다. 그 결과, 상기 단결정 반도체 바디의 측벽들은 상기 몰딩층 패턴에 의해 둘러싸여지고, 상기 단결정 반도체 바디는 우수한 단결정 구조(excellent single crystalline structure) 및 균일한 두께를 가지므로 상기 박막 트랜지스터의 전기적 특성을 개선시킬 수 있다.

Description

다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여 박막 트랜지스터들을 갖는 반도체 집적회로를 제조하는 방법들 및 그에 의해 제조된 반도체 집적회로들{Methods of fabricating a semiconductor integrated circuit with thin film transistors using a damascene technique and a selective epitaxial growth technique and semiconductor integrated circuits fabricated thereby}
도 1은 씨모스 에스램 셀(CMOS SRAM cell)의 전형적인(exemplary) 등가회로도이다.
도 2는 본 발명의 실시예들에 따라 제조된 박막 트랜지스터들을 채택하는 씨모스 에스램 셀들의 평면도이다.
도 3a 내지 도 8a는 본 발명의 실시예들에 따른 박막 트랜지스터들의 제조방법들을 설명하기 위하여 도 2의 Ⅰ-Ⅰ'에 따라 취해진 단면도들이다.
도 3b 내지 도 8b는 본 발명의 실시예들에 따른 박막 트랜지스터들의 제조방법들을 설명하기 위하여 도 2의 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
도 9a 및 도 10a는 본 발명의 다른 실시예들에 따른 박막 트랜지스터들의 제조방법들을 설명하기 위하여 도 2의 Ⅰ-Ⅰ'에 따라 취해진 단면도들이다.
도 9b 및 도 10b는 본 발명의 다른 실시예들에 따른 박막 트랜지스터들의 제조방법들을 설명하기 위하여 도 2의 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
도 11a 내지 도 13a는 본 발명의 또 다른 실시예들에 따른 박막 트랜지스터들의 제조방법들을 설명하기 위하여 도 2의 Ⅰ-Ⅰ'에 따라 취해진 단면도들이다.
도 11b 내지 도 13b는 본 발명의 또 다른 실시예들에 따른 박막 트랜지스터들의 제조방법들을 설명하기 위하여 도 2의 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
도 14는 본 발명의 또 다른 실시예들에 따른 박막 트랜지스터들을 채택하는 씨모스 에스램 셀의 하프 셀을 도시한 단면도이다.
본 발명은 반도체 집적회로의 제조방법들 및 그에 의해 제조된 반도체 집적회로들에 관한 것으로, 특히 다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여 박막 트랜지스터들을 갖는 반도체 집적회로를 제조하는 방법들 및 그에 의해 제조된 반도체 집적회로들에 관한 것이다.
반도체 집적회로들은 모스 트랜지스터들과 같은 개별소자들을 스위칭 소자들로 널리 채택하고 있다. 상기 모스 트랜지스터들의 대부분은 반도체 기판에 직접 형성된다. 즉, 상기 모스 트랜지스터들은 상기 반도체 기판 내에 채널 영역들 및 소오스/드레인 영역들을 갖도록 형성된다. 이 경우에, 상기 모스 트랜지스터들은 벌크 모스 트랜지스터들이라고 언급될 수 있다.
상기 반도체 집적회로들이 상기 벌크 모스 트랜지스터들을 채택하는 경우에, 상기 반도체 집적회로들의 집적도를 개선시키는 데 한계가 있다. 특히, 상기 반도 체 집적회로들이 N채널 벌크 모스 트랜지스터들 및 P채널 벌크 모스 트랜지스터들로 구성되는 씨모스 회로들(complementary metal-oxide-semiconductor circuits; CMOS circuits)이라면, 상기 반도체 집적회로들의 집적도를 개선시키기가 더욱 어렵다. 이는, 상기 씨모스 회로에서 발생하는 래치업 현상(latch-up phenomenon)에 기인하기 때문이다.
최근에, 상기 반도체 집적회로들의 집적도는 물론 상기 래치업 현상을 해결하기 위하여 상기 반도체 기판 상에 적층되는 박막 트랜지스터들이 널리 채택되고 있다. 예를 들면, 상기 박막 트랜지스터들은 에스램의 단위 셀에 사용되고 있다. 상기 에스램은 디램에 비하여 낮은 전력소모 및 빠른 동작속도를 보인다는 장점들을 갖는다. 따라서, 상기 에스램은 컴퓨터의 캐쉬 메모리소자(cache memory device) 또는 휴대용 전자제품(portable appliance)으로서 널리 사용되고 있다.
상기 에스램 셀은 크게 두가지로 분류된다. 그 하나는 고저항을 부하소자(load device)로 채택하는 고저항 에스램 셀(high load resistor SRAM cell)이고, 다른 하나는 PMOS 트랜지스터를 부하소자로 채택하는 씨모스 에스램 셀이다. 상기 씨모스 에스램 셀은 다시 두 가지로 분류된다. 그 하나는 상기 박막 트랜지스터(thin film transistor; TFT)를 부하소자로 채택하는 박막 트랜지스터 에스램 셀이고, 다른 하나는 상기 벌크 모스 트랜지스터(bulk MOS transistor)를 부하소자로 채택하는 벌크 씨모스 에스램 셀(bulk CMOS SRAM cell)이다.
상기 벌크 씨모스 에스램 셀은 상기 박막 트랜지스터 에스램 셀 및 고저항 에스램 셀에 비하여 높은 셀 안정성(high cell stability)을 보인다. 다시 말해서, 상기 벌크 씨모스 에스램 셀은 우수한 저전압 특성(excellent low voltage characteristic) 및 낮은 대기전류(low stand-by current)를 보인다. 이는, 상기 박막 트랜지스터가 일반적으로 폴리실리콘층을 바디층으로 사용하여 제작되는 반면에, 상기 벌크 씨모스 에스램 셀을 구성하는 모든 트랜지스터들은 단결정 실리콘 기판에 형성되기 때문이다. 그러나, 상기 벌크 씨모스 에스램 셀은 상술한 바와 같이 상기 박막 트랜지스터 에스램 셀에 비하여 낮은 집적도(low integration density)과 아울러서 약한 래치업 면역성(weak latch-up immunity)을 보인다. 따라서, 높은 신뢰성을 갖는 고집적 에스램을 구현하기 위해서는 상기 박막 트랜지스터 에스램 셀에 채택되는 부하 트랜지스터의 특성을 지속적으로 개선시키는 것이 요구된다.
한편, 반도체기판 상에 적층된 박막 트랜지스터를 갖는 반도체소자들이 미국특허 제 6,022,766호에 "박막 트랜지스터들을 갖는 반도체 구조체 및 그 제조방법들(Semiconductor structure incorporating thin film transistors and methods for its manufacture)"라는 제목으로 첸 등(Chen et al.)에 의해 개시된 바 있다. 첸 등에 따르면, 단결정 실리콘 기판에 통상의 벌크 모스 트랜지스터가 형성되고, 상기 벌크 모스 트랜지스터의 상부에 박막 트랜지스터가 적층된다. 상기 벌크 모스 트랜지스터의 소오스/드레인 영역들중의 하나는 텅스텐 플러그와 같은 금속 플러그를 통하여 상기 박막 트랜지스터의 소오스/드레인 영역들중의 하나와 전기적으로 접속된다. 따라서, 상기 벌크 모스 트랜지스터 및 상기 박막 트랜지스터가 각각 NMOS 트랜지스터 및 PMOS 트랜지스터인 경우에, 상기 벌크 모스 트랜지스터는 상기 금속 플러그를 통하여 상기 박막 트랜지스터와 저항성 접촉(ohmic contact)을 갖는다.
이에 더하여, 상기 박막 트랜지스터의 바디층은 상기 금속 플러그를 갖는 반도체기판의 전면 상에 비정질 실리콘층을 형성하고 상기 비정질 실리콘층을 열처리 공정을 통하여 결정화시킴으로써 형성된다. 이 경우에, 상기 바디층은 큰 그레인들을 갖는 폴리실리콘층에 해당한다. 즉, 상기 바디층을 완전한 단결정 실리콘층으로 변환(transform)시키는 것이 어렵다. 결과적으로, 상기 박막 트랜지스터를 상기 벌크 모스 트랜지스터에 상응하는 전기적인 특성을 갖도록 형성하기가 어렵다. 따라서, 반도체기판의 상부에 적층되는 박막 트랜지스터의 특성을 향상시키기 위한 방법들이 지속적으로 요구된다.
본 발명이 이루고자 하는 기술적 과제는 반도체 기판 상에 균일한 단결정 반도체 바디를 형성할 수 있는 반도체 집적회로의 제조방법들을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 신뢰성 및 집적도를 향상시킬 수 있는 박막 트랜지스터 에스램 셀의 제조방법들을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 균일한 단결정 반도체 바디를 형성하기에 적합한 반도체 집적회로들을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 신뢰성 및 집적도를 향상시키기에 적합한 박막 트랜지스터 에스램 셀들을 제공하는 데 있다.
본 발명의 일 양태에 따르면, 다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여 반도체 집적회로를 제조하는 방법들을 제공한다. 상기 반도체 집적회로를 제조하는 방법들은 단결정 반도체 기판 상에 층간절연층을 형성하는 것과, 상기 층간절연층을 관통하는 단결정 반도체 플러그를 형성하는 것을 포함한다. 상기 단결정 반도체 플러그를 갖는 기판 상에 몰딩층 패턴을 형성한다. 상기 몰딩층 패턴은 상기 단결정 반도체 플러그를 노출시키는 개구부를 갖도록 형성된다. 상기 노출된 단결정 반도체 플러그 상에 단결정 반도체 에피택시얼 패턴을 형성한다. 상기 단결정 반도체 에피택시얼 패턴은 상기 노출된 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된다. 상기 개구부 내에 상기 단결정 반도체 에피택시얼 패턴의 일 부분을 구비하는 단결정 반도체 바디를 형성한다. 상기 단결정 반도체 바디에 박막 트랜지스터를 형성한다.
본 발명의 몇몇 실시예들에서, 상기 단결정 반도체 플러그를 형성하는 것은 상기 층간절연층을 패터닝하여 상기 단결정 반도체 기판을 노출시키는 콘택홀을 형성하는 것과 상기 노출된 단결정 반도체 기판을 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 상기 콘택홀을 채우는 단결정 반도체 에피택시얼층을 성장시키는 것을 포함할 수 있다. 상기 단결정 에피택시얼층은 추가로 평탄화될 수 있다.
다른 실시예들에서, 상기 몰딩층 패턴을 형성하는 것은 상기 단결정 반도체 플러그를 갖는 기판 상에 몰딩층을 형성하는 것과 상기 몰딩층을 패터닝하여 상기 단결정 반도체 플러그를 노출시키는 것을 포함할 수 있다. 상기 몰딩층은 실리콘 산화층으로 형성할 수 있다.
또 다른 실시예들에서, 몰딩층 패턴을 형성하는 것은 상기 단결정 반도체 플러그를 갖는 기판 상에 하부 몰딩층 및 상부 몰딩층을 차례로 형성하는 것과 상기 상부 몰딩층 및 상기 하부 몰딩층을 패터닝하여 상기 단결정 반도체 플러그를 노출시키는 것을 포함할 수 있다. 상기 하부 몰딩층은 상기 층간절연층에 대하여 식각 선택비를 갖는 절연층으로 형성할 수 있고, 상기 상부 몰딩층은 상기 하부 몰딩층에 대하여 식각 선택비를 갖는 절연층으로 형성할 수 있다. 예를 들면, 상기 하부 몰딩층은 실리콘 질화층으로 형성할 수 있고, 상기 상부 몰딩층은 실리콘 산화층으로 형성할 수 있다.
또 다른 실시예들에서, 상기 몰딩층 패턴을 형성하는 것은 상기 단결정 반도체 플러그를 갖는 기판 상에 상기 단결정 반도체 플러그를 덮는 희생층 패턴을 형성하는 것과, 상기 희생층 패턴 및 상기 층간절연층을 덮는 몰딩층을 형성하는 것과, 상기 몰딩층을 평탄화시키어 상기 희생층 패턴의 상부면을 노출시키는 것과, 상기 희생층 패턴을 선택적으로 제거하여 상기 단결정 반도체 플러그를 노출시키는 것을 포함할 수 있다. 상기 희생층 패턴은 상기 층간절연층 및 상기 몰딩층에 대하여 식각 선택비를 갖는 물질층으로 형성할 수 있다. 예를 들면, 상기 희생층 패턴은 실리콘 질화층으로 형성할 수 있고, 상기 몰딩층은 실리콘 산화층으로 형성할 수 있다.
또 다른 실시예들에서, 상기 단결정 반도체 바디는 상기 몰딩층 패턴의 상부면이 노출될 때까지 상기 단결정 반도체 에피택시얼 패턴을 평탄화시키어 형성할 수 있다.
또 다른 실시예들에서, 상기 단결정 반도체 바디를 형성하는 것은 상기 단결정 반도체 에피택시얼 패턴을 갖는 기판 상에 비정질 반도체층 또는 다결정 반도체층을 형성하는 것과, 상기 비정질 반도체층 또는 상기 다결정 반도체층을 고상 에피택시얼 기술을 사용하여 결정화시키는 것과, 상기 몰딩층 패턴의 상부면이 노출될 때까지 상기 결정화된 반도체층 및 상기 단결정 반도체 에피택시얼 패턴을 평탄화시키는 것을 포함할 수 있다.
또 다른 실시예들에서, 상기 단결정 반도체 바디를 형성하는 것은 상기 단결정 반도체 에피택시얼 패턴을 갖는 기판 상에 비정질 반도체층 또는 다결정 반도체층을 형성하는 것과, 상기 몰딩층 패턴의 상부면이 노출될 때까지 상기 비정질 반도체층 또는 상기 다결정 반도체층과 아울러서 상기 단결정 반도체 에피택시얼 패턴을 연속적으로 평탄화시키는 것과, 상기 평탄화된 비정질 반도체층 또는 상기 평탄화된 다결정 반도체층을 고상 에피택시얼 공정을 사용하여 결정화시키는 것을 포함할 수 있다.
또 다른 실시예들에서, 상기 박막 트랜지스터를 형성하는 것은 상기 단결정 반도체 바디의 상부를 가로지르는 절연된 게이트 전극을 형성하는 것과, 상기 게이트 전극을 이온주입 마스크로 사용하여 상기 단결정 반도체 바디 내에 불순물 이온들을 주입하여 소오스/드레인 영역들을 형성하는 것을 포함할 수 있다.
또 다른 실시예들에서, 상기 층간절연층을 형성하기 전에 상기 단결정 반도 체기판의 소정영역에 소자분리층을 형성하여 활성영역을 한정할 수 있고, 상기 활성영역에 벌크 모스 트랜지스터를 형성할 수 있다. 상기 벌크 모스 트랜지스터는 상기 활성영역의 상부를 가로지르는 게이트 전극과 아울러서 상기 게이트 전극의 하부의 채널 영역의 양 옆에 각각 위치하는 소오스 영역 및 드레인 영역을 갖도록 형성될 수 있다. 이 경우에, 상기 단결정 반도체 플러그는 상기 벌크 모스 트래지스터의 상기 소오스/드레인 영역들중 적어도 하나에 접촉하도록 형성될 수 있다.
본 발명의 다른 양태에 따르면, 다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여 박막 트랜지스터 에스램 셀을 제조하는 방법들을 제공한다. 상기 에스램 셀은 제1 및 제2 하프 셀들로 구성된다. 상기 제1 및 제2 하프 셀들중 어느 하나를 제조하는 방법들은 단결정 반도체기판의 소정영역에 소자분리층을 형성하여 활성영역을 한정하는 것과, 상기 활성영역에 구동 트랜지스터를 형성하는 것을 포함한다. 상기 구동 트랜지스터는 상기 활성영역의 상부를 가로지르는 구동 게이트 전극과 아울러서 상기 구동 게이트 전극의 하부의 채널 영역의 양 옆에 각각 위치하는 소오스 영역 및 드레인 영역을 갖도록 형성된다. 상기 구동 트랜지스터를 갖는 기판 상에 층간절연층을 형성한다. 상기 층간절연층을 관통하도록 단결정 반도체 플러그를 형성한다. 상기 단결정 반도체 플러그는 상기 구동 트랜지스터의 상기 드레인 영역에 접촉하도록 형성된다. 상기 단결정 반도체 플러그를 갖는 기판 상에 몰딩층 패턴을 형성한다. 상기 몰딩층 패턴은 상기 단결정 반도체 플러그를 노출시키는 개구부를 갖도록 형성된다. 상기 노출된 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 상기 노출된 단결정 반도체 플 러그를 덮는 단결정 반도체 에피택시얼 패턴을 형성한다. 상기 개구부 내에 상기 단결정 반도체 에피택시얼 패턴의 일 부분을 구비하는 단결정 반도체 바디를 형성한다.
본 발명의 또 다른 양태에 따르면, 균일한 단결정 반도체 바디를 갖는 집적회로들을 제공한다. 상기 집적회로들은 단결정 반도체기판 상에 적층된 층간절연층 및 상기 층간절연층을 관통하는 단결정 반도체 플러그를 포함한다. 상기 층간절연층 상에 단결정 반도체 바디가 제공된다. 상기 단결정 반도체 바디는 상기 단결정 반도체 플러그와 접촉하도록 연장된다. 상기 단결정 반도체 바디의 측벽들은 몰딩층 패턴에 의해 둘러싸여진다. 상기 몰딩층 패턴은 상기 단결정 반도체 바디와 실질적으로 동일한 두께를 갖는다. 상기 단결정 반도체 바디에 박막 트랜지스터가 제공된다. 상기 박막 트랜지스터는 상기 단결정 반도체 바디의 양 단들에 각각 제공되는 소오스 영역 및 드레인 영역과 아울러서 상기 소오스 영역 및 상기 드레인 영역 사이의 채널 영역 상부를 가로지르는 절연된 게이트 전극을 구비한다.
본 발명의 몇몇 실시예들에서, 상기 단결정 반도체 플러그는 상기 단결정 반도체기판을 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 에피택시얼층일 수 있다.
다른 실시예들에서, 상기 단결정 반도체 바디는 상기 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 단결정 에피택시얼 패턴일 수 있다.
또 다른 실시예들에서, 상기 단결정 반도체 바디는 상기 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 단결정 에피택시얼 패턴 및 상기 단결정 에피택시얼 패턴을 씨드층으로 채택하는 고상 에피택시얼 기술을 사용하여 결정화된 반도체층을 포함할 수 있다. 상기 결정화된 반 도체층은 비정질 반도체층 또는 다결정 반도체층을 결정화시키어 형성된 단결정 반도체층일 수 있다.
또 다른 실시예들에서, 상기 몰딩층 패턴은 단일 절연층(a single insulating layer)이거나 이중 절연층(a double insulating layer)일 수 있다. 상기 단일 절연층은 실리콘 산화층일 수 있다. 상기 이중 절연층은 차례로 적층된 하부 몰딩층 패턴 및 상부 몰딩층 패턴을 포함할 수 있다. 이 경우에, 상기 하부 몰딩층 패턴은 상기 층간절연층 및 상기 상부 몰딩층 패턴에 대하여 식각 선택비를 갖는 절연층일 수 있다. 예를 들면, 상기 하부 몰딩층 패턴 및 상기 상부 몰딩층 패턴은 각각 실리콘 질화층 및 실리콘 산화층일 수 있다. 상기 몰딩층 패턴이 상기 단일 절연층인 경우에, 상기 단결정 반도체 바디는 음의 경사진 측벽 프로파일(negative sloped sidewall profile) 또는 양의 경사진 측벽 프로파일(positive sloped sidewall profile)을 가질 수 있다. 상기 음의 경사진 측벽 프로파일을 갖는 상기 단결정 반도체 바디는 그것의 상부 폭이 그것의 하부 폭보다 크고, 상기 양의 측벽 프로파일을 갖는 상기 단결정 반도체 바디는 그것의 상부 폭이 그것의 하부 폭보다 작다. 상기 몰딩층 패턴이 상기 이중 절연층이면, 상기 단결정 반도체 바디는 상기 단결정 반도체 바디의 상부 폭이 그것의 하부 폭보다 크도록 음의 경사진 측벽 프로파일(negative sloped sidewall profile)을 가질 수 있다.
삭제
또 다른 실시예들에서, 상기 단결정 반도체기판의 소정영역에 소자분리층이 제공되어 활성영역을 한정할 수 있고, 상기 활성영역에 벌크 모스 트랜지스터가 제공될 수 있다. 상기 벌크 모스 트랜지스터는 상기 활성영역 내에 형성된 소오스 영역 및 드레인 영역과 아울러서 상기 소오스 영역 및 드레인 영역 사이의 채널 영역의 상부를 가로지르는 절연된 게이트 전극을 구비할 수 있다. 이 경우에, 상기 단결정 반도체 플러그는 상기 벌크 모스 트랜지스터의 상기 소오스/드레인 영역들중 어느 하나에 전기적으로 접속될 수 있다.
본 발명의 또 다른 양태에 따르면, 박막 트랜지스터 에스램 셀들이 제공된다. 상기 박막 트랜지스터 에스램 셀들의 각각은 제1 및 제2 하프 셀들로 구성된다. 상기 제1 및 제2 하프 셀들의 각각은 단결정 반도체기판의 소정영역에 형성되어 활성영역을 한정하는 소자분리층 및 상기 활성영역에 형성된 구동 트랜지스터를 포함한다. 상기 구동 트랜지스터는 상기 활성영역 내에 형성된 소오스 영역 및 드레인 영역과 아울러서 상기 소오스/드레인 영역들 사이의 채널 영역의 상부를 가로지르는 구동 게이트 전극을 갖는다. 상기 구동 트랜지스터를 갖는 기판 상에 층간절연층이 제공된다. 구동 트랜지스터의 상기 드레인 영역은 상기 층간절연층을 관통하는 단결정 반도체 플러그에 접촉한다. 상기 층간절연층 상에 단결정 반도체 바디가 제공된다. 상기 단결정 반도체 바디는 상기 단결정 반도체 플러그를 덮도록 연장된다. 상기 단결정 반도체 바디의 측벽들은 몰딩층 패턴에 의해 둘러싸여진다. 상기 몰딩층 패턴은 상기 단결정 반도체 바디와 실질적으로 동일한 두께를 갖는다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 박막 트랜지스터 에스램 셀 또는 벌크 씨모스 에스램 셀과 같은 씨모스 에스램 셀의 등가회로도이다.
도 1을 참조하면, 상기 씨모스 에스램 셀은 한 쌍의 구동 트랜지스터들(a pair of driver transistors; TD1, TD2), 한 쌍의 전송 트랜지스터들(a pair of transfer transistors; TT1, TT2) 및 한 쌍의 부하 트랜지스터들(a pair of load transistors; TL1, TL2)를 구비한다. 상기 한 쌍의 구동 트랜지스터들(TD1, TD2) 및 상기 한 쌍의 전송 트랜지스터들(TT1, TT2)은 모두 NMOS 트랜지스터들인 반면에, 상기 한 쌍의 부하 트랜지스터들(TL1, TL2)은 모두 PMOS 트랜지스터들이다.
상기 제1 구동 트랜지스터(TD1)와 제1 전송 트랜지스터(TT1)는 서로 직렬 연결된다. 상기 제1 구동 트랜지스터(TD1)의 소오스 영역은 접지선(ground line; Vss)에 전기적으로 연결되고, 상기 제1 전송 트랜지스터(TT1)의 드레인 영역은 제1 비트라인(BL1)에 전기적으로 연결된다. 이와 마찬가지로, 상기 제2 구동 트랜지스터(TD2)와 상기 제2 전송 트랜지스터(TT2)는 서로 직렬 연결된다. 상기 제2 구동 트랜지스터(TD2)의 소오스 영역은 상기 접지선(Vss)에 전기적으로 연결되고, 상기 제2 전송 트랜지스터(TT2)의 드레인 영역은 제2 비트라인(BL2)에 전기적으로 연결된다.
한편, 상기 제1 부하 트랜지스터(TL1)의 소오스 영역 및 드레인 영역은 각각 전원선(power supply line; Vcc) 및 상기 제1 구동 트랜지스터(TD1)의 드레인 영역에 전기적으로 연결된다. 이와 마찬가지로, 상기 제2 부하 트랜지스터(TL2)의 소오스 영역 및 드레인 영역은 각각 상기 전원선(Vcc) 및 상기 제2 구동 트랜지스터(TD2)의 드레인 영역에 전기적으로 연결된다. 상기 제1 부하 트랜지스터(TL1)의 드레인 영역, 상기 제1 구동 트랜지스터(TD1)의 드레인 영역 및 상기 제1 전송 트랜지스터(TT1)의 소오스 영역은 제1 노드(N1)에 해당한다. 또한, 상기 제2 부하 트랜지스터(TL2)의 드레인 영역, 상기 제2 구동 트랜지스터(TD2)의 드레인 영역 및 상기 제2 전송 트랜지스터(TT2)의 소오스 영역은 제2 노드(N2)에 해당한다. 상기 제1 구동 트랜지스터(TD1)의 게이트 전극 및 상기 제1 부하 트랜지스터(TL1)의 게이트 전극은 상기 제2 노드(N2)에 전기적으로 연결되고, 상기 제2 구동 트랜지스터(TD2)의 게이트 전극 및 상기 제2 부하 트랜지스터(TL2)의 게이트 전극은 상기 제2 노드(N1)에 전기적으로 연결된다. 또한, 상기 제1 및 제2 전송 트랜지스터들(TT1, TT2)의 게이트 전극들은 워드라인(WL)에 전기적으로 접속된다.
상술한 씨모스 에스램 셀은 고저항 에스램 셀에 비하여 적은 대기 전류(small stand-by current)와 아울러서 큰 노이즈 마진(large noise margin)을 보인다. 따라서, 상기 씨모스 에스램 셀은 낮은 전원전압(low power voltage)이 요구되 는 고성능 에스램에 널리 채택되고 있다. 특히, 상기 박막 트랜지스터 에스램 셀이 상기 벌크 씨모스 에스램 셀의 부하 트랜지스터들로 사용되는 P채널 벌크 트랜지스터들에 상응하는 향상된 전기적인 특성을 갖는 고성능 P채널 박막 트랜지스터들(high performance P-channel thin film transistors)을 구비한다면, 상기 박막 트랜지스터 에스램 셀은 상기 벌크 씨모스 에스램 셀에 비하여 집적도(integration density) 및 래치업 면역성(latch-up immunity) 등의 측면에서 우수한 장점들을 갖는다.
상기 고성능 P채널 박막 트랜지스터를 구현하기 위해서는, 상기 박막 트랜지스터가 단결정 반도체층으로 이루어진 바디 패턴에 형성되어야 한다. 또한, 도 1에 보여진 상기 제1 및 제2 노드들(N1, N2)에서 저항성 접촉(ohmic contact)이 형성되어야 한다.
도 1에서, 상기 제1 구동 트랜지스터(TD1), 상기 제1 전송 트랜지스터(TT1) 및 상기 제1 부하 트랜지스터(TL1)은 제1 하프 셀(H1)을 구성하고, 상기 제2 구동 트랜지스터(TD2), 상기 제2 전송 트랜지스터(TT2) 및 상기 제2 부하 트랜지스터(TL2)은 제2 하프 셀(H2)을 구성한다.
도 2는 본 발명의 실시예들에 따른 한 쌍의 박막 트랜지스터 에스램 셀들을 도시한 평면도이다. 도 2에 보여진 상기 한 쌍의 박막 트랜지스터 에스램 셀들은 x축에 대하여 서로 대칭이다. 상기 한 쌍의 박막 트랜지스터 에스램 셀들은 x축 및 y축에 대하여 대칭이도록 반복적으로 배열되어 셀 어레이 영역을 구성한다. 도 2에 보여진 상기 한 쌍의 박막 트랜지스터 에스램 셀들의 각각은 도 1의 등가회로에 상 응하는 씨모스 에스램 셀의 레이아웃도이다. 또한, 도 3a 내지 도 8a는 본 발명의 실시예들에 따른 박막 트랜지스터 에스램 셀들 및 그 제조방법들을 설명하기 위하여 도 2의 Ⅰ-Ⅰ'에 따라 취해진 단면도들이고, 도 3b 내지 도 8b는 본 발명의 실시예들에 따른 박막 트랜지스터 에스램 셀들 및 그 제조방법들을 설명하기 위하여 도 2의 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다. 즉, 도 3a 내지 도 8a는 서로 인접한 제1 하프셀 영역(H1) 및 제2 하프셀 영역(H2)을 가로지르는 단면도들이고, 도 3b 내지 도 8b는 서로 인접한 한 쌍의 제2 하프셀 영역들(H2)을 가로지르는 단면도들이다.
도 1, 도 2, 도 3a 및 도 3b를 참조하면, 단결정 실리콘 기판과 같은 단결정 반도체기판(1)의 소정영역에 소자분리층(3)을 형성하여 상기 제1 및 제2 하프셀 영역들(H1, H2)에 각각 제1 및 제2 활성영역들(3a, 3b)을 한정한다. 상기 제1 및 제2 활성영역들(3a, 3b)의 각각은 전송 트랜지스터 활성영역(3t) 및 구동 트랜지스터 활성영역(3d)을 포함할 수 있다. 상기 활성영역들(3a, 3b) 상에 게이트 절연층(5)을 형성하고, 상기 게이트 절연층(5)을 갖는 기판 상에 게이트 도전층을 형성한다. 상기 게이트 도전층을 패터닝하여 상기 제1 활성영역(3a)의 상부를 가로지르는 제1 구동 게이트 전극(7d') 및 제1 전송 게이트 전극(7t')과 아울러서 상기 제2 활성영역(3b)의 상부를 가로지르는 제2 구동 게이트 전극(7d") 및 제2 전송 게이트 전극(7t")을 형성한다.
상기 제1 전송 게이트 전극(7t') 및 상기 제1 구동 게이트 전극(7d')은 각각 상기 제1 활성영역(3a)의 상기 전송 트랜지스터 활성영역(3t) 및 구동 트랜지스터 활성영역(3d)의 상부를 가로지르도록 형성되고, 상기 제2 전송 게이트 전극(7t") 및 상기 제2 구동 게이트 전극(7d")은 각각 상기 제2 활성영역(3b)의 상기 전송 트랜지스터 활성영역(3t) 및 구동 트랜지스터 활성영역(3d)의 상부를 가로지르도록 형성된다.
상기 전송 게이트 전극들(7t', 7t") 및 구동 게이트 전극들(7d', 7d")을 이온주입 마스크로 사용하여 상기 활성영역들(3a, 3b) 내에 제1 도전형의 불순물 이온들을 주입하여 엘디디 영역들(9)을 형성한다. 상기 제1 도전형의 불순물 이온들은 N형 불순물 이온들일 수 있다. 상기 전송 게이트 전극들(7t', 7t") 및 구동 게이트 전극들(7d', 7d")의 측벽들 상에 게이트 스페이서들(11)을 형성한다. 상기 게이트 전극들(7t', 7t", 7d', 7d") 및 게이트 스페이서들(11)을 이온주입 마스크로 사용하여 상기 활성영역들(3a, 3b) 내에 제1 도전형의 불순물 이온들을 주입한다. 그 결과, 상기 제1 구동 게이트 전극(7d') 및 제1 전송 게이트 전극(7t') 사이의 상기 제1 활성영역(3a) 내에 제1 노드 불순물 영역(도시하지 않음)이 형성되고, 상기 제1 전송 게이트 전극(7t')에 인접하고 상기 제1 노드 불순물 영역의 반대편에 위치한 상기 제1 활성영역(3a) 내에 제1 비트라인 불순물 영역(도시하지 않음)이 형성되고, 상기 제1 구동 게이트 전극(7d')에 인접하고 상기 제1 노드 불순물 영역의 반대편에 위치한 상기 제1 활성영역(3a) 내에 제1 접지 불순물 영역(도시하지 않음)이 형성된다. 또한, 상기 제2 구동 게이트 전극(7d") 및 제2 전송 게이트 전극(7t") 사이의 상기 제2 활성영역(3b) 내에 제2 노드 불순물 영역(13n")이 형성되고, 상기 제2 전송 게이트 전극(7t")에 인접하고 상기 제2 노드 불순물 영역(13n") 의 반대편에 위치한 상기 제2 활성영역(3b) 내에 제2 비트라인 불순물 영역(13d")이 형성되고, 상기 제2 구동 게이트 전극(7d")에 인접하고 상기 제2 노드 불순물 영역(13n")의 반대편에 위치한 상기 제2 활성영역(3b) 내에 제2 접지 불순물 영역(13s")이 형성된다. 이 경우에, 상기 엘디디 영역들(9)은 상기 게이트 스페이서들(11)의 하부에 잔존한다. 상기 불순물 영역들(13s", 13n", 13d")은 상기 엘디디 영역들(9)보다 높은 농도를 갖도록 형성된다. 즉, 상기 활성영역들(3a, 3b) 내에 엘디디형 소오스/드레인 영역들이 형성된다. 결과적으로, 상기 제1 활성영역(3a)에 직렬 연결된 제1 전송 트랜지스터(TT1) 및 제1 구동 트랜지스터(TD1)이 형성되고, 상기 제2 활성영역(3b)에 직렬 연결된 제2 전송 트랜지스터(TT2) 및 제2 구동 트랜지스터(TD2)가 형성된다.
상기 불순물 영역들(13s", 13n", 13d")을 갖는 반도체기판의 전면 상에 층간절연층(17)을 형성한다. 상기 층간절연층(17)은 실리콘 산화층으로 형성할 수 있다. 상기 층간절연층(17)을 형성하기 전에 콘포말한 식각저지층(15)을 형성할 수 있다. 상기 식각저지층(15)은 상기 층간절연층(17)에 대하여 식각 선택비를 갖는 절연층으로 형성하는 것이 바람직하다. 예를 들면, 상기 식각저지층(15)은 실리콘 질화층으로 형성할 수 있다.
도 1, 도 2, 도 4a 및 도 4b를 참조하면, 상기 층간절연층(17) 및 상기 식각저지층(15)을 패터닝하여 상기 제1 및 제2 노드 불순물 영역들을 각각 노출시키는 제1 및 제2 노드 콘택홀들(19a, 19b)을 형성한다. 상기 제1 및 제2 노드 콘택홀들(19a, 19b) 내에 각각 제1 노드 반도체 플러그(도시하지 않음) 및 제2 노드 반도체 플러그(21b)를 형성한다. 상기 노드 반도체 플러그들은 상기 노출된 노드 불순물 영역들(13n")을 씨드층으로 채택하는 선택적 에피택시얼 성장(selective epitaxial growth; SEG) 기술을 사용하여 형성할 수 있다. 이 경우에, 상기 노드 반도체 플러그들은 상기 노출된 노드 불순물 영역들과 동일한 결정 상태를 갖도록 성장된다. 예를 들면, 상기 반도체기판(1)이 단결정 실리콘 기판이고 상기 선택적 에피택시얼 성장 기술이 실리콘 소스 가스를 사용하여 실시되는 경우에, 상기 노드 반도체 플러그들은 단결정 실리콘 구조를 갖도록 형성된다. 즉, 상기 노드 반도체 플러그들은 단결정 반도체 플러그들일 수 있다. 상기 노드 반도체 플러그들은 P형 또는 N형의 도전형을 갖도록 도우핑될 수 있다. 이와는 달리, 상기 노드 반도체 플러그들은 진성 반도체일 수도 있다. 상기 노드 반도체 플러그들이 상기 층간절연층(17)의 상부면보다 높도록 과도하게 성장된 경우에, 상기 노드 반도체 플러그들은 평탄화되어 상기 층간절연층(17)과 동일한 높이를 가질 수 있다.
계속해서, 상기 노드 반도체 플러그들을 갖는 기판 상에 몰딩층을 형성하고, 상기 몰딩층을 패터닝하여 상기 노드 반도체 플러그들(21b) 및 이에 인접한 상기 층간절연층(17)의 일 부를 노출시키는 개구부들(22t)을 갖는 몰딩층 패턴(22c)을 형성한다. 상기 몰딩층은 실리콘 산화층과 같은 단일 절연층(a single insulating layer)으로 형성할 수 있다. 상기 층간절연층(17)이 상기 몰딩층과 동일한 물질층으로 형성된 경우에, 상기 개구부들(22t)을 형성하는 동안 상기 층간절연층(17)이 추가로 식각될 수 있다. 그 결과, 상기 개구부들(22t)의 깊이는 상기 몰딩층, 즉 상기 단일 절연층의 두께보다 클 수 있고 상기 반도체 기판(1)의 전체에 걸쳐서 불 균일할 수 있다.
본 발명의 다른 실시예들에서, 상기 개구부들(22t)이 불균일한 깊이를 갖도록 형성되는 것을 방지하기 위하여, 상기 몰딩층은 이중 절연층(a double insulating layer)으로 형성할 수 있다. 다시 말해서, 상기 몰딩층은 상기 층간절연층(17)에 대하여 식각 선택비를 갖는 하부 몰딩층 및 상기 하부 몰딩층에 대하여 식각 선택비를 갖는 상부 몰딩층을 차례로 적층시키어 형성할 수 있다. 이 경우에, 상기 몰딩층 패턴(22c)은 차례로 적층된 하부 몰딩층 패턴(22a) 및 상부 몰딩층 패턴(22b)을 갖도록 형성된다. 상기 하부 몰딩층은 실리콘 질화층으로 형성할 수 있고, 상기 상부 몰딩층은 실리콘 산화층으로 형성할 수 있다. 상기 하부 몰딩층은 상기 상부 몰딩층을 패터닝하는 동안 식각 저지층의 역할을 하고, 상기 층간절연층(17)은 상기 하부 몰딩층을 패터닝하는 동안 식각 저지층의 역할을 한다. 그 결과, 상기 개구부들(22t)은 상기 몰딩층 패턴(22c)의 두께와 동일한 깊이를 갖도록 균일하게 형성될 수 있다.
한편, 상기 몰딩층이 상기 단일 절연층 또는 상기 이중 절연층으로 형성되는 경우에, 상기 개구부들(22t)의 측벽들(22s)은 상기 몰딩층을 패터닝하기 위한 식각 공정의 일반적인 특성(general characteristic)에 기인하여 양의 경사진 프로파일(positive sloped profile)을 보일 수 있다. 구체적으로, 통상의 식각 공정은 포토레지스트 패턴을 식각 마스크로 사용하여 실시된다. 이 경우에, 상기 몰딩층을 식각하는 동안 폴리머가 생성될 수 있고, 상기 폴리머는 상기 몰딩층 내의 식각된 영역의 측벽 상에 흡착될 수 있다. 상기 폴리머는 상기 식각 공정 동안 식각 마스크 의 역할을 할 수 있다. 이에 따라, 상기 식각 공정이 완료되면, 상기 개구부들(22t)의 하부 폭은 그들의 상부 폭보다 작을 수 있다. 그 결과, 상기 개구부들(22t)의 측벽들(22s)은 상술한 바와 같이 양의 경사진 프로파일을 보일 수 있다.
도 1, 도 2, 도 5a 및 도 5b를 참조하면, 상기 노드 반도체 플러그들(21b)을 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 단결정 반도체 에피택시얼 패턴들(23e')을 형성한다. 이 경우에, 상기 단결정 반도체 에피택시얼 패턴들(23e')은 상부 및 횡방향을 향하여(upwardly and laterally) 성장될 수 있다. 상기 노드 반도체 플러그들(21b)이 단결정 실리콘 플러그들인 경우에, 상기 단결정 반도체 에피택시얼 패턴들(23e')은 실리콘 소스 가스를 사용하여 성장될 수 있다. 즉, 상기 단결정 반도체 에피택시얼 패턴들(23e')은 단결정 실리콘 패턴들일 수 있다.
상기 단결정 반도체 에피택시얼 패턴들(23e')이 성장되는 동안, 상기 층간절연층(17) 및 상기 단결정 반도체 에피택시얼 패턴들(23e') 사이의 계면에서의 제1 횡방향 성장률(a first lateral growth rate; A)은 상기 단결정 반도체 에피택시얼 패턴들(23e')의 벌크 영역에서의 제2 횡방향 성장률(B)보다 작을 수 있다. 이는, 상기 층간절연층(17)이 상기 단결정 반도체 에피택시얼 패턴들(23e')의 성장을 방해하기 때문이다. 그 결과, 상기 단결정 반도체 에피택시얼 패턴들(23e')의 가장자리 하부에 언더컷 영역이 형성될 수 있다.
한편, 도 4b에 도시된 바와 같이, 상기 한 쌍의 노드 반도체 플러그들(21b)이 서로 인접하도록 형성되고 상기 인접한 노드 반도체 플러그들(21b)을 노출시키 는 상기 한 쌍의 개구부들(22t)이 서로 연결되면, 상기 한 쌍의 노드 반도체 플러그들(21b)을 씨드층들로 사용하여 형성되는 상기 한 쌍의 단결정 반도체 에피택시얼 패턴들(23e')은 지속적으로 성장되어 상기 제2 하프셀 영역들(H2) 사이의 경계 영역에서 서로 접촉할 수 있다. 그 결과, 상기 한 쌍의 개구부들(22t)은 하나의 통합된 단결정 반도체 에피택시얼 패턴(a merged single crystalline semiconductor epitaxial pattern; 23e)으로 채워진다. 이 경우에, 상기 제2 하프셀 영역들(H2) 사이의 경계 영역에 보이드(V)가 형성될 수 있다. 상기 보이드(V)는 전술한 상기 단결정 반도체 에피택시얼 패턴들(23e')의 상기 제1 및 제2 횡방향 성장률들(A, B)의 차이에 기인한다.
도 1, 도 2, 도 6a 및 도 6b를 참조하면, 상기 통합된 단결정 반도체 에피택시얼 패턴(23e)을 평탄화시키어 상기 몰딩층 패턴(22c)의 상부면을 노출시킨다. 상기 통합된 단결정 반도체 에피택시얼 패턴(23e)의 평탄화는 화학기계적 연마 공정을 사용하여 실시할 수 있다. 그 결과, 상기 개구부들(22t) 내에 단결정 반도체 바디들(23b)이 형성된다. 상기 단결정 반도체 바디들(23b)을 형성하는 동안, 상기 제1 하프셀 영역들(H1) 내에도 한 쌍의 다른 단결정 반도체 바디들(23a)이 형성될 수 있다. 상기 몰딩층 패턴(22c)이 상술한 바와 같이 차례로 적층된 상기 하부 몰딩층 패턴(22a) 및 상기 상부 몰딩층 패턴(22b)을 구비하도록 형성되는 경우에, 상기 단결정 반도체 바디들(23b)은 상기 몰딩층 패턴(22c)과 실질적으로 동일한 두께를 갖도록 형성될 수 있다. 상기 보이드(V)는 상기 단결정 반도체 바디들(23b) 사이에 여전히 잔존할 수 있다.
상술한 실시예들에서, 상기 단결정 반도체 바디들(23b)은 음의 경사진 측벽들(negative sloped sidewalls; 23s)을 갖도록 형성될 수 있다. 즉, 상기 단결정 반도체 바디들(23b)의 상부 폭은 그들의 하부 폭보다 클 수 있다. 이는, 상기 몰딩층 패턴(22c)의 상기 측벽들(22s)이 전술한 바와 같이 양의 경사진 프로파일을 갖도록 형성되기 때문이다.
도 1, 도 2, 도 7a 및 도 7b를 참조하면, 상기 단결정 반도체 바디들(23b)의 표면에 게이트 절연층(25)을 형성한다. 상기 게이트 절연층(25)을 갖는 기판 상에 게이트 도전층을 형성하고, 상기 게이트 도전층을 패터닝하여 상기 단결정 반도체 바디들(23b)의 상부를 각각 가로지르는 게이트 전극들, 즉 부하 게이트 전극들(27b)을 형성한다. 상기 부하 게이트 전극들(27b)을 형성하는 동안 상기 제2 하프셀 영역들(H2)에 인접한 상기 제1 하프셀 영역들(H1)에 각각 다른 부하 게이트 전극들(27a)이 형성될 수 있다. 상기 제1 하프셀 영역들(H1) 내의 상기 부하 게이트 전극들(27a)은 연장되어 상기 제2 하프셀 영역들(H2) 내의 상기 노드 반도체 플러그들(21b)에 인접할 수 있다. 이와 마찬가지로, 상기 제2 하프셀 영역들(H2) 내의 상기 부하 게이트 전극들(27b) 역시 연장되어 상기 제1 하프셀 영역들(H1) 내의 노드 반도체 플러그들에 인접할 수 있다.
상기 부하 게이트 전극들(27b)을 이온주입 마스크들로 사용하여 상기 단결정 반도체 바디들(23b) 내에 불순물 이온들을 주입하여 소오스 영역들(29s) 및 드레인 영역들(29d)을 형성한다. 상기 드레인 영역들(29d)은 상기 노드 반도체 플러그들(21b) 상의 상기 단결정 반도체 바디들(23b) 내에 형성되고, 상기 소오스 영역들 (29s)은 상기 부하 게이트 전극들(27b) 사이의 상기 단결정 반도체 바디들(23b) 내에 형성된다. 그 결과, 상기 제2 하프셀 영역들(H2)에 한 쌍의 부하 박막 트랜지스터들(load thin film transistors; TL2)이 각각 형성될 수 있다. 상기 부하 박막 트랜지스터들(TL2)을 형성하는 동안, 상기 제1 하프셀 영역들(H1) 내에도 한 쌍의 다른 부하 박막 트랜지스터들(TL1)이 각각 형성될 수 있다.
상기 부하 박막 트랜지스터들(TL2)의 각각은 상기 부하 게이트 전극(27b)과 아울러서 상기 부하 게이트 전극(27b)의 양 옆에 각각 위치하는 상기 드레인 영역(29d) 및 소오스 영역(29s)을 포함한다. 상기 부하 박막 트랜지스터들(TL2)을 포함하는 기판 상에 제2 층간절연층(31)을 형성한다.
도 1, 도 2, 도 8a 및 도 8b를 참조하면, 상기 제2 층간절연층(31), 상기 부하 게이트 전극들(27a, 27b), 상기 몰딩층 패턴(22c), 상기 층간절연층(17) 및 상기 식각저지층(15)을 연속적으로 식각하여 상기 부하 게이트 전극들(27a)을 관통하고 상기 제1 구동 게이트 전극들(7d')을 노출시키는 제1 게이트 콘택홀들(39a)과 아울러서 상기 부하 게이트 전극들(27b)을 관통하고 상기 제2 구동 게이트 전극들(7d")을 노출시키는 제2 게이트 콘택홀들(39b)을 형성한다. 상기 제1 및 제2 게이트 콘택홀들(39a, 39b) 내에 금속 게이트 플러그들(41b)을 형성한다. 상기 금속 게이트 플러그들(41b)은 상기 부하 게이트 전극들(27a, 27b) 및 상기 구동 게이트 전극들(7d', 7d") 모두에 대하여 저항성 접촉(ohmic contact)을 보이는 금속층, 예를 들면 텅스텐층으로 형성할 수 있다.
계속해서, 상기 제2 층간절연층(31), 상기 부하 게이트 전극들(27a, 27b), 상기 몰딩층 패턴(22c), 상기 층간절연층(17) 및 상기 식각저지층(15)을 연속적으로 식각하여 상기 제1 하프셀 영역들(H1) 내의 부하 게이트 전극들(27b), 드레인 영역들(29d), 노드 반도체 플러그들 및 제1 노드 불순물 영역들을 노출시키는 제1 드레인 콘택홀들(43n')과 아울러서 상기 제2 하프셀 영역들(H2) 내의 부하 게이트 전극들(27a), 드레인 영역들(29d), 노드 반도체 플러그들(21b) 및 제2 노드 불순물 영역들(13n")을 노출시키는 제2 드레인 콘택홀들(43n")을 형성한다. 상기 드레인 콘택홀들(43n', 43n") 내에 금속 드레인 플러그들(45n")을 형성한다. 상기 금속 드레인 플러그들(45n")은 상기 부하 게이트 전극들(27a, 27b), 상기 드레인 영역들(29d), 상기 노드 반도체 플러그들(21b) 및 상기 노드 불순물 영역들(13n") 모두에 대하여 저항성 접촉(ohmic contact)을 보이는 금속층, 예를 들면 텅스텐층으로 형성할 수 있다. 상기 금속 드레인 플러그들(45n")은 상기 금속 게이트 플러그들(41b)을 형성하기 전에 형성될 수도 있다.
도 9a 및 도 10a는 본 발명의 다른 실시예들에 따른 박막 트랜지스터 에스램 셀들 및 그 제조방법들을 설명하기 위하여 도 2의 Ⅰ-Ⅰ'에 따라 취해진 단면도들이고, 도 9b 및 도 10b는 본 발명의 다른 실시예들에 따른 박막 트랜지스터 에스램 셀들 및 그 제조방법들을 설명하기 위하여 도 2의 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
도 2, 도 9a 및 도 9b를 참조하면, 도 3a 내지 도 5a와 아울러서 도 3b 내지 도 5b를 참조하여 설명된 실시예들과 동일한 방법들을 사용하여 반도체 기판(1)에 제1 및 제2 구동 트랜지스터들(TD1, TD2), 제1 및 제2 전송 트랜지스터들(TL1, TL2), 층간절연층(17), 노드 반도체 플러그들(21b), 몰딩층 패턴(22c) 및 단결정 반도체 에피택시얼 패턴들(23e')을 형성한다. 본 실시예에서, 상기 인접한 제2 하프셀 영역들(H2) 내에 각각 성장되는 상기 단결정 반도체 에피택시얼 패턴들(23e')은 서로 접촉하지 않도록 형성하는 것이 바람직하다. 이 경우에, 상기 이격된 단결정 반도체 에피택시얼 패턴들(the separated single crystalline semiconductor epitaxial patterns; 23e')의 가장자리들 하부에 전술한 바와 같이 언더컷 영역들이 형성될 수 있다.
상기 이격된 단결정 반도체 에피택시얼 패턴들(23e')을 갖는 기판 상에 비정질 반도체층 또는 다결정 반도체층과 같은 비단결정 반도체층(non-single crystalline semiconductor layer; 23p)을 형성한다. 상기 비단결정 반도체층(23p)은 우수한 단차도포성(excellent step coverage)을 보이는 박막 증착기술(thin film deposition technique)을 사용하여 형성할 수 있다. 예를 들면, 상기 비단결정 반도체층(23p)은 화학기상증착 기술(chemical vapor deposition technique) 또는 원자층증착 기술(atomic layer deposition technique)을 사용하여 형성할 수 있다. 이에 따라, 상기 비단결정 반도체층(23p)은 상기 단결정 반도체 에피택시얼 패턴들(23e')의 가장자리들 하부의 상기 언더컷 영역들을 완전히 채우도록 형성될 수 있다. 상기 단결정 반도체 에피택시얼 패턴들(23e')이 단결정 실리콘 패턴들인 경우에, 상기 비단결정 반도체층(23p)은 비정질 실리콘층 또는 다결정 실리콘층으로 형성할 수 있다.
도 2, 도 10a 및 도 10b를 참조하면, 상기 비단결정 반도체층(23p)을 통상의 고상 에피택시얼 기술(solid phase epitaxial technique)을 사용하여 결정화시킨다. 상기 고상 에피택시얼 공정 동안 상기 단결정 반도체 에피택시얼 패턴들(23e')은 씨드층들의 역할을 한다. 상기 결정화된 반도체층(즉, 단결정 반도체층) 및 상기 단결정 반도체 에피택시얼 패턴들(23e')을 평탄화시키어 상기 몰딩층 패턴(22c)의 상부면을 노출시킨다. 상기 평탄화 공정은 화학기계적 연마 공정을 사용하여 실시될 수 있다. 그 결과, 상기 몰딩층 패턴(22c)에 의해 둘러싸여진 개구부들(22t)을 완전히 채우는 단결정 반도체 바디들(23b')이 형성된다. 상기 고상 에피택시얼 공정은 상기 평탄화 공정 후에 실시할 수도 있다.
상기 단결정 반도체 바디들(23b')을 형성하는 동안, 상기 제1 하프셀 영역들(H1) 내에도 다른 단결정 반도체 바디들(도 2의 23a')이 형성될 수 있다. 상기 단결정 반도체 바디들(23a', 23b')의 각각은 도 10b에 도시된 바와 같이 평탄화된 단결정 반도체 에피택시얼 패턴(23e") 및 평탄화된 단결정 반도체층(23p')을 갖도록 형성될 수 있다. 이에 더하여, 상기 단결정 반도체 바디들(23a', 23b') 역시 도 6a 및 도 6b를 참조하여 설명된 바와 같이 음의 경사진 프로파일(negative sloped profile)을 보이는 측벽들(23s')을 갖도록 형성될 수 있다.
계속해서, 도면에 도시하지는 않았지만, 도 7a, 도 7b, 도 8a 및 도 8b를 참조하여 설명된 실시예들과 동일한 방법들을 사용하여 상기 단결정 반도체 바디들(23a', 23b')을 갖는 기판에 부하 박막 트랜지스터들(도 7a 및 도 7b의 TL2), 금속 게이트 플러그들(도 8a의 41b) 및 금속 드레인 플러그들(도 8b의 45n")을 형성할 수 있다.
도 11a 내지 도 13a는 본 발명의 또 다른 실시예들에 따른 박막 트랜지스터 에스램 셀들 및 그 제조방법들을 설명하기 위하여 도 2의 Ⅰ-Ⅰ'에 따라 취해진 단면도들이고, 도 11b 내지 도 13b는 본 발명의 또 다른 실시예들에 따른 박막 트랜지스터 에스램 셀들 및 그 제조방법들을 설명하기 위하여 도 2의 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다. 도 3a 내지 도 10a와 아울러서 도 3b 내지 도 10b에 보여진 실시예들은 상기 단결정 반도체 바디들(23b, 23b')을 형성하기 위하여 다마신 기술을 채택하는 반면에, 본 실시예들은 상기 단결정 반도체 바디들(23b, 23b')에 대응하는 단결정 반도체 바디들을 형성하기 위하여 역 다마신 기술(reverse damascene technique)을 채택한다.
도 2, 도 11a 및 도 11b를 참조하면, 도 3a, 도 3b, 도 4a 및 도 4b를 참조하여 설명된 실시예들과 동일한 방법들을 사용하여 반도체 기판(1)에 제1 및 제2 구동 트랜지스터들(TD1, TD2), 제1 및 제2 전송 트랜지스터들(TL1, TL2), 층간절연층(17) 및 노드 반도체 플러그들(21b)을 형성한다. 상기 노드 반도체 플러그들(21b)을 갖는 기판 상에 희생층을 형성한다. 상기 희생층은 상기 층간절연층(17)에 대하여 식각 선택비를 갖는 물질층으로 형성할 수 있다. 예를 들면, 상기 층간절연층(17)이 실리콘 산화층으로 형성된 경우에, 상기 희생층은 실리콘 질화층으로 형성할 수 있다. 상기 희생층을 통상의 사진/식각 공정을 사용하여 패터닝하여 상기 노드 반도체 플러그들(21b)을 각각 덮는 희생층 패턴들(51b)을 형성한다. 이 경우에, 상기 희생층 패턴들(51b)은 상기 식각 공정의 일반적인 특성에 기인하여 양의 경사진 측벽들(51s)을 갖도록 형성될 수 있다. 즉, 상기 희생층 패턴들(51b)의 상 부 폭은 그들의 하부 폭보다 작을 수 있다. 또한, 상기 희생층 패턴들(51b)은 도 11b에 도시된 바와 같이 서로 인접한 상기 제2 하프셀 영역들(H2)의 경계 영역에서 서로 연결될 수 있다.
상기 희생층 패턴들(51b)을 갖는 기판 상에 몰딩층(53)을 형성한다. 상기 몰딩층(53)은 상기 희생층 패턴들(51b)에 대하여 식각 선택비를 갖는 절연층으로 형성할 수 있다. 예를 들면, 상기 희생층 패턴들(51b)이 실리콘 질화층으로 형성된 경우에, 상기 몰딩층(53)은 실리콘 산화층으로 형성할 수 있다.
도 2, 도 12a 및 도 12b를 참조하면, 상기 몰딩층(53)을 평탄화시키어 상기 희생층 패턴들(51b)의 상부면들을 노출시킨다. 상기 몰딩층(53)의 평탄화 공정은 화학기계적 연마 공정을 사용하여 실시할 수 있다. 그 결과, 상기 층간절연층(17) 상에 상기 희생층 패턴들(51b)의 측벽들(51s)을 둘러싸는 몰딩층 패턴(53a)이 형성되고, 상기 몰딩층 패턴(53a)은 상기 희생층 패턴들(51b)과 실질적으로 동일한 두께를 갖도록 형성된다.
계속해서, 상기 희생층 패턴들(51b)을 선택적으로 제거하여 상기 노드 반도체 플러그들(21b)을 각각 노출시키는 개구부들(53t)을 형성한다. 이 경우에, 상기 개구부들(53t)의 측벽들(53s)은 상대적으로 음의 경사진 프로파일을 보일 수 있다. 다시 말해서, 상기 개구부들(53t)의 상부 폭은 그들의 하부 폭보다 작을 수 있다. 이는, 상기 희생층 패턴들(51b)의 측벽들(51s)이 상술한 바와 같이 양의 경사진 프로파일을 갖기 때문이다.
도 2, 도 13a 및 도 13b를 참조하면, 상기 개구부들(53t) 내에 각각 도 3a 내지 도 10a와 아울러서 도 3b 내지 도 10b를 참조하여 설명된 실시예들과 동일한 방법들을 사용하여 단결정 반도체 바디들(23b")을 형성한다. 상기 단결정 반도체 바디들(23b")을 형성하는 동안, 상기 제1 하프셀 영역들(H1) 내에도 다른 단결정 반도체 바디들(도 2의 23a")이 형성될 수 있다. 즉, 상기 단결정 반도체 바디들(23a", 23b")의 각각은 도 6b의 상기 단결정 반도체 바디들(23b)처럼 평탄화된 단결정 반도체 에피택시얼 패턴만으로 형성되거나 도 10b에 도시된 상기 평탄화된 단결정 반도체 에피택시얼 패턴(23e") 및 상기 평탄화된 단결정 반도체층(23p')을 구비하도록 형성될 수 있다.
본 실시예들에서, 상기 단결정 반도체 바디들(23a", 23b")은 양의 경사진 프로파일을 보이는 측벽들(23s")을 갖도록 형성될 수 있다. 이는, 상기 개구부들(53t)의 측벽들(53s)이 상술한 바와 같이 음의 경사진 프로파일을 갖기 때문이다.
계속해서, 도면에 도시하지는 않았지만, 도 7a, 도 7b, 도 8a 및 도 8b를 참조하여 설명된 실시예들과 동일한 방법들을 사용하여 상기 단결정 반도체 바디들(23a", 23b")을 갖는 기판에 부하 박막 트랜지스터들(도 7a 및 도 7b의 TL2), 금속 게이트 플러그들(도 8a의 41b) 및 금속 드레인 플러그들(도 8b의 45n")을 형성할 수 있다.
본 실시예들에 따르면, 상기 개구부들(53t)을 형성하는 동안 상기 층간절연층(17)이 과도식각되는 것을 방지할 수 있다. 이에 따라, 도 4a 및 도 4b에 보여진 상기 하부 몰딩층 패턴(22a)의 사용 없이도 상기 단결정 반도체 바디들(23a", 23b")이 균일한 두께로 형성될 수 있다. 또한, 상기 층간절연층들(17, 31)에 대하 여 식각 선택비를 갖는 상기 하부 몰딩층 패턴(22a)이 요구되지 않으므로, 상기 층간절연층들(17, 31)을 관통하는 콘택홀들을 형성할 때 상기 콘택홀들이 비정상적인 측벽 프로파일(abnormal sidewall profile)을 갖도록 형성되는 것을 방지할 수 있다.
본 발명은 상술한 실시예들에 한정되지 않고 여러 가지의 다른 반도체 집적회로들에 적용할 수 있다. 예를 들면, 본 발명은 도 14에 도시된 바와 같이 2중 적층된 박막 트랜지스터들(double stacked thin film transistors)을 갖는 3층 구조의 씨모스 에스램 셀(three layered structural CMOS SRAM cell)에도 적용할 수 있다.
도 14는 한 쌍의 벌크 모스 트랜지스터들, 한 쌍의 부하 박막 트랜지스터들 및 한 쌍의 전송 박막 트랜지스터들을 구비하는 씨모스 에스램 셀의 제1 하프 셀을 도시한 단면도이다.
도 14를 참조하면, 반도체기판(61)의 소정영역에 소자분리층(63)이 제공되어 활성영역(63a)을 한정한다. 상기 활성영역(63a)에 제1 구동 트랜지스터(TD1)가 제공된다. 상기 제1 구동 트랜지스터(TD1)는 상기 활성영역(63a) 내에 형성된 소오스 영역(71s) 및 드레인 영역(71d)과 아울러서 상기 소오스/드레인 영역들(71s, 71d) 사이의 채널 영역의 상부를 가로지르는 제1 구동 게이트 전극(67a)을 갖도록 형성된다. 이에 더하여, 상기 제1 하프셀 영역에 인접한 제2 하프셀 영역 내에 제2 구동 트랜지스터(도시하지 않음)가 형성될 수 있다. 상기 제2 구동 트랜지스터의 제2 구동 게이트 전극(67b)은 상기 제1 하프셀 영역 내의 상기 드레인 영역(71d)에 인 접한 소자분리층(63)을 덮도록 연장될 수 있다.
상기 제1 구동 게이트 전극(67a)은 상기 활성영역(63a)으로부터 게이트 절연층(65)에 의해 절연된다. 상기 제1 및 제2 구동 게이트 전극들(67a, 67b)의 측벽들은 스페이서들(69)에 의해 둘러싸여진다.
상기 구동 트랜지스터들을 갖는 기판 상에 식각 저지층(73)이 제공되고, 상기 식각 저지층(73) 상에 층간절연층(75)이 적층된다. 상기 드레인 영역(71d)은 상기 층간절연층(75) 및 식각 저지층(73)을 관통하는 단결정 구조의 노드 반도체 플러그(77)와 접촉한다. 상기 노드 반도체 플러그(77)는 도 4b의 상기 노드 반도체 플러그들(21b)을 형성하는 방법들을 사용하여 제작될 수 있다.
상기 층간절연층(75) 상에 몰딩층 패턴(79)이 제공된다. 상기 몰딩층 패턴(79)은 상기 노드 반도체 플러그(77) 및 그에 인접한 상기 층간절연층(75)을 노출시키는 개구부를 갖도록 형성될 수 있다. 상기 몰딩층 패턴(79)은 도 4a 및 도 4b의 상기 몰딩층 패턴(22c)을 형성하는 방법들을 사용하여 제작될 수 있다. 이와는 달리(alternatively), 상기 몰딩층 패턴(79)은 도 11a, 도 11b, 도 12a 및 도 12b를 참조하여 설명된 상기 몰딩층 패턴(53a)을 형성하는 방법들을 사용하여 제작될 수 있다.
상기 개구부 내에 단결정 반도체 바디(81)가 제공된다. 상기 단결정 반도체 바디(81)는 도 6a 및 도 6b의 상기 단결정 반도체 바디들(23b)을 형성하는 방법들을 사용하여 제작될 수 있다. 이와는 달리, 상기 단결정 반도체 바디(81)는 도 10a 및 도 10b의 상기 단결정 반도체 바디들(23b')을 형성하는 방법들을 사용하여 제작 될 수도 있다.
상기 단결정 반도체 바디(81)에 제1 부하 박막 트랜지스터(TL1)가 제공된다. 상기 제1 부하 박막 트랜지스터(TL1)는 상기 단결정 반도체 바디(81)의 상부를 가로지르는 제1 부하 게이트 전극(85a), 상기 제1 부하 게이트 전극(85a)에 인접하고 상기 단결정 반도체 플러그(77) 상에 위치하는 드레인 영역(87d), 및 상기 제1 부하 게이트 전극(85a)에 인접하고 상기 드레인 영역(87d)의 반대편에 위치하는 소오스 영역(87s)을 갖도록 형성된다. 또한, 상기 제1 부하 게이트 전극(85a)은 상기 단결정 반도체 바디(81)로부터 게이트 절연층(83)에 의해 절연된다. 이에 더하여, 상기 제1 하프셀 영역에 인접한 제2 하프셀 영역 내에 제2 부하 박막 트랜지스터(도시하지 않음)가 형성될 수 있다. 상기 제2 부하 박막 트랜지스터의 제2 부하 게이트 전극(85b)은 상기 제1 하프셀 영역 내의 상기 드레인 영역(87d)에 인접하도록 연장될 수 있다.
상기 제1 및 제2 부하 박막 트랜지스터들을 갖는 기판 상에 제2 층간절연층(89)이 제공된다. 상기 드레인 영역(87d)은 상기 제2 층간절연층(89)을 관통하는 제2 노드 반도체 플러그(91)와 접촉한다. 상기 제2 노드 반도체 플러그(91)는 도 4b의 상기 노드 반도체 플러그들(21b)을 형성하는 방법들을 사용하여 제작될 수 있다.
상기 제2 층간절연층(89) 상에 제2 몰딩층 패턴(93)이 제공된다. 상기 제2 몰딩층 패턴(93)은 상기 제2 노드 반도체 플러그(91) 및 그에 인접한 상기 제2 층간절연층(89)을 노출시키는 제2 개구부를 갖도록 형성될 수 있다. 상기 제2 몰딩층 패턴(93)은 도 4a 및 도 4b의 상기 몰딩층 패턴(22c)을 형성하는 방법들을 사용하여 제작될 수 있다. 이와는 달리(alternatively), 상기 제2 몰딩층 패턴(93)은 도 11a, 도 11b, 도 12a 및 도 12b를 참조하여 설명된 상기 몰딩층 패턴(53a)을 형성하는 방법들을 사용하여 제작될 수 있다.
상기 제2 노드 반도체 플러그(91)를 노출시키는 상기 제2 개구부 내에 제2 단결정 반도체 바디(95)가 제공된다. 상기 제2 단결정 반도체 바디(95)는 도 6a 및 도 6b의 상기 단결정 반도체 바디들(23b)을 형성하는 방법들을 사용하여 제작될 수 있다. 이와는 달리, 상기 제2 단결정 반도체 바디(95)는 도 10a 및 도 10b의 상기 단결정 반도체 바디들(23b')을 형성하는 방법들을 사용하여 제작될 수도 있다.
상기 제2 단결정 반도체 바디(95)에 제1 전송 박막 트랜지스터(TT1)가 제공된다. 상기 제1 전송 박막 트랜지스터(TT1)는 상기 제2 단결정 반도체 바디(95)의 상부를 가로지르는 워드라인(99), 상기 워드라인(99)에 인접하고 상기 제2 단결정 반도체 플러그(91) 상에 위치하는 소오스 영역(101s), 및 상기 워드라인(99)에 인접하고 상기 소오스 영역(101s)의 반대편에 위치하는 드레인 영역(101d)을 갖도록 형성된다. 또한, 상기 워드라인(99)은 상기 제2 단결정 반도체 바디(95)로부터 게이트 절연층(97)에 의해 절연된다. 이에 더하여, 상기 제2 하프셀 영역 내에 제2 전송 박막 트랜지스터(도시하지 않음)가 형성될 수 있다. 상기 워드라인(99)은 연장되어 상기 제2 전송 박막 트랜지스터의 게이트 전극의 역할을 한다.
상기 제1 및 제2 전송 박막 트랜지스터들을 갖는 기판 상에 제3 층간절연층(103)이 제공된다. 상기 드레인 영역들(71d, 87d), 상기 노드 반도체 플러그들(77, 91), 상기 소오스 영역(101s), 상기 제2 구동 게이트 전극(67b) 및 상기 제2 부하 게이트 전극(85b)은 상기 층간절연층(75, 89, 103), 상기 식각저지층(73) 및 상기 몰딩층 패턴들(79, 93)을 관통하는 금속 노드 플러그(105)를 통하여 서로 전기적으로 접속될 수 있다.
상술한 바와 같이 본 발명의 실시예들에 따르면, 층간절연층을 관통하는 단결정 반도체 플러그를 형성하고 상기 단결정 반도체 플러그를 씨드층으로 사용하여 상기 층간절연층 상에 단결정 반도체 에피택시얼 패턴을 성장시킨다. 상기 단결정 반도체 에피택시얼 패턴은 상기 층간절연층 상에 형성된 몰딩층 패턴을 사용하여 평탄화된다. 그 결과, 상기 층간절연층 상에 균일한 두께(uniform thickness) 및 우수한 단결정 구조(excellent single crystalline structure)를 갖는 반도체 바디를 형성할 수 있다. 따라서, 상기 단결정 반도체 바디에 박막 트랜지스터를 형성하는 경우에, 반도체 집적회로의 집적도(integration density), 신뢰성(reliability) 및 전기적 특성(electrical characteristic)을 현저히 개선시킬 수 있다.

Claims (94)

  1. 단결정 반도체 기판 상에 층간절연층을 형성하고,
    상기 층간절연층을 관통하는 단결정 반도체 플러그를 형성하고,
    상기 단결정 반도체 플러그를 갖는 기판 상에 상기 단결정 반도체 플러그를 노출시키는 개구부를 갖는 몰딩층 패턴을 형성하고,
    상기 노출된 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 상기 노출된 단결정 반도체 플러그를 덮는 단결정 반도체 에피택시얼 패턴을 형성하고,
    상기 개구부 내에 상기 단결정 반도체 에피택시얼 패턴의 일 부분을 구비하는 단결정 반도체 바디를 형성하고,
    상기 단결정 반도체 바디에 박막 트랜지스터를 형성하는 것을 포함하는 반도체 집적회로의 제조방법.
  2. 제 1 항에 있어서, 상기 단결정 반도체 플러그를 형성하는 것은
    상기 층간절연층을 패터닝하여 상기 단결정 반도체 기판을 노출시키는 콘택홀을 형성하고,
    상기 노출된 단결정 반도체 기판을 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 상기 콘택홀을 채우는 단결정 반도체 에피택시얼층을 성장시키는 것을 포함하는 반도체 집적회로의 제조방법.
  3. 제 2 항에 있어서,
    상기 단결정 반도체 에피택시얼층을 평탄화시키는 것을 더 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  4. 제 1 항에 있어서, 상기 몰딩층 패턴을 형성하는 것은
    상기 단결정 반도체 플러그를 갖는 기판 상에 몰딩층을 형성하고,
    상기 몰딩층을 패터닝하여 상기 단결정 반도체 플러그를 노출시키는 것을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  5. 제 4 항에 있어서,
    상기 몰딩층은 실리콘 산화물의 단일 층(a single layer of silicon oxide)으로 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  6. 제 1 항에 있어서, 상기 몰딩층 패턴을 형성하는 것은
    상기 단결정 반도체 플러그를 갖는 기판 상에 하부 몰딩층 및 상부 몰딩층을 차례로 형성하고,
    상기 상부 몰딩층 및 상기 하부 몰딩층을 패터닝하여 상기 단결정 반도체 플러그를 노출시키는 것을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  7. 제 6 항에 있어서,
    상기 하부 몰딩층은 상기 층간절연층에 대하여 식각 선택비를 갖는 절연층으로 형성하고, 상기 상부 몰딩층은 상기 하부 몰딩층에 대하여 식각 선택비를 갖는 절연층으로 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  8. 제 7 항에 있어서,
    상기 하부 몰딩층은 실리콘 질화층으로 형성하고, 상기 상부 몰딩층은 실리콘 산화층으로 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  9. 제 1 항에 있어서, 상기 몰딩층 패턴을 형성하는 것은
    상기 단결정 반도체 플러그를 갖는 기판 상에 상기 단결정 반도체 플러그를 덮는 희생층 패턴을 형성하고,
    상기 희생층 패턴 및 상기 층간절연층을 덮는 몰딩층을 형성하고,
    상기 몰딩층을 평탄화시키어 상기 희생층 패턴의 상부면을 노출시키고,
    상기 희생층 패턴을 선택적으로 제거하여 상기 단결정 반도체 플러그를 노출시키는 것을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  10. 제 9 항에 있어서,
    상기 희생층 패턴은 상기 층간절연층 및 상기 몰딩층에 대하여 식각 선택비를 갖는 물질층으로 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  11. 제 10 항에 있어서,
    상기 희생층 패턴은 실리콘 질화층으로 형성하고, 상기 몰딩층은 실리콘 산화층으로 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  12. 제 1 항에 있어서, 상기 단결정 반도체 바디는 상기 몰딩층 패턴의 상부면이 노출될 때까지 상기 단결정 반도체 에피택시얼 패턴을 평탄화시키어 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  13. 제 1 항에 있어서, 상기 단결정 반도체 바디를 형성하는 것은
    상기 단결정 반도체 에피택시얼 패턴을 갖는 기판 상에 비정질 반도체층 또는 다결정 반도체층을 형성하고,
    상기 비정질 반도체층 또는 상기 다결정 반도체층을 고상 에피택시얼 기술을 사용하여 결정화시키고,
    상기 몰딩층 패턴의 상부면이 노출될 때까지 상기 결정화된 반도체층 및 상기 단결정 반도체 에피택시얼 패턴을 평탄화시키는 것을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  14. 제 1 항에 있어서, 상기 단결정 반도체 바디를 형성하는 것은
    상기 단결정 반도체 에피택시얼 패턴을 갖는 기판 상에 비정질 반도체층 또는 다결정 반도체층을 형성하고,
    상기 몰딩층 패턴의 상부면이 노출될 때까지 상기 비정질 반도체층 또는 상기 다결정 반도체층과 아울러서 상기 단결정 반도체 에피택시얼 패턴을 연속적으로 평탄화시키고,
    상기 평탄화된 비정질 반도체층 또는 상기 평탄화된 다결정 반도체층을 고상 에피택시얼 공정을 사용하여 결정화시키는 것을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  15. 삭제
  16. 제 1 항에 있어서, 상기 박막 트랜지스터를 형성하는 것은
    상기 단결정 반도체 바디의 상부를 가로지르는 절연된 게이트 전극을 형성하고,
    상기 게이트 전극을 이온주입 마스크로 사용하여 상기 단결정 반도체 바디 내에 불순물 이온들을 주입하여 소오스/드레인 영역들을 형성하는 것을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  17. 제 1 항에 있어서,
    상기 층간절연층을 형성하기 전에 상기 단결정 반도체기판의 소정영역에 소 자분리층을 형성하여 활성영역을 한정하고,
    상기 활성영역에 벌크 모스 트랜지스터를 형성하는 것을 더 포함하되, 상기 벌크 모스 트랜지스터는 상기 활성영역의 상부를 가로지르는 게이트 전극과 아울러서 상기 게이트 전극의 하부의 채널 영역의 양 옆에 각각 위치하는 소오스 영역 및 드레인 영역을 갖도록 형성되는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  18. 제 17 항에 있어서,
    상기 단결정 반도체 플러그는 상기 벌크 모스 트래지스터의 상기 소오스/드레인 영역들중 적어도 하나에 접촉하도록 형성되는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  19. 제1 및 제2 하프 셀들로 구성되는 박막 트랜지스터 에스램 셀을 제조하는 방법에 있어서, 상기 제1 및 제2 하프 셀들중 어느 하나를 제조하는 방법은
    단결정 반도체기판의 소정영역에 소자분리층을 형성하여 활성영역을 한정하고,
    상기 활성영역에 구동 트랜지스터를 형성하되, 상기 구동 트랜지스터는 상기 활성영역의 상부를 가로지르는 구동 게이트 전극과 아울러서 상기 구동 게이트 전극의 하부의 채널 영역의 양 옆에 각각 위치하는 소오스 영역 및 드레인 영역을 갖도록 형성되고,
    상기 구동 트랜지스터를 갖는 기판 상에 층간절연층을 형성하고,
    상기 층간절연층을 관통하여 상기 구동 트랜지스터의 상기 드레인 영역에 접촉하는 단결정 반도체 플러그를 형성하고,
    상기 단결정 반도체 플러그를 갖는 기판 상에 상기 단결정 반도체 플러그를 노출시키는 개구부를 갖는 몰딩층 패턴을 형성하고,
    상기 노출된 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 상기 노출된 단결정 반도체 플러그를 덮는 단결정 반도체 에피택시얼 패턴을 형성하고,
    상기 개구부 내에 상기 단결정 반도체 에피택시얼 패턴의 일 부분을 구비하는 단결정 반도체 바디를 형성하는 것을 포함하는 박막 트랜지스터 에스램 셀 제조방법.
  20. 제 19 항에 있어서, 상기 단결정 반도체 플러그를 형성하는 것은
    상기 층간절연층을 패터닝하여 상기 구동 트랜지스터의 상기 드레인 영역을 노출시키는 노드 콘택홀을 형성하고,
    상기 노출된 드레인 영역을 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 상기 노드 콘택홀을 채우는 단결정 반도체 에피택시얼층을 성장시키는 것을 포함하는 박막 트랜지스터 에스램 셀 제조방법.
  21. 제 20 항에 있어서,
    상기 단결정 반도체 에피택시얼층을 평탄화시키는 것을 더 포함하는 것을 특 징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  22. 제 19 항에 있어서, 상기 몰딩층 패턴을 형성하는 것은
    상기 단결정 반도체 플러그를 갖는 기판 상에 몰딩층을 형성하고,
    상기 몰딩층을 패터닝하여 상기 단결정 반도체 플러그를 노출시키는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  23. 제 22 항에 있어서,
    상기 몰딩층은 실리콘 산화층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  24. 제 19 항에 있어서, 몰딩층 패턴을 형성하는 것은
    상기 단결정 반도체 플러그를 갖는 기판 상에 하부 몰딩층 및 상부 몰딩층을 차례로 형성하고,
    상기 상부 몰딩층 및 상기 하부 몰딩층을 패터닝하여 상기 단결정 반도체 플러그를 노출시키는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  25. 제 24 항에 있어서,
    상기 하부 몰딩층은 상기 층간절연층에 대하여 식각 선택비를 갖는 절연층으 로 형성하고, 상기 상부 몰딩층은 상기 하부 몰딩층에 대하여 식각 선택비를 갖는 절연층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  26. 제 25 항에 있어서,
    상기 하부 몰딩층은 실리콘 질화층으로 형성하고, 상기 상부 몰딩층은 실리콘 산화층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  27. 제 19 항에 있어서, 상기 몰딩층 패턴을 형성하는 것은
    상기 단결정 반도체 플러그를 갖는 기판 상에 상기 단결정 반도체 플러그를 덮는 희생층 패턴을 형성하고,
    상기 희생층 패턴 및 상기 층간절연층을 덮는 몰딩층을 형성하고,
    상기 몰딩층을 평탄화시키어 상기 희생층 패턴의 상부면을 노출시키고,
    상기 희생층 패턴을 선택적으로 제거하여 상기 단결정 반도체 플러그를 노출시키는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  28. 제 27 항에 있어서,
    상기 희생층 패턴은 상기 층간절연층 및 상기 몰딩층에 대하여 식각 선택비를 갖는 물질층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  29. 제 28 항에 있어서,
    상기 희생층 패턴은 실리콘 질화층으로 형성하고, 상기 몰딩층은 실리콘 산화층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  30. 제 19 항에 있어서, 상기 단결정 반도체 바디는 상기 몰딩층 패턴의 상부면이 노출될 때까지 상기 단결정 반도체 에피택시얼 패턴을 평탄화시키어 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  31. 제 19 항에 있어서, 상기 단결정 반도체 바디를 형성하는 것은
    상기 단결정 반도체 에피택시얼 패턴을 갖는 기판 상에 비정질 반도체층 또는 다결정 반도체층을 형성하고,
    상기 비정질 반도체층 또는 상기 다결정 반도체층을 고상 에피택시얼 기술을 사용하여 결정화시키고,
    상기 몰딩층 패턴의 상부면이 노출될 때까지 상기 결정화된 반도체층 및 상기 단결정 반도체 에피택시얼 패턴을 평탄화시키는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  32. 제 19 항에 있어서, 상기 단결정 반도체 바디를 형성하는 것은
    상기 단결정 반도체 에피택시얼 패턴을 갖는 기판 상에 비정질 반도체층 또는 다결정 반도체층을 형성하고,
    상기 몰딩층 패턴의 상부면이 노출될 때까지 상기 비정질 반도체층 또는 상기 다결정 반도체층과 아울러서 상기 단결정 반도체 에피택시얼 패턴을 연속적으로 평탄화시키고,
    상기 평탄화된 비정질 반도체층 또는 상기 평탄화된 다결정 반도체층을 고상 에피택시얼 공정을 사용하여 결정화시키는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  33. 제 19 항에 있어서,
    상기 단결정 반도체 바디에 부하 트랜지스터의 역할을 하는 부하 박막 트랜지스터(load thin film transistor)를 형성하는 것을 더 포함하되, 상기 부하 박막 트랜지스터는 상기 단결정 반도체 바디의 상부를 가로지르는 부하 게이트 전극, 상기 부하 게이트 전극에 인접하고 상기 단결정 반도체 플러그 상에 위치하는 드레인 영역, 및 상기 부하 게이트 전극에 인접하고 상기 드레인 영역의 반대편에 위치하는 소오스 영역을 갖도록 형성되는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  34. 제 33 항에 있어서,
    상기 부하 박막 트랜지스터를 갖는 기판 상에 제2 층간절연층을 형성하고,
    상기 제2 층간절연층을 관통하여 상기 부하 박막 트랜지스터의 상기 드레인 영역에 접촉하는 제2 단결정 반도체 플러그를 형성하고,
    상기 제2 단결정 반도체 플러그를 갖는 기판 상에 상기 제2 단결정 반도체 플러그를 노출시키는 제2 개구부를 갖는 제2 몰딩층 패턴을 형성하고,
    상기 제2 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 상기 제2 단결정 반도체 플러그를 덮는 제2 단결정 반도체 에피택시얼 패턴을 형성하고,
    상기 제2 개구부 내에 상기 제2 단결정 반도체 에피택시얼 패턴의 일 부분을 구비하는 제2 단결정 반도체 바디를 형성하는 것을 더 포함하는 박막 트랜지스터 에스램 셀 제조방법.
  35. 제 34 항에 있어서,
    상기 제2 단결정 반도체 플러그는 상기 부하 박막 트랜지스터의 상기 드레인 영역을 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  36. 제 34 항에 있어서, 상기 제2 몰딩층 패턴을 형성하는 것은
    상기 제2 단결정 반도체 플러그를 갖는 기판 상에 제2 몰딩층을 형성하고,
    상기 제2 몰딩층을 패터닝하여 상기 제2 단결정 반도체 플러그를 노출시키는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  37. 제 36 항에 있어서,
    상기 제2 몰딩층은 실리콘 산화층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  38. 제 34 항에 있어서, 제2 몰딩층 패턴을 형성하는 것은
    상기 제2 단결정 반도체 플러그를 갖는 기판 상에 제2 하부 몰딩층 및 제2 상부 몰딩층을 차례로 형성하고,
    상기 제2 상부 몰딩층 및 상기 제2 하부 몰딩층을 패터닝하여 상기 제2 단결정 반도체 플러그를 노출시키는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  39. 제 38 항에 있어서,
    상기 제2 하부 몰딩층은 상기 제2 층간절연층에 대하여 식각 선택비를 갖는 절연층으로 형성하고, 상기 제2 상부 몰딩층은 상기 제2 하부 몰딩층에 대하여 식각 선택비를 갖는 절연층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  40. 제 39 항에 있어서,
    상기 제2 하부 몰딩층은 실리콘 질화층으로 형성하고, 상기 제2 상부 몰딩층은 실리콘 산화층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  41. 제 34 항에 있어서, 상기 제2 몰딩층 패턴을 형성하는 것은
    상기 제2 단결정 반도체 플러그를 갖는 기판 상에 상기 제2 단결정 반도체 플러그를 덮는 제2 희생층 패턴을 형성하고,
    상기 제2 희생층 패턴 및 상기 제2 층간절연층을 덮는 제2 몰딩층을 형성하고,
    상기 제2 몰딩층을 평탄화시키어 상기 제2 희생층 패턴의 상부면을 노출시키고,
    상기 제2 희생층 패턴을 선택적으로 제거하여 상기 제2 단결정 반도체 플러그를 노출시키는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  42. 제 41 항에 있어서,
    상기 제2 희생층 패턴은 상기 제2 층간절연층 및 상기 제2 몰딩층에 대하여 식각 선택비를 갖는 물질층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  43. 제 42 항에 있어서,
    상기 제2 희생층 패턴은 실리콘 질화층으로 형성하고, 상기 제2 몰딩층은 실리콘 산화층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방 법.
  44. 제 34 항에 있어서,
    상기 제2 단결정 반도체 바디는 상기 제2 몰딩층 패턴의 상부면이 노출될 때까지 상기 제2 단결정 반도체 에피택시얼 패턴을 평탄화시키어 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  45. 제 34 항에 있어서, 상기 제2 단결정 반도체 바디를 형성하는 것은
    상기 제2 단결정 반도체 에피택시얼 패턴을 갖는 기판 상에 제2 비정질 반도체층 또는 제2 다결정 반도체층을 형성하고,
    상기 제2 비정질 반도체층 또는 상기 제2 다결정 반도체층을 고상 에피택시얼 기술을 사용하여 결정화시키고,
    상기 제2 몰딩층 패턴의 상부면이 노출될 때까지 상기 결정화된 반도체층 및 상기 제2 단결정 반도체 에피택시얼 패턴을 평탄화시키는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  46. 제 34 항에 있어서, 상기 제2 단결정 반도체 바디를 형성하는 것은
    상기 제2 단결정 반도체 에피택시얼 패턴을 갖는 기판 상에 제2 비정질 반도체층 또는 제2 다결정 반도체층을 형성하고,
    상기 제2 몰딩층 패턴의 상부면이 노출될 때까지 상기 제2 비정질 반도체층 또는 상기 제2 다결정 반도체층과 아울러서 상기 제2 단결정 반도체 에피택시얼 패턴을 연속적으로 평탄화시키고,
    상기 평탄화된 반도체층을 고상 에피택시얼 공정을 사용하여 결정화시키는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  47. 제 34 항에 있어서,
    상기 제2 단결정 반도체 바디에 전송 트랜지스터의 역할을 하는 전송 박막 트랜지스터(transfer thin film transistor)를 형성하는 것을 더 포함하되, 상기 전송 박막 트랜지스터는 상기 제2 단결정 반도체 바디의 상부를 가로지르는 전송 게이트 전극, 상기 전송 게이트 전극에 인접하고 상기 제2 단결정 반도체 플러그 상에 위치하는 소오스 영역, 및 상기 전송 게이트 전극에 인접하고 상기 소오스 영역의 반대편에 위치하는 드레인 영역을 갖도록 형성되는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  48. 제 47 항에 있어서,
    상기 전송 박막 트랜지스터를 갖는 기판 상에 제3 층간절연층을 형성하고,
    상기 제1 내지 제3 층간절연층들을 관통하는 노드 금속 플러그를 형성하는 것을 더 포함하되, 상기 노드 금속 플러그는 상기 구동 트랜지스터의 상기 드레인 영역, 상기 단결정 반도체 플러그, 상기 부하 박막 트랜지스터의 상기 드레인 영역, 상기 제2 단결정 반도체 플러그 및 상기 전송 박막 트랜지스터의 상기 소오스 영역에 대하여 저항성 접촉(ohmic contact)을 갖는 금속층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  49. 제 19 항에 있어서,
    상기 구동 트랜지스터를 형성하는 동안 상기 활성영역에 전송 트랜지스터를 형성하는 것을 더 포함하되, 상기 전송 트랜지스터는 상기 활성영역의 상부를 가로지르는 전송 게이트 전극과 아울러서 상기 전송 게이트 전극의 하부의 채널 영역의 양 옆에 각각 위치하는 소오스 영역 및 드레인 영역을 갖도록 형성되고, 상기 전송 트랜지스터의 상기 소오스 영역은 상기 구동 트랜지스터의 상기 드레인 영역에 해당하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  50. 제 33 항에 있어서,
    상기 부하 박막 트랜지스터를 갖는 기판 상에 제2 층간절연층을 형성하고,
    상기 제1 및 제2 층간절연층들을 관통하는 노드 금속 플러그를 형성하는 것을 더 포함하되, 상기 노드 금속 플러그는 상기 구동 트랜지스터의 상기 드레인 영역, 상기 단결정 반도체 플러그, 및 상기 부하 박막 트랜지스터의 상기 드레인 영역에 대하여 저항성 접촉(ohmic contact)을 갖는 금속층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀 제조방법.
  51. 단결정 반도체기판 상에 적층된 층간절연층;
    상기 층간절연층을 관통하는 단결정 반도체 플러그;
    상기 층간절연층 상에 제공되고 상기 단결정 반도체 플러그와 접촉하도록 연장된 단결정 반도체 바디;
    상기 단결정 반도체 바디의 측벽들을 둘러싸고 상기 단결정 반도체 바디와 실질적으로 동일한 두께를 갖는 몰딩층 패턴; 및
    상기 단결정 반도체 바디에 형성된 박막 트랜지스터를 포함하되, 상기 박막 트랜지스터는 상기 단결정 반도체 바디의 양 단들에 각각 형성된 소오스 영역 및 드레인 영역과 아울러서 상기 소오스 영역 및 상기 드레인 영역 사이의 채널 영역의 상부를 가로지르는 절연된 게이트 전극을 구비하는 반도체 집적회로.
  52. 제 51 항에 있어서,
    상기 단결정 반도체 플러그는 상기 단결정 반도체기판을 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 에피택시얼층인 것을 특징으로 하는 반도체 집적회로.
  53. 제 51 항에 있어서,
    상기 단결정 반도체 바디는 상기 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 단결정 에피택시얼 패턴인 것을 특징으로 하는 반도체 집적회로.
  54. 제 51 항에 있어서, 상기 단결정 반도체 바디는
    상기 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 단결정 에피택시얼 패턴; 및
    상기 단결정 에피택시얼 패턴을 씨드층으로 채택하는 고상 에피택시얼 기술을 사용하여 결정화된 반도체층을 포함하는 것을 특징으로 하는 반도체 집적회로.
  55. 제 54 항에 있어서,
    상기 결정화된 반도체층은 비정질 반도체층 또는 다결정 반도체층을 결정화시키어 형성된 단결정 반도체층인 것을 특징으로 하는 반도체 집적회로.
  56. 제 51 항에 있어서,
    상기 몰딩층 패턴은 단일 절연층(a single insulating layer)이거나 이중 절연층(a double insulating layer)인 것을 특징으로 하는 반도체 집적회로.
  57. 제 56 항에 있어서,
    상기 단일 절연층은 실리콘 산화층인 것을 특징으로 하는 반도체 집적회로.
  58. 제 56 항에 있어서,
    상기 이중 절연층은 차례로 적층된 하부 몰딩층 패턴 및 상부 몰딩층 패턴을 포함하되, 상기 하부 몰딩층 패턴은 상기 층간절연층 및 상기 상부 몰딩층 패턴에 대하여 식각 선택비를 갖는 절연층인 것을 특징으로 하는 반도체 집적회로.
  59. 제 58 항에 있어서,
    상기 하부 몰딩층 패턴 및 상기 상부 몰딩층 패턴은 각각 실리콘 질화층 및 실리콘 산화층인 것을 특징으로 하는 반도체 집적회로.
  60. 제 56 항에 있어서,
    상기 몰딩층 패턴이 상기 단일 절연층인 경우에, 상기 단결정 반도체 바디는 상기 단결정 반도체 바디의 상부 폭이 그것의 하부 폭보다 크도록 음의 경사진 측벽 프로파일(negative sloped sidewall profile)을 갖는 것을 특징으로 하는 반도체 집적회로.
  61. 제 56 항에 있어서,
    상기 몰딩층 패턴이 상기 단일 절연층인 경우에, 상기 단결정 반도체 바디는 상기 단결정 반도체 바디의 상부 폭이 그것의 하부 폭보다 작도록 양의 경사진 측벽 프로파일(positive sloped sidewall profile)을 갖는 것을 특징으로 하는 반도체 집적회로.
  62. 제 56 항에 있어서,
    상기 몰딩층 패턴이 상기 이중 절연층인 경우에, 상기 단결정 반도체 바디는 상기 단결정 반도체 바디의 상부 폭이 그것의 하부 폭보다 크도록 음의 경사진 측벽 프로파일(negative sloped sidewall profile)을 갖는 것을 특징으로 하는 반도체 집적회로.
  63. 삭제
  64. 제 51 항에 있어서,
    상기 단결정 반도체기판의 소정영역에 형성되어 활성영역을 한정하는 소자분리층; 및
    상기 활성영역에 형성된 벌크 모스 트랜지스터를 더 포함하되, 상기 벌크 모스 트랜지스터는 상기 활성영역 내에 형성된 소오스 영역 및 드레인 영역과 아울러서 상기 소오스 영역 및 드레인 영역 사이의 채널 영역의 상부를 가로지르는 절연된 게이트 전극을 갖는 것을 특징으로 하는 반도체 집적회로.
  65. 제 64 항에 있어서,
    상기 단결정 반도체 플러그는 상기 벌크 모스 트랜지스터의 상기 소오스/드레인 영역들중 어느 하나에 전기적으로 접속되는 것을 특징으로 하는 반도체 집적회로.
  66. 제1 및 제2 하프 셀들로 구성되는 박막 트랜지스터 에스램 셀에 있어서, 상기 제1 및 제2 하프 셀들의 각각은
    단결정 반도체기판의 소정영역에 형성되어 활성영역을 한정하는 소자분리층;
    상기 활성영역에 형성되되, 상기 활성영역 내에 형성된 소오스 영역 및 드레인 영역과 아울러서 상기 소오스/드레인 영역들 사이의 채널 영역의 상부를 가로지르는 구동 게이트 전극을 갖는 구동 트랜지스터;
    상기 구동 트랜지스터를 갖는 기판 상에 제공된 층간절연층;
    상기 층간절연층을 관통하여 상기 구동 트랜지스터의 상기 드레인 영역에 접촉하는 단결정 반도체 플러그;
    상기 층간절연층 상에 제공되고 상기 단결정 반도체 플러그를 덮도록 연장된 단결정 반도체 바디; 및
    상기 단결정 반도체 바디의 측벽들을 둘러싸는 몰딩층 패턴을 포함하되, 상기 몰딩층 패턴은 상기 단결정 반도체 바디와 실질적으로 동일한 두께를 갖는 박막 트랜지스터 에스램 셀.
  67. 제 66 항에 있어서,
    상기 단결정 반도체 플러그는 상기 구동 트랜지스터의 상기 드레인 영역을 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 에피택시얼층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  68. 제 66 항에 있어서,
    상기 단결정 반도체 바디는 상기 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 단결정 에피택시얼 패턴인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  69. 제 66 항에 있어서, 상기 단결정 반도체 바디는
    상기 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 단결정 에피택시얼 패턴; 및
    상기 단결정 에피택시얼 패턴을 씨드층으로 채택하는 고상 에피택시얼 기술을 사용하여 결정화된 반도체층을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  70. 제 69 항에 있어서,
    상기 결정화된 반도체층은 비정질 반도체층 또는 다결정 반도체층을 결정화시키어 형성된 단결정 반도체층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  71. 제 66 항에 있어서,
    상기 몰딩층 패턴은 단일 절연층(a single insulating layer)이거나 이중 절연층(a double insulating layer)인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  72. 제 71 항에 있어서,
    상기 단일 절연층은 실리콘 산화층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  73. 제 71 항에 있어서,
    상기 이중 절연층은 차례로 적층된 하부 몰딩층 패턴 및 상부 몰딩층 패턴을 포함하되, 상기 하부 몰딩층 패턴은 상기 층간절연층 및 상기 상부 몰딩층 패턴에 대하여 식각 선택비를 갖는 절연층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  74. 제 73 항에 있어서,
    상기 하부 몰딩층 패턴 및 상기 상부 몰딩층 패턴은 각각 실리콘 질화층 및 실리콘 산화층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  75. 제 71 항에 있어서,
    상기 몰딩층 패턴이 상기 단일 절연층인 경우에, 상기 단결정 반도체 바디는 상기 단결정 반도체 바디의 상부 폭이 그것의 하부 폭보다 크도록 음의 경사진 측벽 프로파일(negative sloped sidewall profile)을 갖는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  76. 제 71 항에 있어서,
    상기 몰딩층 패턴이 상기 단일 절연층인 경우에, 상기 단결정 반도체 바디는 상기 단결정 반도체 바디의 상부 폭이 그것의 하부 폭보다 작도록 양의 경사진 측벽 프로파일(positive sloped sidewall profile)을 갖는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  77. 제 71 항에 있어서,
    상기 몰딩층 패턴이 상기 이중 절연층인 경우에, 상기 단결정 반도체 바디는 상기 단결정 반도체 바디의 상부 폭이 그것의 하부 폭보다 크도록 음의 경사진 측벽 프로파일(negative sloped sidewall profile)을 갖는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  78. 제 66 항에 있어서, 상기 단결정 반도체 바디에 형성된 부하 박막 트랜지스터를 더 포함하되, 상기 부하 박막 트랜지스터는 상기 단결정 반도체 바디의 상부를 가로지르는 부하 게이트 전극, 상기 부하 게이트 전극에 인접하고 상기 단결정 반도체 플러그 상에 위치하는 드레인 영역, 및 상기 부하 게이트 전극에 인접하고 상기 드레인 영역의 반대편에 위치하는 소오스 영역을 구비하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  79. 제 78 항에 있어서,
    상기 부하 박막 트랜지스터를 갖는 기판 상에 형성된 제2 층간절연층;
    상기 제2 층간절연층을 관통하여 상기 부하 박막 트랜지스터의 상기 드레인 영역에 접촉하는 제2 단결정 반도체 플러그;
    상기 제2 층간절연층 상에 제공되고 상기 제2 단결정 반도체 플러그를 덮도록 연장된 제2 단결정 반도체 바디; 및
    상기 제2 단결정 반도체 바디의 측벽들을 둘러싸는 제2 몰딩층 패턴을 더 포함하되, 상기 제2 몰딩층 패턴은 상기 제2 단결정 반도체 바디와 실질적으로 동일한 두께를 갖는 박막 트랜지스터 에스램 셀.
  80. 제 79 항에 있어서,
    상기 제2 단결정 반도체 플러그는 상기 부하 박막 트랜지스터의 상기 드레인 영역을 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 에피택시얼층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  81. 제 79 항에 있어서,
    상기 제2 단결정 반도체 바디는 상기 제2 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 단결정 에피택시얼 패턴인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  82. 제 79 항에 있어서, 상기 제2 단결정 반도체 바디는
    상기 제2 단결정 반도체 플러그를 씨드층으로 채택하는 선택적 에피택시얼 성장 기술을 사용하여 형성된 제2 단결정 에피택시얼 패턴; 및
    상기 제2 단결정 에피택시얼 패턴을 씨드층으로 채택하는 고상 에피택시얼 기술을 사용하여 결정화된 제2 결정화된 반도체층을 포함하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  83. 제 82 항에 있어서,
    상기 제2 결정화된 반도체층은 비정질 반도체층 또는 다결정 반도체층을 결정화시키어 형성된 제2 단결정 반도체층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  84. 제 79 항에 있어서,
    상기 제2 몰딩층 패턴은 단일 절연층(a single insulating layer)이거나 이중 절연층(a double insulating layer)인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  85. 제 84 항에 있어서,
    상기 단일 절연층은 실리콘 산화층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  86. 제 84 항에 있어서,
    상기 이중 절연층은 차례로 적층된 하부 몰딩층 패턴 및 상부 몰딩층 패턴을 포함하되, 상기 하부 몰딩층 패턴은 상기 층간절연층 및 상기 상부 몰딩층 패턴에 대하여 식각 선택비를 갖는 절연층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  87. 제 86 항에 있어서,
    상기 하부 몰딩층 패턴 및 상기 상부 몰딩층 패턴은 각각 실리콘 질화층 및 실리콘 산화층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  88. 제 84 항에 있어서,
    상기 제2 몰딩층 패턴이 상기 단일 절연층인 경우에, 상기 제2 단결정 반도체 바디는 상기 제2 단결정 반도체 바디의 상부 폭이 그것의 하부 폭보다 크도록 음의 경사진 측벽 프로파일(negative sloped sidewall profile)을 갖는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  89. 제 84 항에 있어서,
    상기 제2 몰딩층 패턴이 상기 단일 절연층인 경우에, 상기 제2 단결정 반도체 바디는 상기 제2 단결정 반도체 바디의 상부 폭이 그것의 하부 폭보다 작도록 양의 경사진 측벽 프로파일(positive sloped sidewall profile)을 갖는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  90. 제 84 항에 있어서,
    상기 제2 몰딩층 패턴이 상기 이중 절연층인 경우에, 상기 제2 단결정 반도체 바디는 상기 제2 단결정 반도체 바디의 상부 폭이 그것의 하부 폭보다 크도록 음의 경사진 측벽 프로파일(negative sloped sidewall profile)을 갖는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  91. 제 79 항에 있어서, 상기 제2 단결정 반도체 바디에 형성된 전송 박막 트랜지스터를 더 포함하되, 상기 전송 박막 트랜지스터는 상기 제2 단결정 반도체 바디의 상부를 가로지르는 전송 게이트 전극, 상기 전송 게이트 전극에 인접하고 상기 제2 단결정 반도체 플러그 상에 위치하는 소오스 영역, 및 상기 전송 게이트 전극에 인접하고 상기 소오스 영역의 반대편에 위치하는 드레인 영역을 구비하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  92. 제 91 항에 있어서,
    상기 전송 박막 트랜지스터를 갖는 기판 상에 제공된 제3 층간절연층;
    상기 제1 내지 제3 층간절연층들을 관통하는 노드 금속 플러그를 더 포함하되, 상기 노드 금속 플러그는 상기 구동 트랜지스터의 상기 드레인 영역, 상기 단 결정 반도체 플러그, 상기 부하 박막 트랜지스터의 상기 드레인 영역, 상기 제2 단결정 반도체 플러그 및 상기 전송 박막 트랜지스터의 상기 소오스 영역에 대하여 저항성 접촉(ohmic contact)을 갖는 금속층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  93. 제 66 항에 있어서,
    상기 활성영역에 형성되고 상기 구동 트랜지스터에 인접한 전송 트랜지스터를 더 포함하되, 상기 전송 트랜지스터는 상기 활성영역의 상부를 가로지르는 전송 게이트 전극과 아울러서 상기 전송 게이트 전극의 하부의 채널 영역의 양 옆에 각각 위치하는 소오스 영역 및 드레인 영역을 갖고, 상기 전송 트랜지스터의 상기 소오스 영역은 상기 구동 트랜지스터의 상기 드레인 영역에 해당하는 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
  94. 제 78 항에 있어서,
    상기 부하 박막 트랜지스터를 갖는 기판 상에 형성된 제2 층간절연층; 및
    상기 제1 및 제2 층간절연층들을 관통하는 노드 금속 플러그를 더 포함하되, 상기 노드 금속 플러그는 상기 구동 트랜지스터의 상기 드레인 영역, 상기 단결정 반도체 플러그, 및 상기 부하 박막 트랜지스터의 상기 드레인 영역에 대하여 저항성 접촉(ohmic contact)을 갖는 금속층인 것을 특징으로 하는 박막 트랜지스터 에스램 셀.
KR1020040071884A 2004-04-06 2004-09-08 다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여박막 트랜지스터들을 갖는 반도체 집적회로를 제조하는방법들 및 그에 의해 제조된 반도체 집적회로들 KR100629268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/098,648 US7312110B2 (en) 2004-04-06 2005-04-04 Methods of fabricating semiconductor devices having thin film transistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040023548 2004-04-06
KR1020040023548 2004-04-06

Publications (2)

Publication Number Publication Date
KR20050098749A KR20050098749A (ko) 2005-10-12
KR100629268B1 true KR100629268B1 (ko) 2006-09-29

Family

ID=37278157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040071884A KR100629268B1 (ko) 2004-04-06 2004-09-08 다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여박막 트랜지스터들을 갖는 반도체 집적회로를 제조하는방법들 및 그에 의해 제조된 반도체 집적회로들

Country Status (1)

Country Link
KR (1) KR100629268B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107219A (ja) 1996-09-27 1998-04-24 Nec Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107219A (ja) 1996-09-27 1998-04-24 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20050098749A (ko) 2005-10-12

Similar Documents

Publication Publication Date Title
KR100746220B1 (ko) 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들
KR100583972B1 (ko) 씨모스 인버터의 노드 콘택 구조체를 갖는 반도체소자의제조방법들
CN100407426C (zh) 半导体器件中的节点接触结构及其制造方法
KR101275758B1 (ko) 복수개의 적층된 트랜지스터들을 구비하는 반도체 소자 및그 제조방법
US9142567B2 (en) SOI SRAM having well regions with opposite conductivity
US7936024B2 (en) Semiconductor devices having stacked structures
KR100689818B1 (ko) 절연층상 단결정 반도체 박막 형성방법 및 그에 의해제조된 반도체소자
US20070241335A1 (en) Methods of fabricating semiconductor integrated circuits using selective epitaxial growth and partial planarization techniques and semiconductor integrated circuits fabricated thereby
KR101214901B1 (ko) 다층 반도체 장치
US7830703B2 (en) Semiconductor device and manufacturing method thereof
KR20080061375A (ko) 역 ｔ 채널 트랜지스터를 포함하는 다수의 디바이스 타입및 그 방법
KR100678462B1 (ko) 단결정 박막 트랜지스터들을 갖는 반도체 집적회로 소자들및 그 제조방법들
US7312110B2 (en) Methods of fabricating semiconductor devices having thin film transistors
US20030102516A1 (en) Semiconductor device using junction leak current and its manufacture method
US20090269897A1 (en) Methods of fabricating dual-depth trench isolation regions for a memory cell
KR100663349B1 (ko) 선택적 에피택시얼 성장 기술 및 부분 평탄화 기술을사용하여 박막 트랜지스터들을 갖는 반도체 집적회로를제조하는 방법들 및 그에 의해 제조된 반도체 집적회로들
KR100629268B1 (ko) 다마신 기술 및 선택적 에피택시얼 성장 기술을 사용하여박막 트랜지스터들을 갖는 반도체 집적회로를 제조하는방법들 및 그에 의해 제조된 반도체 집적회로들
KR100689830B1 (ko) 반도체 집적 회로들 및 그 제조방법들
US20090267156A1 (en) Device structures including dual-depth trench isolation regions and design structures for a static random access memory
KR20080067126A (ko) 콘택 구조체들을 갖는 에스램 셀의 제조 방법
JP2004103637A (ja) 半導体装置およびその製造方法
KR20050024099A (ko) 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자
KR20080076509A (ko) 반도체 플러그를 공유콘택 구조체로 채택하는 반도체 소자및 그의 제조방법들

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040908

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060131

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060705

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060921

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060922

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090914

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100830

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110830

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120831

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130902

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150831

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180831

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200702