JPH09293749A - 結合構造体の形成方法 - Google Patents

結合構造体の形成方法

Info

Publication number
JPH09293749A
JPH09293749A JP9004898A JP489897A JPH09293749A JP H09293749 A JPH09293749 A JP H09293749A JP 9004898 A JP9004898 A JP 9004898A JP 489897 A JP489897 A JP 489897A JP H09293749 A JPH09293749 A JP H09293749A
Authority
JP
Japan
Prior art keywords
conductive
dielectric layer
conductive particles
lead
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9004898A
Other languages
English (en)
Inventor
Pao-Yun Tang
▲宝▼ 雲 湯
Shyh-Ming Chang
世 明 張
Yu-Chi Lee
育 奇 李
Sogyoku Han
素 玉 范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW85101716A external-priority patent/TW303510B/zh
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JPH09293749A publication Critical patent/JPH09293749A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Abstract

(57)【要約】 【課題】 低コストで済む結合構造体の形成方法の提
供。 【解決手段】 集積回路要素の導電性結合パッドにリー
ドアレイを接合させるときに、テープ自動化結合を利用
すると共に、集積回路要素上の複合バンプと異方性導電
性フィルムを用いる。導電性粒子３１を（誘電体層２３
上の）リードアレイのリード２２と集積回路要素２０上
に形成された複合パンプの導電性金属皮膜４６との間に
挿入する。複合バンプは導電性金属被膜４６によって被
覆されたポリマー体４７を含み、接合パッド４８上に形
成される。結合プロセスに低温と低圧とを用いて、結合
が完成した後に自動的に封入される結合が形成されるの
で低コストであり、且つ、結合構造体の要素の寸法安定
性が改良される。自動的封入は改良された信頼性をもた
らす。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、リードアレイと集
積回路要素との間に相互連結を形成するためにテープ自
動化結合を用いる、絶縁性接着剤中に導電性粒子を有す
る異方性導電性フィルムの使用に関する。異方性導電性
フィルムの使用は低い温度と圧力とによる結合プロセス
と、確実な封入結合構造体とを提供する。集積回路要素
上の複合バンプインプット／アウトプットパッドの使用
は、低い結合力による相互連結の形成を可能にする。
【０００２】
【従来の技術】慣習的なテープ自動化結合では、リード
アレイの内部リード端部と、集積回路要素上の結合パッ
ドとの間の結合を形成するために高温を必要とする。ア
センブリの要素の間の熱膨張率の差はリードアレイを歪
ませることがあり、例えば外部リード端部の結合のよう
な、その後の処理を困難にする。本発明は、テープ自動
化結合及び集積回路要素上の複合バンプインプット／ア
ウトプットパッドと組み合わせて異方性導電性フィルム
を用いることによって、この問題を回避する方法を提供
する。異方性導電性フィルムは絶縁性接着剤中に導電性
粒子を含む。
【０００３】Ｔａｇｕｓａ等への米国特許第４，９６
３，００２号は導電性粒子と、導電性接着剤と絶縁性接
着剤の両方とを用いる接続構成を開示する。Ｆｕｊｉｍ
ｏｔｏへの日本特許Ｊ−６２９２７は複合導電性粒子
と、接着剤層と、フリップチップ結合とを述べる。
【０００４】Ｔｓｕｋａｇｏｓｈｉ等への米国特許第
５，００１，５４２号はガラス、合成樹脂、金属セラミ
ック又はこれらの複合材料から製造される基板(board)
を開示する。Ｔｓｕｋａｇｏｓｈｉ等は導電性粒子と、
絶縁性粒子と、接着剤とを用いて、電気的結合を形成す
る。導電性粒子は例えばニッケル、銀又は金のような金
属である。この特許出願の発明は、絶縁性接着剤中に複
合バンプを含む異方性導電性フィルムを用いる。複合バ
ンプは導電性金属被膜によって覆われたポリマー体を有
する。
【０００５】Ｔｓｕｋａｇｏｓｈｉ等への米国特許第
４，４７０，６５７号は多重サイズの導電性粒子を含む
接着剤を用いる、異方性導電性フィルムの使用を開示す
る。
【０００６】Ｔｓｕｋａｇｏｓｈｉ等への米国特許第
４，７３１，２８２号は絶縁性接着剤を開示する。
【０００７】慣習的なＴＡＢすなわちテープ自動化結合
構成の線図を図１に示す。例えば銅のような金属のリー
ド２２を有するリードアレイを例えばポリイミドのよう
な誘電性層２３上に形成する。リードの内部端部は集積
回路要素２０上に形成された例えば金のような物質の導
電性結合パッド２３に接触する。。リードアレイのリー
ドと接触するサーモード１０によって、熱エネルギーが
特定の(chosen)温度及び圧力において、特定の時間供給
され、リード２２の内部端部と導電性結合パッド２１と
の間に結合が形成される。
【０００８】慣習的なテープ自動化結合では、リードア
レイの内部リード端部と集積回路要素上の結合パッドと
の間に結合を形成するためにしばしば４５０℃〜５５℃
の高温が必要である。銅リード２２と誘電性層２３との
間の熱膨張率の差がリードアレイを歪ませ、例えば外部
リードの結合のような、その後の処理を困難にする。し
ばしば、金バンプの硬さが損傷力をサーモードから集積
回路要素に伝える可能性がある。結合パッドに関するサ
ーモードのプレーナー性が非常に重要であり、結合プロ
セスに用いられる装置のコストを高める。慣習的なテー
プ自動化結合では、結合が形成されるや否や、例えば水
分及び腐食による損傷を防止するために、結合を封入す
ることが重要である。
【０００９】
【発明が解決しようとする課題】結合プロセスに低い温
度と圧力を用いて、結合が完成された後に自動的に封入
される結合を形成するテープ自動化結合の低コスト方法
を提供することが、本発明の目的である。
【００１０】結合プロセスに低い温度と圧力を用いるテ
ープ自動化結合の低コスト方法を用いて形成され、結合
が完成された後に自動的に封入される結合構造体を提供
することが、本発明の他の目的である。
【００１１】
【課題を解決するための手段】本発明の方法は、複合バ
ンプ結合パッドを有する集積回路要素を用意する工程
と；保護フィルム上に形成された絶縁性接着剤層中に分
散した導電性粒子を含む異方性導電性フィルムを形成す
る工程と；第１誘電性物質から形成された第１誘電性層
を用意する工程と；前記第１誘電性層上に形成された幾
つかの導電性リードを有するリードアレイであって、前
記各導電性リードが内部リード端部と、外部リード端部
とを有し、前記第１誘電性層が第１誘電性物質を含まな
いウインドーを形成する内部境界線を有し、前記各内部
リード端部が前記内部境界線を越えて前記ウインドー中
に達する前記リードアレイを形成する工程と；第２誘電
性物質層上に形成されたサポート金属層を含む単離フィ
ルムを形成する工程と；特定の時間、特定の温度と圧力
において熱エネルギーが供給されることができるよう
に、サーモードを用意する工程と；絶縁性接着剤層中に
分散した前記導電性粒子が前記複合バンプ結合パッドに
接触するように、異方性導電性フィルムの予備成形ピー
スを前記集積回路要素上に配置する工程と；前記サーモ
ードを用いて前記異方性導電性フィルムに前記保護フィ
ルムを介して第１温度及び第１圧力において第１時間、
熱エネルギーを供給する工程と；前記保護フィルム層を
除去する工程と；絶縁性接着剤層中に分散した前記導電
性粒子上に前記リードアレイを、前記内部リード端部が
複合バンプ結合パッド上にあるように、配置することに
よって、前記内部リード端部の１つと、前記複合バンプ
結合パッドの１つと、前記内部リード端部の１つと前記
複合バンプ結合パッドの１つとの間の前記導電性粒子と
を含む幾つかの結合対を形成する工程と；単離フィルム
の前記予備成形ピースが前記ウインドーを覆うように、
前記単離フィルムの予備成形ピースを前記リードアレイ
上に配置する工程と；前記単離フィルムと、前記リード
アレイと、絶縁性誘電体層中に分散した前記導電性粒子
と、前記結合対とに前記サーモードを用いて、第２温度
及び第２圧力において第２時間、熱エネルギーを供給
し、それによって、前記各結合対中の前記導電性粒子
と、前記内部リード端部と、前記複合バンプ結合パッド
との間に電気的結合を形成する工程とを含む、結合構造
体の形成方法である。
【００１２】本発明の別の態様の方法は、下記工程：複
合バンプ結合パッドを有する集積回路要素を用意する工
程と；保護フィルム上に形成された絶縁性接着剤層中に
分散した導電性粒子を含む異方性導電性フィルムを形成
する工程と；誘電性層を用意する工程と；前記誘電性層
上に形成された幾つかの導電性リードを有するリードア
レイであって、前記各導電性リードが内部リード端部
と、外部リード端部とを有する、前記リードアレイを形
成する工程と；特定の時間、特定の温度と圧力において
熱エネルギーが供給されることができるように、サーモ
ードを用意する工程と；絶縁性接着剤層中に分散された
前記導電性粒子が前記内部リード端部に接触するよう
に、異方性導電性フィルムの予備成形ピースを前記リー
ドアレイ上に配置する工程と；前記サーモードを用いて
前記異方性導電性フィルムに前記保護フィルムを介して
第１温度及び第１圧力において第１時間、熱エネルギー
を供給する工程と；前記保護フィルム層を除去する工程
と；絶縁性接着剤層中に分散した前記導電性粒子上に前
記リードアレイを、前記各内部リード端部が複合バンプ
結合パッド上にあるように、配置することによって、前
記内部リード端部の１つと、前記複合バンプ結合パッド
の１つと、前記内部リード端部の１つと前記複合バンプ
結合パッドの１つとの間の前記導電性粒子とを含む幾つ
かの結合対を形成する工程と；前記リードアレイと、絶
縁性誘電体層中に分散した前記導電性粒子と、前記結合
対とに、前記サーモードを用いて、第２温度及び第２圧
力において第２時間、熱エネルギーを供給し、それによ
って、前記各結合対中の前記導電性粒子と、前記内部リ
ード端部と、前記導複合バンプ結合パッドとの間に電気
的結合を形成する工程とを含む、結合構造体の形成方法
である。
【００１３】また、本発明の構造体は、下記要素：幾つ
かの複合バンプ結合パッドを有する集積回路要素と；第
１誘電性物質から形成された第１誘電性層と；前記第１
誘電性層上に形成された幾つかの導電性リードを有する
リードアレイであって、前記各導電性リードが内部リー
ド端部と、外部リード端部とを有する前記リードアレイ
と；各結合対が前記内部リード端部の１つと前記複合バ
ンプ結合対の１つとから成る幾つかの結合対と；前記導
電性粒子の幾つかが前記各結合対の前記内部リード端部
と前記複合バンプ結合パッドとの間に存在し、前記導電
性粒子が前記各結合対の前記内部リード端部と前記複合
バンプ結合パッドとに電気的に接触するように配置され
た、絶縁性接着剤層中に分散された前記導電性粒子を有
する異方性導電性フィルムとを含む結合構造体である。
【００１４】
【発明の実施の形態】上述の目的は、結合プロセスに集
積回路要素上の複合バンプと異方性導電性フィルムとを
用いて達成される。異方性フィルムは絶縁性接着剤中に
導電性粒子を含む。複合バンプは導電性金属被膜によっ
て覆われたポリマー体を含む。異方性導電性フィルムを
用いて、導電性粒子３１をリードアレイのリード２２と
集積回路要素２０上に形成された複合バンプの導電性金
属被膜４６との間に挿入する、図２と３を参照のこと。
複合バンプはポリマー体４７と、導電性金属被膜４６と
を有し、集積回路要素２０上の接点パッド４８上に形成
される。導電性粒子と複合バンプとはサーモード(therm
ode)と導電性結合パッドとの間のプレーナー性のずれを
調整するので、結合圧力を実質的に低下させて、約２０
〜４０ｋｇ／ｃｍ2にすることができる。結合が形成さ
れたときに、絶縁性接着剤３２が結合を封入し、この結
合を水分、腐食及び機械的損傷から保護する。必要な結
合温度は約１５０℃〜１８０℃であり、絶縁性接着剤は
電気的結合を適所に保持する接着性結合を形成する。
【００１５】リードアレイは例えば図４に示すようなウ
インドー型であることができる。例えば銅のような物質
から形成されるリード２２を有するリードアレイは、例
えばポリイミドのような物質から形成される誘電性層２
３上に形成される。この誘電性層は誘電性物質を含まな
い領域７５に境界をつける内部境界線７３を有する。リ
ードの内部リード端部７４は誘電性物質を含まない領域
に達する。この種類のリードアレイでは、ポリイミド層
２５上に形成される金属ホイル層２７を含む単離フィル
ムが結合プロセスに用いられる（図２参照）。
【００１６】リードアレイは、ウインドーが存在せず、
ポリイミド層２３上に全体にわたってリードアレイが形
成される、図５に示す種類でもありうる。この種類のリ
ードフレームでは、図３に示すように、単離フィルムは
不要である。
【００１７】異方性導電性フィルム中の絶縁性接着剤は
熱可塑性物質でも、熱硬化性物質でも、又は熱可塑性と
熱硬化性の両方である種類の物質でもよい。導電性粒子
は金属球、黒鉛粒子、又は導電性金属被膜で覆われたポ
リマー体を有する複合粒子であることができる。
【００１８】次に、図２、４、６〜１０、１６〜２０、
２１及び２２に関しては、複合バンプ付き集積回路要素
と、異方性導電性フィルムと、ウインドー付きリードア
レイと、テープ自動化結合とを用いて結合構造体を形成
する方法の実施態様を示す。図６は、その上に形成され
た複合バンプ４６、４７及び４８を有する集積回路要素
２０の断面図を示す。複合バンプは導電性金属被膜４６
（例えば、クロム／金又はニッケル／金の複合体）によ
って覆われたポリマー体４７（例えば、ポリアミン酸(p
olyamic acid)ポリイミド）から成る。この実施例で
は、複合バンプが例えばアルミニウムのような、卑金属
(base metal)パッド４８上に形成されるが、この卑金属
パッドは任意に省略することもできる。複合バンプの構
造と製造方法は、１９９５年２月２８日付けのＣｈａｎ
ｇ等への米国特許第５，３９３，６９７号に記載され、
この特許は本明細書に援用される。異方性導電性フィル
ム３０を適当なサイズに切断して、この異方性フィルム
が複合バンプの導電性被膜４６に接触するように、集積
回路要素２０上に配置する。この異方性導電性フィルム
３０は保護層５１（この実施例ではポリエステル）上に
形成された絶縁性接着剤３２中の導電性粒子３１を含
む。
【００１９】導電性粒子３１と絶縁性接着剤３２とを含
む異方性導電性フィルム３０は、図１６に示すように、
誘電性層を有さずに形成されることもできる。導電性粒
子の数例を図１７〜２０に示す。導電性粒子は図１７に
示すような黒鉛４４、図１８に示すような金属球４１、
図１９に示すような、導電性金属被膜４２によって覆わ
れたポリマー体４１を有する複合粒子、又は図２０に示
すような、導電性金属被膜によって覆われ更にポリマー
被膜４３によって覆われたポリマー体４１を有する複合
粒子であることができる。異方性導電性フィルムの数例
を図２１と２２に示す。図２１に示すように、絶縁性接
着剤３２中に導電性粒子３１を含む異方性導電性フィル
ム３０は、異方性導電性フィルムの両側に保護層５１と
５２を有することができる。図２２に示すように、絶縁
性接着剤３２中に導電性粒子３１を含む異方性導電性フ
ィルム３０は、異方性導電性フィルムの片側のみに保護
層５１を有することができる。次に図１６では、異方性
導電性フィルムを矢印７５の方向に加圧すると、フィル
ムは矢印の方向に伝導するが、矢印７５に直交する方向
に絶縁体を留める。
【００２０】次に図７に関しては、異方性導電性フィル
ム３０の片側で保護層５１と接触するサーモード１０の
断面図を示す。サーモード１０はサーモードと接触する
物体に特定の温度及び圧力において熱エネルギーを供給
することができる。サーモードは異方性導電性フィルム
を約５〜１０ｋｇ／ｃｍ2の圧力において約９５℃〜１
２０℃の温度に、約３〜５秒間、予熱することができ
る。この予熱サイクルは、図８に示すように、絶縁性接
着剤を軽度に流動させて、複合バンプ４６、４７及び４
８を完全に被覆させる。図８に示すように、次に、保護
層５１を異方性導電性フィルムから除去する。
【００２１】次に、図９に示すように、第１誘電性層２
３上に形成される金属導電性リード２２を含むリードア
レイを、金属導電性リード２２の内部端部が集積回路要
素２０上の複合バンプ４６、４７及び４８の導電性金属
被膜４６上にあるように、異方性導電性フィルム３０上
に配置する。この例では、金属導電性リード２２は銅で
あり、第１誘電性層２３はポリイミドである。リードア
レイの平面図を図４に示す。図４に示すように、第１誘
電性層２３は、誘電性物質を有さない中心領域７５に境
界をつける内部境界線７３を有する。このリードアレイ
では、リード２２の内部端部は誘電性物質を有さない領
域に達する。内部リード端部の、誘電性物質を有さない
領域へのこの伸張は図９においても見ることができる。
【００２２】次に、図１０に示すように、金属ホイル層
２７を含む単離層が第２誘電性層２５上に形成される。
この例では、第２誘電性層２５は約７０〜７５μの厚さ
を有するポリイミドであり、金属ホイル層２７は約３０
〜３３μの厚さを有するアルミニウムである。単離層が
リードアレイの第１誘電性物質を有さないウインドー又
は領域を被覆し、単離層の第２誘電性物質２５がウイン
ドーに境界をつける、リードアレイの完全な内部境界線
の周囲の第１誘電性物質２３と接触し、単離層の第２誘
電性層２５が単離層の金属ホイル２７をリードアレイか
ら分離するように、単離層を配置する。
【００２３】次に、図１０に示すように、サーモード１
０は単離層の金属ホイル２７と接触する。このサーモー
ドは、図１０に示すように、約２８０℃〜３００℃のサ
ーモード温度設定及び約２０〜４０ｋｇ／ｃｍ2の圧力
において熱エネルギーを約５〜２０秒間、単離層、リー
ドアレイ、複合バンプ及び集積回路要素アセンブリに供
給し、それによって、図２に示すような完成結合構造体
を形成する。この結合プロセス中に、アセンブリが加圧
されると、異方性導電性フィルム中の幾つかの導電性粒
子は各結合対の内部リードと複合バンプとの間に入り、
導電性粒子３１は各結合対のリード端部と複合バンプの
導電性金属被膜４６とに電気的に接触する。複合バンプ
の導電性金属被膜４６とポリマー体４７は、結合が形成
されるときに、変形する。
【００２４】上記実施態様の方法によって形成される完
成結合構造体の実施態様を図２に示す。複合バンプ４
６、４７及び４８が集積回路要素２０上に形成される。
複合バンプは上記実施態様において説明する。リードア
レイの銅リード２２の内部リード端部を、１つの内部リ
ード端部が各複合バンプ４６、４７及び４８の上に重な
って結合対を形成するように、配置する。上記結合プロ
セス中にアセンブリが加圧されると、異方性導電性フィ
ルム中の幾つかの導電性粒子３１は各結合対の内部リー
ド端部と複合バンプの導電性金属被膜４６との間に入
り、これらの導電性粒子３１は各結合対のリード端部と
複合バンプの導電性金属被膜４６とに電気的に接触す
る。複合バンプの導電性金属被膜４６とポリマー体４７
は、結合が形成されるときに、変形する。単離層の第２
誘電性層２５は、異方性導電性フィルムの絶縁性接着剤
３２と、ウインドーの内部境界線におけるリードアレイ
の第１誘電性層２３とに接触する。サーモードによって
アセンブリに熱と圧力とが与えられる時間中に、絶縁性
接着剤はリフローし(reflow)、結合構造体を封入し、硬
化後に全アセンブリを一緒に保持する。絶縁性接着剤は
例えばエチレン−酢酸ビニルコポリマー、エチレン−プ
ロピレンコポリマー、アクリルゴム等のような物質であ
ることができる。これらのポリマーは単独でも混合物と
しても用いることができる。絶縁性接着剤は熱可塑性物
質、熱硬化性物質又は熱可塑性物質と熱硬化性物質との
混合物であることができる。この例で述べる単離層は約
３０〜３５μの厚さを有するポリマー層２５上に形成さ
れた、約７０〜７５μの厚さを有するアルミニウムホイ
ル２７であるが、ポリマー又はこのような他の物質の層
上に形成されたシリコーンゴムの層であることもでき
る。
【００２５】次に、図３、５、１１〜１５、１６〜２
０、２１及び２２に関しては、異方性導電性フィルム
と、ウインドーなしリードアレイと、複合バンプ付き集
積回路要素と、テープ自動化結合とを用いる結合構造体
の形成方法の他の実施態様を示す。図１１は、第１誘電
性層２３と金属リード２２とを含むリードアレイ上に配
置された導電性フィルムの片側の保護バッキング５１付
き異方性導電性フィルム３０の断面図を示す。図５はこ
の実施態様のリードアレイの平面図を示す。この実施態
様では、誘電性物質を含まないウインドーを有さない第
１誘電性層２３上に金属リード２２が形成される。これ
らのリードの内部端部７４は第１誘電性層２３上に形成
される。
【００２６】導電性粒子３１と絶縁性接着剤３２とを含
み、誘電性層を有さない異方性導電性フィルム３０を図
１６に示す。導電性粒子の数例を図１７〜２０に示す。
導電性粒子は図１７に示すような黒鉛４４、図１８に示
すような金属球４１、図１９に示すような、導電性金属
被膜４２によって覆われたポリマー体４１を有する複合
粒子、又は図２０に示すような、導電性金属被膜によっ
て覆われ更にポリマー被膜４３によって覆われたポリマ
ー体４１を有する複合粒子であることができる。異方性
導電性フィルムの数例を図２１と２２に示す。図２１に
示すように、絶縁性接着剤３２中に導電性粒子３１を含
む異方性導電性フィルム３０は、異方性導電性フィルム
の両側に保護層５１と５２を有することができる。図２
２に示すように、絶縁性接着剤３２中に導電性粒子３１
を含む異方性導電性フィルム３０は、異方性導電性フィ
ルムの片側のみに保護層５１を有することができる。次
に図１６では、異方性導電性フィルムを矢印７５の方向
に加圧すると、フィルムは矢印の方向に伝導するが、矢
印７５に直交する方向に絶縁体を留める。
【００２７】再び図１１に関しては、異方性導電性フィ
ルム３０を適当なサイズに切断して、リードアレイ上に
配置する。この異方性導電性フィルムは、異方性導電性
フィルムの片側に保護層５１を有し、絶縁性接着剤がリ
ードアレイの内部リード端部と接触して、これを覆うよ
うに、リードアレイ上に配置される。リードアレイは第
１誘電性層２３上に形成された金属リード２２を含む。
この例では、リードアレイのリード２２は銅であり、第
１誘電性層２３中の第１誘電性物質はポリイミドであ
り、異方性導電性フィルムの片側の保護層５１はポリイ
ミドであり、絶縁性接着剤は熱可塑性物質、熱硬化性物
質、又は熱可塑性物質と熱硬化性物質との組合せである
ことができる。
【００２８】次に、図１２に示すように、サーモード１
０は異方性導電性フィルム上の保護層と接触する、この
アセンブリは、約５〜１０ｋｇ／ｃｍ2の圧力において
約９５℃〜１２０℃の温度に約３〜５秒間予熱される。
図１３に示すように、この予熱は絶縁性接着剤をリード
アレイの内部リード端部に結合させるが、絶縁性接着剤
を流動させない。次に、図１３に示すように、保護層を
除去する。
【００２９】次に、図１４に示すように、図１３のリー
ドアレイ−異方性導電性フィルムアセンブリを集積回路
要素上に置き、１つの内部リード端部が各複合バンプ４
６、４７及び４８に重なって結合対を形成するように、
配置する。複合バンプは第１実施態様において説明す
る。この結合プロセス中にアセンブリが加圧されると、
異方性導電性フィルム中の幾つかの導電性粒子３１が各
結合対の内部リード端部と複合バンプの導電性金属被膜
４６との間に入り、これらの導電性粒子３１は各結合対
の内部リード端部と複合バンプの導電性金属被膜４６と
に電気的に接触する。
【００３０】図１４に示すように、次に、サーモード１
０をリードアレイの第１誘電性層２３と接触させると、
このサーモードはこのアセンブリを、約２００℃〜２２
０℃のサーモード温度設定を用いて、約２０〜４０ｋｇ
／ｃｍ2の圧力において、約５〜２０秒間加熱し、それ
によって、図３に示すような完成結合構造体を形成す
る。複合バンプの導電性金属被膜４６とポリマー体４７
は、結合が形成されるときに、変形する。
【００３１】図１５には、代替え結合方法を示す。再
び、図１３のリードアレイ−異方性導電性フィルムアセ
ンブリを集積回路要素上に置き、１つの内部リード端部
が各複合バンプ４６、４７及び４８の導電性金属被膜４
６に重なって結合対を形成するように、配置する。この
結合プロセス中にアセンブリが加圧されると、異方性導
電性フィルム中の幾つかの導電性粒子３１が各結合対の
内部リード端部と複合バンプの導電性金属被膜４６との
間に入り、これらの導電性粒子３１は各結合対の内部リ
ード端部と複合バンプの導電性金属被膜４６とに電気的
に接触する。この方法では、図１５に示すように、サー
モード１０を次に集積回路要素２０のバック(back)側、
すなわち、複合バンプ４６、４７及び４８が形成される
側とは反対側に接触させると、このサーモードはこのア
センブリを、約２００℃〜２２０℃のサーモード温度設
定を用いて、約２０〜４０ｋｇ／ｃｍ2の圧力において
約５〜２０秒間加熱し、それによって、図３に示すよう
な完成結合構造体を形成する。複合バンプの導電性金属
被膜４６とポリマー体４７は、結合が形成されるとき
に、変形する。
【００３２】上記実施態様の方法によって形成される完
成結合構造体の実施態様を図３に示す。集積回路要素２
０上に複合バンプ４６、４７及び４８がが形成される。
リードアレイの銅リード２２の内部リード端部を、１つ
の内部リード端部が複合バンプの各導電性金属被膜４６
に重なって結合対を形成するように、配置する。上記結
合プロセス中にアセンブリが加圧されると、異方性導電
性フィルム中の幾つかの導電性粒子３１が各結合対の内
部リード端部と複合バンプの導電性金属被膜４６との間
に入り、これらの導電性粒子３１は各結合対の内部リー
ド端部と複合バンプの導電性金属被膜４６とに電気的に
接触する。複合バンプの導電性金属被膜４６とポリマー
体４７は、結合が形成されるときに、変形する。サーモ
ードによってアセンブリに熱と圧力とが与えられる時間
中に、絶縁性接着剤はリフローし、結合構造体を封入
し、硬化後に全アセンブリを一緒に保持する。絶縁性接
着剤は例えばエポキシのような物質であることができ、
熱可塑性物質、熱硬化性物質又は熱可塑性物質と熱硬化
性物質との混合物であることができる。
【００３３】この実施態様の方法と構造体では、リード
アレイは図２３に示すような、内部リード端部のエリア
アレイ(area array)を有することができる。リードアレ
イのリード２２の内部リード端部７４はウインドーなし
の第１誘電性層２３上に形成される。この実施例では、
リード２２と内部リード端部７４とは銅である。
【００３４】本発明をその好ましい実施態様に関して特
に示し、説明したが、形態と詳細との種々な変更が本発
明の要旨及び範囲から逸脱せずになされうることは、当
業者によって理解されるであろう。
【図面の簡単な説明】
【図１】慣習的なテープ自動化結合構成の線図。
【図２】複合バンプと、異方性導電性フィルムと、ウイ
ンドー付きリードアレイと、テープ自動化結合とを用い
て形成された結合構造体の断面図。
【図３】複合バンプと、異方性導電性フィルムと、ウイ
ンドーなしリードアレイと、テープ自動化結合とを用い
て形成された結合構造体の断面図。
【図４】ウインドー付きリードアレイの平面図。
【図５】ウインドーなしリードアレイの平面図。
【図６】複合バンプを覆って、集積回路要素上に配置さ
れた異方性導電性フィルムの断面図。
【図７】複合バンプ付き集積回路要素上に配置された異
方性フィルムと接触するサーモードの断面図。
【図８】予熱された、複合バンプ付き集積回路要素上の
異方性導電性フィルムの断面図。
【図９】複合バンプ付き集積回路要素上に配置され、予
熱された異方性導電性フィルム上に配置された、ウイン
ドー付きリードアレイの断面図。
【図１０】リードアレイ上に配置された単離フィルム
と、この単離フィルムに付着したサーモードとを含む、
図９の構造体の断面図。
【図１１】ウインドーなしリードアレイ上に配置された
保護バッキングを有する異方性導電性フィルムの断面
図。
【図１２】ウインドーなしリードアレイ上に配置された
保護バッキングを有する異方性導電性フィルムと接触す
るサーモードの断面図。
【図１３】予熱し、保護バッキングを除去した後のリー
ドアレイ上の異方性導電性フィルムの断面図。
【図１４】複合バンプ付き集積回路要素と、ウインドー
なしリードアレイとを用い、このリードアレイを加熱す
るテープ自動化結合のための結合構成の断面図。
【図１５】複合バンプ付き集積回路要素と、ウインドー
なしリードアレイとを用い、集積回路要素を加熱するテ
ープ自動化結合のための結合構成の断面図。
【図１６】異方性導電性フィルムの断面図。
【図１７】異方性導電性フィルムの黒鉛導電性粒子の説
明図。
【図１８】異方性導電性フィルムの導電性粒子としての
金属球の説明図。
【図１９】異方性導電性フィルムの導電性粒子として
の、導電性金属被膜によって被覆されたポリマー体を含
む複合粒子の断面図。
【図２０】異方性導電性フィルムの導電性粒子として
の、導電性金属被膜によって被覆され、第２ポリマー層
によって被覆された第１ポリマー体を含む複合粒子の断
面図。
【図２１】フィルムの両側に保護層を有する異方性導電
性フィルムの断面図。
【図２２】フィルムの片側に誘電性層を有する異方性導
電性フィルムの断面図。
【図２３】ウインドーなしリードアレイの平面図。
【符号の説明】
１０． サーモード ２０． 集積回路要素 ２１． 導電性結合パッド ２２． リード ２３． 誘電性層 ２７． 金属ホイル層 ３０． 異方性導電性フィルム ３１． 導電性粒子 ３２． 絶縁性接着剤 ４１． ポリマー体 ４３． ポリマー被膜 ４８． 接点パッド ５１． 保護層 ５２． 保護層 ７３． 内部境界線

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 下記工程：複合バンプ結合パッドを有す
    る集積回路要素を用意する工程と；保護フィルム上に形
    成された絶縁性接着剤層中に分散した導電性粒子を含む
    異方性導電性フィルムを形成する工程と；第１誘電性物
    質から形成された第１誘電性層を用意する工程と；前記
    第１誘電性層上に形成された幾つかの導電性リードを有
    するリードアレイであって、前記各導電性リードが内部
    リード端部と、外部リード端部とを有し、前記第１誘電
    性層が第１誘電性物質を含まないウインドーを形成する
    内部境界線を有し、前記各内部リード端部が前記内部境
    界線を越えて前記ウインドー中に達する前記リードアレ
    イを形成する工程と；第２誘電性物質層上に形成された
    サポート金属層を含む単離フィルムを形成する工程と；
    特定の時間、特定の温度と圧力において熱エネルギーが
    供給されることができるように、サーモードを用意する
    工程と；絶縁性接着剤層中に分散した前記導電性粒子が
    前記複合バンプ結合パッドに接触するように、異方性導
    電性フィルムの予備成形ピースを前記集積回路要素上に
    配置する工程と；前記サーモードを用いて前記異方性導
    電性フィルムに前記保護フィルムを介して第１温度及び
    第１圧力において第１時間、熱エネルギーを供給する工
    程と；前記保護フィルム層を除去する工程と；絶縁性接
    着剤層中に分散した前記導電性粒子上に前記リードアレ
    イを、前記内部リード端部が複合バンプ結合パッド上に
    あるように、配置することによって、前記内部リード端
    部の１つと、前記複合バンプ結合パッドの１つと、前記
    内部リード端部の１つと前記複合バンプ結合パッドの１
    つとの間の前記導電性粒子とを含む幾つかの結合対を形
    成する工程と；単離フィルムの前記予備成形ピースが前
    記ウインドーを覆うように、前記単離フィルムの予備成
    形ピースを前記リードアレイ上に配置する工程と；前記
    単離フィルムと、前記リードアレイと、絶縁性誘電体層
    中に分散した前記導電性粒子と、前記結合対とに前記サ
    ーモードを用いて、第２温度及び第２圧力において第２
    時間、熱エネルギーを供給し、それによって、前記各結
    合対中の前記導電性粒子と、前記内部リード端部と、前
    記複合バンプ結合パッドとの間に電気的結合を形成する
    工程とを含む、結合構造体の形成方法。
  2. 【請求項２】 前記第１温度が約９５℃〜１２０℃であ
    り、前記第１圧力が約５〜１０ｋｇ／ｃｍ2であり、前
    記第１時間が約３〜５秒間である、請求項１記載の方
    法。
  3. 【請求項３】 前記第２温度が約２００℃〜３００℃で
    あり、前記第２圧力が約２０〜４０ｋｇ／ｃｍ2であ
    り、前記第２時間が約５〜２０秒間である、請求項１記
    載の方法。
  4. 【請求項４】 前記複合バンプ結合パッドが第１導電性
    金属被膜によって被覆された第１ポリマー体を含む、請
    求項１記載の方法。
  5. 【請求項５】 前記導電性リードが銅である、請求項１
    記載の方法。
  6. 【請求項６】 前記導電性粒子が金属である、請求項１
    記載の方法。
  7. 【請求項７】 前記導電性粒子が第２導電性金属被膜に
    よって覆われた第２ポリマー体である、請求項１記載の
    方法。
  8. 【請求項８】 前記導電性粒子が第３導電性金属被膜に
    よって覆われた第３ポリマー体を有し、前記第３導電性
    金属被膜が第４ポリマー体の被膜によって覆われる、請
    求項１記載の方法。
  9. 【請求項９】 前記導電性粒子が黒鉛である、請求項１
    記載の方法。
  10. 【請求項１０】 前記サポート金属層が約３０〜３５μ
    の厚さを有するアルミニウムであり、前記第２誘電性層
    が約７０〜７５μの厚さを有するポリイミドである、請
    求項１記載の方法。
  11. 【請求項１１】 前記第１誘電性層が約７５〜１２５μ
    の厚さを有するポリイミドから形成される、請求項１記
    載の方法。
  12. 【請求項１２】 下記工程：複合バンプ結合パッドを有
    する集積回路要素を用意する工程と；保護フィルム上に
    形成された絶縁性接着剤層中に分散した導電性粒子を含
    む異方性導電性フィルムを形成する工程と；誘電性層を
    用意する工程と；前記誘電性層上に形成された幾つかの
    導電性リードを有するリードアレイであって、前記各導
    電性リードが内部リード端部と、外部リード端部とを有
    する、前記リードアレイを形成する工程と；特定の時
    間、特定の温度と圧力において熱エネルギーが供給され
    ることができるように、サーモードを用意する工程と；
    絶縁性接着剤層中に分散された前記導電性粒子が前記内
    部リード端部に接触するように、異方性導電性フィルム
    の予備成形ピースを前記リードアレイ上に配置する工程
    と；前記サーモードを用いて前記異方性導電性フィルム
    に前記保護フィルムを介して第１温度及び第１圧力にお
    いて第１時間、熱エネルギーを供給する工程と；前記保
    護フィルム層を除去する工程と；絶縁性接着剤層中に分
    散した前記導電性粒子上に前記リードアレイを、前記各
    内部リード端部が複合バンプ結合パッド上にあるよう
    に、配置することによって、前記内部リード端部の１つ
    と、前記複合バンプ結合パッドの１つと、前記内部リー
    ド端部の１つと前記複合バンプ結合パッドの１つとの間
    の前記導電性粒子とを含む幾つかの結合対を形成する工
    程と；前記リードアレイと、絶縁性誘電体層中に分散し
    た前記導電性粒子と、前記結合対とに、前記サーモード
    を用いて、第２温度及び第２圧力において第２時間、熱
    エネルギーを供給し、それによって、前記各結合対中の
    前記導電性粒子と、前記内部リード端部と、前記導複合
    バンプ結合パッドとの間に電気的結合を形成する工程と
    を含む、結合構造体の形成方法。
  13. 【請求項１３】 前記第１温度が約９５℃〜１２０℃で
    あり、前記第１圧力が約５〜１０ｋｇ／ｃｍ2であり、
    前記第１時間が約３〜５秒間である、請求項１２記載の
    方法。
  14. 【請求項１４】 前記第２温度が約２００℃〜２２０℃
    であり、前記第２圧力が約２０〜４０ｋｇ／ｃｍ2であ
    り、前記第２時間が約５〜２０秒間である、請求項１２
    記載の方法。
  15. 【請求項１５】 前記複合バンプ結合パッドが第１導電
    性金属被膜によって覆われた第１ポリマー体を有する、
    請求項１２記載の方法。
  16. 【請求項１６】 前記導電性リードが銅である、請求項
    １２記載の方法。
  17. 【請求項１７】 前記導電性粒子が金属である、請求項
    １２記載の方法。
  18. 【請求項１８】 前記導電性粒子が第２導電性金属被膜
    によって覆われた第２ポリマー体を有する、請求項１２
    記載の方法。
  19. 【請求項１９】 前記導電性粒子が第３導電性金属被膜
    によって覆われた第３ポリマー体であり、前記第３導電
    性金属被膜が第４ポリマー体の被膜によって覆われる、
    請求項１２記載の方法。
  20. 【請求項２０】 前記導電性粒子が黒鉛である、請求項
    １２記載の方法。
  21. 【請求項２１】 前記誘電性層が約７５〜１２５μの厚
    さを有するポリイミドから形成される、請求項１２記載
    の方法。
  22. 【請求項２２】 下記要素：幾つかの複合バンプ結合パ
    ッドを有する集積回路要素と；第１誘電性物質から形成
    された第１誘電性層と；前記第１誘電性層上に形成され
    た幾つかの導電性リードを有するリードアレイであっ
    て、前記各導電性リードが内部リード端部と、外部リー
    ド端部とを有する前記リードアレイと；各結合対が前記
    内部リード端部の１つと前記複合バンプ結合対の１つと
    から成る幾つかの結合対と；前記導電性粒子の幾つかが
    前記各結合対の前記内部リード端部と前記複合バンプ結
    合パッドとの間に存在し、前記導電性粒子が前記各結合
    対の前記内部リード端部と前記複合バンプ結合パッドと
    に電気的に接触するように配置された、絶縁性接着剤層
    中に分散された前記導電性粒子を有する異方性導電性フ
    ィルムとを含む結合構造体。
  23. 【請求項２３】 前記各内部リード端部が前記第１誘電
    性層上に形成される、請求項２２記載の結合構造体。
  24. 【請求項２４】 前記第１誘電性層が第１誘電性物質を
    有さないウインドーを形成する内部境界線を有し、前記
    各内部リード端部が前記内部境界線を越えて前記ウイン
    ドー内に達する、請求項２２記載の結合構造体。
  25. 【請求項２５】 前記ウインドーを覆う単離フィルムを
    さらに含み、前記単離フィルムが第２誘電性物質層上に
    形成されたサポート金属層から成り、前記第２誘電性物
    質層が前記内部リード端部に接触し、前記第２誘電性層
    が前記第１誘電性層に接触し、前記第２誘電性層が前記
    サポート金属層を前記導電性リードから絶縁する、請求
    項２４記載の結合構造体。
  26. 【請求項２６】 前記導電性リードが銅である、請求項
    ２２記載の結合構造体。
  27. 【請求項２７】 前記複合バンプ結合パッドが第１導電
    性金属被膜によって覆われた第１ポリマー体を有する、
    請求項２２記載の結合構造体。
  28. 【請求項２８】 前記導電性粒子が金属である、請求項
    ２２記載の結合構造体。
  29. 【請求項２９】 前記導電性粒子が第２導電性金属被膜
    によって覆われた第２ポリマー体である、請求項２２記
    載の結合構造体。
  30. 【請求項３０】 前記導電性粒子が第３導電性金属被膜
    によって覆われた第３ポリマー体を有し、前記第３導電
    性金属被膜が第４ポリマー体の被膜によって覆われる、
    請求項２２記載の結合構造体。
  31. 【請求項３１】 前記導電性粒子が黒鉛である、請求項
    ２２記載の結合構造体。
  32. 【請求項３２】 前記サポート金属層が約３０〜３５μ
    の厚さを有するアルミニウムであり、前記第２誘電性層
    が約７０〜７５μの厚さを有するポリイミドである、請
    求項２５記載の結合構造体。
  33. 【請求項３３】 前記第１誘電性層が約７５〜１２５μ
    の厚さを有するポリイミドから形成される、請求項２２
    記載の結合構造体。
JP9004898A 1995-12-27 1997-01-14 結合構造体の形成方法 Pending JPH09293749A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/578,929 US5749997A (en) 1995-12-27 1995-12-27 Composite bump tape automated bonding method and bonded structure
TW85101716A TW303510B (en) 1996-02-08 1996-02-08 The new tape automated bonding method with compound bump and its structure
TW85101716 1996-02-08

Publications (1)

Publication Number Publication Date
JPH09293749A true JPH09293749A (ja) 1997-11-11

Family

ID=26666397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9004898A Pending JPH09293749A (ja) 1995-12-27 1997-01-14 結合構造体の形成方法

Country Status (2)

Country Link
US (1) US5749997A (ja)
JP (1) JPH09293749A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000007235A1 (en) * 1998-07-28 2000-02-10 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board
TWI387018B (zh) * 2005-01-10 2013-02-21 Micron Technology Inc 具有焊墊之互聯結構及在焊墊上形成凸塊部位之方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6008072A (en) * 1995-12-27 1999-12-28 Industrial Technology Research Institute Tape automated bonding method
US5807767A (en) 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads
JP3842362B2 (ja) * 1996-02-28 2006-11-08 株式会社東芝 熱圧着方法および熱圧着装置
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
EP1448033A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on a circuit board
KR100232680B1 (ko) * 1997-01-22 1999-12-01 구본준 Acf 구조
TWI242679B (en) * 1997-02-19 2005-11-01 Alps Electric Co Ltd Method for mounting electric component
US6468830B1 (en) 1998-01-26 2002-10-22 Tessera, Inc. Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
WO1999048140A1 (en) * 1998-03-19 1999-09-23 The Regents Of The University Of California Attachment method for stacked integrated circuit (ic) chips
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect
KR20020011440A (ko) * 1999-06-17 2002-02-08 마이클 골위저, 호레스트 쉐퍼 가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조방법
WO2001003175A1 (de) * 1999-06-30 2001-01-11 Siemens Dematic Ag Elektrisch-mechanische verbindung zwischen elektronischen schaltungssystemen und substraten, sowie verfahren zu deren herstellung
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6923882B2 (en) * 2001-03-26 2005-08-02 Honeywell International Inc. Compliant pre-form interconnect
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
FR2824185B1 (fr) * 2001-04-25 2004-06-25 Gemplus Card Int Report direct ou indirect d'adhesif anisotropique de report de puces sur une plaquette
US6825552B2 (en) 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP2006518944A (ja) * 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US7038327B2 (en) * 2003-11-11 2006-05-02 Au Optronics Corp. Anisotropic conductive film bonding pad
TWI243386B (en) * 2004-02-26 2005-11-11 Au Optronics Corp Anisotropic conductive film pad
JP5593018B2 (ja) * 2005-02-25 2014-09-17 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
EP1879645A4 (en) * 2005-04-28 2009-11-04 California Inst Of Techn INTENSIVE LOT PROCESSED RETINAL RETINAL PROSTHESIS SYSTEMS AND METHOD OF MANUFACTURING THE SAME
JP4155289B2 (ja) * 2005-08-08 2008-09-24 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
TWI295840B (en) * 2006-04-07 2008-04-11 Advanced Semiconductor Eng Mounting method of passive component
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
JP5004654B2 (ja) * 2007-05-16 2012-08-22 パナソニック株式会社 配線基板の接続方法および配線基板構造
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
US20100093596A1 (en) * 2008-04-07 2010-04-15 Ecolab Inc. Ultra-concentrated liquid degreaser composition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731282A (en) * 1983-10-14 1988-03-15 Hitachi Chemical Co., Ltd. Anisotropic-electroconductive adhesive film
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JP2744476B2 (ja) * 1989-07-31 1998-04-28 松下電器産業株式会社 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000007235A1 (en) * 1998-07-28 2000-02-10 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board
US6472726B1 (en) 1998-07-28 2002-10-29 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
US7045392B2 (en) 1998-07-28 2006-05-16 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
TWI387018B (zh) * 2005-01-10 2013-02-21 Micron Technology Inc 具有焊墊之互聯結構及在焊墊上形成凸塊部位之方法

Also Published As

Publication number Publication date
US5749997A (en) 1998-05-12

Similar Documents

Publication Publication Date Title
JPH09293749A (ja) 結合構造体の形成方法
US5861661A (en) Composite bump tape automated bonded structure
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US5087961A (en) Semiconductor device package
JPH1070362A (ja) 基板を結合する方法および構造
JPH1140694A (ja) 半導体パッケージおよび半導体装置とその製造方法
JPH1084014A (ja) 半導体装置の製造方法
JP4372241B2 (ja) 固体撮像装置の製造方法
KR920008256B1 (ko) 반도체 장치 패키지의 제조방법 및 장치
JP2001144140A (ja) 半導体装置の製造方法
JPH0786477A (ja) 回路パッケージおよびその形成方法
JPS61194732A (ja) 半導体ペレツトと基板の接合方法
JPH09223714A (ja) 結合構造体の形成方法
US6194780B1 (en) Tape automated bonding method and bonded structure
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP4441090B2 (ja) プリント配線基板に半導体チップを装着する方法
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001326246A (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JPS6313337A (ja) 半導体素子の実装方法
JPS62126645A (ja) Ｌｓｉチツプ実装方法
US20240105664A1 (en) Package structure and method of manufacturing the same
JP3255796B2 (ja) 半導体装置の実装方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JPH0927515A (ja) 半導体実装方法
JP3145892B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331