KR920008256B1 - 반도체 장치 패키지의 제조방법 및 장치 - Google Patents

반도체 장치 패키지의 제조방법 및 장치 Download PDF

Info

Publication number
KR920008256B1
KR920008256B1 KR1019890701193A KR890701193A KR920008256B1 KR 920008256 B1 KR920008256 B1 KR 920008256B1 KR 1019890701193 A KR1019890701193 A KR 1019890701193A KR 890701193 A KR890701193 A KR 890701193A KR 920008256 B1 KR920008256 B1 KR 920008256B1
Authority
KR
South Korea
Prior art keywords
die
conductive layer
package
tape
insulating
Prior art date
Application number
KR1019890701193A
Other languages
English (en)
Other versions
KR890702249A (ko
Inventor
롱 존
에스. 시도로브스키 라첼
Original Assignee
엘에스아이 로직 코포레이션
콘래드 델 오카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스아이 로직 코포레이션, 콘래드 델 오카 filed Critical 엘에스아이 로직 코포레이션
Publication of KR890702249A publication Critical patent/KR890702249A/ko
Application granted granted Critical
Publication of KR920008256B1 publication Critical patent/KR920008256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

내용 없음.

Description

[발명의 명칭]
반도체 장치 패키지의 제조방법 및 장치
[도면의 간단한 설명]
제1도는 본 발명에 따라 만들어진 반도체 조립체의 부분 단면도이다.
제2도는 제1도의 부분 조립체에다 반도체 다이를 부착시킨 것을 나타내는 것이다.
제3도는 조립체의 전도 리드핑거에다 다이의 와이어를 접합시킨 것을 나타내는 것이다.
제4도는 반도체 다이와 접합 와이어 위에 보호 피복물을 적용시킨 것을 나타내는 것이다.
제5도는 본 발명에 따라 일직선으로 된 테이프의 뒷면을 부착시키기 위해 뒤집어 놓은 부분 조립체를 나타내는 것이다.
제6도는 조립체에다 프레임 본체를 결합시킨 것을 나타내는 것이다.
제7도는 본 발명에 따라 만들어진 반도체 장치 패키지의 단면도이다.
제8도는 본 발명에 따라 만들어진 반도체 장치 패키지의 일부를 개방시킨 평면도로서, 제1-7도 및 제9도는 선 A-A의 단면에 따라 취해진 것이다.
제9도는 전도 범프로 패턴된 전도층에다 반도체 다이를 결합시켜 전기적으로 연결시키기 위해 테이프 자동접합(TAB)을 사용하는 반도체 장치 패키지의 단면도이다.
제10도는 본 발명의 반도체 장치 패키지의 전개도이다.
[발명의 상세한 설명]
[현재 계류중인 미합중국 특허출원의 참조]
1987년 1월 28일자로 출원되어 본원 출원인에게 양도된 후 미합중국 특허제4,800,419호로 특히 허여된 미합중국 특허출원제07/008,208호에는 집적회로용 지지조립체에 관한 것이 기술되어 있다. 1987년 5월 13일자로 출원되어 본원 출원인에게 양도된 후 미합중국 특허제4,771,330호로 특허 허여된 미합중국 특허출원제 07/049,641호에는 절연층이 에칭되고 패턴된 집적회로 장치 패키지에 관한 것이 기술되어 있다. 상기 특허출원의 주내용들이 여기서 참조되어진다.
[발명의 분야]
본 발명은 반도체 장치 패키지의 제조방법과 그 장치에 관한 것이다.
[발명의 배경]
종래형의 반도체 장치 패키지는 반도체 장치가 다이의 양쪽에 패키지를 형성시켜 캡슐화되게 하는 샌드위치 모울드 형태로 제조되어진다. 패키지가 모울딩 공정후에 냉각되어질때 모울드된 큰 패키지는 구부러져서 결함이 생기는 경향이 있다. 패키지에 미세한 틈등이 생겨 반도체 장치의 소자에 수분이 스며들게 되면 반도체 다이가 격리되어 그 장치에 결점이 생길 수 있고 또 그 장치의 수명이 감소될 수 있다. 또한 패키지를 구성시키기 위해 모울드를 사용하면 패키지의 높이와 영역이 현저하게 증가하게 된다.
상기한 특허출원에서 기술된 것과같은 복합 패키지 조립체는 단단한 리드 프레임과 엷고 유연한 테이프형 구조체로 형성되어 있다. 테이프형 구조체는 리드 프레임의 리드에 연결되는 리드핑거와 같은 형태로 되어 있다. 접합 와이어를 포함하는 반도체 조립체는 리드 프레임, 테이프형 구조체, 접합와이어 그리고 전도 리드를 가진 반도체 장치를 감싸기 위해 많은 모울딩 단계를 요구하는 두 부분의 모울드를 사용하여 캡슐로 되게 된다.
반도체 산업에서 표준인 종래형의 반도체의 모울드된 패키지는 최고 160개의 전도 리드를 수용하고, 이것들의 중심에서부터 중심까지의 간격은 전형적으로 50과 25밀리인치 사이이다. 리드의 수가 증가되면 리드에 연결되는 접합와이어의 수도 역시 증가하게 된다. 이와 같이 접합 와이어가 증가되면 패키지도 커지게 된다. 반도체 산업에서의 중요한 목적은 더 많은 전도 리드를 가지고 더 많이 간결한 패키지로 된 반도체 장치를 만드는 것이다. 패키지를 더 많이 간결하게 하면 더 많은 다이패드가 있는 반도체 조립체의 리드의 더 인접한 공간을 요구하는 반도체 다이를 사용할 수가 있다. 결과적으로 더 빠르게 작동하고 그리고 작동 신뢰도가 더 개선된 회로를 만들수가 있다.
[발명의 요약]
본 발명은 목적은 플라스틱 패키지 본체를 형성시키기 위해 행하는 모울딩 공정의 필요성을 제거한 개선된 반도체 패키지를 제공하는 것이다. 본 발명의 다른 목적은 와이어를 접합시키는 것이 제거된 반도체 패키지를 제공하는 것이다. 본 발명의 다른 목적은 전도리드와 외부핀의 수를 상대적으로 많이 가지는 반도체 패키지를 제공하는 것이다. 본 발명의 다른 목적은 습기의 침투를 양호하게 방지시키는 반도체 패키지를 제공하는 것이다.
본 발명에 따라 테이프는 패턴된 절연층과 그 절연층에 결합된 전도층으로 형성되어 있다. 반도체 다이는 테이프의 한쪽 표면에 있는 패드에 부착되어서 전도층의 리드에 전기적으로 연결되어 있다. 절연시키는 피복물이 다이와 와이어 리드위에 뿌려져 있다. 절연 테이프 요소의 다이 접착패드가 붙어있는 표면의 반대쪽 표면에는 전도층이 부착되어 있다. 패키지 프레임이나 본체 프레임은 본체 프레임의 상단, 다이 그리고 전도 와이어 및 리드에 분포되어져 있는 캡슐제를 포함한다. 한 예로서, 와이어 리드 대신에 전도 범프가 전기 연결체용으로 사용된다. 탭을 접합시키는 것은 다이와 전도층에 형성되어 있는 범프를 연결시키기 위해 사용되어진다. 결과적으로 반도체 장치 패키지는 더 간결하게 만들어지고 그리고 더 많은 수의 리드와 외부핀을 수용하게 된다.
[발명의 상세한 설명]
본 발명의 한 예를 나타내는 제1도에서, 와이어를 접합시킬 수 있는 테이프(10)는 예로서 캡톤(Kapton : Dupont 제품)으로 만들어진 패턴된 절연층(12)과 상기 절연층에 결합되어 있는 금으로 된 플레이트층(14)으로 구성되어 있다. 상기 금으로 된 플레이트층의 두께는 예로서 약 3-40마이크로인치이다. 절연층(12)은 1987년 5월 13일자로 출원되어 미합중국 특허제4,711,330호로 특허 허여된 미합중국 특허출원 제 07/049,641호에 기술되어 있는것과 같이 아래로의 접합을 위해 공동(13)을 가지게 에칭되고 패턴되어진다.
금으로된 플레이트층(4)도 역시 상기 미합중국 특허출원제 07/049,641호에 기술된 것과 같이 절연층(12)의 웨지(wedge)부분 아래에 틈(23)이 생기게 패턴되어진다. 패턴된 와이어를 접합시킬 수 있는 테이프(10)는 고정체(18)에 놓여져 평평하게 되어진다. 아미콘 990C(Amicon 990C : Amicon 제품)과 같은 그러한 다이부착 에폭시(22)는 와이어를 접합시킬 수 있는 테이프(10)의 한쪽 표면상에 형성된 다이 부착패드(20)상에 뿌려진다. 반도체 다이(24)는 이때 제2도에 도시된 것과같이 다이 부착 에폭시상에 일렬로 배치되어서 놓여진다. 다이가 부착된 유니트는 약 1시간의 최대 경화시간동안 약 150℃의 최대 경화온도에서 경화되게 오븐에 놓여진다.
경화된 다이가 부착된 유니트는 약 200℃의 온도에서 단단하게 유지되게 진공 히터블럭(1987년 4월 29일자로 출원되어 미합중국 특허제4,790,897호로 특허 허여된 미합중국 특허출원제07/043,894호에 기재되어 있는 것과 같은것)에 놓여진다. 이대 상기 유니트는 패턴된 금으로된 층(14)의 전도 소자나 리드핑거와 다이(24) 사이가 전기적으로 연결되게 제3도에 도시된 것과 같이 금으로 된 와이어(26)와 열음파적으로 와이어로 접합되어진다.
경화제와 기본 물질의 비율이 1 : 10으로 혼합된 다우코닝(Dow Corning)Q1-4939와 같은 그러한 실리콘겔(28)은 다이의 모서리에서부터 시작하여 중간에 겔을 분산시키면서 다이의 위에 다이의 피복물로 적용되어진다. 겔은 흘러서 다이와 와이어를 덮어 씌우지만(제4도 참조) 상기한 미합중국 특허출원제07/049,641호에 기술된 것과같이 선정된 영역내에 포함되어진다. 다이가 피복된 유니트는 이때 약 1시간동안 약 150℃온도의 오븐에서 경화되어진다. 다이의 피복물이 경화된후 그 유니트는 뒤집혀져서 제5도에 도시된 것과같이 배치 고정체(30)내에 놓여지게 된다. 고정체(18)는 다이, 와이어 그리고 다이의 피복물이 손상되지 않게 하기 위해 사용되어진다.
한쪽 표면에 접착제(34)가 있는 절연 테이프 요소(32)는 와이어를 접합시킬 수 있는 테이프의 일부인 전도성층(14)이 하단표면에 놓여진다. 약 100-150℃의 온도범위로 뜨거운 판에서 미리 가열되어진 금속블럭(36)은 접착제(34)가 전도성의 층(14)의 뒷면에 흘러서 그것에 부착되게 하기 위해 약 1-1.5분동안 테이프 요소(32)와 접촉하게 되고, 그리고 테이프(10)는 정돈된 상태로 유지되어진다. 고정체(30)는 뒤따르는 경화처리 과정동안 접착제(34)가 고정체(30)에 달라붙지 않게 하기 위해 넓은 윈도우를 가지고 있는 고정체(도시하지 않음)에 의해 대치되어진다. 경화처리를 완성시키기 위해 유니트는 약 150℃의 온도에서 약 1/2시간 동안 테이프(10)의 다이쪽 즉 상단 표면이 아래쪽으로 향하게한채 오븐내에 놓여진다.
본 발명에 따라 리톤(Ryton; Phillips Chemical Co. 제품)과 같은 그러한 폴리머 물질로 만들어진 것이 좋은 패키지 프레임 즉 본체 프레임(40)은 RT-4B(RJR Polymers 제품)와 같은 B-스테이지 접착제인 에폭시 접착제(42)에 의해 경화된 유니트에 연결되어진다.
유니트는 다이가 위로 향하게한채 제6도에 도시된 것과같이 고정체 즉 접시(44)속에 삽입되어진다. 삽입치(46)는 유니트의 상단에 놓여지고, 그리고 배치 고정체(48)는 삽입체의 상단에 놓여진다. 유니트는 120-150℃의 온도로 유지되고, 본체 프레임(40)은 접착제(42)가 테이프 요소(32)와 금으로 된 플레이트층(14)을 접착시킬 수 있게 하기 위해 배치 고정체(48)속에 놓여지게 된다. 가벼운 힘이 제6도에 도시된 것과 같이 블럭(50)에 의해 프레임의 상단 주위에 가해지게 된다. 압력은 약 15-30분동안 프레임에 가해지게 된다. 프레임이 부착된 유니트는 약 1시간동안 약 150℃에서 경화되어진다.
본체 프레임과 함께 유니트가 경화된 후 하이솔(Hysol)CNB405-12(Hysol 제품)와 같은 그러한 전자 동급에폭시 물질(52)이 장치를 캡슐로 싸기 위해 사용되고, 그리고 그 유니트의 온도는 약 50-70℃로 유지되어진다.
에폭시는 본체 프레임의 내부 모서리나 주변에서 시작하여 다이영역의 중심쪽으로 이동하면서 원주모양으로 예로서 분산시키는 바늘등에 의해 분산되어진다. 에폭시는 실질적으로 평평한 표면이 형성되고 그리고 기포가 생기지 않게 평평하게 흐르게 된다. 에폭시는 제7도에 도시된 것과같이 본체 프레임내에 있는 요소들과 본체 프레임의 상단을 캡슐로 덮어 씌운다. 에폭시 캡슐은 이때 130-150℃의 온도에서 2-4시간동안 오븐에 유니트를 놓음에 의해 경화되어진다.
본 발명의 반도체 장치 패키지에 대한 제8도의 평면도에는 본체 프레임(40)과 패턴된 캡톤층(12)의 관계가 되시되어 있다. 스프로킷 구멍(56)은 테이프의 자동 처리공정을 돕기위해 와이어를 접합시킬 수 있는 테이프(10)에 설비되어져 있다. 접합핑거(58)는 상술한 미합중국 특허출원에 언급되어 있는 것과 같이 외부 연결체 즉 핀(60)에 전기적으로 연결되게 하기 위해 외부 리드핑거에다 접합 와이어(26)를 결합시킨다.
본 발명의 다른예에서, 전도성 범프(54)가 접합 와이어(26) 대신 사용되어 제9도에 도시된 것과같이 다이패드(20)에서부터 전도층(14)에까지 전도통로를 제공한다. 금, 구리 또는 납으로 만들어지는 범프는 공지되어 있는 테이프 자동접합(TAB) 공정에 의해 형성되어서 결합되어진다. 범프를 사용하면 접합 와이어용으로 요구되는 공간을 감소시킬 수 있다. 접합 와이어를 제거하면 종래의 기술에서 생긴것과 같은 모울드된 봉입물에 의한 물리적인 공간 제한을 받지 않기 때문에 아주 간결한 패키지를 제공할 수 있고 또 리드의 수를 많이 늘릴 수가 있다.
본 발명의 반도체 장치 패키지의 전개도인 제10도에는 와이어를 접합시킬 수 있는 테이프와 연관되는 에폭시 캡슐 본체(52)와 수직 크기가 약 60밀리인치인 본체 프레임(40)이 나타나 있다. 조립체는 반도체 소자를 둘러싸고 있는 모울드된 패키지를 포함하지 않고 그리고 전기적 전도통로의 일부인 전도성의 패턴된 리드 프레임과 병용되지 않는다.
본 발명의 본체 프레임이나 패키지 프레임은 반도체 장치 둘레에 패키지를 모울드시키는 필요성을 제거하고 그리고 플라스틱이나 절연성 물질로 만들어질 수 있다. 본체 프레임은 반도체 장치의 부품을 요구하는되로 보호하는 에폭시 캡슐 본체를 포함하기 위해 사용되어진다. 상기에서는 단일 유니트의 공정에 대해서만 기술하였지만 다중 유니트에도 적용시킬 수 있다.
본 발명은 본 발명의 범위내에서 여러가지로 변형시킬 수도 있다. 상기에서는 패키지 설계를 수행하는 방법과 반도체 장치 패키지의 고상한 설계에 대해 기술되어져 있다. 고상한 플라스틱 패키지는 모울드된 봉입물에 대한 요구를 제거하고, 전체적인 크기와 높이를 현저하게 감소시키며, 그리고 전기적 성능과 신뢰성을 향상시킬 수 있게 된다.
전도층에서부터 캡톤등으로 된 절연층을 격리시켜 그들 사이에 전도성 필름을 끼우는데 별다른 문제점이 없고, 또 수분의 침투현상을 효율적으로 최소화시킬 수 있으며 또 다이 표면이 부식되는 문제점이 없다.

Claims (16)

  1. 패턴된 절연층과 그 절연층에 결합된 전도층을 포함하는 테이프; 테이프의 한쪽표면에 고착된 반도체 다이; 전도층에 결합된 절연소자; 전도층에다 반도체 다이를 전기적으로 결합시키는 장치; 전도층에 결합되어 있고 반도체 다이와 전기 결합장치 둘레에 위치되어 있는 본체 프레임; 그리고 프레임 위에 배치되어 있고 그리고 전기 결합장치와 다이 위의 프레임내에 있는 캡슐제 본체로 구성되어 있는 것을 특징으로 하는 반도체 장치 패키지.
  2. 제1항에 있어서, 절연층은 유연한 물질로 만들어져 있는 것을 특징으로 하는 패키지.
  3. 제1항에 있어서, 절연층은 캡톤으로 만들어져 있는 것을 특징으로 하는 패키지.
  4. 제1항에 있어서, 전도층은 금으로 된 플레이트로 만들어져 있는 것을 특징으로 하는 패키지.
  5. 제1항에 있어서, 전도층의 뒷면에 결합된 절연요소를 포함하고 있는 것을 특징으로 하는 패키지.
  6. 제1항에 있어서, 결합장치는 접합 와이어를 구성하고 있는 것을 특징으로 하는 패키지.
  7. 제5항에 있어서, 다이와 접합 와이어상에 배치되어 있는 실리콘 겔(silicone gel)을 포함하고 있는 것을 특징으로 하는 패키지.
  8. 제1항에 있어서, 결합 와이어에 결합된 접합 리드핑거, 그리고 외부 전도 리드에 연결되게 접합 리드핑거에 결합된 전도핀을 포함하고 있는 것을 특징으로 하는 패키지.
  9. 제1항에 있어서, 전기 결합장치는 전도 범프를 구성하고 있는 것을 특징으로 하는 패키지.
  10. 제8항에 있어서, 절연요소는 이면요소이고, 그리고 본체 프레임은 전도 리드를 둘러싸고 있는 이면요소에 연결되어 있는 것을 특징으로 하는 패키지.
  11. 제1항에 있어서, 본체 프레임은 패턴된 절연층의 두께보다 더 큰 높이를 가지는 것을 특징으로 하는 패키지.
  12. 정해진 패턴을 만들기 위해 절연층을 에칭시키고 상기 절연층에 패턴된 전도층을 데포지션시켜 절연층을 가진 패턴된 와이어를 접합시키는 테이프를 형성시키고; 와이어를 접합시킬 수 있는 테이프에다 반도체 다이를 부착시키며; 다이와 전도층 사이에 전기 연결체를 형성시키고; 전도층의 이면에 절연요소를 결합시키며; 다이와 전기 연결체 위에 보호용 절연 피복물을 데포지션시키고; 절연요소와 전도층의 상단 표면에 본체 프레임을 부착시켜 다이, 전기 연결체 및 피복물을 감싸며; 그리고 본체 프레임, 피복물, 다이 및 전기연결체를 절연물로 캡슐시키는 단계로 구성되어 있는 것을 특징으로 하는 반도체 장치 패키지의 제조방법.
  13. 제12항에 있어서, 다이는 다이 부착 에폭시에 의해 테이프에 부착되고 그리고 1시간 이하 동안 약 150℃의 온도에서 경화되어지는 것을 특징으로 하는 방법.
  14. 제12항에 있어서, 전기 연결체를 형성시키는 단계는 패턴된 전도층의 전도 리드에다 다이 패드 사이의 와이어를 열음파적으로 접합시키는 것에 의해 형성되는 것을 특징으로 하는 방법.
  15. 제12항에 있어서, 보호 피복물을 데포지션시키는 단계는 실리콘 겔이 다이와 전기 연결체 위에 흐르게 하고 그리고 겔 피복물을 경화시키는 것으로 구성되어 있는 것을 특징으로 하는 방법.
  16. 제12항에 있어서, 본체 프레임이 전도 리드상의 절연요소에 흘러서 부착되게 하는 단계를 포함하고 있는 것을 특징으로 하는 방법.
KR1019890701193A 1987-10-30 1988-10-26 반도체 장치 패키지의 제조방법 및 장치 KR920008256B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11522887A 1987-10-30 1987-10-30
US115,228 1987-10-30
PCT/US1988/003790 WO1989004552A1 (en) 1987-10-30 1988-10-26 Method and means of fabricating a semiconductor device package

Publications (2)

Publication Number Publication Date
KR890702249A KR890702249A (ko) 1989-12-23
KR920008256B1 true KR920008256B1 (ko) 1992-09-25

Family

ID=22360053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890701193A KR920008256B1 (ko) 1987-10-30 1988-10-26 반도체 장치 패키지의 제조방법 및 장치

Country Status (4)

Country Link
EP (1) EP0344259A4 (ko)
JP (1) JP2664259B2 (ko)
KR (1) KR920008256B1 (ko)
WO (1) WO1989004552A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980753A (en) * 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
FR2651923B1 (fr) * 1989-09-14 1994-06-17 Peugeot Circuit integre de puissance.
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
KR0139694B1 (ko) * 1994-05-11 1998-06-01 문정환 솔더 볼을 이용한 반도체 패키지 및 그 제조방법
FR2738077B1 (fr) * 1995-08-23 1997-09-19 Schlumberger Ind Sa Micro-boitier electronique pour carte a memoire electronique et procede de realisation
JP3435271B2 (ja) * 1995-11-30 2003-08-11 三菱電機株式会社 半導体装置
DE19602436B4 (de) * 1996-01-24 2006-09-14 Infineon Technologies Ag Verfahren zur Montage eines Rahmens auf ein Trägermaterial und Vorrichtung zur Durchführung des Verfahrens
AR015977A1 (es) 1997-10-23 2001-05-30 Genencor Int Variantes de proteasa multiplemente substituida con carga neta alterada para su empleo en detergentes
US6835550B1 (en) 1998-04-15 2004-12-28 Genencor International, Inc. Mutant proteins having lower allergenic response in humans and methods for constructing, identifying and producing such proteins
FR2798000B1 (fr) 1999-08-27 2002-04-05 St Microelectronics Sa Procede de mise en boitier d'une puce a capteurs en particulier optiques et dispositif semi-conducteur ou boitier renfermant une telle puce
WO2003062380A2 (en) 2002-01-16 2003-07-31 Genencor International, Inc. Multiply-substituted protease variants
DE60317478T2 (de) 2002-02-26 2008-09-04 Genencor International, Inc., Palo Alto Beurteilungen und mittel auf populationsbasis zur bestimmung der rangfolge der relativen immunogenität von proteinen
EP2500423B1 (en) 2003-02-26 2015-06-17 Danisco US Inc. Amylases producing an altered immunogenic response and methods of making and using the same
EP1694847B1 (en) 2003-11-19 2012-06-13 Danisco US Inc. Serine proteases, nucleic acids encoding serine enzymes and vectors and host cells incorporating same
US7985569B2 (en) 2003-11-19 2011-07-26 Danisco Us Inc. Cellulomonas 69B4 serine protease variants
WO2006073839A2 (en) 2004-12-30 2006-07-13 Genencor International, Inc. Acid fungal proteases
SG11201703084TA (en) * 2014-11-12 2017-05-30 Intel Corp Flexible system-in-package solutions for wearable devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711625A (en) * 1971-03-31 1973-01-16 Microsystems Int Ltd Plastic support means for lead frame ends
FR2205800B1 (ko) * 1972-11-09 1976-08-20 Honeywell Bull Soc Ind
US4089733A (en) * 1975-09-12 1978-05-16 Amp Incorporated Method of forming complex shaped metal-plastic composite lead frames for IC packaging
US4216577A (en) * 1975-12-31 1980-08-12 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) Portable standardized card adapted to provide access to a system for processing electrical signals and a method of manufacturing such a card
US4218701A (en) * 1978-07-24 1980-08-19 Citizen Watch Co., Ltd. Package for an integrated circuit having a container with support bars
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
DE3222791A1 (de) * 1982-06-18 1983-12-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiter-bauelementen
FI72409C (fi) * 1984-03-09 1987-05-11 Lohja Ab Oy Foerfarande foer inkapsling av pao en baerremsa anordnade halvledarkomponenter.

Also Published As

Publication number Publication date
WO1989004552A1 (en) 1989-05-18
JP2664259B2 (ja) 1997-10-15
EP0344259A1 (en) 1989-12-06
EP0344259A4 (en) 1991-04-24
JPH03503342A (ja) 1991-07-25
KR890702249A (ko) 1989-12-23

Similar Documents

Publication Publication Date Title
US5087961A (en) Semiconductor device package
KR920008256B1 (ko) 반도체 장치 패키지의 제조방법 및 장치
US5557150A (en) Overmolded semiconductor package
US5767447A (en) Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
US6117710A (en) Plastic package with exposed die and method of making same
EP0660383B1 (en) Electronic device package
US6232650B1 (en) Semiconductor device having a chip mounted on a flexible substrate with separated insulation layers to prevent short-circuiting
US6020219A (en) Method of packaging fragile devices with a gel medium confined by a rim member
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
US20080176362A1 (en) Stress free package and laminate-based isolator package
US6468830B1 (en) Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP4334047B2 (ja) 半導体装置とその製造方法
US20070105282A1 (en) Micro lead frame packages and methods of manufacturing the same
EP0778616A2 (en) Method of packaging devices with a gel medium confined by a rim member
JP3280243B2 (ja) Ｂｇａ型半導体装置の製造方法
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2569371B2 (ja) 半導体装置
JP2570123B2 (ja) 半導体装置及びその製造方法
JP2568057B2 (ja) 集積回路装置
JP3632883B2 (ja) 半導体装置
JPH0669384A (ja) 絶縁物封止型半導体装置
JP3192096B2 (ja) Ｂｇａ型半導体装置の製造方法
JPH07249708A (ja) 半導体装置及びその実装構造

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970827

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee