JPH09229999A - 半導体装置のテストハンドラ - Google Patents

半導体装置のテストハンドラ

Info

Publication number
JPH09229999A
JPH09229999A JP8040017A JP4001796A JPH09229999A JP H09229999 A JPH09229999 A JP H09229999A JP 8040017 A JP8040017 A JP 8040017A JP 4001796 A JP4001796 A JP 4001796A JP H09229999 A JPH09229999 A JP H09229999A
Authority
JP
Japan
Prior art keywords
test
product
tray
time
test tray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8040017A
Other languages
English (en)
Other versions
JP3226780B2 (ja
Inventor
Yoshito Fukazawa
義人 深沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP04001796A priority Critical patent/JP3226780B2/ja
Priority to US08/804,917 priority patent/US5805472A/en
Priority to KR1019970005986A priority patent/KR100243823B1/ko
Publication of JPH09229999A publication Critical patent/JPH09229999A/ja
Application granted granted Critical
Publication of JP3226780B2 publication Critical patent/JP3226780B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 この発明は、連続稼働時におけるテスタの非
稼働時間を短縮して、稼働効率を向上させた半導体装置
のテストハンドラを提供することを課題とする。 【解決手段】 この発明は、テストトレー２１にそれぞ
れ固有の識別符号を付加し、この識別符号をテストハン
ドラ内の所定の位置に設けられた読み取り手段によって
読み取り、読み取られた識別符号とともに識別符号が読
み取られた管理位置ならびに読み取られた識別符号が付
加されたテストトレー２１に装着された製品ＩＣの製品
情報を管理テーブルに記録管理し、管理テーブルに記録
された内容をモニター画面に表示し、それぞれのテスト
トレー２１の製品ＩＣ２を集中管理するように構成され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数の製品ＩＣ
を装着した複数の搬送ボード（以下、テストトレーと記
載する）をテストハンドラ内を搬送して製品ＩＣをテス
トする半導体装置のテストハンドラに関する。
【０００２】
【従来の技術】近年、メモリ製品の高集積化が進展しテ
ストタイムが長くなっている。このため、テスト技術開
発が行われ６４個等の多数個の同時測定が行われてい
る。これに対応するテストハンドラの装置内で製品ＩＣ
を搬送するためにテストトレーを使用する技法が使われ
るようになった。
【０００３】このようなテストトレーを使用したテスト
ハンドラの従来技術を図８、図９及び図１０を参照して
説明する。
【０００４】図８はテストトレーの概略構成を示す図で
ある。
【０００５】図８において、テストトレー１は、その寸
法が例えば幅４４０ｍｍ、奥行き２６０ｍｍ、高さ２８
ｍｍで構成され、製品ＩＣ２がキャリア３に挿入されて
最大３２個装着される。
【０００６】図９は図８に示すテストトレート１を使用
して製品ＩＣ２をテストする従来のテストハンドラの構
成を示す斜視図であり、図１０は図９に示すテストハン
ドラのローダ部とアンローダ部で使用される製品トレー
の構成を示す図である。
【０００７】図９において、テストハンドラは、図８に
示す製品ＩＣが装着されていない空のテストトレー１が
複数枚収納されたテストトレーカセット４がセットさ
れ、テストトレーカセット４に収納されたテストトレー
１を持ち上げるローダエレベータ（図示せず）と、空の
テストトレー１に装着される未テストの製品ＩＣ２が複
数装着された製品トレー５が収納されるローダ部６と、
テストトレー１に装着された製品ＩＣ２を予め設定され
た温度に保持するプリヒート（プリクール）槽７と、プ
リヒート（プリクール）槽７で設定された温度に保持さ
れた製品ＩＣ２の電気的特性を測定する本槽８と、本槽
８でテストされた製品ＩＣ２を常温に戻す常温戻し槽９
と、テストが終了したテストトレー１からテスト結果に
基づいて製品ＩＣ２をグレード分類し製品トレー５に収
納するアンローダ部１０を備えて構成される。
【０００８】図１０において、製品トレー５は、その寸
法が例えば幅３３０ｍｍ、奥行き１２２ｍｍ、高さ７．
５ｍｍで構成され、製品ＩＣ２がポケット１１に収納さ
れて最大で６０個装着される。
【０００９】次に、図９に示すテストハンドラを参照し
て、テストの手順を説明する。
【００１０】まずはじめに、テストしようとする１ロッ
ト分の製品ＩＣ２がセットされた製品トレー５がローダ
部６に収納され、アンローダ部１０にテストが終了した
製品ＩＣ２が分類収納される製品トレー５がセットさ
れ、空のテストトレー１にテストしようとする製品ＩＣ
２を装着する起動時の動作では、テストトレー１をテス
トトレーカセット４に入れた状態でテストハンドラにセ
ットされる。テストトレー１はテストトレーカセット４
から引き出されて（矢印Ａ）、ローダエレベータで上方
に搬送される（矢印Ｂ，Ｃ）。搬送されたテストトレー
１はプリヒート（プリクール）槽７に搬入され（矢印
Ｄ，Ｅ）、槽７内で加熱又は冷却しながら下方向に搬送
される（矢印Ｆ，Ｇ）。加熱又は冷却されたテストトレ
ー１は本槽８内を搬送され（矢印Ｈ，Ｉ，Ｊ）、テスト
トレー１が常温戻し槽９に搬送されＰ−６の位置に搬送
される（矢印Ｋ，Ｌ，Ｍ）。Ｐ−６の位置に搬送された
１枚目のテストトレー１は、さらにＰ−７からＰ−８の
位置に搬送され（矢印Ｎ、Ｐ）、ローダ部６にセットさ
れた製品トレー５からテストしようとする製品ＩＣ２が
取り出され、Ｐ−８の位置に搬送された１枚目の空のテ
ストトレー１に装着される（矢印Ｑ）。
【００１１】次に、テストを行う通常の動作では、製品
ＩＣ２の装着を終えたテストトレー１がプリヒート（プ
リクール）槽７に搬入され加熱又は冷却され（矢印Ｒ、
Ｃ、Ｄ、Ｅ，Ｆ，Ｇ）、加熱又は冷却されたテストトレ
ー１がテストハンドラの本槽８内のＰ−３とＰ−５の位
置に搬送されてセットされ、２枚のテストトレー１がテ
スタの測定部に接続されて同時にテストが行われる（矢
印Ｈ，Ｉ，Ｊ）。テストを終えたテストトレー１は常温
戻し槽９に搬送されて温度を室温に戻される（矢印Ｋ，
Ｌ）。室温に戻されたテストトレー１はＰ−７の位置ま
で搬送され（矢印Ｍ，Ｎ）、製品ＩＣ２はテスト結果に
したがってグレード分類されてテストトレー１から取り
去られ製品トレー５に分類収納される（矢印Ｏ）。製品
ＩＣ２が除去された空のテストトレー１は、Ｐ−７から
Ｐ−８の位置に搬送され、ローダ部６に収納された製品
トレー５から新しい製品ＩＣ２がテストトレー１に装着
される（矢印Ｐ，Ｑ）。
【００１２】上記通常動作を繰り返し行い、ローダ部６
にセットされた製品トレー５内の全ての製品ＩＣ２の搬
送が終了し、アンローダ部１０に収納された製品トレー
５に製品ＩＣ２が分類収納されて１ロット分の製品ＩＣ
２のテストが完了する。
【００１３】このような動作が繰り返し行われて、それ
ぞれ異なるロットの製品ＩＣ２がテスト検査される。
【００１４】品種（パッケージ）が異なる製品ＩＣ２を
取り扱う場合には、テストトレー１の交換が必要とな
る。このような場合には、ハンドラ内に配置されている
全てのテストトレー１が搬送されて起動時に用いたロー
ダエレベータによりテストトレーカセット４に収納され
る（矢印Ｒ，Ｂ，Ａ）。テストトレー１が収納されたテ
ストトレーカセット４はハンドラから搬出され、異なる
テストトレー１が収納されテストトレーカセット４がハ
ンドラにセットされ、上述したと同様にしてテストが行
われる。
【００１５】このようなテストハンドラにおいて、複数
の異なるロットを連続してテストする場合には、図１１
の稼動シーケンスに示すようにして行われる。
【００１６】図１１に示す稼働シーケンスは、Ａロット
の製品ＩＣに続いてＢロットの製品ＩＣをテストするも
のであり、時間Ｔ１においてテストトレー１に製品ＩＣ
２の装着（ローディング）が開始され、テストトレー１
が搬送されるとプリヒート（プリクール）槽７を通り本
槽８内のＰ−５とＰ−３の位置に一番目と三番目のテス
トトレー１が到着しテストが時間Ｔ２から開始される。
【００１７】テストが終了して常温戻し槽９を通り一番
目のテストトレー１がＰ−７の位置に搬送され時間Ｔ３
から分類（アンローディング）が開始される。通常、ロ
ーダ部６の製品トレー５に製品ＩＣ２が存在する間テス
トトレー１に製品ＩＣ２の装着が行われる。時間Ｔ４で
テストトレー１にＡロットの全ての製品ＩＣ２の装着が
終了する。時間Ｔ５で最後のテストトレー１のテストが
終了する。時間Ｔ６で最後のテストトレー１の製品ＩＣ
２の分類が終了する。分類を終えた製品トレー５をハン
ドラから取り出しＡロットの処理が完了する。
【００１８】引き続きＢロットが同じシーケンスで時間
Ｔ７から時間Ｔ１２のように処理される。
【００１９】製品ＩＣ２のテストトレー１への装着は、
テストトレー１に図８に示すキャリア３が取り付けられ
ており、このキャリア３に製品ＩＣ２が装着されてテス
トトレー１が搬送される。このキャリア３は、図１２に
示すように構成され、ローダ部６でキャリア３を図１２
に示すＦ方向に押圧してリード押え１２を開放し、製品
ＩＣ２がキャリア３内に挿入されて押圧を解放すると、
コイルバネ１３によりリード押え１２が回転方向に動作
して製品ＩＣ２が保持される。アンローダ部１０で同様
にリード押え１２を解放し製品ＩＣ２が取り出されて製
品トレー５に移載される。
【００２０】図１１に示す稼働シーケンスからわかるよ
うに、ハンドラは時間Ｔ１からＴ６と時間Ｔ７から時間
Ｔ１２の間稼動し、テスタは時間Ｔ２から時間Ｔ５と時
間Ｔ８から時間Ｔ１１の間稼動している。時間Ｔ６から
時間Ｔ７の間に、アンローダ部１０から製品トレー５を
取り去り空の製品トレー５をセットするというＡロット
のロットエンド処理を行い、Ｂロットの製品トレー５を
セットするというスタート処理が行われる。
【００２１】このようなシーケンスにおいては、時間Ｔ
１（Ｔ７）から時間Ｔ２（Ｔ８）の間ハンドラは稼動す
るがテスタは停止し、時間Ｔ５（Ｔ１１）から時間Ｔ６
（Ｔ１２）の間もテスタは停止しており、このように実
際に製品ＩＣ２をテストしていない無駄な時間が発生し
ている。
【００２２】このように、Ａロットの製品ＩＣが完全に
終了した後Ｂロットのローディイングを開始させるの
は、Ａロットの生産中にマシントラブルが発生し早急な
回復が見込まれない場合に、仕掛かり中のＡロットを全
て回収して別のハンドラを用いて生産し、回収に当たっ
て仕掛かりのロットが１種類のみであることを確保して
複数ロットが混在することを回避するためである。
【００２３】
【発明が解決しようとする課題】以上説明したように、
テストトレーを採用した従来のテストハンドラにあって
は、複数のテストトレーがテストハンドラ内を搬送され
ており、テストハンドラ内を搬送される複数のテストト
レーは、従来人間系によって搬送位置が把握されてい
た。このため、ハンドラ内の多くのテストトレーを正確
に管理することは困難となり、複数の異なるロットを区
別することは極めて困難となっていた。
【００２４】このため、異なるロットの製品ＩＣがテス
トハンドラ内で混在して区別できなくなることを避ける
ために、テストハンドラを連続稼働する場合には、１ロ
ット分の製品ＩＣがテストハンドラから完全に取り除か
れた状態で次のロットの製品ＩＣをテストハンドラにセ
ットしていた。したがって、ロット間でテストハンドラ
とテスタが稼働していない時間が長くなり、稼働率が低
下していた。
【００２５】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、連続稼働時に
おけるテスタの非稼働時間を短縮して、稼働効率を向上
させた半導体装置のテストハンドラを提供することにあ
る。
【００２６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、テストされる複数の製品Ｉ
Ｃが装着部でテストトレーに装着され、製品ＩＣが装着
されたテストトレーがテスト部に搬送されて製品ＩＣが
テストされ、テストが終了したテストトレーが分類部に
搬送され、テスト結果に基づいて製品ＩＣが分類される
半導体装置のテストハンドラにおいて、他のテストトレ
ーと区別するためのそれぞれ固有の識別符号が付加され
たテストトレーと、前記テストトレーが搬送されるテス
トハンドラ内の所定の管理位置に設けられて、前記テス
トトレーに付加された識別符号を読み取る読み取り手段
と、前記読み取り手段によって読み取られた識別符号
を、該識別符号を読み取った管理位置ならびに該識別符
号が付加されたテストトレーに装着された製品ＩＣの製
品情報とともに記録管理する管理テーブルを備え、前記
管理テーブルの内容をモニター画面に表示し、テストハ
ンドラ内での個々の前記テストトレーの状態を集中管理
して把握する管理手段とを有して構成される。
【００２７】請求項２記載の発明は、請求項１記載の半
導体装置のテストハンドラにおいて、前記テストトレー
に付加された識別符号を前記テストハンドラの動作シー
ケンスの先頭の前記装着部で読み取り、前記管理テーブ
ルの記録を前記テストトレーの搬送に同期してリアルタ
イムに更新されてなる。
【００２８】請求項３記載の発明は、請求項２記載の半
導体装置のテストハンドラにおいて、前記管理テーブル
の更新された記録の内前記テストトレーに付加された識
別符号を重要な管理位置に設けられた前記読み取り手段
で照合してなる。
【００２９】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。
【００３０】図１はこの発明の一実施形態に係る半導体
装置のテストハンドラにおける管理位置を示す図であ
る。
【００３１】この実施形態のテストハンドラは、図９に
示すように、テストされる複数の製品ＩＣ２がローダ部
６でテストトレーに装着され、製品ＩＣ２が装着された
テストトレーがテスト部に搬送されて製品ＩＣ２がテス
トされ、テストが終了したテストトレーがアンローダ部
１０に搬送され、テスト結果に基づいて製品ＩＣ２が分
類されるテストハンドラにおいて、他のテストトレー２
１と区別するためのそれぞれ固有の識別符号が付加され
たテストトレー２１と、このテストトレー２１が搬送さ
れるテストハンドラ内の所定の管理位置に設けられて、
テストトレー２１に付加された識別符号を読み取る読み
取り手段と、この読み取り手段によって読み取られた識
別符号を、この識別符号を読み取った管理位置及びこれ
らの管理位置の中の重要な位置を示すＰ番号、ならびに
この識別符号が付加されたテストトレー２１に装着され
た製品ＩＣ２の名称、製品ＩＣ２のロット番号及びテス
トトレー２１に装着された製品ＩＣ２の数といった製品
情報とともに記録管理する管理テーブルを備え、この管
理テーブルの内容をモニター画面に表示し、テストハン
ドラ内での個々のテストトレー２１の状態を集中管理し
て把握する管理手段となるコンピュータを備えて構成さ
れ、図２に示すように連続稼働される。
【００３２】製品ＩＣ２の名称ならびに製品ＩＣ２のロ
ット番号は、製品ＩＣ２のテストが開始される前に予め
管理手段のコンピュータに入力され、それぞれのテスト
トレー２１に装着される製品ＩＣ数は、ローダ部６にお
いて製品トレー５から製品ＩＣ２がテストトレー２１に
装着される際にハンドラによって判別され、判別された
製品ＩＣ数は装着されたテストトレー２１の識別符号に
対応させてコンピュータに与えられる。
【００３３】識別符号は、例えばバーコードによりテス
トトレー２１に付加され、バーコードリーダ等の読み取
り手段によって読み取られる。あるいは、テストトレー
２１に識別符号用の穴を設け、穴の有無をフォトカプラ
等の読み取り手段により検出するようにしてもよく、又
はテストトレー２１に識別符号用の突起を設け、突起の
有無により識別符号を付加するようにしてもよい。すな
わち、テストトレー２１に付加される識別符号は、テス
トハンドラならびにテストトレー２１の態様に応じて最
適な形態を用いればよく、また読み取り手段は識別符号
の形態に応じて最適なものを使用するようにすればよ
い。
【００３４】図１において、テストトレー２１の滞留す
る位置に１から２５の管理番号で示される固有の管理位
置を設定し、それぞれの管理位置にテストトレー２１に
付加された識別符号を読み取る読み取り手段を設置す
る。あるいは、それぞれの管理位置の主要な管理位置に
のみ読み取り手段を設置するようにしてもよい。
【００３５】ローダ部６のＰ−８の位置でテストトレー
２１の識別符号は読み取られ、管理手段となるコンピュ
ータに設けられた図３に示すような管理テーブルに記録
される。この時、識別符号とともにテストトレー２１の
現在位置（管理位置）及びＰ番号、テストトレー２１に
装着された製品ＩＣの名称、製品ＩＣのロット番号、テ
ストトレー２１に装着された製品ＩＣ２の数が管理テー
ブルに記録される。
【００３６】Ｐ−８の位置で製品ＩＣ２の装着を終えた
テストトレー２１は、搬送され管理位置を２から２５ま
で搬送される。管理位置２４で製品ＩＣ２が抜き取られ
管理位置２５で管理テーブルの記録が消去される。この
管理テーブルの記録はテストトレー２１の搬送に同期し
てリアルタイムに更新される。
【００３７】次に、図４を参照してテスタを連続稼動し
た際の動作を説明する。
【００３８】図４において、この実施形態では、例えば
Ａ／Ｂ／Ｃロットがそれぞれ６枚のテストトレーで構成
されており、ローディング、アンローディングの１個の
四角は１枚のテストトレー２１を処理している時間を表
したものであり、テスタは２枚のテストトレー２１を同
時に処理する時間を表したものである。
【００３９】時間ｔ１でＡロット、時間ｔ３でＢロッ
ト、時間ｔ５でＣロットのローディングが開始される。
時間ｔ２でＡロット、時間ｔ６でＢロット、時間ｔ１０
でＣロットのテストが開始される。時間ｔ４でＡロッ
ト、時間ｔ９でＢロット、時間ｔ１２でＣロットのアン
ローディングが開始される。
【００４０】時間ｔ６でＡロットのテストを終えてＢロ
ットのテストが開始され、時間ｔ１０でＢロットのテス
トを終えてＣロットのテストが開始される。時間ｔ８で
Ａロット、時間ｔ１１でＢロットのアンローディングを
終えている。時間ｔ８からｔ９の間にＡロット、時間ｔ
１１からｔ１２の間にＢロットのロットエンド処理（分
類済みの製品トレー５をアンローダ部１０から取り去り
空の製品トレー５をセットする）が行われる。
【００４１】図５は時間ｔ８からのロットエンド処理が
遅れた場合のシーケンスを示した図であり、図５におい
て時間ｔ９が時間ｔ１０の近傍であってもアンローダの
遅れによるテスタの停止は発生しないことになる。
【００４２】図６は図４の時間ｔ７近傍のテストトレー
２１の管理位置における識別符号を示した図である。
【００４３】図６に示す管理テーブルから以下に示すこ
とが把握できる。
【００４４】Ｐ−８の位置でテストトレー２１の識別符
号ＴＳＯＰ５０４００−１８に製品ＸＸＹＹのＣロット
が３０個装着され、次の管理位置へ搬送されようとして
いる。Ｐ−５の位置で識別符号ＴＳＯＰ５０４００−０
７、Ｐ−３の位置でＴＳＯＰ５０４００−０９のＢロッ
トがテストされている。Ｐ−７の位置で識別符号ＴＳＯ
Ｐ５０４００−０５のＡロットがアンローディングされ
ている。
【００４５】このように、テストトレー２１の識別符号
と現在位置ならびに装着された製品ＩＣの製品情報を対
応させて集中管理することによってハンドラが取り扱っ
ている複数のロットを容易に把握して区別することがで
き、これにより、ロットの連続ローディングが可能とな
り、テスタの連続稼働が可能となる。
【００４６】次に、このように連続稼働した場合と従来
例との効果の相違を試算した例を説明する。
【００４７】試算の条件として、 （１）テストトレー２１に製品ＩＣを装着する時間……
４０秒／枚 （２）テスト部からアンローダ部１０までテストトレー
を搬送する時間……８０秒 （３）２枚のテストトレー２１を同時にテストする時間
……１６０秒 （４）アンローダ部１０でテストトレー２１から製品ト
レー５に移し変える時間……４０秒／枚 （５）ロットエンド処理（アンローダ部１０の製品トレ
ー５の取り去りと空トレーの補充）時間……８０秒 とする。
【００４８】図７に以上の条件で、比較的製品ＩＣ数の
少ないロットにおける従来シーケンス（同図（ａ））と
上記実施形態のシーケンス（同図（ｂ））を示す。
【００４９】従来のシーケンスでは、図７（ａ）に示す
ようにＡロットが時間ｔ１から時間ｔ７で処理され、Ｂ
ロットの処理は時間ｔ８から開始されている。このた
め、テスタは時間ｔ５から時間ｔ９まで停止し時間ｔ９
から再び稼働されている。
【００５０】したがって、テスタの稼働と停止の繰り返
しは以下に示すようになる。
【００５１】
【数１】 稼動＝条件（３）×３回＝１６０×３＝４８０秒 停止＝条件（１）×４＋条件（２）＋条件（４）×２＋
条件（５）＝４０×４＋８０＋４０×２＋８０＝１６０
＋８０＋８０＋８０＝４００秒 一方、本実施形態のシーケンスでは、図７（ｂ）に示す
ようにテスタの停止時間が低減されている。Ａ／Ｂ／Ｃ
の３ロットを続けて処理する場合のテスタの稼働と停止
時間は以下の表に示すようになる。
【００５２】
【表１】 このような試算において、以下に示すような効果を得る
ことができる。
【００５３】テスタ停止時間が短縮されて総合の処理時
間が短縮される。このため、単位時間当たりの処理能力
が向上する。上記の例では処理時間が１８４０／２６４
０＝０．６９７となり、３０％の時間短縮となってい
る。連続５ロットでは２８００／４４００＝０．６３６
となり３６％の時間短縮となる。
【００５４】一方、実際に工場での稼動を想定し、比較
的製品ＩＣ数の多いロットを取り扱う場合のシミュレー
ション条件は以下に示すようになる。
【００５５】条件：（１）１ロットの製品ＩＣ数……９
６０個（テストトレー ３０枚） （２）稼動時間……２４時間（８６４００秒） （３）ローディングのロスタイム……１６０秒 （４）アンローディングのロスタイム……２４０秒 従来方式（９６０ＩＣ／６４個測定＝１５回） ２４時間＝［（テスト時間×１５回）＋１６０＋２４
０］×Ｘロット Ｘ＝３０．８ロット 本実施形態の連続流し方式 ２４時間＝１６０＋（テスト時間）×１５回）×Ｘロッ
ト＋２４０ Ｘ＝３５．８ロット 能力比＝３５．８／３０．８＝１．１６ となり、１６％の能力向上となる。
【００５６】一方、ロットエンド処理が人手作業である
ため、上記の条件（５）は通常不定である。この時間が
作業者の行動で変化し一般に遅延する場合がほとんどで
ある。
【００５７】したがって、従来の方式ではこの遅延時間
が総合処理時間に直接加算されるが、本実施形態のシー
ケンスでは図５に示すようにロットエンド処理を所定の
時間内に（図５に示す例では時間ｔ８からｔ９の間に）
行うことにより、テスタを停止させることなく連続稼働
が可能となり、稼働時間の増大化の働きをしている。
【００５８】
【発明の効果】以上説明したように、この発明によれ
ば、テストトレーにそれぞれ固有の識別符号を付加し、
この識別符号を読み取り、読み取り位置とともに読み取
った識別符号ならびに製品情報を集中管理するようにし
たので、テストハンドラ内でのテストトレーの位置を容
易に把握することができ、異なるロットの製品ＩＣを容
易に区別することができる。
【００５９】これにより、異なるロットの製品ＩＣを連
続してテストすることが可能となり、連続稼働時におけ
るテスタの非稼働時間を短縮して、稼働効率を向上させ
ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置のテス
トハンドラの管理位置を示す図である。
【図２】テスタの連続稼働のシーケンスを示す図であ
る。
【図３】管理テーブルを示す図である。
【図４】連続稼働の一実施形態のシーケンスを示す図で
ある。
【図５】連続稼働の他の実施形態のシーケンスを示す図
である。
【図６】管理テーブルの一表示例を示す図である。
【図７】従来例と本実施形態の効果を試算する際のシー
ケンスを示す図である。
【図８】テストトレーの構成を示す図である。
【図９】従来のテストハンドラの構成を示す図である。
【図１０】製品トレーの構成を示す図である。
【図１１】従来の稼働シーケンスを示す図である。
【図１２】キャリアの構成を示す図である。
【符号の説明】
１，２１ テストトレー ２ 製品ＩＣ ３ キャリア ４ テストトレーカセット ５ 製品トレー ６ ローダ部 ７ プリヒート（プリクール）槽 ８ 本槽 ９ 常温戻し槽 １０ アンローダ部 １１ ポケット １２ リード押さえ １３ コイルバネ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 テストされる複数の製品ＩＣが装着部で
    テストトレーに装着され、製品ＩＣが装着されたテスト
    トレーがテスト部に搬送されて製品ＩＣがテストされ、
    テストが終了したテストトレーが分類部に搬送され、テ
    スト結果に基づいて製品ＩＣが分類される半導体装置の
    テストハンドラにおいて、 他のテストトレーと区別するためのそれぞれ固有の識別
    符号が付加されたテストトレーと、 前記テストトレーが搬送されるテストハンドラ内の所定
    の管理位置に設けられて、前記テストトレーに付加され
    た識別符号を読み取る読み取り手段と、 前記読み取り手段によって読み取られた識別符号を、該
    識別符号を読み取った管理位置ならびに該識別符号が付
    加されたテストトレーに装着された製品ＩＣの製品情報
    とともに記録管理する管理テーブルを備え、前記管理テ
    ーブルの内容をモニター画面に表示し、テストハンドラ
    内での個々の前記テストトレーの個々の管理位置におけ
    る識別符号や製品ＩＣの製品情報等の状態を集中管理し
    て把握する管理手段とを有することを特徴とする半導体
    装置のテストハンドラ。
  2. 【請求項２】 前記テストトレーに付加された識別符号
    を前記テストハンドラの動作シーケンスの先頭の前記装
    着部で読み取り、前記管理テーブルの記録を前記テスト
    トレーの搬送に同期してリアルタイムに更新することを
    特徴とする請求項１記載の半導体装置のテストハンド
    ラ。
  3. 【請求項３】 前記管理テーブルの更新された記録の内
    前記テストトレーに付加された識別符号を重要な管理位
    置に設けられた前記読み取り手段で照合することを特徴
    とする請求項２記載の半導体装置のテストハンドラ。
JP04001796A 1996-02-27 1996-02-27 半導体装置のテストハンドラ Expired - Fee Related JP3226780B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04001796A JP3226780B2 (ja) 1996-02-27 1996-02-27 半導体装置のテストハンドラ
US08/804,917 US5805472A (en) 1996-02-27 1997-02-24 Test handler for semiconductor devices
KR1019970005986A KR100243823B1 (ko) 1996-02-27 1997-02-26 반도체 장치의 테스트 핸들러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04001796A JP3226780B2 (ja) 1996-02-27 1996-02-27 半導体装置のテストハンドラ

Publications (2)

Publication Number Publication Date
JPH09229999A true JPH09229999A (ja) 1997-09-05
JP3226780B2 JP3226780B2 (ja) 2001-11-05

Family

ID=12569147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04001796A Expired - Fee Related JP3226780B2 (ja) 1996-02-27 1996-02-27 半導体装置のテストハンドラ

Country Status (3)

Country Link
US (1) US5805472A (ja)
JP (1) JP3226780B2 (ja)
KR (1) KR100243823B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999042945A1 (en) * 1998-02-20 1999-08-26 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
KR100682542B1 (ko) * 2005-05-17 2007-02-15 미래산업 주식회사 반도체 소자 테스트용 핸들러의 테스트 트레이 식별장치
JP2014020985A (ja) * 2012-07-20 2014-02-03 Seiko Epson Corp 電子部品搬送装置および電子部品検査装置
JP2019074529A (ja) * 2017-10-18 2019-05-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置の製造方法
CN110726914A (zh) * 2018-07-17 2020-01-24 三星电子株式会社 用于半导体器件的测试方法及用于半导体器件的测试系统

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5927512A (en) 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6100486A (en) 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US6446017B1 (en) * 1997-08-21 2002-09-03 Micron Technology, Inc. Method and system for tracking manufacturing data for integrated circuit parts
US6058055A (en) * 1998-03-31 2000-05-02 Micron Electronics, Inc. System for testing memory
US5991215A (en) * 1998-03-31 1999-11-23 Micron Electronics, Inc. Method for testing a memory chip in multiple passes
JP3430015B2 (ja) * 1998-05-20 2003-07-28 東京エレクトロン株式会社 信頼性試験システム
JP4202498B2 (ja) * 1998-12-15 2008-12-24 株式会社アドバンテスト 部品ハンドリング装置
SG102563A1 (en) * 1999-01-11 2004-03-26 Advantest Corp Testing apparatus for electronic device board
US6532395B1 (en) * 1999-10-15 2003-03-11 Data I/O Corporation Manufacturing system with feeder/programming/buffer system
US6732003B1 (en) * 2000-08-07 2004-05-04 Data I/O Corporation Feeder/programming/loader system
US6449531B1 (en) * 2000-08-25 2002-09-10 Advanced Micro Devices, Inc. System for batching integrated circuits in trays
JP2002168909A (ja) * 2000-11-29 2002-06-14 Ando Electric Co Ltd Ｉｃハンドラ及びコンタクタ清掃方法
MY131859A (en) * 2001-06-30 2007-09-28 Stmicroelectronics Sdn Bhd Test handler apparatus for smd ( surface mount devices), bga ( ball grid arrays) and csp ( chip scale packages)
SG114493A1 (en) * 2001-07-06 2005-09-28 Jie Wu A test handling apparatus and method
US6792365B2 (en) * 2001-08-10 2004-09-14 Micron Technology, Inc. Sequential unique marking
JP2003107131A (ja) * 2001-09-28 2003-04-09 Mitsubishi Electric Corp 半導体検査装置及び半導体検査方法
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US7472737B1 (en) * 2003-01-15 2009-01-06 Leannoux Properties Ag L.L.C. Adjustable micro device feeder
US6954711B2 (en) * 2003-05-19 2005-10-11 Applied Materials, Inc. Test substrate reclamation method and apparatus
US7415317B2 (en) * 2004-02-25 2008-08-19 Micron Technology, Inc. Method and system for correlating and combining production and non-production data for analysis
US7395130B2 (en) * 2004-02-27 2008-07-01 Micron Technology, Inc. Method and system for aggregating and combining manufacturing data for analysis
US20060004475A1 (en) * 2004-07-01 2006-01-05 Abb Inc. Incrementally accruing product and component quality and tracking data in the manufacturing of devices
US7151388B2 (en) * 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor
KR100652404B1 (ko) * 2005-03-05 2006-12-01 삼성전자주식회사 핸들러용 테스트 트레이
US7139630B1 (en) * 2005-04-28 2006-11-21 International Business Machines Corporation Allocating manufactured devices according to customer specifications
KR100699866B1 (ko) * 2005-09-30 2007-03-28 삼성전자주식회사 로트 및 트레이 확인을 통한 반도체 소자의 연속검사 방법
US7657390B2 (en) * 2005-11-02 2010-02-02 Applied Materials, Inc. Reclaiming substrates having defects and contaminants
US7420385B2 (en) * 2005-12-05 2008-09-02 Verigy (Singapore) Pte. Ltd. System-on-a-chip pipeline tester and method
US7684608B2 (en) * 2006-02-23 2010-03-23 Vistech Corporation Tape and reel inspection system
WO2008012889A1 (en) * 2006-07-27 2008-01-31 Advantest Corporation Electronic component transfer method and electronic component handling device
JP4458077B2 (ja) * 2006-08-21 2010-04-28 ヤマハ株式会社 検査用チップソケット
KR20080046356A (ko) * 2006-11-22 2008-05-27 미래산업 주식회사 핸들러의 테스트 트레이 이송방법
US20080145203A1 (en) * 2006-11-22 2008-06-19 Yun Hyo-Chul Method of transferring test trays in a handler
KR100899931B1 (ko) 2007-05-18 2009-05-28 미래산업 주식회사 테스트 트레이 및 이를 이용한 반도체 소자 테스트용 핸들러 그리고 반도체 소자의 테스트 방법
KR100894082B1 (ko) 2007-07-31 2009-04-21 (주)테크윙 테스트핸들러의 테스트트레이 이송방법
KR101734364B1 (ko) * 2010-12-13 2017-05-12 삼성전자 주식회사 반도체 장치 동시 연속 테스트 방법 및 테스트 장비
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
EP3075702B1 (en) 2015-03-31 2021-02-17 OSAI A.S. S.p.A. Testing method and unit for micro electromechanical systems
CN105095034B (zh) * 2015-08-21 2018-10-23 惠州市蓝微电子有限公司 产品测试设备及基于该产品测试设备的测试方法
CN108940902A (zh) * 2018-04-23 2018-12-07 苏州诺登德智能科技有限公司 一种测试机的智能控制方法
CN108636828A (zh) * 2018-04-23 2018-10-12 苏州诺登德智能科技有限公司 一种测试机的智能控制系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869636A (en) * 1987-06-24 1989-09-26 Reid-Ashman Manufacturing, Inc. Handler for IC packages
US5347463A (en) * 1990-07-03 1994-09-13 Honda Giken Kogyo Kabushiki Kaisha System and method for line production management
JP3012853B2 (ja) * 1990-09-14 2000-02-28 株式会社富士通宮城エレクトロニクス 半導体試験装置のハンドラー
US5184068A (en) * 1990-09-24 1993-02-02 Symtek Systems, Inc. Electronic device test handler
US5227717A (en) * 1991-12-03 1993-07-13 Sym-Tek Systems, Inc. Contact assembly for automatic test handler
US5290134A (en) * 1991-12-03 1994-03-01 Advantest Corporation Pick and place for automatic test handler
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
US5313156A (en) * 1991-12-04 1994-05-17 Advantest Corporation Apparatus for automatic handling
WO1995034825A1 (fr) * 1994-06-15 1995-12-21 Advantest Corporation Sabot pour manipulateur de circuits integres
JP3067005B2 (ja) * 1994-06-30 2000-07-17 株式会社アドバンテスト テストトレイ用位置決めストッパ
US5654204A (en) * 1994-07-20 1997-08-05 Anderson; James C. Die sorter
JP3135032B2 (ja) * 1995-04-07 2001-02-13 株式会社アドバンテスト Ｉｃテスタハンドラ用のｉｃデバイスインターフェース部ユニット構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999042945A1 (en) * 1998-02-20 1999-08-26 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
KR100682542B1 (ko) * 2005-05-17 2007-02-15 미래산업 주식회사 반도체 소자 테스트용 핸들러의 테스트 트레이 식별장치
JP2014020985A (ja) * 2012-07-20 2014-02-03 Seiko Epson Corp 電子部品搬送装置および電子部品検査装置
CN106185236A (zh) * 2012-07-20 2016-12-07 精工爱普生株式会社 电子部件搬运装置以及电子部件检查装置
JP2019074529A (ja) * 2017-10-18 2019-05-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置の製造方法
CN110726914A (zh) * 2018-07-17 2020-01-24 三星电子株式会社 用于半导体器件的测试方法及用于半导体器件的测试系统

Also Published As

Publication number Publication date
KR100243823B1 (ko) 2000-03-02
US5805472A (en) 1998-09-08
KR970063624A (ko) 1997-09-12
JP3226780B2 (ja) 2001-11-05

Similar Documents

Publication Publication Date Title
JP3226780B2 (ja) 半導体装置のテストハンドラ
US6111246A (en) Semiconductor device testing apparatus having presence or absence detectors issuing an alarm when an error occurs
US6066822A (en) Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus
US5909657A (en) Semiconductor device testing apparatus
US6070731A (en) IC receiving tray storage device and mounting apparatus for the same
JP4094233B2 (ja) ウェーハ加工装置
JP5186370B2 (ja) 電子部品移送方法および電子部品ハンドリング装置
US20090058439A1 (en) Electronic device test system
US6406246B1 (en) Device handler
WO1997005495A1 (fr) Testeur de dispositif a semi-conducteurs
JP3134738B2 (ja) ハンドリングシステム
KR100371291B1 (ko) 반도체 장치 제조 라인의 레퍼런스 웨이퍼의 관리 방법 및 시스템 및 기록 매체
JP2007024907A (ja) Ｉｃ試験システム
JP3691195B2 (ja) 半導体装置の製造方法
JPH08262102A (ja) Ｉｃテスタ用ハンドラにおけるデバイス再検査方法
JPH08233901A (ja) Ｉｃテスタ用分離型ハンドラシステム
JPH09318703A (ja) Ｉｃハンドラ
KR100189180B1 (ko) Ic 테스터용 분리형 핸들러 시스템
JPS59122971A (ja) プリント基板の自動検査方式
JP2007271276A (ja) 半導体試験装置及び半導体試験システム
JP2001225914A (ja) 自動倉庫管理システム
JP3497251B2 (ja) Ｉｃ収納用トレイカセット構造
JPH08184643A (ja) Ｉｃテスタ用ハンドラにおける再検査方法
JP2500006B2 (ja) ウエハの抜取装置
JP4409687B2 (ja) 電子部品試験装置および電子部品の試験方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070831

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees